JP5310528B2 - Silicon material structure and manufacturing method thereof - Google Patents

Silicon material structure and manufacturing method thereof Download PDF

Info

Publication number
JP5310528B2
JP5310528B2 JP2009290897A JP2009290897A JP5310528B2 JP 5310528 B2 JP5310528 B2 JP 5310528B2 JP 2009290897 A JP2009290897 A JP 2009290897A JP 2009290897 A JP2009290897 A JP 2009290897A JP 5310528 B2 JP5310528 B2 JP 5310528B2
Authority
JP
Japan
Prior art keywords
layer
sio
silicon material
material structure
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009290897A
Other languages
Japanese (ja)
Other versions
JP2010171409A (en
Inventor
孝 生野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2009290897A priority Critical patent/JP5310528B2/en
Publication of JP2010171409A publication Critical patent/JP2010171409A/en
Application granted granted Critical
Publication of JP5310528B2 publication Critical patent/JP5310528B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、シリコン材料構造体及びその製法に関する。   The present invention relates to a silicon material structure and a manufacturing method thereof.

従来より、シリコン材料構造体として、SiO2中に結晶方位の揃ったSi微結晶を埋め込んだものが知られている。 Conventionally, a silicon material structure in which Si microcrystals having a uniform crystal orientation are embedded in SiO 2 is known.

例えば、非特許文献1には、酸素イオンインプランテーションを伴うSi分子線エピタキシー法を用いて、高度に配向されたSiナノ粒子をSiO2中に生成することによりシリコン材料構造体を得る方法が記載されている。こうして得られるシリコン材料構造体中のSiナノ粒子は、幅と高さがいずれも3〜50nmの範囲に広く分布しており、基板表面に対して垂直な[100]軸を持っている。非特許文献2には、SOI(シリコン・オン・インシュレータ)基板を利用して、膜厚2nmのSiO2薄膜に厚さ2nmのSi単結晶が埋め込まれたシリコン材料構造体を作製し、その構造体の電流電圧特性の結果が記載されている。それによると、温度15Kや100Kでは負性抵抗が観測されるが、150Kでは負性抵抗は観測されていない。非特許文献3には、シリコンシングルエレクトロントランジスタが開示されている。それによると、室温で負性抵抗が観測されている。 For example, Non-Patent Document 1 describes a method of obtaining a silicon material structure by generating highly oriented Si nanoparticles in SiO 2 using Si molecular beam epitaxy with oxygen ion implantation. Has been. The Si nanoparticles in the silicon material structure thus obtained are widely distributed in a range of 3 to 50 nm in width and height, and have a [100] axis perpendicular to the substrate surface. Non-Patent Document 2 uses a SOI (silicon-on-insulator) substrate to produce a silicon material structure in which a Si single crystal of 2 nm thickness is embedded in a 2 nm thick SiO 2 thin film, and its structure The results of the current-voltage characteristics of the body are described. According to this, negative resistance is observed at temperatures of 15K and 100K, but no negative resistance is observed at 150K. Non-Patent Document 3 discloses a silicon single electron transistor. According to it, negative resistance is observed at room temperature.

シン・ソリッド・フィルムズ(Thin Solid Films)、294巻、227−230頁、1997年Thin Solid Films, 294, 227-230, 1997 エレクトロニクス・レターズ(Electronics Letters)、37巻、1200−1201頁、2001年Electronics Letters, 37, 1200-1201, 2001 ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス(Japanese Journal of Applied Physics)、46巻、24−27頁、2007年Japanese Journal of Applied Physics, 46, 24-27, 2007

非特許文献1のシリコン材料構造体では、Siナノ粒子が大きすぎるため、そもそも共鳴トンネルダイオード(RTD)として機能しない。また、非特許文献2のシリコン材料構造体では、極低温(15K〜100K)では負性抵抗が観測されていることからRTDとして機能するが、温度が150Kになると負性抵抗が観測されていないことからRTDとして機能しない。非特許文献3のシングルエレクトロントランジスタは、常温で負性抵抗が観測されているが、電圧ゼロからピークの立ち上がり電圧に至る低バイアス区間での漏れ電流が大きい。更に、非特許文献3の製法はコストの高いものであり且つ微小面積に限られたものであった。   In the silicon material structure of Non-Patent Document 1, since Si nanoparticles are too large, they do not function as a resonant tunnel diode (RTD) in the first place. The silicon material structure of Non-Patent Document 2 functions as an RTD because negative resistance is observed at extremely low temperatures (15K to 100K), but no negative resistance is observed when the temperature reaches 150K. Therefore, it does not function as an RTD. In the single electron transistor of Non-Patent Document 3, negative resistance is observed at room temperature, but leakage current is large in a low bias section from zero voltage to a peak rising voltage. Furthermore, the manufacturing method of Non-Patent Document 3 is expensive and limited to a small area.

本発明はこのような問題を解決するためになされたものであり、常温でも負性抵抗が観測されRTDとして機能し、しかも低バイアス区間での漏れ電流が小さいシリコン材料構造体を提供することを主目的とする。   The present invention has been made to solve such a problem, and provides a silicon material structure in which a negative resistance is observed even at room temperature, functions as an RTD, and has a small leakage current in a low bias section. Main purpose.

上述した目的を達成するために、厚さ5〜6nmの第1のSiO2層と、結晶方位が所定の方位に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれた厚さ5〜6nmの中間層と、厚さ5〜6nmの第2のSiO2層とがSi基板上にこの順に積層されたシリコン材料構造体を作製したところ、常温でも負性抵抗が観測されることを見いだし、本発明を完成するに至った。 In order to achieve the above-described object, a first SiO 2 layer having a thickness of 5 to 6 nm and a Si microcrystal having a crystal orientation aligned in a predetermined orientation are embedded in a SiO 2 thin film in a dot shape with a thickness of 5 to 5. When a silicon material structure in which a 6 nm intermediate layer and a second SiO 2 layer having a thickness of 5 to 6 nm are laminated in this order on a Si substrate was produced, it was found that negative resistance was observed even at room temperature. The present invention has been completed.

すなわち、本発明のシリコン材料構造体は、
厚さ2〜6nmの第1のSiO2層と、
該第1のSiO2層の上に形成され、結晶方位が所定の方位に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれた厚さ1〜10nmの中間層と、
該中間層の上に形成された厚さ2〜6nmの第2のSiO2層と、
を備えたものである。
That is, the silicon material structure of the present invention is
A first SiO 2 layer having a thickness of 2 to 6 nm;
An intermediate layer having a thickness of 1 to 10 nm formed on the first SiO 2 layer, in which Si microcrystals with crystal orientations aligned in a predetermined orientation are embedded in a SiO 2 thin film in a dot shape;
A second SiO 2 layer 2-6 nm thick formed on the intermediate layer;
It is equipped with.

また、本発明のシリコン材料構造体の製法は、
(a)縮退半導体基板の上に、第1のSiO2層、Si層及び第2のSiO2層をこの順で前記第1及び第2のSiO2層が厚さ2〜6nm、前記Si層が厚さ1〜10nmとなるように積層する工程と、
(b)前記工程(a)で得られた積層体を、前記Si層が多結晶となるように、真空、不活性ガス又は還元性ガスの雰囲気で加熱する工程と、
(c)前記工程(b)の処理を施した積層体を、前記Si層中の{100}面以外に配向したSi微結晶は酸化してSiO2になり、{100}面に配向したSi微結晶は少なくとも一部が酸化されずに残るように、酸素を含む雰囲気で加熱する工程と、
を含むものである。
In addition, the manufacturing method of the silicon material structure of the present invention,
(A) On the degenerated semiconductor substrate, the first SiO 2 layer, the Si layer, and the second SiO 2 layer are arranged in this order, and the first and second SiO 2 layers have a thickness of 2 to 6 nm, and the Si layer Laminating so that the thickness becomes 1 to 10 nm;
(B) a step of heating the laminate obtained in the step (a) in a vacuum, an inert gas atmosphere or a reducing gas atmosphere so that the Si layer becomes polycrystalline;
(C) The Si microcrystals oriented in the Si layer other than the {100} plane in the Si layer of the laminate subjected to the treatment in the step (b) are oxidized to become SiO 2 , and the Si microcrystals oriented in the {100} plane Heating in an atmosphere containing oxygen so that at least a portion of the microcrystals remains unoxidized;
Is included.

本発明のシリコン材料構造体によれば、常温であっても負性抵抗が観測される、つまり常温であってもRTDとして機能するという特異な特性が得られる。このような特性が得られるのは、シリコン材料構造体中に、結晶方位が所定の方位に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれた厚さ1〜10nmの中間層を有しているからだと推察される。すなわち、このシリコン材料構造体が形成された縮退半導体基板の外側と第2のSiO2層の外側にそれぞれ電極を取り付け、両電極間に電圧をかけてシリコン材料構造体に電流を流す場合、電子は結晶面に応じた有効質量m*を持つ。ここで、図1に示すように、量子井戸領域の量子化準位ERnの位置は有効質量m*に反比例するので、もし量子井戸が結晶方位の揃っていないランダムな方向を向いたシリコン多結晶で形成されているのであれば、結晶面に応じて種々の有効質量m*が存在することになり、量子化準位ERnの位置がばらついてしまう。つまり、量子化準位ERnの位置が離散せず連続化してしまう。その結果、負性抵抗が観測されない。これに対して、本発明のシリコン材料構造体では、シリコン微結晶は結晶方位が所定の方位に揃っているため、有効質量m*もほぼ一定になり、理想的な量子化準位ERnを形成し、常温であっても負性抵抗が観測されると考えられる。また、RTDとして機能するためには、中間層の厚さが1〜10nmであることが必要であるが、本発明のシリコン材料構造体はこの点も満足している。更に、本発明のシリコン材料構造体は、電圧がゼロからRTDのピークの立ち上がり電圧までの区間では電流がほとんど流れない、つまり漏れ電流が極めて小さいという特性も有する。 According to the silicon material structure of the present invention, a negative characteristic is observed that negative resistance is observed even at room temperature, that is, it functions as an RTD even at room temperature. Such characteristics are obtained because the silicon material structure has an intermediate layer with a thickness of 1 to 10 nm in which Si microcrystals with crystal orientations aligned in a predetermined orientation are embedded in a SiO 2 thin film in the form of dots. It is guessed that it is because That is, when electrodes are attached to the outside of the degenerate semiconductor substrate on which this silicon material structure is formed and the outside of the second SiO 2 layer, respectively, and a current is applied to the silicon material structure by applying a voltage between the two electrodes, Has an effective mass m * corresponding to the crystal plane. Here, as shown in FIG. 1, since the position of the quantization level E Rn in the quantum well region is inversely proportional to the effective mass m *, if the quantum well is oriented in a random direction where the crystal orientation is not aligned, If it is formed of a crystal, various effective masses m * exist depending on the crystal plane, and the position of the quantization level E Rn varies. That is, the position of the quantization level E Rn is not discrete but continuous. As a result, no negative resistance is observed. On the other hand, in the silicon material structure of the present invention, since the crystal orientation of the silicon microcrystal is aligned in a predetermined direction, the effective mass m * is also substantially constant, and the ideal quantization level E Rn is obtained. It is considered that negative resistance is observed even at room temperature. Further, in order to function as an RTD, it is necessary that the thickness of the intermediate layer is 1 to 10 nm, but the silicon material structure of the present invention also satisfies this point. Further, the silicon material structure of the present invention has a characteristic that almost no current flows in a section from a voltage of zero to a rising voltage at the peak of the RTD, that is, the leakage current is extremely small.

また、本発明のシリコン材料構造体の製法によれば、上述したシリコン材料構造体を容易に製造することができる。例えば、非特許文献1のように酸素イオンインプランテーションを伴うSi分子線エピタキシー法によりSi微結晶の結晶方位を所定の方位に揃えることも可能であるが、分子線エピタキシー法では処理時間が長くかかるし、面積も小さいものしかできず、しかも厚さの薄い(数nm)ものを狙って作製するのが難しい。これに対して、本発明のシリコン材料構造体の製法では、真空熱処理(工程(b))と酸素熱処理(工程(c))を行うだけで、Si微結晶の結晶方位を所定の方位に容易に揃えることができ、大面積にも対応でき、厚さの小さい(数nm)ものを狙って作製することもできる。加えて、製造コストも従来に比べて低く抑えることができる。   Moreover, according to the manufacturing method of the silicon material structure of this invention, the silicon material structure mentioned above can be manufactured easily. For example, as in Non-Patent Document 1, it is possible to align the crystal orientation of the Si microcrystals to a predetermined orientation by the Si molecular beam epitaxy method with oxygen ion implantation, but the molecular beam epitaxy method takes a long processing time. However, it can only be made with a small area, and it is difficult to produce it with a small thickness (several nm). On the other hand, in the method for producing a silicon material structure according to the present invention, the crystal orientation of the Si microcrystal can be easily set to a predetermined orientation only by performing vacuum heat treatment (step (b)) and oxygen heat treatment (step (c)). It can also be used for a large area and can be manufactured with a small thickness (several nm). In addition, the manufacturing cost can be reduced as compared with the conventional one.

RTDの量子化準位の説明図である。It is explanatory drawing of the quantization level of RTD. 実施例1のシリコン材料構造体の概略図である。1 is a schematic view of a silicon material structure of Example 1. FIG. 実施例1のシリコン材料構造体の作製手順を表すフローチャートである。3 is a flowchart showing a procedure for manufacturing the silicon material structure according to the first embodiment. 比較例1,2及び実施例1のXRDスペクトルを表すグラフである。6 is a graph showing XRD spectra of Comparative Examples 1 and 2 and Example 1. 比較例1及び実施例1のシリコン材料構造体の断面TEM像の写真である。It is a photograph of the cross-sectional TEM image of the silicon material structure of the comparative example 1 and Example 1. FIG. 比較例1、実施例1及び参考例のシリコン材料構造体の格子像を高速フーリエ変換した像(FFT像)及びそのFFT像に基づいて作成した逆格子点存在強度の分布を表すグラフである。It is a graph showing the distribution of the reciprocal lattice point presence intensity created based on the image (FFT image) which fast-transformed the lattice image of the silicon material structure of the comparative example 1, Example 1, and the reference example, and the FFT image. シリコン材料構造体の断面を模式的に表した説明図であり、(a)は酸素熱処理前、(b)は酸素熱処理後を表す。It is explanatory drawing which represented the cross section of the silicon material structure typically, (a) represents before oxygen heat processing, (b) represents after oxygen heat processing. 実施例1のプロファイルを示すグラフをカーブフィッティングしたときの説明図である。It is explanatory drawing when the graph which shows the profile of Example 1 is curve-fitted. 実施例1の温度100K〜350KのIV特性を示す。The IV characteristic of the temperature of Example 1 with the temperature of 100K-350K is shown. 図9に基づく、実施例1のピーク・ツゥ・バレー比(PVR)と半値幅(FWHM)の温度変化に対する特性を表すグラフである。It is a graph showing the characteristic with respect to the temperature change of the peak-to-valley ratio (PVR) and half value width (FWHM) of Example 1 based on FIG. 実施例1の温度100K〜350KのIV特性の生データを示す。The raw data of IV characteristic of the temperature of 100K-350K of Example 1 are shown. 図11に基づく、実施例1のPVRとFWHMの温度変化に対する特性を表すグラフである。It is a graph showing the characteristic with respect to the temperature change of PVR and FWHM of Example 1 based on FIG. 実施例1の微少電流検出顕微鏡像の説明図である。2 is an explanatory diagram of a microscopic current detection microscope image of Example 1. FIG.

本発明のシリコン材料構造体は、厚さ2〜6nmの第1のSiO2層と、該第1のSiO2層の上に形成され、結晶方位が所定の方位に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれた厚さ1〜10nmの中間層と、該中間層の上に形成された厚さ2〜6nmの第2のSiO2層と、を備えたものである。 Silicon material structure of the present invention, a first SiO 2 layer having a thickness of 2-6 nm, is formed on the first SiO 2 layer, the crystal orientation of Si microcrystals aligned in a predetermined orientation SiO 2 An intermediate layer having a thickness of 1 to 10 nm embedded in the form of dots in a thin film, and a second SiO 2 layer having a thickness of 2 to 6 nm formed on the intermediate layer.

本発明のシリコン材料構造体において、中間層は、厚さ1〜10nmである。厚さが1nmを下回ると、シリコン微結晶のサイズが小さ過ぎるためそのサイズを維持することが困難になる。一方、厚さが10nmを上回ると、電子が取り得る各量子化準位ERn(図1参照)が離散せず連続化してしまい、RTDのピークが観察されにくくなる。また、中間層には、結晶方位が所定の方位に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれている。結晶方位がランダムなSi微結晶がSiO2薄膜にドット状に埋め込まれていたとしても、結晶面に応じて種々の有効質量m*が存在することになり、各量子化準位ERnが離散せず連続化してしまい、その結果、RTDのピークが現れにくくい。また、結晶方位が所定の方位を向いているSi微結晶がドット状ではなく一様に埋め込まれている場合には、非特許文献2のように極低温でしかRTDのピークが現れない。 In the silicon material structure of the present invention, the intermediate layer has a thickness of 1 to 10 nm. If the thickness is less than 1 nm, the size of the silicon microcrystals is too small, so that it is difficult to maintain the size. On the other hand, if the thickness exceeds 10 nm, the respective quantization levels E Rn (see FIG. 1) that can be taken by electrons are not discrete but continuous, and the RTD peak is hardly observed. In the intermediate layer, Si microcrystals with crystal orientations aligned in a predetermined orientation are embedded in the SiO 2 thin film in the form of dots. Even if Si microcrystals with random crystal orientation are embedded in dots in the SiO 2 thin film, various effective masses m * exist depending on the crystal plane, and each quantization level E Rn is discrete. As a result, the RTD peak is unlikely to appear. In addition, when Si microcrystals whose crystal orientation is in a predetermined orientation are embedded in a uniform manner rather than in a dot shape, RTD peaks appear only at extremely low temperatures as in Non-Patent Document 2.

本発明のシリコン材料構造体において、第1及び第2のSiO2層は、それぞれ厚さ2〜6nmの範囲である。この厚さが2nmを下回ると、漏れ電流が増加するため、好ましくない。一方、厚さが6nmを上回ると、電流が流れにくくなるため、好ましくない。 In the silicon material structure of the present invention, the first and second SiO 2 layers each have a thickness in the range of 2 to 6 nm. If this thickness is less than 2 nm, the leakage current increases, which is not preferable. On the other hand, if the thickness exceeds 6 nm, it is difficult to flow current, which is not preferable.

本発明のシリコン材料構造体において、第1のSiO2層は、縮退半導体基板の上に形成され、Si微結晶は、結晶方位が前記縮退半導体基板の法線に対して±15°の範囲で傾いていてもよい。縮退半導体とは、伝導帯中の電子の数が金属のそれに匹敵する半導体をいい、GaAs,Si,TiO2,ITO,FTOなどが挙げられ、そのうち、原子レベルで平坦な表面が得られやすいGaAsやSiが好ましい。例えば、第1のSiO2層は、n型Si(100)基板の上に形成され、Si微結晶は、結晶方位が<100>軸であり該軸がSi基板の[100]軸に対して±15°の範囲で傾いていてもよい。この傾斜角度は、以下のようにして求めることができる。すなわち、中間層の格子像(TEM像)をフーリエ変換した像(FFT像)は、TEM像の逆格子空間を表しており、TEM像の周期構造はFFT像にスポットやリングとして現れる。ここで、中間層について、横軸に縮退半導体基板の法線すなわちSi基板の[100]軸からの角度、縦軸に逆格子点存在強度をとったグラフを作成する。また、比較のため、Si(100)基板について、同様のグラフを作成する。そして、Si(100)基板の[100]軸に対する[111]軸のなす角度(ピーク位置)θaをSi(100)基板のグラフから求める。一方、本発明のシリコン材料構造体の中間層のグラフを正規分布でカーブフィッティングし、中間層のSi微結晶の結晶方位<100>軸のピーク位置θb及び半値幅FWHMを求める。このとき、中間層のSi微結晶の<100>軸は、角度θ1〜θ2(下記式参照)の範囲に存在する。このため、中間層のSi微結晶の<100>軸は、Si(100)基板の[100]軸に対して角度(θ1−θa)から(θ2−θa)の範囲で傾いていることになる。ここでは、角度(θ1−θa)が−15°、角度(θ2−θa)が+15°になる。
θ1=θb−(FWHM/2), θ2=θb+(FWHM/2)
In the silicon material structure of the present invention, the first SiO 2 layer is formed on a degenerate semiconductor substrate, and the Si microcrystal has a crystal orientation in a range of ± 15 ° with respect to the normal line of the degenerate semiconductor substrate. It may be tilted. A degenerate semiconductor is a semiconductor in which the number of electrons in the conduction band is comparable to that of a metal, and includes GaAs, Si, TiO 2 , ITO, FTO, etc. Among them, GaAs that is easy to obtain a flat surface at the atomic level. And Si are preferred. For example, the first SiO 2 layer is formed on an n-type Si (100) substrate, and the Si microcrystal has a crystal orientation of the <100> axis, which is relative to the [100] axis of the Si substrate. You may incline in the range of +/- 15 degree. This inclination angle can be obtained as follows. That is, an image (FFT image) obtained by Fourier transforming the lattice image (TEM image) of the intermediate layer represents a reciprocal lattice space of the TEM image, and the periodic structure of the TEM image appears as spots and rings in the FFT image. Here, for the intermediate layer, a graph is created with the horizontal axis representing the normal line of the degenerate semiconductor substrate, that is, the angle from the [100] axis of the Si substrate, and the vertical axis representing the reciprocal lattice point existence intensity. For comparison, a similar graph is created for the Si (100) substrate. Then, an angle (peak position) θa formed by the [111] axis with respect to the [100] axis of the Si (100) substrate is obtained from the graph of the Si (100) substrate. On the other hand, the graph of the intermediate layer of the silicon material structure of the present invention is curve-fitted with a normal distribution, and the peak position θb and the half width FWHM of the crystal orientation <100> axis of the Si microcrystal of the intermediate layer are obtained. At this time, the <100> axis of the Si microcrystal of the intermediate layer exists in the range of angles θ1 to θ2 (see the following formula). For this reason, the <100> axis of the Si microcrystal of the intermediate layer is inclined with respect to the [100] axis of the Si (100) substrate in the range of the angle (θ1-θa) to (θ2-θa). . Here, the angle (θ1−θa) is −15 °, and the angle (θ2−θa) is + 15 °.
θ1 = θb− (FWHM / 2), θ2 = θb + (FWHM / 2)

本発明のシリコン材料構造体は、少なくとも温度300Kにおいて負性抵抗を示す。すなわち、常温以上においてRTD特性を示す。また、電圧ゼロからRTDのピークの立ち上がり電圧に至るまでの低バイアス区間における漏れ電流が少ない。更に、温度に応じてピーク電圧が変化する。   The silicon material structure of the present invention exhibits a negative resistance at least at a temperature of 300K. That is, it exhibits RTD characteristics at room temperature or higher. In addition, there is little leakage current in a low bias section from zero voltage to the rising voltage of the RTD peak. Furthermore, the peak voltage changes depending on the temperature.

本発明のシリコン材料構造体の製法は、
(a)縮退半導体基板の上に、第1のSiO2層、Si層及び第2のSiO2層をこの順で前記第1及び第2のSiO2層が厚さ2〜6nm、前記Si層が厚さ1〜10nmとなるように積層する工程と、
(b)前記工程(a)で得られた積層体を、前記Si層が多結晶となるように、真空、不活性ガス又は還元性ガスの雰囲気で加熱する工程と、
(c)前記工程(b)の処理を施した積層体を、前記Si層中の{100}面以外に配向したSi微結晶は酸化してSiO2になり、{100}面に配向したSi微結晶は少なくとも一部が酸化されずに残るように、酸素を含む雰囲気で加熱する工程と、
を含むものである。
The method for producing the silicon material structure of the present invention is as follows.
(A) On the degenerated semiconductor substrate, the first SiO 2 layer, the Si layer, and the second SiO 2 layer are arranged in this order, and the first and second SiO 2 layers have a thickness of 2 to 6 nm, and the Si layer Laminating so that the thickness becomes 1 to 10 nm;
(B) a step of heating the laminate obtained in the step (a) in a vacuum, an inert gas atmosphere or a reducing gas atmosphere so that the Si layer becomes polycrystalline;
(C) The Si microcrystals oriented in the Si layer other than the {100} plane in the Si layer of the laminate subjected to the treatment in the step (b) are oxidized to become SiO 2 , and the Si microcrystals oriented in the {100} plane Heating in an atmosphere containing oxygen so that at least a portion of the microcrystals remains unoxidized;
Is included.

本発明のシリコン材料構造体の製法において、工程(a)では、例えばn型Si(100)基板などの縮退半導体基板の上に、第1のSiO2層、Si層及び第2のSiO2層をこの順で積層する。第1のSiO2層、Si層及び第2のSiO2層は、スパッタ法、真空蒸着法、イオンプレーティング法又は化学気相成長法により生成してもよい。例えば、第1及び第2のSiO2層は、真空下でターゲットとしてSiO2を用いた高周波マグネトロンスパッタにより生成させてもよい。また、Si層は、真空下でターゲットとしてノンドープSiを用いた高周波マグネトロンスパッタにより生成させてもよい。なお、RTD特性を得るにはSi層の厚さを1〜10nmの範囲になるようにし、第1及び第2のSiO2層の厚さを2〜6nmにするのが好ましい。 In the method for producing a silicon material structure of the present invention, in step (a), a first SiO 2 layer, a Si layer, and a second SiO 2 layer are formed on a degenerate semiconductor substrate such as an n-type Si (100) substrate. Are stacked in this order. The first SiO 2 layer, Si layer, and second SiO 2 layer may be generated by sputtering, vacuum deposition, ion plating, or chemical vapor deposition. For example, the first and second SiO 2 layers may be generated by high frequency magnetron sputtering using SiO 2 as a target under vacuum. The Si layer may be generated by high-frequency magnetron sputtering using non-doped Si as a target under vacuum. In order to obtain RTD characteristics, it is preferable that the thickness of the Si layer be in the range of 1 to 10 nm, and the thickness of the first and second SiO 2 layers be 2 to 6 nm.

本発明のシリコン材料構造体の製法において、工程(b)では、工程(a)で得られた積層体を、Si層が多結晶となるように、真空、不活性ガス又は還元性ガスの雰囲気で加熱する。この工程(b)を真空雰囲気で行う場合には、その真空度を10-6Torr台になるように調整することが好ましい。不活性ガス雰囲気で行う場合には、不活性ガスとして、例えば窒素、アルゴン、ヘリウムを採用するのが好ましい。還元性ガス雰囲気で行う場合には、還元性ガスとして、例えば水素を採用するのが好ましい。このときの処理温度は、600以上1000℃以下が好ましく、800以上1000℃以下がより好ましい。昇温速度は、10〜20℃/秒が好ましく、13〜17℃/秒がより好ましい。処理時間は、処理温度によっても異なるが、例えば5分〜90分の範囲で適宜設定すればよい。 In the method for producing a silicon material structure of the present invention, in step (b), the laminate obtained in step (a) is vacuum, inert gas or reducing gas atmosphere so that the Si layer becomes polycrystalline. Heat with. When this step (b) is performed in a vacuum atmosphere, it is preferable to adjust the degree of vacuum so that it is in the order of 10 −6 Torr. When performing in an inert gas atmosphere, it is preferable to employ, for example, nitrogen, argon, or helium as the inert gas. In the case of carrying out in a reducing gas atmosphere, for example, hydrogen is preferably used as the reducing gas. The processing temperature at this time is preferably 600 to 1000 ° C., and more preferably 800 to 1000 ° C. The heating rate is preferably 10 to 20 ° C./second, more preferably 13 to 17 ° C./second. Although processing time changes also with processing temperature, what is necessary is just to set suitably in the range for 5 minutes-90 minutes, for example.

本発明のシリコン材料構造体の製法において、工程(c)では、工程(b)の処理を施した積層体を、Si層中の{100}面以外のSi微結晶は酸化してSiO2になり、{100}面のSi微結晶は少なくとも一部が酸化されずに残るように、酸素を含む雰囲気で加熱する。その結果、二つのSiO2層に挟まれた層は、結晶方位が所定の方位に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれた状態になる。ここで、ジャーナル・オブ・アプライド・フィジックス(J. Appl. Phys.),36巻,3770頁、1965年には、600〜850℃におけるSi(100)の酸化レートが開示されている。具体的には、600〜850℃の範囲で50℃刻みに、横軸を酸化時間(分)、縦軸を酸化膜厚(nm)とするグラフが開示されている。また、カミンズ(Kamins)著の“ポリクリスタリン・シリコン・フォア・インテグレイテッド・サーキット・アプリケーションズ”(Polycrystalline Silicon for integrated Circuit Applications)には、多結晶シリコンの酸化レートは[100]軸(つまりSi(100))が最も遅いと記述されている。このため、これらの文献に基づけば、工程(c)の条件を満たすような酸化温度及び酸化時間を設定することは、当業者であれば過度の試行錯誤を繰り返すことなく見いだすことができる。具体的には、Si{100}の酸化レートが比較的緩やかとなる酸化温度を設定し、Si{100}以外は十分酸化が進行するがSi{100}は少なくとも一部が酸化されずに残るという条件を満たす酸化時間を適宜設定すればよい。Si{100}の酸化レートが比較的緩やかとなる酸化温度は、650℃以上800℃未満、好ましくは650℃以上750℃以下の範囲に設定するのが好ましい。そして、酸化温度を700℃に設定した場合には酸化時間を20〜40分に設定し、酸化温度を650℃に設定した場合には酸化時間を60〜100分に設定し、酸化温度を750℃に設定した場合には酸化時間を3〜15分に設定する、という具合に適宜酸化時間を設定すればよい。一方、工程(c)では、圧力を0.01〜1気圧の範囲で設定することが好ましい。具体的には、酸化温度が高い(例えば750℃)ときには圧力を低めに(例えば0.01気圧とか0.1気圧)に設定し、酸化温度が低いとき(例えば650℃)のときには圧力を高め(例えば1気圧)に設定するのが好ましい。 In the process for producing a silicon material structure of the present invention, in step (c), the laminated body subjected to the process (b) is oxidized into SiO 2 by oxidizing Si microcrystals other than the {100} plane in the Si layer. Thus, the Si microcrystals on the {100} plane are heated in an atmosphere containing oxygen so that at least a part of them remains unoxidized. As a result, the layer sandwiched between the two SiO 2 layers is in a state where Si microcrystals having crystal orientations aligned in a predetermined orientation are embedded in the SiO 2 thin film in a dot shape. Here, Journal of Applied Phys. (J. Appl. Phys.), 36, 3770, 1965 discloses an oxidation rate of Si (100) at 600 to 850 ° C. Specifically, a graph is disclosed in which the horizontal axis represents the oxidation time (minutes) and the vertical axis represents the oxide film thickness (nm) in the range of 600 to 850 ° C. in increments of 50 ° C. Also, in “Polycrystalline Silicon for integrated Circuit Applications” by Kamins, the oxidation rate of polycrystalline silicon is [100] axis (ie, Si (100 )) Is the slowest. Therefore, based on these documents, it is possible for those skilled in the art to find an oxidation temperature and an oxidation time that satisfy the condition of step (c) without repeating excessive trial and error. Specifically, an oxidation temperature at which the oxidation rate of Si {100} is relatively moderate is set, and oxidation proceeds sufficiently except for Si {100}, but at least part of Si {100} remains unoxidized. What is necessary is just to set suitably the oxidation time which satisfy | fills these conditions. The oxidation temperature at which the oxidation rate of Si {100} is relatively moderate is preferably set in the range of 650 ° C. to less than 800 ° C., preferably 650 ° C. to 750 ° C. When the oxidation temperature is set to 700 ° C., the oxidation time is set to 20 to 40 minutes. When the oxidation temperature is set to 650 ° C., the oxidation time is set to 60 to 100 minutes and the oxidation temperature is set to 750. The oxidation time may be appropriately set such that the oxidation time is set to 3 to 15 minutes when set to ° C. On the other hand, in the step (c), the pressure is preferably set in the range of 0.01 to 1 atmosphere. Specifically, when the oxidation temperature is high (for example, 750 ° C.), the pressure is set low (for example, 0.01 or 0.1 atm), and when the oxidation temperature is low (for example, 650 ° C.), the pressure is increased. It is preferable to set (for example, 1 atm).

本発明のシリコン材料構造体の製法によって製造されたシリコン材料構造体は、常温であっても負性抵抗が観測される、つまり常温であってもRTDとして機能するという特異な特性が得られる。また、電圧がゼロからRTDのピークの立ち上がり電圧までの低バイアス区間では電流がほとんど流れない、つまり漏れ電流が極めて小さいという特性も有する。   The silicon material structure manufactured by the method of manufacturing the silicon material structure of the present invention has a unique characteristic that negative resistance is observed even at room temperature, that is, it functions as an RTD even at room temperature. In addition, there is also a characteristic that almost no current flows in a low bias section from the voltage zero to the rising voltage of the RTD peak, that is, the leakage current is extremely small.

[実施例1]
図2に、実施例1のシリコン材料構造体の概略図を示す。このシリコン材料構造体は、(100)面に配向した単結晶n型Siウェハである厚さ500μmのSi基板(抵抗率0.02Ω・cm以下)の上に、厚さ約6nmの第1のSiO2層と、結晶方位が<100>軸に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれた厚さ約6nmの中間層と、厚さ約6nmの第2のSiO2層とを、この順に積層したものである。なお、Si基板上に積層された第1のSiO2層、中間層及び第2のSiO2層からなる積層体の直径は、60〜200μmの範囲に設定した。
[Example 1]
FIG. 2 shows a schematic view of the silicon material structure of the first embodiment. This silicon material structure is formed on a Si substrate (resistivity 0.02 Ω · cm or less) having a thickness of about 6 nm on a 500 μm-thick single crystal n-type Si wafer oriented in the (100) plane. and the SiO 2 layer, crystal orientation <100> and the intermediate layer having a thickness of about 6nm to Si microcrystals are embedded in a dot shape to the SiO 2 thin film having a uniform axially, a second SiO 2 layer having a thickness of about 6nm Are stacked in this order. The first SiO 2 layer laminated on the Si substrate, the diameter of the stack of the intermediate layer and the second SiO 2 layer was set in the range of 60~200Myuemu.

このようにSiO2/Si/SiO2構造を持つシリコン材料構造体の作製手順を以下に説明する。図3は、その作製手順を表すフローチャートである。 A procedure for manufacturing the silicon material structure having the SiO 2 / Si / SiO 2 structure will be described below. FIG. 3 is a flowchart showing the manufacturing procedure.

まず、Si基板をフッ酸水溶液(濃度10wt%)で5分間クリーニングした。すなわち、Si基板は、空気酸化によって表面がSiO2で覆われているため、このSiO2をクリーニングで除去した。続いて、高周波マグネトロンスパッタ装置に導入し、真空度1×10-7Torrまで真空引きを行った。次に、表1に示す条件にしたがって、Si基板の上にSiO2、Si、SiO2をこの順に室温で成膜して積層した(工程(a))。その後、急速加熱炉(ランプヒータ、アルバック理工(株)製のMILA3000)に導入し、真空度1×10-6Torr台になるまで真空引きを行い、昇温レート15℃/秒で900℃まで加熱し、その温度で30分間熱処理を施した(工程(b)、真空熱処理)。そして、一度室温に冷却したあと、酸素とアルゴンをそれぞれ0.5LPM、2.0LPMずつ混合した混合ガスを、急速加熱炉に導入し、昇温レート12℃/秒で700℃まで加熱し、その温度で30分間熱処理を行った(工程(c)、酸素熱処理)。この工程(c)は1気圧で実施した。なお、LPMはリットル/分の略である。このようにしてシリコン材料構造体を作製した。 First, the Si substrate was cleaned with a hydrofluoric acid aqueous solution (concentration: 10 wt%) for 5 minutes. That is, since the surface of the Si substrate was covered with SiO 2 by air oxidation, this SiO 2 was removed by cleaning. Then, it introduce | transduced into the high frequency magnetron sputtering apparatus, and evacuated to vacuum degree 1 * 10 < -7 > Torr. Next, in accordance with the conditions shown in Table 1, SiO 2 , Si, and SiO 2 were deposited in this order at room temperature on the Si substrate (step (a)). After that, it is introduced into a rapid heating furnace (lamp heater, MILA3000 manufactured by ULVAC-RIKO Co., Ltd.), evacuated to a vacuum degree of 1 × 10 −6 Torr, and increased to 900 ° C. at a temperature rising rate of 15 ° C./second. It heated and heat-processed for 30 minutes at the temperature (process (b), vacuum heat treatment). And after cooling to room temperature, a mixed gas in which oxygen and argon are mixed at 0.5 LPM and 2.0 LPM respectively is introduced into a rapid heating furnace and heated to 700 ° C. at a temperature rising rate of 12 ° C./second. Heat treatment was performed for 30 minutes at a temperature (step (c), oxygen heat treatment). This step (c) was carried out at 1 atm. LPM is an abbreviation for liter / minute. In this way, a silicon material structure was produced.

[比較例1]
工程(c)つまり酸素熱処理を実施しなかった以外は、実施例1と同様にしてシリコン材料構造体10を作製した。
[Comparative Example 1]
A silicon material structure 10 was fabricated in the same manner as in Example 1 except that the step (c), that is, the oxygen heat treatment was not performed.

[比較例2]
工程(c)で温度を800℃に設定した以外は、実施例1と同様にしてシリコン材料構造体10を作製した。
[Comparative Example 2]
A silicon material structure 10 was produced in the same manner as in Example 1 except that the temperature was set to 800 ° C. in the step (c).

[比較例3]
工程(c)で温度を600℃に設定した以外は、実施例1と同様にしてシリコン材料構造体10を作製した。
[Comparative Example 3]
A silicon material structure 10 was produced in the same manner as in Example 1 except that the temperature was set to 600 ° C. in the step (c).

[構造解析]
(1)XRDスペクトル
比較例1,2及び実施例1のシリコン材料構造体のXRDスペクトルを図4に示す。図4から明らかなように、比較例1及び実施例1では、Siに関するピークすなわち(111)面,(220)面,(311)面のピークが観察されたが、比較例2ではこれらのピークは観察されなかった。これは、比較例2ではSi微結晶のほとんどが酸化されたことを意味する。なお、比較例3のXRDスペクトルは、図4には示さなかったが、概ね比較例1と同様であった。これは、比較例3では酸素熱処理の温度が低すぎてSi微結晶の酸化がほとんど進行しなかったことを意味する。
[Structural analysis]
(1) XRD spectrum The XRD spectra of the silicon material structures of Comparative Examples 1 and 2 and Example 1 are shown in FIG. As is clear from FIG. 4, in Comparative Example 1 and Example 1, peaks related to Si, that is, (111), (220), and (311) planes were observed. In Comparative Example 2, these peaks were observed. Was not observed. This means that in Comparative Example 2, most of the Si microcrystals were oxidized. The XRD spectrum of Comparative Example 3 was not shown in FIG. This means that in Comparative Example 3, the temperature of the oxygen heat treatment was too low and the oxidation of Si microcrystals hardly proceeded.

(2)断面TEM像
比較例1及び実施例1のシリコン材料構造体の断面TEM像を図5に示す。図5から明らかなように、両者とも中間層にはSiの格子像が見えており、この中間層は上下からアモルファス状のSiO2層に挟まれていることがわかる。各層の厚さを図5に書き込んだ。また、実施例1の中間層は、酸素熱処理を施したことにより、比較例1の中間層に比べて厚さが1.1nm薄くなった。
(2) Cross-sectional TEM Image FIG. 5 shows cross-sectional TEM images of the silicon material structures of Comparative Example 1 and Example 1. As is clear from FIG. 5, in both cases, a lattice image of Si is seen in the intermediate layer, and it can be seen that this intermediate layer is sandwiched between the amorphous SiO 2 layers from above and below. The thickness of each layer is written in FIG. In addition, the intermediate layer of Example 1 was 1.1 nm thinner than the intermediate layer of Comparative Example 1 due to the oxygen heat treatment.

(3)FFT像
比較例1、実施例1及び参考例のシリコン材料構造体の格子像を高速フーリエ変換した像(FFT像)を図6の右側に示す。なお、参考例のFFT像は、(100)面に配向した単結晶n型Siウェハを[110]軸から見た場合のFFT像である。また、FFT像に基づいて作成した逆格子点存在強度の分布を表すグラフを図6の左側に示す。図6の左側のグラフは、[100]軸を0°として1周分(360°)のプロファイルをとり、横軸を[100]軸からの角度θ、縦軸を逆格子点存在強度としたものである。
(3) FFT image The image (FFT image) which carried out the fast Fourier transform of the lattice image of the silicon material structure of the comparative example 1, Example 1, and a reference example is shown on the right side of FIG. The FFT image of the reference example is an FFT image when a single crystal n-type Si wafer oriented in the (100) plane is viewed from the [110] axis. Moreover, the graph showing the distribution of the reciprocal lattice point existence intensity created based on the FFT image is shown on the left side of FIG. In the graph on the left side of FIG. 6, the [100] axis is 0 ° and a profile of one round (360 °) is taken, the horizontal axis is the angle θ from the [100] axis, and the vertical axis is the reciprocal lattice point existence intensity. Is.

さて、FFT像は、TEM像の逆格子空間を表しており、TEM像の周期構造はFFT像にスポットやリングとして現れる。比較例1のFFT像には、リングが見られる。このリングは{111}面を示している。このようなリングが見られたということは、比較例1の中間層は多結晶シリコンを含んでいることを意味する。これに対して、実施例1のFFT像には、リングに沿って明るいスポットが4つ見られる。この4つのスポットは{111}面を示している。ここで、参考例のFFT像には、同様の4つのスポットが見られる。また、参考例のプロファイルを表すグラフには、4つのピークが見られる。実施例1のプロファイルは、この参考例のプロファイルと類似しており、参考例の4つのピーク位置と概ね一致する位置にピークを有している。したがって、実施例1のシリコン材料構造体の中間層は、(100)面に配向したSi微結晶が埋め込まれた構造になっているといえる。   Now, the FFT image represents the reciprocal space of the TEM image, and the periodic structure of the TEM image appears as spots and rings in the FFT image. A ring is seen in the FFT image of Comparative Example 1. This ring shows the {111} plane. The fact that such a ring was observed means that the intermediate layer of Comparative Example 1 contains polycrystalline silicon. On the other hand, in the FFT image of Example 1, four bright spots are seen along the ring. These four spots indicate {111} planes. Here, similar four spots are seen in the FFT image of the reference example. Moreover, four peaks are seen in the graph representing the profile of the reference example. The profile of Example 1 is similar to the profile of this reference example, and has peaks at positions that substantially coincide with the four peak positions of the reference example. Therefore, it can be said that the intermediate layer of the silicon material structure of Example 1 has a structure in which Si microcrystals oriented in the (100) plane are embedded.

このような構造になる理由は、以下のように推察される。図7はシリコン材料構造体の断面を模式的に表した説明図であり、(a)は酸素熱処理前、(b)は酸素熱処理後を表す。図7(a)に示すように、酸素熱処理前は、Si層は多結晶構造であるが、酸素熱処理により、外部から酸素分子もしくは酸素原子がSi層に拡散していき、あるいはSiO2/Si界面で酸素がSi層へ拡散し、酸化レートが速いSi微結晶を優先的に酸化していく。ここで、前出のカミンズ(Kamins)の文献によると、多結晶シリコンの酸化レートは[100]軸が最も遅いと記述されていることから、(100)面以外に配向したSi微結晶が優先的に酸化され、最終的に図7(b)に示すようにSi(100)に配向しているSi微結晶が残る。すなわち、Si層は、酸素熱処理により、SiO2薄膜中にSi(100)に配向したSi微結晶が埋め込まれた構造を持つ中間層に変化する。 The reason for this structure is presumed as follows. 7A and 7B are explanatory views schematically showing a cross section of the silicon material structure, in which FIG. 7A shows before the oxygen heat treatment, and FIG. 7B shows after the oxygen heat treatment. As shown in FIG. 7A, the Si layer has a polycrystalline structure before the oxygen heat treatment, but oxygen molecules or oxygen atoms are diffused into the Si layer from the outside by the oxygen heat treatment, or SiO 2 / Si Oxygen diffuses into the Si layer at the interface, and Si microcrystals with a fast oxidation rate are preferentially oxidized. Here, according to the above-mentioned Kamins document, it is described that the oxidation rate of polycrystalline silicon is the slowest [100] axis. Therefore, Si microcrystals oriented other than the (100) plane have priority. As shown in FIG. 7B, the Si microcrystals oriented to Si (100) remain. That is, the Si layer is changed to an intermediate layer having a structure in which Si microcrystals oriented to Si (100) are embedded in the SiO 2 thin film by oxygen heat treatment.

参考例のプロファイルを示すグラフから、Si(100)基板の[100]軸に対する[111]軸のなす角度(ピーク位置)θaは57°であると読み取れる。これに対して、実施例1のプロファイルを示すグラフを正規分布でカーブフィッティングし(図8参照)、Si微結晶の結晶方位[100]軸のピーク位置θb及び半値幅FWHMを求めたところ、ピーク位置θbは61°、半値幅FWHMは18°であった。このため、中間層のSi微結晶の[100]軸は、θ1〜θ2つまり52〜70°の範囲に存在し(下記式参照)、Si(100)基板の[100]軸に対して52°−57°=−5°から70°−57°=13°の範囲で傾いている。
θ1=61°-(18°/2)=52°, θ2=61°+(18°/2)=70°
From the graph showing the profile of the reference example, it can be read that the angle (peak position) θa formed by the [111] axis with respect to the [100] axis of the Si (100) substrate is 57 °. On the other hand, when the graph showing the profile of Example 1 was curve-fitted with a normal distribution (see FIG. 8), the peak position θb of the crystal orientation [100] axis of the Si microcrystal and the half-value width FWHM were obtained. The position θb was 61 °, and the full width at half maximum FWHM was 18 °. Therefore, the [100] axis of the Si microcrystal of the intermediate layer exists in the range of θ1 to θ2, that is, 52 to 70 ° (see the following formula), and is 52 ° with respect to the [100] axis of the Si (100) substrate. It is inclined in the range of −57 ° = −5 ° to 70 ° -57 ° = 13 °.
θ1 = 61 °-(18 ° / 2) = 52 °, θ2 = 61 ° + (18 ° / 2) = 70 °

以上のことから、実施例1の酸素熱処理は、中間層のシリコン微結晶の配向性を均質化する効果があるといえる。   From the above, it can be said that the oxygen heat treatment of Example 1 has the effect of homogenizing the orientation of the silicon microcrystals in the intermediate layer.

[特性]
(1)電流電圧特性(IV特性)
次に、実施例1のシリコン材料構造体の第2のSiO2層の上にフォトリソグラフィ技術により直径60μm、膜厚300nmのAl電極を形成した。また、Si基板の裏面全面にも同Al電極を形成した。そして、両Al電極間に電圧を印加してIV特性を測定した。図9に、測定温度100K〜350K(−173℃〜77℃)のIV特性を示す。ピーク電流とバレー電流の比をとったピーク・ツゥ・バレー比(Peak-to-valley ratio,PVR)の温度変化に対する特性及び半値幅(FWHM)の温度変化に対する特性を図10に示す。図9から明らかなように、すべての温度領域で、特定の電圧において電流が急激に減少する現象(負性抵抗)が見られた。特に、室温(300K)以上の350Kでも負性抵抗を示しているが、これは世界初である。また、負性抵抗のピーク電圧値及びピーク電流値は、いずれも温度上昇に伴って減少する傾向にあった。更に、電圧ゼロからピークの立ち上がり電圧に至るまでの低バイアス区間において漏れ電流がきわめて少なかった。また、図10から明らかなように、PVRは温度250Kで最大値4.7を示したが、FWHMは温度によらずほとんど変わらなかった。なお、比較例1は、温度5Kという極低温でもRTDのピークは見られなかった。
[Characteristic]
(1) Current-voltage characteristics (IV characteristics)
Next, an Al electrode having a diameter of 60 μm and a film thickness of 300 nm was formed on the second SiO 2 layer of the silicon material structure of Example 1 by photolithography. The same Al electrode was also formed on the entire back surface of the Si substrate. Then, a voltage was applied between both Al electrodes to measure IV characteristics. FIG. 9 shows IV characteristics at measurement temperatures of 100 K to 350 K (−173 ° C. to 77 ° C.). FIG. 10 shows the characteristics of the peak-to-valley ratio (PVR) with respect to the temperature change and the half-value width (FWHM) with respect to the temperature change. As is apparent from FIG. 9, a phenomenon (negative resistance) in which the current rapidly decreases at a specific voltage was observed in all temperature regions. In particular, negative resistance is shown even at 350K above room temperature (300K), but this is the world's first. Moreover, the negative voltage peak voltage value and peak current value both tended to decrease with increasing temperature. Furthermore, there was very little leakage current in the low bias section from the voltage zero to the peak rising voltage. As is clear from FIG. 10, PVR showed a maximum value of 4.7 at a temperature of 250K, but FWHM hardly changed regardless of the temperature. In Comparative Example 1, no RTD peak was observed even at an extremely low temperature of 5K.

ところで、図9のIV特性は、生データの電流値から、バックグラウンド電流と考えられる分(4−5pA)を差し引いてプロットしたが、バックグラウンド電流のオリジンが断定できていないため、生データに基づいてプロットしたIV特性を図11に示す。また、図11のIV特性に基づいて作成したPVRの温度変化に対する特性及びFWHMの温度変化に対する特性を図12に示す。図12では、PVRは温度250Kで最大値4.2を示した。   By the way, the IV characteristic in FIG. 9 is plotted by subtracting the amount (4-5 pA) considered to be the background current from the current value of the raw data. However, since the origin of the background current has not been determined, FIG. 11 shows the IV characteristics plotted based on the results. FIG. 12 shows the characteristics of the PVR produced based on the IV characteristics of FIG. 11 with respect to the temperature change and the characteristics of the FWHM with respect to the temperature change. In FIG. 12, the PVR showed a maximum value of 4.2 at a temperature of 250K.

(2)微少電流検出顕微鏡像
実施例1につき、微少電流検出顕微鏡像のデータを取得した。その結果を図13に示す。このデータは、導電性カンチレバーを用いたAFMにより、サンプルのトポグラフ(凹凸像)と電流像とを同時にプロービングすることにより得られたものである。図13から明らかなように、実施例1の最表面、すなわち第2のSiO2層表面の形状は、原子レベルで平坦であるが、局所的に電流が検出された。電流像における黒い斑点が電流を流すパスになっていると思われる。このことは、{100}面に配向したSi微結晶が孤立した量子ドットとして振る舞い、その量子ドットをトンネル電流が流れることを示唆している。つまり、本結果は、図7(b)に示した構造モデルを支持するものである。
(2) Microcurrent detection microscopic image For Example 1, microcurrent detection microscopic image data was obtained. The result is shown in FIG. This data was obtained by simultaneously probing a sample topograph (uneven image) and a current image by AFM using a conductive cantilever. As is apparent from FIG. 13, the outermost surface of Example 1, that is, the shape of the second SiO 2 layer surface is flat at the atomic level, but current was detected locally. It seems that the black spots in the current image are paths for current flow. This suggests that the Si crystallites oriented in the {100} plane behave as isolated quantum dots, and that a tunnel current flows through the quantum dots. That is, this result supports the structural model shown in FIG.

[その他]
実施例1で酸素熱処理の温度を650℃、750℃に設定した場合も、実施例1とほぼ同様の結果が得られた。
[Others]
In Example 1, when the temperature of the oxygen heat treatment was set to 650 ° C. and 750 ° C., almost the same result as in Example 1 was obtained.

Claims (8)

厚さ2〜6nmの第1のSiO2層と、
該第1のSiO2層の上に形成され、結晶方位が所定の方位に揃ったSi微結晶がSiO2薄膜にドット状に埋め込まれた厚さ1〜10nmの中間層と、
該中間層の上に形成された厚さ2〜6nmの第2のSiO2層と、
を備え
前記第1のSiO 2 層、前記中間層及び前記第2のSiO 2 層は、それぞれシート状であり、3層が積層された構造を形成している、
シリコン材料構造体。
A first SiO 2 layer having a thickness of 2 to 6 nm;
An intermediate layer having a thickness of 1 to 10 nm formed on the first SiO 2 layer, in which Si microcrystals with crystal orientations aligned in a predetermined orientation are embedded in a SiO 2 thin film in a dot shape;
A second SiO 2 layer 2-6 nm thick formed on the intermediate layer;
Equipped with a,
The first SiO 2 layer, the intermediate layer, and the second SiO 2 layer are each sheet-like and form a structure in which three layers are laminated.
Silicon material structure.
前記第1のSiO2層は、縮退半導体基板の上に形成され、前記Si微結晶は、前記結晶方位が<100>軸であり該軸が前記縮退半導体の法線に対して±15°の範囲で傾いている、
請求項1に記載のシリコン材料構造体。
The first SiO 2 layer is formed on a degenerate semiconductor substrate, and the Si microcrystal has a crystal orientation of <100> axis and the axis is ± 15 ° with respect to the normal line of the degenerate semiconductor. Tilted in range,
The silicon material structure according to claim 1.
前記縮退半導体は、単結晶基板である、
請求項1又は2に記載のシリコン材料構造体。
The degenerate semiconductor is a single crystal substrate,
The silicon material structure according to claim 1 or 2.
少なくとも温度300Kにおいて負性抵抗を示す、
請求項1〜3のいずれか1項に記載のシリコン材料構造体。
Exhibit negative resistance at least at a temperature of 300K,
The silicon material structure according to claim 1.
(a)縮退半導体基板の上に、第1のSiO2層、Si層及び第2のSiO2層をこの順で前記第1及び第2のSiO2層が厚さ2〜6nm、前記Si層が厚さ1〜10nmとなる
ように積層する工程と、
(b)前記工程(a)で得られた積層体を、前記Si層が多結晶となるように、真空、不活性ガス又は還元性ガスの雰囲気で加熱する工程と、
(c)前記工程(b)の処理を施した積層体を、前記Si層中の{100}面以外に配向したSi微結晶は酸化してSiO2になり、{100}面に配向したSi微結晶は少なくとも一部が酸化されずに残るように、酸素を含む雰囲気で加熱する工程と、
を含むシリコン材料構造体の製法。
(A) On the degenerated semiconductor substrate, the first SiO 2 layer, the Si layer, and the second SiO 2 layer are arranged in this order, and the first and second SiO 2 layers have a thickness of 2 to 6 nm, and the Si layer Laminating so that the thickness becomes 1 to 10 nm;
(B) a step of heating the laminate obtained in the step (a) in a vacuum, an inert gas atmosphere or a reducing gas atmosphere so that the Si layer becomes polycrystalline;
(C) The Si microcrystals oriented in the Si layer other than the {100} plane in the Si layer of the laminate subjected to the treatment in the step (b) are oxidized to become SiO 2 , and the Si microcrystals oriented in the {100} plane Heating in an atmosphere containing oxygen so that at least a portion of the microcrystals remains unoxidized;
Of silicon material structure including
前記工程(b)では、600℃以上1000℃以下の温度で加熱し、
前記工程(c)では、650℃以上800℃未満の温度で加熱する、
請求項5に記載のシリコン材料構造体の製法。
In the step (b), heating is performed at a temperature of 600 ° C. or higher and 1000 ° C. or lower,
In the step (c), heating is performed at a temperature of 650 ° C. or higher and lower than 800 ° C.,
A method for producing a silicon material structure according to claim 5.
前記工程(a)では、スパッタ法、真空蒸着法、イオンプレーティング法又は化学気相成長法により前記第1のSiO2層、前記Si層及び前記第2のSiO2層を生成させる、
請求項5又は6に記載のシリコン材料構造体の製法。
In the step (a), the first SiO 2 layer, the Si layer, and the second SiO 2 layer are generated by sputtering, vacuum vapor deposition, ion plating, or chemical vapor deposition.
A method for producing a silicon material structure according to claim 5 or 6.
請求項5〜7のいずれか1項に記載のシリコン材料構造体の製法によって製造されたシリコン材料構造体。
The silicon material structure manufactured by the manufacturing method of the silicon material structure of any one of Claims 5-7.
JP2009290897A 2008-12-24 2009-12-22 Silicon material structure and manufacturing method thereof Expired - Fee Related JP5310528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009290897A JP5310528B2 (en) 2008-12-24 2009-12-22 Silicon material structure and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008327310 2008-12-24
JP2008327310 2008-12-24
JP2009290897A JP5310528B2 (en) 2008-12-24 2009-12-22 Silicon material structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010171409A JP2010171409A (en) 2010-08-05
JP5310528B2 true JP5310528B2 (en) 2013-10-09

Family

ID=42703188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009290897A Expired - Fee Related JP5310528B2 (en) 2008-12-24 2009-12-22 Silicon material structure and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5310528B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721596B2 (en) * 2015-02-27 2017-08-01 Seagate Technology Llc Data reader with resonant tunneling

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697466A (en) * 1992-09-17 1994-04-08 Fujitsu Ltd Resonant tunneling diode and fabrication thereof
JP4071360B2 (en) * 1997-08-29 2008-04-02 株式会社東芝 Semiconductor device
JP4246424B2 (en) * 2001-10-11 2009-04-02 財団法人ファインセラミックスセンター Si-based semiconductor device having quantum well structure and manufacturing method thereof
JP2007043006A (en) * 2005-08-05 2007-02-15 Hitachi Maxell Ltd Crystal silicon element, and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721596B2 (en) * 2015-02-27 2017-08-01 Seagate Technology Llc Data reader with resonant tunneling

Also Published As

Publication number Publication date
JP2010171409A (en) 2010-08-05

Similar Documents

Publication Publication Date Title
Zhou et al. Large‐area and high‐quality 2D transition metal telluride
US8471237B2 (en) Circuit board including a graphene film having contact region covering a recessed region and a patterned metal film covering the contact region and in direct electrical contact therewith, and device including same
US8410474B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
US8318268B2 (en) AA stacked graphene-diamond hybrid material by high temperature treatment of diamond and the fabrication method thereof
Liu et al. Nanostructured SnSe: Synthesis, doping, and thermoelectric properties
Teraji et al. Low-leakage p-type diamond Schottky diodes prepared using vacuum ultraviolet light/ozone treatment
Sun et al. p-Type conductivity of hexagonal boron nitride as a dielectrically tunable monolayer: Modulation doping with magnesium
Heinselman et al. Performance and reliability of β-Ga2O3 Schottky barrier diodes at high temperature
Saka et al. Formation of metallic nanowires by utilizing electromigration
Wang et al. Electronic and topological properties of Bi (110) ultrathin films grown on a Cu (111) substrate
Aziz et al. Molybdenum-rhenium superconducting suspended nanostructures
TW201730385A (en) Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
Wang et al. Atomically flat reconstructed rutile TiO2 (001) surfaces for oxide film growth
JP5310528B2 (en) Silicon material structure and manufacturing method thereof
Tsukimoto et al. Electrical properties and microstructure of ternary Ge∕ Ti∕ Al ohmic contacts to p-type 4H–SiC
WO2005091377A1 (en) Substrate with organic thin film, transistor using same, and methods for producing those
Sayyad et al. Strain Anisotropy Driven Spontaneous Formation of Nanoscrolls from 2D Janus Layers
JP5310527B2 (en) Resonant tunneling diode
Hao et al. Fermi level tuning of topological insulator Bi2 (SexTe1− x) 3 nanoplates
Shimoda et al. Electrical contacts to nanocrystalline diamond films studied at high temperatures
JP3454901B2 (en) Method for producing graphite intercalation compound
Hui et al. The fabrication of nickel silicide ohmic contacts to n-type 6H-silicon carbide
Wang et al. Fabricating Ohmic contact on Nb-doped SrTiO3 surface in nanoscale
Yeh et al. Activation Energy Distribution of Dynamical Structural Defects in Ru O 2 Films
Sakita et al. Selective-area growth and magnetic characterization of MnAs/AlGaAs nanoclusters on insulating Al2O3 layers crystallized on Si (111) substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

LAPS Cancellation because of no payment of annual fees