JP5304838B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP5304838B2
JP5304838B2 JP2011098889A JP2011098889A JP5304838B2 JP 5304838 B2 JP5304838 B2 JP 5304838B2 JP 2011098889 A JP2011098889 A JP 2011098889A JP 2011098889 A JP2011098889 A JP 2011098889A JP 5304838 B2 JP5304838 B2 JP 5304838B2
Authority
JP
Japan
Prior art keywords
light
semiconductor laser
scanning
image
pixel clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011098889A
Other languages
Japanese (ja)
Other versions
JP2011164645A (en
Inventor
彰久 板橋
秀利 江間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011098889A priority Critical patent/JP5304838B2/en
Publication of JP2011164645A publication Critical patent/JP2011164645A/en
Application granted granted Critical
Publication of JP5304838B2 publication Critical patent/JP5304838B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Optical Scanning Systems (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Laser Beam Printer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To restrain a scan start position from being shifted or dispersed on a medium to be scanned, and to provide an image of high quality. <P>SOLUTION: The image forming device includes a laser oscillation means for oscillating a laser beam, based on a pixel clock generated by N-dividing a high-frequency clock, a laser beam deflection means for deflecting a laser beam to scan the medium to be scanned thereon by the laser beam, and a synchronization detecting means for synchronization-detecting the laser beam deflected by the laser beam deflection means. The image forming device further includes a pixel clock changing means capable of changing the number of division in every one-pixel block, and a scanning width is partially extended or contracted partially by the pixel clock changing means. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、本発明は画像形成装置に関し、より詳細には、レーザプリンタ、デジタル複写機等における光源として用いられる半導体レーザの光出力を制御及び変調する画像形成装置に関する。   The present invention relates to an image forming apparatus, and more particularly to an image forming apparatus that controls and modulates the light output of a semiconductor laser used as a light source in a laser printer, a digital copying machine, or the like.

近年、半導体レーザは、小型で駆動電流により高速変調を直接行えるという利便性から、画像形成装置や光ディスク等における光書き込み手段の光源として広く用いられている。   In recent years, semiconductor lasers have been widely used as light sources for optical writing means in image forming apparatuses, optical disks, and the like because of their small size and the convenience of being able to directly perform high-speed modulation with a drive current.

しかしながら、半導体レーザの光出力強度と駆動電流との関係は、温度に密接に依存するため、半導体レーザの光出力強度を制御する場合、半導体レーザやその他の回路構成からの発熱が障害になるという問題が存在した。   However, since the relationship between the light output intensity of the semiconductor laser and the drive current is closely dependent on the temperature, when controlling the light output intensity of the semiconductor laser, heat from the semiconductor laser and other circuit configurations is an obstacle. There was a problem.

そこで、半導体レーザの温度依存性の影響を省く方法として、半導体レーザの光出力強度にあわせて駆動電流値を変化させることが考えられている。   Therefore, as a method for eliminating the influence of the temperature dependency of the semiconductor laser, it is considered to change the drive current value in accordance with the light output intensity of the semiconductor laser.

このような方法を採用した従来技術としては、特開平05―075199号公報が開示するところの半導体レーザ制御装置、特開平05―235446号公報が開示するところの半導体レーザ駆動制御回路、特開平09―321376号公報が開示するところの半導体レーザ制御装置、等が存在する。   Prior art employing such a method includes a semiconductor laser control device disclosed in Japanese Patent Application Laid-Open No. 05-075199, a semiconductor laser drive control circuit disclosed in Japanese Patent Application Laid-Open No. 05-235446, and Japanese Patent Application Laid-Open No. 09. There is a semiconductor laser control device disclosed in Japanese Patent No. 321376.

上記各従来技術は、半導体レーザの光出力をモニターする受光素子の受光電流と発光指令電流とを常時比較することにより高速に半導体レーザを制御する光電気負帰還ループを構成し、かつ前記発光指令電流に比例した電流を前記半導体レーザに前記光電気負帰還ループの出力電流に加算して流すことにより高速に半導体レーザを変調するものである。このようにすることにより、半導体レーザの温度特性・ドゥループ特性などを抑制し、かつ高速変調を行うことが実現されている。   Each of the above prior arts constitutes a photoelectric negative feedback loop that controls the semiconductor laser at high speed by constantly comparing the light receiving current of the light receiving element that monitors the light output of the semiconductor laser and the light emission command current, and the light emission command The semiconductor laser is modulated at high speed by adding a current proportional to the current to the semiconductor laser in addition to the output current of the photoelectric negative feedback loop. By doing so, it is possible to suppress the temperature characteristics and the droop characteristics of the semiconductor laser and perform high-speed modulation.

しかしながら、上記各従来技術では、半導体レーザの光出力をモニターする受光素子の特性により、半導体レーザの光出力が小さくなってくると受光素子の光入力に対する受光電流出力特性の直線性が著しく劣化してくる。このため、低光出力の場合の制御精度が悪くなり、所定の光出力より大きな光出力になってしまう場合がある。このようなことが発生すると、レーザプリンタ等において地膚汚れなどの悪影響を与えてしまう。   However, in each of the above prior arts, the linearity of the light reception current output characteristic with respect to the light input of the light receiving element is significantly deteriorated when the light output of the semiconductor laser becomes small due to the characteristic of the light receiving element that monitors the light output of the semiconductor laser. Come. For this reason, the control accuracy in the case of a low light output is deteriorated, and the light output may be larger than a predetermined light output. If such a situation occurs, the laser printer or the like will have an adverse effect such as soiling.

また、上記各従来技術では、常時、半導体レーザからの光出力を制御しているため、制御系を正常動作させるためにも光出力を完全に消灯することができない。これは、結果としてオフセット光を生じさせることになる。   Further, in each of the above prior arts, since the light output from the semiconductor laser is always controlled, the light output cannot be completely turned off to operate the control system normally. This results in offset light.

また、上記各従来技術では、半導体レーザに駆動電流を加算する駆動電流を設定する回路が必要とされ、レーザプリンタなどの光変調ICの機能を向上させる場合に回路規模的な制約を生じさせることになる。   In addition, each of the above conventional techniques requires a circuit for setting a driving current for adding a driving current to the semiconductor laser, which causes a circuit scale restriction when improving the function of a light modulation IC such as a laser printer. become.

更に、上記各従来技術では、各々の半導体レーザから出力された光を個々に検出する受光素子が1つであるため、半導体レーザアレイのように複数のレーザの出力を検出する場合、1つの受光素子により得られた信号から半導体レーザ毎の光出力を分離検出する手段が要求される。   Furthermore, in each of the above prior arts, there is one light receiving element that individually detects the light output from each semiconductor laser. Therefore, when detecting the outputs of a plurality of lasers as in a semiconductor laser array, one light receiving element is used. Means are required for separating and detecting the light output of each semiconductor laser from the signal obtained by the element.

また、特開平11―167081号公報に記載されているような、ダイレクトシンセサイザーによる画素クロック周波数設定方法は、周波数刻みをLUTのデータを変更することにより高速に周波数変更が可能であるが、周波数可変刻みと出力周波数変更速度とが、次に接続されるPLLの制御速度および低域通過フィルタと密接に絡み合っているため、全体構成設計上において制約が存在する。   In addition, the pixel clock frequency setting method using a direct synthesizer as described in Japanese Patent Laid-Open No. 11-167081 can change the frequency at high speed by changing LUT data, but the frequency is variable. Since the step and the output frequency change speed are closely intertwined with the control speed of the PLL to be connected next and the low-pass filter, there are restrictions on the overall configuration design.

また、上記特開平11―167081号公報が開示する技術では、周波数刻みがマスタークロック周波数とLUTのビット数とに依存しているため、細かな設定を行うためには回路規模を増大させる、又は、マスタークロックを高速にする必要が生じ、1チップ化を実現するには困難さが伴う。   Further, in the technique disclosed in the above Japanese Patent Laid-Open No. 11-167081, the frequency increment depends on the master clock frequency and the number of bits of the LUT, so that the circuit scale is increased for fine setting, or Therefore, it is necessary to increase the master clock speed, and it is difficult to realize one chip.

更に、特開平05―207234号公報に記載されているようなPLLに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路を一体化して1チップ化を図るときの大きな制約となる。   Further, in the method of adding a phase error to a PLL as described in Japanese Patent Laid-Open No. 05-207234, a frequency error of the pixel clock occurs unless the additional signal of the phase error is made very stable. This is a major limitation when integrating a digital circuit and an analog circuit into one chip.

(従来技術による画像形成装置の概略構成)
ここで、図22に従来技術による画像形成装置の概略構成を示す。
(Schematic configuration of a conventional image forming apparatus)
Here, FIG. 22 shows a schematic configuration of an image forming apparatus according to the prior art.

図22を参照すると、本技術による画像形成装置は、ポリゴンミラー2201が回転することにより、半導体レーザユニット2208から発光され、ポリゴンミラー2201により反射されたレーザ光が、走査レンズ2202を介して被走査媒体である感光体2203上に光スポットを形成し、感光体2203を露光して静電潜像を形成する。   Referring to FIG. 22, in the image forming apparatus according to the present technology, the laser beam emitted from the semiconductor laser unit 2208 and reflected by the polygon mirror 2201 is scanned through the scanning lens 2202 when the polygon mirror 2201 rotates. A light spot is formed on the photosensitive member 2203 as a medium, and the photosensitive member 2203 is exposed to form an electrostatic latent image.

また、半導体レーザユニット2208は、画像処理ユニット2204により生成された画像データと位相同期回路2207により位相が設定された画像クロックとに従い、半導体レーザの発光時間をコントロールする。これにより、被走査媒体上の静電潜像がコントロールされる。また、位相同期回路2207は、クロック生成回路2206により生成されたクロックを、ポリゴンミラー2201によりスキャンされた半導体レーザの光を検出するフォトディテクタに同期した位相に設定する。   The semiconductor laser unit 2208 controls the emission time of the semiconductor laser in accordance with the image data generated by the image processing unit 2204 and the image clock whose phase is set by the phase synchronization circuit 2207. As a result, the electrostatic latent image on the scanned medium is controlled. Further, the phase synchronization circuit 2207 sets the clock generated by the clock generation circuit 2206 to a phase synchronized with the photodetector that detects the light of the semiconductor laser scanned by the polygon mirror 2201.

このように、レーザ駆動回路2205、位相同期回路2207、クロック生成回路2206は、レーザ走査光学系を用いた画像形成装置では、被走査媒体上に形成する静電潜像の位置精度、間隔精度上必要不可欠なものである。このために、画像形成装置内では、画像クロックと同一の周波数をいくつもの経路で必要としてしまい、画像形成装置のEMIの問題を引き起こしてしまっていた。また、このような回路構成では部品点数を多く必要とするためコスト上昇にも繋がっていた。更に、印字速度の上昇に伴い、画像データ転送クロックを全システムにて完全に同一タイミングで動作させることは非常に困難となり、画像データ転送を遅いクロックで並列化して転送しなければならなくなるという問題も生じていた。   As described above, the laser driving circuit 2205, the phase synchronization circuit 2207, and the clock generation circuit 2206 are high in positional accuracy and interval accuracy of the electrostatic latent image formed on the scanned medium in the image forming apparatus using the laser scanning optical system. It is indispensable. For this reason, in the image forming apparatus, the same frequency as that of the image clock is required in a number of paths, causing a problem of EMI of the image forming apparatus. In addition, such a circuit configuration requires a large number of parts, leading to an increase in cost. Furthermore, as the printing speed increases, it becomes very difficult to operate the image data transfer clock at the same timing in all systems, and the image data transfer must be transferred in parallel with a slow clock. Also occurred.

また、レーザプリンタの高速・高密度化に伴い、1つの光源からの光だけではなく複数個の光源からの光を用いて記録することにより高速・高密度化を図る方法が採用されつつある。このような場合には、光源として複数個の半導体レーザを使用する場合と1つのチップ上に複数の発光点をモノリシックにアレイ配列した半導体レーザアレイを使用する場合とがある。これは、マルチビーム光学系と呼ばれており、適宜システム的観点から選択されることが望ましい。   In addition, with the increase in the speed and density of laser printers, a method for achieving high speed and high density by recording using not only light from one light source but also light from a plurality of light sources is being adopted. In such a case, there are a case where a plurality of semiconductor lasers are used as a light source and a case where a semiconductor laser array in which a plurality of light emitting points are arrayed monolithically on one chip is used. This is called a multi-beam optical system, and is preferably selected from a system viewpoint.

しかしながら、従来、半導体レーザアレイに対しては受光素子がすべての半導体レーザに共通であるため、特開平05―075199号公報、特開平05−235446号公報、特開平09−321376号公報などに記載されている手法が使用できず、結果的に半導体レーザアレイを使用する場合にはコストが高くついてしまうという問題が存在する。   However, conventionally, since a light receiving element is common to all semiconductor lasers for a semiconductor laser array, it is described in Japanese Patent Laid-Open Nos. 05-075199, 05-235446, 09-321376, and the like. However, when the semiconductor laser array is used as a result, there is a problem that the cost is high.

また、特開平05−075199号公報、特開平05−235446号公報、特開平09−321376号公報等に記載されているように、半導体レーザの温度特性・ドゥループ特性などの影響を除去するためには常時制御が必要とされるが、これは同時に常時制御を実施するためオフセット光を生じさせてしまうという問題が存在する。また、これら従来技術では、電流設定回路等が必要とされ回路規模が大きくなってしまうという問題も存在する。さらに、半導体レーザアレイを使用した場合には外部に各々の光出力を分離検出する手段が要求される。   Further, as described in JP-A-05-075199, JP-A-05-235446, JP-A-09-321376, etc., in order to remove the influence of temperature characteristics, droop characteristics, etc. of the semiconductor laser However, there is a problem in that offset light is generated because continuous control is performed at the same time. In addition, these conventional techniques have a problem that a current setting circuit or the like is required and the circuit scale becomes large. Further, when a semiconductor laser array is used, a means for separating and detecting each light output is required.

また、半導体レーザのビームプロファイルは通常ガウス分布に近似され、ガウス分布に従い電子写真システムにおける静電潜像が形成される。このため、静電潜像は2値的ではなく、アナログ的分布をした箇所が解像度の増大に従がい発生する。これは、現像バイアスの変動等の外部変動要因の影響を受けやすくなり、画像濃度変動を引起こしやすくなるという問題を有している。   Further, the beam profile of a semiconductor laser is usually approximated to a Gaussian distribution, and an electrostatic latent image in an electrophotographic system is formed according to the Gaussian distribution. For this reason, the electrostatic latent image is not binary, and a portion having an analog distribution is generated as the resolution increases. This is problematic in that it is easily affected by external fluctuation factors such as fluctuations in development bias, and image density fluctuations are likely to occur.

また、特開平11―167081号公報に記載されているような、ダイレクトシンセサイザーによる画素クロック周波数設定方法は、LUTのデータを変更することにより周波数刻みを高速に変更可能であるが、周波数可変刻みと出力周波数変更速度とは、回路的に後段に接続されるPLLの制御速度及び低域通過フィルタと密接に絡み合っているため、全体構成設計上の制約を伴うことになる。また、周波数刻みはマスタークロック周波数とLUTのビット数とに依存するため、細かな設定を行うためには、回路規模を増大させるか、又は、マスタークロックを高速にする必要が生じ、1チップ化を実現するには困難さが伴うこととなる。   In addition, the pixel clock frequency setting method using a direct synthesizer as described in Japanese Patent Laid-Open No. 11-167081 can change the frequency step at high speed by changing the LUT data. The output frequency change speed is closely intertwined with the control speed of the PLL and the low-pass filter that are connected to the subsequent stage in terms of circuit, and thus involves restrictions on the overall configuration design. Further, since the frequency increment depends on the master clock frequency and the number of bits of the LUT, it is necessary to increase the circuit scale or to increase the master clock speed in order to make fine settings. It will be difficult to achieve this.

また、特開平05―207234号公報に記載されているようなPLLに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路とを一体化して1チップ化を図るときの大きな制約となってしまう。   Further, in the method of adding a phase error to a PLL as described in Japanese Patent Laid-Open No. 05-207234, a frequency error of the pixel clock occurs unless the additional signal of the phase error is made very stable. This is a major limitation when integrating a digital circuit and an analog circuit into one chip.

一般に走査光学系はポリゴンミラー、走査レンズ等に対する走査光束の入射角度、反射角度が各走査位置によって異なるため、透過率、反射率にばらつきが生じ、被走査面上を走査する光束の照射光量が走査位置によって異なる。これは、シェーディングと呼ばれる照射光量のばらつきを発生させる。   In general, the scanning optical system has an incident angle and a reflection angle of a scanning light beam with respect to a polygon mirror, a scanning lens, etc., which vary depending on each scanning position. It depends on the scanning position. This causes a variation in the amount of irradiation light called shading.

この走査位置による照射光量の差は、画像上の濃度のムラを引き起こし画像品質の劣化の要因になるため、高品位の画質を要求する場合は補正を行う必要がある。   The difference in the amount of irradiation light depending on the scanning position causes density unevenness on the image and causes deterioration in image quality. Therefore, correction is required when high quality image quality is required.

更に、マルチビーム光学系の場合、各発光源の発振波長に差があると、走査レンズの色収差が補正されていない光学系の場合露光位置ズレが発生する。これにより、各発光源に対応する光スポットが被走査媒体上を走査するときの走査幅には、発光源ごとに差が生じてしまい、画像品質の劣化の要因になってしまうため、走査幅の補正を行う必要がある。ここでの発光源としては、例えば複数の半導体レーザを組み合わせて光源ユニットを構成する場合は各半導体レーザを指し、例えば半導体レーザアレイを光源として使用する場合はその発光点を指す。また、半導体レーザアレイを複数個組合せて光源ユニットを構成する場合も、同様のことが問題となり対応が必要である。   Further, in the case of a multi-beam optical system, if there is a difference in the oscillation wavelength of each light source, an exposure position shift occurs in the case of an optical system in which the chromatic aberration of the scanning lens is not corrected. As a result, the scanning width when the light spot corresponding to each light emitting source scans the scanned medium varies depending on the light emitting source and causes deterioration in image quality. Need to be corrected. As the light source here, for example, when a light source unit is configured by combining a plurality of semiconductor lasers, it indicates each semiconductor laser. For example, when a semiconductor laser array is used as a light source, it indicates a light emitting point. Further, when the light source unit is configured by combining a plurality of semiconductor laser arrays, the same problem arises and needs to be dealt with.

また、複数の発光点を1つのチップ上にモノリシックにアレイ配列した半導体レーザアレイの場合、チップの加工上の誤差により発光点の位置がずれる場合がある。これにより、露光位置ズレが発生し、各発光点に対応する光スポットが被走査媒体上を走査するときの走査位置が、発光点ごとに位置ズレてしまい、画像品質の劣化の要因となる。さらに、複数の半導体レーザを組み合わせて光源ユニットを構成する場合、その組み付け時の組み付け誤差により、露光位置ズレが発生し、各半導体レーザに対応する光スポットが被走査媒体上を走査するときの走査位置が、半導体レーザごとに位置ズレが生じてしまう。これも、画像品質の劣化の要因となる。更に、半導体レーザアレイを組み合わせて光源ユニットを構成する場合も同様のことがいえる。   In the case of a semiconductor laser array in which a plurality of light emitting points are monolithically arrayed on one chip, the position of the light emitting points may be shifted due to chip processing errors. As a result, an exposure position shift occurs, and the scanning position when the light spot corresponding to each light emitting point scans the scanned medium is shifted for each light emitting point, which causes deterioration in image quality. Furthermore, when a light source unit is configured by combining a plurality of semiconductor lasers, an exposure position shift occurs due to an assembly error during the assembly, and scanning when a light spot corresponding to each semiconductor laser scans the scanned medium. The position shifts for each semiconductor laser. This is also a factor of image quality degradation. Further, the same can be said when a light source unit is configured by combining semiconductor laser arrays.

また、ポリゴンスキャナ等の偏向器の加工上の誤差により発生する、複数の偏向反射面間の回転軸からの距離のばらつき(内接円半径のばらつき)は、被走査面上を走査する光スポット(走査ビーム)の走査速度ムラを発生させる。   In addition, the variation in the distance from the rotation axis between the plurality of deflecting reflecting surfaces (the variation in the inscribed circle radius) caused by processing errors of a deflector such as a polygon scanner is a light spot that scans the surface to be scanned. Unevenness of scanning speed of (scanning beam) is generated.

同期光を検出後、所定のタイミングで書込信号が発せられ半導体レーザが発光を開始し、個々の発光源に対し1走査分ずつのデータが送られ、その繰り返しにより被走査媒体上に潜像として画像が形成させる。このとき、ポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ(ばらつき)が現れ、書込倍率誤差と同様に主に画像端部で目立ち、書込終了端のばらつきが画像端部の揺らぎとして現れる。   After detecting the synchronous light, a writing signal is emitted at a predetermined timing, the semiconductor laser starts to emit light, and data for one scan is sent to each light emitting source, and the latent image is formed on the scanned medium by repeating the process. As shown in FIG. At this time, due to the above factors in the deflector such as a polygon scanner, unevenness (variation) in the scanning length of each scanning line appears, and as with the writing magnification error, it is noticeable mainly at the edge of the image, and the variation in the writing end edge Appears as fluctuations at the edge of the image.

更に、走査開始側と走査終了側を比較した場合、同期検知により発光開始のタイミングを合わせられることにより、上記内接円半径のばらつきによる走査長のズレを含む画像が主走査方向へシフトすることが起こり、結果として走査終了側(反同期側)に走査開始側(同期側)の誤差が積み上がり、画像端部の揺らぎはより大きく現れる。(終了端部だけでなく途中像高でも画像の揺らぎは発生するが、端部に行くほど上記偏向器の要因による画像への影響は大きく、画像品質の劣化が目立つ)この端部の揺らぎによる画像品質の劣化は、高品位の画質を要求する場合は補正を行う必要がある。この現象は、光源ユニットを複数の半導体レーザを組み合わせて構成する場合でも、半導体レーザアレイの場合でも、またその2つの組合せの場合でも発生する。   Further, when the scanning start side and the scanning end side are compared, the timing of the light emission start can be adjusted by synchronization detection, so that the image including the scan length deviation due to the variation in the inscribed circle radius is shifted in the main scanning direction. As a result, errors on the scanning start side (synchronization side) accumulate on the scanning end side (anti-synchronization side), and fluctuations in the image end portion appear more greatly. (Fluctuation of the image occurs not only at the end edge but also at the middle image height, but the influence of the deflector on the image increases as the distance from the edge increases, and the deterioration of the image quality is conspicuous.) Image quality deterioration needs to be corrected when high quality image quality is required. This phenomenon occurs regardless of whether the light source unit is configured by combining a plurality of semiconductor lasers, a semiconductor laser array, or a combination of the two.

また、出力画像の各位置における倍率誤差は可能な限り無いようにすることが望ましく、そのために走査光学系は倍率誤差と呼ばれる理想的な走査位置からのずれの評価値を小さくすることが必要となる。さらに、一般にリニアリティと呼ばれる倍率誤差を時間微分した評価値も小さくする必要がある。倍率誤差もリニアリティも一般には±1%以下にすることが望ましい。より高画質化を望む場合は±0.5%以下である必要があり、印刷並の画質を望む場合は±0.1%以下である必要がある。   In addition, it is desirable to minimize the magnification error at each position of the output image. For this reason, the scanning optical system needs to reduce the evaluation value of the deviation from the ideal scanning position called magnification error. Become. Furthermore, it is necessary to reduce an evaluation value obtained by time differentiation of a magnification error generally called linearity. In general, it is desirable that both magnification error and linearity be within ± 1%. If a higher image quality is desired, it needs to be ± 0.5% or less, and if a print-like image quality is desired, it needs to be ± 0.1% or less.

タンデム方式の画像形成装置の場合、各被走査媒体上に形成される潜像の倍率が異なると、最終的に各潜像を重ね合わせたときに画像としては色ズレとなって現れる。この現象を防ぐためには各被走査媒体上の潜像の倍率誤差の低減が必要となる。タンデム方式の場合、上記の要因により走査幅のばらつきが発生する事はもちろんのこと、各被走査媒体へ各光束を導くための各構成要素の加工ばらつき、組み付け配置誤差等も要因としてあげられ、それらによる影響も補正を行う必要がある事は当然のことである。   In the case of a tandem type image forming apparatus, if the magnifications of the latent images formed on the respective scanned media are different, when the latent images are finally superimposed, the image appears as a color shift. In order to prevent this phenomenon, it is necessary to reduce the magnification error of the latent image on each scanned medium. In the case of the tandem method, the variation in scanning width is caused by the above factors, as well as the processing variation of each component for guiding each light beam to each scanned medium, the assembly arrangement error, etc. Of course, it is necessary to correct the influence of them.

また、半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界がある。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。しかし、走査光学系はその書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々である。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けることにより発光点のピッチが副走査方向において見かけ上所望のピッチになったようにして使用している。しかし、半導体レーザアレイを傾けた場合、各発光点から射出した光束の被走査面上での走査開始位置が傾むいたことによりズレてしまう。また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによって上記と同様に被走査面上での走査開始位置がズレてしまう。これは画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。   In addition, the light emitting point interval of the semiconductor laser array has a limit that can be approached due to the influence of thermal crosstalk and electrical crosstalk. In addition, it is disadvantageous in terms of cost to make several kinds of light emitting point intervals of the semiconductor laser array. However, various scanning optical systems have been developed depending on the writing density and scanning width, and the magnification of the scanning optical system is also various. Therefore, in order to obtain an arbitrary scanning pitch on the surface to be scanned, the semiconductor laser array is used by tilting the semiconductor laser array so that the pitch of the light emitting points is apparently desired in the sub-scanning direction. However, when the semiconductor laser array is tilted, the scanning start position on the surface to be scanned of the light beam emitted from each light emitting point is shifted. Even in the case of not tilting, the scanning start position on the surface to be scanned is shifted in the same manner as described above due to the positional shift of the light emitting point caused by the processing error at the time of manufacturing the semiconductor laser array. Since this becomes a factor of image quality deterioration, it is necessary to correct the scanning start position.

さらに複数の半導体レーザを組み合わせてマルチビーム光学系の光源部を構成する場合も、上記と同様に走査開始位置がズレるという問題があり、やはり画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。   Further, when a light source unit of a multi-beam optical system is configured by combining a plurality of semiconductor lasers, there is a problem that the scanning start position is shifted as in the above case, which also causes deterioration in image quality. It is necessary to correct the position.

また、光学系設計においては、出力画像の高画質化のために、光学系の高性能化(像面湾曲の低減、倍率誤差の低減、走査線曲がりの低減等)が図られているが、光学系の光学素子の構成枚数、面構成、材質の制約によりそれにも限度がある。さらなる高性能化を図るためには、光学素子枚数の増加、特殊形状面の導入、高価な光学材料の使用が必要になり、光学系のコストアップ、設計難易度の向上、加工難易度の向上という課題が生じる。そのため、本方式により設計難易度の低減や、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することや、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行う必要がある。   In the optical system design, in order to improve the quality of the output image, the performance of the optical system (reduction in curvature of field, reduction in magnification error, reduction in scanning line bending, etc.) has been achieved. There is a limit to the number of constituent elements of the optical system, the surface configuration, and the material. In order to achieve higher performance, it is necessary to increase the number of optical elements, introduce specially shaped surfaces, and use expensive optical materials, increasing the cost of optical systems, improving design difficulty, and improving processing difficulty. The problem arises. Therefore, this system reduces the design difficulty, reduces the difficulty of processing by configuring the optical system without using specially shaped surfaces, and configures the optical system without using expensive optical materials. It is necessary to reduce the cost.

したがって、本発明は、上記問題点を鑑みてなされたものであり、被走査媒体上の走査開始位置のズレやばらつきを抑制し、品質のよい画像を提供することを可能とする画像形成装置を提供することを目的とする。   Therefore, the present invention has been made in view of the above-described problems, and an image forming apparatus that can provide a high-quality image by suppressing a shift or variation in a scanning start position on a scanned medium. The purpose is to provide.

本発明は、上記目的を達成すべく、以下の如き構成を採用した。   In order to achieve the above object, the present invention employs the following configuration.

本発明は、高周波クロックをN分周することにより生成する画素クロックに基づきレーザ光を発振する2つ以上の発光点を備えるレーザ光発振手段と、前記レーザ光により被走査媒体上を走査するように前記レーザ光を偏向するレーザ光偏向手段と、前記レーザ光偏向手段にて偏向された前記レーザ光を被走査媒体に結像させる走査光学系と、前記レーザ光偏向手段にて偏向された前記レーザ光を同期検知する同期検知手段と、走査幅を短くする場合には前記画素クロックを縮めるよう、走査幅を伸ばす場合には前記画素クロックを長くするように前記画素クロックの分周数を変更する画素クロック変更手段と、を有する構成を有する。 According to the present invention, laser light oscillation means having two or more light emitting points that oscillate laser light based on a pixel clock generated by dividing a high-frequency clock by N, and a scanned medium are scanned by the laser light. A laser beam deflecting unit for deflecting the laser beam, a scanning optical system for imaging the laser beam deflected by the laser beam deflecting unit on a scanned medium, and the beam deflected by the laser beam deflecting unit Synchronous detection means for synchronously detecting laser light, and changing the pixel clock frequency division number so that the pixel clock is shortened when the scanning width is shortened, and the pixel clock is lengthened when the scanning width is increased. And a pixel clock changing unit .

本発明によれば、被走査媒体上の走査開始位置のズレやばらつきを抑制し、品質のよい画像を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the shift | offset | difference and dispersion | variation of the scanning start position on a to-be-scanned medium can be suppressed, and a quality image can be provided.

本発明の第1の実施形態による補正が行われていない光変調パルス例と露光エネルギー分布例との関係、及び、本発明の第1の実施形態による補正が行われた光変調パルス例と露光エネルギー分布例との関係を示すグラフである。Relationship between an example of an optical modulation pulse that is not corrected according to the first embodiment of the present invention and an example of an exposure energy distribution, and an example of an optical modulation pulse that is corrected according to the first embodiment of the present invention and an exposure It is a graph which shows the relationship with an energy distribution example. 図1で示す各光変調パルスの幅を短くした場合の光変調パルス例と露光エネルギー分布例との関係を示すグラフである。2 is a graph showing a relationship between an example of a light modulation pulse and an example of exposure energy distribution when the width of each light modulation pulse shown in FIG. 1 is shortened. 本発明の第1の実施形態による補正が行われていない光変調パルスのパターン例と各パタン毎の露光エネルギー分布例との関係を示すグラフである。It is a graph which shows the relationship between the pattern example of the light modulation pulse which is not correct | amended by the 1st Embodiment of this invention, and the exposure energy distribution example for every pattern. 本発明の第1の実施形態による補正が行われた光変調パルスのパターン例と各パタン毎の露光エネルギー分布例との関係を示すグラフである。It is a graph which shows the relationship between the pattern example of the light modulation pulse by which correction | amendment by the 1st Embodiment of this invention was performed, and the example of exposure energy distribution for every pattern. 本発明の第1の実施形態による光変調パルス列を生成するための変調データを生成するパルス変調装置500の構成例を示すブロック図である。It is a block diagram which shows the structural example of the pulse modulation apparatus 500 which produces | generates the modulation data for producing | generating the optical modulation pulse train by the 1st Embodiment of this invention. 図2で示す光変調パルス(3)を生成するための変調データの例を示す図である。It is a figure which shows the example of the modulation data for producing | generating the optical modulation pulse (3) shown in FIG. 図1で示す光変調パルス(3)を生成するための変調データの例を示す図である。It is a figure which shows the example of the modulation data for producing | generating the optical modulation pulse (3) shown in FIG. 本発明の第1の実施形態によるパルス変調装置500から出力された変調データに応じて半導体レーザを制御するための半導体レーザ制御装置800の構成例を示すブロック図である。It is a block diagram which shows the structural example of the semiconductor laser control apparatus 800 for controlling a semiconductor laser according to the modulation data output from the pulse modulation apparatus 500 by the 1st Embodiment of this invention. (a)は本発明の第1の実施形態による画素クロック生成回路900−1の第1の構成例を示す回路図であり、(b)は本発明の第1の実施形態による画素クロック生成回路900−2の第2の構成例を示す回路図である。(A) is a circuit diagram showing a first configuration example of the pixel clock generation circuit 900-1 according to the first embodiment of the present invention, (b) is a pixel clock generation circuit according to the first embodiment of the present invention. It is a circuit diagram which shows the 2nd structural example of 900-2. (a)は本発明の第1の実施形態による画素クロック生成回路1000−1の第3の構成例を示すブロック図である。(b)は本発明の第1の実施形態による画素クロック生成回路1000−2の第4の構成例を示すブロック図である。FIG. 6A is a block diagram illustrating a third configuration example of the pixel clock generation circuit 1000-1 according to the first embodiment of the present invention. FIG. 6B is a block diagram illustrating a fourth configuration example of the pixel clock generation circuit 1000-2 according to the first embodiment of the present invention. 本発明の第1の実施形態による画素クロック生成回路が画素クロックに対して内部クロックの位相を位相Dataに応じて制御するための各信号を示すタイミングチャートである。5 is a timing chart showing signals for the pixel clock generation circuit according to the first embodiment of the present invention to control the phase of the internal clock with respect to the pixel clock in accordance with the phase Data. 本発明の第1の実施形態によるLUT507から出力される変調データ(Modulation Data)の例を示す図である。It is a figure which shows the example of the modulation data (Modulation Data) output from LUT507 by the 1st Embodiment of this invention. 図12に示す変調データを用いる場合のVCLK信号を8分周するときの8位相のパルスを選択する選択テーブルの構成を示す図である。It is a figure which shows the structure of the selection table which selects the pulse of 8 phases when dividing the VCLK signal by 8 in the case of using the modulation data shown in FIG. (a)は本発明の第1の実施形態において光出力強度のピーク値とカソードコモンの半導体レーザのバイアス電流とを制御する半導体レーザ出力制御回路の第1の構成例を示す図である。(b)は本発明の第1の実施形態において光出力強度のピーク値とカソードコモンの半導体レーザのバイアス電流とを制御する半導体レーザ出力制御回路の第2の構成例を示す図である。FIG. 5A is a diagram illustrating a first configuration example of a semiconductor laser output control circuit that controls a peak value of light output intensity and a bias current of a cathode common semiconductor laser in the first embodiment of the present invention. FIG. 6B is a diagram illustrating a second configuration example of the semiconductor laser output control circuit that controls the peak value of the light output intensity and the bias current of the cathode common semiconductor laser in the first embodiment of the present invention. 本発明の第1の実施形態において光出力強度のピーク値とアノードコモンの半導体レーザのバイアス電流とを制御する半導体レーザ出力制御回路の第3の構成例を示す図である。FIG. 6 is a diagram showing a third configuration example of the semiconductor laser output control circuit that controls the peak value of the light output intensity and the bias current of the anode common semiconductor laser in the first embodiment of the present invention. 本発明の第1の実施形態において半導体レーザ制御するタイミングを生成する制御タイミング生成回路の第1の構成例を示す回路図である。FIG. 3 is a circuit diagram showing a first configuration example of a control timing generation circuit that generates timing for controlling a semiconductor laser in the first embodiment of the present invention. 本発明の第1の実施形態において半導体レーザ制御するタイミングを生成する制御タイミング生成回路の第2の構成例を示す回路図である。FIG. 3 is a circuit diagram showing a second configuration example of a control timing generation circuit that generates timing for controlling a semiconductor laser in the first embodiment of the present invention. 本発明の第1の実施形態により提供されるパルス変調装置,半導体レーザ制御装置,画素クロック生成回路,半導体レーザ出力制御回路,制御タイミング生成回路を1チップIC化した場合の構成例を示すブロック図である。1 is a block diagram showing a configuration example when a pulse modulation device, a semiconductor laser control device, a pixel clock generation circuit, a semiconductor laser output control circuit, and a control timing generation circuit provided by the first embodiment of the present invention are integrated into a single chip. It is. 本発明の第1の実施形態により提供されるパルス変調装置,半導体レーザ制御装置,画素クロック生成回路,半導体レーザ出力制御回路,制御タイミング生成回路を1チップIC化した場合において予め決められた規則に従って光変調パルスを生成する構成にした場合の構成例を示す図である。When the pulse modulation device, the semiconductor laser control device, the pixel clock generation circuit, the semiconductor laser output control circuit, and the control timing generation circuit provided by the first embodiment of the present invention are integrated into a single chip, a predetermined rule is used. It is a figure which shows the structural example at the time of setting it as the structure which produces | generates an optical modulation pulse. 本発明の第1の実施形態により提供されるパルス変調装置,半導体レーザ制御装置,画素クロック生成回路,半導体レーザ出力制御回路,制御タイミング生成回路による各機能をプログラムコードにより実現する場合の第1の構成例を示すブロック図である。A first example in which each function of the pulse modulation device, the semiconductor laser control device, the pixel clock generation circuit, the semiconductor laser output control circuit, and the control timing generation circuit provided by the first embodiment of the present invention is realized by a program code. It is a block diagram which shows the example of a structure. 本発明の第1の実施形態により提供されるパルス変調装置,半導体レーザ制御装置,画素クロック生成回路,半導体レーザ出力制御回路,制御タイミング生成回路による各機能をプログラムコードにより実現する場合の第2の構成例を示すブロック図である。A second example in which each function of the pulse modulation device, the semiconductor laser control device, the pixel clock generation circuit, the semiconductor laser output control circuit, and the control timing generation circuit provided by the first embodiment of the present invention is realized by a program code. It is a block diagram which shows the example of a structure. 従来技術による画像形成装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the image forming apparatus by a prior art. 図18に示すICチップを駆動するための信号を示すタイミングチャートである。It is a timing chart which shows the signal for driving the IC chip shown in FIG. 半導体レーザアレイを傾けて使用した場合の発光点位置のズレを示す図である。(a)は傾ける前であり、(b)は傾けた場合である。It is a figure which shows the shift | offset | difference of the light emission point position at the time of using a semiconductor laser array inclining. (A) is before tilting, and (b) is when tilting. (a)は被走査面上を走査する光スポットの像高間の光量の比を示すグラフであり、(b)は各像高間での被走査面上での走査光量がほぼ等しくなる際にかける補正の例を示すグラフである。(A) is a graph which shows the ratio of the light quantity between the image heights of the light spot which scans on a to-be-scanned surface, (b) is when the scanning light quantity on the to-be-scanned surface between each image height becomes substantially equal. It is a graph which shows the example of correction applied to. (a)は本発明の第1の実施形態による複数ビーム走査装置の構成を示す斜視図である。(b)は(a)における光源装置10の構成を示す図である。(A) is a perspective view which shows the structure of the multiple beam scanning apparatus by the 1st Embodiment of this invention. (B) is a figure which shows the structure of the light source device 10 in (a). 本発明の第1の実施形態で適用する4ビーム光源ユニットの構成を示す斜視図である。It is a perspective view which shows the structure of the 4 beam light source unit applied in the 1st Embodiment of this invention. 被走査面上での光スポットの走査する動作を模式的に示す図である。It is a figure which shows typically the operation | movement which scans the light spot on a to-be-scanned surface. 偏向反射面のどの面で偏向走査しているか判別する方法を説明するための図である。It is a figure for demonstrating the method to discriminate | determine by which surface of a deflection | deviation reflective surface deflection scanning is carried out. 主走査断面における複数の発光点の間隔と被走査面上での複数の光スポットの間隔との関係を示す図である。It is a figure which shows the relationship between the space | interval of the several light emission point in a main scanning cross section, and the space | interval of the some light spot on a to-be-scanned surface. 本発明の第1の実施形態で適用するタンデム構成の画像形成装置の構成を示すブロック図である。1 is a block diagram showing a configuration of an image forming apparatus having a tandem configuration applied in a first embodiment of the present invention. 画像(走査線)の重なり具合の模式的に示す図である。(a)は従来技術により形成される画像であり、(b)は本発明の第1の実施形態により形成される画像である。It is a figure which shows typically the overlapping condition of an image (scanning line). (A) is an image formed by the prior art, and (b) is an image formed by the first embodiment of the present invention.

以下、本発明を好適に実施した形態について、図面を用いて詳細に説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the drawings.

但し、以下に示す実施形態では、マルチビーム光学系を基本としているが、本発明は、これに限定されるものでなく、発光源が1つの場合でも同等又はそれ以上の効果を得ることが可能であり、特に光源の数が制限されるものではない。   However, in the embodiment described below, a multi-beam optical system is used as a basis. However, the present invention is not limited to this, and even when there is only one light source, it is possible to obtain the same or more effects. In particular, the number of light sources is not limited.

また、複数の光源を組み合わせて光源ユニットを構成する場合や、半導体レーザアレイを用いて光源ユニットを構成する場合や、これらを組み合わせてマルチビーム光学系を構成する場合では、複数本の光束が同時に被走査媒体上を走査するため、走査終端部におけるばらつきが目に付きやすくなるが、本発明は、特にこのような場合に対して、より効果的に機能するものである。   Also, when a light source unit is configured by combining a plurality of light sources, when a light source unit is configured using a semiconductor laser array, or when a multi-beam optical system is configured by combining these, a plurality of light beams are simultaneously transmitted. Since the scanning medium is scanned, variations at the scanning end portion are easily noticeable, but the present invention functions more effectively especially in such a case.

〔第1の実施形態〕
本発明の第1の実施形態について、図面を用いて詳細に説明する。
[First Embodiment]
A first embodiment of the present invention will be described in detail with reference to the drawings.

(複数ビーム走査装置)
図26は、本実施形態による複数ビーム(マルチビーム)走査装置の構成を示す図である。
(Multiple beam scanning device)
FIG. 26 is a diagram showing a configuration of a multiple beam (multi-beam) scanning apparatus according to the present embodiment.

図26の(a)において、光源ユニット10は、複数(本実施形態では2個)の発光部を有する光源部と、各発光部から射出した発散光束をカップリングするカップリングレンズとを有しているものとする。この構成は、以下に図26の(b)を用いて例示する。また、光源ユニット10内に設けられたカップリングレンズは、各発光部から射出された発散光束を以後の光学系に適した光束形態(例えば平行光束、弱い発散性の光束や収束光束等)に変換する。これをカップリングという。   In FIG. 26A, the light source unit 10 includes a light source unit having a plurality of (two in the present embodiment) light emitting units, and a coupling lens for coupling divergent light beams emitted from the respective light emitting units. It shall be. This configuration will be exemplified below with reference to FIG. In addition, the coupling lens provided in the light source unit 10 converts the divergent light beam emitted from each light emitting unit into a light beam form suitable for the subsequent optical system (for example, a parallel light beam, a weak divergent light beam, a convergent light beam, or the like). Convert. This is called coupling.

本実施形態では、カップリングされた各光束は「平行光束」として光源ユニット10から射出し、線像結像系としてのシリンドリカルレンズ3により、偏向器である回転多面鏡4の偏向反射面近傍に、主走査方向に長くほぼ線状に結像する。   In this embodiment, each of the coupled light beams is emitted from the light source unit 10 as a “parallel light beam”, and is brought close to the deflection reflection surface of the rotary polygon mirror 4 serving as a deflector by the cylindrical lens 3 as a line image imaging system. The image is formed in a substantially linear shape long in the main scanning direction.

回転多面鏡4の偏向反射面により偏向された2つの光束は、回転多面鏡4の等速回転に伴い等角速度的に偏向しつつ結像レンズ5,6とを透過し、光路折り曲げミラー7により光路が折り曲げられる。その後、結像レンズ5,6の作用により被走査面の実体をなす感光体8の感光面上に光スポットとして集光し、被走査面上の2走査線を走査する。2つの光スポットは、副走査方向に所望の間隔(走査ピッチ)を隔てて形成される。   The two light beams deflected by the deflecting / reflecting surface of the rotary polygon mirror 4 pass through the imaging lenses 5 and 6 while being deflected at a constant angular velocity as the rotary polygon mirror 4 rotates at a constant speed, and are reflected by the optical path bending mirror 7. The optical path is bent. Thereafter, the image forming lenses 5 and 6 are focused as a light spot on the photosensitive surface of the photosensitive member 8 which is the substance of the surface to be scanned, and two scanning lines on the surface to be scanned are scanned. The two light spots are formed at a desired interval (scanning pitch) in the sub-scanning direction.

光源部の各発光部の相対的な位置関係は、光源部と被走査面との間にある結像系(本実施形態ではカップリングレンズ、シリンドリカルレンズ4、結像レンズ5,6)の副走査方向の合成倍率(:M)に応じて所望の走査線ピッチが実現されるように決定される。   The relative positional relationship between the light emitting units of the light source unit is the subordinate of the imaging system (coupling lens, cylindrical lens 4 and imaging lenses 5 and 6 in this embodiment) located between the light source unit and the surface to be scanned. It is determined so as to realize a desired scanning line pitch in accordance with the combined magnification (: M) in the scanning direction.

・光源ユニット10
光源ユニット10は、図26の(b)に示すように、2個の半導体レーザ11,12からの発散光束を、各半導体レーザ11,12に対応させたカップリングレンズ13,14で別個にカップリングして平行光束とし、カップリングされた光束をビーム合成プリズム15を用いてビーム合成する。ビーム合成プリズム15は、偏光分離膜15Aを有し、カップリングレンズ13からの光束は、偏光分離膜15Aを透過する。
Light source unit 10
As shown in FIG. 26B, the light source unit 10 separately couples divergent light beams from the two semiconductor lasers 11 and 12 with coupling lenses 13 and 14 corresponding to the semiconductor lasers 11 and 12, respectively. The beam is combined by using the beam combining prism 15 by collimating the beam into a parallel beam. The beam combining prism 15 has a polarization separation film 15A, and the light beam from the coupling lens 13 passes through the polarization separation film 15A.

カップリングレンズ14からの光束は、1/2波長板16により、偏光面を当初の状態から90度旋回され、ビーム合成プリズム15の面と偏光分離膜15Aとで順次反射されてビーム合成プリズム15から射出する。   The light beam from the coupling lens 14 is rotated by 90 degrees from the original state by the half-wave plate 16 and the light beam is sequentially reflected by the surface of the beam combining prism 15 and the polarization separation film 15A. Ejected from.

カップリングレンズ13,14の光軸(鎖線で示す)は互いに平行で、ビーム合成プリズム15を介することで、図のように1本に合成されて合成光軸AXとなる。   The optical axes (indicated by chain lines) of the coupling lenses 13 and 14 are parallel to each other, and are combined into a single optical axis AX by way of the beam combining prism 15 as shown in the figure.

図26の(b)に示す光学装置10は、図中上下方向(半導体レーザの並び方向)を副走査方向としている。ここで、半導体レーザ11,12の発光部11a,12aは、それぞれ対応するカップリングレンズ13,14の光軸に対して副走査方向に(互いに逆向きに)ずれている。このためビーム合成プリズム15でビーム合成された各光束B1,B2は、副走査方向において互いに合成光軸AXに対して角をなして射出する。   In the optical device 10 shown in FIG. 26B, the vertical direction (semiconductor laser alignment direction) in the figure is the sub-scanning direction. Here, the light emitting portions 11a and 12a of the semiconductor lasers 11 and 12 are displaced in the sub-scanning direction (opposite directions) with respect to the optical axes of the corresponding coupling lenses 13 and 14, respectively. For this reason, the light beams B1 and B2 combined by the beam combining prism 15 are emitted at an angle with respect to the combined optical axis AX in the sub-scanning direction.

但し、本実施形態における光源部は、図26の(b)に示す如きものに限らず、公知の適宜のものを用いることも可能である。例えば、複数の発光部をモノリシックにアレイ配列した半導体レーザアレイを用い、発光部から射出する複数の発散光束を共通のカップリングレンズによりカップリングするように構成してもよい。また、半導体レーザアレイを複数用いて光源ユニットを構成してもよい。   However, the light source unit in the present embodiment is not limited to the one shown in FIG. 26B, and a known appropriate one can also be used. For example, a semiconductor laser array in which a plurality of light emitting units are arranged in a monolithic array may be used, and a plurality of divergent light beams emitted from the light emitting units may be coupled by a common coupling lens. Further, the light source unit may be configured by using a plurality of semiconductor laser arrays.

(半導体レーザアレイ)
半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界が存在する。これは、通常、略14μmまでとされている。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。
(Semiconductor laser array)
The light emitting point interval of the semiconductor laser array has a limit that can be approached by the influence of thermal crosstalk and electrical crosstalk. This is normally up to about 14 μm. In addition, it is disadvantageous in terms of cost to make several kinds of light emitting point intervals of the semiconductor laser array.

しかしながら、走査光学系は、書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々なものに対応されている。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けて使用している。これにより、発光点のピッチが副走査方向において見かけ上、所望のピッチとなる。   However, various scanning optical systems have been developed depending on the writing density and the scanning width, and the scanning optical system also supports various magnifications. Therefore, in order to obtain an arbitrary scanning pitch on the surface to be scanned, the semiconductor laser array is tilted and used. Thereby, the pitch of the light emitting points is apparently a desired pitch in the sub-scanning direction.

この例を、図24に示す。図24では、例として発光点が4つの半導体レーザアレイを用いて説明する。図24を参照すると、発光点間隔Pの半導体レーザアレイを角度θ傾けることにより、図24の(b)に示すように、副走査方向においてピッチがPcosθと同等になる。こうすることにより副走査方向の走査ピッチを任意の所望のピッチにすることが可能となる。   An example of this is shown in FIG. In FIG. 24, description will be made using a semiconductor laser array having four light emitting points as an example. Referring to FIG. 24, by tilting the semiconductor laser array with the light emitting point interval P by the angle θ, the pitch becomes equal to Pcos θ in the sub-scanning direction as shown in FIG. By doing so, the scanning pitch in the sub-scanning direction can be set to any desired pitch.

しかしながら、半導体レーザアレイを傾けた場合、図24の(b)に示すように、主走査方向において発光点位置が間隔dだけズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。これにより、被走査面上では、主走査方向の光学系全系の倍率に掛けられた量に従いズレが生じる。   However, when the semiconductor laser array is tilted, as shown in FIG. 24 (b), the light emitting point position is shifted by the distance d in the main scanning direction, so that the light beam emitted from each light emitting point is on the surface to be scanned. The scanning start position at is also shifted. As a result, a deviation occurs on the surface to be scanned in accordance with the amount multiplied by the magnification of the entire optical system in the main scanning direction.

また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによって上記と同様に被走査面上での走査開始位置がズレてしまう。   Even in the case of not tilting, the scanning start position on the surface to be scanned is shifted in the same manner as described above due to the positional shift of the light emitting point caused by the processing error at the time of manufacturing the semiconductor laser array.

以上に述べてきた様な主走査方向の発光点の位置のずれは、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。以下では、この補正を行う装置及び方法を適用した光源ユニットについて、具体的な構成例を挙げて説明する。   As described above, the deviation of the position of the light emitting point in the main scanning direction causes the deterioration of the final image quality. Therefore, it is necessary to correct the scanning start position. Hereinafter, a light source unit to which the apparatus and method for performing the correction are applied will be described with a specific configuration example.

(4ビーム光源ユニット)
図27を用いて、汎用の半導体レーザを合計4個用いた4ビーム光源ユニットの具体的な構成例を説明する。図27は、この4ビーム光源ユニットの斜視図である。
(4-beam light source unit)
A specific configuration example of a four-beam light source unit using a total of four general-purpose semiconductor lasers will be described with reference to FIG. FIG. 27 is a perspective view of the 4-beam light source unit.

図27において、半導体レーザ101,102は、アルミダイキャスト製の支持部材103の裏側に主走査方向に約8mm間隔で並設して形成された(図示しない)かん合穴に各々圧入して支持され、第1射出軸に対称に一列に配置される。また、コリメートレンズ104,105は、各々の半導体レーザの発散光束が平行光束となるようにX位置を合わせ、また所定のビーム射出方向となるようにY及びZ位置を合わせて、半導体レーザ101,102と対に形成したU字状の支持部103―1,103―2との隙間にUV硬化接着剤を充填することで固定される。これにより、第1の光源部が構成される。   In FIG. 27, semiconductor lasers 101 and 102 are supported by being press-fitted into mating holes (not shown) formed in parallel on the back side of a support member 103 made of aluminum die cast at intervals of about 8 mm in the main scanning direction. And arranged in a row symmetrically with respect to the first injection axis. The collimating lenses 104 and 105 are aligned at the X position so that the divergent light beams of the respective semiconductor lasers become parallel light beams, and are aligned at the Y and Z positions so as to be in a predetermined beam emission direction. It is fixed by filling the gap between the U-shaped support portions 103-1 and 103-2 formed in pairs with the UV curing adhesive. Thereby, the first light source unit is configured.

同様に、第2の光源部も、支持部材108に半導体レーザ106,107が圧入され、コリメートレンズ119,109がUV硬化接着剤により固定されて構成されている。   Similarly, the second light source unit is configured by pressing the semiconductor lasers 106 and 107 into the support member 108 and fixing the collimating lenses 119 and 109 with a UV curable adhesive.

第1又は第2の光源部は、x軸に対称に配置された射出軸(第1又は第2の射出軸)と中心が一致する円筒部(103―6又は108―6)を、ベース部材110の裏側からかん合穴(110―1又は110―2)に係合させるように固定する。固定は、位置決め部(103―3,103―4,103―5、又は、108―3,108―4,108―5)の各々3点を基準に当接し、位置決め部(103―3,103―4,103―5、又は、108―3,108―4,108―5)においてベース部材110の表側からネジを通すことにより行う。   The first or second light source unit includes a cylindrical portion (103-6 or 108-6) whose center coincides with an emission axis (first or second emission axis) arranged symmetrically with respect to the x axis, and a base member. It fixes so that it may engage with a mating hole (110-1 or 110-2) from the back side of 110. FIG. The fixing is performed by contacting the three positioning points (103-3, 103-4, 103-5, or 108-3, 108-4, 108-5) with reference to the positioning portions (103-3, 103-5). −4, 103-5, or 108-3, 108-4, 108-5) by passing a screw from the front side of the base member 110.

ベース部材110には、各半導体レーザ101,102,106,107に対応したアパーチャが設けられた板111、半導体レーザ106,107のビームを半導体レーザ101,102の光軸に近接させて射出するビーム合成プリズム112が支持される。   The base member 110 has a plate 111 provided with apertures corresponding to the semiconductor lasers 101, 102, 106, and 107, and beams emitted from the semiconductor lasers 106 and 107 close to the optical axis of the semiconductor lasers 101 and 102. The synthesis prism 112 is supported.

上記のように構成したベース部材110は、ホルダ部材113に保持され、走査光学手段を収納する光学ハウジング(図示しない)に走査光学手段の光軸に円筒部113―1の中心を合わせて取付を行うことで走査光学手段に複数のビームを入射せしめる。また、レバー113―3を調節ネジ115で上下させることによって円筒部113―1を中心として回転可能に保持される。これにより走査光学系の配置誤差等によって走査線の傾きが生じるが、この走査線に合わせてビーム配列を傾けることができる。   The base member 110 configured as described above is held by the holder member 113 and attached to an optical housing (not shown) that houses the scanning optical means with the center of the cylindrical portion 113-1 aligned with the optical axis of the scanning optical means. By doing so, a plurality of beams are made incident on the scanning optical means. Further, the lever 113-3 is moved up and down by the adjusting screw 115 so as to be rotatable about the cylindrical portion 113-1. As a result, the scanning line is tilted due to an arrangement error of the scanning optical system, and the beam array can be tilted in accordance with the scanning line.

各半導体レーザ101,102,106,107の駆動回路が形成される基板114は、支柱113―2に固定され、半導体レーザ101,102,106,107のリードをハンダづけして回路接続がなされる。   A substrate 114 on which a drive circuit for each of the semiconductor lasers 101, 102, 106, and 107 is formed is fixed to a support pillar 113-2, and the leads of the semiconductor lasers 101, 102, 106, and 107 are soldered for circuit connection. .

但し、この実施例において、半導体レーザに複数の発光部をモノリシックにアレイ配列した半導体レーザアレイを適用してもよい。   However, in this embodiment, a semiconductor laser array in which a plurality of light emitting units are arranged in a monolithic array may be applied to the semiconductor laser.

上記に示したような複数の発光部を有する光源ユニットにおいては、各発光部(または発光点)の発振波長が異なる。このため、図26に示す結像レンズ5,6の持つ色収差により被走査面上を走査する各走査光の倍率が異なり、露光幅が異なるという現象が生じる。   In the light source unit having a plurality of light emitting units as described above, the oscillation wavelength of each light emitting unit (or light emitting point) is different. For this reason, a phenomenon occurs in which the magnification of each scanning light that scans the surface to be scanned differs due to the chromatic aberration of the imaging lenses 5 and 6 shown in FIG.

また、半導体レーザアレイを傾けた場合と同様に、主走査方向において発光点位置がズレた構成となっている。これにより、各発光点から射出した光束の被走査面上での走査開始位置がズレてしまう。この主走査方向の走査開始位置のズレは、図24に示す半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。   Similarly to the case where the semiconductor laser array is tilted, the light emitting point position is shifted in the main scanning direction. As a result, the scanning start position of the light beam emitted from each light emitting point on the surface to be scanned is shifted. Since the deviation of the scanning start position in the main scanning direction becomes the cause of the final image quality degradation as in the case where the semiconductor laser array shown in FIG. 24 is tilted, it is necessary to correct the scanning start position. There is.

上記の発光点の位置のズレを言い換えると、『偏向走査平面(主走査平面)と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる』といい変えることができる。このような状態の場合、つまり変更走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてズレた位置になり、書込端部がガタガタした画像になってしまう。   In other words, the deviation of the position of the light emitting point can be changed to “the relative position of each light emitting point of the semiconductor laser with respect to an axis orthogonal to the deflection scanning plane (main scanning plane) is different”. In such a state, that is, when there is no relative position of each light emitting point on an axis orthogonal to the changed scanning plane, the scanning start position of the light spot on the scanned surface is shifted in the main scanning direction, The writing end portion becomes rattling.

上記の例では半導体レーザアレイを傾けた場合であるが、半導体レーザアレイのチップ上の発光点の位置が加工誤差により位置ズレしてしまっている場合や、複数の光源を組み合わせて光源ユニットを構成する場合に組み付け誤差が起きてしまった場合も同様のことがいえる。   In the above example, the semiconductor laser array is tilted, but the light emitting point on the chip of the semiconductor laser array is misaligned due to processing errors, or a light source unit is configured by combining multiple light sources The same can be said when an assembly error occurs.

(タンデム構成の画像形成装置)
次に、図31を用いて、タンデム構成の画像形成装置を説明する。
(Tandem image forming apparatus)
Next, an image forming apparatus having a tandem configuration will be described with reference to FIG.

光源ユニット(図示せず)からの光束は、偏向器である回転多面鏡4の偏向反射面により偏向され、回転多面鏡4の等速回転に伴い等角速度的に偏向しつつ結像レンズに向かう。このとき変更される光束は被走査媒体の数(図31では、8a1,8a2,8b1,8b2の計4つ)に対応する。図31の例では被走査媒体は4つなので光束(A,B,C,D)は4本有る。但し、この4本の光束は複数の光源からの光束が合成された光束でもあってもよいし、半導体レーザアレイから発振された複数本の光束であってもよい。   A light beam from a light source unit (not shown) is deflected by the deflecting / reflecting surface of the rotary polygon mirror 4 serving as a deflector, and travels toward the imaging lens while being deflected at a constant angular velocity as the rotary polygon mirror 4 rotates at a constant speed. . The luminous fluxes changed at this time correspond to the number of scanned media (in FIG. 31, a total of four of 8a1, 8a2, 8b1, and 8b2). In the example of FIG. 31, there are four scanned media, so there are four light beams (A, B, C, D). However, the four light beams may be a light beam obtained by combining light beams from a plurality of light sources, or may be a plurality of light beams oscillated from a semiconductor laser array.

偏向された各光束は振り分けられ、光束A,Bはレンズ5aを通過した後、それぞれに対応した光路折り曲げミラー(7a1,7a2)により、それぞれレンズ6a1、6a2に導かれ、レンズ5aと、レンズ6a1又は6a2との作用により被走査媒体上に光スポットとして集光して、被走査媒体(8a1、8a2)面上を走査する。光束C,Dは、同様にレンズ5bを通過した後、それぞれに対応した光路折り曲げミラー(7b1、7b2)により、それぞれレンズ6b1、6b2に導かれ、レンズ5bと、レンズ6b1又は6b2との作用により被走査媒体上に光スポットとして集光して、被走査媒体(8b1,8b2)面上を走査する。本実施形態によるタンデム構成の画像形成装置では、このようにして4本の光束が4つの被走査媒体上を同時に走査する。また、それぞれの被走査媒体は、各々イエロー、マゼンタ、シアン、ブラックの各色に対応するものとする。従って、本実施形態による画像形成装置は、各色の画像を各被走査媒体上に形成し、最終的に1つの画像として重ね合わせ、カラー画像を形成する。   The deflected light beams are distributed, and the light beams A and B are guided to the lenses 6a1 and 6a2 by the corresponding optical path bending mirrors (7a1 and 7a2) after passing through the lens 5a, respectively, and the lenses 5a and 6a1. Alternatively, it is condensed as a light spot on the scanning medium by the action of 6a2, and the surface of the scanning medium (8a1, 8a2) is scanned. Similarly, after passing through the lens 5b, the light beams C and D are guided to the lenses 6b1 and 6b2 by the corresponding optical path bending mirrors (7b1 and 7b2), respectively, and by the action of the lens 5b and the lens 6b1 or 6b2. The light is condensed as a light spot on the scanned medium, and the surface of the scanned medium (8b1, 8b2) is scanned. In the image forming apparatus having the tandem configuration according to the present embodiment, the four light beams simultaneously scan the four scanned media in this way. Each scanned medium corresponds to each color of yellow, magenta, cyan, and black. Therefore, the image forming apparatus according to the present embodiment forms each color image on each scanned medium, and finally superimposes them as one image to form a color image.

図32に最終的な画像(走査線)の重なり具合の模式図を示す。説明を明確にするため、副走査方向には各色の走査線を離して図示しているが、実際は重なり合うものである。以下において説明する本実施形態による補正を掛けない場合は、図32の(a)に示すように、各走査線の走査幅は、ばらつきや色ズレとして発生する。本実施形態による補正は、これを図32の(b)に示すように一つに重なった高品質な画像を得るためのものである。   FIG. 32 shows a schematic diagram of the final image (scanning line) overlap. In order to clarify the explanation, the scanning lines of the respective colors are illustrated separately in the sub-scanning direction, but they are actually overlapped. When correction according to the present embodiment described below is not applied, as shown in FIG. 32A, the scanning width of each scanning line occurs as variation or color misregistration. The correction according to the present embodiment is for obtaining a high-quality image in which these are superimposed as shown in FIG.

また、走査線の走査幅が正確に合致していても、走査線上の任意の位置が所望の位置からズレてしまっている場合は、画像品質の劣化となる。これを防ぐためには、走査線の各位置(ドット)が正確に所望の位置にいる(うたれる)ことが必要である。つまり画像上の各位置での倍率誤差が補正されている必要がある。   Further, even if the scanning width of the scanning line exactly matches, if an arbitrary position on the scanning line is deviated from a desired position, the image quality is deteriorated. In order to prevent this, it is necessary for each position (dot) of the scanning line to be accurately (desired) at a desired position. That is, it is necessary to correct the magnification error at each position on the image.

従って、出力画像の各位置における倍率誤差は可能な限り無いようにすることが望ましく、そのために走査光学系は、倍率誤差と呼ばれる理想的な走査位置からのズレの評価値を小さくすることが必要となる。さらに、一般にリニアリティと呼ばれる倍率誤差を時間微分した評価値も小さくする必要がある。   Therefore, it is desirable to minimize the magnification error at each position of the output image. Therefore, the scanning optical system needs to reduce the evaluation value of the deviation from the ideal scanning position called magnification error. It becomes. Furthermore, it is necessary to reduce an evaluation value obtained by time differentiation of a magnification error generally called linearity.

倍率誤差もリニアリティも一般には±1%以下にすることが望ましい。より高画質化を望む場合は±0.5%以下である必要があり、印刷並の画質を望む場合は±0.1%以下である必要がある。   In general, it is desirable that both magnification error and linearity be within ± 1%. If a higher image quality is desired, it needs to be ± 0.5% or less, and if a print-quality image is desired, it needs to be ± 0.1% or less.

所定の時間をtとする場合、以下の式1を満足するよう構成することで、良好な画像を得ることができる。
(h(t)−h(t))/h(t)<0.01 …(式1)
h(t):時間tの間の任意の位置Aにおける走査長
(t):時間tの間の任意の位置Aにおける理想的走査長
リニアリティは上記式1の時間tを限りなく短くしたもの、つまり時間微分したものであり、以下の式で現される。
リニアリティ:(dh(t)−dh(t))/dh(t) …(式2)
一般に走査光学系は、ポリゴンミラー、走査レンズ等に対する走査光束の入射角度、反射角度が各走査位置によって異なるため、透過率、反射率にばらつきが生じ、被走査面上を走査する光束の照射光量が走査位置によって異なる。これは、図25の(a)に示すようなシェーディングと呼ばれる照射光量の像高間の差を発生させる要因となる。図25の(a)に示すような、走査位置による照射光量の差は、画像上の濃度のムラを引き起こし画像品質の劣化の要因になるため、高品位の画質を要求する場合は補正を行う必要がある。
When the predetermined time is t, a satisfactory image can be obtained by configuring so as to satisfy the following Expression 1.
(h (t) −h 0 (t)) / h 0 (t) <0.01 (Formula 1)
h (t): scanning length at an arbitrary position A during time t h 0 (t): ideal scanning length at an arbitrary position A during time t Linearity shortens the time t in the above equation 1 as much as possible That is, time-differentiated and expressed by the following equation.
Linearity: (dh (t) −dh 0 (t)) / dh 0 (t) (Formula 2)
In general, in a scanning optical system, the incident angle and reflection angle of a scanning light beam with respect to a polygon mirror, a scanning lens, and the like vary depending on each scanning position, so that the transmittance and the reflectance vary, and the amount of irradiation light beam that scans the surface to be scanned Varies depending on the scanning position. This causes a difference between the image heights of the irradiation light amount called shading as shown in FIG. The difference in the amount of irradiation light depending on the scanning position as shown in FIG. 25A causes density unevenness on the image and causes deterioration in image quality. Therefore, correction is performed when high quality image quality is required. There is a need.

図25の(a)に被走査面上を走査する光スポットの像高間の光量の比をグラフ化した図を示す。図25の(a)では、ピーク光量を1とし、その光量に対する比で各像高における走査光量が示されている。   FIG. 25A is a graph showing the ratio of the amount of light between the image heights of the light spots scanned on the surface to be scanned. In FIG. 25A, the peak light quantity is 1, and the scanning light quantity at each image height is shown as a ratio to the light quantity.

発光点が複数あるマルチビーム光学系の場合、各走査光束が被走査媒体に向かう間に通過する光学素子における場所が異なることや、各走査光束の偏光方向が異なること等、その構成によって様々ではあるが、各像高の光量の比に関し、図25の(a)の実線と一点鎖線でしめすように像高が同じであっても光量に微妙に差が生じる場合がある。このように、同一像高における各走査線の走査光量に差があると、例えばカラー機にその光学系を用いる場合などでは、光量の差が顕著に画像に現れ、画質の劣化の要因になる。   In the case of a multi-beam optical system having a plurality of light emitting points, there are various variations depending on the configuration, such as the location of the optical element through which each scanning light beam passes while traveling toward the scanned medium, the polarization direction of each scanning light beam being different However, regarding the ratio of the light quantity of each image height, there may be a slight difference in the light quantity even if the image height is the same as shown by the solid line and the alternate long and short dash line in FIG. Thus, if there is a difference in the scanning light amount of each scanning line at the same image height, for example, when the optical system is used in a color machine, the difference in the light amount appears remarkably in the image, causing deterioration in image quality. .

そこで、各像高間での被走査面上での走査光量がほぼ等しくなるように補正をかける必要が生じる。この補正量としては、図25の(b)に示すように、実線を被走査面上の走査光量とすると、破線で示すように光量が下がっている所の光量が上がるように、光源の発光出力をコントロールすればよい。   Therefore, it is necessary to perform correction so that the amount of scanning light on the surface to be scanned between the image heights is substantially equal. As the correction amount, as shown in FIG. 25B, when the solid line is the scanning light amount on the surface to be scanned, the light emission of the light source is increased so that the light amount where the light amount is reduced is increased as indicated by the broken line. Control the output.

図25の(b)において、もっとも低いところの光量をI(A)とし、もっとも高いところの光量をI(A+B)とするとき、補正量をΔとすると、以下の式3にを満たす関係が成り立つ。
Δ=I(A+B)/I(A) …(式3)
この式3を満たす補正量Δを発光出力にかけた値で光源を発光させることにより補正を施すことができる。
In FIG. 25B, when the light quantity at the lowest place is I (A) and the light quantity at the highest place is I (A + B), if the correction amount is Δ, the following expression 3 is satisfied. A relationship is established.
Δ = I (A + B) / I (A) (Formula 3)
Correction can be performed by causing the light source to emit light at a value obtained by multiplying the light emission output by the correction amount Δ satisfying Equation 3.

走査光量の各像高間における差は、基本的に走査光学系によって違いがあるが、同じ光学系の間(ユニット間)では大きな差はない。そのため、この像高間の走査光量の差をあらかじめデータとして保有しておき、その保有データ(シェーディングデータ)により補正を行うことができる。   The difference in scanning light amount between image heights basically differs depending on the scanning optical system, but there is no significant difference between the same optical systems (between units). Therefore, the difference in the amount of scanning light between the image heights can be stored in advance as data, and correction can be performed using the stored data (shading data).

例えば図14の(b)に示す光出力強度のピーク値と半導体レーザのバイアス電流とを制御する回路において、シェーディングデータは、各ラインの画素データに基づき、D/A1401の出力である演算データを図25の(b)の波線のように変更する。これにより、本実施形態の補正が行われる。   For example, in the circuit for controlling the peak value of the optical output intensity and the bias current of the semiconductor laser shown in FIG. 14B, the shading data is calculated data that is the output of the D / A 1401 based on the pixel data of each line. It changes like the wavy line of (b) of FIG. Thereby, the correction of the present embodiment is performed.

(光変調パルス例と露光エネルギー分布例)
以下、本発明の第1の実施形態による補正を行わない場合と行った場合との、光変調パルスと露光エネルギー分布との関係を図1から図4を用いて説明する。
(Example of light modulation pulse and exposure energy distribution)
Hereinafter, the relationship between the light modulation pulse and the exposure energy distribution when the correction according to the first embodiment of the present invention is not performed and when the correction is performed will be described with reference to FIGS.

図1において、(4)は本実施形態による補正を行わない場合の光変調パルス例である。また、半導体レーザ光をコリメートレンズにて平行光にした後、走査光学系を経て感光体面上で結像させる光学系においてビームプロファイルがガウス分布をしている場合の露光エネルギー分布を(2)に示す。一方、本実施形態による補正を行う場合では、光変調パルスは(3)のようなパターンになり、そのパターンで露光した場合の同一光学系による露光エネルギー分布は(1)のようになる。   In FIG. 1, (4) is an example of a light modulation pulse when correction according to the present embodiment is not performed. In addition, the exposure energy distribution when the beam profile has a Gaussian distribution in the optical system in which the semiconductor laser beam is collimated by the collimator lens and then imaged on the surface of the photoreceptor through the scanning optical system is shown in (2). Show. On the other hand, in the case of performing correction according to the present embodiment, the light modulation pulse has a pattern as shown in (3), and the exposure energy distribution by the same optical system when exposed with the pattern is as shown in (1).

図2は、図1と比較して、変調光パルス(4)の幅を狭くした場合の例であり、本実施形態による補正を行った場合の光変調パルス(3)のパターン、及び、この光変調パルス(3)のパターンで露光した場合の露光エネルギー分布(1)も示している。   FIG. 2 is an example in which the width of the modulated light pulse (4) is narrower than that in FIG. 1, and the pattern of the light modulated pulse (3) when the correction according to the present embodiment is performed, and this Also shown is an exposure energy distribution (1) in the case of exposure with a pattern of light modulation pulses (3).

また、本実施形態による補正を行わない場合の光変調パルスの幅(図1又は図2における(4))を順次変化させた場合の露光エネルギー分布の例(図1又は図2における(2))が図3であり、本実施形態による補正により変化させた光変調パルス(図1又は図2における(3))により露光した場合の露光エネルギー分布の例(図1又は図2における(1))が図4である。   Further, an example of the exposure energy distribution ((2) in FIG. 1 or FIG. 2) when the width of the light modulation pulse ((4) in FIG. 1 or FIG. 2) without correction according to the present embodiment is sequentially changed. 3 is an example of the exposure energy distribution ((1) in FIG. 1 or FIG. 2) when the exposure is performed by the light modulation pulse ((3) in FIG. 1 or FIG. 2) changed by the correction according to the present embodiment. ) Is shown in FIG.

図4に示す本実施形態による光変調パルスのパターンは、図2の(3)のような左右対称な細い第1の光パルス列と、パルス全体における中心にて光らせる第2のパルスと、の組み合わせより成り立っている。   The light modulation pulse pattern according to the present embodiment shown in FIG. 4 is a combination of a thin first symmetrical light pulse train as shown in (3) of FIG. 2 and a second pulse that emits light at the center of the entire pulse. It is made up of more.

ここで、露光エネルギー分布の幅を狭くする場合には、第1のパルスの間隔を狭くする。また、広くする場合には第1のパルスの間隔を広くし、且つ、第2のパルスにより露光エネルギー分布の中心での発光量の低下を抑制する。   Here, when narrowing the width of the exposure energy distribution, the interval between the first pulses is narrowed. In the case of widening, the interval between the first pulses is widened, and the second pulse suppresses the decrease in the light emission amount at the center of the exposure energy distribution.

以上からわかるように、本実施形態の光変調パルスにて露光することにより、約20%程度光ビーム径が細くなった場合に近い、急峻な露光エネルギー分布を得ることができる。また、このように補正することで、本実施形態では、感光体表面電位分布がビーム径をより細くした場合と同じような表面電位分布を得られることになるので、粒状性(S/N比)が改善された画像を得ることが可能となる。   As can be seen from the above, by exposing with the light modulation pulse of this embodiment, a steep exposure energy distribution close to the case where the light beam diameter is reduced by about 20% can be obtained. Further, by correcting in this way, in the present embodiment, the surface potential distribution similar to that obtained when the beam diameter is made narrower can be obtained in the photoreceptor surface potential distribution. ) Can be obtained.

また、本実施形態では、レーザビームの変調に関して、走査光学系を例に挙げて説明してきたが、レーザー光が照射される対象物が回転しているようなもの(例えば光ディスク等)に対しても、これは有効な方法である。   In the present embodiment, the modulation of the laser beam has been described by taking the scanning optical system as an example. However, the object to be irradiated with the laser light is rotating (for example, an optical disc). Even this is an effective method.

(パルス変調装置の構成例)
図5に、上記で説明したような光変調パルス列を生成するための変調データ(Modulation Data)を生成するパルス変調装置(Pulse-Modulation-Unit)500の構成例のブロック図を示す。
(Configuration example of pulse modulator)
FIG. 5 shows a block diagram of a configuration example of a pulse modulation device (Pulse-Modulation-Unit) 500 that generates modulation data (Modulation Data) for generating an optical modulation pulse train as described above.

図5を参照すると、本構成例によるパルス変調装置500は、PLL(Phase-Locked-Loop)を構成するPhase-Detector501,Loop-Filter502,VCO503,8bit-Shift-Register505,1/8(分周回路)504と、画像データとClock信号とが入力されるフリップフロップ(FF)506と、画像データ及びVCO503から入力されたVCLK信号に基づいて変調データ(Modulation Data)を出力するLUT(Look-up-table)507と、を有して構成される。   Referring to FIG. 5, a pulse modulation apparatus 500 according to this configuration example includes a phase detector 501, a loop filter 502, a VCO 503, an 8 bit shift register 505, and a 1/8 (frequency divider circuit) constituting a PLL (Phase-Locked-Loop). ) 504, a flip-flop (FF) 506 to which image data and a clock signal are input, and an LUT (Look-up-up-up-) that outputs modulation data based on the image data and the VCLK signal input from the VCO 503 table) 507.

図5において、Clock信号は、画像データを転送するクロックである。また、画像データは、8ビットのデータであり、LUT507にて変調パルス列に対応するデータに変換され、Load信号に応じて8bit-Shift-Register505にロードされる。一方、Phase-Detector501,Loop-Filter502,VCO503,1/8(分周回路)504によりClock信号の8倍の周波数のVCLK信号が生成され、このVCLK信号に従いLUT507において変調データ(Modulation Data)が生成され、出力される。   In FIG. 5, a Clock signal is a clock for transferring image data. The image data is 8-bit data, is converted into data corresponding to the modulation pulse train by the LUT 507, and is loaded into the 8-bit-Shift-Register 505 in response to the Load signal. On the other hand, a VCLK signal having a frequency eight times that of the Clock signal is generated by the Phase-Detector 501, Loop-Filter 502, VCO 503 and 1/8 (frequency divider circuit) 504, and modulation data is generated in the LUT 507 in accordance with this VCLK signal. And output.

このようにして、図2の(3)の光変調パルスは、図6に示すような変調データにより生成され、また、図1の(3)の光変調パルスは、図7に示すような変調データにより生成される。   In this way, the optical modulation pulse of (3) in FIG. 2 is generated by the modulation data as shown in FIG. 6, and the optical modulation pulse of (3) in FIG. 1 is modulated as shown in FIG. Generated by data.

また、本実施形態において画像データをLUT507により変換する構成とすることで、レーザ走査光学系を変更した場合にもLUT507の内容を変更するだけで、同一回路にて図1又は図2に示すような光変調パルスを自由に選択することが可能となる。   Further, by adopting a configuration in which the image data is converted by the LUT 507 in the present embodiment, even when the laser scanning optical system is changed, only the contents of the LUT 507 are changed, and the same circuit as shown in FIG. 1 or FIG. It is possible to freely select a light modulation pulse.

本構成例では、上記のような構成にすることで、自由度の高い光変調パルスを生成することができ、また、本構成による光変調パルス生成により粒状性がよい画像を得ることができる。   In this configuration example, with the above configuration, a light modulation pulse with a high degree of freedom can be generated, and an image with good graininess can be obtained by the light modulation pulse generation according to this configuration.

(半導体レーザ制御装置の構成例)
図8は、図5に示されたPulse-Modulation-Unit500からの変調データに応じ、半導体レーザを制御・変調するための半導体レーザ制御装置(LD-Control-Unit)800の構成例を示している。
(Configuration example of semiconductor laser controller)
FIG. 8 shows a configuration example of a semiconductor laser control device (LD-Control-Unit) 800 for controlling and modulating the semiconductor laser in accordance with the modulation data from the Pulse-Modulation-Unit 500 shown in FIG. .

図8を参照すると、本構成例によるLD-Control-Unit800は、図5に示したPulse-Modulation-Unit500と、Pulse-Modulation-Unit500から出力されたModulation Dataが入力される制御回路802と、制御回路802から出力された制御電圧とPulse-Modulation-Unit500から出力されたModulation Dataとに基づいて変調信号を出力する変調信号発生回路803と、差動増幅器804と、LD駆動トランジスタ808と、半導体レーザ(LD)806と、受光素子(PD)807と、抵抗(RE)808と、可変抵抗(REXT)809と、コンデンサ(Hold-Capacitor)HC1及びHC2と、を有して構成される。   Referring to FIG. 8, the LD-Control-Unit 800 according to this configuration example includes the Pulse-Modulation-Unit 500 shown in FIG. 5, the control circuit 802 to which Modulation Data output from the Pulse-Modulation-Unit 500 is input, and the control. A modulation signal generation circuit 803 that outputs a modulation signal based on a control voltage output from the circuit 802 and Modulation Data output from the Pulse-Modulation-Unit 500, a differential amplifier 804, an LD drive transistor 808, and a semiconductor laser (LD) 806, light receiving element (PD) 807, resistor (RE) 808, variable resistor (REXT) 809, and capacitors (Hold-Capacitor) HC1 and HC2.

この構成において、例えば光出力Pの場合、XPD端子を介して検出された、半導体レーザ(LD)806の光を受光する受光素子(PD)807の出力電流により発生する電圧(REXT809を介して光起電流が電圧に変換される)とVCONT電圧との比較の結果に基づいて、制御回路802は光出力Pを制御する。また、この制御結果(電圧値)は、XCH端子に接続されているHold-CapacitorHC1によりホールドされる。 In this configuration, for example, in the case of optical output P 0 , a voltage (via REXT 809) generated by the output current of the light receiving element (PD) 807 that receives the light of the semiconductor laser (LD) 806 detected through the XPD terminal. The control circuit 802 controls the light output P 0 based on the result of the comparison between the photocurrent (converted into a voltage) and the VCONT voltage. The control result (voltage value) is held by the Hold-Capacitor HC1 connected to the XCH terminal.

一方、光出力がPの場合にも同様にして制御され、Hold-CapacitorHC2に制御結果がホールドされる。光出力の特性は、PとPとの間の電圧に対して直線であることを仮定して(実際に、半導体レーザのI-L特性によりこの直線性は精度よく成立する)、多段階に変調されるものである。 On the other hand, when the optical output is P 1, the same control is performed, and the control result is held in the Hold-Capacitor HC2. Assuming that the characteristic of the optical output is a straight line with respect to the voltage between P 1 and P 0 (in fact, this linearity is accurately established by the IL characteristic of the semiconductor laser), and in multiple stages. Is to be modulated.

Modulation DataをDn(VCLKの速度で変化するデータ)、半導体レーザ駆動電流をIn、Hold-CapacitorHC1,Hold-CapacitorHC2の電圧をV1,V2とし、また、P=P/2としたとき、以下の式4が成り立つ。
In ={(V0−V1)×Dn+V1}/RE …(式4)
ここで、(−1≦Dn≦1)となるように制御回路802と変調信号発生回路803とを設定する。
When Modulation Data is Dn (data changing at the VCLK speed), the semiconductor laser drive current is In, the Hold-Capacitor HC1, Hold-Capacitor HC2 voltages are V1, V2, and P 1 = P 0/2 Equation 4 is established.
In = {(V0−V1) × Dn + V1} / RE (Formula 4)
Here, the control circuit 802 and the modulation signal generation circuit 803 are set so as to satisfy (−1 ≦ Dn ≦ 1).

このように構成することで、Pulse-Modulation-Unit500からの出力される変調データ(Modulation Data)に従い、半導体レーザ(LD)の光変調パルスのパターンを生成することができ、図1及び図2における露光エネルギー分布を生成することが比較的容易に可能となる。これにより、本実施形態では、粒状性のよい画像を得ることができる。   With this configuration, it is possible to generate the pattern of the optical modulation pulse of the semiconductor laser (LD) in accordance with the modulation data (Modulation Data) output from the Pulse-Modulation-Unit 500. In FIG. 1 and FIG. It becomes relatively easy to generate an exposure energy distribution. Thereby, in this embodiment, an image with good graininess can be obtained.

(画素クロック生成回路の第1の構成例)
図5においては画素クロックの8倍になる周波数のVCLK信号を画素クロックから生成するパルス変調装置の構成例を説明したが、通常、画素クロック自身も基準クロックから生成されるものである。ここで、半導体レーザ806を光源とする場合、半導体レーザ806の発振波長跳びや、複数の発光部の発振波長の差により、走査光学系の持つ色収差(いわゆる倍率の色収差)による露光(走査)位置ずれが発生するため、画素クロックを微調できる画素クロック生成回路が要求される。
(First configuration example of pixel clock generation circuit)
In FIG. 5, a configuration example of a pulse modulation device that generates a VCLK signal having a frequency that is eight times the pixel clock from the pixel clock has been described, but the pixel clock itself is generally generated from the reference clock. Here, when the semiconductor laser 806 is used as a light source, the exposure (scanning) position due to chromatic aberration (so-called chromatic aberration of magnification) of the scanning optical system due to the oscillation wavelength jump of the semiconductor laser 806 and the difference of the oscillation wavelengths of the plurality of light emitting units Since a shift occurs, a pixel clock generation circuit that can finely adjust the pixel clock is required.

例えば、1走査の画素数を14000、画素クロック周波数を60MHz、走査両端での画素位置精度を1/4画素幅にするとき、単一PLLでこの周波数設定を可能とするには、60MHz÷(14000×4)=1.07kHzとなり、約1kHzの基準クロックでPLLを制御しなければならない。この結果、1kHz毎でなければPLLの位相変動量を検出することができなくなり、PLLとしての制御帯域幅が低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはPLLを構成するVCO503の安定性に対する要求が非常に高くなってしまう。これを避けるために、2重のPLLを用いる方法等も考えられるが、このような回路を別途設けた場合、PLL回路のジッタが2重に蓄積されることとなり、結果としてジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。   For example, when the number of pixels in one scan is 14000, the pixel clock frequency is 60 MHz, and the pixel position accuracy at both ends of the scan is 1/4 pixel width, in order to enable this frequency setting with a single PLL, 60 MHz ÷ ( 14000 × 4) = 1.07 kHz, and the PLL must be controlled with a reference clock of about 1 kHz. As a result, the phase fluctuation amount of the PLL cannot be detected unless it is every 1 kHz, and the control bandwidth as the PLL is lowered. Furthermore, it becomes weak against disturbances, etc., and in order to improve the pixel position accuracy, the demand for the stability of the VCO 503 constituting the PLL becomes very high. In order to avoid this, a method using a double PLL may be considered. However, when such a circuit is separately provided, the jitter of the PLL circuit is accumulated twice, resulting in an increase in jitter. . In addition, the cost is high.

この問題点を解決すると同時にVCLK信号生成と画素クロック生成とを実現した画素クロック生成回路900―1の構成例を図9の(a)に示す。   FIG. 9A shows a configuration example of the pixel clock generation circuit 900-1 that solves this problem and simultaneously realizes VCLK signal generation and pixel clock generation.

図9の(a)を参照すると、本実施形態による画素クロック生成回路900―1は、位相周波数比較回路901とLoop-Filter902とVCO903とProgrammable-Counter904とLoad-Pulse-Generator905と1/8分周回路906及び907とRegister908とBuffer909とを有して構成される。   Referring to FIG. 9A, the pixel clock generation circuit 900-1 according to the present embodiment includes a phase frequency comparison circuit 901, a Loop-Filter 902, a VCO 903, a Programmable-Counter 904, a Load-Pulse-Generator 905, and a 1/8 frequency division. Circuits 906 and 907, Register 908, and Buffer 909 are included.

本構成において、VCLK信号をProgrammable-Counter904によりN分周した結果と基準クロックとを比較する位相周波数比較回路901と、位相周波数比較回路901の結果をフィルターするLoop-Filter902と、Loop-Filter902の出力電圧に基づいて発進周波数が変化するVCO903とからなるPLLによってVCLK信号が生成される。また、Programmable-Counter904の分周比Nは外部から分周比設定により設定される。   In this configuration, the phase frequency comparison circuit 901 that compares the result of dividing the VCLK signal by N by the programmable-counter 904 with the reference clock, the loop-filter 902 that filters the result of the phase frequency comparison circuit 901, and the output of the loop-filter 902 A VCLK signal is generated by a PLL including a VCO 903 whose start frequency changes based on the voltage. Further, the division ratio N of Programmable-Counter 904 is set from the outside by setting the division ratio.

本構成例では、このようにしてVCLK信号を生成し、VCLK信号と位相同期パルスとにより1/8分周回路906にデータ'0'をロードすることにより、位相同期パルスに位相同期した画素クロックを、VCLK信号の1/8の周波数で生成する。本構成例では、また、同様のタイミングであらかじめ設定された位相Dataをロードして、画素クロックとの位相差を持った内部クロックを生成する1/8分周回路908を有している。   In this configuration example, the VCLK signal is generated in this way, and data “0” is loaded into the 1/8 frequency divider circuit 906 by the VCLK signal and the phase synchronization pulse, so that the pixel clock phase-synchronized with the phase synchronization pulse is obtained. Are generated at a frequency 1/8 of the VCLK signal. This configuration example also includes a 1/8 frequency dividing circuit 908 that loads phase Data set in advance at the same timing and generates an internal clock having a phase difference from the pixel clock.

図9の(a)における1/8分周回路907は、画素クロックが遅い場合には必要ない。また、画像データを転送するまでの時間遅れが問題とならなければ必要とはならない。しかしながら、画素クロックの周波数が高い場合には、出力に同期させた外部からの画像データを取り込むとき、画素クロック出力から画像データ入力までの遅延時間が問題となり、正しくデータを取り込むことができなくなる場合が存在する。このような場合には、本構成例のようにあらかじめ設定された位相データに基づいて、画像データ取り込みクロックの位相を、出力画素クロックに対し可変にしておくことで回避するよう構成する。   The 1/8 frequency dividing circuit 907 in FIG. 9A is not necessary when the pixel clock is slow. Further, it is not necessary if the time delay until image data is transferred is not a problem. However, when the frequency of the pixel clock is high, when capturing image data from the outside synchronized with the output, there is a problem of delay time from the pixel clock output to image data input, and data cannot be captured correctly. Exists. In such a case, the configuration is avoided by making the phase of the image data capturing clock variable with respect to the output pixel clock based on the preset phase data as in this configuration example.

さらに、本構成例では、Phase-Set信号により1/8分周回路906,907のカウント(分周)をEnable/Disableできるように構成している。これは、本構成例では、Phase-Set信号の立上りエッジをVCLK信号で捉え、VCLK信号の1クロックサイクル分カウント(分周)動作を停止させる構成となっているためである。このように構成することで、画素クロック及び内部クロックの位相を1/8クロック刻みで遅らせることが可能となる。   Further, in this configuration example, the count (frequency division) of the 1/8 frequency dividing circuits 906 and 907 can be enabled / disabled by the Phase-Set signal. This is because in this configuration example, the rising edge of the Phase-Set signal is captured by the VCLK signal, and the count (frequency division) operation for one clock cycle of the VCLK signal is stopped. With this configuration, the phase of the pixel clock and the internal clock can be delayed in 1/8 clock steps.

このように、1/8クロックサイクルの位相遅れ量を、1走査期間中に決められた間隔又は決められた間隔に近い間隔で実行することにより、1走査期間での画素クロックの周波数を等価的に微調できる。これは、PLLにて設定可能な周波数可変ステップをより細かく設定できることと等価である。   As described above, by executing the phase delay amount of 1/8 clock cycle at an interval determined during one scanning period or an interval close to the determined interval, the frequency of the pixel clock in one scanning period is equivalent. Can be fine-tuned. This is equivalent to the fact that the frequency variable step that can be set by the PLL can be set more finely.

(画素クロック生成回路の第2の構成例)
また、画素クロックの周波数の微調において、1/8クロック早める場合は、画素クロック生成回路を図9の(b)のように構成し、分周回路910に'0'でなく'1'をロードして、分周数を8から7とすることにより、1/8クロック分短くすることで解決することが可能である。
(Second configuration example of pixel clock generation circuit)
Further, when the pixel clock frequency is finely adjusted by 1/8 clock, the pixel clock generation circuit is configured as shown in FIG. 9B, and the frequency dividing circuit 910 is loaded with “1” instead of “0”. Thus, by setting the frequency dividing number from 8 to 7, it can be solved by shortening by 1/8 clock.

図9の(b)に示す画素クロック生成回路900―2の第2の構成例は、図9の(a)で示す画素クロック生成回路900―1と比較して、1/8分周回路906,907がそれぞれ分周回路910,911と置き換えられ、新たにRegister912が設けられている。また、このRegister912には、外部よりロードデータ設定が行われ、設定された内容に基づくLoad Dataが分周回路910に入力されて、分周回路910において分周数が決定される。   The second configuration example of the pixel clock generation circuit 900-2 illustrated in FIG. 9B is compared with the pixel clock generation circuit 900-1 illustrated in FIG. , 907 are replaced with frequency dividing circuits 910, 911, respectively, and a new register 912 is provided. Load data is set in the register 912 from the outside, and load data based on the set content is input to the frequency dividing circuit 910, and the frequency dividing number is determined in the frequency dividing circuit 910.

このとき、Register912から'7'が出力されたときは'8'が出力された場合よりも短くなり、'9'が出力された場合は'8'が出力された場合よりも延びることになる。   At this time, when “7” is output from the register 912, it is shorter than when “8” is output, and when “9” is output, it is longer than when “8” is output. .

上記と別の方法としては、もともとの画素クロックを縮めて短めに設定しておき、少しずつ1走査期間中の決められた間隔又は決められた間隔に近い間隔で、画素クロック及び内部クロックの位相を1/8クロック刻みで遅らせることで、微調をおこない所望の画像を得る方法も存在する。   As another method, the original pixel clock is shortened and set short, and the phase of the pixel clock and the internal clock is gradually increased at a predetermined interval in the scanning period or at an interval close to the predetermined interval. There is also a method for obtaining a desired image by performing fine adjustment by delaying the image by 1/8 clock.

ここで、光源部である半導体レーザ(LD)の発光部が、複数の発光部から構成されるマルチビーム光学系の場合、各発光部の発信波長が異なると、被走査面を走査結像させるための走査光学系の持つ色収差により、各発光部による走査光の走査幅に差が生じ、走査線毎による画像位置ズレやハイライト部における濃度ムラを引き起こし、画像劣化の要因となる。   Here, when the light emitting part of the semiconductor laser (LD), which is a light source part, is a multi-beam optical system composed of a plurality of light emitting parts, if the emission wavelength of each light emitting part is different, the surface to be scanned is scanned and imaged Due to the chromatic aberration of the scanning optical system, there is a difference in the scanning width of the scanning light from each light emitting unit, causing image position deviation due to each scanning line and density unevenness in the highlight part, which causes image deterioration.

本構成例では、この走査幅の差を上記の位相シフトを用いることにより補正をかけることができ、所望の狙いの書込位置に書き込むことができるようになる。これは、走査幅が延びてしまう発光部に対しては、短くなるようにシフトさせ、走査幅が縮んでしまう発光部に対しては、長くなるようにシフトさせることで実現される。一方、あらかじめ元々の画像クロックを縮めて短めに設定してある場合は、走査幅が延びてしまう発光部と走査幅が縮んでしまう発光部とでそれぞれシフト量を変えることにより対応することが可能である。   In this configuration example, the difference in scanning width can be corrected by using the above-described phase shift, and writing can be performed at a desired target writing position. This is realized by shifting the light emitting portion whose scanning width is extended to be shorter, and shifting the light emitting portion whose scanning width is reduced to be longer. On the other hand, if the original image clock is shortened and set short in advance, it is possible to cope with this by changing the shift amount between the light emitting part where the scanning width is extended and the light emitting part where the scanning width is reduced. It is.

(第1及び第2の構成例による画素クロック生成回路のまとめ)
市場からの、高品質化への要求は年々高くなっており、走査光学系の高密度化,高精度化への要求仕様も厳しくなっている。しかしながら従来の方法では、走査光学系の性能を上げるために、構成要素の枚数を増やしたり、特殊な硝材を使用したり、構成要素の面形状に特殊面を導入したりする必要が生じるため、コスト面的に割高になり、更に、加工面でも高度な加工成形技術が要求されるというような課題を持つことになる。
(Summary of Pixel Clock Generation Circuits According to First and Second Configuration Examples)
The demand for higher quality from the market is increasing year by year, and the required specifications for higher density and higher accuracy of the scanning optical system are becoming stricter. However, in the conventional method, in order to increase the performance of the scanning optical system, it is necessary to increase the number of components, use a special glass material, or introduce a special surface into the surface shape of the components. In terms of cost, the cost is high, and further, there is a problem that advanced machining technology is required on the machining side.

これに対し、本実施形態では、光学系設計時の要求性能の1つである走査等速性に関してはある程度の劣化を許容し、その他の性能を向上させるよう構成されているため、構成要素の枚数を増やしたり特殊硝材を使用したり、構成要素の面形状に特殊面を導入することなく、高密度化、高精度化された光学系を安価且つ容易に製造することができる。即ち、上記に示す位相シフトを用いることにより、走査等速性に±10%程まで補正をかけることができるため光学系設計上有利になり、それに伴いコスト面及び光学素子の加工面でも有利になる。   In contrast, in the present embodiment, the scanning constant velocity, which is one of the required performance at the time of designing the optical system, is configured to allow a certain degree of deterioration and improve other performances. A high-density and high-precision optical system can be easily and inexpensively manufactured without increasing the number of sheets, using a special glass material, or introducing a special surface into the component surface shape. That is, by using the phase shift shown above, it is possible to correct the scanning isokineticity to about ± 10%, which is advantageous in optical system design, and accordingly, in terms of cost and optical element processing. Become.

また、半導体レーザアレイを傾けた場合、上記において図24の(b)を用いて説明したように、主走査方向において発光点位置が間隔dズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。その場合、被走査面上では主走査方向の光学系全系の倍率が掛けられた量だけズレる。   In addition, when the semiconductor laser array is tilted, as described above with reference to FIG. 24 (b), the light emitting point positions are shifted by the distance d in the main scanning direction. The scanning start position on the surface to be scanned is also shifted. In that case, the surface to be scanned is displaced by an amount multiplied by the magnification of the entire optical system in the main scanning direction.

これを図30を用いてより詳細に説明する。図30は、主走査断面における、複数の発光点の間隔と被走査面上での複数の光スポットの間隔との関係を示すものである。図30を参照すると、間隔dで射出された光束は、カップリングレンズと結像レンズ焦点距離の比による倍率関係により、被走査面上を間隔d'で走査する。即ち、走査光束は、結像レンズによる集光作用により光スポットとして被走査面上を走査する。このとき、上記により各光スポットは主走査方向に間隔d'ズレて走査する。ここで、主走査方向の光学系全系の倍率をβとすると、以下の式5の関係が成り立つ。
|d'|=|β・d| …(式5)
一方、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレにより、上記と同様に被走査面上での走査位置がズレてしまう。また、半導体レーザアレイを傾けた場合と同様に、複数の半導体レーザにより光源部を構成する場合も、主走査方向において発光点位置がズレた構成となっているため、各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。
This will be described in more detail with reference to FIG. FIG. 30 shows the relationship between the intervals between the plurality of light emitting points and the intervals between the plurality of light spots on the surface to be scanned in the main scanning section. Referring to FIG. 30, the light beam emitted at the interval d scans the surface to be scanned at the interval d ′ according to the magnification relationship according to the ratio between the coupling lens and the imaging lens focal length. In other words, the scanning light beam scans the surface to be scanned as a light spot by the condensing action of the imaging lens. At this time, the respective light spots are scanned with a gap d ′ in the main scanning direction as described above. Here, when the magnification of the entire optical system in the main scanning direction is β m , the relationship of the following Expression 5 is established.
| D ′ | = | β m · d | (Formula 5)
On the other hand, even when the tilt is not tilted, the scanning position on the surface to be scanned is shifted in the same manner as described above due to the positional shift of the light emitting point caused by the processing error in manufacturing the semiconductor laser array. Similarly to the case where the semiconductor laser array is tilted, the light source portion is configured by a plurality of semiconductor lasers, and the light emission point position is shifted in the main scanning direction. The scanning start position on the surface to be scanned is also shifted.

この主走査方向の走査開始位置のズレは、半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。   The deviation of the scanning start position in the main scanning direction becomes a factor of final image quality degradation as in the case where the semiconductor laser array is tilted, and thus the scanning start position needs to be corrected.

上記の発光点の位置のズレを言い換えると、偏向走査平面(主走査平面)と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる場合となる。このような状態の場合、つまり変更走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてズレた位置になり、書込端部がガタガタした画像になってしまう。   In other words, the deviation of the position of the light emitting point is when the relative position of each light emitting point of the semiconductor laser with respect to an axis orthogonal to the deflection scanning plane (main scanning plane) is different. In such a state, that is, when there is no relative position of each light emitting point on an axis orthogonal to the changed scanning plane, the scanning start position of the light spot on the scanned surface is shifted in the main scanning direction, The writing end portion becomes rattling.

この現象を図28を用いて説明する。図28は、被走査面上での光スポットの走査する動作を模式的に示すものである。   This phenomenon will be described with reference to FIG. FIG. 28 schematically shows the operation of scanning the light spot on the surface to be scanned.

図28を参照すると、半導体レーザアレイを傾けることにより光スポットは間隔d'で被走査面上を走査する。この動作において、画像領域前に配置されている同期検知光学系(走査光検出手段)からの検出信号に基づき、所定のタイミングの後、画像変調信号に応じ半導体レーザアレイから光を発振し、被走査面上に静電潜像を形成する。半導体レーザアレイはこのとき、同期検知光学系を最初に横切った光束を基準に他の発光点の発振のタイミングも取る。そのため、このままでは画像領域において各発光点による光スポットの書込開始位置がずれてしまい、画像劣化の要因となる。   Referring to FIG. 28, by tilting the semiconductor laser array, the light spot scans the surface to be scanned at an interval d ′. In this operation, light is oscillated from the semiconductor laser array in accordance with the image modulation signal after a predetermined timing based on the detection signal from the synchronization detection optical system (scanning light detection means) arranged in front of the image area, An electrostatic latent image is formed on the scanning surface. At this time, the semiconductor laser array also takes the oscillation timing of other light emitting points based on the light beam that first traverses the synchronous detection optical system. For this reason, in this state, the writing start position of the light spot by each light emitting point is shifted in the image area, which causes image deterioration.

そこで、上記に記載した本実施形態による画素クロック生成回路を用いることで、一番最後に画像領域を書き込む光束が画像領域に到達するタイミングに画像情報の書込を開始するように位相をシフトして遅らせることが可能となり、被走査面上に形成される静電潜像の開始位置を合わせることができる。ここで、間隔d'がN/8クロックの長さとすると、図28に示すような発光点を4つ持つ半導体レーザアレイの場合、一番先行している走査光に対する制御信号が、(3×N)/8クロックシフトすれば一番最後の走査光と合わせることができる。同様に、2番目は(2×N)/8クロック、3番目はN/8クロックシフトさせればよい。   Therefore, by using the pixel clock generation circuit according to the present embodiment described above, the phase is shifted so that the writing of the image information starts at the timing when the light beam for writing the image area finally reaches the image area. The start position of the electrostatic latent image formed on the surface to be scanned can be adjusted. Here, assuming that the interval d ′ is N / 8 clocks long, in the case of a semiconductor laser array having four light emitting points as shown in FIG. 28, the control signal for the scanning light that precedes is (3 × N) / 8 clocks can be shifted to match the last scanning light. Similarly, the second may be shifted by (2 × N) / 8 clock, and the third may be shifted by N / 8 clock.

上記例では一番最後の走査光を基準にしたが、本実施形態ではこれに限定されず、どこを基準にしてもよい。但し、その場合、任意に短くなるようにシフトしたり、長くなるようにシフトさせる。   In the above example, the last scanning light is used as a reference. However, the present embodiment is not limited to this, and any reference may be used. However, in that case, the shift is made to be arbitrarily short or to be long.

以上のようにして、半導体レーザアレイを傾けた場合でも、画像の書き出し端部をあわせることが可能となる。   As described above, even when the semiconductor laser array is tilted, it is possible to align the image writing end portions.

また、一般的に、実際的にPLLの周波数可変ステップを細かく設定しようとする場合は、例えば図9の(a)又は(b)におけるProgrammable-Counter905の分周設定範囲を広く取り、かつ、基準クロックを低くする又はVCLK信号を高くすることでも可能ではあるが、基準クロックを低くすることは、VCLK信号の周波数変動が基準クロックサイクルでしか検出することができなくなり、VCO903の発振周波数安定化が大きな技術課題になる。   In general, when actually setting the frequency variable step of the PLL in detail, for example, the frequency division setting range of Programmable-Counter 905 in (a) or (b) of FIG. Although it is possible to lower the clock or raise the VCLK signal, lowering the reference clock makes it possible to detect the frequency fluctuation of the VCLK signal only in the reference clock cycle, and stabilizes the oscillation frequency of the VCO 903. It becomes a big technical issue.

例えば、1走査の画素数を14000、画素クロック周波数を60MHz、走査両端での画素位置精度を1/4画素幅にするとき、単一PLLでこの周波数設定を可能とするには、(60MHz÷(14000×4)=1.07kHz)となり、約1kHzの基準クロックでPLLを制御しなければならない。この結果、1kHz毎にしかPLLの位相変動量を検出できなくなり、PLLとしての制御帯域幅が低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはPLLを構成するVCOの安定性に対する要求が非常に高くなってしまう。これを避ける為に、2重のPLLによる方法等もあるが、このような回路を別途持つことにより、PLL回路のジッタが2重に蓄積されることとなり、ジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。一方、VCLK信号を高くすることは、VCOからの発振周波数を高くしなければならず、これも技術的課題となる。   For example, when the number of pixels in one scan is set to 14000, the pixel clock frequency is set to 60 MHz, and the pixel position accuracy at both ends of the scan is set to a 1/4 pixel width, in order to enable this frequency setting with a single PLL, (60 MHz ÷ (14000 × 4) = 1.07 kHz), and the PLL must be controlled with a reference clock of about 1 kHz. As a result, the phase fluctuation amount of the PLL can be detected only every 1 kHz, and the control bandwidth as the PLL is lowered. Furthermore, it becomes weak against disturbances, etc., and in order to improve the pixel position accuracy, the demand for the stability of the VCO constituting the PLL becomes very high. In order to avoid this, there is a method using a double PLL or the like, but having such a circuit separately causes the jitter of the PLL circuit to be accumulated twice, causing an increase in jitter. In addition, the cost is high. On the other hand, increasing the VCLK signal requires a higher oscillation frequency from the VCO, which is also a technical problem.

これに対して、本実施形態によれば、VCOの発振周波数を高くできればそれを上回ったステップで、また、VCOを安定化できればそれを上回るステップで、周波数設定が可能となる。また、Phase-Set信号による位相遅れを生成する1/8クロックサイクルの間、半導体レーザを発光しないようにしておくことにより、露光エネルギー量の不連続性を解消することも可能となる。また、Phase-Set信号を半導体レーザが発光しないときに設定するよう構成することも可能である。また、走査毎に少しずらした位置で設定するよう構成することも可能である。また、ページの最初のラインのみで設定するよう構成することも可能である。さらに、装置の電源が投入されている間、あらかじめ装置において定められた(又は、任意の)時間間隔で設定するよう構成することも可能である。この場合、時間間隔は装置の内部時計を内蔵して計測してもよいし、時間カウンタ等の方法により計測してもよい。   On the other hand, according to the present embodiment, the frequency can be set in a step exceeding that if the oscillation frequency of the VCO can be increased, and in a step exceeding that if the VCO can be stabilized. Further, it is possible to eliminate the discontinuity of the exposure energy amount by preventing the semiconductor laser from emitting light for 1/8 clock cycle in which the phase delay due to the Phase-Set signal is generated. It is also possible to configure so that the Phase-Set signal is set when the semiconductor laser does not emit light. It is also possible to configure so as to set at a slightly shifted position for each scan. It is also possible to configure so that only the first line of the page is set. Further, it may be configured to set at a predetermined (or arbitrary) time interval in the apparatus while the apparatus is powered on. In this case, the time interval may be measured by incorporating an internal clock of the apparatus, or may be measured by a method such as a time counter.

このようなタイミングで位相遅れ量を変化させることにより、本実施形態では、出力画像に影響なく画素クロック位相を変更できる。また、Phase-Set信号を走査の開始タイミングにおいて走査毎に一定刻みで増加又は減少するように(例えば、1/8→2/8→3/8→4/8→5/8→6/8→7/8→0)変化させることで、1/8クロックサイクル毎に各画素の位置を制御することができる。   By changing the phase delay amount at such timing, in this embodiment, the pixel clock phase can be changed without affecting the output image. In addition, the Phase-Set signal is increased or decreased at regular intervals at each scanning start timing (for example, 1/8 → 2/8 → 3/8 → 4/8 → 5/8 → 6/8). → 7/8 → 0) By changing, the position of each pixel can be controlled every 1/8 clock cycle.

以上の構成により、画像出力のスクリーン角を微調することで高画質画像を得ることができる。また、その位相変更回路の設定のタイミングを任意に変更できるよう構成することで、様々な場合に対応できるようになる。   With the above configuration, a high-quality image can be obtained by finely adjusting the screen angle for image output. In addition, by configuring so that the timing of setting the phase change circuit can be arbitrarily changed, various cases can be handled.

(画素クロック生成回路の第3の構成例)
次に、本実施形態による画素クロック生成回路の第3の構成例を図10の(a)を用いて説明する。
(Third configuration example of the pixel clock generation circuit)
Next, a third configuration example of the pixel clock generation circuit according to the present embodiment will be described with reference to FIG.

図10の(a)を参照すると、本構成例による画素クロック生成回路1000−1は、N-Counter1010を内部に持ち、Nカウント毎にPhase-Set信号を自動的に生成し、1/8画素クロック分、位相を遅らせるように構成されている。   Referring to (a) of FIG. 10, the pixel clock generation circuit 1000-1 according to this configuration example has an N-Counter 1010 inside, and automatically generates a Phase-Set signal every N counts, and 1/8 pixel. The phase is delayed by the amount of the clock.

本構成例の場合には、1/8クロックの時間、光変調パルスを出力しないようにしている。このように構成した場合でも、図1に示す露光エネルギー分布(1)が不連続になることはない。これは、半導体レーザ(PD)のビーム径に対し充分短い時間のみ光を消すよう構成しているためである。また、光を消すタイミングが画素の区切りであることも、上記効果に寄与している。尚、N-Counter1010のカウント値Nは、シリアルデータにより外部から設定可能となっている。このようにすることで、PLLにより設定できない刻みの周波数をシリアルデータにより設定できるようになるので、等価的に周波数刻みを細かく設定できるようになる。   In the case of this configuration example, the optical modulation pulse is not output for a time of 1/8 clock. Even in such a configuration, the exposure energy distribution (1) shown in FIG. 1 does not become discontinuous. This is because the light is extinguished only for a sufficiently short time with respect to the beam diameter of the semiconductor laser (PD). In addition, the fact that the timing at which light is extinguished is the separation of pixels also contributes to the above effect. Note that the count value N of the N-Counter 1010 can be set from the outside by serial data. By doing so, the frequency in steps that cannot be set by the PLL can be set by serial data, so that the frequency steps can be set finely equivalently.

(画素クロック生成回路の第4の構成例)
また、ポリゴンスキャナ等の偏向器が偏向反射面の回転軸(中心)からの距離に対してばらつき(内接円半径のばらつき)を有している場合、被走査面上を走査する光スポット(走査ビーム)の走査幅のばらつきを発生させる要因となる。
(Fourth Configuration Example of Pixel Clock Generation Circuit)
Further, when a deflector such as a polygon scanner has a variation (variation of inscribed circle radius) with respect to the distance from the rotation axis (center) of the deflecting reflection surface, a light spot (on the surface to be scanned) ( This causes a variation in the scanning width of the scanning beam.

走査時の動作では、同期光を検出後、所定のタイミングで書込信号が発せられて半導体レーザが発光を開始し、これを読み取ることで、個々の発光源に対し1走査分ずつのデータが送られる。この動作の繰り返しにより被走査媒体上に潜像として画像が形成させる。このとき、ポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ(ばらつき)が現れ、書込倍率誤差と同様に主に画像端部で目立ち、書込終了端のばらつきが画像端部の揺らぎとして現れる。   In the operation during scanning, after detecting synchronous light, a writing signal is emitted at a predetermined timing, and the semiconductor laser starts to emit light. By reading this, data for each scanning is obtained for each light emitting source. Sent. By repeating this operation, an image is formed as a latent image on the scanned medium. At this time, due to the above factors in the deflector such as a polygon scanner, the unevenness (variation) of the scanning length of each scanning line appears, and as with the writing magnification error, it is noticeable mainly at the edge of the image, and the variation of the writing end edge Appears as fluctuations at the edge of the image.

この走査幅のばらつきも上記画素クロック及び内部クロックの位相をシフトさせることにより補正する(書込端部をあわせる)ことが可能である。但し、偏向器を要因とする走査幅のばらつきは、偏向反射面が変わることにより発生し、また、偏向反射面の周期にあわせて周期的に発生する。よって、偏向反射面のどの面で偏向走査しているか判別する必要か生じる。   This variation in scan width can also be corrected by shifting the phase of the pixel clock and the internal clock (matching the writing end). However, the variation in the scanning width caused by the deflector occurs when the deflection reflection surface changes, and also periodically occurs according to the cycle of the deflection reflection surface. Therefore, it is necessary to determine which surface of the deflecting reflecting surface is deflected and scanned.

その方法の一例としては、偏向器の上面にマーキングを行い、そのマークを読み取る毎に1回転したことが認識されるよう構成する。更に、各走査の開始前に同期検知系により入力信号を得るように構成する。この2種類の情報により今どの面で走査しているかを判定することが可能となる。   As an example of the method, marking is performed on the upper surface of the deflector, and it is configured to recognize that the rotation has been performed once every time the mark is read. Further, an input signal is obtained by a synchronous detection system before the start of each scan. With these two types of information, it is possible to determine which surface is currently being scanned.

これを図29を用いて説明すると、偏向器からのマーク検出信号により1/nCounter2901がリセットされる。リセット後、再び同期パルスのカウントが開始され、1,2,3…,n面がカウントされ、再び偏向器からのマーク検出信号によりリセットされる。この繰り返しにより偏向器の何面で偏向走査しているかを判別可能となる。   This will be described with reference to FIG. 29. 1 / nCounter 2901 is reset by a mark detection signal from the deflector. After resetting, the counting of the synchronization pulse is started again, the 1, 2, 3,..., N planes are counted and reset again by the mark detection signal from the deflector. By repeating this, it is possible to determine on which surface of the deflector the deflection scanning is performed.

図29に示す動作により、いずれの面を偏向走査しているかを判別した後に画素クロックを生成する画素クロック生成回路の第4の構成例を図10の(b)に示す。図10の(b)は、本構成例による画素クロック生成回路1000―2を示す回路図である。   FIG. 10B shows a fourth configuration example of the pixel clock generation circuit that generates a pixel clock after determining which surface is deflected and scanned by the operation shown in FIG. FIG. 10B is a circuit diagram showing a pixel clock generation circuit 1000-2 according to this configuration example.

図10の(b)を参照すると、本構成例による画素クロック生成回路1000―2は、図10の(a)において説明した画素クロック生成回路1000―1に対して、カウント値設定回路1011とLine-Counter1012とを新たに設けている。   Referring to FIG. 10B, the pixel clock generation circuit 1000-2 according to the present configuration example is different from the pixel clock generation circuit 1000-1 described in FIG. -Counter 1012 is newly provided.

また、偏向反射面により走査幅が伸び縮みするため、各面に対する情報をライン情報として外部のメモリ等に格納しておく。次に、カウント値設定回路1011は、Line-Counter1012から出力される偏向器のどの面を用いて被走査面を走査するかの識別信号に従い、外部よりライン情報をロードし、その情報に基づき画素クロック及び内部クロックの位相をどの様にシフトさせるかを決定する。識別された偏向器の反射面数はLine-Counter1012において図29に示す動作により判別される。また、カウント値設定回路1011は、Line-Counter1012からのデータ(識別情報)に基づきライン情報をロードし、カウント値を設定する。N-Counter1010は、カウント値設定回路1011から出力されたカウント値に基づきPhase-Set信号を生成し、後段において生成される信号の位相をシフトさせる。なお、上記動作は光源数に限らず同様であり、光源数が1つでも複数の光源から構成される場合でも同様の効果を奏する。   In addition, since the scanning width is expanded and contracted by the deflecting / reflecting surface, information for each surface is stored as line information in an external memory or the like. Next, the count value setting circuit 1011 loads line information from the outside in accordance with an identification signal indicating which surface of the deflector output from the line-counter 1012 is used to scan the surface to be scanned. Determine how to shift the phase of the clock and internal clock. The number of reflection surfaces of the identified deflector is determined by the operation shown in FIG. The count value setting circuit 1011 loads line information based on data (identification information) from the line-counter 1012 and sets a count value. The N-Counter 1010 generates a Phase-Set signal based on the count value output from the count value setting circuit 1011 and shifts the phase of the signal generated in the subsequent stage. The above operation is not limited to the number of light sources, and is the same, and the same effect can be obtained even when the number of light sources is one or a plurality of light sources.

(第3又は第4の構成例による画素クロック生成回路の各信号)
図11は、図10の(a)又は(b)に示す画素クロック生成回路1000―1又は1000―2が画素クロックに対して内部クロックの位相を位相Dataに応じて制御するための各信号を示すタイミングチャートである。図11において、上から、VCLK信号、同期パルス、Reset信号、画素クロック、画像データ、Reset2信号、内部クロックとなっている。また、図11では、Phase-Set信号が'L'のときのみ動作するものとなっている。このように構成することで、Phase-Set信号が'L'のときには常に同期パルスが有効となり、内部クロックと画像データとの位相関係がコントロールされる。一方、例えばPhase-Set信号を電源投入の最初のタイミングのみ'L'とすることにより、初期設定された位相差を維持することもできる。
(Each signal of the pixel clock generation circuit according to the third or fourth configuration example)
FIG. 11 shows each signal for the pixel clock generation circuit 1000-1 or 1000-2 shown in FIG. 10A or 10B to control the phase of the internal clock with respect to the pixel clock in accordance with the phase Data. It is a timing chart which shows. In FIG. 11, from the top, VCLK signal, synchronization pulse, Reset signal, pixel clock, image data, Reset2 signal, and internal clock. Further, in FIG. 11, the operation is performed only when the Phase-Set signal is 'L'. With this configuration, the synchronization pulse is always valid when the Phase-Set signal is “L”, and the phase relationship between the internal clock and the image data is controlled. On the other hand, for example, by setting the Phase-Set signal to “L” only at the first timing of power-on, the initially set phase difference can be maintained.

(変調データ例)
図12には、図5の場合と対比して、LUT507から出力されるModulation Data(変調データ)のビット数を低減した場合の例を示す図である。本例では、1画素の中心を基準に左右独立なパルスを選択できるようになっている。また、このデータを用いる場合、図5に示す構成における8bit-Shift-Register505ではなく、図13に示すような、VCLK信号を8分周するときの8位相のパルスを選択する選択テーブルを設定することにより、任意の位置にパルスを生成することが可能となる。
(Modulation data example)
FIG. 12 is a diagram illustrating an example in which the number of bits of Modulation Data output from the LUT 507 is reduced as compared with the case of FIG. In this example, left and right independent pulses can be selected based on the center of one pixel. When this data is used, a selection table for selecting an 8-phase pulse when the VCLK signal is divided by 8 is set, as shown in FIG. 13, instead of the 8-bit-Shift-Register 505 in the configuration shown in FIG. This makes it possible to generate a pulse at an arbitrary position.

このように構成することで、図5に示す構成においてLUTの回路規模を縮小することが可能となる。このため、低コストにて図2及び図4のような光変調パルスを得る場合には、有効な手段として用いることが可能となる。   With this configuration, the circuit scale of the LUT can be reduced in the configuration shown in FIG. For this reason, when obtaining the light modulation pulse as shown in FIGS. 2 and 4 at low cost, it can be used as an effective means.

(半導体レーザ出力制御回路の第1の構成例)
図14の(a)は、光出力強度のピーク値と半導体レーザのバイアス電流とを制御する構成において、カソードがコモンとなっている半導体レーザを駆動する半導体レーザ出力制御回路の第1の構成例を示す図である。
(First Configuration Example of Semiconductor Laser Output Control Circuit)
FIG. 14A shows a first configuration example of a semiconductor laser output control circuit for driving a semiconductor laser whose cathode is common in the configuration for controlling the peak value of the light output intensity and the bias current of the semiconductor laser. FIG.

図14の(a)中、Error-AmpA1により半導体レーザの光出力を受光素子(PD)1407で検出し、検出された結果を電圧変換して、Refference Voltageと比較し、制御値をHold-CapacitorHC3に保持する制御を行っている。本構成例では、電源電圧VCCが80mVとなるようにRE1408の端子電圧を、Error-AmpA2により制御する。また、この制御結果をHold-CapacitorHC4にて保持する。   In FIG. 14A, the light output of the semiconductor laser is detected by the light receiving element (PD) 1407 by Error-AmpA1, the detected result is converted into a voltage, compared with the reference voltage, and the control value is set to Hold-CapacitorHC3. The control to hold is performed. In this configuration example, the terminal voltage of RE 1408 is controlled by Error-AmpA2 so that the power supply voltage VCC is 80 mV. Further, the control result is held in the Hold-Capacitor HC4.

尚、Error-AmpA1の制御は、半導体レーザ(LD)1406を発光させるLDON信号がアクティブとなってから一定時間遅れたタイミングにより行う。また、Error-AmpA2は、半導体レーザ1406を消灯したときのバイアス電流が一定値となるように、LDON信号が非アクティブとなったときから一定時間遅れて制御する。   Note that Error-Amp A1 is controlled at a timing delayed by a certain time after the LDON signal for emitting light from the semiconductor laser (LD) 1406 becomes active. Error-AmpA2 is controlled with a delay of a certain time from when the LDON signal becomes inactive so that the bias current when the semiconductor laser 1406 is turned off becomes a constant value.

このように、LDON信号から一定時間遅れて制御を開始するようにすることにより、半導体レーザ1406から出力された光による受光素子1407の受光電流、受光電流を変換して得れる電圧、及び、Error-AmpA1への信号の伝送における遅れ時間による誤差が発生しないようにしている。   Thus, by starting control with a certain time delay from the LDON signal, the light reception current of the light receiving element 1407 by the light output from the semiconductor laser 1406, the voltage obtained by converting the light reception current, and the error An error due to a delay time in transmission of a signal to AmpA1 is prevented from occurring.

また、バイアス電流の制御タイミングにおいても同様である。更に、半導体レーザ1406をバイポーラトランジスタ(LD駆動トランジスタ)1405のエミッタに接続することにより、バイポーラトランジスタ1405のベース電圧を可能な限り遅れないように半導体レーザ1406へ伝える構成となっている。   The same applies to the bias current control timing. Further, the semiconductor laser 1406 is connected to the emitter of a bipolar transistor (LD driving transistor) 1405 so that the base voltage of the bipolar transistor 1405 is transmitted to the semiconductor laser 1406 as little as possible.

このように、本構成例では、半導体レーザ1406の端子間電圧を所定電圧にすることで、所定の光出力を得る構成をとっている。このように構成することで、半導体レーザを高速に変調することが可能となる。   As described above, in this configuration example, a predetermined optical output is obtained by setting the voltage between the terminals of the semiconductor laser 1406 to a predetermined voltage. With this configuration, the semiconductor laser can be modulated at high speed.

(半導体レーザ出力制御回路の第2の構成例)
また、図14の(b)に本実施形態による半導体レーザ出力制御回路の第2の構成例の回路図を示す。本構成例は、上述においても説明したように、半導体レーザの光出力強度を制御するにあたり、シェーディング補正も行うよう構成したものである。
(Second configuration example of semiconductor laser output control circuit)
FIG. 14B shows a circuit diagram of a second configuration example of the semiconductor laser output control circuit according to the present embodiment. As described above, this configuration example is configured to perform shading correction when controlling the light output intensity of the semiconductor laser.

従って、本構成例による半導体レーザ出力制御回路には、図14の(a)と比較して、D/A1401が新たに設けられており、これにシェーディング補正を行うためのデータ(シェーディングデータ)が入力され、このシェーディングデータをアナログに変換した値が、Hold-CapaciterHD3に保持されている制御値に対して加算器1402において加算されるように構成されている。   Accordingly, the semiconductor laser output control circuit according to the present configuration example is newly provided with a D / A 1401 as compared with FIG. 14A, and data (shading data) for performing shading correction is added thereto. A value obtained by converting the input shading data into analog is added in the adder 1402 to the control value held in the Hold-Capacitor HD3.

これにより、LD1406を制御する電圧が、シェーディングデータによる補正を反映した値となる。   As a result, the voltage for controlling the LD 1406 becomes a value reflecting the correction by the shading data.

(半導体レーザ出力制御回路の第3の構成例)
図15は、アノードコモンの半導体レーザを使用した場合の構成例である。本構成例では図14と比較して、半導体レーザをトランジスタのコレクタに接続している。このように構成することで、図14の(a)に示すカソードコモンの半導体レーザと概ね同様な回路で実現することが可能となる。この結果、アノードコモンの半導体レーザとカソードコモンの半導体レーザとを、同一ICで使用可能にできる。
(Third configuration example of semiconductor laser output control circuit)
FIG. 15 shows a configuration example when an anode common semiconductor laser is used. In this configuration example, the semiconductor laser is connected to the collector of the transistor as compared with FIG. With such a configuration, it is possible to realize a circuit substantially similar to the cathode common semiconductor laser shown in FIG. As a result, the anode common semiconductor laser and the cathode common semiconductor laser can be used in the same IC.

(制御タイミング生成回路の第1の構成例)
また、本実施形態において半導体レーザを制御するタイミングを生成する制御タイミング生成回路の第1の構成例を、図16の回路図を用いて説明する。
(First configuration example of control timing generation circuit)
In addition, a first configuration example of a control timing generation circuit that generates timing for controlling the semiconductor laser in the present embodiment will be described with reference to a circuit diagram of FIG.

図16を参照すると、本構成例による制御タイミング生成回路は、半導体レーザを制御するタイミングを生成するために、LDON信号が'H'のときコンデンサC1を急速充電し、LDON信号が'L'のときコンデンサC1の容量を一定電流で放電させている。これにより、本構成例では、細いパルス列がきたときには制御しなくなるようにしている。   Referring to FIG. 16, the control timing generation circuit according to the present configuration example rapidly charges the capacitor C1 when the LDON signal is “H” and the LDON signal is “L” in order to generate the timing for controlling the semiconductor laser. Sometimes the capacity of the capacitor C1 is discharged with a constant current. Thus, in this configuration example, the control is stopped when a thin pulse train comes.

従って、このように構成することにより、単純な遅延回路+論理回路構成に比較し、狭いパルス列については制御値をホールドすることが可能となり、制御精度を向上させることが可能となる。   Therefore, with this configuration, it is possible to hold a control value for a narrow pulse train and improve control accuracy compared to a simple delay circuit + logic circuit configuration.

(制御タイミング生成回路の第2の構成例)
また、図14又は図15で示したような半導体レーザの接続を実施した場合、半導体レーザの光を検出する受光素子の端子電圧が、アノードコモンの場合にはGNDを基準に変化し、カソードコモンの場合にはVCCを基準に変化している。ここでは、このような性質を利用して、受光素子の端子電圧がVCC/2以下の場合にはアノードコモンの半導体レーザが接続され、そうでない場合にはカソードコモンの半導体レーザが接続されるよう構成した場合の制御タイミング生成回路の第2の構成例を図17に示す。
(Second configuration example of control timing generation circuit)
When the semiconductor laser is connected as shown in FIG. 14 or FIG. 15, when the terminal voltage of the light receiving element for detecting the light of the semiconductor laser is common to the anode, it changes with reference to GND, and the common cathode In the case of, the change is made with reference to VCC. Here, using such a property, the anode common semiconductor laser is connected when the terminal voltage of the light receiving element is VCC / 2 or less, and the cathode common semiconductor laser is connected otherwise. FIG. 17 shows a second configuration example of the control timing generation circuit when configured.

図17に示すような回路構成とすることにより、本構成例では、アノードコモン半導体レーザであるかカソードコモン半導体レーザであるかを自動的に判別して、図14又は図15に従った制御方向に変えることが可能な制御タイミング生成回路が実現される。これにより、アノードコモン半導体レーザとカソードコモン半導体レーザとの両方に対し同一回路(IC)を使用することが可能となる。   By adopting the circuit configuration as shown in FIG. 17, in this configuration example, it is automatically determined whether it is an anode common semiconductor laser or a cathode common semiconductor laser, and the control direction according to FIG. 14 or FIG. A control timing generation circuit that can be changed to is realized. As a result, the same circuit (IC) can be used for both the anode common semiconductor laser and the cathode common semiconductor laser.

(各機能を1チップIC化した第1の構成例)
図18は、以上の説明において記載してきた事柄をまとめ、本実施形態において提供するパルス変調装置,半導体レーザ制御装置,画素クロック生成回路,半導体レーザ出力制御回路,制御タイミング生成回路を1チップICとして実現した場合の構成例を示す図である。
(First configuration example in which each function is integrated into a single chip IC)
FIG. 18 summarizes the matters described in the above description, and the pulse modulation device, the semiconductor laser control device, the pixel clock generation circuit, the semiconductor laser output control circuit, and the control timing generation circuit provided in the present embodiment are made into one chip IC. It is a figure which shows the structural example at the time of implement | achieving.

また、本構成例では、画素クロック周波数が同一の周波数に対して、同期信号を2種類設けることにより、アノードコモンの半導体レーザとカソードコモンの半導体レーザとを独立に制御することが可能となる。また、本構成例では、半導体レーザを制御変調する回路部を2チャンネル有している。   In this configuration example, by providing two types of synchronization signals for the same pixel clock frequency, the anode common semiconductor laser and the cathode common semiconductor laser can be controlled independently. Further, in this configuration example, there are two channels of circuit units for controlling and modulating the semiconductor laser.

図18中、Voltage-Reference1801は、本IC全体の基準電源供給回路であり、その他の回路ブロックへ基準電源を供給する。   In FIG. 18, Voltage-Reference 1801 is a reference power supply circuit for the entire IC, and supplies reference power to other circuit blocks.

また、図18では、Phase-Detector1802,VCO1803,Clock-Driver1804,12BIT-Programmable-Counter1805によりPLLが構成されている。ここで、Counter-Register(12BIT)1806に設定された12ビットのデータのうち、下位1ビットがClock-Driver1804の出力クロック(VCLK)信号の位相をπ遅らせるように設定し、上位11ビットが12BIT-Programmable-Counter1805の分周比を設定している。   In FIG. 18, a PLL is configured by Phase-Detector 1802, VCO 1803, Clock-Driver 1804, 12BIT-Programmable-Counter 1805. Here, among the 12-bit data set in Counter-Register (12BIT) 1806, the lower 1 bit is set to delay the phase of the output clock (VCLK) signal of Clock-Driver 1804 by π, and the upper 11 bits are 12BIT. -The division ratio of Programmable-Counter 1805 is set.

このような構成により、VCO1803から出力されるCLK信号の周波数は、F-REF×N/2(N:12BITデータ)となる。   With such a configuration, the frequency of the CLK signal output from the VCO 1803 is F-REF × N / 2 (N: 12 BIT data).

AResetPulse-Generator1808は、IDETP1に同期して、Areset及びCLK信号の正転/反転のいずれかが選択されたACLK信号を出力する。同様に、BResetPulse-Generator1809は、IDETP2に同期してBReset及びCLK信号の正転/反転のいずれかが選択されたBCLK信号を出力する。ADivider-Drive1810又はBDivider-Driver1811は、ACLK信号及びAReset、又は、BCLK信号及びBResetに従い4分周され、ADETP又はBDETPに同期した画素クロック(APCLK信号又はBPCLK信号)をそれぞれ出力する。   The AResetPulse-Generator 1808 outputs an ACLK signal in which either forward or inversion of the Areset and the CLK signal is selected in synchronization with IDETP1. Similarly, the BResetPulse-Generator 1809 outputs a BCLK signal in which either BReset or normal / inverted CLK signal is selected in synchronization with IDETP2. The ADivider-Drive 1810 or the BDivider-Driver 1811 divides by 4 according to the ACLK signal and AReset, or the BCLK signal and BReset, and outputs a pixel clock (APCLK signal or BPCLK signal) synchronized with ADETP or BDETP, respectively.

また、図18に示したICチップ構成では、図23に示されたようなタイミングチャートにおいて、ADPhase,BDPhaseの立上りエッジに従い、画素クロックを1/8位相遅延させることができる。この結果、ライン走査毎に画素クロックの開始位置を1/8クロックサイクル毎に遅延制御することができる。   In the IC chip configuration shown in FIG. 18, the pixel clock can be delayed by 1/8 phase in accordance with the rising edges of ADPhase and BDPhase in the timing chart as shown in FIG. As a result, the start position of the pixel clock can be delayed and controlled every 1/8 clock cycle for each line scan.

また、1ラインの走査期間中、M回立上りエッジを与えることにより、画素クロック周波数を(FCLK×N/(N+M/8))に等価的に変更することができる。更に、図23のタイミングチャートに示されたように、ALDMASK信号,BLDMASK信号を生成することにより、画素クロックを1/8クロックサイクル遅延させて、この期間、半導体レーザを強制的にOFFにするように構成することで、画像濃度が急激に変化しないようにしている。   Further, by providing M rising edges during the scanning period of one line, the pixel clock frequency can be equivalently changed to (FCLK × N / (N + M / 8)). Further, as shown in the timing chart of FIG. 23, by generating the ALDMASK signal and the BLDMASK signal, the pixel clock is delayed by 1/8 clock cycle, and the semiconductor laser is forcibly turned OFF during this period. With this configuration, the image density is prevented from changing abruptly.

このように構成した場合には、自動的に半導体レーザを消灯させるようにしているが、あらかじめ画像データから1/8濃度減らしておいた場合、強制的に消灯させる必要はない。このように画像データからあらかじめ1/8減らしておく場合には、MaskEN信号をHighにすることにより、LDMASK信号を無効化することが可能となる。   In such a configuration, the semiconductor laser is automatically turned off. However, if the density is reduced by 1/8 from the image data in advance, it is not necessary to forcibly turn off the semiconductor laser. As described above, when the image data is reduced by 1/8 in advance, the LDMASK signal can be invalidated by setting the MaskEN signal to High.

(各機能を1チップIC化した第2の構成例)
あらかじめ決められた規則に従って光変調パルスを生成するよう構成した1チップIC化された回路の構成例を、図19に第2の構成例として示す。
(Second configuration example in which each function is integrated into a single chip IC)
A configuration example of a circuit formed as a one-chip IC configured to generate a light modulation pulse in accordance with a predetermined rule is shown as a second configuration example in FIG.

(プログラムコードにより各機能を実現する場合の第1の構成例)
また、シリアルインターフェース2001によりCode-Area-Program-Counter2005にプログラムコードを書き込むことにより、画像データの有効書込み期間、電子写真プロセス制御のための濃度パターン生成、孤立点ドットの検出、及びそれに応じた画像データ変換処理を実施するユニットを構成して、上記記載事項を実現することも可能である。このように構成した例を図20に示す。尚、図20中、ALU2003は、Clock-Generator2006の出力クロック(画素クロックの8倍)にて動作を実行している。また、プログラムコードは各同期信号毎に所定のプログラムカウント値になるように設定されている。
(First configuration example when each function is realized by a program code)
In addition, by writing a program code into the Code-Area-Program-Counter 2005 by the serial interface 2001, an effective writing period of image data, density pattern generation for electrophotographic process control, detection of isolated point dots, and an image corresponding thereto It is also possible to configure the unit that performs the data conversion process to realize the above described items. An example of such a configuration is shown in FIG. In FIG. 20, the ALU 2003 executes an operation with the output clock of the Clock-Generator 2006 (8 times the pixel clock). The program code is set to have a predetermined program count value for each synchronization signal.

以上のように、転送されてきた画像データを出力する場合の処理を施すALU2003は、最終結果をLD-Controller2007に入力し、LD-Controller2007はこのデータに従い、半導体レーザを変調する。なお、図20中、速度変換RAM2002は、本ICへ転送されるクロックと書込みクロックとの速度差を吸収するためのバッファーメモリとしての機能を果たす。   As described above, the ALU 2003 that performs the process for outputting the transferred image data inputs the final result to the LD-Controller 2007, and the LD-Controller 2007 modulates the semiconductor laser according to this data. In FIG. 20, the speed conversion RAM 2002 functions as a buffer memory for absorbing the speed difference between the clock transferred to the IC and the write clock.

(プログラムコードにより各機能を実現する場合の第2の構成例)
更に、図21では、ALU2103が演算結果をShift-Register2109に、1画素分の光変調パターンに相当するデータパターンをClock-Generator2106の8クロックサイクルに、1回書き込み、Shift-Register2109がClock-Generator2106のクロックに従い、LD-Controller2107へ変調データを入力する構成として実現した例である。
(Second configuration example when each function is realized by a program code)
Further, in FIG. 21, the ALU 2103 writes the calculation result to the Shift-Register 2109 and the data pattern corresponding to the light modulation pattern for one pixel once in 8 clock cycles of the Clock-Generator 2106, and the Shift-Register 2109 In this example, modulation data is input to the LD-Controller 2107 according to the clock.

以上、説明したように、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、マルチビーム光学系において、複数の発光源を組み合わせた場合の各半導体レーザに発振波長に差がある場合や、半導体レーザアレイの各発光点の発振波長に差がある場合や、半導体レーザアレイを複数組み合わせる場合に、走査レンズの色収差が補正されていない場合に発生する露光位置ズレによる走査幅の差を、画素クロックの位相をシフトさせることにより補正することができる。   As described above, according to the present embodiment, it is possible to realize the correction of the scanning width of the image by shifting the phase of the pixel clock by performing the image forming clock, the image forming timing, and the semiconductor laser modulation control. In addition, the design difficulty of the optical system can be reduced, the processing difficulty by configuring the optical system without using a specially shaped surface can be reduced, and an expensive optical material It is possible to reduce the cost by configuring the optical system without using. Furthermore, in a multi-beam optical system, when there are differences in the oscillation wavelengths of each semiconductor laser when a plurality of light sources are combined, there are differences in the oscillation wavelengths of the respective emission points of the semiconductor laser array, When a plurality of the above are combined, the difference in scanning width due to the exposure position shift that occurs when the chromatic aberration of the scanning lens is not corrected can be corrected by shifting the phase of the pixel clock.

また、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、半導体レーザアレイのチップの加工上の誤差により発光点の位置がずれることや、複数の半導体レーザを組み合わせてマルチビーム光学系を構成するときの組み付け誤差により生じる発光点の位置ズレや、半導体レーザアレイを複数組み合わせて光源ユニットを構成する場合に発生する、被走査面上の走査開始位置のずれによる走査幅の差を、画素クロックの位相をシフトさせることにより補正し、書込開始位置(及び終端)をあわせ、高品位な画像を得ることができる。   Further, according to the present embodiment, it is possible to realize the correction of the scanning width of the image by shifting the phase of the pixel clock by performing the image forming clock, the image forming timing, and the semiconductor laser modulation control, and the optical System design difficulty can be reduced, processing difficulty can be reduced by configuring the optical system without using specially shaped surfaces, and optical without using expensive optical materials. Cost reduction can be achieved by configuring the system. Furthermore, the position of the light emitting point is shifted due to an error in processing of the chip of the semiconductor laser array, the positional deviation of the light emitting point caused by an assembly error when a multi-beam optical system is configured by combining a plurality of semiconductor lasers, and the semiconductor The difference in scanning width caused by the shift of the scanning start position on the surface to be scanned, which occurs when a light source unit is configured by combining a plurality of laser arrays, is corrected by shifting the phase of the pixel clock, and the writing start position ( In addition, a high-quality image can be obtained.

また本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、ポリゴンスキャナ等の偏向器を要因として現れる画像端部の揺らぎを、画素クロックの位相をシフトさせることにより補正し、書込終了位置をあわせ、高品位な画像を得ることができる。また、半導体レーザを光源とする光学系において、ポリゴンスキャナ等の偏向器を要因として発生する走査長のばらつき(各走査線の光走査幅の差)、及びそれに伴う画像端部に現れる画像の揺らぎ、を補正可能な半導体レーザ制御ICを提供できる。   Further, according to the present embodiment, it is possible to realize the correction of the scanning width of the image by shifting the phase of the pixel clock by performing the image forming clock, the image forming timing and the semiconductor laser modulation control, and the optical system. Design difficulty can be reduced, processing difficulty can be reduced by configuring the optical system without using special shape surface, and optical system without using expensive optical material It is possible to reduce the cost by configuring. Furthermore, the fluctuation of the image edge that appears due to a deflector such as a polygon scanner is corrected by shifting the phase of the pixel clock, and the writing end position is adjusted to obtain a high-quality image. Also, in an optical system using a semiconductor laser as a light source, variations in scanning length (difference in optical scanning width of each scanning line) caused by a deflector such as a polygon scanner, and accompanying image fluctuations appearing at the edge of the image A semiconductor laser control IC capable of correcting the above can be provided.

また、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、タンデム構成の画像形成装置において、各被走査媒体上の潜像の倍率を合わせることにより、重ね合わせて画像を形成したときの走査幅の差による色ズレによる画像劣化を防ぐことができる。   Further, according to the present embodiment, it is possible to realize the correction of the scanning width of the image by shifting the phase of the pixel clock by performing the image forming clock, the image forming timing, and the semiconductor laser modulation control, and the optical System design difficulty can be reduced, processing difficulty can be reduced by configuring the optical system without using specially shaped surfaces, and optical without using expensive optical materials. Cost reduction can be achieved by configuring the system. Furthermore, in an image forming apparatus having a tandem configuration, by matching the magnifications of the latent images on the respective scanned media, it is possible to prevent image deterioration due to color misregistration due to a difference in scanning width when images are superimposed and formed.

また、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、被走査媒体上の画像の各画像位置(各像高)における位置誤差の低減を図り、画像上のどこの位置でも狙いの位置に画像が形成されてた高品質な画像形成を達成することができる。   Further, according to the present embodiment, it is possible to realize the correction of the scanning width of the image by shifting the phase of the pixel clock by performing the image forming clock, the image forming timing, and the semiconductor laser modulation control, and the optical System design difficulty can be reduced, processing difficulty can be reduced by configuring the optical system without using specially shaped surfaces, and optical without using expensive optical materials. Cost reduction can be achieved by configuring the system. Further, the position error at each image position (each image height) of the image on the scanned medium is reduced, and high-quality image formation in which the image is formed at the target position at any position on the image is achieved. be able to.

更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、マルチビーム光学系により光源部を構成する画像形成装置において、出力画像(画素)クロックと内部クロックとの位相差を設定できるよう担っているため、本ICに接続される画像データ転送回路ブロックとの画像データ転送遅延時間を適正にするよう設定できるので、高速な画像(画素)クロック生成と同時に半導体レーザを制御するICを提供できる。   Furthermore, according to the present embodiment, the present invention relates to an image forming apparatus that forms an image by scanning a scanned medium with modulated light of a semiconductor laser based on an image signal. Semiconductor laser modulation control can be performed. Further, in the image forming apparatus that constitutes the light source unit by the multi-beam optical system, it is responsible for setting the phase difference between the output image (pixel) clock and the internal clock, so that the image data transfer circuit block connected to this IC Therefore, it is possible to provide an IC that controls the semiconductor laser simultaneously with high-speed image (pixel) clock generation.

更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、高周波クロックの周波数の設定自由度が向上し、画像(画素)クロックを書込み位置に同期でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するICを提供できる。   Furthermore, according to the present embodiment, the present invention relates to an image forming apparatus that forms an image by scanning a scanned medium with modulated light of a semiconductor laser based on an image signal. Semiconductor laser modulation control can be performed. Furthermore, the degree of freedom in setting the frequency of the high-frequency clock is improved, the image (pixel) clock can be synchronized with the writing position, and the present invention can provide an IC that controls the semiconductor laser simultaneously with the generation of a high-speed image (pixel) clock.

更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、高周波クロックの周波数の設定自由度が向上し、さらに画像データから最適な露光エネルギ分布が得られる高速な光変調パターンが生成でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するICを提供できる。   Furthermore, according to the present embodiment, the present invention relates to an image forming apparatus that forms an image by scanning a scanned medium with modulated light of a semiconductor laser based on an image signal. Semiconductor laser modulation control can be performed. Furthermore, the degree of freedom in setting the frequency of the high-frequency clock is improved, and a high-speed light modulation pattern that can obtain an optimum exposure energy distribution from image data can be generated. An IC for controlling can be provided.

更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、高速化を実現でき、さらに複数の発光点の書出し位置を微調整でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するICを提供できる。   Furthermore, according to the present embodiment, the present invention relates to an image forming apparatus that forms an image by scanning a scanned medium with modulated light of a semiconductor laser based on an image signal. Semiconductor laser modulation control can be performed. Furthermore, the speed can be increased, and the writing position of a plurality of light emitting points can be finely adjusted. According to the present invention, an IC that controls a semiconductor laser simultaneously with high-speed image (pixel) clock generation can be provided.

更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、半導体レーザ変調回路を別の場所に設置できるため、光源部周りのレイアウトを行いやすくなり、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するICを提供できる。   Furthermore, according to the present embodiment, the present invention relates to an image forming apparatus that forms an image by scanning a scanned medium with modulated light of a semiconductor laser based on an image signal. Semiconductor laser modulation control can be performed. Furthermore, since the semiconductor laser modulation circuit can be installed in another place, the layout around the light source section can be easily performed, and the present invention can provide an IC that controls the semiconductor laser simultaneously with the generation of a high-speed image (pixel) clock.

更に、本実施形態によれば、伝達速度の早い回路部分を一体化するため高速化を実現でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するICを提供でき、また、画像書込みクロックの生成と同時に半導体レーザの制御を効率的に1チップ内に収め、小型,高速,低コスト化を実現することができる。   Furthermore, according to the present embodiment, it is possible to realize a high speed by integrating circuit portions having a high transmission speed, and according to the present invention, it is possible to provide an IC that controls a semiconductor laser simultaneously with a high-speed image (pixel) clock generation. Simultaneously with the generation of the image writing clock, the control of the semiconductor laser can be efficiently accommodated in one chip, and a small size, high speed and low cost can be realized.

3 シリンドリカルレンズ
4 回転多面鏡
5、6 結像レンズ
7 光路折り曲げミラー
8 感光体
10 光学装置
11、12、101、102、106、107 半導体レーザ
13、14 カップリングレンズ
15、112 ビーム合成プリズム
15A 偏光分離膜
16 1/2波長板
AX 合成光軸
11a、12a 発光部
103、108 支持部材
104、105、119、109 コリメートレンズ
103−1、103−2 支持部
103−6、108−6、113−1 円筒部
110 ベース部材
110−1、110−2 かん合穴
103−3、103−4、103−5、108−3、108−4、108−5 位置決め部
111 アパーチャが設けられた板
113 ホルダ部材
113−3 レバー
115 調節ネジ
114 基板
113−2 支柱
8a1、8a1、8b1、8b2 被走査媒体
5a、6a1、6a2、6b1、6b2 レンズ
7a1、7a2、7b1、7b2 光路折り曲げミラー
500 Pulse-Modulation-Unit
501、1802 Phase-Detector
502、902 Loop-Filter
503、903、1803 VCO
504、906、907 1/8分周回路
505 8bit-Shift-Register
506 フリップフロップ
507 LUT
800 LD-Control-Unit
802 制御回路
803 変調信号発生回路
804 差動増幅器
805、1405 LD駆動トランジスタ
806、1406 LD
807、1407 PD
808、1408 RE
809 REXT
901 位相周波数比較回路
904 Programable-Counter
905、1005 Load-Pulse-Generator
908、912、2108 Register
909 Buffer
910、911 分周回路
1008 位相検出回路
1010、1011 N-Counter
1012 カウント値設定回路
1013 Line-Counter
1401 D/A
1402 加算器
1410 Delay
1411 NOR
1412 AND
1409 RPD
1801 Voltage-Reference
1804 Clock-Driver
1805 12bit-Programable-Counter
1806 Counter-Register(12BIT)
1807 Detect-Pulse-Selector
1808 AResetPulse-Generator
1809 BResetPulse-Generator
1810 ADivider-Driver
1811 BDivider-Driver
1812 Pulse-Select-Register(18BIT)
1813 ALatch
1814 AP1-Selector
1815 AP2-Selector
1816 ALD-Controller
1817 Start-up
1818 LD-Error
1819 BLatch
1820 BP1-Selector
1821 BP2-Selector
1822 BLD-Controller
2001 シリアルI/F
2002 速度変換RAM
2003 AUL
2004 Working-Area
2005 Code-Area-Program-Counter
2006 Clock-Generator
2007 LD-Controller
2109 Shift-Register
A1、A2、A3、A4 Error-Amp
B1、B2、B3 Buffer
HC1、HC2、HD3、HD4 Hold-Capacitor
Q1〜8、Q11〜15 トランジスタ
DESCRIPTION OF SYMBOLS 3 Cylindrical lens 4 Rotating polygon mirror 5, 6 Imaging lens 7 Optical path bending mirror 8 Photoconductor 10 Optical apparatus 11, 12, 101, 102, 106, 107 Semiconductor laser 13, 14 Coupling lens 15, 112 Beam synthesis prism 15A Polarization Separation membrane 16 1/2 wavelength plate AX Synthetic optical axis 11a, 12a Light emitting portion 103, 108 Support member 104, 105, 119, 109 Collimator lens 103-1, 103-2 Support portion 103-6, 108-6, 113- DESCRIPTION OF SYMBOLS 1 Cylindrical part 110 Base member 110-1, 110-2 Mating hole 103-3, 103-4, 103-5, 108-3, 108-4, 108-5 Positioning part 111 Plate 113 provided with aperture 113 Holder Member 113-3 Lever 115 Adjustment screw 114 Substrate 113-2 Post 8a 1, 8a1, 8b1, 8b2 Scanned medium 5a, 6a1, 6a2, 6b1, 6b2 Lens 7a1, 7a2, 7b1, 7b2 Optical path bending mirror 500 Pulse-Modulation-Unit
501, 1802 Phase-Detector
502, 902 Loop-Filter
503, 903, 1803 VCO
504, 906, 907 1/8 frequency divider 505 8bit-Shift-Register
506 flip-flop 507 LUT
800 LD-Control-Unit
802 Control circuit 803 Modulation signal generation circuit 804 Differential amplifier 805, 1405 LD drive transistor 806, 1406 LD
807, 1407 PD
808, 1408 RE
809 REXT
901 Phase frequency comparison circuit 904 Programmable-Counter
905, 1005 Load-Pulse-Generator
908, 912, 2108 Register
909 Buffer
910, 911 Frequency dividing circuit 1008 Phase detection circuit 1010, 1011 N-Counter
1012 Count value setting circuit 1013 Line-Counter
1401 D / A
1402 Adder 1410 Delay
1411 NOR
1412 AND
1409 RPD
1801 Voltage-Reference
1804 Clock-Driver
1805 12bit-Programable-Counter
1806 Counter-Register (12BIT)
1807 Detect-Pulse-Selector
1808 AResetPulse-Generator
1809 BResetPulse-Generator
1810 ADivider-Driver
1811 BDivider-Driver
1812 Pulse-Select-Register (18BIT)
1813 ALatch
1814 AP1-Selector
1815 AP2-Selector
1816 ALD-Controller
1817 Start-up
1818 LD-Error
1819 BLatch
1820 BP1-Selector
1821 BP2-Selector
1822 BLD-Controller
2001 Serial I / F
2002 Speed conversion RAM
2003 AUL
2004 Working-Area
2005 Code-Area-Program-Counter
2006 Clock-Generator
2007 LD-Controller
2109 Shift-Register
A1, A2, A3, A4 Error-Amp
B1, B2, B3 Buffer
HC1, HC2, HD3, HD4 Hold-Capacitor
Q1-8, Q11-15 Transistor

特開平05−075199号公報JP 05-075199 A 特開平05−235446号公報JP 05-235446 A 特開平09−321376号公報JP 09-321376 A 特開平11−167081号公報Japanese Patent Laid-Open No. 11-167081 特開平05−207234号公報JP 05-207234 A

Claims (5)

高周波クロックをN分周することにより生成する画素クロックに基づきレーザ光を発振する2つ以上の発光点を備えるレーザ光発振手段と、
前記レーザ光により被走査媒体上を走査するように前記レーザ光を偏向するレーザ光偏向手段と、
前記レーザ光偏向手段にて偏向された前記レーザ光を被走査媒体に結像させる走査光学系と、
前記レーザ光偏向手段にて偏向された前記レーザ光を同期検知する同期検知手段と、
走査幅を短くする場合には前記画素クロックを縮めるよう、走査幅を伸ばす場合には前記画素クロックを長くするように前記画素クロックの分周数を変更する画素クロック変更手段と、を有することを特徴とする画像形成装置。
Laser light oscillation means comprising two or more light emitting points for oscillating laser light based on a pixel clock generated by dividing a high frequency clock by N;
Laser beam deflecting means for deflecting the laser beam so as to scan the scanned medium with the laser beam;
A scanning optical system that forms an image of the laser beam deflected by the laser beam deflecting unit on a scanned medium;
Synchronization detection means for synchronously detecting the laser light deflected by the laser light deflection means;
Pixel clock changing means for changing the frequency division number of the pixel clock so that the pixel clock is shortened when the scan width is shortened, and the pixel clock is lengthened when the scan width is lengthened. An image forming apparatus.
前記画素クロック変更手段は、前記画素クロックの分周数をNからN+1またはN−1に変更することを特徴とする請求項1記載の画像形成装置。   The image forming apparatus according to claim 1, wherein the pixel clock changing unit changes the frequency division number of the pixel clock from N to N + 1 or N−1. 前記画素クロック変更手段は、
前記2つ以上の発光点のうち第1の発光点において分周数をNより大きくし、第2の発光点において分周数をNより小さくすることを特徴とする請求項1記載の画像形成装置。
The pixel clock changing means is
2. The image formation according to claim 1, wherein a frequency division number is made larger than N at a first light emission point among the two or more light emission points, and a frequency division number is made smaller than N at a second light emission point. apparatus.
前記レーザ光偏向手段は回転多面鏡で構成され、
前記回転多面鏡の各面に対する走査幅の伸び縮みに対応して設定されたデータを格納する記憶手段を更に備え、
前記データに基づき前記画素クロック変更手段による前記画素クロックの分周数の変更を可能とすることを特徴とする請求項1ないしの何れか一項に記載の画像形成装置。
The laser beam deflecting means is composed of a rotating polygon mirror,
Storage means for storing data set corresponding to the expansion and contraction of the scanning width for each surface of the rotary polygon mirror;
The image forming apparatus according to any one of claims 1, characterized in that to enable the division number change of the pixel clock by the pixel clock changing means based on the data 3.
前記レーザ光発振手段は、半導体レーザアレイであることを特徴とする請求項1ないしの何れか一項に記載の画像形成装置。 The laser beam oscillating means, an image forming apparatus according to any one of claims 1 to 4, characterized in that a semiconductor laser array.
JP2011098889A 2011-04-27 2011-04-27 Image forming apparatus Expired - Lifetime JP5304838B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011098889A JP5304838B2 (en) 2011-04-27 2011-04-27 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011098889A JP5304838B2 (en) 2011-04-27 2011-04-27 Image forming apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001196597A Division JP2003015067A (en) 2001-06-28 2001-06-28 Image forming device

Publications (2)

Publication Number Publication Date
JP2011164645A JP2011164645A (en) 2011-08-25
JP5304838B2 true JP5304838B2 (en) 2013-10-02

Family

ID=44595309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011098889A Expired - Lifetime JP5304838B2 (en) 2011-04-27 2011-04-27 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP5304838B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015067A (en) * 2001-06-28 2003-01-15 Ricoh Co Ltd Image forming device

Also Published As

Publication number Publication date
JP2011164645A (en) 2011-08-25

Similar Documents

Publication Publication Date Title
US7271824B2 (en) Pixel clock generating apparatus, optical writing apparatus using a pixel clock, imaging apparatus, and method for generating pixel clocks
US6791596B2 (en) Method and apparatus for image forming capable of effectively generating pixel clock pulses
JP4404351B2 (en) Pixel clock generation circuit and image forming apparatus
US8005321B2 (en) Pixel clock generator, optical scanner, and image forming apparatus
US7256815B2 (en) Image forming method, image forming apparatus, optical scan device, and image forming apparatus using the same
US6038051A (en) Light scanning device, optical device, and scanning method of optical device
US20070058255A1 (en) Optical scanner and image forming apparatus
JP2007079295A (en) Multi-beam light source device, optical scanner, and image forming apparatus
JP2005096094A (en) Color image forming apparatus, semiconductor laser modulation driving apparatus and image forming apparatus
US7050080B2 (en) Image forming apparatus for controlling image writing by adjusting image clock
JP5441835B2 (en) Image forming apparatus
JP3227226B2 (en) Image forming device
JP2003279873A (en) Optical scanner and image formation device
US5703860A (en) Optical imaging recording system for performing image recording by focusing modulated light beams
JP2003215487A (en) Tandem scanning optical device
JP2003185953A (en) Optical scanner and image forming apparatus using the same
JP2003103830A (en) Method of generating pixel clock, pixel clock generating apparatus, and image forming apparatus
JP3945966B2 (en) Image forming apparatus
JP5304838B2 (en) Image forming apparatus
JP2006035703A (en) Optical scanner and imaging device using optical scanner
JP2003015067A (en) Image forming device
JP6624858B2 (en) Image forming apparatus and image forming method
JP2005208323A (en) Optical writing device and imaging apparatus
JP5895547B2 (en) Optical scanning device
JP2003322810A (en) Pixel clock generator, optical scanner, image forming apparatus, and method for correcting displacement of main scan dot

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R151 Written notification of patent or utility model registration

Ref document number: 5304838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

EXPY Cancellation because of completion of term