JP5280119B2 - Semiconductor laser device - Google Patents

Semiconductor laser device Download PDF

Info

Publication number
JP5280119B2
JP5280119B2 JP2008169794A JP2008169794A JP5280119B2 JP 5280119 B2 JP5280119 B2 JP 5280119B2 JP 2008169794 A JP2008169794 A JP 2008169794A JP 2008169794 A JP2008169794 A JP 2008169794A JP 5280119 B2 JP5280119 B2 JP 5280119B2
Authority
JP
Japan
Prior art keywords
solder
layer
laser device
semiconductor laser
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008169794A
Other languages
Japanese (ja)
Other versions
JP2010010509A (en
Inventor
裕隆 井上
靖久 仙庭
進 反町
良彦 伊賀
浩志 守谷
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2008169794A priority Critical patent/JP5280119B2/en
Priority to US12/328,186 priority patent/US7792173B2/en
Publication of JP2010010509A publication Critical patent/JP2010010509A/en
Application granted granted Critical
Publication of JP5280119B2 publication Critical patent/JP5280119B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体レーザ装置に関し、特に、マルチビーム半導体レーザ装置に適用して有効な技術に関するものである。   The present invention relates to a semiconductor laser device, and more particularly to a technique effective when applied to a multi-beam semiconductor laser device.

レーザプリンタなどの情報処理機器の光源として利用されているマルチビーム半導体レーザ装置は、一次元または二次元に配列された複数の発光部を有している。そのため、走査ビーム数を増やすことができ、高速印字が可能となるという利点があることから、その需要が急速に高まっている。   A multi-beam semiconductor laser device used as a light source for information processing equipment such as a laser printer has a plurality of light emitting units arranged one-dimensionally or two-dimensionally. Therefore, there is an advantage that the number of scanning beams can be increased and high-speed printing is possible, so that the demand is rapidly increasing.

マルチビーム半導体レーザ装置は、GaAsなどからなる半導体基板(以下、単に基板という)の主面上に複数の発光部を有する半導体層が積層されたレーザチップを備えている。このレーザチップの主面にはp型電極が形成され、裏面にはn型電極が形成されている。また、p型電極の上部には放熱用のAuメッキ層が形成されている。レーザチップの主面は、Au−Sn合金などからなる半田を介してサブマウント(支持基板)の一面に接続されている。また、サブマウントの他の面には、Cuなどからなるヒートシンクが半田によって接続されている。サブマウントは、ヒートシンクとレーザチップとの線膨張係数差による熱応力を緩和し、かつ放熱性を向上させる役割がある。そのため、サブマウントの材料としては、熱伝導性がよく、熱膨張係数が基板のそれに近い材料、例えばSiC、Si、CuW、AlNなどが用いられる。   The multi-beam semiconductor laser device includes a laser chip in which a semiconductor layer having a plurality of light emitting portions is stacked on a main surface of a semiconductor substrate made of GaAs or the like (hereinafter simply referred to as a substrate). A p-type electrode is formed on the main surface of the laser chip, and an n-type electrode is formed on the back surface. Further, a heat-dissipating Au plating layer is formed on the p-type electrode. The main surface of the laser chip is connected to one surface of the submount (support substrate) via solder made of Au—Sn alloy or the like. A heat sink made of Cu or the like is connected to the other surface of the submount by solder. The submount has a role of relieving thermal stress due to a difference in linear expansion coefficient between the heat sink and the laser chip and improving heat dissipation. Therefore, as the material for the submount, a material having good thermal conductivity and a thermal expansion coefficient close to that of the substrate, for example, SiC, Si, CuW, AlN, or the like is used.

レーザチップの主面をサブマウント側に向けて実装する上記の方式は、ジャンクションダウン方式と呼ばれ、発光部で発生した熱を効率よくサブマウントに逃がすことができる利点がある。しかし、このジャンクションダウン方式は、レーザチップとサブマウントの接合部に応力が加わり易いので、実装時の熱応力によって発光部に歪みが加わり、光学特性にばらつきが生じることが知られている。特に、マルチビーム半導体レーザ装置の場合は、偏光角のビーム間差を抑え、均一な光特性を持ったレーザ素子を実現ことが要求されるため、実装時の熱応力を低減し、発光部に加わる歪みのビーム間差を低減することが重要な課題となる。   The above-described method for mounting the main surface of the laser chip toward the submount side is called a junction down method, and has an advantage that the heat generated in the light emitting part can be efficiently released to the submount. However, it is known that in this junction down method, stress is easily applied to the joint between the laser chip and the submount, so that the light emitting portion is distorted by the thermal stress during mounting, resulting in variations in optical characteristics. In particular, in the case of a multi-beam semiconductor laser device, it is required to suppress a difference in polarization angle between beams and to realize a laser element with uniform optical characteristics. It is an important issue to reduce the difference between applied distortion beams.

ところが、例えば一次元的に配列されたマルチビーム半導体レーザ装置を作製すると、各ビームの偏光方向にばらつきが生じ、偏光角(半導体層内の活性層に平行な方向に対するレーザ光の偏光方向のずれ)のビーム間差が生じるという問題がある。そして、半導体層に剪断歪みが加わると、この剪断歪みに比例してビームの偏光方向が回転することが知られており(M.A.Fritz, IEEE Trans.Comp.Package.Technol., 27(2004) p147)、上記の偏光角のビーム間差は、各発光部での剪断歪みのビーム間差が原因になっていると考えられる。   However, for example, when a multi-beam semiconductor laser device arranged one-dimensionally is manufactured, the polarization direction of each beam varies, and the polarization angle (the deviation of the polarization direction of the laser beam from the direction parallel to the active layer in the semiconductor layer) is generated. There is a problem that a difference between beams is generated. It is known that when shear strain is applied to a semiconductor layer, the polarization direction of the beam rotates in proportion to the shear strain (MAFritz, IEEE Trans.Comp.Package.Technol., 27 (2004) p147 ), It is considered that the difference in polarization angle between the beams is caused by the difference in shear strain between the light emitting portions.

上記した剪断歪みの相対差について、図13および図14を参照しながら説明する。なお、ここでは、基板の線膨張係数がサブマウントのそれよりも大きい場合について考察する。   The relative difference in shear strain described above will be described with reference to FIGS. 13 and 14. Here, a case where the linear expansion coefficient of the substrate is larger than that of the submount will be considered.

レーザチップ1は、200℃〜300℃の温度下でAu−Snなどの半田によってサブマウントに接合される。半田接合後(実装後)に温度が室温まで下がると、サブマウントが基板3よりも収縮し難い(線膨張係数が小さい)ため、サブマウントに近い側(p型電極8およびAuメッキ層9が形成された主面側)では半導体層5が水平方向の外向きに引っ張られるが、n型電極2が形成された裏面側では半導体層5が水平方向の内向きに圧縮される(図13参照)。ここで、水平方向とは、半導体層5と基板3との接合面に平行な方向であり、垂直方向とは、半導体層5と基板3との接合面に垂直な方向、すなわちレーザチップ1の共振器方向に垂直な方向と定義する。   The laser chip 1 is bonded to the submount with solder such as Au—Sn at a temperature of 200 ° C. to 300 ° C. When the temperature drops to room temperature after solder bonding (after mounting), the submount is less likely to shrink than the substrate 3 (the coefficient of linear expansion is small), so the side closer to the submount (the p-type electrode 8 and the Au plating layer 9 are Although the semiconductor layer 5 is pulled outward in the horizontal direction on the main surface side formed, the semiconductor layer 5 is compressed inward in the horizontal direction on the back side where the n-type electrode 2 is formed (see FIG. 13). ). Here, the horizontal direction is a direction parallel to the bonding surface between the semiconductor layer 5 and the substrate 3, and the vertical direction is a direction perpendicular to the bonding surface between the semiconductor layer 5 and the substrate 3, that is, the laser chip 1. It is defined as the direction perpendicular to the resonator direction.

図13の斜線で示した平行四辺形は、各発光部6での剪断変形の様子を表しており、この各発光部6での剪断歪みをプロットすると図14のようになる。なお、図13および図14では、左端の発光部6から順にLD1、LD2…と番号を付けた。図13から分かるように、実装後の垂直・水平剪断歪みは、発光部6ごとに方向と大きさが異なり、剪断歪みのビーム間差が生じることが分かる。なお、基板3の線膨張係数がサブマウントのそれより小さい場合には、図14の発光部6における剪断歪みの符号が逆になる。このように、実装後には各発光部6に対して異なる剪断歪みが加わることから、マルチビーム半導体レーザ装置では、ビーム毎の偏光角が異なり、偏光角のビーム間差が生じる。   The parallelograms indicated by the diagonal lines in FIG. 13 represent the state of shear deformation in each light emitting unit 6, and the shear strain in each light emitting unit 6 is plotted as shown in FIG. In FIG. 13 and FIG. 14, the numbers LD1, LD2,. As can be seen from FIG. 13, the vertical / horizontal shear strain after mounting differs in direction and magnitude for each light-emitting portion 6, and it can be seen that there is a difference between shear strain beams. When the linear expansion coefficient of the substrate 3 is smaller than that of the submount, the sign of the shear strain in the light emitting unit 6 in FIG. 14 is reversed. As described above, since different shear strains are applied to the respective light emitting units 6 after mounting, in the multi-beam semiconductor laser device, the polarization angle for each beam is different, and a difference in polarization angle between beams occurs.

上記した偏光角の回転を抑える方法および、実装後の発光部に加わる歪みを低減する方法として、例えば特開2002−246696号公報(特許文献1)には、レーザチップの活性層に平行な方向に対するレーザ光の偏光方向のずれを改善する手段が提案されている。この提案は、光射出点をチップの幅方向の中央位置から意図的に変位させた位置に配置することによって、偏光方向のずれを改善するものである。   As a method for suppressing the rotation of the polarization angle and a method for reducing distortion applied to the light emitting part after mounting, for example, Japanese Patent Laid-Open No. 2002-246696 (Patent Document 1) discloses a direction parallel to the active layer of a laser chip. Means for improving the deviation of the polarization direction of the laser beam with respect to the laser beam have been proposed. This proposal improves the deviation of the polarization direction by arranging the light emission point at a position intentionally displaced from the center position in the width direction of the chip.

また、特開平07−202323号公報(特許文献2)には、複数の半導体レーザ素子が形成された領域の外側に、使用時に発光しない疑似レーザ素子を形成し、この疑似レーザ素子に熱応力を吸収させることによって、均一な光特性を有するマルチビーム半導体レーザ装置を得る手段が提案されている。
特開2002−246696号公報 特開平07−202323号公報
Japanese Patent Application Laid-Open No. 07-202323 (Patent Document 2) discloses that a pseudo laser element that does not emit light during use is formed outside a region where a plurality of semiconductor laser elements are formed, and thermal stress is applied to the pseudo laser element. Means have been proposed for obtaining a multi-beam semiconductor laser device having uniform optical characteristics by absorption.
JP 2002-246696 A Japanese Patent Application Laid-Open No. 07-202323

本発明者の検討によれば、特許文献1に記載された提案は、一つの半導体基板上に等間隔に配置される複数の発光点を有し、かつビーム毎の偏光角が異なるマルチビーム半導体レーザ装置には適用することができない。また、特許文献2に記載されたような疑似レーザ素子を形成する方法は、本発明者らの研究によると、直歪みのビーム間差を低減することはできるが、図13および図14で示したような剪断歪みのビーム間差に関しては、十分な低減効果が得られない。   According to the study of the present inventor, the proposal described in Patent Document 1 is a multi-beam semiconductor having a plurality of light emitting points arranged at equal intervals on one semiconductor substrate and having different polarization angles for each beam. It cannot be applied to a laser device. Further, according to the research of the present inventors, the method of forming a pseudo laser element as described in Patent Document 2 can reduce the difference between direct distortion beams, but is shown in FIG. 13 and FIG. With respect to the difference in shear strain between beams, a sufficient reduction effect cannot be obtained.

また、本発明者の検討によれば、半田を介してレーザチップをサブマウントに実装した場合、ビーム毎の偏光角のばらつきは、レーザチップのAuメッキ層と半田との界面における半田の濡れ量の不均一によっても生じることが見出された。   Further, according to the study of the present inventor, when the laser chip is mounted on the submount via the solder, the variation in the polarization angle for each beam is the amount of solder wetting at the interface between the Au plating layer of the laser chip and the solder. It has been found that it is also caused by non-uniformity of

本発明の目的は、実装後の発光部に加わる剪断歪みのビーム間差を抑制し、偏光角ビーム間差の小さいマルチビーム半導体レーザ装置を提供することにある。   An object of the present invention is to provide a multi-beam semiconductor laser device that suppresses a difference in shear strain between beams applied to a light emitting portion after mounting and has a small difference in polarization angle between beams.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本願の一発明による半導体レーザ装置は、半導体基板と、前記半導体基板の第1の面に形成された第1導電型のカソード電極と、前記半導体基板の第2の面上に形成され、かつ、その内部に複数の発光部を有する半導体層と、前記複数の発光部のそれぞれの上方に形成された第2導電型のアノード電極と、前記アノード電極のそれぞれの表面に形成された放熱用のメッキ層とを有するマルチビーム構造の半導体チップを備え、
前記メッキ層のそれぞれが半田を介して支持基板の第1の面に接合されることによって、前記半導体チップが前記支持基板に実装され、
前記メッキ層と前記半田との界面の一部には、前記半田に対して濡れ性を有する材料で構成されたメタル層が介在し、前記界面の他部には、前記半田に対して濡れ性を有しない材料で構成されたバリアメタル層が介在しているものである。
A semiconductor laser device according to an invention of the present application is formed on a semiconductor substrate, a first conductivity type cathode electrode formed on a first surface of the semiconductor substrate, a second surface of the semiconductor substrate, and A semiconductor layer having a plurality of light emitting portions therein, a second conductivity type anode electrode formed above each of the plurality of light emitting portions, and a heat dissipation plating formed on each surface of the anode electrode A multi-beam semiconductor chip having a layer,
Each of the plated layers is bonded to the first surface of the support substrate via solder, whereby the semiconductor chip is mounted on the support substrate,
A metal layer made of a material having wettability with respect to the solder is interposed in part of the interface between the plating layer and the solder, and wettability with respect to the solder is interposed in the other part of the interface. A barrier metal layer made of a material that does not have a gap is interposed.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

[メタル層と半田の接触面積:バリアメタル層と半田の接触面積の比]を発光部ごとに制御することにより、偏光角のビーム位置依存性が相殺されるので、偏光角ビーム間差の小さいマルチビーム半導体レーザ装置を実現することができる。   By controlling [the ratio of the contact area between the metal layer and the solder: the contact area between the barrier metal layer and the solder] for each light emitting portion, the beam position dependency of the polarization angle is canceled out, so the difference between the polarization angle beams is small. A multi-beam semiconductor laser device can be realized.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted. Also, in the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

(実施の形態1)
本実施の形態では、凸状のリッジ部を有するマルチビーム半導体レーザ装置に本発明を適用した例について説明する。
(Embodiment 1)
In this embodiment, an example in which the present invention is applied to a multi-beam semiconductor laser device having a convex ridge portion will be described.

図1は、本実施の形態のマルチビーム半導体レーザ装置の要部断面図である。図1に示すように、半導体レーザ装置のレーザチップ1は、GaAs(線膨張係数=6.4×10−6/K)からなる基板3の主面上に、複数個(本実施の形態では2個)の凸状のリッジ部4を備えた半導体層5を積層したものであり、2個のリッジ部4のそれぞれの下方の半導体層5内には発光部6が形成されている。2個のリッジ部4は、レーザチップ1の共振器方向に延在し、電流が狭窄されて供給される給電部となっている。 FIG. 1 is a cross-sectional view of the main part of the multi-beam semiconductor laser device of the present embodiment. As shown in FIG. 1, a plurality of laser chips 1 (in this embodiment, in the present embodiment) are formed on a main surface of a substrate 3 made of GaAs (linear expansion coefficient = 6.4 × 10 −6 / K). A semiconductor layer 5 having two (2) convex ridges 4 is laminated, and a light emitting part 6 is formed in the semiconductor layer 5 below each of the two ridges 4. The two ridge portions 4 extend in the direction of the resonator of the laser chip 1 and serve as a power feeding portion to which a current is constricted and supplied.

上記リッジ部4の両側面とその近傍の半導体層5上には絶縁層7が形成されており、絶縁層7の上部には、独立電極であるp型電極(アノード電極)8がリッジ部4の上面と接するように形成されている。また、p型電極8の表面には、放熱用のAuメッキ層9が形成されている。一方、基板3の裏面には、共通電極であるn型電極(カソード電極)2が形成されている。n型電極2は、例えばTi層と、このTi層の上にPt層およびAu層を順次積層した金属膜からなる。   An insulating layer 7 is formed on both side surfaces of the ridge portion 4 and on the semiconductor layer 5 in the vicinity thereof. A p-type electrode (anode electrode) 8 which is an independent electrode is formed on the ridge portion 4 on the insulating layer 7. It is formed so as to be in contact with the upper surface. Further, a heat radiating Au plating layer 9 is formed on the surface of the p-type electrode 8. On the other hand, an n-type electrode (cathode electrode) 2 that is a common electrode is formed on the back surface of the substrate 3. The n-type electrode 2 is made of, for example, a Ti layer and a metal film in which a Pt layer and an Au layer are sequentially stacked on the Ti layer.

上記レーザチップ1は、SiC(線膨張係数=4.0×10−6/K)、またはAlN(線膨張係数=4.8×10−6/K)からなるサブマウント(支持基板)13の下面に半田10によって実装されている。半田10は、例えばAu−Sn合金からなる。なお、図示は省略するが、サブマウント13の上面には、Cuからなるヒートシンクが半田によって接続されている。 The laser chip 1 has a submount (support substrate) 13 made of SiC (linear expansion coefficient = 4.0 × 10 −6 / K) or AlN (linear expansion coefficient = 4.8 × 10 −6 / K). It is mounted on the lower surface with solder 10. The solder 10 is made of, for example, an Au—Sn alloy. Although not shown, a heat sink made of Cu is connected to the upper surface of the submount 13 by solder.

本実施の形態の半導体レーザ装置は、レーザチップ1とサブマウント13の接続部が、以下のような構造になっている。すなわち、レーザチップ1のAuメッキ層9の表面には、上記半田10に対して濡れ性を有しない材料で構成されたバリアメタル層11が形成されており、このバリアメタル層11の表面の一部には、半田10に対して濡れ性を有する材料で構成されたメタル層12が積層されている。半田10に対して濡れ性を有しないバリアメタル層11は、例えばTi層と、このTi層の上に積層されたPt層とで構成されている。また、半田10に対して濡れ性を有するメタル層12は、Auからなる。   In the semiconductor laser device of the present embodiment, the connection portion between the laser chip 1 and the submount 13 has the following structure. That is, a barrier metal layer 11 made of a material that does not wet the solder 10 is formed on the surface of the Au plating layer 9 of the laser chip 1. A metal layer 12 made of a material having wettability with respect to the solder 10 is laminated on the part. The barrier metal layer 11 that has no wettability with respect to the solder 10 is composed of, for example, a Ti layer and a Pt layer laminated on the Ti layer. The metal layer 12 having wettability with respect to the solder 10 is made of Au.

従って、レーザチップ1とサブマウント13の間に介在する半田10は、その一部がバリアメタル層11と接しており、他の一部がメタル層12と接している。ここで、バリアメタル層11は半田10に対して濡れ性を有しないので、バリアメタル層11と半田10は、互いに接触しているが接合はしていない。これに対し、メタル層12と半田10が接している領域では、メタル層12(=Au)が半田10(=Au−Sn)に対して濡れ性を有しているので、メタル層12と半田10は、Au−Sn合金結合によって互いに接合されている。なお、図1では、メタル層12と半田10が互いに分離しているように示されているが、実際は、メタル層12が半田10中に溶融した状態になっているので、両者の境界は不明瞭である。   Therefore, a part of the solder 10 interposed between the laser chip 1 and the submount 13 is in contact with the barrier metal layer 11 and the other part is in contact with the metal layer 12. Here, since the barrier metal layer 11 does not have wettability with respect to the solder 10, the barrier metal layer 11 and the solder 10 are in contact with each other but are not joined. On the other hand, in the region where the metal layer 12 and the solder 10 are in contact, the metal layer 12 (= Au) has wettability with respect to the solder 10 (= Au—Sn). 10 are joined together by Au—Sn alloy bonding. In FIG. 1, the metal layer 12 and the solder 10 are illustrated as being separated from each other. However, since the metal layer 12 is actually melted in the solder 10, the boundary between the two is not good. It is clear.

一方、サブマウント13の下面には、レーザチップ1の2個のリッジ部4と対向するように2個のサブマウント電極14が形成されており、これらのサブマウント電極14と半田10が互いに接触している。サブマウント電極14は、例えばTi層と、このTi層の上に積層されたPt層と、このPt層の上に積層されたAu層とで構成されている。すなわち、サブマウント電極14の表面は、半田10(=Au−Sn)に対して濡れ性を有する材料(=Au)で構成されているので、サブマウント電極14と半田10は、Au−Sn合金結合によって互いに接合されている。   On the other hand, two submount electrodes 14 are formed on the lower surface of the submount 13 so as to face the two ridge portions 4 of the laser chip 1, and these submount electrodes 14 and the solder 10 are in contact with each other. doing. The submount electrode 14 includes, for example, a Ti layer, a Pt layer stacked on the Ti layer, and an Au layer stacked on the Pt layer. That is, since the surface of the submount electrode 14 is made of a material (= Au) having wettability with respect to the solder 10 (= Au—Sn), the submount electrode 14 and the solder 10 are made of an Au—Sn alloy. They are joined together by a bond.

このように、レーザチップ1と半田10が互いに接触している領域では、メタル層12と半田10の接触面のみが互いに接合されており、バリアメタル層11と半田10の接触面は、熱や電気を伝えるが、互いに接合されていない。   As described above, in the region where the laser chip 1 and the solder 10 are in contact with each other, only the contact surfaces of the metal layer 12 and the solder 10 are bonded to each other, and the contact surfaces of the barrier metal layer 11 and the solder 10 are They conduct electricity but are not joined together.

前述したように、半田10を介してレーザチップ1をサブマウント13に実装した場合、ビームの偏光角が発光部6ごとにばらつく一因は、各発光部6に形成されたAuメッキ層9と半田10との界面における半田10の濡れ量の不均一である。   As described above, when the laser chip 1 is mounted on the submount 13 via the solder 10, the reason why the polarization angle of the beam varies for each light emitting part 6 is that the Au plating layer 9 formed in each light emitting part 6 The amount of wetting of the solder 10 at the interface with the solder 10 is not uniform.

そこで、本実施の形態では、前記図13に示した各発光部6における剪断歪みの方向と大きさとを考慮し、[メタル層12と半田10の接触面積:バリアメタル層11と半田10の接触面積]の比を発光部6ごとに制御する。これにより、偏光角のビーム位置依存性が相殺されるので、偏光角ビーム間差の小さいマルチビーム半導体レーザ装置を実現することができる。   Therefore, in the present embodiment, the direction and magnitude of the shear strain in each light emitting section 6 shown in FIG. 13 is considered, and [the contact area between the metal layer 12 and the solder 10: the contact between the barrier metal layer 11 and the solder 10] The ratio of the area] is controlled for each light emitting unit 6. As a result, the beam position dependency of the polarization angle is canceled out, so that a multi-beam semiconductor laser device with a small difference between the polarization angle beams can be realized.

次に、図2を用いて、レーザチップ1の半導体層5の詳細な構造を説明する。図2は、レーザチップ1の素子一個分の領域を示す拡大断面図である。   Next, the detailed structure of the semiconductor layer 5 of the laser chip 1 will be described with reference to FIG. FIG. 2 is an enlarged cross-sectional view showing a region corresponding to one element of the laser chip 1.

レーザチップ1は、例えばn型のGaAsからなる基板3を有しており、その主面には、半導体層5が形成されている。半導体層5は、主面に垂直な方向に沿って順次積層されたn型クラッド層15、多重量子井戸構造(multi-quantum well)を備えた活性層16、p型第1クラッド層17、p型エッチングストップ層18によって構成されている。また、半導体層5の上部のリッジ部4は、p型第2クラッド層19およびp型コンタクト層20によって構成されている。   The laser chip 1 has a substrate 3 made of, for example, n-type GaAs, and a semiconductor layer 5 is formed on the main surface thereof. The semiconductor layer 5 includes an n-type cladding layer 15 sequentially stacked along a direction perpendicular to the main surface, an active layer 16 having a multi-quantum well structure, a p-type first cladding layer 17, A mold etching stop layer 18 is used. The ridge portion 4 on the upper side of the semiconductor layer 5 is constituted by a p-type second cladding layer 19 and a p-type contact layer 20.

ここで、上記半導体層5の材料および厚さの一例を示す。n型クラッド層15は、厚さ2.0μmのAlGaInPで形成されている。活性層16は、障壁層の厚さが5nmのAlGaInP層からなり、井戸層は、厚さ6nmのGaInP層からなり、3層となる多重量子井戸構造となっている。p型第1クラッド層17、p型エッチングストップ層18およびp型第2クラッド層19は、いずれもAlGaInPで形成されている。p型第1クラッド層17は、厚さ0.3μm、p型エッチングストップ層18は、厚さ20nm、p型第2クラッド層19は、厚さ1.2μmである。また、p型コンタクト層20は、厚さ0.4μmのGaAsで形成されている。   Here, an example of the material and thickness of the semiconductor layer 5 is shown. The n-type cladding layer 15 is made of AlGaInP having a thickness of 2.0 μm. The active layer 16 is made of an AlGaInP layer having a barrier layer thickness of 5 nm, and the well layer is made of a GaInP layer having a thickness of 6 nm, and has a multi-quantum well structure having three layers. The p-type first cladding layer 17, the p-type etching stop layer 18 and the p-type second cladding layer 19 are all made of AlGaInP. The p-type first cladding layer 17 has a thickness of 0.3 μm, the p-type etching stop layer 18 has a thickness of 20 nm, and the p-type second cladding layer 19 has a thickness of 1.2 μm. The p-type contact layer 20 is made of GaAs having a thickness of 0.4 μm.

基板3の主面側には、リッジ部4の表面(上面)を除いて絶縁層7が形成されている。絶縁層7は、例えば酸化シリコン膜と、この酸化シリコン膜上に形成されたPSG膜とで構成されている。絶縁層7は、リッジ部4の各側面(両側面)を含み、かつ基板3の上面の一部を覆う構造になっているが、リッジ部4の表面(上面)を除き、基板3の上面全体を覆っていてもよい。   An insulating layer 7 is formed on the main surface side of the substrate 3 except for the surface (upper surface) of the ridge portion 4. The insulating layer 7 is composed of, for example, a silicon oxide film and a PSG film formed on the silicon oxide film. The insulating layer 7 includes each side surface (both side surfaces) of the ridge portion 4 and has a structure covering a part of the upper surface of the substrate 3, but the upper surface of the substrate 3 except for the surface (upper surface) of the ridge portion 4. It may cover the whole.

リッジ部4の上部および絶縁層7の上部には、p型電極8が形成されている。p型電極8の一部は、リッジ部4のp型コンタクト層20に接続されている。また、p型電極8の端部は、基板3の両側縁にまで至らないように、絶縁層7の上で終端している。すなわち、p型電極8は、絶縁層7の上で分離された独立電極となっており、各半導体レーザ素子のリッジ部4に個別に電圧を印加することができるようになっている。p型電極8は、例えばTi層と、このTi層の上にPt層およびAu層を順次積層した金属膜からなり、全体の厚さは、0.5μmである。   A p-type electrode 8 is formed on the ridge 4 and the insulating layer 7. A part of the p-type electrode 8 is connected to the p-type contact layer 20 of the ridge portion 4. Further, the end portion of the p-type electrode 8 is terminated on the insulating layer 7 so as not to reach both side edges of the substrate 3. That is, the p-type electrode 8 is an independent electrode separated on the insulating layer 7 so that a voltage can be individually applied to the ridge portion 4 of each semiconductor laser element. The p-type electrode 8 is made of, for example, a Ti layer and a metal film in which a Pt layer and an Au layer are sequentially laminated on the Ti layer, and the overall thickness is 0.5 μm.

p型電極8の上部には、基板3よりも熱伝導率が高いAuメッキ層9が形成されている。Auメッキ層9は、3μm〜7μmと厚く形成されている。一方、基板3の裏面には、n型電極2が形成されている。n型電極2は、例えばTi、PtおよびAuを順次積層した金属多層膜からなり、全体の厚さは、0.5μmである。   An Au plating layer 9 having a higher thermal conductivity than that of the substrate 3 is formed on the p-type electrode 8. The Au plating layer 9 is formed as thick as 3 μm to 7 μm. On the other hand, an n-type electrode 2 is formed on the back surface of the substrate 3. The n-type electrode 2 is made of, for example, a metal multilayer film in which Ti, Pt, and Au are sequentially laminated, and the overall thickness is 0.5 μm.

次に、上記レーザチップ1をサブマウント13に実装する方法について、図3〜図8を用いて説明する。ここで、図3〜図8は、ウエハ状態にある基板3のレーザ素子1個分の領域を示す断面図である。   Next, a method for mounting the laser chip 1 on the submount 13 will be described with reference to FIGS. Here, FIG. 3 to FIG. 8 are cross-sectional views showing a region for one laser element of the substrate 3 in a wafer state.

まず、図3に示すように、周知のウエハプロセスに従って、基板3の主面に凸状のリッジ部4を有する半導体層5を形成した後、リッジ部4の上面を除く半導体層5の上部に絶縁層7を形成し、続いて絶縁層7の上部にp型電極8を形成する。   First, as shown in FIG. 3, a semiconductor layer 5 having a convex ridge portion 4 is formed on the main surface of the substrate 3 in accordance with a well-known wafer process, and then the upper portion of the semiconductor layer 5 excluding the upper surface of the ridge portion 4 is formed. The insulating layer 7 is formed, and then the p-type electrode 8 is formed on the insulating layer 7.

次に、図4に示すように、Auメッキ層9が形成される領域を開口したフォトレジスト膜22をp型電極8の上部に形成した後、図5に示すように、電解メッキ法を用いてp型電極8の上部にAuメッキ層9を形成する。このとき、Auメッキ層9は、フォトレジスト膜22で覆われていない領域のp型電極8上に形成される。   Next, as shown in FIG. 4, after a photoresist film 22 having an opening in the region where the Au plating layer 9 is to be formed is formed on the p-type electrode 8, an electrolytic plating method is used as shown in FIG. An Au plating layer 9 is formed on the p-type electrode 8. At this time, the Au plating layer 9 is formed on the p-type electrode 8 in a region not covered with the photoresist film 22.

次に、図6に示すように、Auメッキ層9の上部にTi層とPt層とからなるバリアメタル層11を蒸着形成し、続いてこのバリアメタル層11の上部にAu層からなるメタル層12を蒸着形成する。   Next, as shown in FIG. 6, a barrier metal layer 11 composed of a Ti layer and a Pt layer is deposited on the Au plating layer 9, and then a metal layer composed of an Au layer is formed on the barrier metal layer 11. 12 is formed by vapor deposition.

次に、フォトレジスト膜22を除去した後、図7に示すように、メタル層12の一部が露出するフォトレジスト膜23を基板3上に形成し、フォトレジスト膜23の底部に露出したメタル層12をウェットエッチングで除去する。   Next, after removing the photoresist film 22, as shown in FIG. 7, a photoresist film 23 in which a part of the metal layer 12 is exposed is formed on the substrate 3, and the metal exposed at the bottom of the photoresist film 23 is formed. Layer 12 is removed by wet etching.

次に、フォトレジスト膜23を除去した後、図8に示すように、p型電極8をパターニングして素子ごとに分離し、さらに基板3の裏面にn型電極2を形成する。その後、ウエハ状態にある基板3を劈開することによってレーザチップ1に個片化し、このレーザチップ1を半田10によってサブマウント13の下面に実装することにより、図1に示す半導体レーザ装置が得られる。   Next, after removing the photoresist film 23, as shown in FIG. 8, the p-type electrode 8 is patterned to separate each element, and the n-type electrode 2 is formed on the back surface of the substrate 3. Thereafter, the substrate 3 in the wafer state is cleaved to be separated into laser chips 1 and the laser chip 1 is mounted on the lower surface of the submount 13 with the solder 10 to obtain the semiconductor laser device shown in FIG. .

図9は、本実施の形態のマルチビーム半導体レーザ装置の全体構成を示す要部破断斜視図、図10は、図9の一部を拡大して示す斜視図である。   FIG. 9 is a fragmentary perspective view showing the overall configuration of the multi-beam semiconductor laser device of the present embodiment, and FIG. 10 is an enlarged perspective view showing a part of FIG.

マルチビーム半導体レーザ装置は、円盤状のステム30と、このステム30の上面を覆うキャップ31とを備えたパッケージ(封止容器)を有しており、キャップ31の内部にはレーザチップ1が封止されている。ステム30は、直径が5.6mm程度、厚さが1.2mm程度のFe合金からなる。キャップ31の底部の外周に設けられたフランジ部32は、ステム30の上面に固定されている。また、キャップ31の上面の中央部分には、透明なガラス板33が接合された丸穴34が設けられている。   The multi-beam semiconductor laser device has a package (sealing container) including a disc-shaped stem 30 and a cap 31 covering the upper surface of the stem 30, and the laser chip 1 is sealed inside the cap 31. It has been stopped. The stem 30 is made of an Fe alloy having a diameter of about 5.6 mm and a thickness of about 1.2 mm. A flange portion 32 provided on the outer periphery of the bottom portion of the cap 31 is fixed to the upper surface of the stem 30. In addition, a round hole 34 to which a transparent glass plate 33 is bonded is provided at the center portion of the upper surface of the cap 31.

ステム30の上面の中央近傍には、例えばCuのような熱伝導性が良好な金属からなるヒートシンク35が搭載されている。このヒートシンク35は、ロウ材(図示せず)を介してステム30の上面に接合されている。ヒートシンク35の一側面には、半田(図示せず)を介してサブマウント13が固定されており、このサブマウント13の一面にレーザチップ1が実装されている。   Near the center of the upper surface of the stem 30, a heat sink 35 made of a metal having good thermal conductivity, such as Cu, is mounted. The heat sink 35 is joined to the upper surface of the stem 30 via a brazing material (not shown). The submount 13 is fixed to one side of the heat sink 35 via solder (not shown), and the laser chip 1 is mounted on one side of the submount 13.

レーザチップ1の一面には、図9および図10には示さないn型電極2が形成されており、このn型電極2とヒートシンク35とがAuワイヤ36によって電気的に接続されている。すなわち、レーザチップは、発光部6が形成された主面側をサブマウント13と対向させるジャンクションダウン方式によって、サブマウント13の表面に実装されている。   An n-type electrode 2 not shown in FIGS. 9 and 10 is formed on one surface of the laser chip 1, and the n-type electrode 2 and the heat sink 35 are electrically connected by an Au wire 36. That is, the laser chip is mounted on the surface of the submount 13 by a junction down system in which the main surface side on which the light emitting unit 6 is formed is opposed to the submount 13.

レーザチップ1は、その両端部(図1では上端部および下端部)からレーザ光を出射する。そのため、レーザチップ1を支持するサブマウント13は、チップ実装面がステム30の上面に対して垂直な方向を向くようにヒートシンク35に固定されている。レーザチップ1の上端部から放射されたレーザ光は、キャップ31の丸穴34を通じて外部に放射される。   The laser chip 1 emits laser light from its both ends (upper end and lower end in FIG. 1). Therefore, the submount 13 that supports the laser chip 1 is fixed to the heat sink 35 so that the chip mounting surface faces a direction perpendicular to the upper surface of the stem 30. Laser light emitted from the upper end of the laser chip 1 is emitted to the outside through the round hole 34 of the cap 31.

ステム30の下面には、6本のリード37a、37b、37c、37d、37e、37fが取り付けられている。ステム30の上面側に突出したリード37a、37b、37e、37fのそれぞれの上端部とヒートシンク35は、Auワイヤ38によって電気的に接続されている。また、リード37cは、ステム30の下面に固定されており、ステム30と電気的に等電位状態になっている。   Six leads 37a, 37b, 37c, 37d, 37e, and 37f are attached to the lower surface of the stem 30. The upper ends of the leads 37a, 37b, 37e, and 37f protruding to the upper surface side of the stem 30 and the heat sink 35 are electrically connected by Au wires 38. The lead 37 c is fixed to the lower surface of the stem 30 and is in an electrically equipotential state with the stem 30.

(実施の形態2)
図11は、本実施の形態のマルチビーム半導体レーザ装置の要部断面図である。本実施の形態のマルチビーム半導体レーザ装置は、前記実施の形態1と同様、レーザチップ1とサブマウント13の間に介在する半田10の一部がバリアメタル層11と接しており、他の一部がメタル層12と接している。すなわち、メタル層12は半田10に対して濡れ性を有する材料で構成されているので、メタル層12と半田10の接触面は互いに接合されている。一方、バリアメタル層11は半田10に対して濡れ性を有しない材料で構成されているので、バリアメタル層11と半田10の接触面は、熱や電気を伝えるが、互いに接合されていない。
(Embodiment 2)
FIG. 11 is a cross-sectional view of a main part of the multi-beam semiconductor laser device according to the present embodiment. In the multi-beam semiconductor laser device of the present embodiment, a part of the solder 10 interposed between the laser chip 1 and the submount 13 is in contact with the barrier metal layer 11 as in the first embodiment. The portion is in contact with the metal layer 12. That is, since the metal layer 12 is made of a material having wettability to the solder 10, the contact surfaces of the metal layer 12 and the solder 10 are joined to each other. On the other hand, since the barrier metal layer 11 is made of a material that does not have wettability with respect to the solder 10, the contact surface between the barrier metal layer 11 and the solder 10 conducts heat and electricity but is not joined to each other.

また、本実施の形態のマルチビーム半導体レーザ装置は、上記の構成に加え、各リッジ部4におけるAuメッキ層9の中心位置が、その下方の発光部6の中心位置に対して意図的に変位されている。すなわち、各リッジ部4において、Auメッキ層9は、リッジ部4の中心位置に対して非対称に形成されている。   Further, in the multi-beam semiconductor laser device of the present embodiment, in addition to the above configuration, the center position of the Au plating layer 9 in each ridge portion 4 is intentionally displaced with respect to the center position of the light emitting portion 6 therebelow. Has been. That is, in each ridge portion 4, the Au plating layer 9 is formed asymmetrically with respect to the center position of the ridge portion 4.

このようにすると、レーザチップ1をサブマウント13に実装する前の段階において、実装後に加わる剪断歪みとは逆方向の剪断歪みを発光部6に加えることができるので、レーザチップ1をサブマウント13に実装した後に発光部6に加わる剪断歪みを低減することができる。これにより、偏光角ビーム間差がさらに小さいマルチビーム半導体レーザ装置を実現することができる。   In this way, in the stage before the laser chip 1 is mounted on the submount 13, it is possible to apply a shear strain in the direction opposite to the shear strain applied after mounting to the light emitting portion 6, so that the laser chip 1 is mounted on the submount 13. It is possible to reduce the shearing strain applied to the light emitting portion 6 after being mounted on. Thereby, it is possible to realize a multi-beam semiconductor laser device in which the difference between polarization angle beams is further small.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

前記実施の形態では、凸状のリッジ部4を備えたレーザチップ1を有するマルチビーム半導体レーザ装置に適用した例を説明したが、例えば図12に示すように、リッジ部4から外れた領域のp型エッチングストップ層18上にp型第2クラッド層19およびp型コンタクト層20が存在するようなレーザチップ1を有するマルチビーム半導体レーザ装置に適用することもできる。   In the above-described embodiment, an example in which the present invention is applied to a multi-beam semiconductor laser device having a laser chip 1 having a convex ridge portion 4 has been described. However, as shown in FIG. The present invention can also be applied to a multi-beam semiconductor laser device having the laser chip 1 in which the p-type second cladding layer 19 and the p-type contact layer 20 exist on the p-type etching stop layer 18.

また、前記実施の形態では、レーザチップ1のp型電極8の表面にAuメッキ層9を形成し、Auメッキ層9の表面には、Au−Sn合金からなる半田10に対して濡れ性を有しないTi層/Pt層からなるバリアメタル層11を形成し、このバリアメタル層11の表面の一部には、半田10に対して濡れ性を有するAuで構成されたメタル層12を形成したが、メッキ層、半田、メタル層およびバリアメタル層は、上記の材料に限定されるものではない。   In the above embodiment, the Au plating layer 9 is formed on the surface of the p-type electrode 8 of the laser chip 1, and the surface of the Au plating layer 9 has wettability with respect to the solder 10 made of an Au—Sn alloy. A barrier metal layer 11 composed of a Ti layer / Pt layer that does not have is formed, and a metal layer 12 made of Au having wettability to the solder 10 is formed on a part of the surface of the barrier metal layer 11. However, the plating layer, the solder, the metal layer, and the barrier metal layer are not limited to the above materials.

また、前記実施の形態では、2個の発光部を備えた2ビーム半導体レーザ装置に本発明を適用した例を例を説明したが、本発明は、3個以上の発光部を備えたマルチビーム半導体レーザ装置に適用できることはもちろんである。   In the above embodiment, an example in which the present invention is applied to a two-beam semiconductor laser device including two light emitting units has been described. However, the present invention is a multi-beam including three or more light emitting units. Of course, it can be applied to a semiconductor laser device.

また、前記実施の形態では、基板3の線膨張係数がサブマウント13のそれよりも小さいマルチビーム半導体レーザ装置に適用した例を説明したが、基板3の線膨張係数がサブマウント13のそれよりも大きいマルチビーム半導体レーザ装置に適用できることはもちろんである。このようなマルチビーム半導体レーザ装置として、CuW(線膨張係数=6.5×10−6/K〜8.3×10−6/K)からなるサブマウントにGaAsからなるレーザチップを実装したマルチビーム半導体レーザ装置を例示することができる。 In the above embodiment, the example in which the linear expansion coefficient of the substrate 3 is applied to the multi-beam semiconductor laser device is smaller than that of the submount 13. However, the linear expansion coefficient of the substrate 3 is larger than that of the submount 13. Of course, the present invention can be applied to a large multi-beam semiconductor laser device. As such multi-beam semiconductor laser device, the multi-mounting the laser chip made of GaAs on the sub-mount made of CuW (linear expansion coefficient = 6.5 × 10 -6 /K~8.3×10 -6 / K) A beam semiconductor laser device can be exemplified.

また、前記実施の形態では、複数個の発光部を備えたマルチビーム半導体レーザ装置に適用した例を例を説明したが、本発明は、単一の発光部を備えたシングルビーム半導体レーザ装置に適用することもできる。すなわち、シングルビーム半導体レーザ装置においては、偏光角のビーム間差という問題は生じないが、偏光角の製造ばらつきの中心値が0(ゼロ)からずれた場合の補正手段として、[メタル層と半田の接触面積:バリアメタル層と半田の接触面積の比]を制御するという本発明の構成を適用することが可能である。   In the above-described embodiment, an example in which the present invention is applied to a multi-beam semiconductor laser device having a plurality of light-emitting portions has been described. However, the present invention is applied to a single-beam semiconductor laser device having a single light-emitting portion. It can also be applied. That is, in the single beam semiconductor laser device, the problem of the difference in polarization angle between the beams does not occur, but as a correction means when the center value of the manufacturing variation of the polarization angle is deviated from 0 (zero), [metal layer and solder It is possible to apply the configuration of the present invention in which the ratio of the contact area of the barrier metal layer to the solder] is controlled.

本発明は、マルチビーム半導体レーザ装置に適用して有効なものである。   The present invention is effective when applied to a multi-beam semiconductor laser device.

本発明の一実施の形態であるマルチビーム半導体レーザ装置を示す要部断面図である。It is principal part sectional drawing which shows the multi-beam semiconductor laser apparatus which is one embodiment of this invention. 図1に示すマルチビーム半導体レーザ装置に実装された半導体チップの部分拡大断面図である。FIG. 2 is a partial enlarged cross-sectional view of a semiconductor chip mounted on the multi-beam semiconductor laser device shown in FIG. 1. 図1に示すマルチビーム半導体レーザ装置の実装方法を示す半導体基板(ウエハ)の要部断面図である。FIG. 2 is a cross-sectional view of a principal part of a semiconductor substrate (wafer) showing a mounting method of the multi-beam semiconductor laser device shown in FIG. 図3に続くマルチビーム半導体レーザ装置の実装方法を示す半導体基板の要部断面図である。FIG. 4 is a fragmentary cross-sectional view of the semiconductor substrate illustrating the mounting method of the multi-beam semiconductor laser device following FIG. 3. 図4に続くマルチビーム半導体レーザ装置の実装方法を示す半導体基板の要部断面図である。FIG. 5 is a main-portion cross-sectional view of the semiconductor substrate showing the mounting method of the multi-beam semiconductor laser device following FIG. 4; 図5に続くマルチビーム半導体レーザ装置の実装方法を示す半導体基板の要部断面図である。FIG. 6 is a cross-sectional view of the principal part of the semiconductor substrate showing the mounting method of the multi-beam semiconductor laser device following FIG. 5. 図6に続くマルチビーム半導体レーザ装置の実装方法を示す半導体基板の要部断面図である。FIG. 7 is a fragmentary cross-sectional view of a semiconductor substrate showing a method for mounting the multi-beam semiconductor laser device following FIG. 6. 図7に続くマルチビーム半導体レーザ装置の実装方法を示す半導体基板の要部断面図である。FIG. 8 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for mounting the multi-beam semiconductor laser device following FIG. 7. 本発明の一実施の形態であるマルチビーム半導体レーザ装置の全体構成を示す要部破断斜視図である。1 is a fragmentary perspective view showing an overall configuration of a multi-beam semiconductor laser device according to an embodiment of the present invention. 図9の一部を拡大して示す斜視図である。It is a perspective view which expands and shows a part of FIG. 本発明の他の実施の形態であるマルチビーム半導体レーザ装置を示す要部断面図である。It is principal part sectional drawing which shows the multi-beam semiconductor laser apparatus which is other embodiment of this invention. 本発明のマルチビーム半導体レーザ装置に実装される半導体チップの別例を示す要部断面図である。It is principal part sectional drawing which shows another example of the semiconductor chip mounted in the multi-beam semiconductor laser apparatus of this invention. 支持基板に実装された後のレーザチップにおける発光部の剪断変形を示す模式図である。It is a schematic diagram which shows the shear deformation of the light emission part in the laser chip after mounting in the support substrate. 図13に示した発光部の剪断歪みをプロットしたグラフである。It is the graph which plotted the shear distortion of the light emission part shown in FIG.

符号の説明Explanation of symbols

1 レーザチップ
2 n型電極(カソード電極)
3 半導体基板
4 リッジ部
5 半導体層
6 発光部
7 絶縁層
8 p型電極(アノード電極)
9 Auメッキ層
10 半田
11 バリアメタル層
12 メタル層
13 サブマウント(支持基板)
14 サブマウント電極
15 n型クラッド層
16 活性層
17 p型第1クラッド層
18 p型エッチングストップ層
19 p型第2クラッド層
20 p型コンタクト層
22、23 フォトレジスト膜
30 ステム
31 キャップ
32 フランジ部
33 ガラス板
34 丸穴
35 ヒートシンク
36 Auワイヤ
37a、37b、37c、37d、37e、37f リード
38 Auワイヤ
1 Laser chip 2 n-type electrode (cathode electrode)
3 Semiconductor substrate 4 Ridge part 5 Semiconductor layer 6 Light emitting part 7 Insulating layer 8 p-type electrode (anode electrode)
9 Au plating layer 10 Solder 11 Barrier metal layer 12 Metal layer 13 Submount (support substrate)
14 submount electrode 15 n-type cladding layer 16 active layer 17 p-type first cladding layer 18 p-type etching stop layer 19 p-type second cladding layer 20 p-type contact layers 22 and 23 photoresist film 30 stem 31 cap 32 flange portion 33 Glass plate 34 Round hole 35 Heat sink 36 Au wire 37a, 37b, 37c, 37d, 37e, 37f Lead 38 Au wire

Claims (6)

半導体基板と、前記半導体基板の第1の面に形成された第1導電型のカソード電極と、前記半導体基板の第2の面上に形成され、かつ、その内部に複数の発光部を有する半導体層と、前記複数の発光部のそれぞれの上方に形成され、互いに隣接する第1リッジ部と第2リッジ部とを備えた複数のリッジ部と、前記複数のリッジ部のそれぞれの上部を含む領域に形成された第2導電型の複数のアノード電極と、前記複数のアノード電極のそれぞれの表面に形成された放熱用の複数のメッキ層とを有するマルチビーム構造の半導体チップを備え、
前記複数のメッキ層のそれぞれが半田を介して支持基板の第1の面に接合されることによって、前記半導体チップが前記支持基板に実装された半導体レーザ装置であって、
前記複数のメッキ層と前記半田とのそれぞれの界面の一部には、前記半田に対して濡れ性を有する材料で構成されたメタル層が介在し、前記界面の他部には、前記半田に対して濡れ性を有しない材料で構成されたバリアメタル層が介在しており、
前記半導体基板の線膨張係数は、前記支持基板の線膨張係数より大きく、
前記第1リッジ部上の前記メタル層は、前記第2リッジ部側に寄った位置に配置され、
前記第2リッジ部上の前記メタル層は、前記第1リッジ部側に寄った位置に配置されていることを特徴とする半導体レーザ装置。
A semiconductor substrate, a first conductivity type cathode electrode formed on the first surface of the semiconductor substrate, and a semiconductor formed on the second surface of the semiconductor substrate and having a plurality of light emitting portions therein A region, a plurality of ridge portions formed above each of the plurality of light emitting portions and having a first ridge portion and a second ridge portion adjacent to each other, and an upper portion of each of the plurality of ridge portions A multi-beam semiconductor chip having a plurality of anode electrodes of the second conductivity type formed on the surface and a plurality of heat-dissipating plating layers formed on the respective surfaces of the anode electrodes;
Each of the plurality of plating layers is bonded to the first surface of the support substrate via solder, whereby the semiconductor chip is mounted on the support substrate,
A metal layer made of a material having wettability with respect to the solder is interposed in a part of each interface between the plurality of plating layers and the solder, and the other part of the interface is connected to the solder. On the other hand, a barrier metal layer composed of a material that does not have wettability is interposed,
The linear expansion coefficient of the semiconductor substrate is larger than the linear expansion coefficient of the support substrate,
The metal layer on the first ridge portion is disposed at a position close to the second ridge portion side,
The semiconductor laser device according to claim 1, wherein the metal layer on the second ridge portion is disposed at a position close to the first ridge portion side .
前記複数のメッキ層はAuからなり、前記半田はAu−Sn合金からなり、前記半田に対して濡れ性を有する材料はAuであることを特徴とする請求項1記載の半導体レーザ装置。   2. The semiconductor laser device according to claim 1, wherein the plurality of plating layers are made of Au, the solder is made of an Au-Sn alloy, and the material having wettability to the solder is Au. 前記半田に対して濡れ性を有しない材料はPtであることを特徴とする請求項2記載の半導体レーザ装置。   3. The semiconductor laser device according to claim 2, wherein the material having no wettability with respect to the solder is Pt. 前記半導体基板はGaAsからなり、前記支持基板はSiCまたはAlNからなることを特徴とする請求項1記載の半導体レーザ装置。   2. The semiconductor laser device according to claim 1, wherein the semiconductor substrate is made of GaAs, and the support substrate is made of SiC or AlN. 前記支持基板の第2の面には、ヒートシンクが接合されていることを特徴とする請求項1記載の半導体レーザ装置。   2. The semiconductor laser device according to claim 1, wherein a heat sink is bonded to the second surface of the support substrate. 前記バリアメタル層は、前記複数のリッジ部のそれぞれの上部の一部に形成されていることを特徴とする請求項1記載の半導体レーザ装置。   2. The semiconductor laser device according to claim 1, wherein the barrier metal layer is formed on a part of each upper portion of the plurality of ridge portions.
JP2008169794A 2007-12-06 2008-06-30 Semiconductor laser device Active JP5280119B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008169794A JP5280119B2 (en) 2008-06-30 2008-06-30 Semiconductor laser device
US12/328,186 US7792173B2 (en) 2007-12-06 2008-12-04 Semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008169794A JP5280119B2 (en) 2008-06-30 2008-06-30 Semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2010010509A JP2010010509A (en) 2010-01-14
JP5280119B2 true JP5280119B2 (en) 2013-09-04

Family

ID=41590620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008169794A Active JP5280119B2 (en) 2007-12-06 2008-06-30 Semiconductor laser device

Country Status (1)

Country Link
JP (1) JP5280119B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380135B2 (en) * 2009-04-03 2014-01-08 日本オクラロ株式会社 Multi-beam semiconductor laser device
JP2012054474A (en) * 2010-09-02 2012-03-15 Opnext Japan Inc Semiconductor laser device
JP5556830B2 (en) * 2012-02-21 2014-07-23 住友電気工業株式会社 Semiconductor device and manufacturing method of semiconductor device
JP6926497B2 (en) * 2017-02-03 2021-08-25 三菱電機株式会社 Semiconductor optical module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3606059B2 (en) * 1998-03-11 2005-01-05 セイコーエプソン株式会社 Surface emitting semiconductor laser and manufacturing method thereof
JP4538920B2 (en) * 2000-08-10 2010-09-08 ソニー株式会社 Semiconductor laser and semiconductor device
JP2003031905A (en) * 2001-07-12 2003-01-31 Hitachi Ltd Multi-beam semiconductor laser element and semiconductor laser
JP2006186090A (en) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd Semiconductor laser device and optical pickup device using the same
JP4908982B2 (en) * 2005-09-30 2012-04-04 シャープ株式会社 Semiconductor laser element

Also Published As

Publication number Publication date
JP2010010509A (en) 2010-01-14

Similar Documents

Publication Publication Date Title
US7792173B2 (en) Semiconductor laser device
JP5465514B2 (en) Optical semiconductor device
US6748001B1 (en) Semiconductor laser device providing laser light of two wavelengths and method of fabricating the same
JP2001168442A (en) Method of manufacturing semiconductor laser element, installation substrate, and support substrate
JP5259166B2 (en) Semiconductor laser device
JPWO2013150715A1 (en) Semiconductor laser device and manufacturing method thereof
JP5280119B2 (en) Semiconductor laser device
JP4811629B2 (en) Semiconductor laser device
KR101517277B1 (en) Multi-beam semiconductor laser apparatus
JP5103008B2 (en) Semiconductor laser device and semiconductor laser device
JP5380135B2 (en) Multi-beam semiconductor laser device
JP4697488B2 (en) Multi-beam semiconductor laser
JP4573882B2 (en) Semiconductor laser device
JP2005101149A (en) Semiconductor light emitting device and its manufacturing method
JP2012054474A (en) Semiconductor laser device
JP2009111065A (en) Optical semiconductor equipment
JP6037484B2 (en) Manufacturing method of semiconductor laser device
JP6334772B2 (en) Multi-beam semiconductor laser device
JP4609700B2 (en) Semiconductor laser device
JP4600733B2 (en) Semiconductor laser device and manufacturing method thereof
JP2008130664A (en) Semiconductor light-emitting element and light-emitting apparatus
WO2013118800A1 (en) Semiconductor device
JP2012134346A (en) Semiconductor laser device
JP4346668B2 (en) Semiconductor laser device
JP2010062245A (en) Semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250