JP5239346B2 - Stress evaluation method using Raman spectroscopy and semiconductor device manufacturing method - Google Patents
Stress evaluation method using Raman spectroscopy and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP5239346B2 JP5239346B2 JP2008005679A JP2008005679A JP5239346B2 JP 5239346 B2 JP5239346 B2 JP 5239346B2 JP 2008005679 A JP2008005679 A JP 2008005679A JP 2008005679 A JP2008005679 A JP 2008005679A JP 5239346 B2 JP5239346 B2 JP 5239346B2
- Authority
- JP
- Japan
- Prior art keywords
- stress
- sample
- evaluation
- scattered light
- raman scattered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、ラマン分光法を用いて試料内のミクロン又はサブミクロンの領域の深さ方向の応力(又は歪み:以下、同じ)を評価する応力評価方法に関し、特に電子デバイス製造工程における応力又は格子歪みのモニタリングに好適な応力評価方法及びその応力評価結果を用いた半導体装置の製造方法に関する。 The present invention relates to a stress evaluation method for evaluating stress in the depth direction (or strain: hereinafter the same) in a micron or submicron region in a sample using Raman spectroscopy, and more particularly to a stress or lattice in an electronic device manufacturing process. The present invention relates to a stress evaluation method suitable for strain monitoring and a semiconductor device manufacturing method using the stress evaluation result.
結晶に応力を加えると格子が歪み、バンド構造が変化して電気特性も変化する。この性質を利用すると、シリコン結晶やガリウム砒素結晶等で形成される電子デバイス(半導体素子)の電気特性を向上させたり、又は電気特性の劣化を抑制することができる。一般的に電子デバイスは3次元構造を有するので、応力を加えて電子デバイスの特性を良好なものとするためには、結晶の3次元応力分布(歪み分布)を如何に制御するかが重要となってくる。 When stress is applied to the crystal, the lattice is distorted, the band structure is changed, and the electrical characteristics are also changed. By utilizing this property, the electrical characteristics of an electronic device (semiconductor element) formed of silicon crystal, gallium arsenide crystal, or the like can be improved, or deterioration of the electrical characteristics can be suppressed. Since electronic devices generally have a three-dimensional structure, it is important to control the three-dimensional stress distribution (strain distribution) of the crystal in order to improve the characteristics of the electronic device by applying stress. It becomes.
応力又は格子歪みを利用した電子デバイスを開発する場合、製造技術が重要なのは勿論であるが、応力を検出し評価する技術も重要となる。従来から、結晶内の応力を評価する方法として、X線回折を用いる方法、電子線回折を用いる方法、及びラマン分光を用いる方法(ラマン分光法)が知られている。 When developing an electronic device using stress or lattice distortion, the manufacturing technique is of course important, but the technique of detecting and evaluating the stress is also important. Conventionally, as a method for evaluating stress in a crystal, a method using X-ray diffraction, a method using electron beam diffraction, and a method using Raman spectroscopy (Raman spectroscopy) are known.
X線回折を用いる方法では、比較的容易に結晶内の応力を測定できるという利点があるものの、X線のビーム径が約1mmと大きいため、近年の微細化された電子デバイス(半導体素子)の応力分布の評価に適用することは困難である。 Although the method using X-ray diffraction has the advantage that the stress in the crystal can be measured relatively easily, the X-ray beam diameter is as large as about 1 mm, so that in recent miniaturized electronic devices (semiconductor elements). It is difficult to apply to the evaluation of stress distribution.
一方、電子線回折を用いる方法は、電子線のビーム径が約1nmと極めて小さいため、空間分解能が高いという利点がある。しかし、電子線の透過能が低いため、試料(結晶)を薄くすることが必要となる。試料を薄くするために切断又は研磨等を行うと、測定面に印加されていた応力が解放されてしまうため、実際の歪みを測定することができなくなってしまう。なお、電子線回折を用いる場合、理論的かつ実験的な工夫を行うことで歪みをより正確に評価する方法もあるが、間接的な評価であるため信頼性の点で十分とはいえない。 On the other hand, the method using electron diffraction has the advantage of high spatial resolution because the beam diameter of the electron beam is as small as about 1 nm. However, since the transmittance of the electron beam is low, it is necessary to make the sample (crystal) thin. When cutting or polishing is performed in order to make the sample thin, the stress applied to the measurement surface is released, so that actual strain cannot be measured. In addition, when using electron beam diffraction, there is a method for more accurately evaluating distortion by theoretically and experimentally devising, but since it is an indirect evaluation, it cannot be said that reliability is sufficient.
一方、ラマン分光法は、レーザー光のビーム径がサブミクロンオーダー(0.2〜1μm)と比較的小さいため、近年の微細化された電子デバイス内における応力分布の評価にも対応することができる。ラマン分光法による一般的な応力測定では、試料の表面(又は断面)からレーザー光を入射し、試料から放出されるラマン散乱光を試料表面側(又は断面側)に配置された検出器で検出し、入射光のスペクトルのピーク位置とラマン散乱光のスペクトル(ラマンスペクトル)のピーク位置とを比較して応力を評価する。 On the other hand, Raman spectroscopy has a relatively small laser beam diameter of the order of submicron (0.2 to 1 μm), and therefore can be applied to the evaluation of stress distribution in recent miniaturized electronic devices. . In general stress measurement by Raman spectroscopy, laser light is incident from the surface (or cross section) of the sample, and Raman scattered light emitted from the sample is detected by a detector arranged on the sample surface side (or cross section). Then, the stress is evaluated by comparing the peak position of the spectrum of the incident light with the peak position of the spectrum of the Raman scattered light (Raman spectrum).
特許文献1には、ラマン分光を用いた応力分布の測定方法の例が記載されている。この特許文献1では、スポット径及び強度分布が既知のレーザー又はX線をスポット径以下の移動量で走査して得たスペクトルと、同一測定系で得られたスポット径内の応力が一様な場合の被測定試料と同一材の応力とスペクトルとの関係、及びレーザー又はX線の強度分布データ等を組み合わせて、スポット径以下の微小部の応力又は応力分布を測定することが記載されている。 Patent Document 1 describes an example of a stress distribution measurement method using Raman spectroscopy. In Patent Document 1, the spectrum obtained by scanning a laser or X-ray with a known spot diameter and intensity distribution with a moving amount equal to or less than the spot diameter and the stress within the spot diameter obtained by the same measurement system are uniform. In this case, it is described that the stress or stress distribution of the minute portion below the spot diameter is measured by combining the relationship between the stress and spectrum of the same material as the sample to be measured and the intensity distribution data of the laser or X-ray. .
その他、本発明に関係すると思われる従来技術として、特許文献2,3に記載されたものがある。特許文献2には、基板の裏面側から励起光を照射してラマンスペクトルを測定することが記載されている。また、特許文献3には、基板をその表面に交差する方向に劈開し、一方の劈開面からレーザー光を入射し反対側の劈開面から出射されるラマン散乱光を検出して、デバイス直下の歪みを評価することが提案されている。
通常、ラマン分光法では、前述したように試料の表面又は断面からレーザー光を入射する。しかし、例えば測定しようとする部分の上に配線やビアコンタクトが形成されていると、レーザー光が配線やビアコンタクトにより反射されてしまうので、応力の評価を行うことができない。 Usually, in Raman spectroscopy, laser light is incident from the surface or cross section of a sample as described above. However, for example, if a wiring or a via contact is formed on a portion to be measured, the laser light is reflected by the wiring or the via contact, so that the stress cannot be evaluated.
また、近年、表面に平行な方向の応力分布だけでなく、深さ方向の応力分布を調べることが要求されるようになった。レーザー光の侵入深さは波長に関係するので、深さ方向の応力分布を調べようとするとレーザー波長を種々変える必要があり、スループットの悪化や分解能のばらつきが問題となる。特許文献2に記載されているように基板の裏面側からレーザー光を照射する場合も、深さ方向の応力分布を調べようとすると同様の問題が発生する。 In recent years, it has become necessary to examine not only the stress distribution in the direction parallel to the surface but also the stress distribution in the depth direction. Since the penetration depth of the laser beam is related to the wavelength, it is necessary to change the laser wavelength in various ways to investigate the stress distribution in the depth direction, which causes a problem of deterioration in throughput and variation in resolution. When laser light is irradiated from the back surface side of the substrate as described in Patent Document 2, a similar problem occurs when an attempt is made to examine the stress distribution in the depth direction.
深さ方向の応力分布を調べる場合、特許文献3に記載されているように試料を切断(劈開)し、切断面を検査することが考えられる。しかし、試料を切断した時点で断面に印加されていた応力が解放されてしまうので、切断前の応力分布を精度よく測定することができない。 When examining the stress distribution in the depth direction, it is conceivable to cut (cleave) the sample and inspect the cut surface as described in Patent Document 3. However, since the stress applied to the cross section at the time of cutting the sample is released, the stress distribution before cutting cannot be measured accurately.
本発明の目的は、試料内の深さ方向の応力分布を高精度に測定できるラマン分光を用いた応力評価方法及びその応力評価結果を用いた半導体装置の製造方法を提供することである。 An object of the present invention is to provide a stress evaluation method using Raman spectroscopy that can measure stress distribution in the depth direction in a sample with high accuracy, and a semiconductor device manufacturing method using the stress evaluation result.
本発明の一観点によれば、第1の面側に応力源となる部材が設けられた試料の深さ方向の応力分布を測定する方法であって、前記試料の前記第1の面の逆側の第2の面を研磨する研磨工程と、前記試料の厚さを測定する厚さ測定工程と、前記第2の面側に設定された評価位置に光を入射してラマン散乱光を検出するラマン散乱光検出工程とを繰り返し、ラマン散乱光のスペクトルから前記評価位置における応力を算出して深さ方向の応力分布を得る応力評価方法が提供される。 According to one aspect of the present invention, there is provided a method for measuring a stress distribution in a depth direction of a sample in which a member serving as a stress source is provided on a first surface side, the reverse of the first surface of the sample. Polishing step for polishing the second surface on the side, thickness measuring step for measuring the thickness of the sample, and detecting the Raman scattered light by making light incident on the evaluation position set on the second surface side A stress evaluation method for obtaining a stress distribution in the depth direction by calculating the stress at the evaluation position from the spectrum of the Raman scattered light is repeated.
本発明においては、応力源となる部材(膜等)が設けられた第1の面の逆側の面(第2の面)を研磨する研磨工程と、試料の厚さを測定する厚さ測定工程と、第2の面側に設定された評価位置に光(レーザー光)を入射してラマン散乱光を検出するラマン散乱光検出工程とを繰り返す。すなわち、第2の面側を研磨する毎に、試料の厚さを測定し、ラマン散乱光を検出する。これにより、試料の厚さを応力との関係が判明し、深さ方向の応力分布が得られる。 In the present invention, a polishing step for polishing a surface (second surface) opposite to the first surface provided with a member (film or the like) serving as a stress source, and a thickness measurement for measuring the thickness of the sample. The process and the Raman scattered light detection process in which light (laser light) is incident on the evaluation position set on the second surface side and Raman scattered light is detected are repeated. That is, every time the second surface side is polished, the thickness of the sample is measured and Raman scattered light is detected. Thereby, the relationship between the thickness of the sample and the stress is clarified, and a stress distribution in the depth direction is obtained.
ラマン散乱光検出工程において、第2の面側に設定された複数の評価位置に順番に光を入射し、各評価位置におけるラマン散乱光を検出すると、第1の面に平行な平面における2次元応力分布を得ることができる。また、第2の面側を研磨する毎に2次元応力分布を得ることにより、3次元応力分布を得ることができる。このようにして3次元応力分布がわかると、任意の面における応力分布を容易に求めることができる。従って、ラマン散乱光検出工程において、第2の面側に設定された複数の評価位置に順番に光を入射し、各評価位置におけるラマン散乱光を検出することが好ましい。 In the Raman scattered light detection step, when light is sequentially incident on a plurality of evaluation positions set on the second surface side and Raman scattered light at each evaluation position is detected, a two-dimensional surface in a plane parallel to the first surface is obtained. Stress distribution can be obtained. In addition, a three-dimensional stress distribution can be obtained by obtaining a two-dimensional stress distribution every time the second surface side is polished. If the three-dimensional stress distribution is known in this way, the stress distribution on an arbitrary surface can be easily obtained. Therefore, in the Raman scattered light detection step, it is preferable that light is sequentially incident on a plurality of evaluation positions set on the second surface side to detect Raman scattered light at each evaluation position.
本発明の他の観点によれば、第1の面側に応力源となる部材が配置された試料の深さ方向の応力分布を測定する方法であって、前記第1の面に交わる方向に面を形成するように前記試料の前記第1の面とは反対側の第2の面を研磨する工程と、前記試料の前記第2の面側に設定された複数の評価位置に順番に光を入射して各評価位置におけるラマン散乱光のスペクトルを取得する工程と、各評価位置のスペクトルから応力を算出して深さ方向の応力分布を得る工程とを有する応力評価方法が提供される。 According to another aspect of the present invention, there is provided a method for measuring a stress distribution in a depth direction of a sample in which a member serving as a stress source is disposed on a first surface side, in a direction intersecting the first surface. Polishing a second surface opposite to the first surface of the sample so as to form a surface, and sequentially applying light to a plurality of evaluation positions set on the second surface side of the sample. Is provided to obtain a spectrum of Raman scattered light at each evaluation position, and to obtain a stress distribution in the depth direction by calculating stress from the spectrum at each evaluation position.
例えば、表面状態が均一のシリコン基板の上に単層膜又は多層膜が均一に形成されている場合、シリコン基板と膜との界面における応力は場所に依存しないはずである。そこで、本発明においては、第1の面に交わる方向に面を形成するように(例えば、第1の面に直交する方向の断面がくさび形となるように)、第1の面の逆側の面(第2の面)を研磨する。そして、第2の面側に設定された複数の評価位置に順番に光を入射して、各評価位置におけるラマン散乱光のスペクトルを取得する。これにより、1回の研磨工程で深さ方向の応力分布を得ることができる。 For example, when a single layer film or a multilayer film is uniformly formed on a silicon substrate having a uniform surface state, the stress at the interface between the silicon substrate and the film should not depend on the location. Therefore, in the present invention, the opposite side of the first surface is formed so that the surface is formed in the direction intersecting with the first surface (for example, the cross section in the direction orthogonal to the first surface has a wedge shape). The surface (second surface) is polished. Then, light is sequentially incident on a plurality of evaluation positions set on the second surface side, and a spectrum of Raman scattered light at each evaluation position is acquired. Thereby, the stress distribution in the depth direction can be obtained in one polishing process.
本発明の他の観点によれば、上述の方法により深さ方向の応力分布を測定した後、その測定結果に基づいて製造条件(例えば成膜温度又は成膜時間等)を制御して、半導体装置を製造する。これにより、所望の特性の半導体装置を製造することができる。 According to another aspect of the present invention, after the stress distribution in the depth direction is measured by the above-described method, the manufacturing conditions (for example, the film formation temperature or the film formation time) are controlled based on the measurement result, and the semiconductor Manufacture equipment. Thereby, a semiconductor device having desired characteristics can be manufactured.
以下、本発明の実施形態について、添付の図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
(第1の実施形態)
図1は、本発明の第1の実施形態に係る応力測定方法に用いる応力測定装置の構成を示すブロック図である。
(First embodiment)
FIG. 1 is a block diagram showing a configuration of a stress measuring apparatus used in the stress measuring method according to the first embodiment of the present invention.
この図1に示すように、応力測定装置は、ステージ11と、顕微光学部12と、試料厚さ測定装置13と、レーザー走査制御部14と、分光器15と、検出器16と、主制御部17と、ステージ制御部18と、表示部19とにより構成される。
As shown in FIG. 1, the stress measuring device includes a
深さ方向の応力分布を調べようとする試料10は、ステージ11上に搭載される。試料10は、例えばシリコン基板(シリコンウエハ)10aと、シリコン基板10aを構成する結晶に応力を印加する応力源となる膜10bとにより構成され、膜10b側を下にして、すなわち試料10の裏面側を上にしてステージ11上に載置される。以下、本実施形態では、シリコン基板10aを構成する結晶に応力を印加する膜10aが酸化シリコン(SiO2)からなるものとして説明する。また、本実施形態では、シリコン基板10aの素子形成面を表面、その反対側の面を裏面という。
A
顕微光学部12は、主制御部17からの信号に応じてレーザー光を発生し、試料10に照射する。また、顕微光学部12は、試料10から放出されるラマン散乱光を検出し、電気信号に変換して出力する。
The microscopic
レーザー走査制御部14は、主制御部17からの信号に基づき、レーザー光が試料10の裏面側(図1では上側の面)を走査するように顕微光学部12の光学系を制御する。分光器15は、顕微光学部12から出力される電気信号を入力して分光処理する。すなわち、分光器15は、顕微光学部12から出力された電気をエネルギー(波数又は波長)毎に分類して出力する。検出器16は、分光器15から出力された信号をエネルギー毎に積算してラマンスペクトルを得る。そして、検出器16は、ラマンスペクトルのピーク位置を特定し、入射光のスペクトルのピーク位置(以下、「基準のピーク位置」ともいう)からのシフト量を検出する。
Based on the signal from the
試料厚さ測定装置13は、試料10の厚さを測定するものである。試料厚さ測定装置13としてマイクロメータを使用してもよい。また、試料厚さ測定装置13として、近赤外線を使用した厚さ測定装置や光干渉法を利用した膜厚測定装置を用いてもよい。更に、試料の裏面と、試料内部の特定部分とに焦点を合わせ、その焦点位置の差を試料厚さとして測定するものでもよい。試料厚さ測定装置13により測定された試料厚さのデータは、手動により又は自動的に主制御部17に入力される。
The sample
ステージ制御部18は、主制御部17からの信号に応じて、顕微光学部12から出力されるレーザー光が試料10の所定位置に入射するようにステージ11を水平方向(X−Y方向)に移動する。表示部19は、主制御部17からの信号に応じてラマンスペクトルや応力測定結果等を表示する。
The
以下、本実施形態に係る応力評価方法について説明する前に、本発明の理解を容易にするための予備的事項について説明する。 Hereinafter, before describing the stress evaluation method according to the present embodiment, preliminary items for facilitating understanding of the present invention will be described.
従来のラマン分光法による応力評価は、レーザー光を試料に入射し、ラマン散乱光を検出してラマンスペクトルのピークを特定し、標準のピーク位置からのシフト量を調べることで行っている。赤外波長領域のレーザー光は、厚さが1mmのシリコン基板(ウエハ)でも透過する。しかし、ラマン分光法として有効な情報が得られる深さは大きくない。光の強度が1/e(eは自然対数の底)となる距離、いわゆる侵入深さdは、下記(1)式で表わされる。 Stress evaluation by conventional Raman spectroscopy is performed by making laser light incident on a sample, detecting Raman scattered light to identify the peak of the Raman spectrum, and examining the shift amount from the standard peak position. The laser beam in the infrared wavelength region is transmitted through a silicon substrate (wafer) having a thickness of 1 mm. However, the depth at which information useful as Raman spectroscopy can be obtained is not large. The distance at which the light intensity is 1 / e (e is the base of the natural logarithm), the so-called penetration depth d, is expressed by the following equation (1).
d=λ/4πk …(1)
但し、λは入射光の波長、kは複素屈折率n+ikの屈折率虚数部である。
d = λ / 4πk (1)
Where λ is the wavelength of the incident light and k is the imaginary part of the refractive index of the complex refractive index n + ik.
シリコンの複素屈折率(n=4.367、k=0.079)から、波長λが488nmの光のシリコン基板に対する侵入深さを計算すると約500nmと小さいことがわかる。従って、この波長のレーザー光では、シリコン基板の表面側に発生する応力を基板の裏面側から検出することができない。そこで、本実施形態においては、試料の裏面側を水平研磨(基板表面に平行に研磨)する工程(研磨工程)と、試料の有効厚さ(残り厚さ)を測定する工程(有効試料厚さ測定工程)と、試料の裏面側からレーザー光を入射し、ラマン散乱光を検出する工程(ラマン散乱光検出工程)とを順番に繰り返すことで、応力の深さ方向の分布を取得する。 From the complex refractive index of silicon (n = 4.367, k = 0.079), it can be seen that the penetration depth of light with a wavelength λ of 488 nm into the silicon substrate is as small as about 500 nm. Therefore, the laser beam having this wavelength cannot detect the stress generated on the front surface side of the silicon substrate from the back surface side of the substrate. Therefore, in this embodiment, a step of polishing the back side of the sample horizontally (polishing parallel to the substrate surface) (polishing step) and a step of measuring the effective thickness (remaining thickness) of the sample (effective sample thickness) The distribution in the depth direction of the stress is obtained by sequentially repeating the measurement step) and the step of detecting the Raman scattered light (Raman scattered light detecting step) by entering laser light from the back side of the sample.
レーザー光を試料面に平行に走査(2次元走査)すると、試料面における2次元的な応力分布が得られるので、上記の研磨工程、有効試料厚さ測定工程及びラマン散乱光検出工程を順番に繰り返すことで3次元応力分布が得られる。この3次元応力分布から、任意の面における2次元応力分布を得ることができる。レーザー光を2次元走査する替りに、ステージ11を水平方向(X−Y)方向に移動させてもよい。また、ステージ11を移動させずに上記の工程を繰り返すことで、特定の位置における深さ方向の応力分布を得ることができる。
When the laser beam is scanned parallel to the sample surface (two-dimensional scan), a two-dimensional stress distribution on the sample surface can be obtained. Therefore, the polishing step, the effective sample thickness measurement step, and the Raman scattered light detection step are sequentially performed. By repeating, a three-dimensional stress distribution is obtained. From this three-dimensional stress distribution, a two-dimensional stress distribution in an arbitrary plane can be obtained. Instead of performing two-dimensional scanning with laser light, the
ところで、応力源の近傍まで研磨すると、応力が解放されてしまうため、応力測定ができなくなる。応力の解放は研磨の方向と無関係であるので、例えば電子デバイスの断面研磨でも平面研磨でも応力解放は起こり得る。応力をより正確に評価するためには、測定試料において、どこまで研磨すると応力が解放されてしまうのかを予め把握しておくことが重要である。 By the way, if the polishing is performed to the vicinity of the stress source, the stress is released, so that the stress cannot be measured. Since stress release is independent of the direction of polishing, stress release can occur, for example, in cross-section polishing or planar polishing of electronic devices. In order to evaluate the stress more accurately, it is important to know in advance how much the stress is released in the measurement sample after polishing.
どこまで研磨すると応力が解放されるのかは、試料の種類によって異なる。従って、予め試料毎にどこまで研磨すると応力が解放されるのかを調べることが必要となる。以下、その方法を、図2(a),(b)を用いて説明する。ここでは、図2(a),(b)に示すように、試料10がシリコン基板10aと応力源となるSiO2膜10bとにより構成されるものとする。
The extent to which the stress is released by polishing depends on the type of sample. Therefore, it is necessary to examine in advance how much the stress is released by polishing for each sample. The method will be described below with reference to FIGS. 2 (a) and 2 (b). Here, as shown in FIGS. 2A and 2B, it is assumed that the
まず、図2(a)に示すように、シリコン基板10aの上に応力源となるSiO2膜10bを一様な厚さで形成する。その後、図2(b)に示すように、シリコン基板10aを基板面に直交する方向から見たときにくさび形となるように切断し切断面を研磨する。このようにして、厚さdが連続的に変化する測定面を有する試料が得られる。
First, as shown in FIG. 2A, an SiO 2 film 10b serving as a stress source is formed on the
次いで、シリコン基板10aとSiO2膜10bとの界面に沿ってレーザー光を走査し、それぞれの個所(評価位置)でラマン散乱光のスペクトル(ラマンスペクトル)を検出する。そして、そのスペクトルのピーク位置を特定し、標準のピークの位置からのシフト量により応力を算出する。その後、試料厚さdと応力との関係から、応力が解放される試料厚さを求める。
Next, laser light is scanned along the interface between the
図3は、横軸に試料厚さdをとり、縦軸に応力をとって、試料厚さdと応力との関係を実際に調べた結果を示す図である。この図3から、試料厚さdが約200nmを境にして検出される応力が大きく変化することがわかる。すなわち、試料厚さdが約200nmを超えるときは応力が大きく、試料厚さdが約200nm以下のときは応力が小さくなっている。 FIG. 3 is a diagram showing the results of actual examination of the relationship between the sample thickness d and the stress, with the sample thickness d on the horizontal axis and the stress on the vertical axis. From FIG. 3, it can be seen that the stress detected greatly changes when the sample thickness d is about 200 nm. That is, when the sample thickness d exceeds about 200 nm, the stress is large, and when the sample thickness d is about 200 nm or less, the stress is small.
応力源となるSiO2膜10bは一様に成膜されているので、応力の開放がないとすると、SiO2膜10bとの界面にかかる応力は場所に依存しないはずである。しかし、実験の結果、図3に示すように、試料厚さが約200nm以下になると検出される応力が著しく低下する。これは、試料厚さが約200nmになると応力が解放(応力緩和)されることを示している。この試料に関しては、厚さd方向の2つの面(傾斜面)に応力が解放されるので、試料を一方の面側のみ研磨する場合は半分の約100nmが応力が解放される厚さといえる。 Since the SiO 2 film 10b serving as a stress source is uniformly formed, the stress applied to the interface with the SiO 2 film 10b should not depend on the location unless the stress is released. However, as a result of the experiment, as shown in FIG. 3, when the sample thickness is about 200 nm or less, the detected stress is remarkably reduced. This indicates that the stress is released (stress relaxation) when the sample thickness reaches about 200 nm. With respect to this sample, stress is released to two surfaces (inclined surfaces) in the thickness d direction. Therefore, when the sample is polished only on one surface side, about 100 nm, which is half of the thickness, can be said to be a thickness at which the stress is released.
以下、本実施形態に係る応力測定方法を、図4に示すフローチャートと図1の装置構成を示すブロック図とを参照して説明する。但し、ここでは、図1に示すようにシリコン基板10aの上(図1では下側)にSiO2膜10bを形成した試料10における深さ方向の応力分布を測定する場合について説明する。また、ここでは、図3から、シリコン基板上にSiO2膜(応力源)を形成した場合に研磨により応力が解放される厚さを100nmとする。つまり、応力源から研磨面までの距離が100nm以下の場合は応力源により印加されていた応力が解放されてしまい、応力を測定する意味がなくなる。このため、応力源から研磨面までの距離が100nm又はそれ以下となったときに、有効試料厚さが0になったと判定して測定を終了する。
Hereinafter, the stress measurement method according to the present embodiment will be described with reference to the flowchart shown in FIG. 4 and the block diagram showing the apparatus configuration of FIG. However, here, a case will be described in which the stress distribution in the depth direction is measured in the
まず、試料10を用意する。すなわち、シリコン基板10aの上に応力源としてSiO2膜10bを形成する。そして、基板10aの裏面側を、基板面に平行に研磨(水平研磨)する(ステップS11)。
First, a
次に、試料10を、SiO2膜10bを下側にしてステージ11上に搭載する。そして、光学顕微鏡で試料10を観察しながらステージ11を移動し、評価位置(レーザー光入射位置)を設定する(ステップS12)。
Next, the
次に、試料厚さを測定する(ステップS13)。ここでは、基板10aとSiO2膜10bとの界面で反射した光を波長分散し、試料厚さを理論的に計算するものとする。図5は、横軸に波長をとり、縦軸に反射強度をとって、反射強度の波長依存性を測定した結果の一例を理論波形とともに示す図である。理論波形と測定値との比較から、この例では試料厚さ(基板10aとSiO2膜10bとの界面と基板10aの裏面(研磨面)との間の距離)を2.0μmとしている。
Next, the sample thickness is measured (step S13). Here, it is assumed that the light reflected at the interface between the
次に、試料厚さの測定値から有効試料厚さ(残り厚さ)を算出する(ステップS14)。前述したように、シリコン基板10a上にSiO2膜10bを形成した場合、研磨により応力が解放される厚さは応力源から100nm以下の範囲であるので、ステップS13で測定した試料厚さ(2.0μm)から研磨により応力が解放される厚さ(100nm)を減算した値、すなわち1.9μmを有効試料厚さ(残り厚さ)とする。
Next, the effective sample thickness (remaining thickness) is calculated from the measured value of the sample thickness (step S14). As described above, when the SiO 2 film 10b is formed on the
次に、レーザー走査制御部14により顕微光学部12を制御してレーザー光を発生させ、試料10の評価位置に入射し(ステップS15)、顕微光学部12によりラマン散乱光を検出する(ステップS16)。顕微光学部12から出力されるラマン散乱光の検出信号は分光器15により分光処理され、検出器16に入力される。
Next, the microscopic
次に、検出器16において、分光器15の出力をエネルギー(波数又は波長)毎に積算してラマンスペクトルを取得し、ピーク位置を確定する。そして、ラマンスペクトルのピーク位置と基準のピーク位置との差からシフト量を算出する(ステップS17)。これにより、評価位置における応力を算出することが可能となる。その後、次のステップ(ステップS18)に移行する。
Next, in the
2次元走査を行う場合(ステップS18でYESの場合)は、レーザー走査制御部14により顕微光学部12を制御して評価位置を変更した後、ステップS15に戻って、上述の処理を繰り返す。2次元走査を行わない場合、又は2次元走査が完了した場合(ステップS18でNOの場合)は、ステップS19に移行する。
When two-dimensional scanning is performed (YES in step S18), the microscopic
ステップS19では、有効試料厚さが0か否かを判定する。有効試料厚さが0でない場合(NOの場合)は、試料の裏面を研磨した後、ステップS13に戻って上述した処理を繰り返す。一方、ステップS19で有効試料厚さが0と判定した場合(YESの場合)は、ステップS20に移行する。 In step S19, it is determined whether or not the effective sample thickness is zero. When the effective sample thickness is not 0 (in the case of NO), after polishing the back surface of the sample, the process returns to step S13 and the above-described processing is repeated. On the other hand, when the effective sample thickness is determined to be 0 in step S19 (in the case of YES), the process proceeds to step S20.
ステップS20では、ステップS17で算出したラマンスペクトルのピーク位置のシフト量から応力を算出する。例えば、表面の面方位が(001)のシリコン基板の場合、応力σは下記(2)式により算出する。 In step S20, the stress is calculated from the shift amount of the peak position of the Raman spectrum calculated in step S17. For example, in the case of a silicon substrate having a surface orientation (001), the stress σ is calculated by the following equation (2).
σ=−0.25×109×Δν …(2)
但し、Δνはピーク位置のシフト量である。そして、主制御部17は、各評価位置における応力の算出結果を内部に蓄積し、その結果に基づいて所定の位置の深さ方向の応力分布を表示部19に表示する(ステップS21)。このようにして、シリコン基板10aの深さ方向の応力分布が得られる。
σ = −0.25 × 10 9 × Δν (2)
However, Δν is the shift amount of the peak position. Then, the
シリコン基板に印加される応力は、成膜条件(成膜温度又は成膜時間等)などにより変化する。上述した方法によりシリコン基板10aの深さ方向の応力分布を測定した後、測定結果に基づいて成膜条件を適切に決定することにより、所望の特性の半導体装置を製造することができる。
The stress applied to the silicon substrate varies depending on the film forming conditions (film forming temperature or film forming time). After measuring the stress distribution in the depth direction of the
図6は、上述した方法により深さ方向の応力分布を実際に測定した試料を示す模式断面図である。但し、図6に示す試料は、MOSトランジスタが形成されたシリコン基板20であり、MOSトランジスタはゲート電極21、ゲート酸化膜22及び一対のソース/ドレイン領域23により構成されている。
FIG. 6 is a schematic cross-sectional view showing a sample obtained by actually measuring the stress distribution in the depth direction by the method described above. However, the sample shown in FIG. 6 is a
なお、図6において、24はソース/ドレイン領域23と電気的に接続されたビアコンタクト、25はソース/ドレイン領域23とビアコンタクト24とをオーミック接続するシリサイド膜、26はMOSトランジスタを覆うSiO2膜(層間絶縁膜)、27は素子領域間を電気的に分離する素子分離膜を示している。また、シリコン基板20は、素子形成面(MOSトランジスタ20が形成された面)を下側にして応力測定装置のステージ11上に搭載される。
In FIG. 6,
図7は、横軸にシリサイド膜25とシリコン基板20(ソース/ドレイン領域23)との界面からの距離をとり、縦軸に上述した方法により測定した応力をとって、図6中に矢印で示す評価位置における深さ方向の応力分布の測定結果を示す図である。但し、ここでは、シリサイド膜25とシリコン基板20(ソース/ドレイン領域23)との界面を基準として光干渉法により試料厚さを測定している。また、シリサイド膜25とシリコン基板20(ソース/ドレイン領域23)との界面から垂直方向に100nm離れた位置(図6中に破線で示す)を有効試料厚さが0の位置としている。この図7から、この試料の場合は、シリサイド膜25とシリコン基板20(ソース/ドレイン領域23)との界面から約1500nmの位置までSiO2膜26による応力の影響があることがわかる。
7, the horizontal axis indicates the distance from the interface between the
上述したように、本実施形態においては、予めどこまで研磨すると応力が解放されてしまうのかを測定しておき、研磨工程、有効試料厚さ測定工程及びラマン散乱光検出工程を順番に繰り返すことにより応力の深さ方向の分布を取得するので、応力が解放されてしまうのを回避しつつ、深さ方向の応力分布を高精度に測定することができる。 As described above, in the present embodiment, the stress by repeating measured beforehand whether stress Polishing advance far from being released, the polishing process, the effective sample thickness measuring step and Raman scattered light detecting step in the order Therefore, the stress distribution in the depth direction can be measured with high accuracy while avoiding the release of the stress.
また、本実施形態においては、基板の裏面側からレーザー光を入射するので、基板の表面側にトランジスタ等の素子や配線又はビアコンタクトなどが形成されていても、応力の測定が可能である。 In this embodiment, since laser light is incident from the back surface side of the substrate, stress can be measured even if an element such as a transistor, wiring, or via contact is formed on the front surface side of the substrate.
素子が形成された半導体基板の場合、一般的に半導体基板の表面に近づくほど応力が大きいので、基板の表面側から応力を測定すると深い領域の小さい応力を高精度に検知することは困難である。しかし、本実施形態では、基板の裏面側を研磨しながら応力を測定するので、基板の表面から離れた深い領域の小さい応力を高精度に測定することができる。そして、その測定結果に応じて製造条件を適切に決定することにより、所望の特性の半導体装置を製造することができる。 In the case of a semiconductor substrate on which an element is formed, the stress generally increases as it approaches the surface of the semiconductor substrate. Therefore, when the stress is measured from the surface side of the substrate, it is difficult to detect a small stress in a deep region with high accuracy. . However, in this embodiment, since the stress is measured while polishing the back surface side of the substrate, a small stress in a deep region away from the surface of the substrate can be measured with high accuracy. A semiconductor device having desired characteristics can be manufactured by appropriately determining manufacturing conditions in accordance with the measurement result.
(第2の実施形態)
以下、本発明の第2の実施形態について説明する。本実施形態は、表面状態が均一の部材の上に応力源が均一に形成されている場合において、深さ方向の応力分布を測定する方法に関する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described. The present embodiment relates to a method for measuring a stress distribution in the depth direction when a stress source is uniformly formed on a member having a uniform surface state.
表面状態が均一のシリコン基板上に単層膜又は多層膜が均一に形成されている場合、シリコン基板と膜との界面における応力は場所に依存しないはずである。そこで、本実施形態では、断面がくさび形となるようにシリコン基板を研磨し、傾斜面の各評価位置における応力を測定して深さ方向の応力分布を得る。以下、図8(a)〜(c)に示す模式的断面図及び図9に示すフローチャートを参照して、本実施形態に係る応力測定方法を説明する。なお、応力測定装置の構成は基本的に第1の実施形態で説明したものと同じであるので、ここでも図1の応力測定装置の構成を示すブロック図を参照する。 When a single layer film or a multilayer film is uniformly formed on a silicon substrate having a uniform surface state, the stress at the interface between the silicon substrate and the film should not depend on the location. Therefore, in this embodiment, the silicon substrate is polished so that the cross section has a wedge shape, and stress at each evaluation position on the inclined surface is measured to obtain a stress distribution in the depth direction. Hereinafter, the stress measurement method according to the present embodiment will be described with reference to the schematic cross-sectional views shown in FIGS. 8A to 8C and the flowchart shown in FIG. Since the configuration of the stress measuring device is basically the same as that described in the first embodiment, the block diagram showing the configuration of the stress measuring device in FIG. 1 is also referred to here.
まず、図8(a)に示すように、試料30を用意する、すなわち、表面状態が均一のシリコン基板30aの上に、応力源としてSiO2膜30bを形成する。そして、図8(b)に示すように、断面がくさび形となるようにシリコン基板30aの裏面を斜めに研磨(傾斜研磨)する(ステップS31)。
First, as shown in FIG. 8A, a
次に、図8(c)に示すように、試料30を、SiO2膜30bが形成された面を下側にしてステージ11上に搭載する。そして、光学顕微鏡で試料30を観察しながらステージ11を移動し、評価位置(レーザー光入射位置)を設定する(ステップS32)。図8(c)において、各矢印はそれぞれ評価位置を示している。
Next, as shown in FIG. 8C, the
次に、試料厚さを測定する(ステップS33)。ここでは、光干渉法を用いて測定面の各評価位置における厚さを測定するものとする。その後、各評価位置における有効試料厚さを算出する(ステップS34)。すなわち、前述したように研磨により応力が解放される厚さは応力源から100nm以下の範囲であるので、ステップS33で測定した各評価位置の試料厚さから100nmを減算して有効試料厚さとする。 Next, the sample thickness is measured (step S33). Here, it is assumed that the thickness at each evaluation position on the measurement surface is measured using an optical interference method. Thereafter, the effective sample thickness at each evaluation position is calculated (step S34). That is, as described above, the thickness at which the stress is released by polishing is in the range of 100 nm or less from the stress source. Therefore, 100 nm is subtracted from the sample thickness at each evaluation position measured in step S33 to obtain the effective sample thickness. .
次に、レーザー走査制御部14により顕微光学部12を制御してレーザー光を発生させ、試料30の最初の評価位置に入射し(ステップS35)。顕微光学部12によりラマン散乱光を検出する(ステップS36)。顕微光学部12から出力されるラマン散乱光の検出信号は分光器15に入力され、分光処理されて検出器16に出力される。
Next, laser light is generated by controlling the microscopic
検出器16は、分光器15の出力をエネルギー(波数又は波長)毎に積算してラマンスペクトルを取得し、ピーク位置を探索する。そしてラマンスペクトルのピーク位置と基準のピーク位置との差からシフト量を算出する(ステップS37)。
The
ステップS38では、有効試料厚さに基づいてレーザー光を走査するか否かを判定する。すなわち、有効試料厚さが0でないと判定した場合(YESの場合)は、レーザー光を走査して評価位置を変更した後、ステップS35に戻って上述した処理を繰り返す。一方、ステップS38で有効試料厚さが0であると判定した場合(NOの場合)は、ステップS39に移行する。 In step S38, it is determined whether to scan with laser light based on the effective sample thickness. That is, when it is determined that the effective sample thickness is not 0 (in the case of YES), the laser beam is scanned to change the evaluation position, and then the process returns to step S35 and the above-described processing is repeated. On the other hand, when it is determined in step S38 that the effective sample thickness is 0 (in the case of NO), the process proceeds to step S39.
ステップS39では、ステップS37で算出したラマンスペクトルのピーク位置のシフト量から応力を算出する。例えば、表面の面方位が(001)のシリコン基板の場合、応力σは前述の(2)式により算出する。主制御部18は、それらの算出結果を内部に蓄積し、深さ方向の応力分布として表示部19に表示する(ステップS40)。このようにして、シリコン基板30aとSiO2膜30bとからなる試料30の深さ方向の応力分布が得られる。
In step S39, the stress is calculated from the shift amount of the peak position of the Raman spectrum calculated in step S37. For example, in the case of a silicon substrate whose surface orientation is (001), the stress σ is calculated by the above-described equation (2). The
図10は、横軸にシリコン基板とSiO2膜との界面からの距離をとり、縦軸に上述した方法により測定した応力をとって、応力測定結果を示す図である。この図10から、この試料の場合はシリコン基板と応力源となるSiO2膜との界面から約200nmのところまでSiO2膜による応力の影響があることがわかる。 FIG. 10 is a diagram illustrating a stress measurement result with the horizontal axis indicating the distance from the interface between the silicon substrate and the SiO 2 film and the vertical axis indicating the stress measured by the method described above. From this FIG. 10, it can be seen that in the case of this sample, there is an influence of the stress due to the SiO 2 film from the interface between the silicon substrate and the SiO 2 film as the stress source to about 200 nm.
本実施形態においては、表面状態が均一の基板上に応力源となる膜が均一に形成されている場合に、1回の研磨(傾斜研磨)により深さ方向の応力分布が高精度に測定できる。 In the present embodiment, when a film serving as a stress source is uniformly formed on a substrate having a uniform surface state, the stress distribution in the depth direction can be measured with high accuracy by one polishing (gradient polishing). .
なお、上述の実施形態は本発明を半導体基板(シリコンウエハ)の深さ方向の応力分布の測定に適用した例について説明したが、これにより本発明が半導体基板の深さ方向の応力分布の測定方法に限定されるものではなく、本発明は種々の部材の深さ方向の応力分布の測定に適用することができる。 In the above-described embodiment, the example in which the present invention is applied to the measurement of the stress distribution in the depth direction of the semiconductor substrate (silicon wafer) has been described. By this, the present invention measures the stress distribution in the depth direction of the semiconductor substrate. The present invention is not limited to the method, and the present invention can be applied to the measurement of stress distribution in the depth direction of various members.
また、第1の実施形態と同様に、本実施形態により応力分布を測定した後、その測定結果に基づいて成膜条件を適切に決定することにより、所望の特性の半導体装置を製造することができる。 Similarly to the first embodiment, after measuring the stress distribution according to the present embodiment, a semiconductor device having desired characteristics can be manufactured by appropriately determining the film formation conditions based on the measurement result. it can.
10,30…試料、
10a,20,30a…シリコン基板、
10b,26,30b…SiO2膜、
11…ステージ、
12…顕微光学部、
13…試料厚さ測定装置、
14…レーザー走査制御部、
15…分光器、
16…検出器、
17…主制御部、
18…ステージ制御部、
19…表示部、
21…ゲート電極、
22…ゲート酸化膜、
23…ソース/ドレイン領域、
24…ビアコンタクト、
25…シリサイド膜、
27…素子分離膜。
10, 30 ... sample,
10a, 20, 30a ... silicon substrate,
10b, 26, 30b ... SiO 2 film,
11 ... stage,
12 ... Microscopic optical part,
13 ... Sample thickness measuring device,
14 ... Laser scanning controller,
15 ... Spectroscope,
16 ... detector,
17 ... main control unit,
18 ... Stage control unit,
19 ... display part,
21 ... Gate electrode,
22 ... Gate oxide film,
23 ... Source / drain region,
24 ... via contact,
25. Silicide film,
27: Element isolation film.
Claims (7)
前記試料の前記第1の面の逆側の第2の面を研磨する研磨工程と、前記試料の厚さを測定する厚さ測定工程と、前記第2の面側に設定された評価位置に光を入射してラマン散乱光を検出するラマン散乱光検出工程とを繰り返し、
ラマン散乱光のスペクトルから前記評価位置における応力を算出して深さ方向の応力分布を得ることを特徴とする応力評価方法。 A method for measuring a stress distribution in a depth direction of a sample provided with a member serving as a stress source on the first surface side,
A polishing step for polishing a second surface opposite to the first surface of the sample, a thickness measurement step for measuring the thickness of the sample, and an evaluation position set on the second surface side Repeat the Raman scattered light detection process of detecting the Raman scattered light by entering the light,
A stress evaluation method characterized by obtaining a stress distribution in the depth direction by calculating a stress at the evaluation position from a spectrum of Raman scattered light.
前記第1の面に交わる方向に面を形成するように前記試料の前記第1の面とは反対側の第2の面を研磨する工程と、
前記試料の前記第2の面側に設定された複数の評価位置に順番に光を入射して各評価位置におけるラマン散乱光のスペクトルを取得する工程と、
各評価位置のスペクトルから応力を算出して深さ方向の応力分布を得る工程と
を有することを特徴とする応力評価方法。 A method for measuring a stress distribution in a depth direction of a sample in which a member serving as a stress source is disposed on a first surface side,
Polishing a second surface of the sample opposite to the first surface so as to form a surface in a direction intersecting the first surface;
Injecting light sequentially into a plurality of evaluation positions set on the second surface side of the sample to obtain a spectrum of Raman scattered light at each evaluation position;
And calculating a stress from a spectrum at each evaluation position to obtain a stress distribution in the depth direction.
第1の面に半導体素子が形成された半導体基板の前記第1の面の逆側の第2の面を研磨する研磨工程と、前記半導体基板の厚さを測定する厚さ測定工程と、前記第2の面側に設定された評価位置に光を入射してラマン散乱光を検出するラマン散乱光検出工程とを繰り返し、
ラマン散乱光のスペクトルから前記評価位置における応力を算出して深さ方向の応力分布を得て、
前記算出した深さ方向の応力分布に応じて、前記半導体素子を他の半導体基板に製造する際の製造条件を調整することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
A polishing step of polishing a second surface opposite to the first surface of the semiconductor substrate having a semiconductor element formed on the first surface; a thickness measuring step of measuring a thickness of the semiconductor substrate; Repeating the Raman scattered light detection step of detecting the Raman scattered light by making the light incident on the evaluation position set on the second surface side,
Obtain stress distribution in the depth direction by calculating the stress at the evaluation position from the spectrum of Raman scattered light,
A manufacturing method of a semiconductor device, wherein manufacturing conditions for manufacturing the semiconductor element on another semiconductor substrate are adjusted according to the calculated stress distribution in the depth direction.
半導体素子が形成された第1の面に交わる方向に面を形成するように半導体基板の前記第1の面とは反対側の第2の面を研磨する工程と、前記半導体基板の前記第2の面側に設定された複数の評価位置に順番に光を入射して各評価位置におけるラマン散乱光のスペクトルを取得する工程と、各評価位置のスペクトルから応力を算出して深さ方向の応力分布を得る工程とを実施し、
各評価位置のスペクトルから応力を算出して深さ方向の応力分布を得て、
前記算出した深さ方向の応力分布に応じて、前記半導体素子を他の半導体基板に製造する際の製造条件を調整することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device, comprising:
Polishing a second surface of the semiconductor substrate opposite to the first surface so as to form a surface in a direction intersecting the first surface on which the semiconductor element is formed; and the second surface of the semiconductor substrate. A process of acquiring light in order to obtain a spectrum of Raman scattered light at each evaluation position by sequentially entering light at a plurality of evaluation positions set on the surface side, and calculating stress from the spectrum at each evaluation position to obtain stress in the depth direction. And obtaining a distribution,
Obtain stress distribution in the depth direction by calculating stress from the spectrum of each evaluation position,
A manufacturing method of a semiconductor device, wherein manufacturing conditions for manufacturing the semiconductor element on another semiconductor substrate are adjusted according to the calculated stress distribution in the depth direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005679A JP5239346B2 (en) | 2008-01-15 | 2008-01-15 | Stress evaluation method using Raman spectroscopy and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005679A JP5239346B2 (en) | 2008-01-15 | 2008-01-15 | Stress evaluation method using Raman spectroscopy and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009168562A JP2009168562A (en) | 2009-07-30 |
JP5239346B2 true JP5239346B2 (en) | 2013-07-17 |
Family
ID=40969905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005679A Active JP5239346B2 (en) | 2008-01-15 | 2008-01-15 | Stress evaluation method using Raman spectroscopy and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5239346B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9645086B2 (en) | 2013-08-30 | 2017-05-09 | Kabushiki Kaisha Toshiba | Componential analysis method, componential analysis apparatus and non-transitory computer-readable recording medium |
CN105789083B (en) * | 2016-05-27 | 2019-02-01 | 中南大学 | A kind of optical waveguide crystal column surface detection device |
WO2019026213A1 (en) * | 2017-08-02 | 2019-02-07 | 富士通株式会社 | Soft error inspection method, soft error inspection device, and soft error inspection system |
JP2019054065A (en) * | 2017-09-13 | 2019-04-04 | 株式会社ディスコ | Evaluation method of semiconductor substrate and evaluation method of device chip |
CN108281369B (en) * | 2018-02-01 | 2024-04-09 | 赵中阳 | Semiconductor substrate processing system |
JP2022118522A (en) | 2021-02-02 | 2022-08-15 | 住友ゴム工業株式会社 | Evaluation method |
CN113552112B (en) * | 2021-07-21 | 2022-08-02 | 北京大学 | Method and system for detecting laser focusing plane inside silicon carbide |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61172023A (en) * | 1985-01-25 | 1986-08-02 | Sumitomo Metal Ind Ltd | Method for measuring residual stress-imparing depth |
JP2544428B2 (en) * | 1988-02-29 | 1996-10-16 | 株式会社日立製作所 | Stress measuring method and stress measuring device |
JPH09264801A (en) * | 1996-03-29 | 1997-10-07 | Toshiba Corp | Method for measuring stress/strain |
JPH1048069A (en) * | 1996-08-02 | 1998-02-20 | Mitsubishi Heavy Ind Ltd | Residual stress measuring method |
JP2003315171A (en) * | 2002-04-26 | 2003-11-06 | Toshiba Corp | X-ray residual stress measuring device and method |
JP4672618B2 (en) * | 2005-08-24 | 2011-04-20 | Jx日鉱日石金属株式会社 | Cu-Zn-Sn alloy for electrical and electronic equipment |
JP4640811B2 (en) * | 2005-09-28 | 2011-03-02 | 富士通株式会社 | Stress measuring method and apparatus |
JP2007218860A (en) * | 2006-02-20 | 2007-08-30 | Tokyo Instruments Inc | Strain measuring device and strain measuring method |
-
2008
- 2008-01-15 JP JP2008005679A patent/JP5239346B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009168562A (en) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5239346B2 (en) | Stress evaluation method using Raman spectroscopy and semiconductor device manufacturing method | |
EP0162681B1 (en) | Method and apparatus for evaluating surface conditions of a sample | |
KR101275532B1 (en) | Apparatus and method for analysis of a sample having a surface layer | |
US7668668B2 (en) | Stress component measurement method | |
US7141440B2 (en) | Apparatus and method for measuring a property of a layer in a multilayered structure | |
US7951672B2 (en) | Measurement and control of strained devices | |
US9933376B2 (en) | Apparatus and method for analyzing defects by using heat distribution measurement | |
US7311008B2 (en) | Semiconductor structure comprising a stress sensitive element and method of measuring a stress in a semiconductor structure | |
EP0200301A1 (en) | Method and apparatus for evaluating surface and subsurface features in a semiconductor | |
KR101971272B1 (en) | A pattern structure inspection system and inspection method using the same | |
JP3536203B2 (en) | Method and apparatus for measuring crystal defects in wafer | |
JPH01151243A (en) | Measurement of defect distribution and apparatus therefor | |
US5229304A (en) | Method for manufacturing a semiconductor device, including optical inspection | |
TWI766116B (en) | Film thickness measurement device, film thickness measurement method, film thickness measurement program, and recording medium for recording film thickness measurement program | |
De Wolf et al. | Techniques for mechanical strain analysis in sub-micrometer structures: TEM/CBED, micro-Raman spectroscopy, X-ray micro-diffraction and modeling | |
US20220373465A1 (en) | Raman spectroscopy based measurement system | |
US6825933B2 (en) | Computer-implemented reflectance system and method for non-destructive low dose ion implantation monitoring | |
US9645045B2 (en) | SHG imaging technique for assessing hybrid EO polymer/silicon photonic integrated circuits | |
US6605482B2 (en) | Process for monitoring the thickness of layers in a microelectronic device | |
JP6086050B2 (en) | Wafer evaluation method | |
JP2006510018A (en) | A method to characterize patterned thin-film metal structures using ultrafast thermal response | |
JPH11281576A (en) | Device for measuring photo luminescence in crystal | |
TWI420094B (en) | Method of photo-reflectance characterization of strain and active dopant in semiconductor structures | |
JP2006337037A (en) | Method and device for specifying failure place | |
KR101878909B1 (en) | Simultaneous measurement method and system for raman signal and phase change |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5239346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |