JP5238189B2 - Method for producing stretch-strained germanium thin film, stretch-strained germanium thin film, and multilayer structure - Google Patents

Method for producing stretch-strained germanium thin film, stretch-strained germanium thin film, and multilayer structure Download PDF

Info

Publication number
JP5238189B2
JP5238189B2 JP2007132189A JP2007132189A JP5238189B2 JP 5238189 B2 JP5238189 B2 JP 5238189B2 JP 2007132189 A JP2007132189 A JP 2007132189A JP 2007132189 A JP2007132189 A JP 2007132189A JP 5238189 B2 JP5238189 B2 JP 5238189B2
Authority
JP
Japan
Prior art keywords
layer
substrate
germanium
strain
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007132189A
Other languages
Japanese (ja)
Other versions
JP2008288395A (en
Inventor
正太郎 竹内
酒井  朗
中塚  理
正毅 小川
鎭明 財満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Original Assignee
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Tokai National Higher Education and Research System NUC filed Critical Nagoya University NUC
Priority to JP2007132189A priority Critical patent/JP5238189B2/en
Publication of JP2008288395A publication Critical patent/JP2008288395A/en
Application granted granted Critical
Publication of JP5238189B2 publication Critical patent/JP5238189B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置、特に歪ゲルマニウムチャネルを有する電界効果トランジスタの作製において好適に用いることのできる、伸張歪ゲルマニウム膜の作製方法、伸張歪ゲルマニウム膜、ならびに多層膜構造体に関する。   The present invention relates to a method for producing a stretched strain germanium film, a stretched strain germanium film, and a multilayer structure that can be suitably used in the fabrication of a semiconductor device, particularly a field effect transistor having a strained germanium channel.

今日の高度情報処理産業の根幹をなす、シリコン超大規模集積回路(Si Ultra Large Scale Integrated Circuit:Si−ULSI)の性能向上は、その基本素子であるSi−MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)の性能向上と高集積化によって支えられてきた。また、その個々の素子の性能向上は、トランジスタ構造の比例縮小(スケーリング)によってなされてきた。スケーリング則とは、ゲート絶縁膜に印加される電界を一定として、チャネル長の縮小化やゲート絶縁膜の薄膜化により電流駆動能力を向上させるものである。しかし、このスケーリング則に応じた素子性能向上は、ショートチャネル効果やゲート絶縁膜の薄膜化に伴うトンネルリーク電流の増大等によって、困難になってきている。   The performance improvement of the silicon ultra-large scale integrated circuit (Si-ULSI), which forms the foundation of today's advanced information processing industry, is the Si-MOSFET (Metal-Oxide-Field Conductor Effect Transistor), which is its basic element. ) Has been supported by improved performance and higher integration. Further, the performance of each element has been improved by proportional reduction (scaling) of the transistor structure. The scaling rule is to improve the current driving capability by reducing the channel length or reducing the thickness of the gate insulating film while keeping the electric field applied to the gate insulating film constant. However, improvement in device performance according to this scaling law has become difficult due to the short channel effect and the increase in tunnel leakage current accompanying the reduction in the thickness of the gate insulating film.

このような状況下において、デバイスのさらなる高速化および高機能化を達成するために、素子微細化に依存しない技術に注目が集まっている。その一つに、MOSFETのチャネル部分に高移動度の非Si材料を用いる技術がある。なかでも、Siと同じIV族元素であるゲルマニウム(Ge)に注目が集まっている。その理由として、Geが電子および正孔移動度の両方においてSiよりも高い移動度を有していることが挙げられる。近年、GeをチャネルとしたMOSFETに関する報告が増加してきている(例えば、非特許文献1、2、3)。Ge−pMOSFETに関しては、2006年のIEDM(International Electron Devices Meeting)においてIMECから、ゲート長を125nmまで微細化した高電流駆動力のGe−pMOSFET(ゲート絶縁膜にハフニウム酸化膜(HfO2)を使用)が発表され(例えば、非特許文献4)、長チャネル素子で正孔移動度は、バルクSi−pMOSFET(ゲート絶縁膜にHfO2を使用)の約3倍の移動度を持つこと、ゲート長125nmにおいても同程度の移動度を有することが報告された。一方、Ge−nMOSFETに関しても多数の報告がされており(例えば、非特許文献5、6)、2006年にMITのグループが、ゲート長20μmのGe−nMOSFETでバルクSi−nMOSFETの約2.5倍の移動度を持つことを報告した(非特許文献7)。 Under such circumstances, in order to achieve higher speed and higher functionality of the device, attention has been focused on a technology that does not depend on element miniaturization. One of them is a technique using a high mobility non-Si material for the channel portion of the MOSFET. Among these, germanium (Ge), which is the same group IV element as Si, has attracted attention. The reason is that Ge has a higher mobility than Si in both electron and hole mobility. In recent years, reports on MOSFETs having Ge as a channel have increased (for example, Non-Patent Documents 1, 2, and 3). Regarding Ge-pMOSFETs, high-current drive Ge-pMOSFETs (hafnium oxide films (HfO 2 ) used as gate insulating films) with gate lengths reduced to 125 nm from IMEC at International Electron Devices Meeting (IEDM) in 2006 (For example, Non-Patent Document 4), the hole mobility of a long channel device is about three times that of bulk Si-pMOSFET (HfO 2 is used for the gate insulating film), and the gate length. It has been reported that it has a similar mobility at 125 nm. On the other hand, many reports have been made on Ge-nMOSFET (for example, Non-Patent Documents 5 and 6). It has been reported that it has twice the mobility (Non-patent Document 7).

一方で、チャネル中の結晶に歪を印加しバンド構造を変化させ、キャリア移動度を向上させる技術も注目されている。Siに面内2軸歪を加えた歪Siチャネルに関しては、これまで様々な研究がなされてきており、電子および正孔移動度について、理論的にも実験的にも検証されている(例えば、非特許文献8〜12)。2003年のIEDMでIBMは、Silicon−on−Inslator(SOI)基板上に作製された歪(伸張歪量ε〜1.45%)Si−MOSFETにおいて、バルクSi−MOSFETと比較して、電子移動度で約2倍、正孔移動度で約1.4倍の性能向上を得たと報告している(非特許文献13)。   On the other hand, attention is also paid to a technique for improving carrier mobility by applying a strain to a crystal in a channel to change a band structure. Various studies have been conducted on strained Si channels in which in-plane biaxial strain is added to Si, and electron and hole mobility have been verified theoretically and experimentally (for example, Non-patent documents 8 to 12). In 2003 IEDM, IBM is an electron transfer in a strained (elongated strain ε˜1.45%) Si-MOSFET fabricated on a silicon-on-insulator (SOI) substrate compared to a bulk Si-MOSFET. It has been reported that a performance improvement of about 2 times in terms of degree and about 1.4 times in terms of hole mobility has been obtained (Non-patent Document 13).

一方、Geに対して歪を印加した場合においても、Siと同様に、バンド構造の変化によってキャリア移動度の向上が期待できることを、Fischettiらは理論計算によって指摘した(非特許文献14)。Ge(001)面内に歪が印加された場合、圧縮歪に対して電子移動度は、歪量0.986で急激に減少する。また、伸張歪に対して電子移動度は、歪量1.013以下では、緩やかに増加し、歪量1.013以上では、急激に増加する。一方、正孔移動度は、圧縮および伸張歪で増加する。その増加割合は、圧縮歪に対してのほうが大きい。   On the other hand, Fischetti et al. Pointed out by theoretical calculation that even when strain is applied to Ge, improvement in carrier mobility can be expected by changing the band structure, as in Si (Non-patent Document 14). When strain is applied in the Ge (001) plane, the electron mobility rapidly decreases with a strain amount of 0.986 with respect to compressive strain. In addition, the electron mobility with respect to the tensile strain increases slowly when the strain amount is 1.013 or less, and rapidly increases when the strain amount is 1.013 or more. On the other hand, hole mobility increases with compression and extension strain. The rate of increase is greater for compressive strain.

実験的には、歪緩和Si0.3Ge0.7バッファ層上に形成された面内に圧縮歪(圧縮歪量ε〜1.20%)を有するGeチャネルp型MOSFETで、従来のSiチャネルp型MOSFETと比較して、正孔移動度が約20倍になったという報告がある(非特許文献15)。 Experimentally, a conventional Si channel p-type MOSFET is a Ge channel p-type MOSFET having compressive strain (compression strain ε˜1.20%) in a plane formed on a strain relaxation Si 0.3 Ge 0.7 buffer layer. There is a report that the hole mobility has increased by about 20 times (Non-patent Document 15).

しかし、伸張歪Ge−nMOSFETの電子および正孔移動度に関する報告例はほとんど無いのが現状である。その理由の一つとして、大きな伸張歪を有するGe層の形成手法が、確立されていないことが挙げられる。   However, there are almost no reports on the electron and hole mobility of stretch-strained Ge-nMOSFETs. One reason for this is that a method for forming a Ge layer having a large tensile strain has not been established.

以上のように、(001)面内に伸張歪を有するGeチャネルデバイスは、電子および正孔双方に対する高いキャリア移動度が期待できる点から、非常に魅力的なデバイスである。Siおよび歪Siデバイスに変わる、新しい世代の超高速デバイスに向けて、伸張歪Geチャネルの実現が非常に重要な課題である。   As described above, a Ge channel device having an extension strain in the (001) plane is a very attractive device because high carrier mobility for both electrons and holes can be expected. Realization of stretch-strained Ge channels is a very important challenge towards a new generation of ultrafast devices that replace Si and strained Si devices.

<従来の伸張歪ゲルマニウム膜の形成方法>
対象を電子デバイスに限らなければ、面内に伸張歪を有するGe層の形成に関しては、幾つかの報告がある。米国・Massachusetts工科大学のKimerlingらのグループからは、光デバイス応用を目的として、0.20%前後の伸張歪が印加されたGe層の成長報告がなされている(非特許文献16〜19)。彼らは、UHV−CVD(Ultra High Vacuum Chemical Vapor Deposition)法によって、Si(001)基板上にseed−Ge層を350℃で30nm成長後、成長温度を600℃まで上げて、Ge層を1μm成長させる。その後、Ge層内の貫通転位を減少させるために、700℃〜900℃のサイクル熱処理を10回行い室温に戻す。GeはSiより熱膨張係数が大きいので、室温へ降温する際、Ge層は伸張歪を受ける。Ge層に印加される伸張歪量は、降温開始温度と室温との差で制御でき、X線回折法による評価から、その制御幅は、0.15%から最大0.21%であるとしている。
<Conventional stretch-strained germanium film forming method>
If the target is not limited to an electronic device, there are several reports regarding the formation of a Ge layer having an in-plane tensile strain. A group of Kimerling et al., Massachusetts Institute of Technology, USA has reported the growth of a Ge layer to which an extension strain of about 0.20% is applied for the purpose of optical device application (Non-Patent Documents 16 to 19). They developed a seed-Ge layer on a Si (001) substrate at 350 ° C. by 30 nm by UHV-CVD (Ultra High Vacuum Chemical Deposition) method at 350 ° C., then increased the growth temperature to 600 ° C. and grown a Ge layer by 1 μm. Let Thereafter, in order to reduce threading dislocations in the Ge layer, cyclic heat treatment at 700 ° C. to 900 ° C. is performed 10 times to return to room temperature. Since Ge has a larger thermal expansion coefficient than Si, the Ge layer is subjected to tensile strain when the temperature is lowered to room temperature. The amount of tensile strain applied to the Ge layer can be controlled by the difference between the temperature lowering start temperature and room temperature. From the evaluation by the X-ray diffraction method, the control range is from 0.15% to a maximum of 0.21%. .

また、彼らはSi基板の裏面にC54−TiSi2を形成することで最大0.25%までGe層へ伸張歪を印加できることも報告している(非特許文献20)。 They have also reported that elongation strain can be applied to the Ge layer up to 0.25% by forming C54-TiSi 2 on the back surface of the Si substrate (Non-patent Document 20).

Kimerlingらの結果は、Si基板上に伸張歪Ge層を用いたIV族半導体光学デバイスの実現において、非常に有益なものである。しかし、超高速デバイスへ応用することを考えた場合、Fischettiらの理論計算を考慮すると、この歪量は、バルクGeの移動度を電子に対して1.02倍、正孔に対して1.05倍にする程度でまだまだ小さいと言える。また、この歪量を得るためには、1μmの厚いGe層およびSi基板の裏面に3.8μmの厚いC54−TiSi2層を必要とするため、MOSFET作製プロセスの観点から見れば、非現実的であり、コスト的にも問題がある。大きな伸張歪を持ち、かつ、極薄膜のGe層を形成するためには、やはりバルクGeより大きな格子定数を持つ歪緩和バッファ層が必要となる。さらに、伸張歪Ge層に所望の歪を加えるためには、下地となるバッファ層の格子定数制御が非常に重要になってくる。 The result of Kimerling et al. Is very useful in realizing a group IV semiconductor optical device using a stretched strained Ge layer on a Si substrate. However, when considering application to ultrafast devices, considering the theoretical calculation of Fischetti et al., The amount of strain is 1.02 times the mobility of bulk Ge for electrons and 1. It can be said that it is still small enough to make it 05 times. In order to obtain this amount of strain, a thick Ge layer of 1 μm and a thick C54-TiSi 2 layer of 3.8 μm are required on the back surface of the Si substrate, which is unrealistic from the viewpoint of the MOSFET fabrication process. There is also a problem in terms of cost. In order to form a very thin Ge layer having a large tensile strain, a strain relaxation buffer layer having a lattice constant larger than that of bulk Ge is required. Furthermore, in order to apply a desired strain to the tensile strained Ge layer, it is very important to control the lattice constant of the buffer layer serving as a base.

<従来のゲルマニウム錫層の形成方法>
そこで我々は、Geよりも格子定数の大きな錫(Sn)を加えたGe1-xSnx層に注目した。SnはSiおよびGeと同じIV族系半導体であり、また、α−Sn相はSi、Geと同じダイヤモンド構造をとることから、GeにSnを固溶させたGe1-xSnx層の形成によって、Geよりも大きな格子定数をもつ、Geに面内伸張歪を印加するためのバッファ層の実現が可能となる。特に、本発明では上述のような観点から、Si基板上における高品質Ge1-xSnx層のヘテロエピタキシャル成長およびその上への面内伸張歪Geの実現に向けた技術を開発した。
<Conventional Germanium Tin Layer Formation Method>
Therefore, we focused on Ge 1-x Sn x layer to which tin (Sn) having a larger lattice constant than Ge was added. Since Sn is the same group IV semiconductor as Si and Ge, and the α-Sn phase has the same diamond structure as Si and Ge, formation of a Ge 1-x Sn x layer in which Sn is dissolved in Ge is formed. Thus, it is possible to realize a buffer layer having a lattice constant larger than that of Ge and for applying an in-plane stretching strain to Ge. In particular, the present invention has developed a technique for heteroepitaxial growth of a high-quality Ge 1-x Sn x layer on a Si substrate and realization of in-plane stretch strain Ge thereon.

しかし、Si基板上への高品質Ge1-xSnx層のヘテロエピタキシャル成長には以下に示すような困難が予想される。α−Sn相の格子定数は0.64892nmで、Geの格子定数0.56579nmとの差が14.7%と非常に大きい。また、Snの融点は232℃であり、13.2℃でα−Sn相からβ−Sn相への相転移が起こる。さらに、熱平衡状態において、Ge中へのSnの固溶度は、約1.0at.%(Ge層に印加できる伸張歪量0.15%)と非常に低い。したがって、Si基板上に高いSn組成を有する歪緩和Ge1-xSnx層の成長を試みる場合、Ge1-xSnx層中において、Snが結晶格子位置に置換されずに析出してしまったり、Ge1-xSnx層の低い融点から表面および界面の平坦性が保てない、などの問題が生じることが容易に予測される。すなわち、Si基板上の高Sn組成歪緩和Ge1-xSnx層のエピタキシャル成長には、多くの技術的課題があると考えられる。 However, the following difficulties are expected for heteroepitaxial growth of a high-quality Ge 1-x Sn x layer on a Si substrate. The lattice constant of the α-Sn phase is 0.64892 nm, and the difference from the lattice constant of Ge, 0.56579 nm, is very large at 14.7%. Sn has a melting point of 232 ° C., and a phase transition from the α-Sn phase to the β-Sn phase occurs at 13.2 ° C. Furthermore, in the thermal equilibrium state, the solid solubility of Sn in Ge is about 1.0 at. % (The amount of tensile strain that can be applied to the Ge layer is 0.15%) and is very low. Therefore, when an attempt is made to grow a strain-relaxed Ge 1-x Sn x layer having a high Sn composition on the Si substrate, Sn precipitates in the Ge 1-x Sn x layer without being replaced by crystal lattice positions. It is easily predicted that problems such as inability to maintain surface and interface flatness due to the low melting point of the Ge 1-x Sn x layer will occur. That is, it is considered that there are many technical problems in the epitaxial growth of the high Sn composition strain relaxation Ge 1-x Sn x layer on the Si substrate.

ここで、これまでのGe1-xSnxに関する報告を述べる。1980年代後半から、Si(001)およびGe(001)基板上Ge1-xSnx層の光学デバイスへの応用が検討され始め、様々な成長方法によって、高Sn組成(0.10<x<0.40)の単結晶Ge1-xSnxの成長が試されている(例えば、非特許文献21〜23)。しかし、どの成長方法においてもGe1-xSnx層成長途中に多結晶化、アモルファス化およびβ−Sn相の析出が、観察されている。 Here, reports on Ge 1-x Sn x so far will be described. From the latter half of the 1980s, application of Ge 1-x Sn x layers on Si (001) and Ge (001) substrates to optical devices began to be studied, and various growth methods enable high Sn composition (0.10 <x < 0.40) single crystal Ge 1-x Sn x has been tried (for example, Non-Patent Documents 21 to 23). However, in any growth method, polycrystallization, amorphization, and β-Sn phase precipitation are observed during the growth of the Ge 1-x Sn x layer.

1990年後半以降、アリゾナ州立大学のKouvetakisらのグループは、UHV−CVD法によるSi(001)基板上Ge1-xSnx層の成長を報告している(非特許文献24、25)。彼らのグループの特徴は、SnのCVD原料に(Ph)SnD3およびSnD4ガスを用いている点である。SnH4は、Sn−Hの結合エネルギーが低く室温で非常に不安定であるのに対し、重水素を用いた(Ph)SnD3およびSnD4ガスは、Sn−D結合がSn−H結合と比較して、熱的に安定であるため(非特許文献26)、室温で分解されずに、成長温度付近の250℃~350℃で分解される。これらの原料ガスを用いて成長させたSi(001)基板上Ge1-xSnx層は、断面透過電子顕微鏡(TEM:Transmission Electron Microscopy)観察により、Ge1-xSnx/Si(001)基板界面に刃状転位を形成することが確認されている。また、Sn組成2.0%で膜厚500nmの試料では、積層欠陥および貫通転位が多数観察されているがSnの析出は無い。しかし、詳細な転位構造および歪緩和機構などの解明はされておらず、高Sn組成の試料に関しても詳細な考察がなされていない。 Since late 1990, a group of Kouvekis et al. At Arizona State University has reported the growth of Ge 1-x Sn x layers on Si (001) substrates by UHV-CVD (Non-patent Documents 24 and 25). Their group is characterized by the use of (Ph) SnD 3 and SnD 4 gas as the CVD material for Sn. SnH 4 has a low bond energy of Sn—H and is very unstable at room temperature, whereas (Ph) SnD 3 and SnD 4 gases using deuterium have Sn—D bonds as Sn—H bonds. In comparison, since it is thermally stable (Non-patent Document 26), it is not decomposed at room temperature, but is decomposed at 250 ° C. to 350 ° C. near the growth temperature. A Ge 1-x Sn x layer on a Si (001) substrate grown by using these source gases is observed by Ge 1-x Sn x / Si (001) by TEM (Transmission Electron Microscopy) observation. It has been confirmed that edge dislocations are formed at the substrate interface. In addition, in the sample having a Sn composition of 2.0% and a film thickness of 500 nm, many stacking faults and threading dislocations are observed, but there is no precipitation of Sn. However, the detailed dislocation structure and strain relaxation mechanism have not been elucidated, and no detailed discussion has been made on samples having a high Sn composition.

彼らはまた、2007年にSi基板上に直接形成されたGe1-xSnx層を歪印加層として、伸張歪Geを実現したことを報告している。しかし、この報告におけるGe1-xSnx層中のSn組成は2.5%と低いものである。そのため、彼らの方法では、十分に大きな格子定数を持つ高品質な歪緩和Ge1-xSnx層を形成できておらず、この上に形成された歪Ge層の歪量は0.25%と小さいという問題があった(非特許文献27)。 They also reported that in 2007, the strain-strained Ge was realized using the Ge 1-x Sn x layer directly formed on the Si substrate as the strain applying layer. However, the Sn composition in the Ge 1-x Sn x layer in this report is as low as 2.5%. Therefore, in their method, a high-quality strain relaxation Ge 1-x Sn x layer having a sufficiently large lattice constant cannot be formed, and the strain amount of the strained Ge layer formed thereon is 0.25%. There was a problem of being small (Non-patent Document 27).

また、イリノイ大学のGreeneらのグループは、低温MBE法によるGe(001)基板上歪Ge1-xSnx層の成長を報告している(非特許文献28,29)。彼らは、ある成長温度、Sn組成に対して、歪Ge1-xSnx層のエピタキシャル成長できる膜厚が、変化すること報告している。しかし、彼らはGe1-xSnx層上における歪Ge層の形成に関しては言及していない。
International Electron Devices Meeting 2002、p.437(2002) International Electron Devices Meeting 2003、p.433(2003) Semiconductors Science and Technologeies22、p.221 (2007) International Electron Devices Meeting 2006、講演番号26.1 (2006) IEEE Electron Device Letters、25(3)、p.135(2004) IEEE Electron Device Letters、27、(9)、p.728(2006) IEEE Electron Device Letters、27(3)、p.175(2006) Journal of Applied Physics 80、p.2234(1996) Journal of Applied Physics、80、p.1567(1996) Applied Phyics Letters、75、p.2948(1999) Journal of Applied Physics 81、 p.1259(1997) Journal of Applied Physics、94、 p.2590 (2003) International Electron Devices Meeting、講演番号3.1(2003) Journal of Applied Phyisics 80、 p.2234(1996) Applied Physics Letters 81、p.847(2002) Applied Physics Letters、82、p.2044(2003) Applied Physics Letters、84、660 (2004) Applied Physics Letters、84、p.906(2004) Physical Review B、70、p.155309(2004) Physical Review B、70、155309(2004) Journal of Crystal Growth、p.83、3(1987) Applied Physcis Letters、p.68、2791(1990) Journal Applied Physcis、75、p.1987(1994) Applied Physics Letters、78、p.3607(2001) Applied Physics Letters、81、p.2992(2002) Chmical Materials、11、p.547(1999) Applied Physics Letters、90、p.061915、(2007) Journal of Applied Physics、83、p.162(1998) Journal of Applied Physics、97、p.044904(2005) Physical Review Letters、65、p.1227(1990) Applied Physics Letters、58、p.2276(1991) Physical Review B、67、124322(2003) Journal of Applied Physics、83、p.162(1998) Physical Review Letters、84、p.947(2000)
The group of Greene et al. At the University of Illinois has reported the growth of a strained Ge 1-x Sn x layer on a Ge (001) substrate by a low temperature MBE method (Non-patent Documents 28 and 29). They report that the film thickness at which the strained Ge 1-x Sn x layer can be grown epitaxially changes for a certain growth temperature and Sn composition. However, they do not mention the formation of a strained Ge layer on a Ge 1-x Sn x layer.
International Electron Devices Meeting 2002, p. 437 (2002) International Electron Devices Meeting 2003, p. 433 (2003) Semiconductors Sciences and Technologies 22, p. 221 (2007) International Electron Devices Meeting 2006, Lecture Number 26.1 (2006) IEEE Electron Device Letters, 25 (3), p. 135 (2004) IEEE Electron Device Letters, 27, (9), p. 728 (2006) IEEE Electron Device Letters, 27 (3), p. 175 (2006) Journal of Applied Physics 80, p. 2234 (1996) Journal of Applied Physics, 80, p. 1567 (1996) Applied Physics Letters, 75, p. 2948 (1999) Journal of Applied Physics 81, p. 1259 (1997) Journal of Applied Physics, 94, p. 2590 (2003) International Electron Devices Meeting, Lecture Number 3.1 (2003) Journal of Applied Physics 80, p. 2234 (1996) Applied Physics Letters 81, p. 847 (2002) Applied Physics Letters, 82, p. 2044 (2003) Applied Physics Letters, 84, 660 (2004). Applied Physics Letters, 84, p. 906 (2004) Physical Review B, 70, p. 155309 (2004) Physical Review B, 70, 155309 (2004) Journal of Crystal Growth, p. 83, 3 (1987) Applied Physis Letters, p. 68, 2791 (1990) Journal Applied Physis, 75, p. 1987 (1994) Applied Physics Letters, 78, p. 3607 (2001) Applied Physics Letters, 81, p. 2992 (2002) Chemical Materials, 11, p. 547 (1999) Applied Physics Letters, 90, p. 061915, (2007) Journal of Applied Physics, 83, p. 162 (1998) Journal of Applied Physics, 97, p. 044904 (2005) Physical Review Letters, 65, p. 1227 (1990) Applied Physics Letters, 58, p. 2276 (1991) Physical Review B, 67, 124322 (2003) Journal of Applied Physics, 83, p. 162 (1998) Physical Review Letters, 84, p. 947 (2000)

<ゲルマニウム錫膜形成に好適な基板技術>
歪Ge1-xSnx層のようにSiに比べても非常に大きな格子定数を持つ材料を、高い結晶性を有するバッファ層として形成するためには、可能な限りバッファ層とする結晶に対して、格子定数差の小さい基板を用いることが重要と考えられる。この観点からはSi基板に代わりGe基板を用いることは有望である。しかし、地球表面に存在する物質中で、Siは酸素についで二番目に多く存在し、その割合は約28%であるのに対して、Geは1.5ppmと非常に僅かしか存在しない。さらに、Geは、密度が高く、割れやすいため、従来広く用いられているSiに比べて、基板としての取り扱いには注意が必要となる。また、GeはSiに比べ、熱伝導率も低いため、電子デバイスの基板材料としては不適とされている。以上の理由から、LSI産業上、従来のSi基板に代えてGe基板を用いることは、製品コストおよびプロセス搬送系の観点から非常に大きな問題となることが予測される。従って、LSI製造上、使い慣れたSi基板上に、Geを用いた超高速デバイスを作製する技術が希求される。今後、成熟したSiテクノロジーをプラットフォームとした、伸張歪Geなどの高移動度材料を用いた超高速デバイス実現のためには、下地となるバッファ層の格子定数を精密に制御し、かつ、高品質なヘテロエピタキシャル膜を形成することが、最も大きな課題となる。
<Substrate technology suitable for germanium tin film formation>
In order to form a material having a lattice constant much larger than that of Si, such as a strained Ge 1-x Sn x layer, as a buffer layer having high crystallinity, it is necessary to make a crystal as a buffer layer as much as possible. Therefore, it is considered important to use a substrate having a small lattice constant difference. From this point of view, it is promising to use a Ge substrate instead of the Si substrate. However, among the substances present on the earth surface, Si is the second most abundant after oxygen, and the ratio thereof is about 28%, whereas Ge is very little as 1.5 ppm. Furthermore, Ge has a high density and is easily broken, so that it needs to be handled more carefully as a substrate than Si that has been widely used in the past. Further, Ge has a lower thermal conductivity than Si, and thus is not suitable as a substrate material for electronic devices. For the above reasons, it is predicted that using a Ge substrate instead of a conventional Si substrate in the LSI industry will be a very big problem from the viewpoint of product cost and process transport system. Therefore, there is a demand for a technique for manufacturing an ultrahigh-speed device using Ge on a Si substrate that is familiar to LSI manufacturing. In the future, in order to realize ultrahigh-speed devices using high mobility materials such as tensile strained Ge based on mature Si technology, the lattice constant of the underlying buffer layer will be precisely controlled and high quality will be achieved. Formation of a heteroepitaxial film is the biggest problem.

さらに付け加えれば、このように大きな格子定数を有するヘテロエピタキシャル層をSi基板上に実現する技術は、この上に他III−V族系の化合物半導体材料を成長する観点からも魅力的である。III−V族化合物半導体は、他の多くの半導体に比べて電子移動度が極めて高く、特に、InSbに至っては、その電子移動度がバルク材料で約80000cm2-1sec-1という魅力的な特性を有している。そのため、Ge同様に次世代のMOSFET用チャネル材料として、近年、注目が高まりつつある。しかし、それらの格子定数はSiに比べてかなり大きく、Siとの格子不整合歪はGaAsではGeと同程度の4.2%、InAsでは11.6%、InSbでは19.3%にも達する。結晶学的に高品質なIII−V族系化合物半導体層の形成に向けて、化合物半導体材料とSi間の膨大な格子不整合性を克服するために、Si基板上に比較的格子定数の大きなヘテロエピタキシャル層を形成することは有効な手段と考えられる。 In addition, the technique for realizing such a heteroepitaxial layer having a large lattice constant on the Si substrate is attractive from the viewpoint of growing other III-V group compound semiconductor materials. The group III-V compound semiconductor has an extremely high electron mobility as compared with many other semiconductors. In particular, in the case of InSb, the electron mobility is about 80000 cm 2 V −1 sec −1 in a bulk material. It has special characteristics. Therefore, in recent years, attention has been increasing as a channel material for next-generation MOSFETs like Ge. However, their lattice constant is considerably larger than that of Si, and the lattice mismatch strain with Si reaches 4.2%, which is about the same as Ge in GaAs, 11.6% in InAs, and 19.3% in InSb. . For the formation of crystallographically high-quality III-V compound semiconductor layers, in order to overcome the enormous lattice mismatch between the compound semiconductor material and Si, a relatively large lattice constant is formed on the Si substrate. Forming a heteroepitaxial layer is considered an effective means.

Si基板上にヘテロエピタキシャル成長させて歪緩和させたGe層(これを『仮想Ge基板』と呼ぶ)として用い、この上にGe1-xSnx層、Ge層と形成することによって、従来の報告を超えた大きな歪量を持つ伸張歪Ge層を形成することができた。具体的には、Si(001)基板上に歪緩和したエピタキシャルGe層を形成後、この上層に歪緩和したエピタキシャルGe1-xSnx層を形成し、さらに上層にGe1-xSnx層と同じ面内格子定数を持つエピタキシャル歪Ge層を形成した。仮想Ge基板を用いることで、Ge層中にある貫通転位に起因する効果的な歪緩和の促進が起こるため、大きなSn組成を持ち、高い歪緩和率を有するGe1-xSnx層の形成が可能となった。 Conventional reports have been made by using a Ge layer heteroepitaxially grown on a Si substrate (which is called a “virtual Ge substrate”) and forming a Ge 1-x Sn x layer and Ge layer on the Ge layer. It was possible to form an extension strained Ge layer having a large strain amount exceeding. Specifically, Si (001) after forming the epitaxial Ge layer that strain relaxation on the substrate, the upper layer by forming an epitaxial Ge 1-x Sn x layer that strain relaxation, further Ge 1-x Sn x layer on the upper layer An epitaxial strained Ge layer having the same in-plane lattice constant was formed. The use of the virtual Ge substrate promotes effective strain relaxation due to threading dislocations in the Ge layer, so that a Ge 1-x Sn x layer having a large Sn composition and a high strain relaxation rate is formed. Became possible.

仮想Ge基板の採用によって、Ge1-xSnx層の歪緩和を促進し、より大きな面内伸張歪を持つGe1-xSnx層を形成することができた。これによって、従来のどの報告よりも大きな歪量をもつ、(110)方向の面内格子定数0.4015nm、歪量0.35%を有する伸張歪Geの形成に成功した。 By adopting a virtual Ge substrate, strain relaxation of the Ge 1-x Sn x layer was promoted, and a Ge 1-x Sn x layer having a larger in-plane extension strain could be formed. As a result, the present inventors succeeded in forming an extension strain Ge having an in-plane lattice constant of 0.4015 nm in the (110) direction and a strain amount of 0.35%, which has a strain amount larger than that of any conventional report.

ここでは、下地の基板に仮想Ge基板を用いて、その基板上に歪緩和Ge1-xSnx層を成長させることを試みた結果を示す。仮想Ge基板とは、Si基板上に形成された、非常に表面が平坦で100%歪緩和したGe薄膜のことを言う。仮想Ge基板を用いる利点を、以下に挙げる。前述のように、LSI産業上、Geをバルク基板として用いることはコスト面およびハンドリング面で多大な問題が生ずる。それに対して、仮想Ge基板は、既存のLSI産業の中核をなすSi基板上に薄いGe層をヘテロエピタキシャル成長した仮想的な基板であるため、従来プロセスへの適用性に優れ、実用化に際して、非常に有利になると考えられる。 Here, a result of an attempt to grow a strain relaxation Ge 1-x Sn x layer on a virtual Ge substrate as an underlying substrate is shown. The virtual Ge substrate is a Ge thin film formed on a Si substrate and having a very flat surface and 100% strain relaxation. The advantages of using a virtual Ge substrate are listed below. As described above, in the LSI industry, the use of Ge as a bulk substrate causes significant problems in terms of cost and handling. On the other hand, the virtual Ge substrate is a virtual substrate obtained by heteroepitaxially growing a thin Ge layer on the Si substrate, which is the core of the existing LSI industry. It is thought that it becomes advantageous to.

以下に、基板の清浄化法、仮想Ge基板の作製方法、仮想Ge基板上Ge1-xSnx層の成長、および歪緩和Ge1-xSnx層の転位構造と歪緩和機構について詳細に調べた結果を示す。 Below, the substrate cleaning method, the virtual Ge substrate fabrication method, the Ge 1-x Sn x layer growth on the virtual Ge substrate, and the strain relaxation Ge 1-x Sn x layer dislocation structure and strain relaxation mechanism are described in detail. The results of the investigation are shown.

図1および図2は本発明のGe/GeSn/Ge/Si構造の作製方法を説明するための図である。   1 and 2 are views for explaining a method for producing a Ge / GeSn / Ge / Si structure according to the present invention.

まず、はじめに図1に沿って、仮想Ge基板上への歪Ge/歪緩和Ge1-xSnx層多層構造の作製法についての述べる。 First, a manufacturing method of a strained Ge / strain-relieved Ge 1-x Sn x layer multilayer structure on a virtual Ge substrate will be described with reference to FIG.

<仮想Ge基板の作製>
単結晶基板としてSiの単結晶基板たるSi(001)基板よりなるSi基板11を用意した。このSi基板を化学洗浄した後、図示しない超高真空装置内に導入し、1×10-6Pa以下の真空中にてクヌーセンセル(Kセル)などの一般的な蒸着装置を用いて、基板温度を200℃に保ち、膜厚40nmのGe層をエピタキシャル成長させた。その後、試料を大気中に取り出し、窒素雰囲気で700℃、1分間の熱処理を施すことにより、Ge層内の歪を緩和させ、歪緩和Ge層12を形成した。この段階の試料を仮想Ge基板と呼ぶ。
<Production of virtual Ge substrate>
A Si substrate 11 made of a Si (001) substrate, which is a Si single crystal substrate, was prepared as a single crystal substrate. After this Si substrate is chemically cleaned, it is introduced into an ultra-high vacuum apparatus (not shown), and the substrate is used in a vacuum of 1 × 10 −6 Pa or less using a general vapor deposition apparatus such as a Knudsen cell (K cell). A Ge layer having a thickness of 40 nm was epitaxially grown while maintaining the temperature at 200 ° C. Thereafter, the sample was taken out into the air and subjected to a heat treatment at 700 ° C. for 1 minute in a nitrogen atmosphere, thereby relaxing the strain in the Ge layer and forming the strain-relieved Ge layer 12. The sample at this stage is called a virtual Ge substrate.

<歪緩和GeSn層の作製>
仮想Ge基板を化学洗浄した後、前記超高真空装置内に導入し、1×10-6Pa以下の真空中にて、450℃、30分間の熱処理による表面清浄化を行った。その後、基板温度を200℃に保ち、Kセルおよびアークプラズマガン(APG)にてそれぞれGeおよびSnを同時に蒸着することで、Ge1-xSnx層をエピタキシャル成長させた。この時、Sn組成xは例えば8.0%とした。その後、試料を大気中に取り出し、窒素雰囲気で600℃、10分間の熱処理を施すことにより、Ge1-xSnx層内の歪を緩和させ、歪緩和Ge1-xSnx層13を形成した。
<Preparation of strain relaxation GeSn layer>
After the virtual Ge substrate was chemically cleaned, it was introduced into the ultrahigh vacuum apparatus, and the surface was cleaned by heat treatment at 450 ° C. for 30 minutes in a vacuum of 1 × 10 −6 Pa or less. Thereafter, the substrate temperature was kept at 200 ° C., and Ge and Sn were simultaneously deposited by a K cell and an arc plasma gun (APG), respectively, thereby epitaxially growing a Ge 1-x Sn x layer. At this time, the Sn composition x was, for example, 8.0%. Thereafter, the samples were removed into the atmosphere, 600 ° C. in a nitrogen atmosphere, formed by heat treatment of 10 minutes, to relieve the strain of Ge 1-x Sn x layer, the strain relaxation Ge 1-x Sn x layer 13 did.

<伸張歪Ge層の作製>
前記試料を化学洗浄した後、前記超高真空装置内に導入し、1×10-6Pa以下の真空中にて、450℃、30分間の熱処理による表面清浄化を行った。その後、基板温度を300℃に保ち、KセルによってGeを蒸着することで、Ge層をエピタキシャル成長させた。これによって、伸張歪Ge層14を形成し、多層膜構造体10を作製した。
<Preparation of stretch-strained Ge layer>
After the chemical cleaning of the sample, it was introduced into the ultra-high vacuum apparatus, and the surface was cleaned by heat treatment at 450 ° C. for 30 minutes in a vacuum of 1 × 10 −6 Pa or less. Thereafter, the substrate temperature was kept at 300 ° C., and Ge was vapor-deposited by a K cell to epitaxially grow the Ge layer. As a result, the extension strained Ge layer 14 was formed, and the multilayer structure 10 was produced.

次に図2に沿って、仮想Ge基板上への歪Ge/Sn組成傾斜多段階Ge1-xSnx層からなる多層膜構造体の作製法について述べる。 Next, a method for producing a multilayer structure composed of a strained Ge / Sn composition gradient multi-stage Ge 1-x Sn x layer on a virtual Ge substrate will be described with reference to FIG.

<仮想Ge基板の作製>
単結晶基板としてSiの単結晶基板たるSi(001)基板よりなるSi基板21を用意した。このSi基板を化学洗浄した後、図示しない超高真空装置内に導入し、1×10-6Pa以下の真空中にてクヌーセンセル(Kセル)などの一般的な蒸着装置を用いて、基板温度を200℃に保ち、膜厚40nmのGe層をエピタキシャル成長させた。その後、試料を大気中に取り出し、窒素雰囲気で700℃、1分間の熱処理を施すことにより、Ge層内の歪を緩和させ、先述同様の歪緩和Ge層22を形成した。この段階の試料を仮想Ge基板と呼ぶ。
<Production of virtual Ge substrate>
A Si substrate 21 made of a Si (001) substrate, which is a Si single crystal substrate, was prepared as a single crystal substrate. After this Si substrate is chemically cleaned, it is introduced into an ultra-high vacuum apparatus (not shown), and the substrate is used in a vacuum of 1 × 10 −6 Pa or less using a general vapor deposition apparatus such as a Knudsen cell (K cell). A Ge layer having a thickness of 40 nm was epitaxially grown while maintaining the temperature at 200 ° C. Thereafter, the sample was taken out into the air and subjected to a heat treatment at 700 ° C. for 1 minute in a nitrogen atmosphere to relieve the strain in the Ge layer, thereby forming the strain-relieved Ge layer 22 as described above. The sample at this stage is called a virtual Ge substrate.

<Sn組成傾斜多段階Ge1-xSnx層の作製>
仮想Ge基板を化学洗浄した後、前記超高真空装置内に導入し、1×10-6Pa以下の真空中にて、450℃、30分間の熱処理による表面清浄化を行った。その後、基板温度を200℃に保ち、KセルおよびAPGにてそれぞれGeおよびSnを同時に蒸着することで、第一段階のGe1-xSnx層として、基板温度200℃において、膜厚60nmのGe0.990Sn0.010層を形成した。その後、試料を大気中に取り出し、窒素雰囲気で600℃、10分間の熱処理を施すことにより、Ge1-xSnx層内の歪を緩和させ、歪緩和Ge1-xSnx層23を形成した。
<Preparation of Sn composition gradient multi-stage Ge 1-x Sn x layer>
After the virtual Ge substrate was chemically cleaned, it was introduced into the ultrahigh vacuum apparatus, and the surface was cleaned by heat treatment at 450 ° C. for 30 minutes in a vacuum of 1 × 10 −6 Pa or less. Thereafter, the substrate temperature is kept at 200 ° C., and Ge and Sn are simultaneously deposited in the K cell and the APG, respectively, so that a Ge 1-x Sn x layer of the first stage has a film thickness of 60 nm at a substrate temperature of 200 ° C. A Ge 0.990 Sn 0.010 layer was formed. Thereafter, the samples were removed into the atmosphere, 600 ° C. in a nitrogen atmosphere, formed by heat treatment of 10 minutes, to relieve the strain of Ge 1-x Sn x layer, the strain relaxation Ge 1-x Sn x layer 23 did.

その後、試料を大気中に取り出し、窒素雰囲気中で700℃、10分間の後熱処理(PDA:Post Deposition Annealing)処理を施した。再度、試料を化学洗浄した後、前記超高真空装置内に導入し、1×10-6Pa以下の真空中にて、450℃、30分間の熱処理による表面清浄化を行った。第二段階のGe1-xSnx層として、基板温度を200℃に保ち、膜厚70nmのGe0.970Sn0.030層を成長した。その後、試料を大気中に取り出し、窒素雰囲気中で700℃、10分間の熱処理を施すことにより、Ge1-xSnx層内の歪を緩和させ、第二段階歪緩和Ge1-xSnx層24を形成した。 Thereafter, the sample was taken out into the air and subjected to a post heat treatment (PDA: Post Deposition Annealing) at 700 ° C. for 10 minutes in a nitrogen atmosphere. The sample was again chemically cleaned and then introduced into the ultra-high vacuum apparatus, and the surface was cleaned by heat treatment at 450 ° C. for 30 minutes in a vacuum of 1 × 10 −6 Pa or less. As the second stage Ge 1-x Sn x layer, a substrate temperature was maintained at 200 ° C., and a Ge 0.970 Sn 0.030 layer having a thickness of 70 nm was grown. Thereafter, the sample is taken out into the air and subjected to a heat treatment at 700 ° C. for 10 minutes in a nitrogen atmosphere, thereby relaxing the strain in the Ge 1-x Sn x layer, and the second stage strain relaxation Ge 1-x Sn x. Layer 24 was formed.

その後、試料を試料を大気中に取り出し、窒素雰囲気中で700℃、10分間のPDA処理を施した。再度、試料を化学洗浄した後、前記超高真空装置内に導入し、1×10-6Pa以下の真空中にて、450℃、30分間の熱処理による表面清浄化を行った。第三段階のGe1-xSnx層として、基板温度200℃において、膜厚50nmのGe0.933Sn0.067層を成長した。その後、試料を大気中に取り出し、窒素雰囲気中で700℃、10分間の熱処理を施すことにより、Ge1-xSnx層内の歪を緩和させ、第三段階歪緩和Ge1-xSnx層25を形成した。 Thereafter, the sample was taken out into the air and subjected to PDA treatment at 700 ° C. for 10 minutes in a nitrogen atmosphere. The sample was again chemically cleaned and then introduced into the ultra-high vacuum apparatus, and the surface was cleaned by heat treatment at 450 ° C. for 30 minutes in a vacuum of 1 × 10 −6 Pa or less. A Ge 0.933 Sn 0.067 layer having a thickness of 50 nm was grown as a third stage Ge 1-x Sn x layer at a substrate temperature of 200 ° C. Thereafter, the sample is taken out into the air and subjected to a heat treatment in a nitrogen atmosphere at 700 ° C. for 10 minutes to relax the strain in the Ge 1-x Sn x layer, and the third-stage strain relaxation Ge 1-x Sn x. Layer 25 was formed.

<伸張歪Ge層の作製>
前記試料を化学洗浄した後、前記超高真空装置内に導入し、1×10-6Pa以下の真空中にて、450℃、30分間の熱処理による表面清浄化を行った。その後、基板温度を250℃に保ち、KセルによってGeを蒸着することで、Ge層をエピタキシャル成長させた。これによって、伸張歪Ge層26を形成し、多層膜構造体20を作製した。
<Preparation of stretch-strained Ge layer>
After the chemical cleaning of the sample, it was introduced into the ultra-high vacuum apparatus, and the surface was cleaned by heat treatment at 450 ° C. for 30 minutes in a vacuum of 1 × 10 −6 Pa or less. Thereafter, the Ge temperature was epitaxially grown by keeping the substrate temperature at 250 ° C. and depositing Ge by K cell. As a result, the extension strained Ge layer 26 was formed, and the multilayer structure 20 was produced.

なお、ここではSn組成傾斜多段階Ge1-xSnx層を三段階としたが、Sn組成を向上させるため、および適切な歪緩和を生じさせるために、四段階以上の傾斜多段階Ge1-xSnx層を形成することも当然可能である。 Here, the Sn composition graded multi-stage Ge 1-x Sn x layer has three stages, but in order to improve the Sn composition and to generate appropriate strain relaxation, the graded multi-stage Ge 1 -stage Ge 1 or more is provided. It is of course possible to form a -x Sn x layer.

<試料の洗浄方法>
Si、Geおよび仮想Ge基板上に所望の結晶層をエピタキシャル成長させるためには、予め基板表面を清浄化しておく必要がある。本実施例で行った基板清浄化方法を以下に詳しく述べる。
<How to clean the sample>
In order to epitaxially grow a desired crystal layer on Si, Ge and virtual Ge substrates, it is necessary to clean the substrate surface in advance. The substrate cleaning method performed in this example will be described in detail below.

ここでまず、基板の清浄化方法について述べる。Si基板を、40℃に加熱したアンモニア溶液(NH4OH:H22:H2O=1:6:20)中で10分間煮沸洗浄後、超純水中で10分間のオーバーフローを行い、窒素ブローで基板を乾燥させる。その後、基板を超高真空装置の試料交換室へ導入し、さらに超高真空状態の成長室へ搬送する。成長室において、予め基板温度を600℃で10分間間プレアニールすることで基板および基板ホルダーに含まれている水分などのガスを出す。室温まで温度を下げ、基板表面に約1nmのアモルファスSi層を堆積させる。その後、基板を850℃で15分間加熱する。これによって、清浄表面が形成される。その際、反射高速電子線回折(RHEED:Reflection High Energy Electron Diffraction)法によって、Si(001)清浄表面特有の2×1表面再構成構造を確認した。 First, a method for cleaning the substrate will be described. The Si substrate was washed by boiling in an ammonia solution (NH 4 OH: H 2 O 2 : H 2 O = 1: 6: 20) heated to 40 ° C. for 10 minutes, and then overflowed in ultrapure water for 10 minutes. Dry the substrate by blowing. Thereafter, the substrate is introduced into the sample exchange chamber of the ultra-high vacuum apparatus and further transferred to the growth chamber in the ultra-high vacuum state. In the growth chamber, gas such as moisture contained in the substrate and the substrate holder is released by pre-annealing at 600 ° C. for 10 minutes in advance. The temperature is lowered to room temperature, and an amorphous Si layer of about 1 nm is deposited on the substrate surface. Thereafter, the substrate is heated at 850 ° C. for 15 minutes. This creates a clean surface. At that time, a 2 × 1 surface reconstruction structure peculiar to a Si (001) clean surface was confirmed by a reflection high energy electron diffraction (RHEED) method.

次にGeおよび仮想Ge基板の清浄化方法について述べる。超純水中で10分間のオーバーフロー後、室温にて、アンモニア溶液(NH4OH:H2O=1:4)中で5分間の洗浄を行う。これによって、Geおよび仮想Ge基板上の自然酸化膜がエッチングされ、また表面に存在する重金属が取り除かれる。超純水中で10分間のオーバーフロー後、室温にて、硫酸溶液(H2SO4:H2O=1:7)中で2分間の洗浄を行う。これによって、表面の金属および炭素等の汚染を除去する。次に超純水中で10分間のオーバーフロー後、室温にて、H22溶液中にGe基板を30秒、仮想Ge基板を5秒間浸す。これによって、Geおよび仮想Ge基板上に保護酸化膜を形成する。その直後、窒素ブローで基板を乾燥させる。仮想Ge基板の場合、この工程を素早く行わないとH22溶液によって、Ge層がすべて酸化されてしまうので注意が必要である。その後、試料交換室へ導入し成長室へ搬送する。成長室において、超高真空中450℃で30分間の熱処理を行った。これによって、清浄表面が形成される。その際、RHEEDによって、Ge(001)表面特有の2×1表面再構成構造を確認した。なお、上記洗浄法は一例であり、他の化学洗浄法や物理的エッチングによる洗浄法などの一般的な洗浄法によって、清浄表面を構成する方法を用いてもかまわない。 Next, a method for cleaning Ge and virtual Ge substrates will be described. After overflowing in ultrapure water for 10 minutes, washing is performed for 5 minutes in an ammonia solution (NH 4 OH: H 2 O = 1: 4) at room temperature. This etches the native oxide film on the Ge and virtual Ge substrates and removes heavy metals present on the surface. After overflowing in ultrapure water for 10 minutes, washing is performed for 2 minutes in a sulfuric acid solution (H 2 SO 4 : H 2 O = 1: 7) at room temperature. This removes contamination such as metal and carbon on the surface. Next, after overflowing in ultrapure water for 10 minutes, the Ge substrate is immersed in an H 2 O 2 solution for 30 seconds and the virtual Ge substrate for 5 seconds at room temperature. Thereby, a protective oxide film is formed on the Ge and virtual Ge substrates. Immediately thereafter, the substrate is dried by nitrogen blowing. In the case of a virtual Ge substrate, care must be taken because the Ge layer is entirely oxidized by the H 2 O 2 solution unless this step is performed quickly. Thereafter, it is introduced into the sample exchange chamber and transferred to the growth chamber. In the growth chamber, heat treatment was performed at 450 ° C. for 30 minutes in an ultrahigh vacuum. This creates a clean surface. At that time, a 2 × 1 surface reconstruction structure peculiar to the Ge (001) surface was confirmed by RHEED. Note that the above-described cleaning method is an example, and a method of forming a clean surface by a general cleaning method such as another chemical cleaning method or a cleaning method by physical etching may be used.

(比較例)
<SiおよびGe基板上に形成されたGe1-xSnx層>
SiまたはGe基板を前述の方法に従って洗浄し、表面を清浄化した。表面清浄化後、バルクSi(001)基板上には基板温度600℃で電子ビーム蒸着により蒸着速度0.1Å/sで膜厚50nmのSiバッファ層を、およびバルクGe(001)基板上には基板温度400℃でクヌーセンセル(セル温度1200℃)により蒸着速度0.28Å/sで膜厚100nmのGeバッファ層を成長させた。表面清浄化後およびバッファ層成長後、RHEEDによって2×1表面再構成構造を確認した。各基板上に、基板温度200℃でGe1-xSnx層をエピタキシャル成長させた。基板温度を200℃と低温にした理由は、Ge1-xSnx層成長中にβ−Snが析出するのを抑制するためである。GeおよびSnの蒸着にはそれぞれクヌーセンセルおよびアークプラズマガンを用いた。Ge1-xSnx層の成長後、幾つかの試料は、大気中に取り出し、窒素雰囲気中、600℃で10分間のPDAを行った。
(Comparative example)
<Ge 1-x Sn x layer formed on Si and Ge substrates>
The Si or Ge substrate was cleaned according to the method described above to clean the surface. After the surface cleaning, a Si buffer layer having a film thickness of 50 nm is deposited on the bulk Si (001) substrate by electron beam deposition at a substrate temperature of 600 ° C. and a deposition rate of 0.1 Å / s, and on the bulk Ge (001) substrate A Ge buffer layer having a thickness of 100 nm was grown by a Knudsen cell (cell temperature 1200 ° C.) at a substrate temperature of 400 ° C. at a deposition rate of 0.28 Å / s. After surface cleaning and buffer layer growth, a 2 × 1 surface reconstructed structure was confirmed by RHEED. A Ge 1-x Sn x layer was epitaxially grown on each substrate at a substrate temperature of 200 ° C. The reason why the substrate temperature is as low as 200 ° C. is to suppress the precipitation of β-Sn during the growth of the Ge 1-x Sn x layer. A Knudsen cell and an arc plasma gun were used for the deposition of Ge and Sn, respectively. After the growth of the Ge 1-x Sn x layer, some samples were taken out into the atmosphere and subjected to PDA at 600 ° C. for 10 minutes in a nitrogen atmosphere.

<Si(001)基板上Ge1-xSnx層の成長と結晶構造評価>
まず、バルクSi(001)基板上のGe0.98Sn0.02層の結晶性および転位構造について述べる。以下、Ge1-xSnx層と記述した時のSn組成xはラザフォード後方散乱法(RBS: Rutherford Backscattering Spectrometry)によって評価された値である。図3(a)は、バルクSi(001)基板上に基板温度200℃でGe0.98Sn0.02層を240nm成長させた試料の断面TEM暗視野像(回折波ベクトルg004)である。Ge0.98Sn0.02層内に多数の貫通転位が観察され、貫通転位密度は、1012cm-2以上と見積もられた。また四角で示すように、表面近傍に回折コントラストがほとんど見られない領域が存在することがわかる。図3(a)中の四角で囲った部分の高分解能TEM像および制限視野回折パターンを図3(b)および図3(c)に示す。エピタキシャル成長したGe1-xSnx層上にアモルファスGe1-xSnx相が、形成されていることがわかる。また、制限視野回折パターンにもハローパターンが観察され、アモルファスGe1-xSnx相の形成が確認できる。
<Growth and Crystal Structure Evaluation of Ge 1-x Sn x Layer on Si (001) Substrate>
First, the crystallinity and dislocation structure of the Ge 0.98 Sn 0.02 layer on the bulk Si (001) substrate will be described. Hereinafter, the Sn composition x when described as a Ge 1-x Sn x layer is a value evaluated by Rutherford Backscattering Spectrometry (RBS). FIG. 3A is a cross-sectional TEM dark field image (diffracted wave vector g 004 ) of a sample obtained by growing a Ge 0.98 Sn 0.02 layer by 240 nm on a bulk Si (001) substrate at a substrate temperature of 200 ° C. Many threading dislocations were observed in the Ge 0.98 Sn 0.02 layer, and the threading dislocation density was estimated to be 10 12 cm −2 or more. Further, as shown by the squares, it can be seen that there is a region where almost no diffraction contrast is seen in the vicinity of the surface. FIG. 3B and FIG. 3C show a high-resolution TEM image and a limited field diffraction pattern of a portion surrounded by a square in FIG. It can be seen that an amorphous Ge 1-x Sn x phase is formed on the epitaxially grown Ge 1-x Sn x layer. In addition, a halo pattern is also observed in the limited field diffraction pattern, and the formation of an amorphous Ge 1-x Sn x phase can be confirmed.

低温MBE法による成長においては、ホモおよびヘテロエピタキシャル成長にかかわらず、成長過程で、エピタキシャル成長からアモルファス成長へ遷移する膜厚hepiいる(非特許文献31)。Gurdalらは、Ge(001)基板上に成長温度100℃でGe1-xSnxをした場合、Sn組成9%以上で歪に起因したhepiの減少が顕著になると報告している(非特許文献33)。我々の実験においても低温成長で、なおかつ、4.5%の大きな格子不整合を有するために成長途中でGe0.98Sn0.02層はエピタキシャル成長からアモルファス成長に遷移したと考えられる。今回の場合、図3(a)では、積層欠陥を確認できなかったが、多数の貫通転位群がアモルファス化の原因になっていると考えられる。 In the growth by the low temperature MBE method, the film thickness has a transition from epitaxial growth to amorphous growth in the growth process regardless of homo and hetero epitaxial growth (Non-patent Document 31). Gurdal et al. Report that when Ge 1-x Sn x is grown on a Ge (001) substrate at a growth temperature of 100 ° C., the reduction of h epi due to strain becomes significant when the Sn composition is 9% or more (non-conversion). Patent Document 33). In our experiment, it is considered that the Ge 0.98 Sn 0.02 layer transitioned from epitaxial growth to amorphous growth during growth because of low temperature growth and a large lattice mismatch of 4.5%. In this case, the stacking fault could not be confirmed in FIG. 3A, but it is considered that a large number of threading dislocation groups cause amorphization.

この試料に対して、図4にGe1-xSnx(224)ピーク付近のX線回折2次元逆格子マッピング(XRD−2DRSM:X ray Diffraction 2 Dimentional Reciprocal Space Mapping)測定した結果を示す。Ge1-xSnx層の回折ピークが明瞭に観察され、Vegard則より、Sn組成は約1.0%と見積もられた。これはRBSより見積もられたSn組成の半分程度であり、本来導入されたSn原子のうち約半分がGe1-xSnx結晶の格子位置に置換されず、また、アモルファス相中などに含まれていることを示唆している。 FIG. 4 shows the results of X-ray diffraction two-dimensional reciprocal lattice mapping (XRD-2DRSM) measurement of this sample in the vicinity of the Ge 1-x Sn x (224) peak. The diffraction peak of the Ge 1-x Sn x layer was clearly observed, and the Sn composition was estimated to be about 1.0% from the Vegard rule. This is about half of the Sn composition estimated from RBS, and about half of the originally introduced Sn atoms are not replaced by the lattice positions of the Ge 1-x Sn x crystal, and are included in the amorphous phase. It is suggested that.

図4において、[110]方向に沿う非常にブロードなGe1-xSnx回折プロファイルが観察された。このプロファイルの[110]方向の半値幅(FWHM:Full Width Half Maximum)Δθ(rad)から面内における結晶ドメインサイズLは次式で表せる。
L=λ/2ΔθsinθB (1)
ここで、λはX線の波長、θBは基板の(004)面反射におけるBragg角である。式(1)より、結晶のドメインサイズは約30nmと見積もられた。この微小な結晶ドメイン化は膜内の貫通転位によるものと推測される。これらの結果は、バルクSi(001)基板上へのGe1-xSnx層の直接成長は2%程度のSn組成でさえ困難であることを示している。
In FIG. 4, a very broad Ge 1-x Sn x diffraction profile along the [110] direction was observed. The in-plane crystal domain size L can be expressed by the following formula from the full width half maximum (FWHM) Δθ (rad) in the [110] direction of this profile.
L = λ / 2Δθsinθ B (1)
Here, λ is the wavelength of the X-ray, and θ B is the Bragg angle in the (004) plane reflection of the substrate. From the formula (1), the domain size of the crystal was estimated to be about 30 nm. This minute crystal domain formation is presumed to be due to threading dislocations in the film. These results show that the direct growth of Ge 1-x Sn x layer on bulk Si (001) substrate is difficult even with Sn composition as low as 2%.

<Ge(001)基板上Ge1-xSnx層の成長と転位構造評価>
この節では、3つの条件で成長したバルクGe(001)基板上のGe1-xSnx層の成長と結晶性について議論する。図5にGe1-xSnx層の試料構造を示す。(Sn組成、Ge1-xSnx層膜厚)は(0.023、40nm)、(0.025、220nm)および(0.081、30nm)の成長条件で試料を作製した。図6(a)にバルクGe(001)基板上にGe0.977Sn0.023層を40nm成長させた場合の断面TEM明野像(回折波ベクトルg004)を示す。転位を形成することなくPseudomorphicなGe0.977Sn0.023層が成長している。また、Si基板上の場合に観察されたようなアモルファス相は観察されなかった。図6(b)に同試料を600℃で10分間のPDA処理した後のGe0.977Sn0.023層の断面TEM明野像(回折波ベクトルg004)を示す。PDA処理後も転位は観察されなかった。
<Growth of Ge 1-x Sn x layer on Ge (001) substrate and evaluation of dislocation structure>
In this section, we discuss the growth and crystallinity of Ge 1-x Sn x layers on bulk Ge (001) substrates grown under three conditions. FIG. 5 shows a sample structure of the Ge 1-x Sn x layer. Samples were prepared under the growth conditions of (0.03, 40 nm), (0.025, 220 nm), and (0.081, 30 nm) (Sn composition, Ge 1-x Sn x layer thickness). FIG. 6A shows a cross-sectional TEM Akeno image (diffracted wave vector g 004 ) when a Ge 0.977 Sn 0.023 layer is grown on a bulk Ge (001) substrate by 40 nm. Pseudomorphic Ge 0.977 Sn 0.023 layer is grown without forming dislocations. Moreover, the amorphous phase as observed on the Si substrate was not observed. FIG. 6B shows a cross-sectional TEM Akeno image (diffracted wave vector g 004 ) of the Ge 0.977 Sn 0.023 layer after the sample was subjected to PDA treatment at 600 ° C. for 10 minutes. No dislocation was observed even after PDA treatment.

次に、図7(a)にバルクGe(001)基板上にGe0.975Sn0.025層を220nm成長させた直後の断面TEM明野像(回折波ベクトルg004)を示す。PseudomorphicにGe0.975Sn0.025層が成長している。膜厚を増大させても転位が導入されない理由は、低温成長しているため、膜が非平衡状態にあり、歪を内包しながら成長しているからである。また、Ge0.98Sn0.02/Si系と比較して、Ge0.975Sn0.025/Ge系において、アモルファス相が観察されない理由は、成長温度が200℃と同じ条件であるから、格子不整合度の違いに起因するところが大きいといえる。さらに、貫通転位が存在しないため、欠陥により誘発される表面近傍のアモルファス化は起こらないと考えられる。 Next, FIG. 7A shows a cross-sectional TEM Akeno image (diffracted wave vector g 004 ) immediately after a Ge 0.975 Sn 0.025 layer is grown on a bulk Ge (001) substrate by 220 nm. A Ge 0.975 Sn 0.025 layer is grown on pseudomorphic . The reason why dislocations are not introduced even when the film thickness is increased is that the film grows at a low temperature, so that the film is in a non-equilibrium state and grows while containing strain. The reason why the amorphous phase is not observed in the Ge 0.975 Sn 0.025 / Ge system compared to the Ge 0.98 Sn 0.02 / Si system is that the growth temperature is the same as that at 200 ° C. It can be said that the cause is large. Further, since there are no threading dislocations, it is considered that amorphization near the surface induced by defects does not occur.

図7(b)に同試料を600(Cで10分間のPDA処理したGe0.975Sn0.025層の断面暗視野像(回折波ベクトルg004)を示す。 ミスフィット転位がGe0.975Sn0.025/バルクGe(001)基板界面に導入されている。回折波ベクトルg004およびg220で観察できることから、これらの転位は60o転位であることがわかった。また、矢印で示すように、その一部はバルクGe(001)基板に向かって伝播していることも観察された。 7B shows a cross-sectional dark field image (diffracted wave vector g 004 ) of a Ge 0.975 Sn 0.025 layer obtained by subjecting the sample to 600 (PDA treatment at C for 10 minutes). Misfit dislocation is Ge 0.975 Sn 0.025 / bulk Ge (001) introduced at the substrate interface, which can be observed with diffraction wave vectors g 004 and g 220 , indicating that these dislocations are 60 ° dislocations, and some of them are indicated by arrows. Propagation towards the bulk Ge (001) substrate was also observed.

図8に図7(b)で示した試料の平面TEM像を示す。Ge0.975Sn0.025/バルクGe(001)基板界面で2つの<110>方向に伝播する60o転位が観察された。転位は膜表面からハーフループ状に導入され、基板界面に到達した後、ミスフィット成分は界面に残留し、貫通成分は膜外に抜けたと考えられる。貫通転位密度は106 cm-2以下と見積もられた。また、丸印で示すように、図7(b)中の、転位の一部が基板に向かって伝播している転位形態に対応すると見られる構造が平面TEM像においても観察された。図8中の丸印部分の拡大像を図9に示す。60o転位の転位線が交わらないことが確認できる。 FIG. 8 shows a planar TEM image of the sample shown in FIG. Two 60 ° dislocations propagating in two <110> directions were observed at the Ge 0.975 Sn 0.025 / bulk Ge (001) substrate interface. Dislocations are introduced from the film surface in a half loop shape, and after reaching the substrate interface, misfit components remain at the interface, and penetrating components are considered to have escaped from the film. The threading dislocation density was estimated to be 10 6 cm -2 or less. Further, as indicated by the circles, a structure that appears to correspond to the dislocation form in which a part of dislocations propagates toward the substrate in FIG. 7B was also observed in the planar TEM image. An enlarged image of the circled portion in FIG. 8 is shown in FIG. It can be confirmed that dislocation lines of 60 o dislocation do not intersect.

このような転位形態は、交差する2本の60o転位の転位線が、大きさが同じでお互いが平行なバーガースベクトルを有する時に起こる反応の結果形成されると考えられる。それぞれの転位が交差する点で転位の分裂反応(消滅反応)が起き、新たな転位線ができる。この分裂反応は、平行なバーガースベクトル持つ2本の転位が、転位同士の相互作用を避け、交差点で上下に分裂し転位線の長さを減少させることによってエネルギー的に安定な転位構造をとる反応である(非特許文献34)。 Such a dislocation form is thought to be formed as a result of the reaction that occurs when the dislocation lines of two intersecting 60 ° dislocations have the same size and parallel Burgers vectors. At the point where each dislocation crosses, a dislocation splitting reaction (annihilation reaction) occurs, and a new dislocation line is created. This splitting reaction is a reaction in which two dislocations with parallel Burgers vectors avoid an interaction between dislocations and split up and down at the intersection to reduce the length of the dislocation line, resulting in an energetically stable dislocation structure. (Non-Patent Document 34).

次に、図10(a)にバルクGe(001)基板上にGe0.919Sn0.081層を30nm成長させた試料の断面TEM明野像を示す。8.1%の高Sn組成にもかかわらずSnは析出することなく、PseudomorphicなGe0.919Sn0.081層が成長している。図10(b)に同試料を600℃で10分間のPDA処理したGe0.919Sn0.081層の断面明視野像を示す。Ge0.919Sn0.081/バルクGe(001)基板界面近傍に多数のドット状の析出物が観察できる。この析出物を高分解能TEMで観察した格子像と回折パターンを図11(a)および図11(b)に示す。格子像からモアレ縞が観察される。モアレ縞の間隔が2.70nmであることと回折パターンから、このモアレ縞はGeの111とβ−Snの200面の干渉により形成されており、Ge0.919Sn0.081/バルクGe(001)基板界面近傍にβ−Sn相が析出していることがわかる。 Next, FIG. 10A shows a cross-sectional TEM Akeno image of a sample obtained by growing a Ge 0.919 Sn 0.081 layer on a bulk Ge (001) substrate to a thickness of 30 nm. In spite of the high Sn composition of 8.1%, Sn does not precipitate and a Pseudomorphic Ge 0.919 Sn 0.081 layer grows. FIG. 10B shows a bright cross-sectional image of the Ge 0.919 Sn 0.081 layer obtained by subjecting the same sample to PDA treatment at 600 ° C. for 10 minutes. A large number of dot-like precipitates can be observed in the vicinity of the Ge 0.919 Sn 0.081 / bulk Ge (001) substrate interface. A lattice image and a diffraction pattern obtained by observing the precipitate with a high-resolution TEM are shown in FIGS. Moire fringes are observed from the lattice image. From the fact that the moire fringe spacing is 2.70 nm and the diffraction pattern, this moire fringe is formed by the interference of the Ge 111 and β-Sn 200 planes, and the Ge 0.919 Sn 0.081 / bulk Ge (001) substrate interface It can be seen that a β-Sn phase is precipitated in the vicinity.

これらの結果は以下のことを示す。低Sn組成の場合、ある膜厚以下では、PDA処理をしてもGe1-xSnx層内に転位は導入されず、一定の膜厚以上では、PDA処理後、Ge1-xSnx/Ge基板界面にミスフィット転位が導入される。しかし、ある程度の膜厚以上であっても、高Sn組成の場合には、PDA処理後、β−Sn相が界面付近に析出し膜内の歪が緩和されると考えられる。基板温度200℃での低温MBE法により、Sn組成8.1%までバルクGe基板上にPseudomorphicにGe1-xSnx層を成長できることがわかった。 These results indicate the following: In the case of a low Sn composition, dislocations are not introduced into the Ge 1-x Sn x layer even when PDA treatment is performed below a certain film thickness, and after a PDA treatment, Ge 1-x Sn x is introduced after PDA treatment. Misfit dislocations are introduced at the / Ge substrate interface. However, even when the film thickness is more than a certain level, in the case of a high Sn composition, it is considered that after the PDA treatment, the β-Sn phase precipitates near the interface and the strain in the film is relaxed. It was found that a Ge 1-x Sn x layer can be grown pseudomorphically on a bulk Ge substrate up to an Sn composition of 8.1% by a low temperature MBE method at a substrate temperature of 200 ° C.

<Ge(001)基板上Ge1-xSnx層の歪緩和率測定結果>
図12にバルクGe(001)基板上にGe0.975Sn0.025層を成長した直後のGeSn(224)回折ピーク付近のX線回折2次元逆格子マッピング(XRD−2DRSM)測定結果を示す。Ge(224)回折ピークの直下にGeSn(224)回折ピークが観測されることから、断面TEMで観察されたようにPseudomorphicにGe0.975Sn0.025層が成長していることがわかる。
<Measurement result of strain relaxation rate of Ge 1-x Sn x layer on Ge (001) substrate>
FIG. 12 shows the X-ray diffraction two-dimensional reciprocal lattice mapping (XRD-2DRSM) measurement results in the vicinity of the GeSn (224) diffraction peak immediately after the growth of the Ge 0.975 Sn 0.025 layer on the bulk Ge (001) substrate. Since a GeSn (224) diffraction peak is observed immediately below the Ge (224) diffraction peak, it can be seen that a Ge 0.975 Sn 0.025 layer has grown on pseudomorphic as observed by the cross-sectional TEM.

次に、GeSn(224)回折ピーク付近のXRD−2DRSMからバルクGe(001)基板上のGe0.977Sn0.023層、Ge0.975Sn0.025層およびGe0.919Sn0.081層の[110]方向の歪緩和率を評価した。図13にXRD−2DRSMから得たGe1-xSnx(224)回折ピークの逆格子点を示す。図中の点線は、結晶を等方的な弾性体と考え、Poisson比に従って変形した場合の理想線である。図14に[110]方向の歪緩和率とVegarD則から求めた成長直後およびPDA処理後のGe1-xSnx層中のSn組成を示す。[110]方向の歪緩和率に関して、低Sn組成で臨界膜厚以下の試料においては、PDA処理前後で[110]方向の歪緩和率に変化は無い。低Sn組成で臨界膜厚以上の試料では、PDA処理前後で[110]方向の歪緩和率に変化は見られるが、非常に小さな値(1%から5%)である。これは、発生および増殖するミスフィット転位の数が制限されているためであると考えられる。また、低Sn組成の試料では、PDA処理前後でSnの組成に変化がないことから、Ge1-xSnx層内でのβ−Sn相の析出が無いことを示している。しかしながら、高Sn組成の試料ではSn組成が8.1%(成長直後)から2.4%(PDA処理後)に変化していた。これはTEM像で観察されたように膜内の歪を緩和するうえでβ−Sn相が界面に析出したためと考えられる。 Next, the strain relaxation rate in the [110] direction of the Ge 0.977 Sn 0.023 layer, Ge 0.975 Sn 0.025 layer and Ge 0.919 Sn 0.081 layer on the bulk Ge (001) substrate from the XRD-2DRSM near the GeSn (224) diffraction peak is determined. evaluated. FIG. 13 shows the reciprocal lattice points of the Ge 1-x Sn x (224) diffraction peak obtained from XRD-2DRSM. The dotted line in the figure is an ideal line when the crystal is considered as an isotropic elastic body and deformed according to the Poisson's ratio. FIG. 14 shows the Sn composition in the Ge 1-x Sn x layer immediately after the growth and after the PDA treatment obtained from the strain relaxation rate in the [110] direction and the VegarD rule. Regarding the strain relaxation rate in the [110] direction, the strain relaxation rate in the [110] direction does not change before and after the PDA treatment in a sample having a low Sn composition and a critical film thickness or less. In the sample having a low Sn composition and a critical film thickness or more, a change is observed in the strain relaxation rate in the [110] direction before and after the PDA treatment, but it is a very small value (1% to 5%). This is thought to be due to the limited number of misfit dislocations that occur and proliferate. Further, in the sample having a low Sn composition, there is no change in the Sn composition before and after the PDA treatment, which indicates that there is no precipitation of β-Sn phase in the Ge 1-x Sn x layer. However, in the sample having a high Sn composition, the Sn composition was changed from 8.1% (immediately after growth) to 2.4% (after PDA treatment). This is considered to be because the β-Sn phase was precipitated at the interface in relaxing the strain in the film as observed in the TEM image.

<仮想Ge基板の作製>
ここからは、仮想Ge基板の作製法について述べる。Si(001)基板を前述の方法で清浄化後、そのまま超高真空装置内において、基板温度を200℃に保ちながら、クヌーセンセルを用いた分子線エピタキシー法によりGe層を40nm成長させた。その後、同真空装置内において試料を700℃、10分間熱処理を施した。また、一部の試料はGe層成長後、そのまま大気中に取り出し、700℃、1分間の熱処理を窒素雰囲気中で行った。
<Production of virtual Ge substrate>
From here, a method for producing a virtual Ge substrate will be described. After the Si (001) substrate was cleaned by the above-described method, a Ge layer was grown to 40 nm by molecular beam epitaxy using a Knudsen cell while keeping the substrate temperature at 200 ° C. in the ultrahigh vacuum apparatus. Thereafter, the sample was heat-treated at 700 ° C. for 10 minutes in the same vacuum apparatus. Some samples were taken out into the atmosphere as they were after the Ge layer was grown, and heat treatment at 700 ° C. for 1 minute was performed in a nitrogen atmosphere.

図15および図16にSi(001)基板上に基板温度200 ℃ でGe層を40nm成長させ、その後、熱処理を施した試料のTEM像を示す。図15(a)および図15(b)は、それぞれ超高真空装置内で熱処理温度700℃、10分間の熱処理した場合の、断面暗視野TEM像(回折波ベクトルg220)および平面TEM像である。図16(a)および図16(b)はGe層を成長後、大気中に取り出し、窒素雰囲気中で700℃、1分間の急速熱処理をした場合の、断面暗視野TEM像(回折波ベクトルg220)および平面TEM像である。 15 and 16 show that the substrate temperature is 200 on the Si (001) substrate. A TEM image of a sample obtained by growing a Ge layer at 40 ° C. at 40 ° C. and then performing heat treatment is shown. FIGS. 15A and 15B are a cross-sectional dark field TEM image (diffracted wave vector g 220 ) and a planar TEM image when heat treatment is performed at 700 ° C. for 10 minutes in an ultrahigh vacuum apparatus, respectively. is there. 16 (a) and 16 (b) are cross-sectional dark field TEM images (diffracted wave vector g) when a Ge layer is grown and taken out to the atmosphere and subjected to rapid heat treatment at 700 ° C. for 1 minute in a nitrogen atmosphere. 220 ) and a planar TEM image.

両試料ともに断面TEM像からGe/Si界面に周期的に配列した転位が観察される。さらに平面TEM像から2つの<110>方向に伸びた転位のネットワーク構造がはっきりと観察できる。これは、断面TEM像で観察されたGe/Si界面の転位に相当し、その転位間隔は約10nmと見積もられた。SiとGeの格子不整合度が4.2%であること、および刃状転位のバーガースベクトルを用いて、完全歪緩和した場合を仮定すると理論的に計算される転位間隔は9.5nmである。それゆえ、Ge/Siの歪緩和は刃状転位によって支配的に行われていると見積もることができる。XRD−2DRSM測定によって見積もられた熱処理後のGe層の[110]方向および[001]方向の歪緩和率は、超高真空熱処理および窒素雰囲気中急速熱処理の場合、共に100%および100%であった。TEM像の観察結果も考慮するとバルクSi(001)基板上に[110]および[001]方向ともにGeの格子定数を持ったGe層が形成されていることが確認された。   In both samples, dislocations periodically arranged at the Ge / Si interface are observed from the cross-sectional TEM image. Furthermore, a dislocation network structure extending in two <110> directions can be clearly observed from a planar TEM image. This corresponds to a dislocation at the Ge / Si interface observed in the cross-sectional TEM image, and the dislocation interval was estimated to be about 10 nm. The theoretically calculated dislocation interval is 9.5 nm, assuming that the lattice mismatch between Si and Ge is 4.2%, and that the strain is completely relaxed using the Burgers vector of edge dislocations. . Therefore, it can be estimated that the strain relaxation of Ge / Si is predominantly performed by edge dislocations. The strain relaxation rate in the [110] direction and [001] direction of the Ge layer after the heat treatment estimated by the XRD-2DRSM measurement is 100% and 100% in both the ultra-high vacuum heat treatment and the rapid heat treatment in a nitrogen atmosphere. there were. Considering the observation result of the TEM image, it was confirmed that a Ge layer having a Ge lattice constant in both the [110] and [001] directions was formed on the bulk Si (001) substrate.

結晶性に関して、両試料を比較すると、図15(b)および図16(b)の平面TEM像から見積もられた貫通転位密度は、108~109cm-2、および1010~1011cm-2であった。超高真空中で熱処理した試料は、熱処理時間が10分間と長いため、窒素雰囲気中で1分間急速熱処理した試料に比べて貫通転位が少ない。しかし、断面TEM像から、図15(a)超高真空熱処理後の表面はラフニングが生じているのに対して、図16(a)窒素雰囲気中急速熱処理後の表面は平坦である。 When the two samples are compared with respect to crystallinity, the threading dislocation densities estimated from the planar TEM images of FIGS. 15B and 16B are 10 8 to 10 9 cm −2 and 10 10 to 10 11. cm -2 . A sample heat-treated in an ultra-high vacuum has a long heat treatment time of 10 minutes, and therefore has fewer threading dislocations than a sample heat-treated for 1 minute in a nitrogen atmosphere. However, from the cross-sectional TEM image, FIG. 15A shows a roughened surface after the ultra-high vacuum heat treatment, whereas FIG. 16A shows a flat surface after the rapid heat treatment in a nitrogen atmosphere.

図17(a)および図17(b)に、超高真空熱処理後および窒素雰囲気中急速熱処理後の試料表面の原子間力顕微鏡像(AFM:Atomic Force Microscopy)像を示す。表面の平均二乗粗さ(RMS:Root Mean Square)は、超真空熱処理の場合、9.0nmと大きな値を示すが、窒素雰囲気中急速熱処理の場合、1.0nm程度と非常に小さな値を示す。この結果は、大気圧窒素雰囲気中で急速熱処理を行うことで、Ge表面原子の泳動によるラフニングが抑制できることを示している。以上の結果を踏まえると、仮想Ge基板に向けた歪緩和Ge層の作製には、窒素雰囲気中での急速熱処理による方法が適していることがわかる。以下の実施例においては、急速熱処理法によって歪緩和させる方法を用いて作製した仮想Ge基板を用いた。   FIGS. 17A and 17B show atomic force microscopic (AFM) images of the sample surface after the ultra-high vacuum heat treatment and after the rapid heat treatment in a nitrogen atmosphere. The mean square roughness (RMS) of the surface shows a large value of 9.0 nm in the case of the ultra-vacuum heat treatment, but a very small value of about 1.0 nm in the case of the rapid heat treatment in a nitrogen atmosphere. . This result shows that roughing due to migration of Ge surface atoms can be suppressed by performing rapid thermal processing in an atmospheric pressure nitrogen atmosphere. Based on the above results, it can be seen that the method of rapid heat treatment in a nitrogen atmosphere is suitable for the production of the strain relaxation Ge layer toward the virtual Ge substrate. In the following examples, a virtual Ge substrate manufactured using a method of relaxing strain by a rapid heat treatment method was used.

<仮想Ge基板上へのGe1-xSnx層の成長と転位構造評価>
以下に、仮想Ge基板上におけるGe1-xSnx層の成長について述べる。仮想Ge基板を前述の方法に従って洗浄し、表面を清浄化した。表面清浄化後、RHEEDによって2×1表面再構成構造を確認した。仮想Ge基板上に、基板温度170~200℃でGe1-xSnx層をエピタキシャル成長させた。Geの蒸着にはクヌーセンセルを用い、Snの蒸着にはアークプラズマガンを用いた。Ge1-xSnx層の成長後、幾つかの試料は、大気に取り出し、窒素雰囲気中、400~600℃で1~10分間のPDA処理を行った。作製した試料の構造を図18に示す。また、作製した試料の成長条件を図19に示す。
<Growth and dislocation structure evaluation of Ge 1-x Sn x layer to the virtual Ge substrate>
The growth of the Ge 1-x Sn x layer on the virtual Ge substrate will be described below. The virtual Ge substrate was cleaned according to the method described above to clean the surface. After the surface cleaning, a 2 × 1 surface reconstructed structure was confirmed by RHEED. A Ge 1-x Sn x layer was epitaxially grown on the virtual Ge substrate at a substrate temperature of 170 to 200 ° C. A Knudsen cell was used for the vapor deposition of Ge, and an arc plasma gun was used for the vapor deposition of Sn. After the growth of the Ge 1-x Sn x layer, some samples were taken out into the atmosphere and subjected to PDA treatment at 400 to 600 ° C. for 1 to 10 minutes in a nitrogen atmosphere. The structure of the manufactured sample is shown in FIG. Further, FIG. 19 shows the growth conditions of the manufactured sample.

<低Sn組成(3.0%以下)Ge1-xSnx層の転位構造および表面形態>
図20(a)から図20(h)に、仮℃想Ge基板上に成長温度170℃で、Ge0.99Sn0.01層を1300nm成長させる過程におけるRHEEDパターンを示す。Ge0.99Sn0.01層の成長開始と共にRHEEDパターンがストリーク状からスポット状に変化していくことがわかる。また、図20(e)に示した膜厚400nmの時点において、矢印で示すように多結晶リングパターンが観察され始めた。これは、単結晶成長から多結晶成長への遷移を示している。さらに成長を続けていくにつれて、多結晶リングパターンがよりはっきりと観察された。
<Dislocation structure and surface morphology of low Sn composition (3.0% or less) Ge 1-x Sn x layer>
FIG. 20A to FIG. 20H show RHEED patterns in the process of growing a Ge 0.99 Sn 0.01 layer at 1300 nm at a growth temperature of 170 ° C. on a temporary Ge-conceived Ge substrate. It can be seen that the RHEED pattern changes from streak to spot as the Ge 0.99 Sn 0.01 layer starts to grow. Further, at the time of the film thickness of 400 nm shown in FIG. 20 (e), a polycrystalline ring pattern began to be observed as indicated by an arrow. This indicates a transition from single crystal growth to polycrystalline growth. As the growth continued further, the polycrystalline ring pattern was more clearly observed.

図21(a)に、図21(h)で示した試料の成長直後の断面TEM暗視野像(回折波ベクトルg004)、および図21(b)に、図中の丸印の制限視野回折パターンを示す。制限視野回折パターンからも多結晶成長に起因したリングパターンが観察された。図21(a)の断面TEM像中に白い矢印で示すような、Si基板上の試料でも観察された均一なコントラストを持つアモルファス相が、膜厚200nm付近でも観察された。また、貫通転位の周辺に黒い矢印で示すように積層欠陥が存在していることも観察された。しかし、RHEED観察の結果は、膜厚200nmにおいて、エピタキシャル成長を示しており、TEMとRHEEDにおける観察結果で相違がある。これは、膜厚400nm成長時にGe0.99Sn0.01層表面近傍で起きたエピタキシャル層から多結晶およびアモルファス相への遷移が欠陥を介してGe0.99Sn0.01層深部にまでおよぶ事を示唆している。いずれにせよ、Ge1-xSnx/仮想Ge基板系においても、Si基板上の場合と同様にエピタキシャル成長できる臨界膜厚が存在することがわかる。これ以降は、多結晶およびアモルファス成長が起こらないような薄い膜厚で実験を行った。 FIG. 21A shows a cross-sectional TEM dark field image (diffracted wave vector g 004 ) immediately after the growth of the sample shown in FIG. 21H , and FIG. Indicates a pattern. A ring pattern due to the polycrystalline growth was also observed from the limited field diffraction pattern. An amorphous phase having a uniform contrast observed even in the sample on the Si substrate as shown by a white arrow in the cross-sectional TEM image of FIG. It was also observed that stacking faults exist as indicated by black arrows around threading dislocations. However, the result of RHEED observation shows epitaxial growth at a film thickness of 200 nm, and there is a difference between the observation results of TEM and RHEED. This suggests that the transition from the epitaxial layer to the polycrystalline and amorphous phases that occurred in the vicinity of the surface of the Ge 0.99 Sn 0.01 layer during the film thickness growth of 400 nm extends to the deep part of the Ge 0.99 Sn 0.01 layer through defects. In any case, it can be seen that the Ge 1-x Sn x / virtual Ge substrate system also has a critical film thickness that allows epitaxial growth in the same manner as on the Si substrate. After this, experiments were conducted with a thin film thickness so that polycrystalline and amorphous growth did not occur.

図22(a)および図22(b)に成長温度200℃において、仮想Ge基板上Ge0.99Sn0.01層を40nm成長させた直後、および600℃で10分間のPDA処理を施した試料の断面TEM暗視野像(回折波ベクトルg004)をそれぞれ示す。図23(a)および図23(b)に成長温度200℃において、仮想Ge基板上Ge0.973Sn0.027層を40nm成長させた直後および600℃で10分間のPDA処理を施した試料の断面TEM暗視野像(回折波ベクトルg004)をそれぞれ示す。図24(a)および図24(b)には、仮想Ge基板上にGe0.978Sn0.022層を210nm成長させた直後および600℃で10分間のPDA処理を施した試料の断面TEM暗視野像(回折波ベクトルg004)をそれぞれ示す。図22(a)、図23(a)および図24(a)より、成長直後のGe1-xSnx層では、表面までエピタキシャル層が形成され、Si(001)バルク基板上の試料で観察されたようなアモルファス相が形成されていないことが観察された。また、Ge1-xSnx層中に多数の貫通転位が観察されるが、これらは、仮想Ge基板中に存在する貫通転位がGe1-xSnx/仮想Ge基板界面を介してGe1-xSnx層中に引き継がれたものである。 22 (a) and 22 (b), a cross-sectional TEM of a sample subjected to PDA treatment at 600 ° C. for 10 minutes immediately after growing a Ge 0.99 Sn 0.01 layer on a virtual Ge substrate by 40 nm at a growth temperature of 200 ° C. A dark field image (diffracted wave vector g 004 ) is shown. FIG. 23A and FIG. 23B show a cross-sectional TEM dark of a sample subjected to PDA treatment for 10 minutes at 600 ° C. immediately after the Ge 0.973 Sn 0.027 layer was grown to 40 nm on the virtual Ge substrate at a growth temperature of 200 ° C. Each field image (diffracted wave vector g 004 ) is shown. 24 (a) and 24 (b) show cross-sectional TEM dark field images of samples subjected to PDA treatment at 600 ° C. for 10 minutes immediately after a Ge 0.978 Sn 0.022 layer was grown to 210 nm on a virtual Ge substrate ( The diffraction wave vectors g 004 ) are shown respectively. From FIG. 22A, FIG. 23A, and FIG. 24A, in the Ge 1-x Sn x layer immediately after growth, an epitaxial layer is formed up to the surface, and is observed in the sample on the Si (001) bulk substrate. It was observed that the amorphous phase as formed was not formed. Although a number of threading dislocations in the Ge 1-x Sn x layer is observed, these, Ge 1 threading dislocations present in the virtual Ge substrate through a Ge 1-x Sn x / virtual Ge substrate interface -x Sn x is inherited in the x layer.

図25に、図24(a)で示した同試料の同領域を回折ベクトルg220で観察した成長直後の断面TEM像を示す。回折ベクトルg220の観察においても、回折ベクトルg004で観察した場合と同様に、貫通転位が結像されている。この結果は、回折ベクトルとバーガースベクトルの関係より、仮想Ge基板およびGe1-xSnx層中に存在する貫通転位は、60o転位の特徴を持つことを示している。 Figure 25 shows a cross-sectional TEM images of as-grown observed at diffraction vector g 220 of the same region of the same sample shown in FIG. 24 (a). Also in the observation of the diffraction vector g 220, as in the case of observing the diffraction vector g 004, threading dislocations are imaged. This result shows that the threading dislocation existing in the virtual Ge substrate and the Ge 1-x Sn x layer has the feature of 60 ° dislocation based on the relationship between the diffraction vector and the Burgers vector.

図26(a)に図24(a)に示したのと同じ、Ge0.978Sn0.022層成長直後の試料の平面TEM像を示す。Ge層/バルクSi(001)基板界面に形成されている2つの[110]方向に直線状に伸びる刃状転位ネットワークと共に、矢印で示したようなGe層からGe0.978Sn0.022層に伸びる貫通転位を示す短い転位が観察された。これらの貫通転位はSn組成1.0%、および2.7%の試料においても観察された。 FIG. 26A shows a planar TEM image of the same sample as that shown in FIG. 24A immediately after the growth of the Ge 0.978 Sn 0.022 layer. Threading dislocations extending from Ge layer to Ge 0.978 Sn 0.022 layer as indicated by arrows, with two edge dislocation networks extending linearly in the [110] direction formed at the Ge layer / bulk Si (001) substrate interface A short dislocation was observed indicating These threading dislocations were also observed in samples with an Sn composition of 1.0% and 2.7%.

図22(b)に示した、600℃、10分間のPDA後のGe0.99Sn0.01試料においては、転位の挙動に大きな変化は観察されなかったが、図23(a)および図24(a)で観察された貫通転位は、PDA処理後に劇的に変化している。図中の矢印で示すように、Ge1-xSnx/仮想Ge基板界面にみられるミスフィット転位とGe1-xSnx層内に曲がった転位群が観察される。 In the Ge 0.99 Sn 0.01 sample after PDA at 600 ° C. for 10 minutes shown in FIG. 22B, no significant change was observed in the dislocation behavior, but FIG. 23A and FIG. The threading dislocations observed in Fig. 3 change dramatically after PDA treatment. As indicated by arrows in the figure, misfit dislocations observed at the Ge 1-x Sn x / virtual Ge substrate interface and dislocation groups bent in the Ge 1-x Sn x layer are observed.

図26(b)に仮想Ge基板上にGe0.978Sn0.022層を210nm成長させた直後および600℃で10分間のPDA処理を施した試料の平面TEM像を示す。また、図27(a)および図27(b)に、仮想Ge基板上に膜厚40nmのGe0.99Sn0.01層を成長後、および膜厚40nmのGe0.973Sn0.027層を成長後、600℃で10分間のPDA処理を施した試料の平面TEM像をそれぞれ示す。これらPDA処理後の平面TEM像より、成長直後に観察された貫通転位を示す短い転位が減少していることが分かる。貫通転位密度は約1010cm-2と見積もられ、成長直後より一桁減少した。これらの結果は、PDA処理がGe1-xSnx/仮想Ge基板界面での貫通転位の横方向の伝播を促進し、膜中の貫通転位密度の減少に繋がることを示している。 FIG. 26 (b) shows a planar TEM image of a sample that was subjected to PDA treatment for 10 minutes at 600 ° C. immediately after the Ge 0.978 Sn 0.022 layer was grown to 210 nm on the virtual Ge substrate. 27 (a) and 27 (b), a Ge 0.99 Sn 0.01 layer having a thickness of 40 nm is grown on a virtual Ge substrate, and a Ge 0.973 Sn 0.027 layer having a thickness of 40 nm is grown at 600 ° C. The plane TEM image of the sample which performed the PDA process for 10 minutes is shown, respectively. From these planar TEM images after PDA treatment, it can be seen that short dislocations indicating threading dislocations observed immediately after growth are reduced. The threading dislocation density was estimated to be about 10 10 cm −2, and decreased by an order of magnitude from immediately after the growth. These results indicate that PDA treatment promotes the lateral propagation of threading dislocations at the Ge 1-x Sn x / virtual Ge substrate interface, leading to a decrease in threading dislocation density in the film.

次に、これら3種類のGe1-xSnx試料の表面形態をAFMで観察した結果を示す。図28(a)および図28(b)に、仮想Ge基板上Ge0.99Sn0.01層およびGe0.973Sn0.027層を40nm成長させ、600℃で10分間のPDA処理を施した試料表面のAFM像を示す。また、図28(c)に仮想Ge基板上にGe0.978Sn0.022層を210nm成長させ、600℃で10分間のPDA処理を施した試料のAFM像を示す。これらのRMS値は、それぞれ1.9nm、0.6nmおよび1.0nmであった。どの試料においても、PDA処理後も下地の仮想Ge基板の平坦性を維持していた。 Next, the results of observing the surface morphology of these three types of Ge 1-x Sn x samples with AFM are shown. FIGS. 28A and 28B show an AFM image of a sample surface obtained by growing a Ge 0.99 Sn 0.01 layer and a Ge 0.973 Sn 0.027 layer on a virtual Ge substrate by 40 nm and performing PDA treatment at 600 ° C. for 10 minutes. Show. FIG. 28C shows an AFM image of a sample obtained by growing a Ge 0.978 Sn 0.022 layer on a virtual Ge substrate by 210 nm and performing PDA treatment at 600 ° C. for 10 minutes. These RMS values were 1.9 nm, 0.6 nm, and 1.0 nm, respectively. In all samples, the flatness of the underlying virtual Ge substrate was maintained after the PDA treatment.

<高Sn組成(5.0%以上)Ge1-xSnx層の転位構造および表面形態>
次にSn組成が5.8%および8.5%の試料をTEM観察した結果を示す。図29(a)および図29(b)に成長温度200℃において、仮想Ge基板上にGe0.942Sn0.058層を膜厚40nm、Ge0.915Sn0.085層を膜厚15nm成長し、600℃で10分間のPDA処理した試料の断面TEM暗視野像(回折波ベクトルg004)を示す。図30(a)および図30(b)に同試料における図29(a)および図29(b)と同視野の断面TEM暗視野像(回折波ベクトルg220)を示す。成長直後の断面TEM観察結果は前述のSn組成2.5%の試料の転位構造と同様であった。図29(a)および図29(b)より、Ge1-xSnx/仮想Ge基板界面に、貫通転位が横方向に伝播していること、および界面に60°転位のコントラストが観察できる。また、図30(a)および図30(b)から、Ge1-xSnx/仮想Ge基板界面に、直径約10nmの球状の析出物が観察された。これらは、PDA処理後のGe0.919Sn0.081/バルクGe基板界面で観察されたように、β−Sn相の析出物であると考えられる。断面TEM像より、その数密度は、Sn組成Sn5.8%および8.5%の時、それぞれ3.0×109cm-2および2.0×1010cm-2と見積もられた。高Sn組成になるほどSnの析出が生じ易い傾向にあるといえる。
<Dislocation structure and surface morphology of high Sn composition (5.0% or more) Ge 1-x Sn x layer>
Next, the results of TEM observation of samples having Sn compositions of 5.8% and 8.5% are shown. 29A and 29B , at a growth temperature of 200 ° C., a Ge 0.942 Sn 0.058 layer is grown on a virtual Ge substrate to a thickness of 40 nm and a Ge 0.915 Sn 0.085 layer is grown to a thickness of 15 nm, and the temperature is 600 ° C. for 10 minutes. A cross-sectional TEM dark field image (diffracted wave vector g 004 ) of the PDA-treated sample is shown. 30 (a) and 30 (b) show a cross-sectional TEM dark field image (diffracted wave vector g 220 ) of the same sample as in FIGS. 29 (a) and 29 (b). The observation result of the cross-sectional TEM immediately after the growth was the same as the dislocation structure of the sample having the Sn composition of 2.5%. From FIG. 29A and FIG. 29B, threading dislocations propagate in the lateral direction at the Ge 1-x Sn x / virtual Ge substrate interface, and a contrast of 60 ° dislocation can be observed at the interface. In addition, from FIG. 30A and FIG. 30B, spherical precipitates having a diameter of about 10 nm were observed at the Ge 1-x Sn x / virtual Ge substrate interface. These are considered to be β-Sn phase precipitates as observed at the Ge 0.919 Sn 0.081 / bulk Ge substrate interface after PDA treatment. From the cross-sectional TEM images, the number density was estimated to be 3.0 × 10 9 cm −2 and 2.0 × 10 10 cm −2 when the Sn composition Sn was 5.8% and 8.5%, respectively. It can be said that the higher the Sn composition, the more likely Sn precipitation occurs.

次に、これら2種類のGe1-xSnx層の表面形態をAFMで観察した結果を示す。図31(a)および図31(b)に、仮想Ge基板上Ge0.942Sn0.058層を40nmおよびGe0.915Sn0.085層を15nm成長させ、600℃で10分間のPDA処理を施した試料のAFM像を示す。これらのRMS値は、それぞれ0.6nmおよび1.2nmであった。どの試料においても、PDA処理後も下地の仮想Ge基板の平坦性を維持していた。 Next, the result of observing the surface morphology of these two types of Ge 1-x Sn x layers with AFM is shown. 31A and 31B show an AFM image of a sample obtained by growing a Ge 0.942 Sn 0.058 layer on a virtual Ge substrate by 40 nm and a Ge 0.915 Sn 0.085 layer by 15 nm and performing PDA treatment at 600 ° C. for 10 minutes. Indicates. These RMS values were 0.6 nm and 1.2 nm, respectively. In all samples, the flatness of the underlying virtual Ge substrate was maintained after the PDA treatment.

次に、高Sn組成で膜厚が厚い試料についての結果を示す。図32(a)および図32(b)に、成長温度170℃において、仮想Ge基板上にGe0.937Sn0.063層を300nm成長させた直後および600℃で10分間のPDA処理を施した試料の断面TEM暗視野像(回折波ベクトルg004)を示す。PDA処理後、貫通転位の横方向への伝播が観察された。一方、成長直後の膜表面は、非常に平坦であったのに対して、PDA処理後、表面のラフニングが顕著に起こっていることが観察された。 Next, the result about a sample with a high Sn composition and a large film thickness is shown. FIGS. 32 (a) and 32 (b) are cross-sections of samples subjected to PDA treatment for 10 minutes immediately after growing a Ge 0.937 Sn 0.063 layer on a virtual Ge substrate at a growth temperature of 170 ° C. and 300 nm. A TEM dark field image (diffracted wave vector g 004 ) is shown. Lateral propagation of threading dislocations was observed after PDA treatment. On the other hand, the film surface immediately after the growth was very flat, but it was observed that the surface roughening occurred remarkably after the PDA treatment.

図33(a)および図33(b)に、仮想Ge基板上にGe0.937Sn0.063層を300nm成長させた試料のPDA処理後の表面を、AFMおよび走査電子顕微鏡(SEM:Scanning Electron Microscopy)を用いて観察した結果をそれぞれ示す。図33(a)および図33(b)から、表面ラフニングが観察され、図33(a)のAFM像から見積もられたRMSは、22nmと非常に大きな値を示した。また、表面に数密度が6.4×107cm-2の析出物が観察された。析出物と判断した理由は、図33(b)のSEM像のコントラストの違いからである。これらの析出物は、400℃および500℃のPDA処理後においても観察された。 FIG. 33 (a) and FIG. 33 (b) show the surface after PDA treatment of a sample obtained by growing a Ge 0.937 Sn 0.063 layer on a virtual Ge substrate by 300 nm using an AFM and a scanning electron microscope (SEM). The results observed using each are shown. 33 (a) and 33 (b), surface roughening was observed, and the RMS estimated from the AFM image of FIG. 33 (a) was a very large value of 22 nm. A precipitate having a number density of 6.4 × 10 7 cm −2 was observed on the surface. The reason for determining the precipitate is the difference in contrast of the SEM image in FIG. These precipitates were also observed after PDA treatment at 400 ° C and 500 ° C.

図34(a)、図34(b)、および図34(c)に、仮想Ge基板上Ge0.937Sn0.063層を500℃で10分間PDA処理した後のSEM像、断面TEM暗視野像(回折波ベクトルg004)および制限視野回折パターンをそれぞれ示す。図34(a)より、600℃で10分間PDA処理した後の表面形態と、同様の表面形態が得られていることが確認できる。また、同SEM像よりGe0.937Sn0.063層表面に析出物が観察された。図34(b)の断面TEM像から析出物を観察し、図34(c)の回折パターンからβ−Sn相に起因した{200}、{004}および{301}面の回折スポットが得られた。これにより、表面の析出物は、β−Snであることが明らかとなった。貫通転位に関して、断面TEM観察より、400℃および500℃の熱処理においても、Ge1-xSnx/仮想Ge基板界面で横方向にすべり60o転位を界面に残しているのが観察された。 FIGS. 34 (a), 34 (b), and 34 (c) show an SEM image and a cross-sectional TEM dark field image (diffraction) after a Ge 0.937 Sn 0.063 layer on a virtual Ge substrate was subjected to PDA treatment at 500 ° C. for 10 minutes. The wave vector g 004 ) and the limited field diffraction pattern are shown respectively. From FIG. 34 (a), it can be confirmed that the same surface morphology as that obtained after the PDA treatment at 600 ° C. for 10 minutes is obtained. In addition, precipitates were observed on the surface of the Ge 0.937 Sn 0.063 layer from the SEM image. A precipitate is observed from the cross-sectional TEM image of FIG. 34 (b), and {200}, {004} and {301} plane diffraction spots due to the β-Sn phase are obtained from the diffraction pattern of FIG. 34 (c). It was. This revealed that the precipitate on the surface was β-Sn. Regarding threading dislocations, it was observed from cross-sectional TEM observation that even in heat treatment at 400 ° C. and 500 ° C., a 60 ° dislocation was left at the interface in the lateral direction at the Ge 1-x Sn x / virtual Ge substrate interface.

高Sn組成で膜厚が薄い場合、PDA処理後にGe1-xSnx/仮想Ge基板界面に直径約10nmの球状のβ−Sn相が析出するが、表面の平坦性は維持される。しかし、膜厚が厚い場合、PDA処理後に数百nmのβ−Sn相の析出物が形成され、Ge1-xSnx層表面の平坦性は非常に悪化することがわかった。これらの結果は、高Sn組成Ge1-xSnx層の場合は、膜厚を薄くして適切なPDA処理条件を選択すれば、Snの析出を抑制しながら転位のみを動かし、歪緩和を促進することができることを示唆している。 When the Sn film is thin with a high Sn composition, a spherical β-Sn phase having a diameter of about 10 nm is deposited at the Ge 1-x Sn x / virtual Ge substrate interface after PDA treatment, but the flatness of the surface is maintained. However, it was found that when the film thickness is thick, β-Sn phase precipitates of several hundred nm are formed after the PDA treatment, and the flatness of the Ge 1-x Sn x layer surface is extremely deteriorated. These results show that, in the case of a high Sn composition Ge 1-x Sn x layer, if an appropriate PDA treatment condition is selected by reducing the film thickness, only the dislocation is moved while suppressing the precipitation of Sn, thereby reducing the strain. It suggests that it can be promoted.

<仮想Ge基板上Ge1-xSnx層の結晶性評価>
GeSn(224)回折ピーク付近のXRD−2DRSMの形状から仮想Ge基板上のGe0.978Sn0.022層の結晶性を評価した。図35(a)および35(b)にそれぞれ成長直後および600℃で10分間のPDA処理後のXRD−2DRSM測定結果を示す。図35(a)より、[110]方向に拡がる非常にブロードな回折プロファイルと矢印で示すような[001]方向に伸びるテイルを得た。このような回折プロファイルは、図35(b)で示すようにPDAを行うことで非常に鋭い、また、対称的な回折プロファイルに変化した。[110]方向のFWHMより、面内の結晶ドメインサイズを見積もるとPDA処理前後で50nmから73nmに変化することがわかった。
<Evaluation of crystallinity of Ge 1-x Sn x layer on virtual Ge substrate>
The crystallinity of the Ge 0.978 Sn 0.022 layer on the virtual Ge substrate was evaluated from the shape of XRD-2DRSM near the GeSn (224) diffraction peak. FIGS. 35 (a) and 35 (b) show the XRD-2DRSM measurement results immediately after growth and after PDA treatment at 600 ° C. for 10 minutes, respectively. From FIG. 35A, a very broad diffraction profile extending in the [110] direction and a tail extending in the [001] direction as indicated by the arrows were obtained. Such a diffraction profile was changed to a very sharp and symmetrical diffraction profile by performing PDA as shown in FIG. From the FWHM in the [110] direction, it was found that the in-plane crystal domain size was changed from 50 nm to 73 nm before and after the PDA treatment.

図36に、Ge1-xSnx成長直後およびPDA処理後の試料について、XRD−2DRSMの結果から評価したドメインサイズ変化を示す。Snの析出が顕著に観察されなかった試料では、PDA処理後、ドメインサイズが増加していた。これはPDA処理を行うことでGe1-xSnx層内の貫通転位が減少したことを示しており、TEM観察結果と一致する。また、図35(b)の結果では、PDA処理後に仮想Ge基板に起因するピークが消失している。これは図24(f)でみられたようにPDA処理後、貫通転位同士の反応によりGe層にハーフループ状の転位が導入されるからである。 FIG. 36 shows changes in domain size evaluated from the results of XRD-2DRSM for samples immediately after Ge 1-x Sn x growth and after PDA treatment. In samples where Sn precipitation was not observed significantly, the domain size increased after PDA treatment. This indicates that threading dislocations in the Ge 1-x Sn x layer were reduced by the PDA treatment, which is consistent with the TEM observation result. In the result of FIG. 35B, the peak due to the virtual Ge substrate disappears after the PDA process. This is because, as seen in FIG. 24F, half-loop dislocations are introduced into the Ge layer by the reaction between threading dislocations after the PDA treatment.

<仮想Ge基板上Ge1-xSnx層の歪緩和率測定結果>
図37に、XRD−2DRSM法によって評価された、仮想Ge基板上にエピタキシャル成長したすべてのGe1-xSnx試料の成長直後およびPDA処理後のGeSn(224)回折ピーク位置を示す。図中の点線は、結晶を等方的な弾性体と考え、Poisson比に従って変形した場合の理想線である。すべての試料に対して、膜の歪緩和が起こっていることがわかる。しかし、図37より、Sn組成2.7%、5.8%および8.5%の試料に対して、PDA処理後、Poisson比に従って歪緩和する理論線より内側にピーク位置が観測された。これは、Snの析出が原因であると考えられる。
<Measurement result of strain relaxation rate of Ge 1-x Sn x layer on virtual Ge substrate>
FIG. 37 shows GeSn (224) diffraction peak positions immediately after growth and after PDA treatment of all Ge 1-x Sn x samples epitaxially grown on the virtual Ge substrate, evaluated by the XRD-2DRSM method. The dotted line in the figure is an ideal line when the crystal is considered as an isotropic elastic body and deformed according to the Poisson's ratio. It can be seen that all the samples have film strain relaxation. However, from FIG. 37, the peak position was observed on the inner side of the theoretical line where the strain was relaxed according to Poisson's ratio after PDA treatment for the samples with Sn composition of 2.7%, 5.8% and 8.5%. This is considered to be caused by precipitation of Sn.

図38に図37に示したGeSn(224)回折ピーク位置の変化より見積もられたPDA処理前後のGe1-xSnx層の[110]方向に対する歪緩和率を示す。成長直後のSn組成がPDA処理後に理論線より低Sn組成側に観測されたSn組成2.7%、5.8%および8.5%の試料に対しては、PDA処理後のピーク位置上にくるSn組成から歪緩和率を求めている。 FIG. 38 shows the strain relaxation rate in the [110] direction of the Ge 1-x Sn x layer before and after the PDA treatment estimated from the change in the GeSn (224) diffraction peak position shown in FIG. For samples with Sn compositions of 2.7%, 5.8%, and 8.5% in which the Sn composition immediately after growth was observed on the Sn composition side lower than the theoretical line after PDA treatment, the peak position after PDA treatment The strain relaxation rate is obtained from the Sn composition.

比較のために従来のバルクGe基板上に形成したGe1-xSnx層の[110]方向歪緩和率も示す。仮想Ge基板を用いた場合、いずれの試料でも一定量の歪緩和が起こっていることがわかる。また、バルクGe基板上の試料ではその[110]方向歪緩和率は非常に小さいが、仮想Ge基板上の試料の場合、[110]方向歪緩和率は非常に高い値であった。この結果は、TEM観察した時に見られるGe1-xSnx/Ge基板界面のミスフィット転位の存在からも明らかである。バルクGe基板上の試料と比較して、熱処理条件は同じであるがその歪緩和率は基板の違いに決定的に依存している。これらの結果は仮想Ge基板上に成長したGe1-xSnx層中に存在する貫通転位が効果的に歪緩和に寄与していることを示している。また、図39に、PDA処理後の(110)面間隔とGeに対して印加できる歪量を示す。PDA処理後の(110)面間隔はいずれもGeの(110)面間隔以上の値を示しており、伸張歪Ge層を成長させるためのバッファ層となり得る可能性を持っている。 For comparison, the [110] direction strain relaxation rate of a Ge 1-x Sn x layer formed on a conventional bulk Ge substrate is also shown. It can be seen that when a virtual Ge substrate is used, a certain amount of strain relaxation occurs in any sample. In addition, the [110] direction strain relaxation rate of the sample on the bulk Ge substrate is very small, but in the case of the sample on the virtual Ge substrate, the [110] direction strain relaxation rate is a very high value. This result is also evident from the presence of misfit dislocations at the Ge 1-x Sn x / Ge substrate interface seen when TEM observation is performed. Compared with the sample on the bulk Ge substrate, the heat treatment conditions are the same, but the strain relaxation rate depends decisively on the difference in the substrate. These results indicate that threading dislocations existing in the Ge 1-x Sn x layer grown on the virtual Ge substrate effectively contribute to strain relaxation. FIG. 39 shows the (110) plane spacing after PDA processing and the amount of strain that can be applied to Ge. All of the (110) plane spacing after the PDA treatment shows a value greater than or equal to the (110) plane spacing of Ge, and has a possibility of becoming a buffer layer for growing an extension strained Ge layer.

<伸張歪Ge層の成長>
以下では、実際に、歪緩和Ge1-xSnx層上に伸張歪Ge層を成長させた結果を示す。図40に作製した試料の断面構造を示す。歪緩和させたGe1-xSnx層は、仮想Ge基板と同様の洗浄を行い、再び成長チャンバーに搬送した後、仮想Ge基板と同様の清浄化熱処理を行った。歪Ge層となるGe層は、成長温度300℃で行った。成長直後のSn組成の設計値は、8.0%とした。
<Growth of strained Ge layer>
Hereinafter, the results of actually growing an extension strained Ge layer on the strain relaxation Ge 1-x Sn x layer will be shown. FIG. 40 shows a cross-sectional structure of the manufactured sample. The strain-relieved Ge 1-x Sn x layer was cleaned in the same manner as the virtual Ge substrate, transferred again to the growth chamber, and then subjected to a cleaning heat treatment similar to that in the virtual Ge substrate. The Ge layer to be the strained Ge layer was grown at a growth temperature of 300 ° C. The designed value of the Sn composition immediately after the growth was 8.0%.

図41(a)にGe(24nm)/Ge0.922Sn0.078(24nm)/仮想Ge基板の断面TEM暗視野像(回折波ベクトルg220)を示す。Ge0.922Sn0.078(24nm)/仮想Ge基板界面にβ−Sn相の析出が観察された。図41(b)に同試料の同観察領域における断面TEM暗視野像(回折波ベクトルg004)を示す。また、図41(c)に別領域の断面TEM暗視野像(回折波ベクトルg004)を示す。図41(b)および図41(c)で観察されるように、Ge0.922Sn0.078(24nm)/仮想Ge基板界面に60o転位に起因するコントラストが観察され、転位による膜内の歪緩和が起こっていることがわかる。一方、Ge/ Ge0.922Sn0.078界面には横方向に滑った転位のコントラストはまったく観察されない。これは、下地のGe1-xSnx層に対してGe層がPseudomorphic成長していることを示唆している(β−Sn相が析出しているのでSn組成はxとした)。つまり、バルクGeに比べてより大きな(110)面間隔を持つ伸張歪を有するGe層が形成されていることを示している。 FIG. 41A shows a cross-sectional TEM dark field image (diffracted wave vector g 220 ) of Ge (24 nm) / Ge 0.922 Sn 0.078 (24 nm) / virtual Ge substrate. Precipitation of β-Sn phase was observed at the Ge 0.922 Sn 0.078 (24 nm) / virtual Ge substrate interface. FIG. 41B shows a cross-sectional TEM dark field image (diffracted wave vector g 004 ) in the same observation region of the same sample. FIG. 41C shows a cross-sectional TEM dark field image (diffracted wave vector g 004 ) in another region. As observed in FIG. 41 (b) and FIG. 41 (c), contrast due to 60 ° dislocation is observed at the interface of Ge 0.922 Sn 0.078 (24 nm) / virtual Ge substrate, and strain relaxation in the film due to dislocation is observed. You can see what is happening. On the other hand, no contrast of dislocations slid laterally is observed at the Ge / Ge 0.922 Sn 0.078 interface. This suggests that the Ge layer is grown pseudomorphically with respect to the underlying Ge 1-x Sn x layer (because the β-Sn phase is precipitated, the Sn composition is x). That is, it shows that a Ge layer having a tensile strain having a larger (110) plane spacing than that of bulk Ge is formed.

図42は、図41に示したものと同一試料のGeSn(224)ピークおよび歪Ge(224)ピーク付近のXRD−2DRSM測定結果である。仮想Geピークとオーバーラップしているものの歪Geに起因するピークが観測できる。エピタキシャルGe層が歪緩和Ge0.955Sn0.045バッファ層にPseudomorphicに成長した場合、(110)面間隔が歪緩和ゲルマニウム錫(Ge0.955Sn0.045)バッファ層に整合し、Poisson比に従って(001)面間隔が小さくなる。そのため、2次元逆格子マップ上では、仮想Ge基板ピークからPoisson比に従った直線上で、かつ歪緩和Ge0.955Sn0.045バッファ層の真上に歪Ge層の回折ピークが現れることが期待される。一方で、図35(b)に関して先に説明したように、仮想Ge基板に起因するピークは、Ge1-xSnx層のPDA処理後、ハーフループ状の転位が仮想Ge基板中に導入されるため、ピーク強度が減少する。しかし、仮想Ge基板作製後のGe(224)ピーク、およびGe1-xSnx層成長直後の仮想Ge基板(224)ピーク位置は、必ず理論計算から得られるGe(224)ピーク位置に測定された。つまり、仮想Ge基板の格子定数は、Ge1-xSnx層成長直後においても全く変化しない。それゆえ、歪Ge(224)ピークを求める場合において、仮想Ge(224)ピーク位置は、理論計算から得られるGe(224)ピーク位置にあると仮定して評価を行った。図42に示したXRD−2DRSMの結果から、Ge0.922Sn0.078バッファ層のSn組成と歪Ge層のピーク位置と歪量を評価した。GeSn(224)ピーク位置から、Sn組成は4.5%と見積もることができた。[110]方向歪緩和率は、58%であった。 FIG. 42 shows XRD-2DRSM measurement results in the vicinity of the GeSn (224) peak and the strained Ge (224) peak of the same sample as that shown in FIG. Although it overlaps with the virtual Ge peak, a peak due to strain Ge can be observed. When the epitaxial Ge layer is grown pseudomorphically on the strain relaxed Ge 0.955 Sn 0.045 buffer layer, the (110) plane spacing matches the strain relaxed germanium tin (Ge 0.955 Sn 0.045 ) buffer layer, and the (001) plane spacing is in accordance with the Poisson ratio. Get smaller. Therefore, on the two-dimensional reciprocal lattice map, it is expected that the diffraction peak of the strained Ge layer appears on the straight line according to the Poisson ratio from the virtual Ge substrate peak and directly above the strain relaxation Ge 0.955 Sn 0.045 buffer layer. . On the other hand, as described above with reference to FIG. 35 (b), the peak due to the virtual Ge substrate has a half-loop dislocation introduced into the virtual Ge substrate after the PD 1 treatment of the Ge 1-x Sn x layer. As a result, the peak intensity decreases. However, the Ge (224) peak after fabrication of the virtual Ge substrate and the virtual Ge substrate (224) peak position immediately after the growth of the Ge 1-x Sn x layer are always measured at the Ge (224) peak position obtained from theoretical calculation. It was. That is, the lattice constant of the virtual Ge substrate does not change at all immediately after the Ge 1-x Sn x layer growth. Therefore, when obtaining the strained Ge (224) peak, the evaluation was performed on the assumption that the virtual Ge (224) peak position is at the Ge (224) peak position obtained from theoretical calculation. From the results of XRD-2DRSM shown in FIG. 42, the Sn composition of the Ge 0.922 Sn 0.078 buffer layer, the peak position of the strained Ge layer, and the amount of strain were evaluated. From the GeSn (224) peak position, the Sn composition could be estimated to be 4.5%. The [110] direction strain relaxation rate was 58%.

図42中に点線で示した位置の回折プロファイルを図43に示す。図43には、得られた回折プロファイルに対してピーク分離を行った、仮想Ge基板および歪Ge層それぞれのプロファイルも示してある。仮想Ge基板および歪Ge層ピーク位置から確かに[110]方向に伸張歪を有する歪Ge層が、歪緩和Ge0.955Sn0.045バッファ層上に形成されていることが確認された。 FIG. 43 shows a diffraction profile at the position indicated by the dotted line in FIG. FIG. 43 also shows the profiles of the virtual Ge substrate and the strained Ge layer obtained by performing peak separation on the obtained diffraction profile. It was confirmed that a strained Ge layer having a tensile strain in the [110] direction from the virtual Ge substrate and the strained Ge layer peak position was formed on the strain-relaxed Ge 0.955 Sn 0.045 buffer layer.

図42、および図43から、歪緩和Ge0.955Sn0.045バッファ層および歪Ge層の(110)面間隔を算出した。歪緩和Ge0.955Sn0.045バッファ層および歪Ge層の(110)面間隔の値は、それぞれ0.4016nmおよび0.4015nmであった。歪Ge層は歪緩和Ge0.955Sn0.045バッファ層に対して、Pseudomorphic成長していることを示している。これは、図41に示した断面TEM観察による結果と一致する。また、歪Ge層は、バルクGeに対して0.35%の伸張歪を有している。 From FIG. 42 and FIG. 43, the (110) plane spacing of the strain-relaxed Ge 0.955 Sn 0.045 buffer layer and the strained Ge layer was calculated. The (110) plane spacing values of the strain relaxed Ge 0.955 Sn 0.045 buffer layer and the strained Ge layer were 0.4016 nm and 0.4015 nm, respectively. This shows that the strained Ge layer is grown by pseudomorphic with respect to the strain-relaxed Ge 0.955 Sn 0.045 buffer layer. This agrees with the result of the cross-sectional TEM observation shown in FIG. Further, the strained Ge layer has an elongation strain of 0.35% with respect to the bulk Ge.

<Sn組成傾斜多段階Ge1-xSnx層および歪Ge層の形成>
次に、伸張歪Ge層へ印加する歪量の増大を目的に、Sn組成に傾斜をつけて多段階にGe1-xSnx層を成長する方法を検討した。この時、Sn組成を増大させるためにはGe1-xSnx層からのSnの析出を抑制することが必要である。前述までの実験から、図37に示したように、Sn組成2.7%のGe1-xSnx層を熱処理した場合、Snの析出が起こり、Sn組成が2.5%に減少することが明らかになった。一方、Sn組成が2.5%以下の場合には、Snの析出は起こらないといえる。この結果は、Sn組成の増大によって、下地のGe層に対するGe1-xSnx層のミスフィット歪の量が大きくなると、Snの析出が促進されることを示唆している。Sn組成2.5%の場合のGe1-xSnx層におけるGe層に対するミスフィット量を求めると格子定数比で0.37%となる。そこで、下地となる仮想Ge層あるいはGe1-ySny層に対して、成長するGe1-xSnx層のミスフィット量が格子定数比で0.37%よりも小さくなるように、各段階におけるGe1-xSnx層のSn組成の設定を行った。
<Formation of Sn Composition Gradient Multi-stage Ge 1-x Sn x Layer and Strained Ge Layer>
Next, for the purpose of increasing the amount of strain applied to the stretch-strained Ge layer, a method of growing the Ge 1-x Sn x layer in multiple stages by inclining the Sn composition was studied. At this time, in order to increase the Sn composition, it is necessary to suppress the precipitation of Sn from the Ge 1-x Sn x layer. As shown in FIG. 37, when the Ge 1-x Sn x layer having an Sn composition of 2.7% is heat-treated, Sn precipitation occurs and the Sn composition is reduced to 2.5%. Became clear. On the other hand, when the Sn composition is 2.5% or less, it can be said that Sn does not precipitate. This result suggests that Sn precipitation is promoted when the amount of misfit strain of the Ge 1-x Sn x layer relative to the underlying Ge layer increases due to an increase in Sn composition. When the misfit amount with respect to the Ge layer in the Ge 1-x Sn x layer in the case of the Sn composition of 2.5% is obtained, the lattice constant ratio is 0.37%. Accordingly, each misfit amount of the growing Ge 1-x Sn x layer is smaller than 0.37% in terms of the lattice constant ratio with respect to the virtual Ge layer or Ge 1-y Sn y layer as a base. The Sn composition of the Ge 1-x Sn x layer in the stage was set.

以下、試料作製方法について述べる。図44に作製した試料の断面構造を示す。先述の方法で作製した仮想Ge基板表面を先述のアンモニア溶液によって洗浄した後、第一段階のGe1-xSnx層として、基板温度200℃において、膜厚60nmのGe0.990Sn0.010層を成長した。その後、試料を大気中に取り出し、窒素雰囲気中で700℃、10分間のPDA処理を施した。再度、試料をアンモニア溶液で洗浄後、超高真空装置に導入し、450℃、30分間の熱処理を施し、表面を清浄化した。第二段階のGe1-xSnx層として、基板温度200℃において、膜厚70nmのGe0.970Sn0.030層を成長した。その後、試料を大気中に取り出し、窒素雰囲気中で700℃、10分間のPDA処理を施した。再度、試料をアンモニア溶液で洗浄後、超高真空装置に導入し、450℃、30分間の熱処理を施し、表面を清浄化した。第三段階のGe1-xSnx層として、基板温度200℃において、膜厚50nmのGe0.933Sn0.067層を成長した。その後、試料を大気中に取り出し、窒素雰囲気中で700℃、10分間のPDA処理を施した。再度、試料をアンモニア溶液で洗浄後、超高真空装置に導入し、450℃、30分間の熱処理を施し、表面を清浄化した。最後に歪Ge層として、基板温度250℃で、膜厚20nmのGe層を成長した。 Hereinafter, a sample preparation method will be described. FIG. 44 shows a cross-sectional structure of the manufactured sample. After the surface of the virtual Ge substrate produced by the above-described method is washed with the above-described ammonia solution, a Ge 0.990 Sn 0.010 layer having a thickness of 60 nm is grown at a substrate temperature of 200 ° C. as a Ge 1-x Sn x layer in the first stage. did. Thereafter, the sample was taken out into the air and subjected to PDA treatment at 700 ° C. for 10 minutes in a nitrogen atmosphere. The sample was again washed with an ammonia solution and then introduced into an ultra-high vacuum apparatus, and subjected to a heat treatment at 450 ° C. for 30 minutes to clean the surface. A Ge 0.970 Sn 0.030 layer having a thickness of 70 nm was grown at a substrate temperature of 200 ° C. as the second stage Ge 1-x Sn x layer. Thereafter, the sample was taken out into the air and subjected to PDA treatment at 700 ° C. for 10 minutes in a nitrogen atmosphere. The sample was again washed with an ammonia solution and then introduced into an ultra-high vacuum apparatus, and subjected to a heat treatment at 450 ° C. for 30 minutes to clean the surface. A Ge 0.933 Sn 0.067 layer having a thickness of 50 nm was grown as a third stage Ge 1-x Sn x layer at a substrate temperature of 200 ° C. Thereafter, the sample was taken out into the air and subjected to PDA treatment at 700 ° C. for 10 minutes in a nitrogen atmosphere. The sample was again washed with an ammonia solution and then introduced into an ultra-high vacuum apparatus, and subjected to a heat treatment at 450 ° C. for 30 minutes to clean the surface. Finally, a 20 nm-thick Ge layer was grown at a substrate temperature of 250 ° C. as a strained Ge layer.

図45(a)および図45(b)に作製した作製したSn組成傾斜多段階Ge1-xSnx層および歪Ge層試料の断面TEM像、およびその歪Ge/GeSn界面を拡大した原子分解能TEM像をそれぞれ示す。仮想Ge基板と各段階のGe1-xSnx層との界面においては、ミスフィット転位に起因する、線状のコントラストが観察できる。これはミスフィット転位の伝播によって、Ge1-xSnx層が歪緩和していることを示している。また、Ge1-xSnx層中には残留した貫通転位も観察できる。 45 (a) and 45 (b), the prepared Sn composition graded multi-stage Ge 1-x Sn x layer and the cross-sectional TEM image of the strained Ge layer sample, and the atomic resolution in which the strained Ge / GeSn interface is enlarged. Each TEM image is shown. Linear contrast due to misfit dislocations can be observed at the interface between the virtual Ge substrate and the Ge 1-x Sn x layer at each stage. This indicates that the Ge 1-x Sn x layer is relaxed by propagation of misfit dislocations. In addition, threading dislocations remaining in the Ge 1-x Sn x layer can also be observed.

一方、図45(a)に示すように表面の歪Ge/Ge1-xSnx層界面においては、そのようなミスフィット転位が観察されない。図45(b)に示したような原子分解能の観察においても、矢印で示した歪Ge/Ge1-xSnx層界面に転位が導入されている様子は観察されず、[110]方向に原子が整列している様子が観察できる。これは、Ge層がGe1-xSnx層上にpseudomorphicに成長していることを示しており、Ge層に歪が印加されていることを示唆している。 On the other hand, such misfit dislocations are not observed at the strained Ge / Ge 1-x Sn x layer interface on the surface as shown in FIG. Even in the observation of atomic resolution as shown in FIG. 45 (b), the appearance of dislocations introduced at the interface of the strained Ge / Ge 1-x Sn x layer indicated by the arrow is not observed, but in the [110] direction. You can observe how the atoms are aligned. This indicates that the Ge layer is grown pseudomorphically on the Ge 1-x Sn x layer, suggesting that strain is applied to the Ge layer.

図46(a)および図46(b)に第三段階のGe1-xSnx層成長直後の試料、およびSn組成傾斜多段階Ge1-xSnx層上にGe層を成長した試料のGe(224)逆格子点近傍のXRD−2DRSM観察結果をそれぞれ示す。図46(a)から仮想Ge基板および各Ge1-xSnx層が混ざり合うことなく形成されていることがわかる。また、図46(a)と図46(b)との比較から、第三段階のGe1-xSnx層成長後の熱処理によって、最上部のGe1-xSnx層の歪緩和が進んでいることがわかる。また、図46(b)においては、仮想Ge基板とは異なる位置にGe(224)回折ピークが観察され、歪Ge層が形成されていることがわかる。 46 (a) and 46 (b) show a sample immediately after growth of the third stage Ge 1-x Sn x layer and a sample in which a Ge layer is grown on the Sn composition-graded multi-stage Ge 1-x Sn x layer. The XRD-2DRSM observation result in the vicinity of the Ge (224) reciprocal lattice point is shown. It can be seen from FIG. 46A that the virtual Ge substrate and each Ge 1-x Sn x layer are formed without being mixed. Further, from the comparison between FIG. 46A and FIG. 46B, the strain relaxation of the uppermost Ge 1-x Sn x layer progresses by the heat treatment after the third stage Ge 1-x Sn x layer growth. You can see that In FIG. 46B, a Ge (224) diffraction peak is observed at a position different from the virtual Ge substrate, and it can be seen that a strained Ge layer is formed.

図47(a)および図47(b)にXRD−2DRSM法によって評価された歪Ge/Sn組成傾斜多段階Ge1-xSnx試料の各段階、各層の(224)回折ピーク位置、および記号の説明と評価された各段階における各Ge1-xSnx層の歪緩和率をそれぞれ示す。図47(a)より工程が進むにしたがって、Ge1-xSnx層の歪緩和が促進される様子がわかる。また、第一段階、第二段階のGe1-xSnx層においては歪Ge成長後もSn組成が維持されており、Snの析出が抑制されていることがわかる。第三段階のGe1-xSnx層においては歪Ge成長後もSn組成が若干低下しているが、Sn組成5.5%と高い値を保っていることがわかる。また、図47(b)から歪Ge層成長後に80%を超える大きな歪緩和率が達成されていることもわかる。図47(a)に示した歪Ge(224)ピークの位置から、歪Ge層の(110)面間隔および歪量は、それぞれ0.4028nm、および0.68%と評価され、本手法によって作製された歪Ge層が従来にない大きな歪量を有していることがわかる。 47 (a) and 47 (b), each stage of a strained Ge / Sn composition graded multi-stage Ge 1-x Sn x sample evaluated by the XRD-2DRSM method, (224) diffraction peak positions and symbols of each layer And the strain relaxation rate of each Ge 1-x Sn x layer at each stage evaluated and evaluated. As can be seen from FIG. 47A, the strain relaxation of the Ge 1-x Sn x layer is promoted as the process proceeds. Further, it can be seen that the Sn composition is maintained even after strained Ge growth in the Ge 1-x Sn x layers in the first stage and the second stage, and the precipitation of Sn is suppressed. In the Ge 1-x Sn x layer in the third stage, the Sn composition slightly decreases even after strained Ge growth, but it can be seen that the Sn composition maintains a high value of 5.5%. It can also be seen from FIG. 47 (b) that a large strain relaxation rate exceeding 80% has been achieved after the growth of the strained Ge layer. From the position of the strained Ge (224) peak shown in FIG. 47 (a), the (110) plane spacing and strain amount of the strained Ge layer are evaluated to be 0.4028 nm and 0.68%, respectively, and are produced by this method. It can be seen that the strained Ge layer has a large amount of strain that has not existed in the past.

Fischettiらの理論計算に従えば、上記で作製したこれらの歪Ge層は、バルクGeのキャリア移動度と比較して、電子で1.1倍以上、正孔で1.3倍以上のキャリア移動度を有すると予測される。また、先述のKimerlingらやアリゾナ州立大学のグループが報告している歪Ge層の最大の伸張歪量は0.25%であり、これらの値と比較しても、今回、我々が作製した伸張歪Ge層の歪量は大きな値であるといえる。
以下、付記を記載する。
(付記1)
半導体素子用の多層膜構造体の形成方法であって、シリコン基板11の上方にゲルマニウム層12を形成する工程と、その上方にゲルマニウム錫混晶層13を形成する工程と、その上方に伸張歪ゲルマニウム層14を形成する工程を含むこと特徴とする多層膜構造体10の形成方法。
(付記2)
前記ゲルマニウム錫混晶層13の錫組成が4.5%以上であることを特徴とする付記1に記載の多層膜構造体10の形成方法。
(付記3)
前記伸張歪ゲルマニウム層14の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、付記1または2に記載の多層膜構造体10の形成方法。
(付記4)
前記ゲルマニウム層12から前記ゲルマニウム錫混晶層13へ連続する貫通転位を、それらの界面で伝播させて、ミスフィット転位を形成することで、前記ゲルマニウム錫混晶層13内の歪緩和を促進することを特徴とする付記1乃至3のいずれか一に記載の多層膜構造体10の形成方法。
(付記5)
半導体素子用の多層膜構造体の形成方法であって、シリコン基板21の上方にゲルマニウム層22を形成する工程と、その上方に錫組成の異なる複数のゲルマニウム錫混晶層23乃至25からなる多層構造を順次形成する工程と、その上方に伸張歪ゲルマニウム層26を形成する工程を含むことを特徴とする多層膜構造体20の形成方法。
(付記6)
上記ゲルマニウム層22およびゲルマニウム錫混晶層23乃至25からなる多層構造における各層の間で生じる結晶格子のミスフィット量が、0.37%よりも小さいことを特徴とする、付記5に記載の多層膜構造体20の形成方法。
(付記7)
前記ゲルマニウム錫混晶層25の錫組成が4.5%以上であることを特徴とする付記5または6に記載の多層膜構造体20の形成方法。
(付記8)
前記伸張歪ゲルマニウム層26の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、付記5乃至7のいずれか一に記載の多層膜構造体20の形成方法。
(付記9)
前記ゲルマニウム層22から前記ゲルマニウム錫混晶層23乃至25へ連続する貫通転位を、それらの界面で伝播させて、ミスフィット転位を形成することで、前記ゲルマニウム錫混晶層23乃至25内の歪緩和を促進することを特徴とする付記5乃至8のいずれか一に記載の多層膜構造体20の形成方法。
(付記10)
半導体素子用の多層膜構造体であって、シリコン基板11の上方に形成されたゲルマニウム層12と、その上方に形成されたゲルマニウム錫混晶層13と、その上方に形成された伸張歪ゲルマニウム層14を含むことを特徴とする多層膜構造体10。
(付記11)
前記ゲルマニウム錫混晶層13中の錫組成が4.5%以上であることを特徴とする付記10に記載の多層膜構造体10。
(付記12)
前記伸張歪ゲルマニウム層14の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、付記10または11に記載の多層膜構造体10。
(付記13)
半導体素子用の多層膜構造体であって、シリコン基板21の上方に形成されたゲルマニウム層22と、その上方に形成された錫組成の異なる複数のゲルマニウム錫混晶層23乃至25からなる多層構造と、その上方に形成された伸張歪ゲルマニウム層26とを備えることを特徴とする多層膜構造体20。
(付記14)
上記ゲルマニウム層22およびゲルマニウム錫混晶層23乃至25からなる多層構造における各層の間で生じる結晶格子のミスフィット量が、0.37%よりも小さいことを特徴とする、付記13に記載の多層膜構造体20。
(付記15)
前記ゲルマニウム錫混晶層25の錫組成が4.5%以上であることを特徴とする付記13または14に記載の多層膜構造体20。
(付記16)
前記伸張歪ゲルマニウム層26の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、付記13乃至15のいずれか一に記載の多層膜構造体20。
According to the theoretical calculation of Fischetti et al., These strained Ge layers prepared above have a carrier mobility of 1.1 times or more for electrons and 1.3 times or more for holes compared to the carrier mobility of bulk Ge. Expected to have a degree. In addition, the maximum strain amount of the strained Ge layer reported by Kimerling et al. And the Arizona State University group described above is 0.25%. It can be said that the strain amount of the strained Ge layer is a large value.
The additional notes are described below.
(Appendix 1)
A method for forming a multilayer structure for a semiconductor device, comprising: a step of forming a germanium layer 12 above a silicon substrate 11; a step of forming a germanium tin mixed crystal layer 13 thereon; and a tensile strain above the step. A method of forming a multilayer structure 10 including a step of forming a germanium layer 14.
(Appendix 2)
The method for forming a multilayer structure 10 according to appendix 1, wherein the germanium-tin mixed crystal layer 13 has a tin composition of 4.5% or more.
(Appendix 3)
3. The method for forming a multilayer structure 10 according to appendix 1 or 2, wherein the lattice constant of the (110) plane in the substrate in-plane direction of the stretched strain germanium layer 14 has a value of 0.4015 nm or more.
(Appendix 4)
The threading dislocations that continue from the germanium layer 12 to the germanium tin mixed crystal layer 13 are propagated at their interfaces to form misfit dislocations, thereby promoting strain relaxation in the germanium tin mixed crystal layer 13. The method for forming a multilayer film structure 10 according to any one of appendices 1 to 3, wherein:
(Appendix 5)
A method for forming a multilayer structure for a semiconductor device, comprising a step of forming a germanium layer 22 above a silicon substrate 21, and a multilayer comprising a plurality of germanium tin mixed crystal layers 23 to 25 having different tin compositions above the step. A method of forming a multilayer structure 20 comprising: sequentially forming a structure; and forming an extension strained germanium layer 26 thereon.
(Appendix 6)
The multilayer according to appendix 5, wherein a misfit amount of crystal lattice generated between the layers in the multilayer structure including the germanium layer 22 and the germanium tin mixed crystal layers 23 to 25 is smaller than 0.37%. A method for forming the film structure 20.
(Appendix 7)
The method for forming a multilayer structure 20 according to appendix 5 or 6, wherein the tin composition of the germanium-tin mixed crystal layer 25 is 4.5% or more.
(Appendix 8)
The multilayer film structure 20 according to any one of appendices 5 to 7, wherein the lattice constant of the (110) plane in the in-plane direction of the stretched strain germanium layer 26 has a value of 0.4015 nm or more. Forming method.
(Appendix 9)
The threading dislocations that continue from the germanium layer 22 to the germanium-tin mixed crystal layers 23 to 25 are propagated at their interfaces to form misfit dislocations, so that the strain in the germanium-tin mixed crystal layers 23 to 25 is increased. The method for forming a multilayer structure 20 according to any one of appendices 5 to 8, wherein relaxation is promoted.
(Appendix 10)
A multilayer structure for a semiconductor device, which is a germanium layer 12 formed above a silicon substrate 11, a germanium tin mixed crystal layer 13 formed above the germanium layer, and an extension strained germanium layer formed thereabove. 14. A multilayer structure 10 including 14.
(Appendix 11)
11. The multilayer film structure 10 according to appendix 10, wherein a tin composition in the germanium tin mixed crystal layer 13 is 4.5% or more.
(Appendix 12)
12. The multilayer structure 10 according to appendix 10 or 11, wherein the lattice constant of the (110) plane in the substrate in-plane direction of the stretched strain germanium layer 14 has a value of 0.4015 nm or more.
(Appendix 13)
A multilayer structure for a semiconductor device, which is composed of a germanium layer 22 formed above a silicon substrate 21 and a plurality of germanium-tin mixed crystal layers 23 to 25 having different tin compositions formed thereon. And a multilayer film structure 20 comprising an extension strained germanium layer 26 formed thereon.
(Appendix 14)
14. The multilayer according to appendix 13, wherein a misfit amount of a crystal lattice generated between the layers in the multilayer structure including the germanium layer 22 and the germanium tin mixed crystal layers 23 to 25 is smaller than 0.37%. Membrane structure 20.
(Appendix 15)
15. The multilayer film structure 20 according to appendix 13 or 14, wherein the germanium tin mixed crystal layer 25 has a tin composition of 4.5% or more.
(Appendix 16)
The multilayer film structure 20 according to any one of appendices 13 to 15, wherein the lattice constant of the (110) plane in the substrate in-plane direction of the stretched strain germanium layer 26 has a value of 0.4015 nm or more. .

本発明の歪Ge層を有する多層膜構造体を説明するための図。The figure for demonstrating the multilayer-film structure which has the strained Ge layer of this invention. 本発明の歪Ge層を有する多層膜構造体を説明するための図。The figure for demonstrating the multilayer-film structure which has the strained Ge layer of this invention. Si(001)基板上Ge0.98Sn0.02層の(a)成長直後の断面TEM像。(b)表面近傍の高分解能TEM像。(c)制限視野回折パターン。(A) Cross-sectional TEM image immediately after growth of Ge 0.98 Sn 0.02 layer on Si (001) substrate. (B) A high-resolution TEM image near the surface. (C) Limited field diffraction pattern. Si(001)基板上に成長したGe0.98Sn0.02層Ge1-xSnx(224)ピーク付近のXRD−2DRSM測定結果。XRD-2DRSM measurement result in the vicinity of the Ge 0.98 Sn 0.02 layer Ge 1-x Sn x (224) peak grown on the Si (001) substrate. Ge(001)基板上に成長したGe1-xSnx層の試料構造。Sample structure of a Ge 1-x Sn x layer grown on a Ge (001) substrate. バルクGe(001)基板上のGe0.977Sn0.023層(a)成長直後の試料、および(b)600℃、10分間のPDA処理後の断面TEM像。Ge 0.977 Sn 0.023 layer on a bulk Ge (001) substrate (a) Sample immediately after growth, and (b) Cross-sectional TEM image after PDA treatment at 600 ° C. for 10 minutes. バルクGe(001)基板上のGe0.975Sn0.025層(a)成長直後の試料、および(b)600℃、10分間のPDA処理後の断面TEM像。Ge 0.975 Sn 0.025 layer on bulk Ge (001) substrate (a) Sample immediately after growth, and (b) Cross-sectional TEM image after PDA treatment at 600 ° C. for 10 minutes. バルクGe(001)基板上に成長したGe0.975Sn0.025層の平面TEM像。Planar TEM image of Ge 0.975 Sn 0.025 layer grown on bulk Ge (001) substrate. 図8中の丸印部分の拡大像。9 is an enlarged image of a circled portion in FIG. バルクGe(001)基板上のGe0.919Sn0.081層の(a)成長直後、および(b)600℃、10分間のPDA処理後の断面TEM像。(A) Immediately after growth of a Ge 0.919 Sn 0.081 layer on a bulk Ge (001) substrate, and (b) Cross-sectional TEM image after PDA treatment at 600 ° C. for 10 minutes. 図10(b)中の析出物を高分解能TEMで観察した(a)格子像と(b)回折パターン。(A) Lattice image and (b) diffraction pattern obtained by observing the precipitate in FIG. 10 (b) with a high-resolution TEM. バルクGe(001)基板上にGe0.975Sn0.025層を成長した直後の試料のGeSn(224)回折ピーク付近のXRD−2DRSM測定結果。XRD-2DRSM measurement result in the vicinity of the GeSn (224) diffraction peak of a sample immediately after the growth of a Ge 0.975 Sn 0.025 layer on a bulk Ge (001) substrate. バルクGe(001)基板上のGe1-xSnx層成長試料におけるXRD−2DRSMにより評価したGeSn(224)回折ピークの逆格子点位置のまとめ。Summary of reciprocal lattice point positions of GeSn (224) diffraction peak evaluated by XRD-2DRSM in a Ge 1-x Sn x layer growth sample on a bulk Ge (001) substrate. バルクGe(001)基板上のGe1-xSnx層成長試料におけるGeSn(224)回折ピークの逆格子点から得られた[110]方向の歪緩和率のまとめ。Summary of strain relaxation rate in the [110] direction obtained from the reciprocal lattice point of the GeSn (224) diffraction peak in the Ge 1-x Sn x layer growth sample on the bulk Ge (001) substrate. Si(001)基板上にGe層を成長後、超高真空装置内で熱処理温度700℃、10分間の熱処理した試料の、(a)断面暗視野TEM像および(b)平面TEM像。(A) Cross-sectional dark field TEM image and (b) Planar TEM image of a sample heat-treated at 700 ° C. for 10 minutes in an ultra-high vacuum apparatus after growing a Ge layer on a Si (001) substrate. Si(001)基板上にGe層を成長後、窒素雰囲気中で700℃、1分間の急速熱処理をした試料の、(a)断面暗視野TEM像および(b)平面TEM像。(A) Cross-sectional dark field TEM image and (b) Planar TEM image of a sample subjected to rapid heat treatment at 700 ° C. for 1 minute in a nitrogen atmosphere after growing a Ge layer on a Si (001) substrate. Si(001)基板上にGe層を成長後、(a)超高真空熱処理後および(b)窒素雰囲気中急速熱処理した試料表面のAFM像。AFM images of sample surfaces grown on a Si (001) substrate, (a) after ultra-high vacuum heat treatment, and (b) rapid heat treatment in nitrogen atmosphere. 仮想Ge基板上に成長したGe1-xSnx層の試料断面構造。Sample cross-sectional structure of a Ge 1-x Sn x layer grown on a virtual Ge substrate. 仮想Ge基板上に成長したGe1-xSnx層の成長条件。Growth conditions for a Ge 1-x Sn x layer grown on a virtual Ge substrate. 仮想Ge基板上へGe0.99Sn0.01層を1300nm成長させる過程におけるRHEEDパターン。(a)Si基板清浄表面、(b)Ge層成長直後、(c)仮想Ge基板清浄表面、(D)Ge0.99Sn0.01層200nm、(e)400nm、(f)600nm、(g)800nm、(h)1300nm成長後。RHEED pattern in the process of growing a Ge 0.99 Sn 0.01 layer on a virtual Ge substrate to 1300 nm. (A) Si substrate clean surface, (b) Immediately after Ge layer growth, (c) Virtual Ge substrate clean surface, (D) Ge 0.99 Sn 0.01 layer 200 nm, (e) 400 nm, (f) 600 nm, (g) 800 nm, (H) After 1300 nm growth. 仮想Ge基板上へのGe0.99Sn0.01層1300nm成長直後の(a)断面TEM暗視野像、および(b)図21(a)中の丸印内の制限視野回折パターン。(A) Cross-sectional TEM dark field image immediately after growth of Ge 0.99 Sn 0.01 layer 1300 nm on virtual Ge substrate, and (b) Restricted field diffraction pattern in circles in FIG. 仮想Ge基板上へ膜厚40nmのGe0.99Sn0.01層を成長させた(a)直後および(b)600℃、10分間のPDA処理を施した試料の断面TEM暗視野像。Cross-sectional TEM dark field images of samples subjected to PDA treatment immediately after (a) and (b) 600 ° C. for 10 minutes after growing a Ge 0.99 Sn 0.01 layer having a thickness of 40 nm on a virtual Ge substrate. 仮想Ge基板上へ膜厚40nmのGe0.973Sn0.027層を成長させた(a)直後および(b)600℃、10分間のPDA処理を施した試料の断面TEM暗視野像。Cross-sectional TEM dark field images of samples subjected to PDA treatment immediately after (a) and (b) 600 ° C. for 10 minutes after a 40 nm- thick Ge 0.973 Sn 0.027 layer was grown on a virtual Ge substrate. 仮想Ge基板上に膜厚210nmのGe0.978Sn0.022層を成長させた(a)直後および(b)600℃で10分間のPDA処理を施した試料の断面TEM暗視野像。Sectional TEM dark field images of samples subjected to PDA treatment for 10 minutes at (a) and (b) 600 ° C. after a Ge 0.978 Sn 0.022 layer having a thickness of 210 nm was grown on a virtual Ge substrate. Ge0.978Sn0.022層を210nm成長させた直後試料の図24(a)で示したものと同じ領域を回折ベクトルg220で観察した断面TEM像。A cross-sectional TEM image obtained by observing the same region as shown in FIG. 24A of the sample immediately after the Ge 0.978 Sn 0.022 layer was grown by 210 nm with the diffraction vector g 220 . 仮想Ge基板上へ膜厚210nmのGe0.978Sn0.022層を成長させた(a)直後および(b)PDA処理後の試料の平面TEM像。Plane TEM images of samples immediately after (a) and after (b) PDA treatment in which a Ge 0.978 Sn 0.022 layer having a thickness of 210 nm was grown on a virtual Ge substrate. (a)仮想Ge基板上に膜厚40nmのGe0.99Sn0.01層を成長後、600℃で10分間のPDA処理を施した試料、および(b)仮想Ge基板上に膜厚40nmのGe0.973Sn0.027層を成長後、600℃で10分間のPDA処理を施した試料の平面TEM像。(A) A sample obtained by growing a Ge 0.99 Sn 0.01 layer having a thickness of 40 nm on a virtual Ge substrate and then subjected to PDA treatment at 600 ° C. for 10 minutes, and (b) Ge 0.973 Sn having a thickness of 40 nm on the virtual Ge substrate. A planar TEM image of a sample subjected to PDA treatment at 600 ° C. for 10 minutes after growing a 0.027 layer. 仮想Ge基板上に膜厚40nmの(a)Ge0.99Sn0.01層および(b)Ge0.973Sn0.027層、および(c)膜厚210nmのGe0.978Sn0.022層を成長後、600℃、10分間のPDA処理を施した試料表面のAFM像After growing a 40 nm-thick (a) Ge 0.99 Sn 0.01 layer and (b) a Ge 0.973 Sn 0.027 layer and (c) a 210 nm-thick Ge 0.978 Sn 0.022 layer on a virtual Ge substrate, AFM image of sample surface after PDA treatment 仮想Ge基板上に(a)膜厚40nmのGe0.942Sn0.058層、および(b)膜厚15nmのGe0.915Sn0.085層を成長後、600℃、10分間のPDA処理を施した試料の断面TEM暗視野像(回折波ベクトルg004)。A cross-sectional TEM of a sample subjected to PDA treatment at 600 ° C. for 10 minutes after growing (a) a Ge 0.942 Sn 0.058 layer having a thickness of 40 nm and (b) a Ge 0.915 Sn 0.085 layer having a thickness of 15 nm on a virtual Ge substrate. Dark field image (diffracted wave vector g 004 ). 仮想Ge基板上に(a)膜厚40nmのGe0.942Sn0.058層、および(b)膜厚15nmのGe0.915Sn0.085層を成長後、600℃、10分間のPDA処理を施した試料の断面TEM暗視野像(回折波ベクトルg220)。A cross-sectional TEM of a sample subjected to PDA treatment at 600 ° C. for 10 minutes after growing (a) a Ge 0.942 Sn 0.058 layer having a thickness of 40 nm and (b) a Ge 0.915 Sn 0.085 layer having a thickness of 15 nm on a virtual Ge substrate. Dark field image (diffracted wave vector g 220 ). 仮想Ge基板上に(a)膜厚40nmのGe0.942Sn0.058層、および(b)膜厚15nmのGe0.915Sn0.085層を成長後、600℃、10分間のPDA処理を施した試料のAFM像。An AFM image of a sample subjected to PDA treatment at 600 ° C. for 10 minutes after growing (a) a Ge 0.942 Sn 0.058 layer having a thickness of 40 nm and (b) a Ge 0.915 Sn 0.085 layer having a thickness of 15 nm on a virtual Ge substrate. . 仮想Ge基板上に膜厚300nmのGe0.937Sn0.063層を300nm成長させた(a)直後、および(b)600℃、10分間のPDA処理を施した試料の断面TEM暗視野像A cross-sectional TEM dark field image of a sample subjected to PDA treatment at 600 ° C. for 10 minutes after a 300 nm-thick Ge 0.937 Sn 0.063 layer was grown to 300 nm on a virtual Ge substrate (a) and (b) 600 ° C. for 10 minutes. 仮想Ge基板上に膜厚300nmのGe0.937Sn0.063層を300nm成長後、600℃、10分間のPDA処理を施した試料表面の(a)AFM像、および(b)SEM像。(A) AFM image and (b) SEM image of the surface of a sample obtained by growing a Ge 0.937 Sn 0.063 layer having a thickness of 300 nm on a virtual Ge substrate to 300 nm and then subjecting it to PDA treatment at 600 ° C. for 10 minutes. 仮想Ge基板上に膜厚300nmのGe0.937Sn0.063層を成長後、500℃、10分間PDA処理した試料の(a)SEM像、(b)断面TEM暗視野像、および(c)制限視野回折パターン。(A) SEM image, (b) cross-sectional TEM dark-field image, and (c) limited-field diffraction of a sample subjected to PDA treatment at 500 ° C. for 10 minutes after growing a Ge 0.937 Sn 0.063 layer having a thickness of 300 nm on a virtual Ge substrate pattern. 仮想Ge基板上のGe0.978Sn0.022層の(a)成長直後および(b)600℃で10分間のPDA処理後のXRD−2DRSM測定結果。XRD-2DRSM measurement results after (a) immediately after growth of the Ge 0.978 Sn 0.022 layer on the virtual Ge substrate and (b) after PDA treatment at 600 ° C. for 10 minutes. 仮想Ge基板上へ成長したGe1-xSnx層の成長直後、およびPDA処理後のドメインサイズ変化。Domain size change immediately after growth of the Ge 1-x Sn x layer grown on the virtual Ge substrate and after PDA treatment. XRD−2DRSM法によって評価された、仮想Ge基板上にエピタキシャル成長したGe1-xSnx試料の成長直後およびPDA処理後のGeSn(224)回折ピーク位置。GeSn (224) diffraction peak position immediately after growth and after PDA treatment of a Ge 1-x Sn x sample epitaxially grown on a virtual Ge substrate, evaluated by XRD-2DRSM method. 仮想Ge基板およびバルクGe基板上へ成長したGe1-xSnx層の、成長直後およびPDA処理前後のGe1-xSnx層の[110]方向に対する歪緩和率。Virtual Ge substrate and a bulk Ge Ge 1-x Sn x layer grown on the substrate, the distortion relaxation ratio for [110] direction of Ge 1-x Sn x layer before and after the growth immediately and PDA process. 仮想Ge基板上に成長したGe1-xSnx層の600℃、10分間PDA処理後の(110)面間隔およびGeに対して印加できる歪量。The Ge 1-x Sn x layer grown on the virtual Ge substrate has a (110) spacing after PDA treatment at 600 ° C. for 10 minutes and the amount of strain that can be applied to Ge. 仮想Ge基板上に作製した、歪Ge/歪緩和Ge1-xSnx層の試料構造。Sample structure of a strained Ge / strain relaxed Ge 1-x Sn x layer fabricated on a virtual Ge substrate. (a)Ge(24nm)/Ge0.922Sn0.078(24nm)/仮想Ge基板試料の断面TEM暗視野像(回折波ベクトルg220)。(b)同試料の同観察領域における断面TEM暗視野像(回折波ベクトルg004)。(c)同試料の別領域の断面TEM暗視野像(回折波ベクトルg004)。(A) Ge (24 nm) / Ge 0.922 Sn 0.078 (24 nm) / cross-sectional TEM dark field image (diffraction wave vector g 220 ) of virtual Ge substrate sample. (B) Cross-sectional TEM dark field image (diffracted wave vector g 004 ) in the same observation region of the same sample. (C) Cross-sectional TEM dark field image (diffracted wave vector g 004 ) of another region of the sample. Ge(24nm)/Ge0.922Sn0.078(24nm)/仮想Ge基板試料のXRD−2DRSM測定結果。XRD-2DRSM measurement result of Ge (24 nm) / Ge 0.922 Sn 0.078 (24 nm) / virtual Ge substrate sample. 図42中の点線上の回折プロファイル。図中の点線はピーク分離により評価した仮想Ge基板領域および歪Ge層に起因するプロファイルを示す。The diffraction profile on the dotted line in FIG. The dotted line in the figure shows the profile resulting from the virtual Ge substrate region and strained Ge layer evaluated by peak separation. 仮想Ge基板上に形成したSn組成傾斜多段階Ge1-xSnx層および歪Ge層試料の断面構造。Sectional structure of Sn composition graded multi-stage Ge 1-x Sn x layer and strained Ge layer sample formed on a virtual Ge substrate. (a)作製したSn組成傾斜多段階Ge1-xSnx層および歪Ge層試料の断面TEM像、および(b)その歪Ge/GeSn界面を拡大した原子分解能TEM像。(A) Cross-sectional TEM images of the prepared Sn composition gradient multi-stage Ge 1-x Sn x layer and strained Ge layer sample, and (b) an atomic resolution TEM image in which the strained Ge / GeSn interface is enlarged. (a)第三段階のGe1-xSnx層成長直後の試料、および(b)Sn組成傾斜多段階Ge1-xSnx層上にGe層を成長した試料のGe(224)逆格子点近傍のXRD−2DRSM観察結果。Ge (224) reciprocal lattice of (a) sample immediately after growth of the Ge 1-x Sn x layer in the third stage, and (b) sample having a Ge layer grown on the Sn composition graded multi-stage Ge 1-x Sn x layer XRD-2DRSM observation results near the point. XRD−2DRSM法によって評価された歪Ge/Sn組成傾斜多段階Ge1-xSnx試料の(a)各段階の(224)回折ピーク位置、および(b)記号の説明および各Ge1-xSnxの各段階における歪緩和率。(A) (224) diffraction peak position of each stage of strained Ge / Sn composition graded multi-stage Ge 1-x Sn x sample evaluated by XRD-2DRSM method, and (b) explanation of symbols and each Ge 1-x Strain relaxation rate at each stage of Sn x .

符号の説明Explanation of symbols

10:多層膜構造体
11:Si基板
12:歪緩和Ge層
13:歪緩和Ge1-xSnx
14:伸張歪Ge層
20:多層膜構造体
21:Si基板
22:歪緩和Ge層
23:歪緩和Ge1-xSnx層(Sn組成1.0%)
24:歪緩和Ge1-xSnx層(Sn組成3.0%)
25:歪緩和Ge1-xSnx層(Sn組成6.7%)
26:伸張歪Ge層
10: Multilayer structure 11: Si substrate 12: Strain relaxation Ge layer 13: Strain relaxation Ge 1-x Sn x layer 14: Stretch strain Ge layer 20: Multilayer structure 21: Si substrate 22: Strain relaxation Ge layer 23 : Strain relaxation Ge 1-x Sn x layer (Sn composition 1.0%)
24: strain relaxation Ge 1-x Sn x layer (Sn composition 3.0%)
25: Strain relaxation Ge 1-x Sn x layer (Sn composition 6.7%)
26: Stretch-strained Ge layer

Claims (16)

半導体素子用の多層膜構造体の形成方法であって、
シリコン基板上に歪緩和されたゲルマニウム層を形成する工程と、
前記ゲルマニウム層上に歪緩和されたゲルマニウム錫混晶層を形成する工程と、
前記ゲルマニウム錫混晶層上に伸張歪ゲルマニウム層を形成する工程を含むこと特徴とする多層膜構造体の形成方法。
A method for forming a multilayer structure for a semiconductor device, comprising:
Forming a strain-relieved germanium layer on the silicon substrate ;
Forming a strained germanium tin mixed crystal layer on the germanium layer;
A method of forming a multilayer structure comprising a step of forming an extension strained germanium layer on the germanium tin mixed crystal layer .
前記ゲルマニウム錫混晶層の錫組成が4.5%以上であることを特徴とする請求項1に記載の多層膜構造体の形成方法。   The method for forming a multilayer structure according to claim 1, wherein a tin composition of the germanium-tin mixed crystal layer is 4.5% or more. 前記伸張歪ゲルマニウム層の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、請求項1または2に記載の多層膜構造体の形成方法。   3. The method of forming a multilayer structure according to claim 1, wherein a lattice constant of a (110) plane in a substrate in-plane direction of the extension strained germanium layer has a value of 0.4015 nm or more. 前記ゲルマニウム層から前記ゲルマニウム錫混晶層へ連続する貫通転位を、それらの界面で伝播させて、ミスフィット転位を形成することで、前記ゲルマニウム錫混晶層内の歪緩和を促進することを特徴とする請求項1乃至3のいずれか一に記載の多層膜構造体の形成方法。   Propagating strain relaxation in the germanium-tin mixed crystal layer by propagating threading dislocations from the germanium layer to the germanium-tin mixed crystal layer at their interface to form misfit dislocations. The method for forming a multilayer structure according to any one of claims 1 to 3. 半導体素子用の多層膜構造体の形成方法であって、
シリコン基板上に歪緩和されたゲルマニウム層を形成する工程と、
前記ゲルマニウム層上に錫組成の異なる複数の歪緩和されたゲルマニウム錫混晶層からなる多層構造を順次形成する工程と、
前記多層構造上に伸張歪ゲルマニウム層を形成する工程を含むことを特徴とする多層膜構造体の形成方法。
A method for forming a multilayer structure for a semiconductor device, comprising:
Forming a strain-relieved germanium layer on the silicon substrate ;
Sequentially forming a multilayer structure comprising a plurality of strain-relieved germanium-tin mixed crystal layers having different tin compositions on the germanium layer;
A method of forming a multilayer film structure comprising the step of forming an extension strained germanium layer on the multilayer structure .
上記ゲルマニウム層およびゲルマニウム錫混晶層からなる多層構造における各層の間で生じる結晶格子のミスフィット量が、0.37%よりも小さいことを特徴とする、請求項5に記載の多層膜構造体の形成方法。   6. The multilayer film structure according to claim 5, wherein a misfit amount of crystal lattice generated between the layers in the multilayer structure including the germanium layer and the germanium tin mixed crystal layer is smaller than 0.37%. Forming method. 前記ゲルマニウム錫混晶層の錫組成が4.5%以上であることを特徴とする請求項5または6に記載の多層膜構造体の形成方法。   The method for forming a multilayer structure according to claim 5 or 6, wherein a tin composition of the germanium-tin mixed crystal layer is 4.5% or more. 前記伸張歪ゲルマニウム層の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、請求項5乃至7のいずれか一に記載の多層膜構造体の形成方法。   8. The multilayer structure according to claim 5, wherein a lattice constant of a (110) plane in a substrate in-plane direction of the stretched strain germanium layer has a value of 0.4015 nm or more. Forming method. 前記ゲルマニウム層から前記ゲルマニウム錫混晶層へ連続する貫通転位を、それらの界面で伝播させて、ミスフィット転位を形成することで、前記ゲルマニウム錫混晶層内の歪緩和を促進することを特徴とする請求項5乃至8のいずれか一に記載の多層膜構造体の形成方法。   Propagating strain relaxation in the germanium-tin mixed crystal layer by propagating threading dislocations from the germanium layer to the germanium-tin mixed crystal layer at their interface to form misfit dislocations. A method for forming a multilayer structure according to any one of claims 5 to 8. 半導体素子用の多層膜構造体であって、
シリコン基板上に形成された歪緩和されたゲルマニウム層と、
前記ゲルマニウム層上に形成された歪緩和されたゲルマニウム錫混晶層と、
前記ゲルマニウム錫混晶層上に形成された伸張歪ゲルマニウム層を含むことを特徴とする多層膜構造体。
A multilayer structure for a semiconductor element,
Germanium layer which is strain-relaxed formed on a silicon base plate,
A strain-relaxed germanium tin mixed crystal layer formed on the germanium layer;
A multilayer film structure comprising an extension strained germanium layer formed on the germanium tin mixed crystal layer .
前記ゲルマニウム錫混晶層中の錫組成が4.5%以上であることを特徴とする請求項10に記載の多層膜構造体。   The multilayer film structure according to claim 10, wherein a tin composition in the germanium-tin mixed crystal layer is 4.5% or more. 前記伸張歪ゲルマニウム層の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、請求項10または11に記載の多層膜構造体。   12. The multilayer structure according to claim 10, wherein a lattice constant of a (110) plane in a substrate in-plane direction of the tensile strain germanium layer has a value of 0.4015 nm or more. 半導体素子用の多層膜構造体であって、
シリコン基板上に形成された歪緩和されたゲルマニウム層と、
前記ゲルマニウム層上に形成された錫組成の異なる複数の歪緩和されたゲルマニウム錫混晶層からなる多層構造と、
前記多層構造上に形成された伸張歪ゲルマニウム層とを備えることを特徴とする多層膜構造体。
A multilayer structure for a semiconductor element,
Germanium layer which is strain-relaxed formed on a silicon base plate,
A multilayer structure composed of a plurality of strain-relaxed germanium tin mixed crystal layers having different tin compositions formed on the germanium layer;
A multilayer film structure comprising an extension strained germanium layer formed on the multilayer structure.
上記ゲルマニウム層およびゲルマニウム錫混晶層からなる多層構造における各層の間で生じる結晶格子のミスフィット量が、0.37%よりも小さいことを特徴とする、請求項13に記載の多層膜構造体。   The multilayer film structure according to claim 13, wherein a misfit amount of a crystal lattice generated between the layers in the multilayer structure including the germanium layer and the germanium tin mixed crystal layer is smaller than 0.37%. . 前記ゲルマニウム錫混晶層の錫組成が4.5%以上であることを特徴とする請求項13または14に記載の多層膜構造体。   The multilayer film structure according to claim 13 or 14, wherein a tin composition of the germanium-tin mixed crystal layer is 4.5% or more. 前記伸張歪ゲルマニウム層の基板面内方向の(110)面の格子定数が0.4015nm以上の値を有することを特徴とする、請求項13乃至15のいずれか一に記載の多層膜構造体。   The multilayer film structure according to any one of claims 13 to 15, wherein a lattice constant of a (110) plane in a substrate in-plane direction of the stretch-strained germanium layer has a value of 0.4015 nm or more.
JP2007132189A 2007-05-17 2007-05-17 Method for producing stretch-strained germanium thin film, stretch-strained germanium thin film, and multilayer structure Expired - Fee Related JP5238189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007132189A JP5238189B2 (en) 2007-05-17 2007-05-17 Method for producing stretch-strained germanium thin film, stretch-strained germanium thin film, and multilayer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132189A JP5238189B2 (en) 2007-05-17 2007-05-17 Method for producing stretch-strained germanium thin film, stretch-strained germanium thin film, and multilayer structure

Publications (2)

Publication Number Publication Date
JP2008288395A JP2008288395A (en) 2008-11-27
JP5238189B2 true JP5238189B2 (en) 2013-07-17

Family

ID=40147831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132189A Expired - Fee Related JP5238189B2 (en) 2007-05-17 2007-05-17 Method for producing stretch-strained germanium thin film, stretch-strained germanium thin film, and multilayer structure

Country Status (1)

Country Link
JP (1) JP5238189B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5928864B2 (en) * 2011-05-23 2016-06-01 国立大学法人名古屋大学 Multilayer structure and method for forming the same
JP5943341B2 (en) * 2012-02-29 2016-07-05 国立大学法人大阪大学 Method for producing single crystal GeSn-containing material
CN105895727B (en) * 2016-04-22 2017-07-28 西安电子科技大学 Photodetector based on relaxation GeSn materials
JP6831514B2 (en) * 2017-01-24 2021-02-17 国立大学法人東京農工大学 Manufacturing method of semiconductor layer
CN112635391B (en) * 2020-12-07 2023-07-18 广东省大湾区集成电路与系统应用研究院 Strained germanium tin silicon substrate on insulator, transistor and preparation method thereof
CN113314397A (en) * 2021-04-16 2021-08-27 中国科学院微电子研究所 Semiconductor substrate and preparation method of semiconductor structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105831A (en) * 1984-10-30 1986-05-23 Matsushita Electric Ind Co Ltd Si substrate with iii-v compound monocrystalline thin film and fabrication thereof
JPS63108783A (en) * 1986-10-27 1988-05-13 Nec Corp Semiconductor photodetector
US4769341A (en) * 1986-12-29 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors
JPS63306619A (en) * 1987-06-08 1988-12-14 Mitsubishi Electric Corp Epitaxial crystal growth method
JPH05129635A (en) * 1991-11-05 1993-05-25 Hitachi Ltd Field effect transistor and production thereof
EP1856721A2 (en) * 2005-03-11 2007-11-21 The Arizona Board of Regents, A Body Corporate Acting on Behalf of Arizona State University NOVEL GeSiSn-BASED COMPOUNDS, TEMPLATES, AND SEMICONDUCTOR STRUCTURES

Also Published As

Publication number Publication date
JP2008288395A (en) 2008-11-27

Similar Documents

Publication Publication Date Title
TWI382456B (en) Epitaxial growth of relaxed silicon germanium layers
JP5238189B2 (en) Method for producing stretch-strained germanium thin film, stretch-strained germanium thin film, and multilayer structure
JP2001274090A (en) Manufacturing method of semiconductor substrate
Nakamura et al. Growth of Ge1− xSnx heteroepitaxial layers with very high Sn contents on InP (001) substrates
Asadirad et al. High‐performance flexible thin‐film transistors based on single‐crystal‐like germanium on glass
TW201923846A (en) Method for forming a semiconductor structure for a III-N semiconductor channel device
Ioannou-Sougleridis et al. Effects on surface morphology of epitaxial Y2O3 layers on Si (001) after postgrowth annealing
US7198997B2 (en) Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
Dobbie et al. Epitaxial growth of relaxed germanium layers by reduced pressure chemical vapour deposition on (110) and (111) silicon substrates
Shimura et al. Control of Sn precipitation and strain relaxation in compositionally step-graded Ge1-xSnx buffer layers for tensile-strained ge layers
Luo et al. High-speed GaAs metal gate semiconductor field effect transistor structure grown on a composite Ge∕ GexSi1− x∕ Si substrate
Dobbie et al. Growth of smooth, low-defect germanium layers on (111) silicon via an intermediate islanding process
Sawano et al. Formation of Ge (111) on Insulator by Ge epitaxy on Si (111) and layer transfer
Hoshi et al. Line width dependence of anisotropic strain state in sige films induced by selective ion implantation
US7202142B2 (en) Method for producing low defect density strained -Si channel MOSFETS
Otsuka et al. Epitaxial growth of Ge thin film on Si (001) by DC magnetron sputtering
Liu et al. High-quality Ge film grown on Si substrate and its thermodynamic mechanism
TWI720587B (en) Method and device for making superlattice structures with reduced defect densities
Ueda et al. Low temperature formation of multi-layered structures of ferromagnetic silicide Fe3Si and Ge
JP5928864B2 (en) Multilayer structure and method for forming the same
Nguyen et al. Effect of low temperature Ge seed layer and post thermal annealing on quality of Ge 1− x Si x (0.05≤ x≤ 0.1) graded buffer layers by UHV-CVD
CN113707560A (en) Method for improving electrical contact of two-dimensional transition metal chalcogenide by inserting two-dimensional semiconductor indium selenide nanosheets
KR20100034058A (en) Compound semiconductor substrate, process for producing compound semiconductor substrate, and semiconductor device
Cordier et al. GaN high electron mobility transistors on silicon substrates with MBE/PVD AlN seed layers
CN105862122A (en) Methods for InSb nanowire manufacturing and Mn doping both based on multi-step glancing-angle deposition process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5238189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees