JP5237228B2 - Electronic equipment and circuit boards - Google Patents
Electronic equipment and circuit boards Download PDFInfo
- Publication number
- JP5237228B2 JP5237228B2 JP2009201994A JP2009201994A JP5237228B2 JP 5237228 B2 JP5237228 B2 JP 5237228B2 JP 2009201994 A JP2009201994 A JP 2009201994A JP 2009201994 A JP2009201994 A JP 2009201994A JP 5237228 B2 JP5237228 B2 JP 5237228B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- signal
- display
- display device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、VGAコントローラを搭載した電子機器および回路基板に関する。 The present invention relates to an electronic device and a circuit board equipped with a VGA controller.
アナログRGBは、古くからPC(Personal Computer)の表示出力に用いられ、広く普及しているため、PCの表示出力を制御するVGA(Video Graphics Array)コントローラで必ずサポートされている。また、多くのノートPCに接続することができる表示器の殆どが、アナログRGBである。 Analog RGB has long been used for display output of PCs (Personal Computers) and has been widely used, so it is always supported by VGA (Video Graphics Array) controllers that control display output of PCs. Most of the display devices that can be connected to many notebook PCs are analog RGB.
ところで、近年、ICを安価に提供するために、ICのダイサイズが小型化されている。具体的には、ICメーカーは、ダイサイズを小型化するために、ICで実行されるプロセスを細分化するとともに、小型モバイルPC向けのパッケージの小型化および省電力化のために、細分化した各プロセスを実現する機能の絞り込みを行い、必要最小限の機能のみを搭載するようにしている。例えば、CPU(Central Processing Unit)、メモリコントローラ、およびVGAコントローラを1チップに統合したものがある。このようなICは、安価である反面、使用できる機能が限られているため、製品によってはその仕様を満足することができない場合もある。 By the way, in recent years, in order to provide an IC at a low cost, the die size of the IC has been reduced. Specifically, IC manufacturers subdivided the processes executed in the IC in order to reduce the die size, and also in order to reduce the size and power consumption of the package for a small mobile PC. The functions that realize each process are narrowed down, and only the minimum necessary functions are installed. For example, a CPU (Central Processing Unit), a memory controller, and a VGA controller are integrated on one chip. Such ICs are inexpensive, but have limited functions that can be used, so some products may not be able to satisfy the specifications.
また、PC向けのVGAコントローラは、チップセットに内蔵され、特に、モバイルPCの場合、本体のLCD(Liquid Crystal Display)用の出力および外部モニタ用の出力だけがあれば必要十分である。一般に、本体のLCD用の出力には、LVDS(Low Voltage Differential Signaling)を使用し、外部モニタ用の出力には、アナログRGBを使用するものとする。この場合、チップセットに内蔵されたVGAコントローラは、LVDSとアナログRGBだけの2ポートのみをサポートしている。 A VGA controller for a PC is built in a chip set. In particular, in the case of a mobile PC, it is necessary and sufficient to have only an output for a main body LCD (Liquid Crystal Display) and an output for an external monitor. In general, LVDS (Low Voltage Differential Signaling) is used for the output for the LCD of the main body, and analog RGB is used for the output for the external monitor. In this case, the VGA controller built in the chip set supports only two ports of LVDS and analog RGB.
ところで、上述したようなVGAコントローラを有する電子機器の設計を変更することがある。例えば、電子機器の仕様を、モバイルPCと同じ設計(VGAコントローラがLVDSとアナログRGBだけの2ポートしかサポートしていない)で、LVDSとLVDSで使用することができるようにする設計変更である。この場合は、アナログRGBからLVDSに変換するICを搭載することにより、その仕様を満足することができる(特許文献1参照)。 By the way, the design of an electronic device having a VGA controller as described above may be changed. For example, it is a design change that allows the specification of the electronic device to be used in LVDS and LVDS with the same design as the mobile PC (VGA controller supports only two ports of LVDS and analog RGB only). In this case, the specification can be satisfied by mounting an IC for converting analog RGB to LVDS (see Patent Document 1).
しかし、LVDSとアナログRGBで使用する場合とLVDSとLVDSで使用する場合とを含む仕様を同じ機器で実現するためには、インピーダンス整合を行うために、高価なスイッチICを搭載してアナログRGBとLVDSとを切り替える必要があり、かつスイッチICを搭載すると電力と機器内のスペースが必要となる、という課題がある。 However, in order to realize the specifications including the case of using in LVDS and analog RGB and the case of using in LVDS and LVDS with the same equipment, an expensive switch IC is mounted and analog RGB and There is a problem in that it is necessary to switch between LVDS and mounting a switch IC requires power and space in the device.
本発明は、上記に鑑みてなされたものであって、機器の仕様を満足しかつ安価なチップセットを使用して複数の表示装置をサポートすることができる電子機器および回路基板を提供することを目的とする。 The present invention has been made in view of the above, and it is an object of the present invention to provide an electronic device and a circuit board that can satisfy a device specification and can support a plurality of display devices using an inexpensive chip set. Objective.
上述した課題を解決し、目的を達成するために、本発明は、第1表示信号を生成する生成回路と、前記第1表示信号に基づいて各種情報を表示するとともに前記第1表示信号のターミネーション抵抗を搭載する第1表示装置が接続可能な第1コネクタと、前記第1表示信号を当該第1表示信号とは異なる第2表示信号に変換する変換回路と、前記第2表示信号に基づいて各種情報を表示するとともに前記第2表示信号のターミネーション抵抗を搭載しない第2表示装置が接続可能な第2コネクタと、前記第1コネクタおよび前記変換回路と前記生成回路とを接続して前記生成回路から前記第1コネクタおよび前記変換回路に前記第1表示信号を転送する信号ラインの送信側に搭載された第1ターミネーション抵抗と、前記信号ラインの前記変換回路と接続する受信側に搭載されるとともにオンまたはオフ可能な第2ターミネーション抵抗と、前記第1コネクタへの前記第1表示装置の接続または前記第2コネクタへの前記第2表示装置の接続を認識する認識部と、前記第1コネクタへの前記第1表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオフし、前記第2コネクタへの前記第2表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオンする回路と、を備える。 In order to solve the above-described problems and achieve the object, the present invention provides a generation circuit that generates a first display signal, displays various information based on the first display signal, and terminates the first display signal. A first connector to which a first display device having a resistor can be connected; a conversion circuit for converting the first display signal into a second display signal different from the first display signal; and the second display signal. The generation circuit is configured to connect a second connector to which a second display device that displays various types of information and does not have a termination resistance of the second display signal can be connected, the first connector, the conversion circuit, and the generation circuit. a first termination resistor mounted on the transmission side of the signal line for transferring said first display signal to said first connector and said conversion circuit from said varying of said signal lines The second and the termination resistance can be on or off while being mounted on the receiving side to connect the circuit, the connection of the second display device to the connection or the second connector of the first display device to the first connector When the recognition unit recognizes and the connection of the first display device to the first connector is recognized, the second termination resistor is turned off and the connection of the second display device to the second connector is recognized. And a circuit for turning on the second termination resistor.
また、本発明は、第1表示信号に基づいて各種情報を表示するとともに前記第1表示信号のターミネーション抵抗を搭載する第1表示装置が接続可能な第1コネクタと、前記第1表示信号を当該第1表示信号とは異なる第2表示信号に変換する変換回路と、前記第2表示信号に基づいて各種情報を表示するとともに前記第2表示信号のターミネーション抵抗を搭載しない第2表示装置が接続可能な第2コネクタと、前記第1表示信号の出力元と前記第1コネクタおよび前記変換回路とを接続して前記出力元から前記第1コネクタおよび前記変換回路に前記第1表示信号を転送する信号ラインの送信側に搭載された第1ターミネーション抵抗と、前記信号ラインの前記変換回路と接続する受信側に搭載されるとともにオンまたはオフ可能な第2ターミネーション抵抗と、前記第1コネクタへの前記第1表示装置の接続または前記第2コネクタへの前記第2表示装置の接続を認識する認識部と、前記第1コネクタへの前記第1表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオフし、前記第2コネクタへの前記第2表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオンする回路と、を備える。 The present invention also provides a first connector that displays various information based on the first display signal and is connectable to a first display device equipped with a termination resistance of the first display signal, and the first display signal. A conversion circuit for converting to a second display signal different from the first display signal can be connected to a second display device that displays various information based on the second display signal and does not have a termination resistance for the second display signal. A second connector, a signal for connecting the output source of the first display signal to the first connector and the conversion circuit, and transferring the first display signal from the output source to the first connector and the conversion circuit a first termination resistor mounted on the transmission side of the line, on-together is mounted on the receiving side to be connected to said conversion circuit of said signal line or off possible second A termination resistor, a recognition unit for recognizing the connection of the first display device to the first connector or the connection of the second display device to the second connector, and the first display device to the first connector. A circuit that turns off the second termination resistor when connection is recognized, and turns on the second termination resistor when connection of the second display device to the second connector is recognized. .
本発明にかかる電子機器および回路基板は、機器の仕様を満足しかつ安価なチップセットを使用して複数の表示装置をサポートすることができる、という効果を奏する。 The electronic device and the circuit board according to the present invention have an effect that a plurality of display devices can be supported by using an inexpensive chip set that satisfies the specifications of the device.
以下に添付図面を参照して、この発明にかかる電子機器および回路基板の最良な実施の形態を詳細に説明する。 Exemplary embodiments of an electronic apparatus and a circuit board according to the present invention will be explained below in detail with reference to the accompanying drawings.
図1は、本発明の一実施の形態にかかる電子機器のハードウェア構成を示すブロック図である。本実施の形態にかかる電子機器100は、例えばパーソナルコンピュータであり、LCD(Liquid Crystal Display)1〜3(200,300,400)に各種情報を表示させる表示機能を有しているものとする。以下の説明では、電子機器100の表示機能に係る回路基板の構成について説明する。
FIG. 1 is a block diagram showing a hardware configuration of an electronic device according to an embodiment of the present invention. The
CPU(Central Processing Unit)101は、電子機器100の主要部であって各部を集中的に制御するものであり、後述するメモリ102をコントロールするメモリコントローラ(図示しない)および表示機能を提供するVGA(Video Graphics Array)コントローラ103を備えている。また、CPU101には、電子機器100へのI/OをコントロールするI/Oコントローラ104、各種データを書換え可能に機能するRAM(Random Access Memory)などのメモリ102などが接続されている。
A CPU (Central Processing Unit) 101 is a main part of the
I/Oコントローラ104には、シリアル入出力を行うSIO(Serial Input/Output)105、BIOSなどを記憶した読み出し専用メモリであるROM(Read Only Memory)106、拡張バスであるPCI(Peripheral Component Interconnect)107、補助記憶装置であるHDD(Hard Disk Drive)108、マウスやキーボードなどの外部機器を接続するUSB(Universal Serial Bus)109などが接続されている。
The I /
VGAコントローラ103は、アナログRGB信号(第1表示信号)やLVDS信号を生成するものであり、生成したアナログRGB信号およびLVDS信号を出力するアナログRGB103b、LVDSI/F103aを有している。
The
また、電子機器100は、LCD1〜3(200,300,400)が接続されるコネクタ110,111,112を備えている。コネクタ110は、VGAコントローラ103で生成されたLVDS信号に基づいて各種情報を表示するLCD1(200)が接続される。
In addition, the
コネクタ111(第1コネクタ)は、VGAコントローラ103で生成されたアナログRGB信号に基づいて各種情報を表示する装置であって、アナログRGB信号のターミネーション抵抗(図示しない)を搭載するLCD2(300)が接続される。なお、LCD2(300)は、本発明の第1表示装置に相当する。
The connector 111 (first connector) is a device that displays various types of information based on the analog RGB signal generated by the
コネクタ112(第2コネクタ)は、後述するRGB−LVDS変換回路で変換されたLVDS信号に基づいて各種情報を表示する装置であって、LVDS信号のターミネーション抵抗を搭載しないLCD3(400)が接続される。なお、LCD3(400)は、本発明の第2表示装置に相当する。 The connector 112 (second connector) is a device that displays various information based on the LVDS signal converted by the RGB-LVDS conversion circuit described later, and is connected to the LCD 3 (400) that does not have a termination resistance for the LVDS signal. The The LCD 3 (400) corresponds to the second display device of the present invention.
ユーザは、このコネクタ111およびコネクタ112のいずれか一方に、LCD2(300)またはLCD3(400)に接続することにより、VGAコントローラ103で生成されたアナログRGB信号に基づく各種情報の表示を行うことができる。
The user can display various information based on the analog RGB signal generated by the
RGB−LVDS変換回路113は、VGAコントローラ103で生成されたアナログRGB信号を、当該アナログRGB信号とは異なるLVDS信号(第2表示信号)に変換するものである。
The RGB-
LVDS I/Fライン114は、LVDS信号を出力するLVDSI/F103aとコネクタ110とをケーブル接続するものであり、VGAコントローラ103からコネクタ110へLVDS信号を転送する信号ラインである。
The LVDS I / F line 114 is a signal line for connecting the LVDS /
アナログRGB I/Fライン115は、アナログRGB信号を出力するアナログRGBI/F103bとコネクタ111およびRGB−LVDS変換回路113とをケーブル接続するものであり、VGAコントローラ103からコネクタ111およびRGB−LVDS変換回路113へアナログRGB信号を転送する信号ラインである。
The analog RGB I /
また、アナログRGB I/Fライン115の送信側には、ターミネーション抵抗116が搭載されている。なお、ターミネーション抵抗は、送受側にそれぞれ1個ずつ搭載する必要がある。そのため、アナログRGB I/Fライン115の受信側には、オン/オフ可能なターミネーション抵抗117が搭載されている。
A
ここで、アナログRGB I/Fライン115の受信側に搭載したターミネーション抵抗117をオン/オフ可能とした理由について説明する。
Here, the reason why the
コネクタ111にLCD2(300)を接続する場合、アナログRGB I/Fライン115の受信側のターミネーション抵抗は、LCD2(300)内に搭載されている。仮に、LCD2(300)内にターミネーション抵抗が搭載されているにも関わらず、アナログRGB I/Fライン115にターミネーション抵抗116およびターミネーション抵抗117の両方を搭載してしまうと、アナログRGB I/Fライン115の送信側に2個のターミネーション抵抗が搭載されることになり、インピーダンス整合が取れなくなる。そのため、コネクタ111にLCD2(300)を接続した場合、ターミネーション抵抗117をオフする必要がある。
When the LCD 2 (300) is connected to the connector 111, the termination resistance on the receiving side of the analog RGB I /
一方、コネクタ112にLCD3(400)を接続する場合、アナログRGC I/Fライン115の受信側のターミネーション抵抗は、RGB−LVDS変換回路114(またはLCD3(400))内に搭載されていない。そのため、コネクタ112にLCD3(400)を接続した場合、ターミネーション抵抗117をオンする必要がある。
On the other hand, when the LCD 3 (400) is connected to the
図1に戻り、挿抜認識回路118は、GNDに接続され、コネクタ111またはコネクタ112へのLCD2(300)またはLCD3(400)のケーブルの接続を認識するものである。挿抜認識回路118は、コネクタ111にLCD2(300)のケーブルが接続された場合、RESET信号をRGB−LVDS変換回路114に出力する。これにより、コネクタ111にLCD2(300)が接続された場合には、コネクタ3(400)を使用しないため、RGB−LVDS変換回路114をリセットして消費電力を下げている。また、挿抜認識回路118は、コネクタ111へのLCD2(300)のケーブルの接続を認識した場合、LowをターミネーションON/OFF回路119に出力し、コネクタ112へのLCD3(400)のケーブルの接続を認識した場合、HighをターミネーションON/OFF回路119に出力する。
Returning to FIG. 1, the insertion /
ターミネーションON/OFF回路119は、GNDに接続されたFET(Field Effect Transistor)であり、挿抜認識回路118からLowが入力された場合(つまり、コネクタ111へのLCD2(300)の接続が認識された場合)、ターミネーション抵抗117をアナログRGB I/Fライン115から切り離して、当該ターミネーション抵抗117をオフする。
Termination ON /
一方、ターミネーション抵抗ON/OFF回路119は、挿抜認識回路118からHighが入力された場合(つまり、挿抜認識回路118によりコネクタ112へのLCD3(400)の接続が認識された場合)、ターミネーション抵抗117をアナログRGB I/Fライン115に接続して、当該ターミネーション抵抗117をオンする。
On the other hand, when the termination resistance ON /
このように本実施の形態にかかる電子機器100によれば、アナログRGB信号を生成するVGAコントローラ103と、生成されたアナログRGB信号に基づいて各種情報を表示する装置であって、当該アナログRGB信号のターミネーション抵抗を搭載するLCD2(300)が接続されるコネクタ111と、生成されたアナログRGB信号をLVDS信号に変換するRGB−LVDS変換回路113と、変換されたLVDS信号に基づいて各種情報を表示する装置であって、当該LVDS信号のターミネーション抵抗を搭載しないLCD3(400)が接続されるコネクタ112と、VGAコントローラ103からコネクタ111およびRGB−LVDS変換回路113へアナログRGB信号を転送するアナログRGB I/Fライン115と、アナログRGB I/Fライン115の送信側に搭載されたターミネーション抵抗116と、アナログRGB I/Fライン115の受信側に搭載され、オン/オフ可能なターミネーション抵抗117と、コネクタ111にLCD2(300)が接続された場合に、ターミネーション抵抗117をオフにするターミネーションON/OFF回路119と、を備えることにより、LVDSとアナログRGBで使用する場合とLVDSとLVDSで使用する場合とを含む仕様を電子機器100で実現する場合に、アナログRGBとLVDSとを切り替えるための高価なスイッチICを搭載することなくインピーダンス整合を行うことができるので、電子機器100の仕様を満足しかつ安価なチップセットを使用して複数のLCD1〜3(200,300,400)をサポートすることができる。
As described above, according to
100 電子機器
103 VGAコントローラ
111,112 コネクタ
113 RGB−LVDS変換回路
115 アナログRGB I/Fライン
116,117 ターミネーション抵抗
118 挿抜認識回路
119 ターミネーションON/OFF回路
300 LCD2
400 LCD3
DESCRIPTION OF
400 LCD3
Claims (4)
前記第1表示信号に基づいて各種情報を表示するとともに前記第1表示信号のターミネーション抵抗を搭載する第1表示装置が接続可能な第1コネクタと、
前記第1表示信号を当該第1表示信号とは異なる第2表示信号に変換する変換回路と、
前記第2表示信号に基づいて各種情報を表示するとともに前記第2表示信号のターミネーション抵抗を搭載しない第2表示装置が接続可能な第2コネクタと、
前記第1コネクタおよび前記変換回路と前記生成回路とを接続して前記生成回路から前記第1コネクタおよび前記変換回路に前記第1表示信号を転送する信号ラインの送信側に搭載された第1ターミネーション抵抗と、
前記信号ラインの前記変換回路と接続する受信側に搭載されるとともにオンまたはオフ可能な第2ターミネーション抵抗と、
前記第1コネクタへの前記第1表示装置の接続または前記第2コネクタへの前記第2表示装置の接続を認識する認識部と、
前記第1コネクタへの前記第1表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオフし、前記第2コネクタへの前記第2表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオンする回路と、
を備えた電子機器。 A generating circuit for generating a first display signal;
A first connector to which various information is displayed based on the first display signal and to which a first display device on which the termination resistance of the first display signal is mounted can be connected;
A conversion circuit for converting the first display signal into a second display signal different from the first display signal;
A second connector that can be connected to a second display device that displays various types of information based on the second display signal and that does not include the termination resistance of the second display signal;
A first termination mounted on a transmission side of a signal line for connecting the first connector and the conversion circuit and the generation circuit and transferring the first display signal from the generation circuit to the first connector and the conversion circuit. Resistance,
A second termination resistor mounted on a receiving side connected to the conversion circuit of the signal line and capable of being turned on or off;
A recognition unit for recognizing connection of the first display device to the first connector or connection of the second display device to the second connector;
When the connection of the first display device to the first connector is recognized, the second termination resistor is turned off, and when the connection of the second display device to the second connector is recognized, A circuit for turning on the second termination resistor;
With electronic equipment.
前記第1表示信号を当該第1表示信号とは異なる第2表示信号に変換する変換回路と、
前記第2表示信号に基づいて各種情報を表示するとともに前記第2表示信号のターミネーション抵抗を搭載しない第2表示装置が接続可能な第2コネクタと、
前記第1表示信号の出力元と前記第1コネクタおよび前記変換回路とを接続して前記出力元から前記第1コネクタおよび前記変換回路に前記第1表示信号を転送する信号ラインの送信側に搭載された第1ターミネーション抵抗と、
前記信号ラインの前記変換回路と接続する受信側に搭載されるとともにオンまたはオフ可能な第2ターミネーション抵抗と、
前記第1コネクタへの前記第1表示装置の接続または前記第2コネクタへの前記第2表示装置の接続を認識する認識部と、
前記第1コネクタへの前記第1表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオフし、前記第2コネクタへの前記第2表示装置の接続が認識された場合に、前記第2ターミネーション抵抗をオンする回路と、
を備えた回路基板。 A first connector to which various information is displayed based on the first display signal and to which a first display device on which the termination resistance of the first display signal is mounted can be connected;
A conversion circuit for converting the first display signal into a second display signal different from the first display signal;
A second connector that can be connected to a second display device that displays various types of information based on the second display signal and that does not include the termination resistance of the second display signal;
Mounted on the transmission side of the signal line for transferring said first display signal to the first said first connector from said output source connected output source of the display signal and a first connector and said conversion circuit and said conversion circuit A first termination resistor,
A second termination resistor mounted on a receiving side connected to the conversion circuit of the signal line and capable of being turned on or off;
A recognition unit for recognizing connection of the first display device to the first connector or connection of the second display device to the second connector;
When the connection of the first display device to the first connector is recognized, the second termination resistor is turned off, and when the connection of the second display device to the second connector is recognized, A circuit for turning on the second termination resistor;
Circuit board with.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201994A JP5237228B2 (en) | 2009-09-01 | 2009-09-01 | Electronic equipment and circuit boards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009201994A JP5237228B2 (en) | 2009-09-01 | 2009-09-01 | Electronic equipment and circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011053426A JP2011053426A (en) | 2011-03-17 |
JP5237228B2 true JP5237228B2 (en) | 2013-07-17 |
Family
ID=43942491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009201994A Expired - Fee Related JP5237228B2 (en) | 2009-09-01 | 2009-09-01 | Electronic equipment and circuit boards |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5237228B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5399847B2 (en) * | 2009-10-02 | 2014-01-29 | 新日本無線株式会社 | Signal processing device |
CN104717485A (en) * | 2015-03-26 | 2015-06-17 | 金陵科技学院 | VGA interface naked-eye 3D display system based on FPGA |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004094159A (en) * | 2002-09-04 | 2004-03-25 | Sharp Corp | Display device with loop through function |
-
2009
- 2009-09-01 JP JP2009201994A patent/JP5237228B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011053426A (en) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170192924A1 (en) | Electronic device | |
US8643657B2 (en) | Field changeable rendering system for a computing device | |
US9304544B2 (en) | System and display control method for external device | |
US8725917B2 (en) | Chip and computer system | |
US7975091B2 (en) | Information processor capable of supplying power to an electronic device connected thereto | |
JP4722215B2 (en) | Field changeable graphic system | |
JP6140006B2 (en) | Information processing apparatus and output control method | |
US20140307165A1 (en) | Information processing apparatus and output control method | |
US8583846B2 (en) | Extender | |
US9710875B2 (en) | Image transmission apparatus and image processing method thereof | |
JP5237228B2 (en) | Electronic equipment and circuit boards | |
US8049781B2 (en) | Monitor with camera | |
GB2439608A (en) | Hot-pluggable video display card and computer system | |
JP3839949B2 (en) | Computer system | |
JP2007121962A (en) | Display apparatus and information processor | |
JP2010091686A (en) | Timing control circuit, display using the same, and electronic device | |
TWM568993U (en) | Function module board | |
US8572301B2 (en) | Interface device for input device | |
US10712793B2 (en) | External device, electronic device and electronic system | |
JP2007226696A (en) | Pci express expansion card | |
US9237065B2 (en) | Chip and computer system | |
US20070153011A1 (en) | Video signal circuit of notebook computer | |
TWI709076B (en) | Motherboard outputting image data and operation system | |
JP3191027U (en) | Information processing device | |
US20090089461A1 (en) | Image input/output switching method for a notebook computer and related notebook computer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |