JP5228188B2 - Laminated structure on semiconductor substrate - Google Patents
Laminated structure on semiconductor substrate Download PDFInfo
- Publication number
- JP5228188B2 JP5228188B2 JP2007066393A JP2007066393A JP5228188B2 JP 5228188 B2 JP5228188 B2 JP 5228188B2 JP 2007066393 A JP2007066393 A JP 2007066393A JP 2007066393 A JP2007066393 A JP 2007066393A JP 5228188 B2 JP5228188 B2 JP 5228188B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- single crystal
- pzt
- lno
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、強誘電体薄膜を用いた半導体基板上の積層構造に関するものである。 The present invention relates to a laminated structure on a semiconductor substrate using a ferroelectric thin film.
近年、強誘電体の有する焦電特性、圧電特性を用いた各種デバイスの研究開発が行なわれている。これらは、強誘電体の特性を応用したものであり、例えば、超音波センサや赤外線センサが挙げられる。強誘電体の材料としては、Ｐｂを含有するペロブスカイト型の強誘電体、特にＰｂＺｒ１−ｘＴｉｘＯ３（ＰＺＴ）、ＰｂＬａＯ３（ＰＬＴ）等の材料が、圧電特性、焦電特性の点で優れており、各種センサへの応用が期待されている。 In recent years, research and development of various devices using pyroelectric properties and piezoelectric properties of ferroelectrics has been conducted. These are applications of the characteristics of ferroelectrics, and examples include ultrasonic sensors and infrared sensors. As the ferroelectric material, perovskite type ferroelectrics containing Pb, in particular, PbZr 1-x Ti x O 3 (PZT), PbLaO 3 (PLT), etc., have piezoelectric characteristics and pyroelectric characteristics. And is expected to be applied to various sensors.
これらの強誘電体を各種センサに利用する場合、システムとしての小型化や低ノイズ性を実現するために、強誘電体と信号処理回路の一体化（スマート化）が必要となる。強誘電体と信号処理回路の一体化を実現するためには、シリコン基板等の半導体基板上に強誘電体薄膜と信号処理回路を形成することが必要となる。 When these ferroelectrics are used for various sensors, it is necessary to integrate the ferroelectric and the signal processing circuit (smart) in order to realize downsizing and low noise performance as a system. In order to realize the integration of the ferroelectric and the signal processing circuit, it is necessary to form the ferroelectric thin film and the signal processing circuit on a semiconductor substrate such as a silicon substrate.
このように、シリコン基板上に強誘電体薄膜を形成する場合、シリコン上にバッファ層を形成することが知られている。シリコン上にバッファ層を形成することで、シリコンと強誘電体の格子のミスマッチを低減することができるのである。また、バッファ層は、強誘電体のＰｂがシリコン基板中へ拡散するのを防止するバリア層として、また、強誘電体薄膜直下に形成される下部電極薄膜とシリコン基板との電気的絶縁と確保する絶縁膜としての役割も有している。 Thus, when forming a ferroelectric thin film on a silicon substrate, it is known to form a buffer layer on silicon. By forming a buffer layer on silicon, the mismatch between silicon and ferroelectric lattice can be reduced. The buffer layer serves as a barrier layer for preventing the ferroelectric Pb from diffusing into the silicon substrate, and ensures electrical insulation between the lower electrode thin film formed immediately below the ferroelectric thin film and the silicon substrate. It also has a role as an insulating film.
本出願の発明者らは、上記の知見に基づき、後述する特許文献１に記載されているように、シリコン基板上にバッファ層であるγ−Ａｌ２Ｏ３単結晶膜を形成し、その上に下部電極としてのＰｔ層を形成し、Ｐｔ層の上に強誘電体薄膜を形成して素子を構成した。下部電極としては、従来より、ＰＺＴ等の強誘電体薄膜の電極材料として用いられてきたプラチナ（Ｐｔ）膜を用いた。Ｐｔは、最密充填構造である面心立方格子（ＦＣＣ）構造をとるため、（１１１）面への自己配向性が強く、ＳｉＯ２のようなアモルファス上にも（１１１）面へ配向し、Ｐｔの上の強誘電体膜も配向性が良い。しかし、Ｐｔは配向性が強いため柱状結晶が成長し、粒界に沿ってＰｂなどが下地に拡散し易くなるという問題があった。また、下部電極にＰｔを用いた場合、ＰＺＴ焼成時のストレスにより、下部電極ＰｔとＳｉＯ２、γ−Ａｌ２Ｏ３単結晶膜、ＰＺＴ等の酸化物との界面において、剥離が生じるといった問題があった。このため、下部電極Ｐｔに代わる電極材料として導電性酸化物を用いる試みが行なわれている。これを特許文献２から６に示す。
特許文献２は、シリコン基板上の不純物拡散層および下部バリア金属層（（Ｔｉ、Ａｌ）Ｎ）の上に、下部電極薄膜としてＳｒＲｕＯ３を形成し、その上に強誘電体薄膜としてＢＳＴＯ薄膜を形成したものである。また、特許文献３は、シリコン上の絶縁層の上にＴｉＮ層およびＰｔ層を形成し、導電性酸化物である酸化ランタンストロンチウムコバルト（ＬＳＣＯ）などのペロブスカイト層を形成したものである。 In Patent Document 2, SrRuO 3 is formed as a lower electrode thin film on an impurity diffusion layer and a lower barrier metal layer ((Ti, Al) N) on a silicon substrate, and a BSTO thin film is formed thereon as a ferroelectric thin film. Formed. In Patent Document 3, a TiN layer and a Pt layer are formed on an insulating layer on silicon, and a perovskite layer such as lanthanum strontium cobalt oxide (LSCO) which is a conductive oxide is formed.
また、特許文献４、５および６は、シリコン基板上に、バッファ層であるＭｇＡｌ２Ｏ４（マグネシウム・アルミニウム・スピネル）を用い、電極としてＳｒＲｕＯ薄膜を用いたものである。 Patent Documents 4, 5 and 6 use MgAl 2 O 4 (magnesium, aluminum, spinel) as a buffer layer on a silicon substrate, and an SrRuO thin film as an electrode.
上述の特許文献２から６においては、強誘電体薄膜の電極材料として導電性酸化物を用いたものであるが、シリコン基板上に直接、導電性酸化物を配向性良く成長させることは困難であり、シリコン上に適切なバッファ層を用いる必要があるが、現時点では適切なバッファ層は特定されていない。本出願の発明者らは、単結晶シリコン基板上にγ−Ａｌ２Ｏ３単結晶膜をエピタキシャル成長させることに成功している。したがって、強誘電体薄膜の下部電極としての導電性酸化物薄膜を、γ−Ａｌ２Ｏ３単結晶膜をバッファ層として用い、成膜条件を最適化することにより、下部電極としてＰｔを用いた場合の弊害を解消した強誘電体薄膜素子の作製が期待される。 In the above-mentioned Patent Documents 2 to 6, a conductive oxide is used as the electrode material of the ferroelectric thin film. However, it is difficult to grow the conductive oxide directly on the silicon substrate with good orientation. There is a need to use an appropriate buffer layer on silicon, but no appropriate buffer layer has been identified at this time. The inventors of the present application have succeeded in epitaxially growing a γ-Al 2 O 3 single crystal film on a single crystal silicon substrate. Therefore, the conductive oxide thin film as the lower electrode of the ferroelectric thin film was used as the lower electrode by using the γ-Al 2 O 3 single crystal film as the buffer layer and optimizing the film formation conditions. It is expected to produce a ferroelectric thin film element that eliminates the adverse effects of the case.
そこで、本発明は上記課題を解決するためになされたものであり、シリコン基板上にバッファ層としてγ−Ａｌ２Ｏ３単結晶膜を用いることにより、優れた特性の強誘電体素子を得ることを目的とする。 Accordingly, the present invention has been made to solve the above-described problems, and by using a γ-Al 2 O 3 single crystal film as a buffer layer on a silicon substrate, a ferroelectric element having excellent characteristics can be obtained. With the goal.
本発明は上記目的を達成するために創案されたものであり、請求項１に係る発明は、シリコン単結晶基板上にエピタキシャル成長されたγ−Ａｌ２Ｏ３単結晶膜と、前記γ−Ａｌ２Ｏ３単結晶膜上に形成された、ペロブスカイト構造の擬立方晶の金属酸化物層ＬａＮｉＯ ３ 又はＳｒＲｕＯ ３ を有する酸化物電極薄膜と、前記酸化物電極薄膜上に形成された、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ ３ からなる配向性の強誘電体薄膜と、を備え、前記強誘電体薄膜、前記酸化物電極薄膜、前記γ−Ａｌ ２ Ｏ ３ 単結晶膜、及び前記シリコン単結晶基板の配向がともに（００１）配向であることを特徴とする半導体基板上の積層構造によって構成される。この構成によれば、シリコン単結晶基板上にエピタキシャル成長されたγ−Ａｌ２Ｏ３単結晶膜の上に酸化物電極薄膜を形成するため、酸化物電極薄膜の結晶性を良好なものとすることができる。また、γ−Ａｌ２Ｏ３単結晶膜の上に酸化物電極薄膜を形成するため、γ−Ａｌ２Ｏ３単結晶膜と酸化物電極薄膜との密着性を向上させることができる。なお、擬立方晶とは、斜方晶の中に立方晶を２つ重ねた構造をもつ結晶構造のことである。
The present invention was devised to achieve the above object, and the invention according to claim 1 includes a γ-Al 2 O 3 single crystal film epitaxially grown on a silicon single crystal substrate, the γ-Al 2 O 3 formed on the single crystal film, and the oxide electrode thin film having a metal oxide layer LaNiO 3 or SrRuO 3 of pseudo cubic perovskite structure was formed on the oxide electrode thin film, Pb (Zr , Ti) O 3 oriented ferroelectric thin film, and the orientation of the ferroelectric thin film, the oxide electrode thin film, the γ-Al 2 O 3 single crystal film, and the silicon single crystal substrate Both have a (001) orientation and are formed by a stacked structure on a semiconductor substrate. According to this configuration, since the oxide electrode thin film is formed on the γ-Al 2 O 3 single crystal film epitaxially grown on the silicon single crystal substrate, the crystallinity of the oxide electrode thin film is improved. Can do. Further, γ-Al 2 O 3 to form the oxide electrode film on the single crystal film, it is possible to improve the adhesion between the oxide electrode film and the γ-Al 2 O 3 single crystal film. The pseudo-cubic crystal is a crystal structure having a structure in which two cubic crystals are stacked in an orthorhombic crystal.
また、本発明は、前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、強誘電体薄膜を用いた検出素子を構成することができる。 The present invention can also be configured by a laminated structure on a semiconductor substrate, further comprising an upper electrode on the ferroelectric thin film. According to this configuration, a detection element using a ferroelectric thin film can be configured.
また、本発明は、前記強誘電体薄膜、前記酸化物電極薄膜、γ−Ａｌ２Ｏ３単結晶膜、およびシリコン単結晶基板の配向がともに（００１）配向であることを特徴とする半導体基板上の積層構造によって構成することもできる。この構成によれば、それぞれの薄膜の配向を（００１）配向とすることにより、強誘電体薄膜の配向が（００１）となり、優れた特性の強誘電体薄膜を得ることができる。 In the semiconductor substrate according to the present invention, the ferroelectric thin film, the oxide electrode thin film, the γ-Al 2 O 3 single crystal film, and the silicon single crystal substrate all have a (001) orientation. It can also be constituted by the above laminated structure. According to this configuration, by setting the orientation of each thin film to the (001) orientation, the orientation of the ferroelectric thin film becomes (001), and a ferroelectric thin film having excellent characteristics can be obtained.
本発明は、シリコン単結晶基板上に、バッファ層としてγ−Ａｌ２Ｏ３単結晶膜を用い、その上に各薄膜を形成する構成であるため、各薄膜の結晶性を向上させることができる。また、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ ３ からなる配向性の強誘電体薄膜の下部電極の酸化物電極薄膜の結晶性を向上させることにより、優れた特性を持つ強誘電体薄膜を得ることができる。
In the present invention, a γ-Al 2 O 3 single crystal film is used as a buffer layer on a silicon single crystal substrate, and each thin film is formed thereon. Therefore, the crystallinity of each thin film can be improved. . Further, by improving the crystallinity of the oxide electrode thin film of the lower electrode of the oriented ferroelectric thin film made of Pb (Zr, Ti) O 3 , a ferroelectric thin film having excellent characteristics can be obtained. .
本発明を実施するための第１の実施形態について説明する。図１は第１の実施形態のＭＦＭＩＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造薄膜２の構成を示す断面図である。 A first embodiment for carrying out the present invention will be described. FIG. 1 is a cross-sectional view showing a configuration of a MFMIS (Metal-Ferroelectric-Metal-Insulator-Semiconductor) structure thin film 2 according to the first embodiment.
図１において、ＭＦＭＩＳ構造薄膜２の最下部はシリコン基板４である。シリコン基板４は（００１）配向の単結晶基板である。シリコン基板４の直上には、γ−Ａｌ２Ｏ３単結晶膜６が形成されている。γ−Ａｌ２Ｏ３単結晶膜６はシリコン基板４にエピタキシャル成長されるものであり、γ−Ａｌ２Ｏ３単結晶膜６の配向は（００１）である。γ−Ａｌ２Ｏ３単結晶膜６は、ＭＦＭＩＳ構造薄膜２の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。 In FIG. 1, the lowermost part of the MFMIS structure thin film 2 is a silicon substrate 4. The silicon substrate 4 is a (001) -oriented single crystal substrate. A γ-Al 2 O 3 single crystal film 6 is formed immediately above the silicon substrate 4. The γ-Al 2 O 3 single crystal film 6 is epitaxially grown on the silicon substrate 4, and the orientation of the γ-Al 2 O 3 single crystal film 6 is (001). The γ-Al 2 O 3 single crystal film 6 is used as an insulating film of the MFMIS structure thin film 2 and also as a buffer layer of each film formed on the upper part.
このγ−Ａｌ２Ｏ３単結晶膜６は、サファイア（α−Ａｌ２Ｏ３）と同様の組成非を有するが、サファイアが六方晶であるのに対し、シリコン基板４上に形成されるγ−Ａｌ２Ｏ３単結晶膜６は立方晶で欠損スピネル構造を持つγ相である。ＭＥＦＩＳ構造薄膜２に用いられるγ−Ａｌ２Ｏ３単結晶膜６は、優れた拡散バリア性を有し、物理的、化学的に安定な薄膜である。また、γ−Ａｌ２Ｏ３単結晶膜６はシリコンとの実効格子不整合率が小さく（２．４パーセント）、比較的高い比誘電率を持ち（εｒ〜７．３６）、絶縁性に優れている。 This γ-Al 2 O 3 single crystal film 6 has the same composition as sapphire (α-Al 2 O 3 ), but sapphire is hexagonal, whereas γ formed on the silicon substrate 4. The —Al 2 O 3 single crystal film 6 is a cubic γ phase having a deficient spinel structure. The γ-Al 2 O 3 single crystal film 6 used for the MEFIS structure thin film 2 has a superior diffusion barrier property and is a physically and chemically stable thin film. Further, the γ-Al 2 O 3 single crystal film 6 has a small effective lattice mismatch ratio with silicon (2.4%), a relatively high relative dielectric constant (ε r ˜7.36), and has an insulating property. Are better.
したがって、γ−Ａｌ２Ｏ３単結晶膜６は、他のエピタキシャル成長可能な絶縁材料と比較して優れているといえる。例えば、ＭｇＡｌ２Ｏ４は、高温で安定する材料であり、耐薬品性に優れているが、高温でないと結晶性良く成長させることができない。また、ＣａＦ２は一部の薬品に弱いため、デバイスの構造や作製プロセスに制限を受けるという欠点がある。 Therefore, it can be said that the γ-Al 2 O 3 single crystal film 6 is superior to other insulating materials capable of epitaxial growth. For example, MgAl 2 O 4 is a material that is stable at high temperatures and is excellent in chemical resistance, but cannot be grown with good crystallinity unless it is at high temperatures. Further, since CaF 2 is vulnerable to some chemicals, there is a drawback in that it is limited by the device structure and the manufacturing process.
γ−Ａｌ２Ｏ３単結晶膜６は、例えば、ＵＨＶ−ＣＶＤ（ＵｌｔｒａＨｉｇｈ Ｖａｃｕｕｍ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することができる。ＵＨＶ−ＣＶＤ法では、排気系にターボ分子ポンプを用いることで、背圧１０−７Ｐａを達成し、Ｈ２Ｏなどのコンタミネーションガスを低減することができる。また、加熱方式は、ヒーターを使用して基板のみを加熱するＣｏｌｄ−Ｗａｌｌ型を採用しており、昇温時におけるチャンバー側壁からの脱離ガスを防止している。γ−Ａｌ２Ｏ３単結晶膜６の成長におけるＡｌ源としては、ＴＭＡ（Ｔｒｉ−Ｍｅｔｙｈｌ Ａｌｕｍｉｎｕｍ：Ａｌ（Ｃｈ３）３）、酸素源としてＯ２ガスを用いている。 The γ-Al 2 O 3 single crystal film 6 can be formed by, for example, UHV-CVD (Ultra High Vacuum Chemical Vapor Deposition) method. In the UHV-CVD method, a back pressure of 10 −7 Pa can be achieved by using a turbo molecular pump in the exhaust system, and contamination gases such as H 2 O can be reduced. In addition, the heating method employs a Cold-Wall type in which only the substrate is heated using a heater, thereby preventing desorption gas from the chamber side wall when the temperature is raised. As an Al source in the growth of the γ-Al 2 O 3 single crystal film 6, TMA (Tri-Metal Aluminum: Al (Ch 3 ) 3 ) is used, and O 2 gas is used as an oxygen source.
γ−Ａｌ２Ｏ３単結晶膜６の直上には、ＬａＮｉＯ３（ＬＮＯ）膜８が形成されている。ＬＮＯ膜８は、導電性酸化物の一種であり、強誘電体薄膜の下部電極として利用される。ＬＮＯ膜８の配向は（００１）である。ＬＮＯ膜８を形成するＬＮＯの結晶構造を図２に示す。図２は、ＬＮＯ膜８のＬＮＯの結晶構造を示す図であり、図２（ａ）は、結晶構造を菱面体晶で見た場合を示し、図２（ｂ）は、結晶構造を擬立方晶で見た場合を示すものである。 A LaNiO 3 (LNO) film 8 is formed immediately above the γ-Al 2 O 3 single crystal film 6. The LNO film 8 is a kind of conductive oxide and is used as a lower electrode of a ferroelectric thin film. The orientation of the LNO film 8 is (001). The crystal structure of LNO forming the LNO film 8 is shown in FIG. 2A and 2B are diagrams showing the LNO crystal structure of the LNO film 8. FIG. 2A shows a case where the crystal structure is viewed as a rhombohedral crystal, and FIG. This shows the case where the crystal is seen.
ＬＮＯ膜８を形成するＬＮＯの結晶構造は、図２（ａ）に示すようなペロブスカイト構造で、格子定数はａ０＝５．４６Å（０．５４６ｎｍ）、α＝６０．４１°である。この結晶構造は立方晶系として考えることもでき、この場合の結晶構造は擬立方晶系のペロブスカイト構造という。擬立方晶で見ると、図２（ｂ）に示すようになり、格子定数はａ１＝３．８３Å（０．３８３ｎｍ）となる。 The crystal structure of LNO forming the LNO film 8 is a perovskite structure as shown in FIG. 2A, and the lattice constant is a 0 = 5.46 Å (0.546 nm) and α = 60.41 °. This crystal structure can also be considered as a cubic system, and the crystal structure in this case is called a pseudo-cubic perovskite structure. When viewed as a pseudo cubic crystal, it becomes as shown in FIG. 2B, and the lattice constant is a 1 = 3.83 Å (0.383 nm).
ＬＮＯ膜８を強誘電体薄膜の下部電極として用いる場合、ＬＮＯ膜８と直下の膜であるγ−Ａｌ２Ｏ３単結晶膜６、およびＬＮＯ膜８と直上の膜であるＰＺＴ薄膜１０との相性が問題となる。 When the LNO film 8 is used as the lower electrode of the ferroelectric thin film, the LNO film 8 and the γ-Al 2 O 3 single crystal film 6 that is the film immediately below, and the PZT thin film 10 that is the film immediately above the LNO film 8 are formed. Compatibility is a problem.
ＬＮＯ膜８とγ−Ａｌ２Ｏ３単結晶膜６については、両者の格子不整合率は、−３．８パーセントである。このミスマッチは小さくはないが、過去の研究においては、γ−Ａｌ２Ｏ３単結晶膜とのミスマッチが−３．６パーセントであるＰｔ膜が、γ−Ａｌ２Ｏ３単結晶膜上にエピタキシャル成長していることを考えると、ＬＮＯ膜８はγ−Ａｌ２Ｏ３単結晶膜６上にエピタキシャル成長することが可能であると考えられる。 For the LNO film 8 and the γ-Al 2 O 3 single crystal film 6, the lattice mismatch ratio between them is −3.8%. Although this mismatch is not small, in past research, a Pt film having a mismatch with the γ-Al 2 O 3 single crystal film of −3.6% is epitaxially grown on the γ-Al 2 O 3 single crystal film. In view of this, it is considered that the LNO film 8 can be epitaxially grown on the γ-Al 2 O 3 single crystal film 6.
また、ＬＮＯ膜８とＰＺＴ薄膜１０の格子不整合率は４．８パーセントであり、やや大きいミスマッチである。しかしながら、ＬＮＯ膜８のＬＮＯと薄膜１０のＰＺＴは、結晶構造がともにペロブスカイト構造であることから、ＬＮＯ膜８上にＰＺＴ薄膜１０はエピタキシャル成長するものと考えられる。 The lattice mismatch rate between the LNO film 8 and the PZT thin film 10 is 4.8%, which is a slightly large mismatch. However, since both the LNO of the LNO film 8 and the PZT of the thin film 10 have a perovskite structure, the PZT thin film 10 is considered to be epitaxially grown on the LNO film 8.
ＬＮＯ膜８の成膜方法は、物理的手法としてはＲＦスパッタリング、パルスレーザーデポジション（ＰＬＤ）、化学的手法としては有機金属化学気相蒸着（ＭＯＣＶＤ）、溶液法、ゾルゲル法などである。 The LNO film 8 is formed by RF sputtering, pulsed laser deposition (PLD) as a physical method, metal organic chemical vapor deposition (MOCVD), a solution method, a sol-gel method, or the like as a chemical method.
ＰＺＴ薄膜１０は、ＬＮＯ膜８の直上に形成される。ＰＺＴ１０の材料であるＰＺＴは、ジルコン酸チタン酸鉛Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３であり、反強誘電体であるジルコン酸鉛（ＰｂＺｒＯ３）と強誘電体であるチタン酸鉛（ＰｂＴｉＯ３）とを両成分とするＰｂＺｒＯ３−ＰｂＴｉＯ３系全率固溶体である。 The PZT thin film 10 is formed immediately above the LNO film 8. PZT which is a material of PZT10 is lead zirconate titanate Pb (Zr, Ti) O 3 , lead zirconate (PbZrO 3 ) which is antiferroelectric and lead titanate (PbTiO 3 ) which is ferroelectric. Is a PbZrO 3 —PbTiO 3 based total solid solution.
ＰＺＴ薄膜１０を構成するＰＺＴの結晶性ついては、多結晶ＰＺＴよりもエピタキシャルＰＺＴの方が優れた焦電性を示すことがわかっている。また、ＰＺＴの面方位については、正方晶組成の場合はＰＺＴ（００１）、菱面体組成の場合はＰＺＴ（１１１）が優れた焦電性を示し、また、ＰＺＴの組成比については、Ｚｒ／Ｔｉ＝４０／６０のＰＺＴ（００１）が最も優れた焦電性を示すことがわかっている。したがって、本実施形態では、ＰＺＴ薄膜１０を構成するＰＺＴとしては、組成比Ｚｒ／Ｔｉ＝４０／６０、（００１）方向の配向とした。 Regarding the crystallinity of PZT constituting the PZT thin film 10, it has been found that epitaxial PZT exhibits superior pyroelectricity than polycrystalline PZT. As for the plane orientation of PZT, PZT (001) in the case of a tetragonal composition and PZT (111) in the case of a rhombohedral composition exhibit excellent pyroelectricity, and the composition ratio of PZT is Zr / It has been found that PZT (001) with Ti = 40/60 exhibits the most excellent pyroelectricity. Therefore, in the present embodiment, the PZT constituting the PZT thin film 10 has a composition ratio Zr / Ti = 40/60 and an orientation in the (001) direction.
ＰＺＴ薄膜１０の直上にはＰｔ膜１２が形成されている。Ｐｔ膜１２は上部電極の役割を担うものである。 A Pt film 12 is formed immediately above the PZT thin film 10. The Pt film 12 serves as an upper electrode.
上述したように、本発明の第１の実施形態のＭＦＭＩＳ構造薄膜２は、シリコン基板４上にγ−Ａｌ２Ｏ３単結晶膜６、ＬＮＯ膜８、ＰＺＴ薄膜１０およびＰｔ膜１２を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性を利用したセンサ素子を構成することができる。 As described above, in the MFMIS structure thin film 2 of the first embodiment of the present invention, the γ-Al 2 O 3 single crystal film 6, the LNO film 8, the PZT thin film 10 and the Pt film 12 are sequentially stacked on the silicon substrate 4. Therefore, by processing this thin film into various sensor elements, a sensor element utilizing the pyroelectric property of the ferroelectric can be formed.
また、本実施形態のＭＦＭＩＳ構造薄膜２は、シリコン基板４の直上にγ−Ａｌ２Ｏ３単結晶膜６をバッファ層として用いたため、γ−Ａｌ２Ｏ３単結晶膜６の直上に形成されるＬＮＯ膜８をエピタキシャル成長させることが期待できる。単結晶シリコン基板上にγ−Ａｌ２Ｏ３単結晶膜６をエピタキシャル成長させることが可能であり、これにより、γ−Ａｌ２Ｏ３単結晶膜６直上のＬＮＯ膜８もエピタキシャル成長することが可能となるのである。 In addition, the MFMIS thin film 2 of the present embodiment is formed immediately above the γ-Al 2 O 3 single crystal film 6 because the γ-Al 2 O 3 single crystal film 6 is used as a buffer layer immediately above the silicon substrate 4. It can be expected that the LNO film 8 is epitaxially grown. It is possible to epitaxially grow the γ-Al 2 O 3 single crystal film 6 on the single crystal silicon substrate, whereby the LNO film 8 directly above the γ-Al 2 O 3 single crystal film 6 can also be epitaxially grown. It becomes.
また、本実施形態のＭＦＭＩＳ構造薄膜２は、シリコン基板４の直上にγ−Ａｌ２Ｏ３単結晶膜６をバリア層として用いたため、ＰＺＴ薄膜１０とシリコン基板４の間のＰｂ、Ｓｉの相互拡散を防止することができる。 Further, since the MFMIS structure thin film 2 of this embodiment uses the γ-Al 2 O 3 single crystal film 6 as a barrier layer immediately above the silicon substrate 4, the mutual Pb and Si between the PZT thin film 10 and the silicon substrate 4 is used. Diffusion can be prevented.
また、本実施形態のＭＦＭＩＳ構造薄膜２は、絶縁膜として結晶性の良いγ−Ａｌ２Ｏ３単結晶膜６を用いたため、ＰＺＴ薄膜１０の配向制御を行なうことが可能である。したがって、γ−Ａｌ２Ｏ３単結晶膜６を（００１）配向した場合、上部のＰＺＴ薄膜１０を（００１）配向とすることができ、優れた焦電性を有するＰＺＴ薄膜１０を得ることができる。 In addition, since the MFMIS structure thin film 2 of the present embodiment uses the γ-Al 2 O 3 single crystal film 6 having good crystallinity as the insulating film, the orientation of the PZT thin film 10 can be controlled. Therefore, when the γ-Al 2 O 3 single crystal film 6 is (001) -oriented, the upper PZT thin film 10 can be (001) -oriented, and a PZT thin film 10 having excellent pyroelectricity can be obtained. it can.
また、本実施形態のＭＦＭＩＳ構造薄膜２は、γ−Ａｌ２Ｏ３単結晶膜６の直上に下部電極としてＬＮＯ膜８を用いたため、ＬＮＯ膜８とγ−Ａｌ２Ｏ３単結晶膜６の密着性を向上させることができる。下部電極にＰｔ膜を用いた場合は、ＰＺＴ薄膜１０の焼成時のストレスによって、下部電極Ｐｔとγ−Ａｌ２Ｏ３単結晶膜６の界面に剥離が生じる場合があるが、下部電極にＬＮＯ膜８を用いることにより、ＬＮＯ膜８とγ−Ａｌ２Ｏ３単結晶膜６の界面の剥離を防ぐことができる。これは、γ−Ａｌ２Ｏ３単結晶膜６とＬＮＯ膜８がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。 Moreover, since the MFMIS structure thin film 2 of this embodiment uses the LNO film 8 as a lower electrode immediately above the γ-Al 2 O 3 single crystal film 6, the LNO film 8 and the γ-Al 2 O 3 single crystal film 6 Adhesion can be improved. When a Pt film is used for the lower electrode, peeling may occur at the interface between the lower electrode Pt and the γ-Al 2 O 3 single crystal film 6 due to stress during firing of the PZT thin film 10. By using the film 8, peeling at the interface between the LNO film 8 and the γ-Al 2 O 3 single crystal film 6 can be prevented. This is because the γ-Al 2 O 3 single crystal film 6 and the LNO film 8 are both oxides, and it is considered that the adhesion between them is improved.
また、本実施形態のＭＦＭＩＳ構造薄膜２は、下部電極としてＬＮＯ膜８を用いたため、ＬＮＯ膜８とＰＺＴ薄膜１０の間の密着性を向上させることができる。これは、ＬＮＯ膜８とＰＺＴ薄膜１０がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。 Further, since the MFMIS structure thin film 2 of the present embodiment uses the LNO film 8 as the lower electrode, the adhesion between the LNO film 8 and the PZT thin film 10 can be improved. This is because the LNO film 8 and the PZT thin film 10 are both oxides, and it is considered that the adhesion between them is improved.
また、本実施形態のＭＦＭＩＳ構造薄膜２は、下部電極としてＬＮＯ膜８を用いており、ＬＮＯ膜８はＰＺＴ薄膜１０と同じペロブスカイト構造を有しているため、ＰＺＴ薄膜１０のエピタキシャル成長を実現し易いという利点もある。 In addition, the MFMIS thin film 2 of the present embodiment uses the LNO film 8 as the lower electrode, and the LNO film 8 has the same perovskite structure as the PZT thin film 10, and therefore it is easy to realize the epitaxial growth of the PZT thin film 10. There is also an advantage.
次に、本発明の第２の実施形態について説明する。図３は、第２の実施形態のＭＦＭＩＳ構造薄膜１４の構成を示す断面図である。図３に示すように、ＭＦＭＩＳ構造薄膜１４の最下部は、シリコン基板１６である。シリコン基板１６は、単結晶膜であり、（００１）または（１１１）配向のものが用いられる。 Next, a second embodiment of the present invention will be described. FIG. 3 is a cross-sectional view showing a configuration of the MFMIS structure thin film 14 of the second embodiment. As shown in FIG. 3, the lowermost part of the MFMIS structure thin film 14 is a silicon substrate 16. The silicon substrate 16 is a single crystal film and has a (001) or (111) orientation.
シリコン基板１６の直上には、γ−Ａｌ２Ｏ３単結晶膜１８が形成されている。γ−Ａｌ２Ｏ３単結晶膜１８は、ＭＦＭＩＳ構造薄膜２の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。 A γ-Al 2 O 3 single crystal film 18 is formed immediately above the silicon substrate 16. The γ-Al 2 O 3 single crystal film 18 is used as an insulating film of the MFMIS thin film 2 and also as a buffer layer of each film formed on the upper part.
また、γ−Ａｌ２Ｏ３単結晶膜１８の直上には、下部電極であるＳｒＲｕＯ３（ＳＲＯ）膜２０が形成されている。ＳＲＯ膜２０を構成するＳｒＲｕＯ３は、導電性酸化物のルテニウム酸ストロンチウムである。ＳＲＯの結晶構造を図４に示す。図４（ａ）は、ＳＲＯの結晶構造を示す図であり、図４（ａ）にあるように、ＳＲＯの結晶構造は３軸の長さがそれぞれ異なる斜方晶である。しかしながら、図４（ｂ）に示すように、ＳＲＯの結晶構造は、斜方晶の中に立方晶を２つ重ねた構造と考えることができる。このように、斜方晶の中に立方晶を２つ重ねた構造を擬立方晶と定義する。ＳＲＯを擬立方晶の結晶構造と考えた場合、ＳＲＯの結晶構造はペロブスカイト構造とみなすことができる。 A SrRuO 3 (SRO) film 20 that is a lower electrode is formed immediately above the γ-Al 2 O 3 single crystal film 18. SrRuO 3 constituting the SRO film 20 is a conductive oxide strontium ruthenate. The crystal structure of SRO is shown in FIG. FIG. 4A is a diagram showing the crystal structure of SRO. As shown in FIG. 4A, the crystal structure of SRO is orthorhombic with different triaxial lengths. However, as shown in FIG. 4B, the crystal structure of SRO can be considered as a structure in which two cubic crystals are stacked in an orthorhombic crystal. Thus, a structure in which two cubic crystals are stacked in an orthorhombic crystal is defined as a pseudo-cubic crystal. When SRO is considered as a pseudo-cubic crystal structure, the crystal structure of SRO can be regarded as a perovskite structure.
ＳＲＯ膜２０は、γ−Ａｌ２Ｏ３単結晶膜１８の直上に形成されるものであるが、ＳＲＯ膜２０とγ−Ａｌ２Ｏ３単結晶膜１８の間の格子不整合率は、約−１パーセントと小さいため、ＳＲＯ膜２０は、γ−Ａｌ２Ｏ３単結晶膜１８の上にエピタキシャル成長することが期待できる。 SRO film 20 is intended to be formed directly on the γ-Al 2 O 3 single crystal film 18, the lattice mismatch ratio between the SRO film 20 γ-Al 2 O 3 single crystal film 18 is about Since it is as small as −1 percent, the SRO film 20 can be expected to grow epitaxially on the γ-Al 2 O 3 single crystal film 18.
ＳＲＯ膜２０の直上には、ＰＺＴ薄膜２２が形成されている。ＰＺＴ薄膜２２は、ペロブスカイト構造のジルコン酸チタン酸鉛Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３であり、反強誘電体であるジルコン酸鉛（ＰｂＺｒＯ３）と強誘電体であるチタン酸鉛（ＰｂＴｉＯ３）とを両成分とするＰｂＺｒＯ３−ＰｂＴｉＯ３系全率固溶体である。また、ＰＺＴ薄膜２２の直上には上部電極であるＰｔ膜２４が形成されている。 A PZT thin film 22 is formed immediately above the SRO film 20. The PZT thin film 22 is a perovskite lead zirconate titanate Pb (Zr, Ti) O 3 , an antiferroelectric lead zirconate (PbZrO 3 ) and a ferroelectric lead titanate (PbTiO 3 ). Is a PbZrO 3 —PbTiO 3 based total solid solution. A Pt film 24 as an upper electrode is formed immediately above the PZT thin film 22.
上述したように、本発明の第２の実施形態のＭＦＭＩＳ構造薄膜１４は、シリコン基板１６上にγ−Ａｌ２Ｏ３単結晶膜１８、ＳＲＯ膜２０、ＰＺＴ薄膜２２およびＰｔ膜２４を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性を利用したセンサ素子を構成することができる。 As described above, in the MFMIS structure thin film 14 according to the second embodiment of the present invention, the γ-Al 2 O 3 single crystal film 18, the SRO film 20, the PZT thin film 22 and the Pt film 24 are sequentially stacked on the silicon substrate 16. Therefore, by processing this thin film into various sensor elements, a sensor element utilizing the pyroelectric property of the ferroelectric can be formed.
また、本実施形態のＭＦＭＩＳ構造薄膜１４は、バッファ層としてγ−Ａｌ２Ｏ３単結晶膜１８を用いたため、上部に形成されるＳＲＯ膜２０およびＰＺＴ薄膜２２をエピタキシャル成長させることが可能となる。これにより、優れた特性のＰＺＴ薄膜２２を得ることができる。 Further, since the MFMIS structure thin film 14 of this embodiment uses the γ-Al 2 O 3 single crystal film 18 as a buffer layer, the SRO film 20 and the PZT thin film 22 formed on the upper part can be epitaxially grown. Thereby, the PZT thin film 22 having excellent characteristics can be obtained.
また、本実施形態のＭＦＭＩＳ構造薄膜１４は、γ−Ａｌ２Ｏ３単結晶膜１８上に、下部電極としてのＳＲＯ膜２０を用いたため、ＳＲＯ膜２０とγ−Ａｌ２Ｏ３単結晶膜１８との間の密着性を向上させることができる。 Further, since the MFMIS thin film 14 of the present embodiment uses the SRO film 20 as the lower electrode on the γ-Al 2 O 3 single crystal film 18, the SRO film 20 and the γ-Al 2 O 3 single crystal film 18 are used. The adhesion between the two can be improved.
また、本実施形態のＭＦＭＩＳ構造薄膜１４は、下部電極としてＳＲＯ膜２０を用いたため、ＳＲＯ膜２０の直上に形成されるＰＺＴ薄膜２２との密着性を向上させることができる。また、ＳＲＯ膜２０は、ＰＺＴ薄膜２２との界面の特性が良好であり、ＰＺＴの特性を劣化させないという利点もある。また、ＳＲＯ膜２０は、ＰＺＴ薄膜２２のＰｂの拡散に対して、高いバリア性を有しており、優れた特性のＰＺＴ薄膜２２を得ることができる。 Moreover, since the MFMIS structure thin film 14 of the present embodiment uses the SRO film 20 as the lower electrode, the adhesion with the PZT thin film 22 formed immediately above the SRO film 20 can be improved. Further, the SRO film 20 has an advantage in that the interface property with the PZT thin film 22 is good, and the PZT characteristics are not deteriorated. Further, the SRO film 20 has a high barrier property against the Pb diffusion of the PZT thin film 22, and the PZT thin film 22 having excellent characteristics can be obtained.
次に、本発明の第３の実施形態について説明する。図５は、第３の実施形態のＭＦＭＩＳ構造薄膜２６の構成を示す断面図である。図５に示すように、ＭＦＭＩＳ構造薄膜２６の最下部はシリコン基板２８である。シリコン基板２８の直上には、γ−Ａｌ２Ｏ３単結晶膜３０が形成されている。γ−Ａｌ２Ｏ３単結晶膜３０の直上には、Ｐｔ膜３２が形成されている。Ｐｔ膜３２の直上には、下部電極であるＳｒＲｕＯ３（ＳＲＯ）膜３４が形成されている。ＳＲＯ膜３４の直上にはＰＺＴ薄膜３６が形成されており、ＰＺＴ薄膜３６の直上には、上部電極であるＰｔ膜３８が形成されている。 Next, a third embodiment of the present invention will be described. FIG. 5 is a cross-sectional view showing the configuration of the MFMIS structure thin film 26 of the third embodiment. As shown in FIG. 5, the lowermost part of the MFMIS structure thin film 26 is a silicon substrate 28. A γ-Al 2 O 3 single crystal film 30 is formed immediately above the silicon substrate 28. A Pt film 32 is formed immediately above the γ-Al 2 O 3 single crystal film 30. A SrRuO 3 (SRO) film 34 as a lower electrode is formed immediately above the Pt film 32. A PZT thin film 36 is formed immediately above the SRO film 34, and a Pt film 38 that is an upper electrode is formed immediately above the PZT thin film 36.
上述した本発明の第３の実施形態のＭＦＭＩＳ構造薄膜２６は、γ−Ａｌ２Ｏ３単結晶膜３０の直上にＰｔ膜３２を形成することにより、Ｐｔ膜３２の直上のＳＲＯ膜３４の配向性を向上させることが期待できる。これにより、ＳＲＯ膜３４の直上のＰＺＴ薄膜３６の特性を向上させることができる。 In the MFMIS structure thin film 26 of the third embodiment of the present invention described above, the orientation of the SRO film 34 immediately above the Pt film 32 is formed by forming the Pt film 32 directly on the γ-Al 2 O 3 single crystal film 30. It can be expected to improve the performance. Thereby, the characteristics of the PZT thin film 36 immediately above the SRO film 34 can be improved.
また、本実施形態のＭＦＭＩＳ構造薄膜２６は、Ｐｔ膜３２を用いたため、下部電極であるＳＲＯ膜３４の抵抗値を低くすることができ、適切にＰＺＴ薄膜３６の特性を測定することができる。 In addition, since the MFMIS thin film 26 of the present embodiment uses the Pt film 32, the resistance value of the SRO film 34 as the lower electrode can be lowered, and the characteristics of the PZT thin film 36 can be measured appropriately.
本発明の第１の実施形態に対応する実施例１について説明する。
（γ−Ａｌ２Ｏ３膜の成膜）
シリコン基板（００１）上にγ−Ａｌ２Ｏ３膜をエピタキシャル成膜させた。Ｃｏｌｄ−Ｗａｌｌ ＣＶＤ装置における成長条件は、基板温度が９３０℃、圧力が７５０Ｐａ、成長時間が３０分であり、膜厚は５０ｎｍであった。形成されたγ−Ａｌ２Ｏ３膜のＲＨＥＥＤパターンを図６に示す。図６によれば、リングがかかったスポットパターンのようなものを確認することができる。また、入射方向によってはパターンが変化していることがわかる。
Example 1 corresponding to the first embodiment of the present invention will be described.
(Film formation of γ-Al 2 O 3 film)
A γ-Al 2 O 3 film was epitaxially formed on a silicon substrate (001). The growth conditions in the Cold-Wall CVD apparatus were a substrate temperature of 930 ° C., a pressure of 750 Pa, a growth time of 30 minutes, and a film thickness of 50 nm. The RHEED pattern of the formed γ-Al 2 O 3 film is shown in FIG. According to FIG. 6, a spot pattern like a ring can be confirmed. It can also be seen that the pattern changes depending on the incident direction.
（ＬＮＯ膜の成膜）
次に、γ−Ａｌ２Ｏ３膜上にＬＮＯ膜を成膜させた。ＬＮＯ膜はゾルゲル法によって成膜させた。ゾルゲル法によるＬＮＯ膜のプロセスを図７に示す。図７のフローチャートに示すように、ゾルゲル法とは、前躯体溶液を目的基板上に塗布してコーティング膜を形成し、熱処理による乾燥、有機成分の分解、除去工程を経て、最終的には目的の物質へと結晶化させて薄膜を得る方法である。なお、今回は、コーティング膜の形成方法としては、使用溶液量が少ないスピンコーティング法を利用した。また、今回は濃度０．３Ｍの前躯体溶液を使用し、スピンコーティングは図８に示すような条件で行なった。この場合、一層のＬＮＯ膜の膜厚は、約２０ｎｍであった。
(LNO film formation)
Next, an LNO film was formed on the γ-Al 2 O 3 film. The LNO film was formed by a sol-gel method. The process of the LNO film by the sol-gel method is shown in FIG. As shown in the flowchart of FIG. 7, the sol-gel method is a method in which a precursor solution is applied onto a target substrate to form a coating film, followed by drying by heat treatment, decomposition and removal of organic components, It is a method of obtaining a thin film by crystallizing the material. In addition, this time, as a method for forming the coating film, a spin coating method with a small amount of solution used was used. In addition, a precursor solution having a concentration of 0.3M was used this time, and spin coating was performed under the conditions shown in FIG. In this case, the thickness of the single LNO film was about 20 nm.
（アニーリング温度依存性）
図７に示したゾルゲル法のフローチャートの中で、ＬＮＯ膜の結晶化が起こるのはアニーリング時である。したがって、アニーリングの条件がＬＮＯ膜の結晶性に影響を与えると考えられるため、アニーリング時の試料温度およびアニーリング時間の２つのパラメータを変化させた。
(Annealing temperature dependence)
In the sol-gel method flowchart shown in FIG. 7, the crystallization of the LNO film occurs during annealing. Therefore, since it is considered that the annealing conditions affect the crystallinity of the LNO film, the two parameters of the sample temperature during annealing and the annealing time were changed.
アニーリング温度を６００℃から８００℃の範囲で変化させた場合のＸＲＤパターンの測定結果を図９（ａ）に、ロッキングカーブを図９（ｂ）に示す。図９（ａ）に示されているように、すべてのアニーリング温度において、（１１０）面などの（００１）面以外のピークはほとんど観測されず、（００１）配向していることがわかった。ピーク強度を比較すると、６００℃の場合の（００１）面のピーク強度は、他の温度のそれに比べて小さいことがわかった。７００℃から８００℃の間では、ピーク強度に大きな差は無いが、７５０℃の場合に最も大きくなった。 FIG. 9A shows the measurement result of the XRD pattern when the annealing temperature is changed in the range of 600 ° C. to 800 ° C., and FIG. 9B shows the rocking curve. As shown in FIG. 9A, at all annealing temperatures, peaks other than the (001) plane such as the (110) plane were hardly observed, and it was found that the (001) orientation was obtained. Comparing the peak intensities, it was found that the (001) plane peak intensity at 600 ° C. was smaller than that at other temperatures. Between 700 ° C. and 800 ° C., there is no significant difference in peak intensity, but it was the largest at 750 ° C.
また、図９（ｂ）のロッキングカーブを見ると、７５０℃において、半値幅が４．０４°と最も小さくなった。また、６００℃の場合にピーク強度が弱く、半値幅も小さかった理由としては、アニーリング温度が低いため、ＬＮＯ膜が完全に結晶化していないことが考えられる。また、アニーリング温度の増加とともにピーク強度が強くなり、半値幅が小さくなる傾向が８００℃において見られなくなった。これは、アニーリング温度が高すぎて、ＬａＮｉＯ３の分解が始まり、組成ずれの傾向が現れていると考えられる。以上の結果より、７５０℃のアニーリング温度において、最も強く（００１）配向したＬＮＯ膜が得られることが分かった。 Moreover, when the rocking curve of FIG.9 (b) was seen, in 750 degreeC, the half value width became the smallest with 4.04 degree. Further, the reason that the peak intensity was weak and the half-value width was small at 600 ° C. may be that the LNO film is not completely crystallized because the annealing temperature is low. In addition, the peak intensity increased with increasing annealing temperature, and the tendency for the half-value width to decrease was not observed at 800 ° C. It is considered that this is because the annealing temperature is too high, the decomposition of LaNiO 3 starts, and the tendency of composition deviation appears. From the above results, it was found that the strongest (001) oriented LNO film was obtained at an annealing temperature of 750 ° C.
また、ＬＮＯ膜のアニーリング温度を６００℃から８００℃の範囲で変化させた場合のＬＮＯ膜の抵抗率の測定結果を図１０に示す。図１０に示すように、アニーリング温度が７５０℃までは、アニーリング温度の上昇に従って抵抗率は減少するが、７５０℃で抵抗率が最小値を示した後、アニーリング温度の上昇にともなって抵抗率は増加傾向を示している。したがって、アニーリング温度が７５０℃の場合において、最も低い抵抗率のＬＮＯ膜を得ることができた。以上の配向性および抵抗率の結果より、ＬＮＯ膜のアニーリング温度は７５０℃が最適であった。 FIG. 10 shows the measurement results of the resistivity of the LNO film when the annealing temperature of the LNO film is changed in the range of 600 ° C. to 800 ° C. As shown in FIG. 10, the resistivity decreases as the annealing temperature increases until the annealing temperature increases to 750 ° C., but after the resistivity reaches the minimum value at 750 ° C., the resistivity increases as the annealing temperature increases. It shows an increasing trend. Therefore, when the annealing temperature was 750 ° C., the LNO film having the lowest resistivity could be obtained. From the results of the above orientation and resistivity, the optimum annealing temperature of the LNO film was 750 ° C.
（アニーリング時間依存性）
ＬＮＯ膜のアニーリング時間を５分から３０分の範囲で変化させた場合のＸＲＤパターンの測定結果を図１１（ａ）に、ロッキングカーブを図１１（ｂ）に示す。図１１（ａ）にあるように、すべてのアニーリング時間において（００１）配向していることがわかった。ピーク強度に関しては、１０分の場合に最も大きくなっている。また、図１１（ｂ）のロッキングカーブを見ると、１０分の場合において、半値幅が４．０４°と最も小さくなった。したがって、ＬＮＯ膜のアニーリング時間は、１０分の場合に最も強く（００１）配向したＬＮＯ膜が得られることがわかった。
(Annealing time dependency)
FIG. 11A shows the measurement result of the XRD pattern when the annealing time of the LNO film is changed in the range of 5 minutes to 30 minutes, and FIG. 11B shows the rocking curve. As shown in FIG. 11A, it was found that the (001) orientation was obtained at all annealing times. As for the peak intensity, the maximum is obtained at 10 minutes. Moreover, when the rocking curve of FIG.11 (b) was seen, in the case of 10 minutes, the half value width became the smallest with 4.04 degrees. Therefore, it was found that the LNO film having the strongest (001) orientation can be obtained when the annealing time of the LNO film is 10 minutes.
また、ＬＮＯ膜のアニーリング時間を５分から３０分の範囲で変化させた場合のＬＮＯ膜の抵抗率の測定結果を図１２に示す。図１２によれば、ＬＮＯ膜のアニーリング時間が長くなるにつれて抵抗率は減少していき、アニーリング時間が１５分の場合に抵抗率は最も小さくなっている。したがって、アニーリング時間が１０分から１５分の場合に、抵抗率の低いＬＮＯ膜が得られることがわかった。以上の配向性および抵抗率の結果より、ＬＮＯ膜のアニーリング時間は１０分が最適であった。 FIG. 12 shows the measurement results of the resistivity of the LNO film when the annealing time of the LNO film is changed in the range of 5 to 30 minutes. According to FIG. 12, the resistivity decreases as the annealing time of the LNO film becomes longer, and the resistivity becomes the smallest when the annealing time is 15 minutes. Therefore, it was found that an LNO film having a low resistivity can be obtained when the annealing time is 10 minutes to 15 minutes. From the results of the above orientation and resistivity, the annealing time of the LNO film was optimally 10 minutes.
（ＰＺＴ薄膜の成膜）
γ−Ａｌ２Ｏ３膜上で（００１）に強く配向したＬＮＯ膜の上に、ＰＺＴ薄膜を成膜した。ＰＺＴ薄膜の成膜方法はゾルゲル法を用いた。図１３にＰＺＴ薄膜を成膜した際のゾルゲル法のプロセスフローチャートを示す。使用したＰＺＴの組成比（Ｚｒ／Ｔｉ比）は、上述したように、（００１）配向のＰＺＴ薄膜を得るために、Ｚｒ／Ｔｉ＝４０／６０のものを使用した。図１３に示すスピンコート条件において、一層のＰＺＴ膜厚は約８０ｎｍとなった。これを三層成膜するので、ＰＺＴ薄膜の膜厚は約２４０ｎｍとなった。
(Deposition of PZT thin film)
A PZT thin film was formed on the LNO film strongly oriented to (001) on the γ-Al 2 O 3 film. A sol-gel method was used as a method for forming the PZT thin film. FIG. 13 shows a process flowchart of the sol-gel method when a PZT thin film is formed. As described above, the composition ratio (Zr / Ti ratio) of PZT used was Zr / Ti = 40/60 in order to obtain a (001) -oriented PZT thin film. Under the spin coating conditions shown in FIG. 13, the single-layer PZT film thickness was about 80 nm. Since this was formed into three layers, the thickness of the PZT thin film was about 240 nm.
（ＰＺＴ薄膜の評価）
ＬＮＯ／γ−Ａｌ２Ｏ３／Ｓｉ（００１）基板上のＰＺＴ薄膜のＸＲＤパターンの測定結果を図１４に示す。図１４に示されているように、得られたＰＺＴ薄膜は（００１）方向に強く配向していることが分かった。これより、ＬＮＯ／γ−Ａｌ２Ｏ３／Ｓｉ（００１）基板によって、ＰＺＴ（００１）の配向制御が実現できた。
(Evaluation of PZT thin film)
FIG. 14 shows the measurement result of the XRD pattern of the PZT thin film on the LNO / γ-Al 2 O 3 / Si (001) substrate. As shown in FIG. 14, it was found that the obtained PZT thin film was strongly oriented in the (001) direction. Thus, the orientation control of PZT (001) was realized by the LNO / γ-Al 2 O 3 / Si (001) substrate.
（上部Ｐｔ膜の成膜）
得られた薄膜の電気的特性を評価するために、ＰＺＴ／ＬＮＯ／γ−Ａｌ２Ｏ３／Ｓｉ上に上部電極としてＰｔを成膜した。Ｐｔ膜はスパッタ法により成膜したが、成膜条件は、基板温度が室温、ＲＦパワーが５０Ｗ、スパッタリング時間は６分であった。なお、Ｐｔ膜の膜厚は約１００ｎｍであった。
(Formation of upper Pt film)
In order to evaluate the electrical characteristics of the obtained thin film, Pt was formed as an upper electrode on PZT / LNO / γ-Al 2 O 3 / Si. The Pt film was formed by sputtering, and the film formation conditions were that the substrate temperature was room temperature, the RF power was 50 W, and the sputtering time was 6 minutes. The film thickness of the Pt film was about 100 nm.
（ＰＺＴ薄膜のリーク電流特性）
ＰＺＴ薄膜のリーク電流特性は、半導体パラメータアナライザ（Ａｇｉｌｅｎｔ製、ＨＰ４１４０Ｂ）のＩ−Ｖ測定モードを使用して測定した。測定条件は、印加電圧を０から２Ｖ（ｓｔｅｐ：５０ｍＶ）とした。電極サイズが直径１０００μｍの場合の測定結果を図１５に示す。図１５に示されているように、ＰＺＴ薄膜の抵抗率を読み取ると、数十ＭΩ程度となった。この抵抗値は、一般的なＰＺＴの抵抗値がギガ（Ｇ）Ωオーダーであることを考慮すると、かなり小さい値であった。この理由は、今回得られたＰＺＴ薄膜の膜質があまり良好でなかったことが原因であると考えられる。
(Leakage current characteristics of PZT thin film)
The leakage current characteristics of the PZT thin film were measured using the IV measurement mode of a semiconductor parameter analyzer (manufactured by Agilent, HP4140B). Measurement conditions were such that the applied voltage was 0 to 2 V (step: 50 mV). The measurement result when the electrode size is 1000 μm in diameter is shown in FIG. As shown in FIG. 15, when the resistivity of the PZT thin film was read, it was about several tens of MΩ. This resistance value is considerably small considering that the resistance value of a general PZT is on the order of giga (G) Ω. The reason for this is thought to be that the quality of the PZT thin film obtained this time was not very good.
（ＰＺＴ薄膜の比誘電率および誘電損失）
ＰＺＴ薄膜の比誘電率および誘電損失は、インピーダンスアナライザ（Ａｇｉｌｅｎｔ製、ＨＰ４２９４Ａ）によって誘電損失を測定し、また静電容量を測定して得られた容量値から比誘電率を算出した。測定条件は、周波数が１ｋＨｚ、ＯＳＣ ｌｅｖｅｌが１０ｍＶ、ＤＣ ｂｉａｓが０Ｖ、電極サイズが直径１００μｍであった。測定の結果、比誘電率は１１７０、誘電損失は３パーセントであった。
(Relative permittivity and dielectric loss of PZT thin film)
The relative dielectric constant and dielectric loss of the PZT thin film were calculated from the capacitance value obtained by measuring the dielectric loss with an impedance analyzer (manufactured by Agilent, HP4294A) and measuring the capacitance. The measurement conditions were a frequency of 1 kHz, an OSC level of 10 mV, a DC bias of 0 V, and an electrode size of 100 μm in diameter. As a result of the measurement, the relative dielectric constant was 1170, and the dielectric loss was 3%.
（ＰＺＴ薄膜の焦電特性）
試料温度を変化させた際の焦電流の測定を行なった。測定に使用した試料は、上部電極Ｐｔのスパッタ後、６５０℃、９０秒の回復アニールを行なったものである。具体的な測定方法は、恒温槽内のシールドボックスの中に試料をセットした後、恒温槽温度を１００℃まで上昇させた。これにより、試料温度がゆっくり上昇し、その温度上昇によって流れる焦電流を１０秒間隔で測定した。
(Pyroelectric characteristics of PZT thin film)
The pyroelectric current was measured when the sample temperature was changed. The sample used for the measurement was obtained by performing recovery annealing at 650 ° C. for 90 seconds after sputtering of the upper electrode Pt. The specific measuring method set the sample in the shield box in a thermostat, and raised the thermostat temperature to 100 degreeC. Thereby, the sample temperature rose slowly, and the pyroelectric current that flowed due to the temperature rise was measured at 10 second intervals.
図１６（ａ）に試料温度の時間変化を、図１６（ｂ）に測定時の試料の温度勾配波形を、図１６（ｃ）にその際に得られた電流波形を示す。焦電流は試料の温度勾配に比例して流れる。したがって、試料の温度勾配波形と得られた電流波形を重ねた結果、図１６（ｄ）に示すように、両者がほぼ一致した。このことから、今回得られた電流波形は焦電流によるものであると考えられる。 FIG. 16A shows the change in the sample temperature with time, FIG. 16B shows the temperature gradient waveform of the sample at the time of measurement, and FIG. 16C shows the current waveform obtained at that time. The pyroelectric current flows in proportion to the temperature gradient of the sample. Therefore, as a result of superposing the temperature gradient waveform of the sample and the obtained current waveform, as shown in FIG. From this, it is considered that the current waveform obtained this time is due to the pyroelectric current.
次に、得られた２つの波形から、最大焦電流および最大温度勾配を読み取り、これらの値と、λ＝（Ｉｍａｘ）／（（ｄＴ／ｄｔ）×Ｓ）の式を用いて焦電係数を求めた。ここで、Ｉｍａｘは最大焦電流、ｄＴ／ｄｔは最大温度勾配、Ｓは電極面積である。計算の結果、焦電係数は、０．１４×１０−８[Ｃ／ｃｍ２／Ｋ]
となった。この値は、報告されているＰＺＴ薄膜の焦電係数３．０×１０−８[
Ｃ／ｃｍ２／Ｋ]と比較すると一桁程度低かった。
Next, the maximum pyroelectric current and the maximum temperature gradient are read from the two obtained waveforms, and the pyroelectric coefficient is calculated using these values and the equation of λ = (Imax) / ((dT / dt) × S). Asked. Here, Imax is the maximum pyroelectric current, dT / dt is the maximum temperature gradient, and S is the electrode area. As a result of the calculation, the pyroelectric coefficient is 0.14 × 10 −8 [C / cm 2 / K].
It became. This value is the pyroelectric coefficient of the reported PZT thin film of 3.0 × 10 −8 [
Compared with [C / cm 2 / K], it was about an order of magnitude lower.
次に、本発明の第２の実施形態に対応する実施例２について説明する。
（γ−Ａｌ２Ｏ３膜の成膜）
シリコン基板は２インチのＳｉ（００１）と２インチのＳｉ（１１１）を使用した。２インチＳｉ（００１）基板は、ＣＶＤ法によりＳｉ上にγ−Ａｌ２Ｏ３膜を成膜した。成膜条件は、基板温度は１１６０℃、成膜時間は３０分、ＴＭＡの流量は２．５ｓｃｃｍ、Ｏ２の流量は２０ｓｃｃｍであった。また、２インチのＳｉ（１１１）基板は、ＭＢＥ法によりＳｉ上にγ−Ａｌ２Ｏ３膜を成膜した。成膜条件は、基板温度は７５０℃、Ａｌ分子線圧力はＢ．Ｇ．＋１×１０−６Ｐａ、Ｏ２の流量は１．０ｓｃｃｍ、成長圧力は３．３×１０−３Ｐａ、成長時間は６０分であった。それぞれの製法で形成されたγ−Ａｌ２Ｏ３／Ｓｉ基板のγ−Ａｌ２Ｏ３膜の膜厚は４ｎｍであった。
Next, Example 2 corresponding to the second embodiment of the present invention will be described.
(Film formation of γ-Al 2 O 3 film)
As the silicon substrate, 2 inches of Si (001) and 2 inches of Si (111) were used. For a 2-inch Si (001) substrate, a γ-Al 2 O 3 film was formed on Si by a CVD method. The film formation conditions were as follows: the substrate temperature was 1160 ° C., the film formation time was 30 minutes, the flow rate of TMA was 2.5 sccm, and the flow rate of O 2 was 20 sccm. Further, a γ-Al 2 O 3 film was formed on Si by a MBE method on a 2-inch Si (111) substrate. The film formation conditions were as follows: the substrate temperature was 750 ° C., the Al molecular beam pressure was B.P. G. + 1 × 10 −6 Pa, the flow rate of O 2 was 1.0 sccm, the growth pressure was 3.3 × 10 −3 Pa, and the growth time was 60 minutes. The film thickness of the γ-Al 2 O 3 film of the γ-Al 2 O 3 / Si substrate formed by each manufacturing method was 4 nm.
（ＳＲＯ膜の成膜）
次に、それそれの製法で形成されたγ−Ａｌ２Ｏ３／Ｓｉ基板を２センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトンで１０分間、メタノールで１０間行なった。その後、２センチ角γ−Ａｌ２Ｏ３／Ｓｉ基板をスパッタ装置にセットし、チャンパーの圧力を１０−５Ｐａまで真空引きを行なった。その後、５００℃、７００℃、８００℃の各温度まで基板温度を上昇させた。Ａｒガス、Ｏ２ガス流入後、ゲートバルブの開閉により、所望のスパッタ圧になるように調整し、プラズマを発生させた。プラズマを発生させた後、プリスパッタを５分間行い、所望のＲＦ電力に調整し、成膜を行なった。成膜条件は、ＲＦ電力は１５Ｗ、成膜時間は６０分、ＡｒとＯ２の比は４：１、スパッタ圧は１Ｐａであった。成膜されたＳＲＯ膜の膜厚は約４０から６０ｎｍであった。
(SRO film formation)
Next, the γ-Al 2 O 3 / Si substrate formed by the respective manufacturing method was cut into a 2 cm square and subjected to organic cleaning. The organic cleaning was performed by ultrasonic cleaning for 10 minutes with acetone and for 10 minutes with methanol. Thereafter, a 2 cm square γ-Al 2 O 3 / Si substrate was set in a sputtering apparatus, and the vacuum of the champer was reduced to 10 −5 Pa. Thereafter, the substrate temperature was raised to temperatures of 500 ° C., 700 ° C., and 800 ° C. After the Ar gas and O 2 gas flowed in, plasma was generated by adjusting the gate valve to open and close to a desired sputtering pressure. After the plasma was generated, pre-sputtering was performed for 5 minutes to adjust the RF power to a desired value, and film formation was performed. The film formation conditions were RF power of 15 W, film formation time of 60 minutes, Ar: O 2 ratio of 4: 1, and sputtering pressure of 1 Pa. The film thickness of the formed SRO film was about 40 to 60 nm.
（ＳＲＯ膜の評価）
図１７にＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（００１）膜のＲＨＥＥＤパターンの測定結果を示す。図１７の左端の２つの写真は、今回ＳｒＲｕＯ３膜に使用したγ−Ａｌ２Ｏ３／Ｓｉ（００１）のＲＨＥＥＤパターンである。これ以外の６つの写真がＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（００１）のＲＨＥＥＤパターンである。各基板温度のＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（００１）は、入射方向に応じてパターンの変化を確認することができなかった。また、パターンはリングパターンであったため、今回得られたγ−Ａｌ２Ｏ３／Ｓｉ（００１）上のＳｒＲｕＯ３は多結晶膜であると考えられる。
(Evaluation of SRO membrane)
FIG. 17 shows the measurement result of the RHEED pattern of the SrRuO 3 / γ-Al 2 O 3 / Si (001) film. The two photographs at the left end of FIG. 17 are RHEED patterns of γ-Al 2 O 3 / Si (001) used for the SrRuO 3 film this time. Six other photographs are RHEED patterns of SrRuO 3 / γ-Al 2 O 3 / Si (001). Each substrate temperature SrRuO 3 / γ-Al 2 O 3 / Si (001) was not able to confirm the pattern changes in response to the incident direction. Moreover, since the pattern was a ring pattern, SrRuO 3 on γ-Al 2 O 3 / Si (001) obtained this time is considered to be a polycrystalline film.
また、図１８にＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）膜のＲＨＥＥＤパターンの測定結果を示す。図１８の左端の２つの写真は、今回ＳｒＲｕＯ３膜に使用したγ−Ａｌ２Ｏ３／Ｓｉ（１１１）のＲＨＥＥＤパターンである。これ以外の３つの写真がＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）のＲＨＥＥＤパターンである。基板温度７５０℃のＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）のパターンは入射方位に応じてパターンの変化を確認することができ、スポットパターンも確認することができた。また、リングパターンも確認することができたため、今回得られたγ−Ａｌ２Ｏ３／Ｓｉ（１１１）基板上のＳｒＲｕＯ３膜は完全にエピタキシャル成長していないと考えられる。また、基板温度を８００℃とすると、ハローパターンとなった。 FIG. 18 shows the measurement result of the RHEED pattern of the SrRuO 3 / γ-Al 2 O 3 / Si (111) film. The two photographs at the left end of FIG. 18 are RHEED patterns of γ-Al 2 O 3 / Si (111) used for the SrRuO 3 film this time. Three other photographs are RHEED patterns of SrRuO 3 / γ-Al 2 O 3 / Si (111). With respect to the pattern of SrRuO 3 / γ-Al 2 O 3 / Si (111) having a substrate temperature of 750 ° C., the pattern change could be confirmed according to the incident direction, and the spot pattern could also be confirmed. Moreover, since the ring pattern was also confirmed, it is thought that the SrRuO 3 film on the γ-Al 2 O 3 / Si (111) substrate obtained this time was not completely epitaxially grown. When the substrate temperature was 800 ° C., a halo pattern was obtained.
次に、今回得られたＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（００１）のＸＲＤ測定結果を図１９に示す。図１９より、今回得られたＳｒＲｕＯ３膜は多結晶膜であると考えられる。また、ＳｒＲｕＯ３／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）のＸＲＤ測定結果を図２０に示す。図２０より、今回得られたＳｒＲｕＯ３膜は完全にはエピタキシャル成長していないものと考えられる。 Next, FIG. 19 shows the XRD measurement result of SrRuO 3 / γ-Al 2 O 3 / Si (001) obtained this time. From FIG. 19, it is considered that the SrRuO 3 film obtained this time is a polycrystalline film. Moreover, the XRD measurement result of SrRuO 3 / γ-Al 2 O 3 / Si (111) is shown in FIG. From FIG. 20, it is considered that the SrRuO 3 film obtained this time is not completely epitaxially grown.
次に、本発明の第３の実施形態に対応する実施例３について説明する。
（Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ基板上へのＳｒＲｕＯ３の成膜）
シリコン基板は２インチのＳｉ（００１）と２インチのＳｉ（１１１）を使用した。２インチＳｉ（００１）基板は、ＣＶＤ法によりＳｉ上にγ−Ａｌ２Ｏ３膜を成膜した。成膜条件は、基板温度は１１６０℃、成膜時間は３０分、ＴＭＡの流量は２．５ｓｃｃｍ、Ｏ２の流量は２０ｓｃｃｍであった。また、２インチのＳｉ（１１１）基板は、ＭＢＥ法によりＳｉ上にγ−Ａｌ２Ｏ３膜を成膜した。成膜条件は、基板温度は７５０℃、Ａｌ分子線圧力はＢ．Ｇ．＋１×１０−６Ｐａ、Ｏ２の流量は１．０ｓｃｃｍ、成長圧力は３．３×１０−３Ｐａ、成長時間は６０分であった。それぞれの製法で形成されたγ−Ａｌ２Ｏ３／Ｓｉ基板のγ−Ａｌ２Ｏ３膜の膜厚は４ｎｍであった。
Next, Example 3 corresponding to the third embodiment of the present invention will be described.
(Deposition of SrRuO 3 on Pt / γ-Al 2 O 3 / Si substrate)
As the silicon substrate, 2 inches of Si (001) and 2 inches of Si (111) were used. For a 2-inch Si (001) substrate, a γ-Al 2 O 3 film was formed on Si by a CVD method. The film formation conditions were as follows: the substrate temperature was 1160 ° C., the film formation time was 30 minutes, the flow rate of TMA was 2.5 sccm, and the flow rate of O 2 was 20 sccm. Further, a γ-Al 2 O 3 film was formed on Si by a MBE method on a 2-inch Si (111) substrate. The film formation conditions were as follows: the substrate temperature was 750 ° C., the Al molecular beam pressure was B.P. G. + 1 × 10 −6 Pa, the flow rate of O 2 was 1.0 sccm, the growth pressure was 3.3 × 10 −3 Pa, and the growth time was 60 minutes. The film thickness of the γ-Al 2 O 3 film of the γ-Al 2 O 3 / Si substrate formed by each manufacturing method was 4 nm.
次に、２インチγ−Ａｌ２Ｏ３／Ｓｉ基板を２センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトン１０分間、メタノール１０分間行なった。その後、２センチ角γ−Ａｌ２Ｏ３／Ｓｉ基板をスパッタ法によりＰｔ膜を成膜した。Ｐｔ膜の成膜条件は、ＲＦ電力は７５Ｗ、基板温度は５５０℃、成膜時間は１０分間、Ａｒの流量は７２ｓｃｃｍとした。成膜されたＰｔ膜の膜厚は１００ｎｍであった。 Next, a 2 inch γ-Al 2 O 3 / Si substrate was cut into 2 cm square and subjected to organic cleaning. Organic cleaning was performed by ultrasonic cleaning with acetone for 10 minutes and methanol for 10 minutes. Thereafter, a Pt film was formed on a 2 cm square γ-Al 2 O 3 / Si substrate by sputtering. The deposition conditions of the Pt film were as follows: RF power was 75 W, substrate temperature was 550 ° C., deposition time was 10 minutes, and Ar flow rate was 72 sccm. The film thickness of the formed Pt film was 100 nm.
その後、２センチ角のＰｔ／γ−Ａｌ２Ｏ３／Ｓｉ基板を１センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトンで１０分間、メタノールで１０間行なった。その後、１センチ角Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ基板をスパッタ装置にセットし、チャンパーの圧力を１０−５Ｐａまで真空引きを行なった。その後、５００℃、７００℃、７５０℃、８００℃の各温度まで基板温度を上昇させた。Ａｒガス、Ｏ２ガス流入後、ゲートバルブの開閉により、所望のスパッタ圧になるように調整し、プラズマを発生させた。プラズマを発生させた後、プリスパッタを５分間行い、所望のＲＦ電力に調整し、成膜を行なった。成膜条件は、ＲＦ電力は１５Ｗ、成膜時間は６０分、ＡｒとＯ２の比は４：１、スパッタ圧は１Ｐａであった。成膜されたＳＲＯ膜の膜厚は約４０から６０ｎｍであった。 Thereafter, a 2 cm square Pt / γ-Al 2 O 3 / Si substrate was cut into 1 cm square, and organic cleaning was performed. The organic cleaning was performed by ultrasonic cleaning for 10 minutes with acetone and for 10 minutes with methanol. Thereafter, a 1 cm square Pt / γ-Al 2 O 3 / Si substrate was set in a sputtering apparatus, and the pressure of the champer was evacuated to 10 −5 Pa. Thereafter, the substrate temperature was raised to temperatures of 500 ° C., 700 ° C., 750 ° C., and 800 ° C. After the Ar gas and O 2 gas flowed in, plasma was generated by adjusting the gate valve to open and close to a desired sputtering pressure. After the plasma was generated, pre-sputtering was performed for 5 minutes to adjust the RF power to a desired value, and film formation was performed. The film formation conditions were as follows: RF power was 15 W, film formation time was 60 minutes, Ar: O 2 ratio was 4: 1, and sputtering pressure was 1 Pa. The film thickness of the formed SRO film was about 40 to 60 nm.
（ＳＲＯ膜の評価）
図２１に今回得られた薄膜のＲＨＥＥＤパターンの測定結果を示す。図２１の左端の２つの写真は、Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（００１）のＲＨＥＥＤパターンであり、右端の２つの写真が基板温度７００℃で成膜したＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（００１）のＲＨＥＥＤパターンである。ＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（００１）のＲＨＥＥＤパターンより、入射方位に応じてパターンの変化を確認することができ、またスポットパターンも確認することができた。しかしながら、リングパターンも観測することができることから、今回成膜したＳｒＲｕＯ３は完全にエピタキシャル成長していないと考えられる。また、抵抗率を測定したところ、９．７[μΩ・ｃｍ]であった。この値はバルクのＳｒＲｕＯ３の抵抗率１５０[μΩ・ｃｍ]より低い値となった。これは、Ｐｔを挟んだことにより抵抗率が低下したためであると考えられる。
(Evaluation of SRO membrane)
FIG. 21 shows the measurement result of the RHEED pattern of the thin film obtained this time. The two photographs at the left end of FIG. 21 are RHEED patterns of Pt / γ-Al 2 O 3 / Si (001), and the two photographs at the right end are SrRuO 3 / Pt / γ− films formed at a substrate temperature of 700 ° C. It is a RHEED pattern of Al 2 O 3 / Si (001). From the RHEED pattern of SrRuO 3 / Pt / γ-Al 2 O 3 / Si (001), it was possible to confirm the change of the pattern according to the incident direction and also to confirm the spot pattern. However, since the ring pattern can also be observed, it is considered that the SrRuO 3 film formed this time is not completely epitaxially grown. Moreover, when the resistivity was measured, it was 9.7 [μΩ · cm]. This value was lower than the resistivity 150 [μΩ · cm] of bulk SrRuO 3 . This is considered to be because the resistivity was lowered by sandwiching Pt.
次に、図２２に、ＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）のＲＨＥＥＤパターンの測定結果を示す。図２２の左端の２つの写真は、Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）のＲＨＥＥＤパターンであり、他の６つの写真が各基板温度におけるＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）のＲＨＥＥＤパターンである。これによれば、入射方位に応じてパターンの変化を確認することができ、スポットパターンも確認することができた。また、基板温度を上昇させていくことにより、スポットパターンがストリークパターンに変化していることを確認することができた。このことから、基板温度を上昇させることにより、ＳｒＲｕＯ３膜の表面状態は平坦になっていくことがわかった。また、抵抗率を測定したところ、２６．４[μΩ・ｃｍ]であった。この値はバルクのＳｒＲｕＯ３の抵抗率１５０[μΩ・ｃｍ]より低い値となった。これは、Ｐｔを挟んだことにより抵抗率が低下したためであると考えられる。 Next, FIG. 22 shows the measurement result of the RHEED pattern of SrRuO 3 / Pt / γ-Al 2 O 3 / Si (111). The two photographs at the left end of FIG. 22 are RHEED patterns of Pt / γ-Al 2 O 3 / Si (111), and the other six photographs are SrRuO 3 / Pt / γ-Al 2 O 3 at each substrate temperature. This is an RHEED pattern of / Si (111). According to this, the change of the pattern could be confirmed according to the incident direction, and the spot pattern could also be confirmed. It was also confirmed that the spot pattern was changed to a streak pattern by increasing the substrate temperature. From this, it was found that the surface state of the SrRuO 3 film becomes flat by increasing the substrate temperature. Moreover, when the resistivity was measured, it was 26.4 [μΩ · cm]. This value was lower than the resistivity 150 [μΩ · cm] of bulk SrRuO 3 . This is considered to be because the resistivity was lowered by sandwiching Pt.
次に、図２３にＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（００１）のＸＲＤパターンの測定結果を示す。図２３より、ＳｒＲｕＯ３のピークはＰｔのピークに埋もれてしまっており、確認することができなかった。 Next, FIG. 23 shows the measurement result of the XRD pattern of SrRuO 3 / Pt / γ-Al 2 O 3 / Si (001). From FIG. 23, the SrRuO 3 peak was buried in the Pt peak and could not be confirmed.
次に、図２４にＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）のＸＲＤパターンの測定結果を示す。図２４より、Ｐｔ（１１１）のピークとＳｒＲｕＯ３（１１１）ｃのピークの位置が近く、また、Ｐｔ（１１１）のピークが強いため、ＳｒＲｕＯ３（１１１）ｃのピークはＰｔ（１１１）のピークに埋もれてしまっているが、ＲＨＥＥＤの測定結果より、ＳｒＲｕＯ３はＰｔ上にエピタキシャル成長したと考えられる。 Next, FIG. 24 shows the measurement result of the XRD pattern of SrRuO 3 / Pt / γ-Al 2 O 3 / Si (111). From FIG. 24, the peak of Pt (111) is close to the peak of SrRuO 3 (111) c , and the peak of Pt (111) is strong, so the peak of SrRuO 3 (111) c is that of Pt (111). Although buried in the peak, it is considered that SrRuO 3 was epitaxially grown on Pt from the measurement result of RHEED.
（ＰＺＴ薄膜の成膜）
ＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）基板上にＰＺＴ薄膜（Ｐｂ（Ｚｒ０．５２、Ｔｉ０．４８）Ｏ３）を成膜した。比較用の基板としては、Ｐｔ（１１１）／Ｔｉ／ＳｉＯ２／Ｓｉ（００１）、Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）を用いた。ＰＺＴ薄膜の成膜にはゾルゲル法を用いた。ゾルゲル法のプロセスは、図２５に示すものとし、このプロセスを１３回行い、膜厚１．３μｍのＰＺＴ薄膜を成膜した。基板のサイズは２センチ角である。
(Deposition of PZT thin film)
A PZT thin film (Pb (Zr 0.52 , Ti 0.48 ) O 3 ) was formed on a SrRuO 3 / Pt / γ-Al 2 O 3 / Si (111) substrate. As a substrate for comparison, Pt (111) / Ti / SiO2 / Si (001) and Pt / γ-Al 2 O 3 / Si (111) were used. A sol-gel method was used for forming the PZT thin film. The sol-gel process is shown in FIG. 25, and this process was performed 13 times to form a PZT thin film having a thickness of 1.3 μm. The size of the substrate is 2 cm square.
Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）基板上にＰＺＴ薄膜を成膜したものは、１層目のＲＴＡプロセス中にＰＺＴ−Ｐｔ界面で剥離が発生した。その他の基板では、剥離やクラックは見られなかった。図２６にＰＺＴ薄膜のＸＲＤパターンの測定結果を示す。図２３（ａ）に示すＰｔ（１１１）／Ｔｉ／ＳｉＯ２／Ｓｉ（００１）基板上のＰＺＴ薄膜は、ＰＺＴ（１１１）に優勢配向しているが、その他のペロブスカイト相のピークが観測され、多結晶膜であった。これに対し、ＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）基板上のＰＺＴ薄膜は、ＰＺＴ（１１１）のピークが観測され、ＰＺＴ｛２２０｝のΦスキャンから面内に６回の対称性をもつエピタキシャル膜であることがわかった。また、ＰＺＴ（１１１）ピークのロッキングカーブの測定結果より、Ｐｔ（１１１）／Ｔｉ／ＳｉＯ２／Ｓｉ（００１）基板上で約１６°、ＳｒＲｕＯ３／Ｐｔ／γ−Ａｌ２Ｏ３／Ｓｉ（１１１）基板上で約１０°であった。 In the case where a PZT thin film was formed on a Pt / γ-Al 2 O 3 / Si (111) substrate, peeling occurred at the PZT-Pt interface during the first RTA process. The other substrates were not peeled off or cracked. FIG. 26 shows the measurement result of the XRD pattern of the PZT thin film. The PZT thin film on the Pt (111) / Ti / SiO 2 / Si (001) substrate shown in FIG. 23 (a) is preferentially oriented to PZT (111), but other perovskite phase peaks are observed, It was a polycrystalline film. On the other hand, in the PZT thin film on the SrRuO 3 / Pt / γ-Al 2 O 3 / Si (111) substrate, the PZT (111) peak is observed, and six times in-plane from the Φ scan of PZT {220}. It was found that this is an epitaxial film having the following symmetry. Further, from the measurement result of the rocking curve of the PZT (111) peak, about 16 ° on the Pt (111) / Ti / SiO 2 / Si (001) substrate, SrRuO 3 / Pt / γ-Al 2 O 3 / Si (111 ) About 10 ° on the substrate.
２ ＭＦＭＩＳ構造薄膜
４ シリコン基板
６ γ−Ａｌ２Ｏ３単結晶膜
８ ＬａＮｉＯ３膜
１０ ＰＺＴ薄膜
１２ Ｐｔ膜
１４ ＭＦＭＩＳ構造薄膜
１６ シリコン基板
１８ γ−Ａｌ２Ｏ３単結晶膜
２０ ＳｒＲｕＯ３膜
２２ ＰＺＴ薄膜
２４ Ｐｔ膜
２６ ＭＦＭＩＳ構造薄膜
２８ シリコン基板
３０ γ−Ａｌ２Ｏ３単結晶膜
３２ Ｐｔ膜
３４ ＳｒＲｕＯ３膜
３６ ＰＺＴ薄膜
３８ Ｐｔ膜
2 MFMIS structure thin film 4 Silicon substrate 6 γ-Al 2 O 3 single crystal film 8 LaNiO 3 film 10 PZT thin film 12 Pt film 14 MFMIS structure thin film 16 Silicon substrate 18 γ-Al 2 O 3 single crystal film 20 SrRuO 3 film 22 PZT Thin film 24 Pt film 26 MFMIS structure thin film 28 Silicon substrate 30 γ-Al 2 O 3 single crystal film 32 Pt film 34 SrRuO 3 film 36 PZT thin film 38 Pt film
Claims (3)
前記γ−Ａｌ２Ｏ３単結晶膜上に形成された、ペロブスカイト構造の擬立方晶の金属酸化物層ＬａＮｉＯ ３ 又はＳｒＲｕＯ ３ を有する酸化物電極薄膜と、
前記酸化物電極薄膜上に形成された、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ ３ からなる配向性の強誘電体薄膜と、を備え、
前記強誘電体薄膜、前記酸化物電極薄膜、前記γ−Ａｌ ２ Ｏ ３ 単結晶膜、及び前記シリコン単結晶基板の配向がともに（００１）配向であることを特徴とする半導体基板上の積層構造。 And γ-Al 2 O 3 single crystal film which is epitaxially grown on a silicon single crystal substrate,
The γ-Al 2 O 3 formed on the single crystal film, and the oxide electrode thin film having a metal oxide layer LaNiO 3 or SrRuO 3 of pseudo cubic perovskite structure,
An oriented ferroelectric thin film made of Pb (Zr, Ti) O 3 formed on the oxide electrode thin film ,
A laminated structure on a semiconductor substrate , wherein the ferroelectric thin film, the oxide electrode thin film, the γ-Al 2 O 3 single crystal film, and the silicon single crystal substrate have a (001) orientation. .
The stacked structure on a semiconductor substrate according to claim 1 , further comprising an upper electrode on the ferroelectric thin film.
Wherein when the oxide electrode film is SuRuO 3, the semiconductor substrate according to claim 1 or 2, characterized in that it is formed in SuRuO 3 film on gamma-Al 2 O 3 single crystal film through the Pt layer Top laminated structure.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066393A JP5228188B2 (en) | 2007-03-15 | 2007-03-15 | Laminated structure on semiconductor substrate |
| PCT/JP2007/073922 WO2008111274A1 (en) | 2007-03-15 | 2007-12-12 | Laminate structure on semiconductor substrate |
| US12/450,182 US8183594B2 (en) | 2007-03-15 | 2007-12-12 | Laminar structure on a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066393A JP5228188B2 (en) | 2007-03-15 | 2007-03-15 | Laminated structure on semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008227345A JP2008227345A (en) | 2008-09-25 |
| JP5228188B2 true JP5228188B2 (en) | 2013-07-03 |
Family
ID=39845574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007066393A Active JP5228188B2 (en) | 2007-03-15 | 2007-03-15 | Laminated structure on semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5228188B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5419139B2 (en) * | 2009-03-29 | 2014-02-19 | 国立大学法人豊橋技術科学大学 | Semiconductor integrated device and manufacturing method thereof |
| JP5743059B2 (en) * | 2011-01-19 | 2015-07-01 | セイコーエプソン株式会社 | Liquid ejecting head, liquid ejecting apparatus, piezoelectric element, ultrasonic sensor and infrared sensor |
| JP5743060B2 (en) * | 2011-01-19 | 2015-07-01 | セイコーエプソン株式会社 | Liquid ejecting head, liquid ejecting apparatus, piezoelectric element, ultrasonic sensor and infrared sensor |
| JP5845424B2 (en) * | 2011-02-18 | 2016-01-20 | パナソニックＩｐマネジメント株式会社 | Piezoelectric element |
| JP5943178B2 (en) * | 2011-12-01 | 2016-06-29 | セイコーエプソン株式会社 | Piezoelectric element manufacturing method, liquid ejecting head manufacturing method, liquid ejecting apparatus manufacturing method, ultrasonic device manufacturing method, and sensor manufacturing method |
| US9022531B2 (en) * | 2012-02-28 | 2015-05-05 | Canon Kabushiki Kaisha | Piezoelectric element, liquid discharge head and liquid discharge apparatus |
| JP2013201198A (en) * | 2012-03-23 | 2013-10-03 | Ricoh Co Ltd | Electromechanical conversion element, manufacturing method of electromechanical conversion element, piezoelectric actuator, droplet discharge head, and ink jet recording device |
| JP2014154740A (en) * | 2013-02-12 | 2014-08-25 | Ricoh Co Ltd | Piezoelectric thin film element, piezoelectric actuator, liquid jetting head and droplet discharge device |
| JP6225544B2 (en) * | 2013-07-31 | 2017-11-08 | 株式会社デンソー | Method for manufacturing piezoelectric element |
| JP2018152457A (en) * | 2017-03-13 | 2018-09-27 | 株式会社デンソー | Semiconductor substrate and method for manufacturing the same |
| JP7107782B2 (en) * | 2017-09-06 | 2022-07-27 | ローム株式会社 | Piezoelectric element |
| CN110581217B (en) * | 2019-09-06 | 2023-04-18 | 河北师范大学 | Method for preparing double-layer perovskite manganese oxide film on monocrystalline silicon substrate by epitaxial growth |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876536B2 (en) * | 2002-12-27 | 2005-04-05 | Tdk Corporation | Thin film capacitor and method for fabricating the same |
| JP2008192867A (en) * | 2007-02-06 | 2008-08-21 | Fujifilm Corp | Perovskite oxide and manufacturing method thereof, piezoelectric film, piezoelectric element, and liquid discharge device |
| JP5228158B2 (en) * | 2007-06-08 | 2013-07-03 | 国立大学法人豊橋技術科学大学 | Laminated structure on semiconductor substrate |
| JP2008232896A (en) * | 2007-03-22 | 2008-10-02 | Toyohashi Univ Of Technology | Thin film infrared detecting element, and manufacturing method therefor |
-
2007
- 2007-03-15 JP JP2007066393A patent/JP5228188B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008227345A (en) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5228188B2 (en) | Laminated structure on semiconductor substrate | |
| US8183594B2 (en) | Laminar structure on a semiconductor substrate | |
| US6420740B1 (en) | Lead germanate ferroelectric structure with multi-layered electrode | |
| US6563118B2 (en) | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same | |
| US7247551B2 (en) | Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device | |
| KR100827216B1 (en) | Microelectronic piezoelectric structure | |
| JP2004158717A (en) | Thin-film laminated body, electronic device and actuator using the same, and method for manufacturing the actuator | |
| JP7011760B2 (en) | Method for manufacturing a membrane structure | |
| KR100378276B1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| JP4438963B2 (en) | Ferroelectric capacitor | |
| JP5228158B2 (en) | Laminated structure on semiconductor substrate | |
| US7692257B2 (en) | Ultrasonic sensor comprising a metal/ferroelectric/metal/insulator/semiconductor structure | |
| US20080019075A1 (en) | Dielectric capacitor | |
| Li et al. | Study of the integrated growth of dielectric films on GaN semiconductor substrates | |
| JP2021166302A (en) | Film forming device and membrane structure | |
| JP7260863B2 (en) | Ferroelectric thin film, electronic device using the same, and method for manufacturing ferroelectric thin film | |
| JP6217260B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| Lee et al. | Leakage current characteristics of epitaxial Bi5Ti3FeO15 thin films affected by distribution of 90° domain walls with high conductivity | |
| Park et al. | Formation of (Bi, La) 4Ti3O12 films on Si (100) substrates using LaAlO3 buffer layers | |
| Miyauchi et al. | Conductivity of Lattice-Mismatched Epitaxial BaTiO Films Exhibiting Abrupt Step-like Temperature Dependence | |
| KR20220073463A (en) | stacked structure and method of fabricating of the same | |
| JPH05234419A (en) | Element using dielectric | |
| Wang et al. | Characteristics of low-temperature pulse-laser-deposited (Pb, Sr) TiO3 films in metal/ferroelectric/silicon structure | |
| JP2018010934A (en) | Semiconductor device and method of manufacturing the same | |
| Park et al. | Electrical Properties of Sol-Gel Derived BLT Films on Si (100) Substrates Using LaAlO~ 3 Buffer Layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |