JP5213037B2 - Semiconductor manufacturing method and semiconductor manufacturing apparatus - Google Patents
Semiconductor manufacturing method and semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP5213037B2 JP5213037B2 JP2008214186A JP2008214186A JP5213037B2 JP 5213037 B2 JP5213037 B2 JP 5213037B2 JP 2008214186 A JP2008214186 A JP 2008214186A JP 2008214186 A JP2008214186 A JP 2008214186A JP 5213037 B2 JP5213037 B2 JP 5213037B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- plate
- base plate
- silicon
- melt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Photovoltaic Devices (AREA)
Description
本発明は、半導体製造用下地板および半導体製造方法に関するものである。 The present invention relates to a semiconductor manufacturing base plate and a semiconductor manufacturing method.
従来、多結晶シリコンはシリコン融液を鋳型に流し込んで徐冷し、得られた多結晶インゴットをスライスして製造されていたため、スライスによるシリコンの損失やスライスにかかるコストが問題となっていた。 Conventionally, polycrystalline silicon has been manufactured by pouring a silicon melt into a mold and gradually cooling it, and slicing the obtained polycrystalline ingot. Therefore, the loss of silicon due to slicing and the cost for slicing have been problems.
特許文献1には、スライスを必要とせず、低コストで多結晶シリコンウェハの大量生産が可能な方法が提案されている。この方法は、シリコン融液から直接太陽電池用のシリコンシートを作製する方法であって、凹凸部を有する基板を冷却し、冷却された前記基板の凹凸部の表面を、シリコン融液に接触させ、凹凸部をもった基板における凸部の先端に、優先的に結晶核を発生・成長させて、隣り合った先端部から成長してきた結晶がつながって成長することで、シリコンシートを得るものである。 Patent Document 1 proposes a method that does not require slicing and enables mass production of a polycrystalline silicon wafer at low cost. This method is a method for producing a silicon sheet for a solar cell directly from a silicon melt, wherein a substrate having an uneven portion is cooled, and the surface of the cooled uneven portion of the substrate is brought into contact with the silicon melt. A silicon sheet is obtained by preferentially generating and growing crystal nuclei at the tip of a convex part of a substrate having a concavo-convex part, and growing by connecting crystals grown from adjacent tip parts. is there.
特許文献2に記載の方法は、成長面を有する基体を、シリコン融液に接触させ、シリコンを基体に成長させることで、シリコンの固相シートを製造する方法であって、基体表面は周縁溝により周辺部と周縁溝で囲まれた内側部に区画されており、周縁溝によって、周縁溝の外側に位置する周辺部と固相シートの凝固成長面は互いに分離された状態で得られるため、内側部に形成される製品シートには、均一な厚みのシートを得ることが可能になるというものである。 The method described in Patent Document 2 is a method of manufacturing a solid phase sheet of silicon by bringing a substrate having a growth surface into contact with a silicon melt and growing silicon on the substrate. By the peripheral groove, the peripheral portion located outside the peripheral groove and the solidified growth surface of the solid-phase sheet are obtained in a state separated from each other, In the product sheet formed on the inner side, a sheet having a uniform thickness can be obtained.
特許文献3に記載の方法は、シリコンの融液に基板を浸漬し、その基板の浸漬表面に結晶成長される板状シリコンであって、基板の浸漬される主要面に結晶成長される第一面と、それと連続し、基板の側面等に結晶成長される少なくとも一つのその他の面を有し、その他の面の法線ベクトルが第一面の法線ベクトルと反平行、あるいは鈍角をなし、第一面とその他の面は基板との間に係合部を形成することで、板状シリコンを製造する際に、板状シリコンが基板から落下するのを防止するものである。
シリコンの融液に基板を浸漬し、この基板上に成長した板状シリコンをチャンバーの外に取り出したところ、浸漬方向前方側が割れている板状シリコンがあった。また、基板の大きさが大きくなるほど、割れやすい傾向にあった。割れている場合、太陽電池用のシリコン基板とするための所定のサイズに切り出すことが出来ないことがあり、歩留りの低下を招くため、割れの低減が望まれていた。また、所定のサイズに切り出した板状シリコンの反りが大きいと、太陽電池セル作製プロセスが困難になるため、反りの低減が望まれていた。 When the substrate was immersed in a silicon melt and the plate-like silicon grown on the substrate was taken out of the chamber, there was plate-like silicon whose front side in the immersion direction was cracked. Further, the larger the size of the substrate, the easier it was to break. When it is cracked, it may not be possible to cut into a predetermined size for a silicon substrate for a solar cell, which leads to a decrease in yield, and therefore reduction of the crack has been desired. Moreover, if the warpage of the plate-like silicon cut out to a predetermined size is large, the solar cell manufacturing process becomes difficult, and thus reduction of the warpage has been desired.
本発明は、割れおよび反りを低減した板状半導体を提供するものである。 The present invention provides a plate-like semiconductor with reduced cracks and warpage.
本発明は、成長面を有する下地板を半導体融液に浸漬させて、該下地板に半導体を成長させる半導体の製造方法に使用する半導体製造用下地板において、該半導体製造用下地板の結晶成長面が浸漬方向前方部から後方部に延びる溝を有することを特徴とする。 The present invention relates to a semiconductor manufacturing base plate for use in a semiconductor manufacturing method in which a base plate having a growth surface is immersed in a semiconductor melt and a semiconductor is grown on the base plate. The surface has a groove extending from the front part in the immersion direction to the rear part.
本発明に係る半導体製造用下地板は、前記溝が浸漬方向と略平行であることが好ましい。 In the base plate for manufacturing a semiconductor according to the present invention, the groove is preferably substantially parallel to the immersion direction.
本発明に係る半導体製造用下地板は、前記溝が2本以上あることが好ましい。
本発明は、成長面を有する下地板を半導体融液に浸漬させて、該下地板に半導体を成長させる半導体の製造方法において、該下地板として前記の半導体製造用下地板を用いることを特徴とする。
The base plate for semiconductor production according to the present invention preferably has two or more grooves.
The present invention provides a semiconductor manufacturing method in which a base plate having a growth surface is immersed in a semiconductor melt and a semiconductor is grown on the base plate, and the base plate for semiconductor manufacturing is used as the base plate. To do.
本発明に係る板状半導体は、前記半導体製造方法を用いて製造されたことを特徴とする。 The plate-like semiconductor according to the present invention is manufactured using the semiconductor manufacturing method.
本発明はさらに、前記板状半導体のスリット部を切り落として作製された太陽電池セルに関する。 The present invention further relates to a solar battery cell produced by cutting off the slit portion of the plate-like semiconductor.
本発明により、板状半導体の作製時、プロセス時に発生する割れを減らすことができる。また、板状半導体の反りを低減できる。 According to the present invention, it is possible to reduce cracks that occur during the process of manufacturing a plate-like semiconductor. Further, the warpage of the plate-like semiconductor can be reduced.
<半導体製造用下地板および板状半導体>
本発明の半導体製造用下地板(以下、下地板ともいう)について図1を用いて説明する。図1(A)は図2(A)の板状半導体を製造するための下地板である。該下地板は主面S1が結晶成長面を有しており、該結晶成長面には、浸漬方面の側面から連続する溝が形成されている。図1(B)は(A)の溝を通る一点鎖線X1aで切断した時の下地板の断面図である。
<Base plate and semiconductor for semiconductor production>
A base plate for semiconductor production (hereinafter also referred to as a base plate) of the present invention will be described with reference to FIG. FIG. 1A is a base plate for manufacturing the plate-shaped semiconductor of FIG. In the base plate, the main surface S1 has a crystal growth surface, and a groove that is continuous from the side surface of the immersion direction is formed on the crystal growth surface. FIG. 1B is a cross-sectional view of the base plate taken along the alternate long and short dash line X1a passing through the groove of FIG.
図2(A)は前記下地板を半導体融液に浸漬し作製される板状半導体の概略斜視図であり、S2は板状半導体の主面である。図2(B)は(A)のスリットを通る一点鎖線X2aで切断した時の板状半導体の断面図である。半導体製造用下地板の溝の部分で板状半導体のスリットが形成される。図2に示すように板状半導体の下地板進行方向前方部分が分割された板状半導体を作製することよって板状半導体の反りが減少する。 FIG. 2A is a schematic perspective view of a plate-like semiconductor produced by immersing the base plate in a semiconductor melt, and S2 is a main surface of the plate-like semiconductor. FIG. 2B is a cross-sectional view of the plate-like semiconductor when cut by a dashed line X2a passing through the slit of FIG. A slit of the plate-like semiconductor is formed at the groove portion of the base plate for semiconductor manufacture. As shown in FIG. 2, the warpage of the plate-shaped semiconductor is reduced by manufacturing the plate-shaped semiconductor in which the front portion of the plate-shaped semiconductor in the traveling direction of the base plate is divided.
本発明に係る板状半導体の反りが減少する理由としては、板状半導体の進行方向前方部分に集中している残留応力がスリットにより分割させられるためと推測される。 The reason why the warpage of the plate-like semiconductor according to the present invention is reduced is presumed to be that the residual stress concentrated on the front portion in the traveling direction of the plate-like semiconductor is divided by the slits.
残留応力が板状半導体の進行方向前方部分に集中する理由としては、板状半導体の進行方向前方部分の方が他の部分に比べ板厚が厚くなるためと考えられる。 The reason why the residual stress concentrates on the front portion in the traveling direction of the plate-like semiconductor is considered to be because the plate thickness of the front portion in the traveling direction of the plate-like semiconductor becomes thicker than other portions.
板厚が厚くなる理由の1つとして、半導体製造用下地板の進行方向前方部分から半導体融液に突入するため、浸漬方向後方部に比べ、進行方向前方部分が浸漬するときの半導体製造用下地板の温度が低く、板状半導体の成長速度が速いことが考えられる。 As one of the reasons for increasing the plate thickness, since the semiconductor melt enters the semiconductor melt from the front part in the advancing direction of the base plate for semiconductor manufacture, the bottom part for semiconductor manufacture when the front part in the advancing direction is immersed compared to the rear part in the immersion direction It is conceivable that the temperature of the ground plane is low and the growth rate of the plate-like semiconductor is high.
また、半導体融液から下地板が引き上げられる時に、板状半導体に半導体融液が着いたまま板状半導体が半導体融液から引き上げられるが、板状半導体の進行方向前方部分の方が他の部分に比べ板状半導体に付着したまま引き上げられる半導体融液の量が多い。引き上げられる融液の量が多いほど、凝固収縮の影響が大きくなり、残留応力も大きくなると考えられる。また、結晶化した板の上にある融液が坩堝内の融液から出た後で凝固する場合、融液は急冷凝固し、ひずみを生む原因となるので、坩堝内の融液から出た後で凝固する量が多いほど、凝固する際の表面温度が下がりひずみが大きくなり、残留応力が大きくなると考えられる。 In addition, when the base plate is pulled up from the semiconductor melt, the plate-shaped semiconductor is pulled up from the semiconductor melt while the semiconductor melt is attached to the plate-shaped semiconductor. The amount of the semiconductor melt pulled up while adhering to the plate-like semiconductor is larger than that of the semiconductor. It is considered that the greater the amount of melt that is pulled up, the greater the effect of solidification shrinkage and the greater the residual stress. In addition, when the melt on the crystallized plate is solidified after coming out of the melt in the crucible, the melt is rapidly solidified and causes strain, so it comes out of the melt in the crucible. It is considered that as the amount of solidification later increases, the surface temperature at the time of solidification decreases and the strain increases and the residual stress increases.
これらの推測から半導体製造用下地板を半導体融液に浸漬する板状半導体の作製方法では、板状半導体の面内の浸漬方向前方側をスリットにより分割することで、残留応力の発生部分のサイズを小さくし、残留応力を分割することで、反りを小さくでき、さらに割れも防止できると考える。これは、半導体作製用下地板のサイズが小さい場合は反りや割れが問題にならなかったように、残留応力はサイズに大きく依存しているためである。 Based on these assumptions, in the method for producing a plate-like semiconductor in which a base plate for semiconductor production is immersed in a semiconductor melt, the front side in the immersion direction in the plane of the plate-like semiconductor is divided by a slit, so that the size of the portion where residual stress occurs It can be considered that warping can be reduced and cracking can be prevented by dividing the residual stress. This is because the residual stress greatly depends on the size, as warpage and cracking did not become a problem when the size of the base plate for semiconductor fabrication is small.
図1の溝は1本である必要性はない。むしろ複数あることにより、製造される板状半導体の残留応力は小さくなるため、溝は2本以上であることが好ましい。また、溝の位置は等間隔であることが望ましい。また、図1の溝の長さは長ければ長いほど板状半導体の残留応力は減少し、反りも減少する。しかし、溝の長さが長くなると、板状半導体のスリットの長さも長くなるため、切れ目のない製品とする場合は、製品として利用できる面積が小さくなる。したがって、スリットによる応力緩和および反りの減少と製品として利用できる面積から溝の長さを決定することが好ましい。 The number of grooves in FIG. 1 is not necessarily one. On the contrary, since the residual stress of the manufactured plate-like semiconductor is reduced by the plurality, it is preferable that the number of grooves is two or more. Further, it is desirable that the positions of the grooves are equally spaced. Further, as the length of the groove in FIG. 1 is longer, the residual stress of the plate-like semiconductor is reduced and the warpage is also reduced. However, when the length of the groove is increased, the length of the slit of the plate-like semiconductor is also increased. Therefore, in the case of a continuous product, the area that can be used as the product is reduced. Therefore, it is preferable to determine the length of the groove from the stress relaxation and the reduction of warpage due to the slit and the area available as a product.
図1の溝は浸漬方向前方の側面からつながっている事が好ましい。成長する板状半導体の応力緩和がより大きくなるからである。 It is preferable that the groove | channel of FIG. 1 is connected from the side surface ahead of the immersion direction. This is because the stress relaxation of the growing plate-like semiconductor becomes larger.
図1の溝は浸漬方向に対し平行であることが望ましい。溝が浸漬方向に対し大きな角度であると溝周辺に半導体融液がたまり不良の原因となるからである。 The grooves in FIG. 1 are preferably parallel to the immersion direction. This is because if the groove has a large angle with respect to the immersion direction, the semiconductor melt accumulates around the groove and causes a defect.
溝の幅W1は0.5mm以上5mm以下が望ましい。溝の幅が0.5mm以下であると、溝部の両側から成長した板状半導体により、板状半導体の分割ができないからである。また、5mm以上の場合、半導体融液が溝部に入り込み、板状半導体の分割ができないからである。また、溝の深さD1は1mm以上が望ましい。溝の深さが1mm以下では、半導体融液が溝部に入り込み、板状半導体の分割ができないからである。また、溝の本数は多いほうが得られる板状半導体の残留応力が小さくなるが、溝と溝の間隔が1mm未満では下地板の耐久性に問題がでるため、溝と溝の間隔は1mm以上が必要である。 The groove width W1 is preferably 0.5 mm or more and 5 mm or less. This is because if the width of the groove is 0.5 mm or less, the plate-shaped semiconductor cannot be divided by the plate-shaped semiconductor grown from both sides of the groove. In addition, when the thickness is 5 mm or more, the semiconductor melt enters the groove and the plate-shaped semiconductor cannot be divided. Further, the depth D1 of the groove is desirably 1 mm or more. This is because if the groove depth is 1 mm or less, the semiconductor melt enters the groove portion, and the plate-like semiconductor cannot be divided. In addition, the residual stress of the obtained plate-shaped semiconductor becomes smaller when the number of grooves is larger. However, if the distance between the grooves is less than 1 mm, there is a problem in the durability of the base plate. Therefore, the distance between the grooves should be 1 mm or more. is necessary.
次に半導体製造用下地板の浸漬方向前方側の側面について説明する。図3、図5、図6は本発明の半導体製造用下地板の概略斜視図である。成長した板状半導体を半導体融液から引き上げる時に板状半導体が落下しないように該側面は、前記特許文献3に記載されている形状を有することが好ましく、本発明によれば、さらに好ましくは、該側面F3にも板状半導体を分割するための溝があることが好ましい。
Next, the side surface on the front side in the immersion direction of the base plate for semiconductor production will be described. 3, 5, and 6 are schematic perspective views of the base plate for semiconductor manufacturing according to the present invention. The side surface preferably has the shape described in
図4(A)は図3記載の半導体製造用下地板を半導体融液に浸漬して得た板状半導体の主面の図である。図4(B)は図3の半導体製造用下地板を半導体融液に浸漬し、板状半導体が半導体製造用下地板上に成長した様子を図3にある点線X3aの位置で切断した時の板状半導体と半導体製造用下地板の断面図である。図4(C)は図3の半導体製造用下地板を半導体融液に浸漬し、成長した板状半導体を図3にある点線Y3aの位置で切断した時の断面図である。図4に示す板状半導体の下地板進行方向前方部分が分割された板状半導体とすることによって反りが減少する。より好ましくは、板状半導体の主面に連続している浸漬方向前方の側面部に成長する板状半導体もスリットで分割されていることが好ましい。板状半導体の進行方向前方部分に残留応力が集中している理由としては図1、2を用いて説明した理由に加え、図4ように板状半導体の面内に連続する側面のうち、浸漬方向前方の側面を有する板状半導体では、立体構造となるため、板状半導体の進行方向前方部分の残留応力がさらに大きくなると考えられる。また、図3には周辺の板状半導体と周辺部を分離するための溝V3があるが、これにより成長する板状半導体の主面と側面部を分離することができ、周辺部が熱収縮することによる割れを防止することができる。 FIG. 4A is a view of the main surface of a plate-like semiconductor obtained by immersing the base plate for manufacturing semiconductor shown in FIG. 3 in a semiconductor melt. FIG. 4B shows the state in which the semiconductor manufacturing base plate of FIG. 3 is immersed in a semiconductor melt, and the state where the plate-like semiconductor has grown on the semiconductor manufacturing base plate is cut at the position of the dotted line X3a in FIG. It is sectional drawing of a plate-shaped semiconductor and a base plate for semiconductor manufacture. 4C is a cross-sectional view of the semiconductor manufacturing base plate of FIG. 3 immersed in a semiconductor melt and the grown plate semiconductor cut at the position of the dotted line Y3a in FIG. The warpage is reduced by using a plate-shaped semiconductor in which the front portion of the plate-shaped semiconductor shown in FIG. More preferably, it is also preferable that the plate-like semiconductor that grows on the side surface portion in front of the immersion direction that is continuous with the main surface of the plate-like semiconductor is also divided by the slits. The reason why the residual stress is concentrated on the front part of the traveling direction of the plate-like semiconductor is not limited to the reason described with reference to FIGS. Since the plate-like semiconductor having the front surface in the direction has a three-dimensional structure, it is considered that the residual stress at the front portion in the traveling direction of the plate-like semiconductor further increases. Further, in FIG. 3, there is a groove V3 for separating the peripheral plate-shaped semiconductor from the peripheral portion, but this makes it possible to separate the main surface and the side surface portion of the grown plate-shaped semiconductor, and the peripheral portion is thermally contracted. The crack by doing can be prevented.
比較のため従来の板状半導体について説明する。図7は従来の板状半導体の概略斜視図であり、図8(A)は図7の半導体製造用下地板を半導体融液に浸漬し、板状半導体が半導体製造用下地板上に成長した様子を図7にある点線X7aの位置で切断した時の板状半導体と半導体製造用下地板の断面図である。図8(B)は図7の半導体製造用下地板を半導体融液に浸漬し、成長した板状半導体を図7にある点線Y7aの位置で切断した時の断面図である。 For comparison, a conventional plate semiconductor will be described. FIG. 7 is a schematic perspective view of a conventional plate semiconductor, and FIG. 8A is a diagram in which the semiconductor manufacturing base plate of FIG. 7 is immersed in a semiconductor melt, and the plate semiconductor is grown on the semiconductor manufacturing base plate. FIG. 8 is a cross-sectional view of a plate-like semiconductor and a base plate for semiconductor manufacture when the state is cut at a position of a dotted line X7a in FIG. FIG. 8B is a cross-sectional view when the base plate for semiconductor manufacture of FIG. 7 is immersed in a semiconductor melt and the grown plate-shaped semiconductor is cut at the position of the dotted line Y7a in FIG.
次に半導体製造用下地板の主面について説明する。図1、図3、図5、図6、図7の半導体製造用下地板の板状半導体成長面は、少なくとも微細な凹凸が形成されていることが好ましい。これは下地板の表面に、半導体の結晶核が発生しやすいように規則性のある凹凸をあらかじめ設けておくことで、得られる板状半導体の形状の安定化を図ることができるようになるためである。隣り合う凸部から成長した結晶同士がつながって板状半導体となる。その凸部間の距離は0.2mm以上3mm以下が望ましい。0.2mm未満であると得られる板状半導体の結晶粒が小さくなり、半導体としての特性が悪くなるためである。一方、3mmよりも大きくなると、貫通している穴の無い板状半導体を作製しようとした場合、板状半導体の平均化した板の厚みが非常に厚くなり、材料の無駄が多いためである。また、この凸部の先端角度は90°から170°が好ましい。90°未満の先端角では凹部にも半導体融液が入りこみやすく、得られる板状半導体の凹凸が大きく、170°より大きな先端角では凸の周縁部にも結晶核が形成され好ましくない。 Next, the main surface of the base plate for semiconductor manufacturing will be described. It is preferable that at least fine irregularities are formed on the plate-like semiconductor growth surface of the base plate for semiconductor manufacture in FIGS. 1, 3, 5, 6, and 7. This is because it is possible to stabilize the shape of the obtained plate-shaped semiconductor by providing regular irregularities on the surface of the base plate so that semiconductor crystal nuclei are likely to be generated in advance. It is. Crystals grown from adjacent convex portions are connected to form a plate-like semiconductor. The distance between the convex portions is preferably 0.2 mm or more and 3 mm or less. It is because the crystal grain of the obtained plate-shaped semiconductor will become small as it is less than 0.2 mm, and the characteristic as a semiconductor will worsen. On the other hand, when the thickness is larger than 3 mm, when an attempt is made to produce a plate-like semiconductor without a through hole, the thickness of the averaged plate of the plate-like semiconductor becomes very thick, and the material is wasted. Further, the tip angle of the convex portion is preferably 90 ° to 170 °. If the tip angle is less than 90 °, the semiconductor melt can easily enter the recess, and the resulting plate-like semiconductor has large irregularities. If the tip angle is greater than 170 °, crystal nuclei are also formed in the convex peripheral portion.
<板状半導体の製造装置>
板状半導体の製造装置について説明する。本発明の板状半導体を得る装置は、図9に示した装置を用いる場合に、特に効果がある。しかしながら、本発明を実現する装置は、これに限定されることはない。本発明の板状半導体を作製するための製造装置内の概略断面図を図9に示す。
<Plate semiconductor manufacturing equipment>
An apparatus for manufacturing a plate-like semiconductor will be described. The apparatus for obtaining a plate-like semiconductor of the present invention is particularly effective when the apparatus shown in FIG. 9 is used. However, the apparatus for realizing the present invention is not limited to this. FIG. 9 shows a schematic cross-sectional view in the production apparatus for producing the plate-like semiconductor of the present invention.
図9の板状半導体の製造装置は、半導体製造用下地板C(以下、下地板Cともいう)、坩堝111、加熱用ヒータ112、原料融液113、坩堝台114、断熱材115、坩堝昇降用台116、下地板に固定された軸117、下地板を保持するための固定台118を備えており、下地板C上に板状半導体Sが形成される。
The plate-like semiconductor manufacturing apparatus shown in FIG. 9 includes a semiconductor manufacturing base plate C (hereinafter also referred to as base plate C), a
図9に示すように、原料融液温度以下の下地板Cが、図中左側から、坩堝111中にある原料融液113に浸漬される。このとき、原料融液113は、ヒータ112により融点以上に保持されている。安定して板状半導体Sを得るためには、融液温度の調節と、チャンバー内の雰囲気温度と、下地板Cの温度を厳密に制御できるような装置構成にする必要がある。
As shown in FIG. 9, the base plate C below the raw material melt temperature is immersed in the raw material melt 113 in the
下地板Cには、温度制御が容易に制御できる構造を設けることが好ましい。下地板の材質は、特に限定されないが、熱伝導性の良い材料や耐熱性に優れた材料であることが好ましい。例えば、高純度黒鉛、炭化ケイ素、石英、窒化硼素、アルミナ、酸化ジルコニウム、窒化アルミ、金属などを使用することが可能であるが、目的に応じて最適な材質を選択すれば良い。高純度黒鉛は、比較的安価であり、加工性に富む材質であるためより好ましい。下地板の材質は、工業的に安価であること、得られる板状半導体の下地板品質などの種々の特性を考慮し、適宜選択することが可能である。さらに、下地板に金属を用いる場合、常に冷却し続けるなど、下地板の融点以下の温度で使用し、得られた板状半導体の特性にさほど影響を与えなければ、特に問題はない。 The base plate C is preferably provided with a structure in which temperature control can be easily controlled. The material of the base plate is not particularly limited, but is preferably a material with good thermal conductivity or a material with excellent heat resistance. For example, high-purity graphite, silicon carbide, quartz, boron nitride, alumina, zirconium oxide, aluminum nitride, metal, or the like can be used, but an optimal material may be selected according to the purpose. High-purity graphite is more preferable because it is a relatively inexpensive material that is rich in workability. The material of the base plate can be appropriately selected in consideration of various characteristics such as industrial inexpensiveness and base plate quality of the obtained plate-shaped semiconductor. Further, when a metal is used for the base plate, there is no particular problem as long as the metal is used at a temperature below the melting point of the base plate, such as constantly cooling, and does not significantly affect the properties of the obtained plate-like semiconductor.
温度制御を容易にするには、銅製の下地板を保持するための固定台118を用いると都合がよい。固定台118とは、軸117と下地板Cを連結する部分のことを指す。固定台118や下地板Cは冷却する手段と連結されていても良い。冷却機構と連結されていることで、下地板Cの温度調節がより容易になるためである。さらに、下地板Cを加熱する加熱機構を有していても良い。すなわち、下地板Cは、冷却機構ならびに加熱機構を備えていても良い。原料融液中へ進入した下地板は、その下地板表面に板状半導体Sが成長する。その後、下地板は原料融液から脱出するが、下地板側は原料融液から熱を受け、下地板の温度が上昇する傾向にある。しかし、次に同じ下地板を同じ温度で原料融液へ浸漬させようとすると、下地板の温度を下げるための冷却機構が必要となる。すなわち、一度原料融液から脱出した下地板は、冷却機構で冷却され、次に原料融液に浸漬される前までに、加熱機構を用いて、成長下地板の温度制御を行う方が良い。加熱機構は、高周波誘導加熱方式、抵抗加熱方式、ランプ加熱方式でも構わない。
In order to facilitate temperature control, it is convenient to use a fixing
このように、下地板に冷却機構と加熱機構を併用することで、板状半導体の安定性は、格段に上昇する。 Thus, by using a cooling mechanism and a heating mechanism in combination with the base plate, the stability of the plate-like semiconductor is significantly increased.
下地板の温度制御と共に重要なのは、原料融液の温度管理である。融液の温度を融点近傍で設定していると、下地板が融液に接することで原料融液の湯面が凝固を起こす可能性があるため、融液の温度は、融点以上であることが好ましい。これは複数の熱電対もしくは、放射温度計などを用いて厳密に制御することができる。 Along with the temperature control of the base plate, temperature control of the raw material melt is important. If the temperature of the melt is set near the melting point, the melt surface may be higher than the melting point because the molten metal surface of the raw material melt may solidify due to the base plate coming into contact with the melt. Is preferred. This can be strictly controlled using a plurality of thermocouples or a radiation thermometer.
融液温度を厳密に制御するには、熱電対を融液中に浸漬させるのが直接的で好ましいが、熱電対の保護管などからの不純物が融液に混入する恐れがあるために、汚染を防止する構造にする必要がある。制御方法は、坩堝などに熱電対を挿入するなどして、間接的に制御するか、放射温度計によりシリコン融液の温度を測定できるような構造にすることが好ましい。 To strictly control the melt temperature, it is preferable to immerse the thermocouple in the melt directly. However, impurities from the thermocouple protection tube etc. may be mixed into the melt. It is necessary to make the structure prevent. The control method is preferably such that the temperature can be controlled indirectly by inserting a thermocouple into a crucible or the like, or the temperature of the silicon melt can be measured with a radiation thermometer.
融液の入った坩堝111は、坩堝台114を介して断熱材115の上に設置されている。これは、融液温度を均一に保持するためと、坩堝底からの抜熱を最小限に抑制するために用いられている。その断熱材115の上には、坩堝台114が設置されており、坩堝昇降台116が接続されており、昇降機構が設けられている。これは、下地板C上で板状半導体が成長するため、常に下地板Cが、原料融液の湯面から同じ深さで浸漬できるように上下動させるためである。湯面から同じ深さで浸漬できるようにする方法は、これに限定されない。湯面位置を一定に保つ、すなわち、板状半導体として取り出された分の原料を補充する方法なども適用可能である。これは、原料の多結晶体(塊)を溶融させて投入したり、融液のまま順次投入したり、粉体を順次投入する方法などを用いることが可能である。但し、できるだけ融液の湯面を乱さないようにすることが好ましい。融液の湯面を乱すと、そのときに発生する波形状が得られる板状半導体の融液面側に反映され、得られる板状半導体の均一性を損ない、品質の安定性を損なう可能性があるためである。
The
次に、別の板状半導体の製造装置を図10を用いて説明する。
図10において、坩堝昇降台126および坩堝保持部124,125に付設された坩堝121上に熱遮蔽板132の開口部133を有し、その開口部133を移動することが可能な固定台128と半導体製造用下地板Cが固定脚127に接続され、その固定脚127は、冷却器129に接続されている。また、この冷却器129は、角度が変更できる関節部130を有するアーム131に接続されている。ただし、この図において、アームや関節部を移動させる手段、真空排気ができるようなチャンバーなどの装置は示していない。本装置においては、坩堝121上には、熱遮蔽板132が開口されており、下地板Cは任意の軌道を描けるような構成になっている。その下地板C上で結晶が成長し、板状半導体Sが形成されるのである。このとき、下地板Cの温度、半導体融液123の温度などを制御することにより、形成される板状半導体の厚みを制御することが可能になる。この装置においては、アーム131が関節部130を有することにより、下地板Cが移動する構成であるが、アーム131ごと移動する構成であっても構わない。このように、アームごと移動させるような機構を設けることで、基板Cを半導体融液の湯面から同じ深さで浸漬させることが可能となる。
Next, another plate-like semiconductor manufacturing apparatus will be described with reference to FIG.
In FIG. 10, there is a fixed base 128 having an
<板状半導体の製造方法>
図9に示す板状半導体の製造装置に、本発明の下地板を用いた場合の板状半導体の製造方法について説明する。特に、ここでは、原料にシリコンを用いた場合について、説明する。
<Manufacturing method of plate semiconductor>
A method for manufacturing a plate-like semiconductor when the base plate of the present invention is used in the plate-like semiconductor manufacturing apparatus shown in FIG. 9 will be described. In particular, here, a case where silicon is used as a raw material will be described.
まず、得られる板状シリコンの比抵抗が0.5〜5Ω・cmになるようにボロンの濃度を調整したシリコン塊(原料)を、高純度黒鉛製坩堝111に一杯になるまで充填する。その坩堝を、図9に示すような装置内に設置する。次に、チャンバー内の真空引きを行い、チャンバー内を所定の圧力まで減圧する。その後、チャンバー内にArガスを導入し、常に10L/minの流速で、チャンバー上部よりArガスを流したままにする。このように常にガスを流し続けるのは、清浄なシリコン湯面を得るためである。
First, a high-
次に、シリコン溶融用のヒータ112の温度を1500℃に設定し、坩堝111内のシリコン塊を完全に溶融状態にする。このとき、シリコン原料は溶融することで液面が低くなることから、シリコン融液の湯面が、坩堝111の上面から1cm下の位置になるように、新たにシリコン粉末を投入する。シリコン溶融用のヒータは、一度に1500℃に上げるのではなく、約1300℃まで5〜50℃/minの昇温速度で加熱し、その後、所定温度まで上げるのが好ましい。これは、急激に温度を上げると、坩堝の角部に熱応力が集中的にかかり、坩堝の破損に繋がるためである。
Next, the temperature of the
その後、シリコンが完全に溶融したのを確認したのち、ヒータ温度を1425℃に設定し、30分間そのまま保持し、融液温度の安定化を図る。次に、坩堝昇降台116を用いて、坩堝111を所定の位置まで移動させる。このときのヒータ温度は、1400℃以上、1500℃以下が好ましい。シリコンの融点が1410℃付近であるため、1400℃以下に設定すると、坩堝壁から徐々に湯面が固まってくるためである。また、1500℃以上に設定すると、得られる板状シリコンの成長速度が遅くなり、生産性が悪くなるため余り好ましくない。
Thereafter, after confirming that the silicon is completely melted, the heater temperature is set to 1425 ° C. and held for 30 minutes to stabilize the melt temperature. Next, the
次に、板状シリコンを成長させるが、図3に示すような下地板を図9中の左側から右側へ矢印Zの軌道のように進行させる。このとき、下地板の表面、例えば図3の成長面である主面S3側をシリコン融液に接触させ、下地板の前方部F3が進行方向側になるように、下地板を移動させる。このように、下地板の表面がシリコン融液に接することで、板状シリコンが、主面S3側に形成される。板状シリコンを下地板上に成長させる軌道は、特に限定されない。例えば、円軌道や、楕円軌道や、それらの組み合わせた軌道など、任意の軌道を実現できるような構造にしておく方が好ましい。 Next, the silicon plate is grown, and the base plate as shown in FIG. 3 is advanced from the left side to the right side in FIG. At this time, the surface of the base plate, for example, the main surface S3 side, which is the growth surface in FIG. 3, is brought into contact with the silicon melt, and the base plate is moved so that the front portion F3 of the base plate is on the traveling direction side. In this way, the surface of the base plate is in contact with the silicon melt, so that the plate-like silicon is formed on the main surface S3 side. The trajectory for growing the plate-like silicon on the base plate is not particularly limited. For example, it is preferable to have a structure that can realize an arbitrary trajectory such as a circular trajectory, an elliptical trajectory, or a combination trajectory thereof.
図3において、下地板Cの進行方向部分Fの形状は、特に限定されないが、主面S3に成長した板状シリコンが落下しないような形状にすることが好ましい。 In FIG. 3, the shape of the traveling direction portion F of the base plate C is not particularly limited, but it is preferable that the silicon plate grown on the main surface S3 does not fall.
シリコン融液への進入時の下地板Cの表面温度は、シリコン融液の凝固点以下であることが必要である。より好ましくは、1100℃以下である。これは、下地板Cの温度が1100℃以上であると、板状シリコンの成長速度が遅くなり、生産性が悪くなるため好ましくない。下地板Cは、冷却機構と加熱機構の両方を備えているために温度調整ができることから、生産性が向上するだけでなく、製品の歩留まり向上、さらには、品質の安定化を図ることができる。 The surface temperature of the base plate C when entering the silicon melt needs to be equal to or lower than the freezing point of the silicon melt. More preferably, it is 1100 degrees C or less. This is not preferable when the temperature of the base plate C is 1100 ° C. or higher because the growth rate of the plate-like silicon is slowed and the productivity is deteriorated. Since the base plate C has both a cooling mechanism and a heating mechanism, the temperature can be adjusted, so that not only the productivity is improved, but also the yield of the product is improved, and further, the quality can be stabilized. .
また、下地板Cの表面温度を再現性よく制御する方法として、シリコン融液からの輻射熱の届かない、もしくは、その影響が少ない位置で、固定台への下地板の装着を行い、その後、直ぐにシリコン融液へ進入させる方法を採用することで、下地板の温度を制御しない装置構成も可能である。 In addition, as a method for controlling the surface temperature of the base plate C with good reproducibility, the base plate is attached to the fixed base at a position where the radiant heat from the silicon melt does not reach or has little influence, and immediately thereafter. By adopting a method of entering the silicon melt, an apparatus configuration that does not control the temperature of the base plate is possible.
ここでは、板状シリコンの製造方法について説明を行ってきたが、前述のように、成長に使用する下地板の材質や形状などを適宜変更することで、金属や、IV族(IV−IV族)半導体や、III−V族半導体や、II−VI族半導体などの、板状半導体の作製などにも容易に転用することが可能である。 Here, although the manufacturing method of plate-like silicon has been described, as described above, by appropriately changing the material and shape of the base plate used for growth, metal, group IV (group IV-IV) ) It can be easily used for the production of plate-like semiconductors such as semiconductors, III-V semiconductors and II-VI semiconductors.
さらに、ここでは、図9に示した製造装置を用いて説明しているため、下地板Cの下側に板状シリコンが成長する。しかしながら、図9とは、違った装置構成で、下地板の上下を逆さまにすることで、下地板Cの上側にも板状シリコンを作製することも可能となる。 Further, here, since the explanation is made using the manufacturing apparatus shown in FIG. 9, the plate-like silicon grows under the base plate C. However, it is also possible to produce plate-like silicon on the upper side of the base plate C by turning the base plate upside down with an apparatus configuration different from that in FIG.
次に、図10に示す板状半導体製造装置を用いて、本発明による板状半導体の製造方法について説明する。ここでは図10の板状半導体製造装置を用いた板状半導体を製造方法の一例を示すが、本発明は製造装置にかかわらず前記基板を、融液に接触させることに特徴がある。また、本発明は基板の材質、坩堝材質等にも限定されない。 Next, the plate-shaped semiconductor manufacturing method according to the present invention will be described using the plate-shaped semiconductor manufacturing apparatus shown in FIG. Here, an example of a method for producing a plate-like semiconductor using the plate-like semiconductor production apparatus of FIG. 10 is shown, but the present invention is characterized in that the substrate is brought into contact with the melt regardless of the production apparatus. Further, the present invention is not limited to the material of the substrate and the material of the crucible.
得られる板状シリコンの比抵抗が1Ω・cmになるようにボロンの濃度を調節したシリコン原料を、高純度カーボン製坩堝に保護された石英坩堝121内に充填し、図10にあるような装置内に設置する。その後、本体チャンバー内の圧力を300Paになるまでロータリーポンプを用いて排気を行い、その後、6Paになるまで、メカニカルブースターポンプを用いてさらに排気を行う。
A silicon raw material in which the boron concentration is adjusted so that the specific resistance of the obtained silicon plate is 1 Ω · cm is filled in a
次に、坩堝を坩堝加熱用ヒータ122に周波数4kHz、電力80kWのインバーターを用いて、4℃/minの昇温レートにて500℃まで昇温する。本体チャンバー内の圧力を6Pa、坩堝温度を500℃を維持した状態で90分間保持することにより、カーボン製坩堝に含まれている水分を除去する。また、一度に昇温しないのは、坩堝の角部などに熱応力が集中的にかかり、坩堝の破損を防止するのが目的である。
Next, the temperature of the crucible is raised to 500 ° C. at a rate of 4 ° C./min using an inverter with a frequency of 4 kHz and an electric power of 80 kW in the
このようなベーキングを経た後、一旦インバーターの出力を停止し、坩堝の加熱を停止する。この状態で、本体チャンバーの圧力を800hPaになるまでArガスを充填する。本体チャンバー内が800hPaに達した時点で、再び坩堝を昇温レート10℃/minにて加熱し、坩堝温度が1550℃になるまで昇温する。坩堝温度を1550℃で安定させることにより、坩堝内のシリコン塊はやがて全て溶融して、シリコン融液となる。シリコン塊が完全に溶解したのを確認し、シリコン湯面の高さが坩堝上端より15mm下になるように、シリコン塊もしくはシリコン粉末を追加投入する。追加投入したシリコン塊が全て溶融したことを確認したのち、坩堝の設定温度を1425℃まで落として、シリコン融液の温度安定化のため30分間その状態を保持する。 After such baking, the output of the inverter is once stopped and the heating of the crucible is stopped. In this state, Ar gas is filled until the pressure in the main body chamber reaches 800 hPa. When the inside of the main body chamber reaches 800 hPa, the crucible is heated again at a temperature increase rate of 10 ° C./min, and the temperature is increased until the crucible temperature reaches 1550 ° C. By stabilizing the crucible temperature at 1550 ° C., the silicon lump in the crucible eventually melts and becomes a silicon melt. After confirming that the silicon lump is completely dissolved, additional silicon lump or silicon powder is added so that the height of the silicon melt surface is 15 mm below the upper end of the crucible. After confirming that all of the added silicon lump has been melted, the set temperature of the crucible is lowered to 1425 ° C., and this state is maintained for 30 minutes to stabilize the temperature of the silicon melt.
次に、板状シリコンを下地板C上に成長させるが、下地板の成長面が、シリコン融液に接触するように移動させる。このように、下地板の成長面がシリコン融液に接することで、下地板の表面に板状シリコンSが成長する。下地板C上に板状シリコンSを作製するための軌道は、円軌道、楕円軌道であってもよい。特に、任意の軌道を実現できるような図10のような装置構造にすることで、得られる板状シリコンSの歩留まりを向上させることができる。 Next, the plate-like silicon is grown on the base plate C, and the growth surface of the base plate is moved so as to contact the silicon melt. Thus, the plate-like silicon S grows on the surface of the base plate when the growth surface of the base plate contacts the silicon melt. The orbit for producing the plate-like silicon S on the base plate C may be a circular or elliptical orbit. In particular, the yield of the obtained plate-like silicon S can be improved by adopting the device structure as shown in FIG. 10 that can realize an arbitrary trajectory.
図10にあるように、下地板Cと板状シリコンSはチャンバー内で剥離してもいいし、チャンバー外へ搬出しても構わない。特に、生産速度を上げるのであれば、チャンバー内で、下地板Cから剥離し、板状シリコンSだけをチャンバー外へ搬出するのが好ましい。このようにすることで、下地板Cをチャンバー外へ搬出することがなくなるだけでなく、Arガスの消費量も大幅に低減することが可能となり、より安価な板状シリコンを提供することが可能となる。 As shown in FIG. 10, the base plate C and the silicon plate S may be peeled off in the chamber or may be carried out of the chamber. In particular, if the production rate is to be increased, it is preferable to peel off the base plate C in the chamber and carry out only the silicon plate S outside the chamber. By doing so, not only the base plate C is not carried out of the chamber, but also the consumption of Ar gas can be greatly reduced, and cheaper plate-like silicon can be provided. It becomes.
<太陽電池セルの製造方法>
作製した板状半導体は、たとえば図4(A)に示すように、スリット部や板状半導体の主面に連続している浸漬方向前方の側面部に成長する板状半導体があるため、そのまま太陽電池セルに使用した場合、従来の太陽電池セル製造プロセスが適用できない。そこで、製造した板状半導体をウエハ状に切断する必要がある。
<Solar cell manufacturing method>
For example, as shown in FIG. 4 (A), the produced plate-like semiconductor has a plate-like semiconductor that grows on a slit portion and a side portion in front of the immersion direction that is continuous with the main surface of the plate-like semiconductor. When used for battery cells, conventional solar cell manufacturing processes cannot be applied. Therefore, it is necessary to cut the manufactured plate semiconductor into wafers.
図11は板状半導体のスリット部を切断している図である。この時レーザを用いることで短時間で切断を行なうことができる。また、発電に寄与しないスリット部を含んでいると太陽電池特性が低下するため、切断することで同一の面積内で高い出力を得ることができる。 FIG. 11 is a view in which the slit portion of the plate-like semiconductor is cut. At this time, cutting can be performed in a short time by using a laser. Moreover, since a solar cell characteristic will fall when the slit part which does not contribute to electric power generation is included, a high output can be obtained within the same area by cut | disconnecting.
以下、図12を用いて、板状半導体のスリット部を切り落として得られたウエハを用いて太陽電池セルを作製する工程を説明する。 Hereafter, the process of producing a photovoltaic cell using the wafer obtained by cutting off the slit part of a plate-shaped semiconductor is demonstrated using FIG.
(a)板状半導体のスリット部を切り落として得られたウエハ30を水酸化ナトリウム水溶液などのアルカリ性のエッチング液を用いて洗浄する。
(A) The
(b)受光面となるウエハ30の表面にリン(P)系の化合物を含有したn型の不純物を塗布し、熱拡散によりn型拡散層32を形成する。
(B) An n-type impurity containing a phosphorus (P) -based compound is applied to the surface of the
(c)ウエハ30の受光面に反射防止膜33としてSiN膜をプラズマCVD法で形成する。
(C) A SiN film is formed on the light receiving surface of the
(d)ウエハ30の裏面にアルミニウムペーストをスクリーン印刷法により印刷し、乾燥させた後、焼成し、不純物となるアルミニウムを拡散させてP+層からなるBSF層(図示せず)を形成するとともに、裏面集電極36を形成するための開口部34aを形成しておく。
(D) An aluminum paste is printed on the back surface of the
(e)ウエハ30の表面上に銀ペーストをスクリーン印刷法で印刷し、受光面電極35を形成する。
(E) A silver paste is printed on the surface of the
(f)裏面集電極34の開口部34(a)に銀ペーストをスクリーン印刷法で印刷し、乾燥させたあと、焼成して裏面配線用電極36を形成する。
(F) A silver paste is printed on the opening 34 (a) of the back
(g)はんだディップを行い、受光面電極35および裏面配線用電極36の表面電極をはんだ層37で被覆し、太陽電池セル40が完成する。
(G) Solder dipping is performed, and the surface electrodes of the light receiving
本発明の板状半導体を切断して得られるウエハは、スリット部を形成することにより反りが低減されているため、スリット部がないものに比べて、バッチ処理を行う洗浄において一度に洗浄できる枚数が増えるなど、生産性が向上する。またウエハの取り扱いが容易になり、生産性が向上する。 The wafer obtained by cutting the plate-like semiconductor of the present invention is reduced in warpage by forming a slit portion, so that the number of wafers that can be cleaned at one time in batch processing is less than that without a slit portion. Increases productivity, such as In addition, handling of the wafer becomes easy and productivity is improved.
<実施例1〜3、比較例1>
(板状シリコンの作製)
比抵抗が2Ω・cmになるようにボロン濃度を調整したシリコン原料を、高純度カーボン製坩堝に保護された石英製坩堝内に入れ、図9に示すような装置内に固定した。
<Examples 1-3, Comparative Example 1>
(Production of silicon plate)
A silicon raw material whose boron concentration was adjusted so that the specific resistance was 2 Ω · cm was placed in a quartz crucible protected by a high-purity carbon crucible and fixed in an apparatus as shown in FIG.
まずチャンバー内を10-5torr程度まで真空引きし、常圧までArガスで置換し、その後Arガスを10L/minでフローしたままにした。次に、シリコン原料をヒータにより溶融するが、シリコン溶解用ヒータを10℃/minの昇温速度で1500℃まで昇温し、シリコン原料が完全に溶解したことを確認したのち、坩堝温度を1425℃に保持し、安定化を図った。図3の下地板の成長面である主面S3の温度を200℃に制御し、成長面が湯面から8mm下の部分を通過するように浸漬し、板状シリコンを成長させた。
First, the inside of the chamber was evacuated to about 10 −5 torr and replaced with Ar gas to normal pressure, and then Ar gas was allowed to flow at 10 L / min. Next, the silicon raw material is melted by a heater. The temperature of the silicon melting heater is increased to 1500 ° C. at a temperature increase rate of 10 ° C./min, and after confirming that the silicon raw material is completely dissolved, the crucible temperature is set to 1425. The temperature was maintained at 0 ° C. for stabilization. The temperature of the main surface S3, which is the growth surface of the base plate in FIG. 3, was controlled to 200 ° C., and the growth surface was immersed so as to pass a
用いた下地板の成長面は、縦180mm、横160mm、下地板の厚み30mmであり、溝の長さを10mm、20mm、30mmとした場合をそれぞれ実施例1、2、3とした。溝の幅W3は3mmとし、深さD3を10mmとした。溝の本数は5本とし、等間隔にした。図8の下地板を用い、溝の無い下地板を用いた場合を比較例1とした。 The growth surface of the base plate used was 180 mm in length, 160 mm in width, and the thickness of the base plate was 30 mm. The lengths of the grooves were set to 10 mm, 20 mm, and 30 mm, respectively. The width W3 of the groove was 3 mm, and the depth D3 was 10 mm. The number of grooves was set to be 5 and equally spaced. The case where the base plate of FIG. 8 was used and a base plate without a groove was used as Comparative Example 1.
次に、成長させた板状シリコンにおいて、下地板の成長面から成長した部分の分割されていない部分を140mm角にレーザで切断し、切断後の割れていない板状シリコンの反り量を測定した。 Next, in the grown plate-like silicon, the undivided portion of the portion grown from the growth surface of the base plate was cut into a 140 mm square with a laser, and the amount of warpage of the unbroken plate-like silicon after cutting was measured. .
その後、太陽電池のプロセスに通し、太陽電池を作製した。はじめに得られた板状シリコンの洗浄のため、水酸化ナトリウムによるアルカリエッチングを行った後、POCl3拡散によりp型下地板にn+層を形成した。板状シリコン表面に形成されているPSG膜をフッ酸で除去した後、太陽電池の受光面側となるn+層上にプラズマCVDを用いてシリコン窒化膜を形成した。次に、太陽電池の裏面側となる面に形成されているn+層を硝酸とフッ酸との混合溶液でエッチング除去し、p下地板を露出させ、その上に裏面電極およびp+層を同時に形成した。次に、受光面側の電極をスクリーン印刷法を用いて形成した。その後、半田ディップを行い、太陽電池を作製した。AM1.5、100mW/cm2の照射下にて、「結晶系太陽電池セル出力測定方法(JIS C 8913(1988))」に従って、太陽電池の特性評価を行った。 Then, the solar cell was produced through the process of the solar cell. In order to clean the obtained plate-like silicon, alkali etching with sodium hydroxide was performed, and then an n + layer was formed on the p-type base plate by POCl 3 diffusion. After removing the PSG film formed on the plate-like silicon surface with hydrofluoric acid, a silicon nitride film was formed on the n + layer on the light-receiving surface side of the solar cell using plasma CVD. Next, the n + layer formed on the back surface side of the solar cell is etched away with a mixed solution of nitric acid and hydrofluoric acid to expose the p base plate, and the back electrode and p + layer are formed thereon. Formed simultaneously. Next, an electrode on the light receiving surface side was formed by using a screen printing method. Thereafter, solder dipping was performed to produce a solar cell. Under irradiation of AM 1.5 and 100 mW / cm 2 , the solar cell was evaluated according to “Crystalline Solar Cell Output Measurement Method (JIS C 8913 (1988))”.
各条件100回浸漬した時の結果を表1に示す。ここで、140mm角の板状シリコンの枚数とは、割れによって140mm角のサイズを確保できなかった板状シリコンを除いた枚数である。表から分かるように本発明の溝を入れることにより割れが少なくチャンバーの外に取り出した時に140mm角のサイズを確保できる枚数が多いことが分かる。また、溝の長さが長いほどこの効果は大きいことが分かる。また、140mm角に切断後の反りにおいても本発明の溝を入れることにより反り量が小さくなっていることが分かる。反り量の少ない板状シリコンは、太陽電池作製プロセスが容易であった。 Table 1 shows the results when immersed 100 times in each condition. Here, the number of 140 mm square plate-like silicon is the number of sheets excluding the plate silicon that could not secure a 140 mm square size due to cracking. As can be seen from the table, by inserting the groove of the present invention, there are few cracks, and it can be seen that there are many sheets that can secure a 140 mm square size when taken out of the chamber. Moreover, it turns out that this effect is so large that the length of a groove | channel is long. It can also be seen that the amount of warpage is reduced by inserting the groove of the present invention in warping after cutting into 140 mm square. The silicon plate manufacturing process with a small amount of warpage was easy.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
30 ウエハ、32 n型拡散層、33 反射防止膜、34 裏面集電極、35 受光面電極、36 裏面配線用電極、37 はんだ層、40 太陽電池セル、111,121 坩堝、112,122 ヒータ、113 原料融液、114 坩堝台、115 断熱材、116,126 坩堝昇降用台、117 軸、118,128 固定台、123 半導体融液、124,125 坩堝保持部、127 固定脚、129 冷却器、130 関節部、131 アーム、132 熱遮蔽板、133 開口部、F1,F3 半導体製造用下地板の浸漬方向側前方の側面、S2,S4,S8 板状半導体の主面、S1,S3,S7 半導体製造用下地板の主面、W1,W3 溝の幅、D1,D3 溝の深さ、V3,V7 周辺と主面を分離する溝、C 半導体製造用下地板、S 板状半導体。 30 Wafer, 32 n-type diffusion layer, 33 Antireflection film, 34 Back surface collecting electrode, 35 Light receiving surface electrode, 36 Back surface wiring electrode, 37 Solder layer, 40 Solar cell, 111, 121 Crucible, 112, 122 Heater, 113 Raw material melt, 114 crucible base, 115 heat insulating material, 116, 126 crucible lifting base, 117 shaft, 118, 128 fixing base, 123 semiconductor melt, 124, 125 crucible holding part, 127 fixing leg, 129 cooler, 130 Joint part, 131 arm, 132 heat shielding plate, 133 opening, F1, F3 side surface in front of immersion direction of base plate for semiconductor manufacturing, S2, S4, S8 main surface of plate semiconductor, S1, S3, S7 semiconductor manufacturing Main surface of base plate for substrate, width of W1, W3 groove, depth of D1, D3 groove, groove separating V3, V7 and main surface, C base plate for semiconductor manufacturing S plate-like semiconductor.
Claims (4)
前記下地板は前記結晶成長面が浸漬方向前方部から後方部に延びる溝を有する、
半導体の製造方法。 A base plate having a crystal growth surface is immersed in the semiconductor melt, Oite method of manufacturing a semiconductor of growing semiconductor on said base plate,
The base plate has a groove in which the crystal growth surface extends from the front part to the rear part in the immersion direction.
Semiconductor manufacturing method.
前記下地板を前記半導体融液に浸漬させて、前記下地板に半導体を成長させ、The base plate is immersed in the semiconductor melt to grow a semiconductor on the base plate,
前記下地板は前記結晶成長面が浸漬方向前方部から後方部に延びる溝を有する、The base plate has a groove in which the crystal growth surface extends from the front part to the rear part in the immersion direction.
半導体製造装置。Semiconductor manufacturing equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214186A JP5213037B2 (en) | 2008-08-22 | 2008-08-22 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214186A JP5213037B2 (en) | 2008-08-22 | 2008-08-22 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050339A JP2010050339A (en) | 2010-03-04 |
JP5213037B2 true JP5213037B2 (en) | 2013-06-19 |
Family
ID=42067181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008214186A Expired - Fee Related JP5213037B2 (en) | 2008-08-22 | 2008-08-22 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5213037B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101705909B1 (en) | 2010-08-25 | 2017-02-23 | 엘지전자 주식회사 | Method and appartus of transmitting measurement report message in wireless communication system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151698A (en) * | 1986-12-16 | 1988-06-24 | Hitachi Cable Ltd | Method for liquid epitaxy |
JP4073941B2 (en) * | 2006-06-16 | 2008-04-09 | シャープ株式会社 | Substrate for solid phase sheet growth and method for producing solid phase sheet |
JP4043498B2 (en) * | 2006-06-16 | 2008-02-06 | シャープ株式会社 | Method for producing solid phase sheet |
-
2008
- 2008-08-22 JP JP2008214186A patent/JP5213037B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010050339A (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6521827B2 (en) | Sheet manufacturing method, sheet, sheet manufacturing apparatus, and solar cell | |
US7659542B2 (en) | Silicon plate, producing method thereof, and solar cell | |
JP5213037B2 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
JP4011335B2 (en) | Method for producing solid phase sheet | |
WO2007145063A1 (en) | Solid-phase sheet growing substrate and solid-phase sheet manufacturing method | |
JP4115232B2 (en) | Plate-like silicon, plate-like silicon production method, plate-like silicon production substrate and solar cell | |
JP4282278B2 (en) | Substrate, plate manufacturing method using the substrate, plate and solar cell produced from the plate | |
JP4817761B2 (en) | Method for manufacturing semiconductor ingot and solar cell element | |
JP4413050B2 (en) | Plate semiconductor, solar cell using the same, and base plate for plate semiconductor manufacturing | |
JP5133848B2 (en) | Base plate manufacturing method and base plate | |
JP4188725B2 (en) | Method for producing plate-like silicon, base plate for producing plate-like silicon, plate-like silicon and solar cell using the plate-like silicon | |
JP2005035814A (en) | Thin sheet production method and solar battery | |
JP4043498B2 (en) | Method for producing solid phase sheet | |
JP4282492B2 (en) | Plate-like silicon, method for producing the same, base plate for producing plate-like silicon, and solar cell | |
JP2007095972A (en) | Solar cell silicon substrate and its manufacturing method | |
JP2004319621A (en) | Substrate, plate-shaped body, its manufacturing method, and solar battery produced from plate-shaped body | |
JP2006062928A (en) | Semiconductor substrate and manufacturing method therefor, and photoelectric conversion element using the semiconductor substrate | |
JP5030102B2 (en) | Sheet manufacturing method and sheet manufacturing substrate | |
JP2004277239A (en) | Method for manufacturing plate-like silicon, plate-like silicon, and solar battery | |
TW202129090A (en) | Producing a ribbon or wafer with regions of low oxygen concentration | |
JP6014336B2 (en) | Silicon casting mold, silicon casting method, silicon material manufacturing method, and solar cell manufacturing method | |
JP5131860B2 (en) | Silicon sheet and solar cell | |
JP2004106394A (en) | Method for cutting plate-like silicon, cut plate-like silicon, and solar cell produced by using the same | |
JP2004262732A (en) | Substrate for manufacturing sheet-like silicon, method for manufacturing sheet-like silicon and solar battery using sheet-like silicon | |
JP2004035341A (en) | Apparatus and method for manufacturing crystal sheet, and solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |