JP5204258B2

JP5204258B2 - Method for manufacturing piezoelectric thin film resonator

Info

Publication number: JP5204258B2
Application number: JP2011066820A
Authority: JP
Inventors: 剛横山; 武坂下; 時弘西原; 勉宮下; 良夫佐藤
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2011-03-24
Filing date: 2011-03-24
Publication date: 2013-06-05
Anticipated expiration: 2023-08-27
Also published as: JP2011135618A

Description

本発明は、圧電薄膜共振子の製造方法に関し、特に空隙がフッ素系のガスによるエッチングで形成される圧電薄膜共振子の製造方法に関する。 The present invention relates to a method for manufacturing a piezoelectric thin film resonator, and more particularly to a method for manufacturing a piezoelectric thin film resonator in which voids are formed by etching with a fluorine-based gas.

近年、携帯電話に代表される移動通信機器の急速な普及により、弾性表面波（ＳｕｒｆａｃｅＡｃｏｕｓｔｉｃＷａｖｅＤｅｖｉｃｅ：ＳＡＷ）素子などによって構成される小型軽量フィルタの需要は急速に増大している。中でも弾性表面波フィルタ（以下、ＳＡＷフィルタという）は急峻なカットオフ特性を有し、小型軽量であることから、特に携帯電話におけるＲＦ（Radio
Frequency）フィルタ，ＩＦ（Intermediate Frequency）フィルタとして広く利用されている。 2. Description of the Related Art In recent years, with the rapid spread of mobile communication devices typified by mobile phones, the demand for small and lightweight filters composed of surface acoustic wave (SAW) elements and the like is rapidly increasing. Among these, a surface acoustic wave filter (hereinafter referred to as a SAW filter) has a steep cut-off characteristic, and is small and lightweight.
It is widely used as a frequency (IF) filter and an intermediate frequency (IF) filter.

ＳＡＷフィルタは、圧電性素子基板（以下、圧電基板という）と、該圧電基板の一方の主面上に設けられた櫛型電極（ＩｎｔｅｒＤｉｇｉｔａｌＴｒａｎｓｄｕｃｅｒ：ＩＤＴ）とを有して構成され、櫛型電極に印加される交流電圧に従って、圧電基板表面において特定の周波数帯域の弾性波を励起するものである。 The SAW filter includes a piezoelectric element substrate (hereinafter referred to as a piezoelectric substrate) and a comb electrode (InterDigital Transducer: IDT) provided on one main surface of the piezoelectric substrate. According to the alternating voltage applied to the piezoelectric substrate, an elastic wave in a specific frequency band is excited on the surface of the piezoelectric substrate.

このようなＳＡＷフィルタでは、櫛型電極に大きな電力が印加されると、櫛型電極自体が弾性波による基板の歪みを受けて物理的に断線してしまう。この不具合は、櫛型電極の電極指幅が細くなるほど、即ち高周波フィルタであるほど、顕著になる。 In such a SAW filter, when a large electric power is applied to the comb-shaped electrode, the comb-shaped electrode itself is physically disconnected due to the distortion of the substrate due to the elastic wave. This defect becomes more prominent as the electrode finger width of the comb-shaped electrode becomes narrower, that is, the higher the frequency filter.

このように、弾性表面波フィルタは耐電力性に難点があり、特に、アンテナ分波器などのフロントエンド部のフィルタとして用いる場合に問題がある。 As described above, the surface acoustic wave filter has a problem in power durability, and particularly has a problem when used as a filter in a front end portion of an antenna duplexer or the like.

これに対し、大きな電力の用途に適したフィルタを構成するための有力な手段としては、従来、圧電薄膜共振子（Film Bulk Acoustic
Resonator：以下、ＦＢＡＲという）が存在する。圧電薄膜共振子は、基板と、金属薄膜である上部電極及び下部電極により上下から挟まれた圧電薄膜とを有して構成され、基板に接する下部電極の下側に空隙部が設けられた構造を有する。この構成において、上部電極及び下部電極に電位差を与えると、圧電効果により、これらに挟まれた圧電薄膜がその厚み方向に振動し、電気的共振特性を示す。 On the other hand, as an effective means for constructing a filter suitable for high power applications, a piezoelectric thin film resonator (Film Bulk Acoustic) has been conventionally used.
Resonator: hereinafter referred to as FBAR). A piezoelectric thin film resonator has a substrate and a piezoelectric thin film sandwiched from above and below by an upper electrode and a lower electrode, which are metal thin films, and has a structure in which a gap is provided below the lower electrode in contact with the substrate Have In this configuration, when a potential difference is applied to the upper electrode and the lower electrode, the piezoelectric thin film sandwiched between them vibrates in the thickness direction due to the piezoelectric effect, and exhibits electrical resonance characteristics.

このような特性を有するＦＢＡＲを梯子型に接続することで、バンドパスフィルタを構成することが可能である。現在、このようなバンドパスフィルタに代表されるＦＢＡＲフィルタは、例えばＳＡＷフィルタと比べて非常に優れた耐電力性を有することが知られている。 A bandpass filter can be configured by connecting FBARs having such characteristics to a ladder type. At present, it is known that an FBAR filter represented by such a band-pass filter has extremely excellent power durability as compared with, for example, a SAW filter.

バンドパスフィルタには、通過周波数帯に対して低損失であり、通過周波数帯域外の周波数に対して大きな抑圧度であることが要求される。そこで、ＦＢＡＲを用いてバンドパスフィルタを実現する際には、上部電極と下部電極とに使用する電極材料の選択が重要な要素の一つとなる。 The band-pass filter is required to have a low loss with respect to the pass frequency band and a large degree of suppression with respect to frequencies outside the pass frequency band. Therefore, when realizing a band-pass filter using FBAR, selection of the electrode material used for the upper electrode and the lower electrode is one of the important factors.

電極材料は、抵抗が低く、且つ音響インピーダンスが大きい膜であることが必要である。従来では、以下に示すような電極構造が開示されている。 The electrode material needs to be a film having a low resistance and a large acoustic impedance. Conventionally, an electrode structure as described below has been disclosed.

例えば特許文献１には、電極材料としてモリブデン（Ｍｏ）を用いた電極構造が開示されている。モリブデン（Ｍｏ）で形成した膜は、抵抗が低く、且つ音響インピーダンスも大きいことから、これを圧電薄膜共振子に用いることで優れた共振特性を得ることができる。 For example, Patent Document 1 discloses an electrode structure using molybdenum (Mo) as an electrode material. Since a film formed of molybdenum (Mo) has low resistance and high acoustic impedance, excellent resonance characteristics can be obtained by using it for a piezoelectric thin film resonator.

しかしながら、モリブデン（Ｍｏ）はフッ素系のガスや酸系の薬品で容易にエッチングされてしまうため、下部電極の下に空隙を形成する方法が限定されてしまう。ここで、下部電極の下に空隙を設けるための幾つかの方法を以下に示す。 However, since molybdenum (Mo) is easily etched with a fluorine-based gas or an acid-based chemical, a method for forming a void under the lower electrode is limited. Here, several methods for providing a gap under the lower electrode will be described below.

その一つとしては、以下に示す特許文献２で開示されている方法である。この方法では、単結晶シリコン基板をＫＯＨ溶液などで異方性エッチングして基板裏面から貫通孔を開ける。モリブデン（Ｍｏ）はＫＯＨ溶液でエッチングされないため、この方法を用いることで、電極材料にモリブデン（Ｍｏ）を用いた場合でも、下部電極を損なうことなく、容易に空隙を形成することが可能となる。 One of them is the method disclosed in Patent Document 2 shown below. In this method, a single crystal silicon substrate is anisotropically etched with a KOH solution or the like to open a through hole from the back surface of the substrate. Since molybdenum (Mo) is not etched with a KOH solution, this method can be used to easily form voids without damaging the lower electrode even when molybdenum (Mo) is used as the electrode material. .

別の方法としては、以下に示す特許文献３で開示されている方法が存在する。この方法では、基板上に形成した窪みに犠牲層を堆積し、下部電極，圧電薄膜及び上部電極を成膜した後に、この犠牲層を除去する。より具体的に説明すると、第１の工程として、例えばシリコン（Ｓｉ）基板表面にエッチングにより窪みを形成する。次に第２の工程として、シリコン基板表面に熱酸化膜を形成する。これは犠牲層として使用するＰＳＧ（燐石英ガラス）中の燐（Ｐ）がシリコン（Ｓｉ）中へ拡散することを防止するためである。このように熱酸化膜を形成すると、第３の工程として、ＰＳＧを堆積して犠牲層を形成する。次に第４の工程として、堆積した犠牲層の表面に研磨及びクリーニングを用いてミラー仕上げを行うことで、窪み以外の犠牲層を除去する。続いて第５の工程として、シリコン基板表面に面一に露出した犠牲層を含むシリコン基板表面に下部電極，圧電薄膜及び上部電極を順次堆積し、最後に第６の工程として、犠牲層を除去する。これにより、下部電極の下に空隙が形成される。尚、第６の工程における犠牲層（ＰＳＧ）の除去には、例えば希釈Ｈ₂Ｏ：ＨＦ溶液を用いることが可能である。これにより、非常に高いエッチング割合でＰＳＧをエッチングできるため、電極材料にモリブデン（Ｍｏ）を用いた場合でも、下部電極の下に空隙を設けることが可能である。 As another method, there is a method disclosed in Patent Document 3 shown below. In this method, a sacrificial layer is deposited in a depression formed on a substrate, and after the lower electrode, piezoelectric thin film, and upper electrode are formed, the sacrificial layer is removed. More specifically, as a first step, for example, a recess is formed on the surface of a silicon (Si) substrate by etching. Next, as a second step, a thermal oxide film is formed on the silicon substrate surface. This is to prevent phosphorus (P) in PSG (phosphorus quartz glass) used as a sacrificial layer from diffusing into silicon (Si). When the thermal oxide film is thus formed, PSG is deposited as a third step to form a sacrificial layer. Next, as a fourth step, the surface of the deposited sacrificial layer is mirror-finished using polishing and cleaning, so that the sacrificial layer other than the depression is removed. Subsequently, as a fifth step, a lower electrode, a piezoelectric thin film, and an upper electrode are sequentially deposited on the surface of the silicon substrate including the sacrificial layer exposed flush with the surface of the silicon substrate. Finally, as the sixth step, the sacrificial layer is removed. To do. Thereby, an air gap is formed under the lower electrode. For example, a diluted H ₂ O: HF solution can be used for removing the sacrificial layer (PSG) in the sixth step. Thereby, since PSG can be etched at a very high etching rate, even when molybdenum (Mo) is used as an electrode material, it is possible to provide a gap below the lower electrode.

米国特許第５５８７６２０号明細書US Pat. No. 5,587,620 特開平６−２０４７７６号公報Japanese Patent Laid-Open No. 6-204776 特開２０００−６９５９４号公報JP 2000-69594 A

しかしながら、特許文献２が開示するところの方法で貫通孔を開けた基板は、機械的強度が非常に弱い。このため、製造歩留りが低下するとともに、ウェハからのダイシング工程やパッケージへの実装工程において非常に困難を伴ってしまうという問題が存在する。また、異方性エッチングでは約５５°の傾斜角を持つ貫通孔が形成されるため、共振子を近づけて梯子型接続することが困難であり、素子の小型化の面で不利となるという問題も存在する。 However, a substrate having a through-hole formed by the method disclosed in Patent Document 2 has very low mechanical strength. For this reason, there is a problem that the manufacturing yield is lowered and the dicing process from the wafer and the mounting process on the package are extremely difficult. Further, since a through hole having an inclination angle of about 55 ° is formed in anisotropic etching, it is difficult to make a resonator-type connection by bringing the resonator close to each other, which is disadvantageous in terms of miniaturization of the element. Is also present.

更に、特許文献３が開示するところの方法は、工程数が非常に多く、低コストでの製造が難しい。しかも、スラリ残り等のような問題が多い研磨工程を含んでいるため、歩留りが低いという問題も存在する。 Furthermore, the method disclosed in Patent Document 3 has a very large number of steps and is difficult to manufacture at a low cost. In addition, there is a problem that the yield is low because the polishing process includes many problems such as slurry remaining.

そこで本発明は、上記のような問題を鑑み、優れた特性を有し、且つ製造が容易で歩留りの高い、安価で小型化された圧電薄膜共振子の製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a method for manufacturing an inexpensive and miniaturized piezoelectric thin film resonator having excellent characteristics, easy manufacturing, high yield, and low yield. .

また、本発明は、基板上に下部電極を形成する第１の工程と、前記下部電極を覆うように前記基板上に窒化アルミニウムの圧電薄膜を形成する第２の工程と、前記圧電薄膜上に上部電極を形成する第３の工程とを有する圧電薄膜共振子の製造方法であって、前記第１の工程は、前記下部電極より柔らかい材料による薄膜層と、該薄膜層上にルテニウム又はルテニウム合金の層を含む前記下部電極を形成する工程を含み、前記第３の工程は、ルテニウム又はルテニウム合金の層を含む前記上部電極を形成する工程を含み、前記製造方法は更に、前記薄膜層が露出する空隙を形成する工程を含み、前記第１の工程は、スパッタ圧力が０．５Ｐａ以上のスパッタリング方法を用いて前記ルテニウム又はルテニウム合金の層を形成することにより、前記ルテニウム又はルテニウム合金の層の内部応力が３ＧＰａ以下となるように電極の形成を行うことを特徴とする圧電薄膜共振子の製造方法である。ルテニウム又はルテニウム合金及び上記薄膜層は、一般的にエッチングで使用されるフッ素系のガスや酸系の薬品に対して安定である、すなわちエッチングされにくいという特性を有するため、下部電極と上部電極にルテニウム又はルテニウム合金の層を含め、下部電極に前記薄膜層を設けることで、例えば空隙を形成する際のエッチングによる第１の電極の損傷を低減することが可能となり、圧電薄膜共振子の歩留りを向上させることが可能となる。また、同様の理由により、特別な工程やエッチング方法やガス若しくは薬品等を使用する必要がないため、製造が容易で且つ製造コストが安価となる。更に、側面が基板の主面に対して略垂直方向となるように空隙を形成することが可能であるため、複数の共振子が近接したレイアウトとすることが可能となり、結果として小型化されたデバイスを製造することが可能となる。また、このようにして製造された圧電薄膜共振子は、低損失で且つ反共振特性に優れている。また、内部応力が例えば３ＧＰａより大きいルテニウム又はルテニウムの層を含んで構成された圧電薄膜共振子は、高周波な入力信号を印加した際に破壊する可能性が大きい。また、スパッタリング時のスパッタ圧力が０．５Ｐａより小さい条件下で成膜したルテニウム膜は内部応力が大きい。このため、スパッタリング時のスパッタ圧力を０．５Ｐａ以上とすることで、ルテニウム又はルテニウム合金の層における内部圧力を低減する。これにより、破損する確立が小さい圧電薄膜共振子を製造することができる。 The present invention also includes a first step of forming a lower electrode on the substrate, a second step of forming a piezoelectric thin film of aluminum nitride on the substrate so as to cover the lower electrode, and the piezoelectric thin film on the piezoelectric thin film. A method of manufacturing a piezoelectric thin film resonator including a third step of forming an upper electrode, wherein the first step includes a thin film layer made of a material softer than the lower electrode, and ruthenium or a ruthenium alloy on the thin film layer. Forming the lower electrode including the layer, and the third step includes forming the upper electrode including a layer of ruthenium or a ruthenium alloy, and the manufacturing method further includes exposing the thin film layer. The first step is performed by forming the ruthenium or ruthenium alloy layer by using a sputtering method with a sputtering pressure of 0.5 Pa or more. The internal stress of the ruthenium or ruthenium-alloy layer is the method for manufacturing a piezoelectric thin-film resonator and performs formation of an electrode so as to 3GPa or less. Ruthenium or ruthenium alloy and the above-mentioned thin film layer are stable to fluorine-based gas and acid-based chemicals generally used in etching, that is, have a characteristic that they are not easily etched. By providing the thin film layer on the lower electrode including the ruthenium or ruthenium alloy layer, for example, it becomes possible to reduce the damage of the first electrode due to etching when forming the void, and the yield of the piezoelectric thin film resonator can be reduced. It becomes possible to improve. Further, for the same reason, it is not necessary to use a special process, etching method, gas, chemicals, or the like, so that the manufacturing is easy and the manufacturing cost is low. Furthermore, since the gap can be formed so that the side surface is substantially perpendicular to the main surface of the substrate, a layout in which a plurality of resonators are close to each other can be achieved, resulting in miniaturization. A device can be manufactured. In addition, the piezoelectric thin film resonator manufactured in this way has low loss and excellent anti-resonance characteristics. In addition, a piezoelectric thin film resonator that includes a ruthenium or ruthenium layer having an internal stress greater than 3 GPa, for example, has a high possibility of breaking when a high-frequency input signal is applied. Further, the ruthenium film formed under the condition that the sputtering pressure during sputtering is less than 0.5 Pa has a large internal stress. For this reason, the internal pressure in the layer of ruthenium or a ruthenium alloy is reduced by setting the sputtering pressure at the time of sputtering to 0.5 Pa or more. As a result, a piezoelectric thin film resonator that is less likely to break can be manufactured.

前記製造方法は、前記第１の工程が（００２）方向を主軸とする配向性を有する前記ルテニウム又はルテニウム合金の層を形成し、前記第２の工程が（００２）方向を主軸とする配向性を有する前記窒化アルミニウムの層を形成する構成とすることができる。圧電薄膜の配向性を（００２）方向とすることで、良好な共振特性を示す圧電薄膜共振子を得ることができる。但し、圧電薄膜の配向性は、この下に形成された下部電極の配向性に大きく依存する。従って、下部電極の配向性を（００２）方向とすることで、容易に圧電薄膜の配向性を（００２）方向とすることができ、結果として良好な共振特性を示す圧電薄膜共振子を得ることができる。 In the manufacturing method, the first step forms the ruthenium or ruthenium alloy layer having an orientation with the (002) direction as the main axis, and the second step has an orientation with the (002) direction as the main axis. The aluminum nitride layer may be formed. By setting the orientation of the piezoelectric thin film to the (002) direction, a piezoelectric thin film resonator exhibiting good resonance characteristics can be obtained. However, the orientation of the piezoelectric thin film largely depends on the orientation of the lower electrode formed thereunder. Therefore, by setting the orientation of the lower electrode in the (002) direction, the orientation of the piezoelectric thin film can be easily set in the (002) direction, and as a result, a piezoelectric thin film resonator having good resonance characteristics can be obtained. Can do.

また、前記空隙を形成する工程は、前記薄膜層の全体が前記空隙に露出するように前記空隙を形成する構成とすることができる。 Further, the step of forming the gap may be configured to form the gap so that the entire thin film layer is exposed to the gap.

本発明によれば、優れた特性を有し、且つ製造が容易で歩留りの高い、安価で小型化された圧電薄膜共振子の製造方法を実現することができる。 According to the present invention, it is possible to realize a method of manufacturing an inexpensive and downsized piezoelectric thin film resonator having excellent characteristics, easy manufacturing, high yield, and low cost.

本発明の実施例１によるＦＢＡＲ１Ａの基本構成を示す図であり、（ａ）はＦＢＡＲ１Ａの平面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。It is a figure which shows the basic composition of FBAR1A by Example 1 of this invention, (a) is a top view of FBAR1A, (b) is AA sectional drawing of (a). 本発明の実施例１によるＦＢＡＲ１Ａの製造方法を示す図である（１）。It is a figure which shows the manufacturing method of FBAR1A by Example 1 of this invention (1). 本発明の実施例１によるＦＢＡＲ１Ａの製造方法を示す図である（２）。It is a figure which shows the manufacturing method of FBAR1A by Example 1 of this invention (2). 本発明の実施例１によるＦＢＡＲ１Ａの減衰極における抑圧を示す図である。It is a figure which shows suppression in the attenuation pole of FBAR1A by Example 1 of this invention. 本発明の実施例１によるバンドパスフィルタ１０の構成を示す平面図である。It is a top view which shows the structure of the band pass filter 10 by Example 1 of this invention. 図５に示すバンドパスフィルタ１０のＡ’−Ａ’断面図である。It is A'-A 'sectional drawing of the band pass filter 10 shown in FIG. 図５及び図６に示すバンドパスフィルタ１０の等価回路を示す回路図である。FIG. 7 is a circuit diagram showing an equivalent circuit of the bandpass filter 10 shown in FIGS. 5 and 6. 本発明の実施例２によるＦＢＡＲ１Ｂの基本構成を示す図であり、（ａ）はＦＢＡＲ１Ｂの平面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。It is a figure which shows the basic composition of FBAR1B by Example 2 of this invention, (a) is a top view of FBAR1B, (b) is BB sectional drawing of (a). 本発明の実施例２によるＦＢＡＲ１Ｂの共振特性（Ｓ（２，１））を示す図である。It is a figure which shows the resonance characteristic (S (2, 1)) of FBAR1B by Example 2 of this invention. 本発明の実施例３によるＦＢＡＲ１Ｃの基本構成を示す図であり、（ａ）はＦＢＡＲ１Ｃの平面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図である。It is a figure which shows the basic composition of FBAR1C by Example 3 of this invention, (a) is a top view of FBAR1C, (b) is CC sectional drawing of (a). 本発明の実施例３によるＦＢＡＲ１Ｃの製造方法を示す図である（１）。It is a figure which shows the manufacturing method of FBAR1C by Example 3 of this invention (1). 本発明の実施例３によるＦＢＡＲ１Ｃの製造方法を示す図である（２）。It is a figure which shows the manufacturing method of FBAR1C by Example 3 of this invention (2). 本発明の実施例３によるＦＢＡＲ１Ｃの共振特性（Ｓ（２，１））を示す図である。It is a figure which shows the resonance characteristic (S (2, 1)) of FBAR1C by Example 3 of this invention. 本発明の実施例４におけるルテニウム膜の弾性率と減衰極の抑圧との関係を示すグラフである。It is a graph which shows the relationship between the elasticity modulus of the ruthenium film | membrane in Example 4 of this invention, and suppression of an attenuation pole.

以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

まず、本発明による実施例１について図面を用いて詳細に説明する。図１に、本実施例による圧電薄膜型共振子（ＦＢＡＲ）１Ａの基本構成を示す。尚、図１において、（ａ）はＦＢＡＲ１Ａの平面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 First, Embodiment 1 according to the present invention will be described in detail with reference to the drawings. FIG. 1 shows a basic configuration of a piezoelectric thin film resonator (FBAR) 1A according to this embodiment. In FIG. 1, (a) is a plan view of the FBAR 1A, and (b) is a cross-sectional view taken along the line AA of (a).

図１（ａ）及び（ｂ）に示すように、ＦＢＡＲ１Ａは、基板１１の一方の主面上に圧電薄膜１２が形成された構成を有する。基板１１には例えばシリコン（Ｓｉ）基板を用いる。圧電薄膜１２における共振子を形成する領域には、この圧電薄膜１２を上下から挟む位置に下部電極１３及び上部電極１４が形成される。基板１１には空隙（キャビティ）１５が形成されており、下部電極１３の全面はこの空隙１５に面している。空隙１５は、下部電極１３及び上部電極１４に高周波信号を印加した際に、圧電薄膜１２の振動が妨げられないようにするためである。 As shown in FIGS. 1A and 1B, the FBAR 1 A has a configuration in which a piezoelectric thin film 12 is formed on one main surface of a substrate 11. For example, a silicon (Si) substrate is used as the substrate 11. In the region where the resonator is formed in the piezoelectric thin film 12, a lower electrode 13 and an upper electrode 14 are formed at positions where the piezoelectric thin film 12 is sandwiched from above and below. A space (cavity) 15 is formed in the substrate 11, and the entire surface of the lower electrode 13 faces the space 15. The air gap 15 is for preventing vibration of the piezoelectric thin film 12 from being hindered when a high frequency signal is applied to the lower electrode 13 and the upper electrode 14.

このような構成において、優れた共振特性及び製造の容易化を実現するために、圧電薄膜１２並びにこれを挟む下部電極１３及び上部電極１４を以下のようにする。 In such a configuration, the piezoelectric thin film 12 and the lower electrode 13 and the upper electrode 14 sandwiching the piezoelectric thin film 12 are as follows in order to realize excellent resonance characteristics and easy manufacturing.

圧電薄膜１２には、例えばチタン酸鉛（ＰｂＴｉＯ₃），ＰＺＴ，窒化アルミニウム（ＡｌＮ）等の薄膜を用いることができるが、好ましくはＡｌＮの薄膜を用いると良い。これは、ＰｂＴｉＯ₃やＰＺＴが３元素以上と成分数が多いことに加え、鉛（Ｐｂ）が拡散するという問題もあり、組成のコントロールが非常に難しく、且つ量産性に乏しいという欠点が存在するためである。これに対し、ＡｌＮは２元素と成分数が少なく、且つ鉛が拡散するという問題も持たないため、これを用いることで、製造方法の容易化及び歩留りの向上が可能となる。 For the piezoelectric thin film 12, for example, a thin film of lead titanate (PbTiO ₃ ), PZT, aluminum nitride (AlN) or the like can be used, but an AlN thin film is preferably used. This is due to the fact that PbTiO ₃ and PZT have a large number of components such as three or more elements and lead (Pb) diffuses, so that there is a drawback that the composition is very difficult to control and the mass productivity is poor. Because. On the other hand, since AlN has two elements and a small number of components and does not have the problem of lead diffusion, the use of this makes it possible to facilitate the manufacturing method and improve the yield.

また、本実施例において、例えば下部電極１３及び上部電極１４の膜厚の和ｄ１と圧電薄膜１２の膜厚ｄ２との比ｄ１／ｄ２が、１／１２以上１以下の範囲に含まれるように構成することで、ＦＢＡＲ１Ａの通過周波数帯域を１００ＭＨｚから１０ＧＨｚに含まれる周波数帯域の一部とすることができる。 In this embodiment, for example, the ratio d1 / d2 between the sum d1 of the film thicknesses of the lower electrode 13 and the upper electrode 14 and the film thickness d2 of the piezoelectric thin film 12 is included in the range of 1/12 or more and 1 or less. By configuring, the pass frequency band of the FBAR 1A can be part of the frequency band included in 100 MHz to 10 GHz.

ここで、圧電薄膜１２のパターニングや空隙１５の形成には、通常ＡｌＮ（圧電薄膜１２）又はシリコン（基板１１）のエッチングに適したフッ素系のガス或いは酸系の薬品が利用される。しかしながら、モリブデン（Ｍｏ）等のような通常使用される電極材料の中には、フッ素系のガスや酸系の薬品に弱い、すなわちこれらで容易にエッチングされてしまうものが存在する。そこで本実施例では、フッ素系のガス或いは酸系の薬品に強い電極材料としてルテニウム又はルテニウム合金を使用し、下部電極と上部電極の少なくとも一方にルテニウム又はルテニウム合金の薄膜層を含む構成とした。下部電極と上部電極の少なくとも一方にルテニウム又はルテニウム合金の薄膜層を含む構成とは、具体的には、下部電極と上部電極のどちらから一方又は両方をルテニウム又はルテニウム合金の単層膜で形成する構成や、下部電極と上部電極のどちらから一方又は両方を多層膜で形成し、この多層膜内にルテニウム又はルテニウム合金の膜を含む構成を意味している。 Here, for the patterning of the piezoelectric thin film 12 and the formation of the gap 15, a fluorine-based gas or an acid-based chemical suitable for etching AlN (piezoelectric thin film 12) or silicon (substrate 11) is usually used. However, some commonly used electrode materials, such as molybdenum (Mo), are vulnerable to fluorine-based gases and acid-based chemicals, that is, those that are easily etched by these. Therefore, in this embodiment, ruthenium or a ruthenium alloy is used as an electrode material resistant to fluorine-based gas or acid-based chemicals, and at least one of the lower electrode and the upper electrode includes a thin film layer of ruthenium or ruthenium alloy. Specifically, a configuration in which at least one of the lower electrode and the upper electrode includes a thin film layer of ruthenium or a ruthenium alloy, specifically, one or both of the lower electrode and the upper electrode are formed as a single layer film of ruthenium or a ruthenium alloy. This means a configuration in which one or both of the lower electrode and the upper electrode are formed as a multilayer film, and a ruthenium or ruthenium alloy film is included in the multilayer film.

尚、ルテニウム合金とは、ルテニウムを主成分とした材料であり、例えばルテニウムに銅（Ｃｕ）が２％程度含まれた合金や、ルテニウムにアルミニウム（Ａｌ）が２％程度含まれた合金、ルテニウムにクロム（Ｃｒ）が２％程度含まれた合金等である。 The ruthenium alloy is a material containing ruthenium as a main component, for example, an alloy containing about 2% of copper (Cu) in ruthenium, an alloy containing about 2% of aluminum (Al) in ruthenium, or ruthenium. And an alloy containing about 2% of chromium (Cr).

また、下部電極１３及び上部電極１４の抵抗は共振特性の損失に寄与し、同じく下部電極１３及び上部電鏡１４の音響インピーダンスは反共振特性に寄与するものである。そこで、本発明者らは、良好な共振特性及び反共振特性を得るために、下部電極１３及び／又は上部電極１４を以下のような条件を満足するように制御することを見いだした。 Further, the resistance of the lower electrode 13 and the upper electrode 14 contributes to loss of resonance characteristics, and the acoustic impedance of the lower electrode 13 and the upper mirror 14 also contributes to anti-resonance characteristics. Therefore, the present inventors have found that the lower electrode 13 and / or the upper electrode 14 are controlled so as to satisfy the following conditions in order to obtain good resonance characteristics and anti-resonance characteristics.

先ず、下部電極１３及び上部電極１４の比抵抗は入力信号が損失する要因となるため、十分小さな値、例えば５０μΩ・ｃｍ以下となるように制御する。この条件を満足することで、高周波信号である入力信号の損失を低減し、良好な共振特性を得ることができる。尚、その下限は、例えば１μΩ・ｃｍとすることができる。 First, since the specific resistance of the lower electrode 13 and the upper electrode 14 causes a loss of the input signal, it is controlled to be a sufficiently small value, for example, 50 μΩ · cm or less. By satisfying this condition, it is possible to reduce the loss of the input signal, which is a high-frequency signal, and obtain good resonance characteristics. The lower limit can be set to 1 μΩ · cm, for example.

また、下部電極１３及び上部電極１４の音響インピーダンスは、良好な反共振特性を得るために大きくする必要がある。ここで、音響インピーダンスは弾性率と密度との積の平方根で表される。すなわち、弾性率の大きな膜は音響インピーダンスが大きい。従って、弾性率の大きな電極膜を下部電極１３及び上部電極１４に用いることで、反共振特性の優れた共振子を得ることができる。例えば弾性率が４×１０¹¹Ｎ／ｍ以上の電極膜を用いて下部電極１３及び／又は上部電極１４を形成することで良好な反共振特性を得ることができる。 Further, the acoustic impedance of the lower electrode 13 and the upper electrode 14 needs to be increased in order to obtain good anti-resonance characteristics. Here, the acoustic impedance is expressed by the square root of the product of elastic modulus and density. That is, a film having a large elastic modulus has a large acoustic impedance. Therefore, by using an electrode film having a large elastic modulus for the lower electrode 13 and the upper electrode 14, a resonator having excellent anti-resonance characteristics can be obtained. For example, good anti-resonance characteristics can be obtained by forming the lower electrode 13 and / or the upper electrode 14 using an electrode film having an elastic modulus of 4 × 10 ¹¹ N / m or more.

本実施例で使用するルテニウムやルテニウム合金は一般的に使用される電極材料に比べて抵抗が小さく且つ音響インピーダンスが大きい特性を有するため、容易に上記の条件を満足する電極膜を得ることができる。すなわち、本実施例では、ルテニウム及びルテニウム合金の少なくとも一方よりなる膜を一部に含む電極膜を用いて下部電極１３及び上部電極１４の少なくとも一方を形成することで、良好な共振特性及び反共振特性を示すＦＢＡＲを得ることが可能となる。 Since ruthenium and ruthenium alloys used in this embodiment have characteristics of lower resistance and higher acoustic impedance than commonly used electrode materials, it is possible to easily obtain an electrode film that satisfies the above conditions. . That is, in this embodiment, by forming at least one of the lower electrode 13 and the upper electrode 14 by using an electrode film partially including a film made of at least one of ruthenium and a ruthenium alloy, good resonance characteristics and anti-resonance are achieved. It is possible to obtain an FBAR indicating the characteristics.

但し、圧電薄膜１２としてＡｌＮを用いた場合、良好な共振特性を得るうえで、これが（００２）配向を示すことが重要となる。圧電薄膜１２を（００２）配向とするためには、下部電極１３の配向性が鍵となる。これは、圧電薄膜１２が下部電極１３の上に形成されることから、圧電薄膜１２の配向性に下部電極１３の配向性が大きく影響するためである。そこで、下部電極１３を圧電薄膜１２と同様に（００２）方向を主軸とする配向にする。これにより、良好な（００２）配向を示すＡｌＮの薄膜を得ることができる。 However, when AlN is used as the piezoelectric thin film 12, it is important that this exhibits (002) orientation in order to obtain good resonance characteristics. In order to make the piezoelectric thin film 12 have the (002) orientation, the orientation of the lower electrode 13 is the key. This is because the orientation of the lower electrode 13 greatly affects the orientation of the piezoelectric thin film 12 because the piezoelectric thin film 12 is formed on the lower electrode 13. Therefore, the lower electrode 13 is oriented with the (002) direction as the main axis, like the piezoelectric thin film 12. As a result, an AlN thin film exhibiting a good (002) orientation can be obtained.

また、図１（ｂ）に示すように、下部電極１３の下には空隙１５が形成される。この際、下部電極１３及び圧電薄膜１２の土台として使用された基板１１は、前述したように、フッ素系のガスやバッファードフッ酸等の酸系の薬品でエッチングされるが、ルテニウムやルテニウム合金はこのフッ素系のガスや酸系の薬品に対して非常に安定であるため、これの膜を用いて下部電極１３を形成することで、下部電極１３がエッチングされることを防止でき、安定してＦＢＡＲ１Ａを製造することができる。 Further, as shown in FIG. 1B, a gap 15 is formed under the lower electrode 13. At this time, the substrate 11 used as the base of the lower electrode 13 and the piezoelectric thin film 12 is etched with an acid-based chemical such as a fluorine-based gas or buffered hydrofluoric acid as described above, but ruthenium or a ruthenium alloy. Is very stable against this fluorine-based gas and acid-based chemicals. Therefore, by forming the lower electrode 13 using this film, the lower electrode 13 can be prevented from being etched and stable. FBAR1A can be manufactured.

特に、基板１１をシリコン基板で形成した場合であって、基板１１主面に対して垂直方向に基板１１をドライエッチングする方法（換言すれば、基板１１主面に対して垂直方向に基板１１をドライエッチングすることで空隙１５の側面を基板１１の主面に対して略垂直に形成する方法）ではフッ素系のガスが用いられるが、このような場合でも下部電極１３にルテニウム又はルテニウム合金よりなる電極膜を用いることで、容易に空隙１５を形成することができ、下部電極１３がエッチングされてしまうことに起因する歩留りの低下を抑制することが可能となる。 In particular, when the substrate 11 is formed of a silicon substrate, a method of dry etching the substrate 11 in a direction perpendicular to the main surface of the substrate 11 (in other words, the substrate 11 is formed in a direction perpendicular to the main surface of the substrate 11). Fluorine-based gas is used in the method of forming the side surface of the gap 15 approximately perpendicularly to the main surface of the substrate 11 by dry etching. Even in such a case, the lower electrode 13 is made of ruthenium or a ruthenium alloy. By using the electrode film, the gap 15 can be easily formed, and it is possible to suppress a decrease in yield due to the etching of the lower electrode 13.

以上のように、ルテニウムやルテニウム合金は、フッ素系のガスや酸系の薬品に対して安定しているため、基板１１に空隙１５を形成する際にＫＯＨ溶液等を用いた異方性エッチングを使用する必要がない。このため、空隙１５の側面を基板１１の主面に対して略垂直な面とすることが可能な、フッ素系のガスを用いたドライエッチングを使用することができる。従って、空隙１５の側面が基板１１の主面に対して傾いてしまう異方性エッチングを用いた場合よりも、共振子を近づけてレイアウトすることが可能となり、結果としてデバイスの小型化が可能となる。この他、空隙１５を形成するための犠牲層を形成する工程や、この犠牲層を研磨する工程等を必要としないため、製造の容易化と製造コストの低減とが可能となる。 As described above, ruthenium and ruthenium alloys are stable against fluorine-based gas and acid-based chemicals. Therefore, anisotropic etching using a KOH solution or the like is performed when forming the void 15 in the substrate 11. There is no need to use it. For this reason, it is possible to use dry etching using a fluorine-based gas that can make the side surface of the gap 15 a surface substantially perpendicular to the main surface of the substrate 11. Therefore, the resonator can be laid out closer to the layout than in the case of using anisotropic etching in which the side surface of the gap 15 is inclined with respect to the main surface of the substrate 11, and as a result, the device can be miniaturized. Become. In addition, since a step of forming a sacrificial layer for forming the void 15 and a step of polishing the sacrificial layer are not required, manufacturing can be facilitated and manufacturing cost can be reduced.

但し、例えば基板１１に予め犠牲層を形成しておき、この上に下部電極１３，圧電薄膜１２及び上部電極１４を形成した後、犠牲層を除去することで空隙１５を形成する方法を用いた場合でも、ルテニウム若しくはルテニウム合金よりなる電極膜を用いることで、同様に下部電極１３がエッチングされることを防止でき、歩留りが低下することなく、安定して製造することができる。また、圧電薄膜１２のパターニングにおいてウェットエッチングを用いた場合でも、ルテニウム若しくはルテニウム合金よりなる電極膜はエッチングされないため、歩留りが低下することがなく、安定して製造することができる。更に、圧電薄膜１２のパターニングにドライエッチングを用いた場合でも同様の効果が得られる。 However, for example, a method is used in which a sacrificial layer is formed in advance on the substrate 11, the lower electrode 13, the piezoelectric thin film 12, and the upper electrode 14 are formed thereon, and then the sacrificial layer is removed to form the void 15. Even in this case, by using an electrode film made of ruthenium or a ruthenium alloy, the lower electrode 13 can be similarly prevented from being etched, and can be stably manufactured without lowering the yield. Even when wet etching is used for patterning the piezoelectric thin film 12, the electrode film made of ruthenium or a ruthenium alloy is not etched, so that the yield does not decrease and the electrode film can be manufactured stably. Further, the same effect can be obtained even when dry etching is used for patterning the piezoelectric thin film 12.

尚、本実施例において、空隙１５は、下部電極１３を完全に露出させる程度の大きさに形成する必要がある。すなわち下部電極１３下の基板１１は全てエッチングにより除去される。これにより、基板１１が励振の妨げになることを防止できる。但し、圧電薄膜１２は、これを基板１１上に固定しておくために、空隙１５の大きさよりも大きくする必要がある。 In this embodiment, the gap 15 needs to be formed to a size that allows the lower electrode 13 to be completely exposed. That is, all the substrate 11 under the lower electrode 13 is removed by etching. Thereby, it can prevent that the board | substrate 11 becomes the obstruction of excitation. However, the piezoelectric thin film 12 needs to be larger than the size of the gap 15 in order to fix it on the substrate 11.

次に、本実施例によるＦＢＡＲ１Ａの製造方法について図面を用いて詳細に説明する。尚、以下の説明では、上部電極１４を上からルテニウム（Ｒｕ）の単層膜として形成し、下部電極１３を上からモリブデン（Ｍｏ）及びアルミニウム（Ａｌ）の多層膜として形成し、圧電薄膜１２を窒化アルミニウム（ＡｌＮ）で形成し、また、基板１１にシリコン基板を用いた場合について例を挙げて説明する。 Next, a method for manufacturing FBAR 1A according to the present embodiment will be described in detail with reference to the drawings. In the following description, the upper electrode 14 is formed as a single layer film of ruthenium (Ru) from the top, the lower electrode 13 is formed as a multilayer film of molybdenum (Mo) and aluminum (Al) from the top, and the piezoelectric thin film 12 An example will be described in the case where is formed of aluminum nitride (AlN) and a silicon substrate is used as the substrate 11.

本製造方法では、先ず図２（ａ）に示すように、シリコン基板１１Ａを用い、これにおける一方の主面に、下部電極１３へパターニングするための導体膜１３Ａを例えばスパッタリング法を用いて成膜する（図２（ｂ）参照）。導体膜１３Ａは、例えばシリコン基板１１Ａ上に５０ｎｍ（ナノメートル）のアルミニウム（Ａｌ）が成膜され、この上に１００ｎｍのモリブデン（Ｍｏ）が成膜された多層構造を有する。 In this manufacturing method, first, as shown in FIG. 2A, a silicon substrate 11A is used, and a conductive film 13A for patterning to the lower electrode 13 is formed on one main surface of the silicon substrate 11A by using, for example, a sputtering method. (See FIG. 2 (b)). The conductor film 13A has a multilayer structure in which, for example, a 50 nm (nanometer) aluminum (Al) film is formed on a silicon substrate 11A, and a 100 nm molybdenum (Mo) film is formed thereon.

次に、この導体膜１３Ａ上に例えばフォトリソグラフィ技術を用いて所定形状（下部電極１３を残すための形状）のレジストを形成した後、この上から例えばドライエッチング又はウェットエッチングを用いてパターニングすることで、図２（ｃ）に示すように、所望する形状の下部電極１３を形成する。この際、その他の配線パターンやグランドパターン等も同時にパターニングすると良い。また、ドライエッチング又はウェットエッチングには、上述したようなフッ素系のガス又は酸系の薬品を用いることができる。 Next, a resist having a predetermined shape (a shape for leaving the lower electrode 13) is formed on the conductor film 13A using, for example, photolithography, and then patterned using, for example, dry etching or wet etching. Thus, as shown in FIG. 2C, the lower electrode 13 having a desired shape is formed. At this time, other wiring patterns, ground patterns, and the like may be patterned at the same time. For dry etching or wet etching, a fluorine-based gas or an acid-based chemical as described above can be used.

次に、図２（ｄ）に示すように、下部電極１３上及びシリコン基板１１Ａ上に圧電薄膜１２Ａを例えばスパッタリング法を用いて成膜し、更にその上に、図２（ｅ）に示すように、上部電極１４へパターニングするための導体層１４Ａを例えばスパッタリング法を用いて成膜する。圧電薄膜１２Ａは例えば５００ｎｍの窒化アルミニウム（ＡｌＮ）を有してなる。また、導体層１４Ａは、圧電薄膜１２Ａ上に例えば１００ｎｍのルテニウム（Ｒｕ）が成膜された単層構造を有する。 Next, as shown in FIG. 2D, a piezoelectric thin film 12A is formed on the lower electrode 13 and the silicon substrate 11A by using, for example, a sputtering method, and further, as shown in FIG. 2E. Then, a conductor layer 14A for patterning on the upper electrode 14 is formed by using, for example, a sputtering method. The piezoelectric thin film 12A includes, for example, 500 nm of aluminum nitride (AlN). The conductor layer 14A has a single layer structure in which, for example, 100 nm of ruthenium (Ru) is formed on the piezoelectric thin film 12A.

次に、この導体層１４Ａ上に例えばフォトリソグラフィ技術を用いて所定形状（上部電極１４及び圧電薄膜１２を残すための形状）のレジストを形成した後、この上からドライエッチング又はウェットエッチングを用いてパターニングすることで、所望する形状の上部電鏡１４（図３（ａ）参照）及び圧電薄膜（図３（ｂ）参照）を形成する。この際、ドライエッチング又はウェットエッチングには、上述したようなフッ素系のガス又は酸系の薬品を用いることができる。尚、この工程において、上部電極１４の形成には、リフトオフを用いてもよい。 Next, after a resist having a predetermined shape (a shape for leaving the upper electrode 14 and the piezoelectric thin film 12) is formed on the conductor layer 14A by using, for example, a photolithography technique, dry etching or wet etching is performed thereon. By patterning, the upper mirror 14 (see FIG. 3A) and the piezoelectric thin film (see FIG. 3B) having a desired shape are formed. At this time, fluorine-based gas or acid-based chemical as described above can be used for dry etching or wet etching. In this step, lift-off may be used to form the upper electrode 14.

このように下部電極１３，圧電薄膜１２及び上部電極１４を含む共振子を形成すると、最後にシリコン基板１１Ａの裏面に、例えばフォトリソグラフィ技術を用いて所定形状（空隙１５を形成するための形状）のレジストを形成し、この上からドライエッチングを行うことで、空隙１５が形成された基板１１を作製する。これにより、図１及び図３（ｃ）に示すようなＦＢＡＲ１Ａが得られる。 When the resonator including the lower electrode 13, the piezoelectric thin film 12, and the upper electrode 14 is formed in this way, finally, a predetermined shape (a shape for forming the air gap 15) is formed on the back surface of the silicon substrate 11A using, for example, a photolithography technique. The substrate 11 in which the air gap 15 is formed is produced by performing dry etching from above. Thereby, FBAR1A as shown in FIG.1 and FIG.3 (c) is obtained.

尚、空隙１５を形成する際、フッ素系のガスであるＣＦ₆によるエッチングと、Ｃ₄Ｆ₈による側壁保護膜形成とを交互に繰り返すことで、空隙１５の側面がシリコン基板１１Ａの裏面に対して略垂直となるように、空隙１５を形成することができる。但し、この方法に限らず、他の方法で形成しても良い。 When forming the gap 15, etching with CF _6, which is a fluorine-based gas, and side wall protective film formation with C ₄ F ₈ are alternately repeated, so that the side surface of the gap 15 is in contact with the back surface of the silicon substrate 11A. Thus, the gap 15 can be formed so as to be substantially vertical. However, it is not limited to this method, and other methods may be used.

また、上記において、下部電極１３及び／又は上部電極１４に含まれるルテニウム又はルテニウム合金の層は、上述したスパッタリング方法以外にも、例えば真空蒸着法や、ウェットエッチングや、イオンミリング法や、酸素ガスを含むガスを用いた反応性イオンエッチング等、若しくはこれらのうち２つ以上を組み合わせた方法を用いて形成することが可能である。尚、ウェットエッチングで形成する際のエッチング液は、例えば硝酸や硝酸２セリウム・アンモニウムを用いることができる。 In the above, the ruthenium or ruthenium alloy layer contained in the lower electrode 13 and / or the upper electrode 14 may be formed by, for example, vacuum deposition, wet etching, ion milling, oxygen gas, etc. in addition to the sputtering method described above. It is possible to form by using reactive ion etching using a gas containing hydrogen, or a method combining two or more of these. Note that nitric acid or dicerium / ammonium nitrate can be used as an etchant when forming by wet etching.

以上のような製造方法により作製されたＦＢＡＲ１Ａの減衰極における抑圧を図４に示す。尚、図４では、共振周波数が５ＧＨｚであり、励振部における下部電極１３及び上部電極１４の断面（基板１１の主面と平行な面での断面）形状が円形であり、その断面形状の半径が８０μｍ（マイクロメートル）であるＦＢＡＲ１Ａであって、上部電極１４の電極材料をアルミニウム（Ａｌ），チタン（Ｔｉ），銅（Ｃｕ），クロム（Ｃｒ），モリブデン（Ｍｏ）又はルテニウム（Ｒｕ）とした場合について、それぞれにおける減衰極の抑圧を示す。 FIG. 4 shows the suppression at the attenuation pole of the FBAR 1A manufactured by the manufacturing method as described above. In FIG. 4, the resonance frequency is 5 GHz, and the cross section of the lower electrode 13 and the upper electrode 14 (cross section in a plane parallel to the main surface of the substrate 11) in the excitation unit is circular, and the radius of the cross sectional shape FBAR1A having a thickness of 80 μm (micrometer), and the electrode material of the upper electrode 14 is aluminum (Al), titanium (Ti), copper (Cu), chromium (Cr), molybdenum (Mo) or ruthenium (Ru) In this case, the suppression of the attenuation pole is shown.

図４を参照すると分かるように、上部電極１４に用いた電極材料種類によって、ＦＢＡＲ１Ａの共振特性が大きく異なる。より詳細には、上部電極１４を音響インピーダンスの大きな電極材料で形成することで、減衰極の抑圧が大きくることが分かる。従って、音響インピーダンスの高いルテニウムを電極材料として用いることで、共振特性に優れたＦＢＡＲを作製することができる。 As can be seen from FIG. 4, the resonance characteristics of the FBAR 1 A vary greatly depending on the type of electrode material used for the upper electrode 14. More specifically, it can be seen that the suppression of the attenuation pole is increased by forming the upper electrode 14 with an electrode material having a large acoustic impedance. Therefore, by using ruthenium having high acoustic impedance as an electrode material, an FBAR having excellent resonance characteristics can be manufactured.

次に、本実施例によるＦＢＡＲ１Ａを用いて作製したバンドパスフィルタ１０の図面を用いて詳細に説明する。図５は、本実施例によるバンドパスフィルタ１０の構成を示す平面図である。また、図６は、図５に示すバンドパスフィルタ１０のＡ’−Ａ’断面図である。更に、図７は、図５及び図６に示すバンドパスフィルタ１０の等価回路を示す回路図である。 Next, the band-pass filter 10 manufactured using the FBAR 1A according to this embodiment will be described in detail with reference to the drawings. FIG. 5 is a plan view showing the configuration of the bandpass filter 10 according to the present embodiment. FIG. 6 is a cross-sectional view of the bandpass filter 10 shown in FIG. FIG. 7 is a circuit diagram showing an equivalent circuit of the bandpass filter 10 shown in FIGS.

図５及び図７に示すように、バンドパスフィルタ１０は、直列碗に接続された４つの共振子（以下、これを直列共振子という）Ｓ１〜Ｓ４と、並列碗に接続された３つの共振子（以下、これを並列共振子という）Ｐ１〜Ｐ３とを有して構成される。各々の直列共振子Ｓ１〜Ｓ４及び並列共振子Ｐ１〜Ｐ３は、図５及び図６に示すように、図１に示すＦＢＡＲ１Ａと同様の構成を有している。 As shown in FIGS. 5 and 7, the bandpass filter 10 includes four resonators (hereinafter referred to as series resonators) S1 to S4 connected in series and three resonances connected in parallel. This is configured to have children (hereinafter referred to as parallel resonators) P1 to P3. Each of the series resonators S1 to S4 and the parallel resonators P1 to P3 has the same configuration as the FBAR 1A shown in FIG. 1 as shown in FIGS.

バンドパスフィルタ１０において入力端及び出力端に設けられた直列共振子Ｓ１及びＳ４の上部電極１４は、それぞれ配線２４と接続されている。この配線２４上には、例えば金層とチタン層との積層構造を有するバンプ接続用パッド２２が形成されている。バンプ接続用パッド２２上には金属バンプ２３が形成されており、例えば図示しないパッケージのダイアタッチ面における信号出力端子又は信号入力端子に接続可能に構成されている。尚、バンドパスフィルタ１０は、パッケージのダイアタッチ面にフェイスダウンボンディングされるものとする。 The upper electrodes 14 of the series resonators S1 and S4 provided at the input end and the output end in the band pass filter 10 are connected to the wiring 24, respectively. On this wiring 24, for example, a bump connection pad 22 having a laminated structure of a gold layer and a titanium layer is formed. Metal bumps 23 are formed on the bump connection pads 22 and can be connected to signal output terminals or signal input terminals on a die attach surface of a package (not shown), for example. The band-pass filter 10 is face-down bonded to the die attach surface of the package.

また、入力端と直列共振子Ｓ１との間の配線２４は分岐され、並列共振子Ｐ１の上部電極１４が接続されている。並列共振子Ｐ１における下部電極１３は、圧電薄膜１２下部以外の領域まで延在する配線２１に接続されている。圧電薄膜１２下部以外の領域における配線２１上には、上記と同様のバンプ接続用バッド２２が形成されており、上記ダイアタッチ面におけるグランド端子に接続可能に構成されている。同様に、直列共振子Ｓ４と出力端との間の配線２４は分岐され、並列共振子Ｐ３の上部電極１４が接続されている。並列共振子Ｐ３における下部電極１３は、圧電薄膜１２下部以外の領域まで延在する配線２１に接続されている。圧電薄膜１２下部以外の領域における配線２１上には、上記と同様のバンプ接続用パッド２２が形成されおり、上記ダイアタッチ面におけるグランド端子に接続可能に構成されている。 The wiring 24 between the input end and the series resonator S1 is branched, and the upper electrode 14 of the parallel resonator P1 is connected. The lower electrode 13 in the parallel resonator P 1 is connected to a wiring 21 that extends to a region other than the lower portion of the piezoelectric thin film 12. A bump connection pad 22 similar to that described above is formed on the wiring 21 in a region other than the lower portion of the piezoelectric thin film 12, and is configured to be connectable to a ground terminal on the die attach surface. Similarly, the wiring 24 between the series resonator S4 and the output end is branched, and the upper electrode 14 of the parallel resonator P3 is connected. The lower electrode 13 in the parallel resonator P3 is connected to a wiring 21 extending to a region other than the lower portion of the piezoelectric thin film 12. A bump connection pad 22 similar to the above is formed on the wiring 21 in a region other than the lower part of the piezoelectric thin film 12, and is configured to be connectable to the ground terminal on the die attach surface.

直列共振子Ｓ１及びＳ２、並びに直列共振子Ｓ３及びＳ４は、それぞれの下部電極１３が配線２１を介して接続されている。また、直列共振子Ｓ２及びＳ３は、それぞれの上部電極１４が配線２４を介して接続されている。 Each of the series resonators S1 and S2 and the series resonators S3 and S4 has a lower electrode 13 connected via a wiring 21. Further, the upper electrodes 14 of the series resonators S 2 and S 3 are connected via a wiring 24.

直列共振子Ｓ２及びＳ３を接続する配線２４は分岐され、並列共振子Ｐ２の上部電極１４が接続されている。並列共振子Ｐ２における下部電極１３は、圧電薄膜１２下部以外の領域まで延在する配線２１に接続されている。圧電薄膜１２下部以外の領域における配線２１上には、上記と同様のバンプ接続用パッド２２が形成されており、上記ダイアタッチ面におけるグランド端子に接続可能に構成されている。 The wiring 24 connecting the series resonators S2 and S3 is branched, and the upper electrode 14 of the parallel resonator P2 is connected. The lower electrode 13 in the parallel resonator P2 is connected to a wiring 21 extending to a region other than the lower portion of the piezoelectric thin film 12. A bump connection pad 22 similar to that described above is formed on the wiring 21 in a region other than the lower portion of the piezoelectric thin film 12, and is configured to be connectable to a ground terminal on the die attach surface.

以上のように、本実施例によるＦＢＡＲ１Ａを用いてバンドパスフィルタ１０を作製することで、挿入損失が小さく且つ良好なフィルタ特性を示すバンドパスフィルタを得ることができる。 As described above, by manufacturing the bandpass filter 10 using the FBAR 1A according to the present embodiment, a bandpass filter having a small insertion loss and good filter characteristics can be obtained.

尚、上記の説明において、圧電薄膜１２はＡｌＮに代えて例えば酸化亜鉛（ＺｎＯ）を用いて形成しても良い。また、下部電極１３及び上部電極１４はルテニウム若しくはルテニウム合金に代えてイリジウム（Ｉｒ）若しくはイリジウム合金又はロジウム（Ｒｈ）若しくはロジウム合金を用いて形成しても良い。 In the above description, the piezoelectric thin film 12 may be formed using, for example, zinc oxide (ZnO) instead of AlN. The lower electrode 13 and the upper electrode 14 may be formed using iridium (Ir), iridium alloy, rhodium (Rh), or rhodium alloy instead of ruthenium or a ruthenium alloy.

次に、本発明による実施例２について図面を用いて詳細に説明する。上記した実施例１では、下部電極１３又は上部電極１４の少なくとも一方にルテニウム又はルテニウム合金の層を含む電極膜を用いた場合を例に挙げた。そこで、本実施例では、下部電極１３及び上部電極１４の両方にルテニウム又はルテニウム合金の層を含む電極膜を用いた場合を示す。尚、本実施例において、実施例１と同様の構成には、同一の符号を付すことで、その詳細な説明を省略する。 Next, a second embodiment of the present invention will be described in detail with reference to the drawings. In Example 1 described above, the case where an electrode film including a layer of ruthenium or a ruthenium alloy is used as at least one of the lower electrode 13 and the upper electrode 14 is taken as an example. Therefore, in this embodiment, a case where an electrode film including a layer of ruthenium or a ruthenium alloy is used for both the lower electrode 13 and the upper electrode 14 is shown. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図８は、本実施例によるＦＢＡＲ１Ｂの構成を示す図であり、（ａ）はＦＢＡＲ１Ｂの平面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。 8A and 8B are diagrams showing the configuration of the FBAR 1B according to the present embodiment. FIG. 8A is a plan view of the FBAR 1B, and FIG. 8B is a cross-sectional view taken along the line BB in FIG.

図８（ａ）及び（ｂ）に示すように、本実施例によるＦＢＡＲ１Ｂは、実施例１によるＦＢＡＲ１Ａにおいて、下部電極１３及び上部電極１４が、共にルテニウム又はルテニウム合金の層を含む電極膜を用いて形成された下部電極１３ｂ及び上部電極１４ｂに置き換えられている。そのほかの構成は実施例１によるＦＢＡＲ１Ａと同様である。 As shown in FIGS. 8A and 8B, the FBAR 1B according to the present embodiment uses an electrode film in which the lower electrode 13 and the upper electrode 14 both include a layer of ruthenium or a ruthenium alloy in the FBAR 1A according to the first embodiment. The lower electrode 13b and the upper electrode 14b are formed. Other configurations are the same as those of the FBAR 1A according to the first embodiment.

以上のように構成することで、本実施例によれば、圧電薄膜１２（上部電極１４ｂを含む）を作製する際のエッチング及び空隙１５を形成する際のエッチングの双方における上部電極１４ｂ及び下部電極１３ｂの損傷を抑制することが可能となるため、歩留りをより向上させることが可能となる。 With the configuration described above, according to the present embodiment, the upper electrode 14b and the lower electrode in both the etching for forming the piezoelectric thin film 12 (including the upper electrode 14b) and the etching for forming the gap 15 are performed. Since the damage of 13b can be suppressed, the yield can be further improved.

また、本実施例によるＦＢＡＲ１Ｂの共振特性（Ｓ（２，１））を図９に示す。尚、図９では、上部電極１４ｂを１００ｎｍのルテニウム膜で形成し、圧電薄膜１２を４３０ｎｍのＡｌＮ膜で形成し、下部電極１３ｂを１００ｎｍのルテニウム膜で形成した場合を例に挙げる。 FIG. 9 shows the resonance characteristics (S (2, 1)) of the FBAR 1B according to this example. FIG. 9 shows an example in which the upper electrode 14b is formed with a 100 nm ruthenium film, the piezoelectric thin film 12 is formed with a 430 nm AlN film, and the lower electrode 13b is formed with a 100 nm ruthenium film.

図９を参照すると明らかなように、ＦＢＡＲ１Ｂでは、共振点における抑圧が−３ｄＢ以下を示し、良好な共振特性を示している。これに対し、反共振点における抑圧が−２０ｄＢ以上を示し、良好な反共振特性を示している。このように、下部電極１３ｂ及び上部電極１４ｂをルテニウム又はルテニウム合金の層を含む電極膜で形成することで、良好な共振特性及び反共振特性を示すＦＢＡＲが得られる。更に、実施例１で述べたように、ルテニウム又はルテニウム合金の層を含む電極膜を用いることで、損失を低減することも可能となる。 As is apparent from FIG. 9, in the FBAR 1B, the suppression at the resonance point is −3 dB or less, indicating a good resonance characteristic. On the other hand, the suppression at the antiresonance point is -20 dB or more, indicating a good antiresonance characteristic. Thus, by forming the lower electrode 13b and the upper electrode 14b with an electrode film including a layer of ruthenium or a ruthenium alloy, an FBAR exhibiting good resonance characteristics and anti-resonance characteristics can be obtained. Further, as described in the first embodiment, the loss can be reduced by using an electrode film including a layer of ruthenium or a ruthenium alloy.

他の構成及び製造方法は、実施例１と同様であるため、ここでは説明を省略する。 Other configurations and manufacturing methods are the same as those in the first embodiment, and thus the description thereof is omitted here.

次に、本発明による実施例３について図面を用いて詳細に説明する。上記した実施例１では、下部電極１３又は上部電極１４の少なくとも一方にルテニウム又はルテニウム合金の層を含む電極膜を用いた場合を例に挙げた。これに対し、本実施例では、下部電極１３における空隙１５側に、エッチングによる下部電極１３の損傷を防止するための薄膜層を設けた場合を例に挙げる。尚、本実施例において、実施例１と同様の構成には、同一の符号を付すことで、その詳細な説明を省略する。 Next, a third embodiment of the present invention will be described in detail with reference to the drawings. In Example 1 described above, the case where an electrode film including a layer of ruthenium or a ruthenium alloy is used as at least one of the lower electrode 13 and the upper electrode 14 is taken as an example. In contrast, in this embodiment, a case where a thin film layer for preventing damage to the lower electrode 13 due to etching is provided on the gap 15 side of the lower electrode 13 is taken as an example. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図１０は、本実施例によるＦＢＡＲ１Ｃの基本構成を示す図であり、（ａ）はＦＢＡＲ１Ｃの平面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図である。 FIG. 10 is a diagram showing a basic configuration of the FBAR 1C according to the present embodiment, in which (a) is a plan view of the FBAR 1C, and (b) is a cross-sectional view taken along the line CC of (a).

図１０（ａ）及び（ｂ）に示すように、本実施例によるＦＢＡＲ１Ｃは、実施例１によるＦＢＡＲ１Ａと同様の構成において、下部電極１３の下、すなわち空隙１５側に薄膜層１６が形成された構成を有する。これにより、下部電極１３が空隙１５に対して露出せず、空隙１５を形成するためのエッチングの際に下部電極１３が損傷することを防止できる。そのほかの構成は実施例１によるＦＢＡＲ１Ａと同様である。 As shown in FIGS. 10A and 10B, the FBAR 1C according to the present embodiment has the same configuration as the FBAR 1A according to the first embodiment, and the thin film layer 16 is formed below the lower electrode 13, that is, on the gap 15 side. It has a configuration. This prevents the lower electrode 13 from being exposed to the gap 15 and prevents the lower electrode 13 from being damaged during the etching for forming the gap 15. Other configurations are the same as those of the FBAR 1A according to the first embodiment.

薄膜層１６の材料としては、例えばアルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の純金属、又はアルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の合金、又はアルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の酸化物、又はアルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の窒化物等を適用することができる。但し、これらに限らず、フッ素系のガスによるエッチングに対して比較的安定した材料であれば如何なるものも適用することができる。尚、以下の説明では、薄膜層１６をアルミナ（Ａｌ₂Ｏ₃）で形成した場合を例に挙げる。 The material of the thin film layer 16 is, for example, a pure metal of aluminum (Al), copper (Cu) or chromium (Cr), an alloy of aluminum (Al), copper (Cu) or chromium (Cr), or aluminum (Al). , Copper (Cu) or chromium (Cr) oxide, aluminum (Al), copper (Cu) or chromium (Cr) nitride, or the like can be applied. However, the present invention is not limited to these, and any material can be used as long as it is a material that is relatively stable with respect to etching using a fluorine-based gas. In the following description, a case where the thin film layer 16 is formed of alumina (Al ₂ O ₃ ) is taken as an example.

以上のように構成することで、空隙１５を形成する際のエッチングによる下部電極１３の損傷を確実に防止できるため、歩留りをより向上させることが可能となる。 With the configuration as described above, it is possible to reliably prevent damage to the lower electrode 13 due to etching when the air gap 15 is formed, so that the yield can be further improved.

次に、本実施例によるＦＢＡＲ１Ｃの製造方法について図面を用いて詳細に説明する。尚、以下の説明では、薄膜層１６をアルミナで形成し、その他の構成は、図２及び図３で説明した構成と同様の構成を用いた場合について例を挙げる。 Next, the manufacturing method of FBAR1C according to the present embodiment will be described in detail with reference to the drawings. In the following description, the thin film layer 16 is formed of alumina, and the other configuration is an example in which the same configuration as the configuration described in FIGS. 2 and 3 is used.

本製造方法では、先ず図１１（ａ）に示すように、シリコン基板１１Ａを用い、これにおける一方の主面に、薄膜層１６へパターニングするための薄膜層１６Ｃと、下部電極１３へパターニングするための導体膜１３Ｃとを、例えばスパッタリング法を用いて成膜する（図１１（ｂ）参照）。薄膜層１６Ｃは、例えばシリコン基板１１Ａ上に５０ｎｍのアルミナが成膜された単層構造を有する。また、導体膜１３Ｃは、例えば薄膜層１６Ｃ上に１００ｎｍのルテニウムが成膜された単層構造を有する。 In this manufacturing method, first, as shown in FIG. 11A, a silicon substrate 11A is used, and on one main surface thereof, a thin film layer 16C for patterning to the thin film layer 16 and patterning to the lower electrode 13 are performed. The conductor film 13C is formed using, for example, a sputtering method (see FIG. 11B). The thin film layer 16C has, for example, a single layer structure in which 50 nm of alumina is formed on the silicon substrate 11A. The conductor film 13C has a single layer structure in which, for example, 100 nm of ruthenium is formed on the thin film layer 16C.

次に、この薄膜層１６Ｃ上に例えばフォトリソグラフィ技術を用いて所定形状（下部電極１３及び薄膜層１６を残すための形状）のレジストを形成した後、この上から例えばドライエッチング又はウェットエッチングを用いてパターニングすることで、図１１（ｃ）に示すように、所望する形状の薄膜層１６及び下部電極１３を形成する。この際、その他の配線パターンやグランドパターン等も同時にパターニングすると良い。また、ドライエッチング又はウェットエッチングには、上述したようなフッ素系のガス又は酸系の薬品を用いることができる。 Next, after a resist having a predetermined shape (a shape for leaving the lower electrode 13 and the thin film layer 16) is formed on the thin film layer 16C by using, for example, a photolithography technique, dry etching or wet etching is used on the resist. By patterning, the thin film layer 16 and the lower electrode 13 having a desired shape are formed as shown in FIG. At this time, other wiring patterns, ground patterns, and the like may be patterned at the same time. For dry etching or wet etching, a fluorine-based gas or an acid-based chemical as described above can be used.

次に、図１１（ｄ）に示すように、下部電極１３上及びシリコン基板１１Ａ上に圧電薄膜１２Ａを例えばスパッタリング法を用いて成膜し、更にその上に、図１１（ｅ）に示すように、上部電極１４へパターニングするための導体層１４Ａを例えばスパッタリング法を用いて成膜する。圧電薄膜１２Ａは例えば４２０ｎｍの窒化アルミニウム（ＡｌＮ）を有してなる。また、導体層１４Ａは、圧電薄膜１２Ａ上に例えば１００ｎｍのルテニウム（Ｒｕ）が成膜された単層構造を有する。 Next, as shown in FIG. 11 (d), a piezoelectric thin film 12A is formed on the lower electrode 13 and the silicon substrate 11A by using, for example, a sputtering method, and further, as shown in FIG. 11 (e). Then, a conductor layer 14A for patterning on the upper electrode 14 is formed by using, for example, a sputtering method. The piezoelectric thin film 12A has, for example, 420 nm of aluminum nitride (AlN). The conductor layer 14A has a single layer structure in which, for example, 100 nm of ruthenium (Ru) is formed on the piezoelectric thin film 12A.

次に、この導体層１４Ａ上に例えばフォトリソグラフィ技術を用いて所定形状（上部電極１４及び圧電薄膜１２を残すための形状）のレジストを形成した後、この上からドライエッチング又はウェットエッチングを用いてパターニングすることで、所望する形状の上部電鏡１４（図１２（ａ）参照）及び圧電薄膜（図１２（ｂ）参照）を形成する。この際、ドライエッチング又はウェットエッチングには、上述したようなフッ素系のガス又は酸系の薬品を用いることができる。尚、この工程において、上部電極１４の形成には、リフトオフを用いてもよい。 Next, after a resist having a predetermined shape (a shape for leaving the upper electrode 14 and the piezoelectric thin film 12) is formed on the conductor layer 14A by using, for example, a photolithography technique, dry etching or wet etching is performed thereon. By patterning, the upper mirror 14 (see FIG. 12A) and the piezoelectric thin film (see FIG. 12B) having a desired shape are formed. At this time, fluorine-based gas or acid-based chemical as described above can be used for dry etching or wet etching. In this step, lift-off may be used to form the upper electrode 14.

このように薄膜層１６，下部電極１３，圧電薄膜１２及び上部電極１４を含む共振子を形成すると、最後にシリコン基板１１Ａの裏面に、例えばフォトリソグラフィ技術を用いて所定形状（空隙１５を形成するための形状）のレジストを形成し、この上からドライエッチングを行うことで、空隙１５が形成された基板１１を作製する。これにより、図１０及び図１２（ｃ）に示すようなＦＢＡＲ１Ｃが得られる。 When the resonator including the thin film layer 16, the lower electrode 13, the piezoelectric thin film 12, and the upper electrode 14 is formed in this manner, finally, a predetermined shape (gap 15 is formed on the back surface of the silicon substrate 11A by using, for example, a photolithography technique. The substrate 11 in which the air gap 15 is formed is manufactured by performing dry etching on the resist. Thereby, FBAR1C as shown in FIG.10 and FIG.12 (c) is obtained.

また、本実施例によるＦＢＡＲ１Ｃの共振特性（Ｓ（２，１））を図１３に示す。尚、図１３では、上部電極１４を１００ｎｍのルテニウム膜で形成し、圧電薄膜１２を４２０ｎｍのＡｌＮ膜で形成し、下部電極１３を１００ｎｍのルテニウム膜で形成し、薄膜層１６を５０ｎｍのアルミナ膜で形成した場合を例に挙げる。 FIG. 13 shows the resonance characteristics (S (2, 1)) of the FBAR 1C according to this example. In FIG. 13, the upper electrode 14 is formed of a 100 nm ruthenium film, the piezoelectric thin film 12 is formed of a 420 nm AlN film, the lower electrode 13 is formed of a 100 nm ruthenium film, and the thin film layer 16 is formed of a 50 nm alumina film. Take the case of

図１３を参照すると明らかなように、ＦＢＡＲ１Ｃでは、共振点における抑圧が−３ｄＢ以下を示し、良好な共振特性を示している。これに対し、反共振点における抑圧が−２０ｄＢ以上を示し、良好な反共振特性を示している。このように、下部電極１３及び上部電極１４をルテニウム又はルテニウム合金の層を含む電極膜で形成し、下部電極１３の下に下部電極１３をエッチングから守るための薄膜層１６を設けることで、良好な共振特性及び反共振特性を示すＦＢＡＲが得られる。更に、実施例１で述べたように、ルテニウム又はルテニウム合金の層を含む電極膜を用いることで、損失を低減することも可能となる。 As apparent from FIG. 13, in the FBAR 1C, the suppression at the resonance point is −3 dB or less, and a good resonance characteristic is shown. On the other hand, the suppression at the antiresonance point is -20 dB or more, indicating a good antiresonance characteristic. Thus, the lower electrode 13 and the upper electrode 14 are formed of an electrode film including a layer of ruthenium or a ruthenium alloy, and the thin film layer 16 for protecting the lower electrode 13 from etching is provided under the lower electrode 13. FBAR exhibiting excellent resonance characteristics and anti-resonance characteristics can be obtained. Further, as described in the first embodiment, the loss can be reduced by using an electrode film including a layer of ruthenium or a ruthenium alloy.

他の構成は、実施例１と同様であるため、ここでは説明を省略する。 Since other configurations are the same as those of the first embodiment, the description thereof is omitted here.

次に、下部電極及び／又は上部電極に用いたルテニウム膜の弾性率と、減衰極の抑圧との関係について、以下に実施例４として図面を用いて詳細に説明する。尚、以下の説明では、実施例２で説明したＦＢＡＲ１Ｂの下部電極１３ｂ及び上部電極１４ｂを形成するルテニウム膜の弾性率を変化させた場合について例を挙げる。 Next, the relationship between the elastic modulus of the ruthenium film used for the lower electrode and / or the upper electrode and the suppression of the attenuation pole will be described in detail as Example 4 with reference to the drawings. In the following description, an example is given in which the elastic modulus of the ruthenium film forming the lower electrode 13b and the upper electrode 14b of the FBAR 1B described in the second embodiment is changed.

図１４は、ルテニウム膜の弾性率と減衰極の抑圧との関係を示すグラフである。図１４を参照すると明らかなように、ルテニウム膜の弾性率が大きいほど、減衰極の抑圧が大きくなる。すなわち、下部電極１３ｂ及び上部電極１４ｂの弾性率が大きいほど、良好な特性が得ることが可能となる。 FIG. 14 is a graph showing the relationship between the elastic modulus of the ruthenium film and suppression of the attenuation pole. As apparent from FIG. 14, the suppression of the attenuation pole increases as the elastic modulus of the ruthenium film increases. That is, the larger the elastic modulus of the lower electrode 13b and the upper electrode 14b, the better characteristics can be obtained.

尚、ルテニウム膜の弾性率は、このルテニウム膜を成膜する際の条件を変化させることで制御することが可能であり、その製造方法は、実施例１で説明した工程と同様である。 The elastic modulus of the ruthenium film can be controlled by changing the conditions for forming the ruthenium film, and the manufacturing method thereof is the same as the process described in the first embodiment.

次に、下部電極１３及び／又は上部電極１４をルテニウムで形成した場合に、ルテニウム膜の内部応力がデバイス（ＦＢＡＲ又はこれを用いて作製したフィルタ等）の強度に及ぼす影響を、以下に実施例５として詳細に説明する。尚、本実施例では、実施例１に示すＦＢＡＲ１Ａを用いて説明する。 Next, when the lower electrode 13 and / or the upper electrode 14 are formed of ruthenium, the influence of the internal stress of the ruthenium film on the strength of the device (FBAR or a filter produced using the same) will be described in the following examples. 5 will be described in detail. In the present embodiment, description will be given using the FBAR 1A shown in the first embodiment.

本実施例では、ルテニウム膜の成膜条件を変化させることで、異なる内部応力を持つルテニウム膜を下部電極１３及び／又は上部電極１４に含むＦＢＡＲ１Ａを複数作製し、これらを用いてルテニウム膜の内部応力とデバイスの破壊との関係を調べた。 In this embodiment, by changing the film formation conditions of the ruthenium film, a plurality of FBARs 1A including the ruthenium film having different internal stresses in the lower electrode 13 and / or the upper electrode 14 are produced, and these are used to form the interior of the ruthenium film. The relationship between stress and device failure was investigated.

その結果、例えば５GHｚ程度の入力信号を与えた場合、内部応力が３ＧＰａより大きいルテニウム膜を有するＦＢＡＲ１Ａの多くが破壊した。特に、スパッタリング時のスパッタ圧力が０．５Ｐａより小さい条件下で成膜したルテニウム膜は内部応力が大きく、デバイスの破壊が多いことが分かった。 As a result, for example, when an input signal of about 5 GHz was given, most of the FBAR 1A having a ruthenium film having an internal stress greater than 3 GPa was destroyed. In particular, it has been found that a ruthenium film formed under a condition where the sputtering pressure during sputtering is less than 0.5 Pa has a large internal stress, and the device is frequently destroyed.

このような結果から明らかなように、ルテニウム又はルテニウム合金の層を含む電極膜を用いて下部電極１３及び／又は上部電極１４を作製する場合、ルテニウム又はルテニウム合金よりなる層の内部応力を３ＧＰａ以下とすることが好ましい。これにより、デバイスの破壊が低減されたＦＢＡＲを得ることができる。 As is clear from these results, when the lower electrode 13 and / or the upper electrode 14 are produced using an electrode film containing a ruthenium or ruthenium alloy layer, the internal stress of the layer made of ruthenium or ruthenium alloy is 3 GPa or less. It is preferable that As a result, an FBAR with reduced device breakdown can be obtained.

尚、下部電極１３の内部応力をコントロールするために、下部電極１３の下側（空隙１５側）に、アルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の純金属、又はアルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の合金、又はアルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の酸化物、又はアルミニウム（Ａｌ），銅（Ｃｕ）若しくはクロム（Ｃｒ）の窒化物等による薄膜層を形成しても良い。これにより、下部電極１３の内部応力を３ＧＰａ以下に制御した場合と同様の効果を得ることができる。 In order to control the internal stress of the lower electrode 13, a pure metal such as aluminum (Al), copper (Cu) or chromium (Cr), or aluminum (Al) is provided below the lower electrode 13 (on the gap 15 side). , Copper (Cu) or chromium (Cr) alloy, aluminum (Al), copper (Cu) or chromium (Cr) oxide, or aluminum (Al), copper (Cu) or chromium (Cr) nitride A thin film layer may be formed. Thereby, the same effect as the case where the internal stress of the lower electrode 13 is controlled to 3 GPa or less can be obtained.

実施例５における他の構成及び製造方法は、実施例１と同様であるため、ここでは説明を省略する。 Since other configurations and manufacturing methods in the fifth embodiment are the same as those in the first embodiment, description thereof is omitted here.

また、上記実施例１から実施例５は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。 In addition, the first to fifth embodiments described above are merely examples for carrying out the present invention, and the present invention is not limited to these. Various modifications of these embodiments are within the scope of the present invention. It is obvious from the above description that various other embodiments are possible within the scope of the present invention.

１Ａ、１Ｂ、１ＣＦＢＡＲ
１０バンドパスフィルタ
１１基板
１１Ａシリコン基板
１２、１２Ａ圧電薄膜
１３、１３ｂ下部電極
１３Ａ、１４Ａ導体膜
１４、１４ｂ上部電極
１５空隙
１６、１６Ｃ薄膜層
２１、２４配線
２２バンプ接続用パッド
２３金属バンプ
Ｐ１〜Ｐ３並列共振子
Ｓ１〜Ｓ４直列共振子 1A, 1B, 1C FBAR
DESCRIPTION OF SYMBOLS 10 Band pass filter 11 Substrate 11A Silicon substrate 12, 12A Piezoelectric thin film 13, 13b Lower electrode 13A, 14A Conductive film 14, 14b Upper electrode 15 Air gap 16, 16C Thin film layer 21, 24 Wiring 22 Bump connection pad 23 Metal bump P1 P3 parallel resonator S1-S4 series resonator

Claims

A first step of forming a lower electrode on the substrate; a second step of forming a piezoelectric thin film of aluminum nitride on the substrate so as to cover the lower electrode; and a second step of forming an upper electrode on the piezoelectric thin film. A method of manufacturing a piezoelectric thin film resonator having three steps,
The first step includes a step of forming the lower electrode including a thin film layer made of a thin film layer made of a material softer than the lower electrode, and a ruthenium or ruthenium alloy layer on the thin film layer,
The third step includes forming the upper electrode including a layer of ruthenium or a ruthenium alloy,
The manufacturing method further includes a step of forming a void exposing the thin film layer under the lower electrode ,
In the first step, the ruthenium or ruthenium alloy layer is formed by using a sputtering method having a sputtering pressure of 0.5 Pa or more so that the internal stress of the ruthenium or ruthenium alloy layer is 3 GPa or less. A method of manufacturing a piezoelectric thin film resonator , comprising forming an electrode .

The first step includes a step of forming a layer of the ruthenium or ruthenium alloy having orientation with a (002) direction as a main axis,
The second step, (002) the method for manufacturing a piezoelectric thin film resonator according to claim 1, characterized in that it comprises a step of forming a layer of aluminum nitride having orientation to the principal axis.

The method for manufacturing a piezoelectric thin film resonator according to claim 1 or 2 wherein the whole of the thin film layer is characterized by forming said air gap so as to be exposed at the voids to form the voids.