JP5184246B2

JP5184246B2 - Output circuit and detection switch using the same

Info

Publication number: JP5184246B2
Application number: JP2008196942A
Authority: JP
Inventors: 悟市村
Original assignee: パナソニックデバイスＳｕｎｘ株式会社
Priority date: 2008-07-30
Filing date: 2008-07-30
Publication date: 2013-04-17
Anticipated expiration: 2028-07-30
Also published as: JP2010035043A

Description

本発明は、出力回路及びこれを用いた検出スイッチに関するものである。 The present invention relates to an output circuit and a detection switch using the same.

従来、検出スイッチなどに用いられる出力回路として種々のものが提案されている（例えば特許文献１など）。こうした出力回路を安全機器に使用する場合には、安全規格上、その破損検知（出力破損検知）を行う必要がある。 Conventionally, various output circuits used for detection switches and the like have been proposed (for example, Patent Document 1). When such an output circuit is used in a safety device, it is necessary to detect damage (output damage detection) in accordance with safety standards.

図７は、こうした出力破損検知を行う出力回路の一例を示す回路図である。同図に示されるようにオープンコレクタ出力の故障検知をするため出力電圧を読み出したいが、負荷（１００）に何も接続しない場合、あまりにもインピーダンスが高すぎてちょっとした外乱で間違った値を読んでしまう。これを回避するため内部にある程度の大きさの負荷抵抗Ｒ１００を内蔵しておく。詳しくは、図７に示すように出力回路はＰＮＰトランジスタＱ１００とＮＰＮトランジスタＱ１０１の共用出力であり、ＰＮＰ／ＮＰＮ切替スイッチ１１２により負荷抵抗Ｒ１００を切り替えている。そして、負荷抵抗Ｒ１００により出力破損検知のために出力電圧をＣＰＵ１１１が常時モニターしている。 FIG. 7 is a circuit diagram showing an example of an output circuit that performs such output damage detection. As shown in the figure, I want to read the output voltage to detect the failure of the open collector output, but when nothing is connected to the load (100), the impedance is too high and the wrong value is read with a little disturbance. End up. In order to avoid this, a load resistor R100 having a certain size is built in. Specifically, as shown in FIG. 7, the output circuit is a shared output of the PNP transistor Q100 and the NPN transistor Q101, and the load resistor R100 is switched by the PNP / NPN switch 112. Then, the CPU 111 constantly monitors the output voltage for detecting output breakage by the load resistor R100.

このとき、出力に何も繋がないと電流が全く流れないため電圧も発生しない。そのため、モニターできなくなる。ユーザーに「外部に必ず負荷を繋ぐこと」と限定条件を付ければよいが、なかなかユーザーの理解が得られない。 At this time, if nothing is connected to the output, no current flows, so no voltage is generated. Therefore, it becomes impossible to monitor. Although it is only necessary to give a limited condition to the user, “Be sure to connect the load to the outside”, it is difficult to understand the user.

ここで、負荷抵抗Ｒ１００の値について考察する。負荷抵抗Ｒ１００の値が大きすぎるとモニター時に外来ノイズの影響を受けやすくなり、一方、小さすぎると発熱が大きくなる。よって、その間の値（例えば２４ボルト電源を用いた場合、例えば８．２ｋΩ）をとっている。
特開２００５−５１３１７号公報 Here, the value of the load resistance R100 will be considered. If the value of the load resistance R100 is too large, it will be easily affected by external noise during monitoring, while if it is too small, heat generation will increase. Therefore, a value between them (for example, 8.2 kΩ when a 24 volt power supply is used) is taken.
JP-A-2005-51317

しかし、ＰＮＰ／ＮＰＮ共用出力にすると、この負荷抵抗Ｒ１００が原因で漏れ電流ｉ１００が流れてしまうことがある。つまり、漏れ電流ｉ１００について、通常の使用時には問題はないが、何らかの理由でグランド端子側（図７の×印の箇所）が断線した場合には次の問題が発生する。 However, when the PNP / NPN shared output is used, the leakage current i100 may flow due to the load resistance R100. That is, there is no problem with the leakage current i100 during normal use, but the following problem occurs when the ground terminal side (the location marked with x in FIG. 7) is disconnected for some reason.

図７の電源１２０のプラス端子→内部回路１３０→内部グランドライン→ＰＮＰ／ＮＰＮ切替スイッチ１１２→抵抗Ｒ１００→負荷１００の経路で漏れ電流が流れる。
その値は電源電圧が２４ボルトであれば、２４ボルト／８．２ｋΩ＝２．９ｍＡとなり、漏れ電流は安全センサとしては最大でも２．０ｍＡでなければならず、フォトカプラの負荷（シーケンサもしくはプログラマブルコントローラの入力回路）のことも考えると、できれば２００μＡ以下にしたい。なお、負荷抵抗Ｒ１００の値を大きくする手段を用いると前述したとおりノイズに弱くなる。 The leakage current flows through the path of the positive terminal of the power source 120 in FIG. 7 → the internal circuit 130 → the internal ground line → the PNP / NPN changeover switch 112 → the resistor R 100 → the load 100.
If the power supply voltage is 24 volts, the value is 24 volts / 8.2 kΩ = 2.9 mA, and the leakage current must be at most 2.0 mA as a safety sensor, and the load of the photocoupler (sequencer or programmable) Considering the controller input circuit), we would like to make it 200 μA or less if possible. If means for increasing the value of the load resistance R100 is used, it becomes weak against noise as described above.

本発明は、このような背景の下になされたものであり、その目的は、内部に負荷抵抗を備えるＰＮＰ／ＮＰＮ共用の出力回路に対し、負荷を接続して使用している際に、負荷とグランド端子との間が断線したときに、電流が負荷に流れ込むことにより出力回路が停止しているにもかかわらず負荷側が通電してしまうことを防止する。またさらには負荷が破損することを防止することにある。 The present invention has been made under such a background, and an object of the present invention is to use a load connected to a PNP / NPN shared output circuit having a load resistance therein. When the circuit is disconnected from the ground terminal, the load side is prevented from being energized even though the output circuit is stopped due to current flowing into the load. Furthermore, it is to prevent the load from being damaged.

請求項１に記載の発明では、図６に示すように、電源ライン及びグランドラインの間に接続される第１スイッチング素子及び第２スイッチング素子を備え、ＰＮＰトランジスタよりなる前記第１スイッチング素子とＮＰＮトランジスタよりなる前記第２スイッチング素子とは制御手段からの制御信号に基づきスイッチング動作を行い、前記第１スイッチング素子及び前記第２スイッチング素子は、前記第１スイッチング素子が電源ライン側に、前記第２スイッチング素子がグランドライン側になるように直列接続され、前記第１スイッチング素子のコレクタと前記第２スイッチング素子のコレクタとの間には出力信号ラインが設けられ、前記電源ラインには電源端子、前記グランドラインにはグランド端子、前記出力信号ラインには出力端子がそれぞれ設けられ、外部において前記電源端子と前記出力端子との間、または、前記出力端子と前記グランド端子との間に負荷が接続可能な出力回路において、前記第１スイッチング素子のコレクタと前記出力信号ラインとの間、及び前記出力信号ラインと前記第２スイッチング素子のコレクタとの間にはそれぞれダイオードが前記電源ラインから前記グランドラインに向かう方向に整流するように設けられ、前記第１スイッチング素子のコレクタと前記電源ラインとの間には、第１負荷抵抗と第３スイッチング素子とが直列接続されるとともに、前記第２スイッチング素子のコレクタと前記グランドラインとの間には、第２負荷抵抗と第４スイッチング素子とが直列接続され、前記制御信号に基づく出力制御を行うスイッチング素子を、前記第１スイッチング素子と前記第２スイッチング素子とから選択する選択手段を備え、前記選択手段により前記第１スイッチング素子が選択されたときに前記第４スイッチング素子をオンし、また、前記第２スイッチング素子が選択されたときに前記第３スイッチング素子をオンするようにしたことを要旨とする。 In the first aspect of the present invention, as shown in FIG. 6, the first switching element and the second switching element that are connected between the power supply line and the ground line are provided, and the first switching element and the NPN that are formed by PNP transistors are provided. The second switching element formed of a transistor performs a switching operation based on a control signal from a control unit, and the first switching element and the second switching element include the first switching element on a power supply line side, The switching elements are connected in series so as to be on the ground line side, an output signal line is provided between the collector of the first switching element and the collector of the second switching element, the power supply line has a power supply terminal, Ground terminal for ground line, output terminal for output signal line In an output circuit that is provided and can be connected externally between the power supply terminal and the output terminal or between the output terminal and the ground terminal, the collector of the first switching element and the output signal A diode is provided between the output signal line and the collector of the second switching element so as to rectify in a direction from the power supply line toward the ground line, and between the output signal line and the collector of the second switching element. A first load resistor and a third switching element are connected in series between the collector and the power supply line, and a second load resistor is connected between the collector of the second switching element and the ground line. A switching element connected in series with the fourth switching element and performing output control based on the control signal; Selecting means for selecting from the first switching element and the second switching element, and when the first switching element is selected by the selecting means, the fourth switching element is turned on, and the second switching element is selected. The gist is that the third switching element is turned on when the element is selected.

請求項１に記載の発明によれば、出力端子とグランド端子との間に負荷を接続し、選択手段により第１スイッチング素子を選択して制御信号に基づく出力制御を行うスイッチング素子を第１スイッチング素子としたとき、第４スイッチング素子がオンされる。そして、第２負荷抵抗の両端子間電圧を検出することにより出力電圧（出力破損）を検知することができる。このようにして負荷を接続して使用している際に、負荷とグランド端子との間が断線すると、電源端子→内部回路→第４スイッチング素子まで電流が流れるが、ダイオードによりその流れが阻止され、出力端子→負荷へ流れることが回避される。 According to the first aspect of the present invention, the switching element that performs the output control based on the control signal by connecting the load between the output terminal and the ground terminal, selecting the first switching element by the selection unit, and performing the output control based on the control signal is the first switching. When the element is used, the fourth switching element is turned on. The output voltage (output damage) can be detected by detecting the voltage between both terminals of the second load resistor. When the load and the ground terminal are disconnected when the load is connected in this way, a current flows from the power supply terminal → the internal circuit → the fourth switching element, but the current is blocked by the diode. The flow from the output terminal to the load is avoided.

請求項２に記載のように、請求項１に記載の出力回路において、前記第３スイッチング素子と前記第４スイッチング素子のベース同士が共通ラインに接続され、この共通ラインを前記選択手段により選択されるスイッチング素子に応じて前記電源ラインと接続するか前記グランドラインと接続するかを切り替えて前記第３スイッチング素子と前記第４スイッチング素子をオン・オフするようにするとよい。 As described in claim 2, in the output circuit according to claim 1, bases of the third switching element and the fourth switching element are connected to a common line, and the common line is selected by the selection unit. The third switching element and the fourth switching element may be turned on / off by switching between connection to the power supply line and connection to the ground line in accordance with the switching element.

請求項３に記載のように、請求項１に記載の出力回路において、前記制御手段により前記第３スイッチング素子と前記第４スイッチング素子をオン・オフすることもできる。
請求項４に記載のように、検出スイッチとして、請求項１〜３のいずれか１項に記載の出力回路と、検出領域の物体の有無を検出する検出手段と、を備え、前記制御手段は、前記検出手段が物体を検出したか否かを判定し、この判定結果に基づいて前記第１スイッチング素子と第２スイッチング素子を制御する構成とすることができる。 According to a third aspect of the present invention, in the output circuit according to the first aspect, the third switching element and the fourth switching element can be turned on / off by the control means.
According to a fourth aspect of the present invention, the detection switch includes the output circuit according to any one of the first to third aspects, and a detection unit that detects the presence or absence of an object in the detection region. It is possible to determine whether or not the detection means has detected an object and control the first switching element and the second switching element based on the determination result.

本発明によれば、内部に負荷抵抗を備えるＰＮＰ／ＮＰＮ共用の出力回路に対し、負荷を接続して使用している際に、負荷とグランド端子との間が断線したときに、電流が負荷に流れ込むことにより出力回路が停止しているにもかかわらず負荷側が通電してしまうことを防止する。またさらには負荷が破損することを防止することができる。 According to the present invention, when a load is connected to the PNP / NPN shared output circuit having a load resistance therein, when the load and the ground terminal are disconnected, the current is loaded. The load side is prevented from being energized even though the output circuit is stopped. Furthermore, it is possible to prevent the load from being damaged.

（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図面に従って説明する。
本実施形態の検出スイッチは、図１に示すように、コントローラ１とセンサヘッド（投光器側）２とセンサヘッド（受光器側）３とから構成されている。図１では、６個のセンサヘッド２及び６個のセンサヘッド３が用意されている。各センサヘッド２は投光素子を備えているとともに、各センサヘッド３は受光素子を備えている。そして、対をなすセンサヘッド２，３においてセンサヘッド２から投光されてセンサヘッド３でその光を受光するように配置されている。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
As shown in FIG. 1, the detection switch according to this embodiment includes a controller 1, a sensor head (projector side) 2, and a sensor head (light receiver side) 3. In FIG. 1, six sensor heads 2 and six sensor heads 3 are prepared. Each sensor head 2 includes a light projecting element, and each sensor head 3 includes a light receiving element. The paired sensor heads 2 and 3 are arranged so that light is projected from the sensor head 2 and received by the sensor head 3.

コントローラ１はセンサヘッド２，３が複数接続可能な構成となっている。詳しくは、コントローラ１からケーブル４を介して各センサヘッド２が接続されている。同様に、コントローラ１からケーブル５を介して各センサヘッド３が接続されている。コントローラ１からセンサヘッド２にケーブル４を通して制御信号が送られ、この制御信号によりセンサヘッド２において投光動作が実行される。また、コントローラ１からセンサヘッド３にケーブル５を通して制御信号が送られ、この制御信号によりセンサヘッド３において受光動作が実行される。そして、検出手段としてのヘッド２，３によりヘッド２，３間の検出領域の物体の有無を検出することができる。即ち、遮光されれば物体があることになる。具体的には、例えば進行禁止区域に作業者が進入したことが検出される。 The controller 1 is configured such that a plurality of sensor heads 2 and 3 can be connected. Specifically, each sensor head 2 is connected from the controller 1 via the cable 4. Similarly, each sensor head 3 is connected from the controller 1 via the cable 5. A control signal is sent from the controller 1 to the sensor head 2 through the cable 4, and a light projection operation is executed in the sensor head 2 by this control signal. Further, a control signal is sent from the controller 1 to the sensor head 3 through the cable 5, and a light receiving operation is executed in the sensor head 3 by this control signal. The presence or absence of an object in the detection region between the heads 2 and 3 can be detected by the heads 2 and 3 as detection means. In other words, there is an object if it is shielded from light. Specifically, for example, it is detected that an operator has entered a progress prohibited area.

コントローラ１には出力回路６が設けられ、この出力回路６により負荷９０を駆動することができるようになっている。詳しくは、コントローラ１は、検出手段としてのヘッド２，３が物体を検出したか否かを判定し、この判定結果に基づいて負荷９０を駆動する。 The controller 1 is provided with an output circuit 6, and the load 90 can be driven by the output circuit 6. Specifically, the controller 1 determines whether or not the heads 2 and 3 as detection means have detected an object, and drives the load 90 based on the determination result.

図２には、出力回路６の電気的構成を示す。
図２において、出力回路６には、電源ライン１０及びグランドライン２０が備えられている。また、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が備えられている。第１スイッチング素子Ｑ１はＰＮＰトランジスタよりなり、第２スイッチング素子Ｑ２はＮＰＮトランジスタよりなる。電源ライン１０及びグランドライン２０の間に第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２が備えられている。第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２は直列接続され、第１スイッチング素子Ｑ１を電源ライン１０側に、第２スイッチング素子Ｑ２をグランドライン２０側に接続している。詳しくは、第１スイッチング素子Ｑ１のエミッタが抵抗Ｒ１０を介して電源ライン１０に接続されるとともに、第２スイッチング素子Ｑ２のエミッタが抵抗Ｒ１１を介してグランドライン２０に接続されている。 FIG. 2 shows an electrical configuration of the output circuit 6.
In FIG. 2, the output circuit 6 includes a power supply line 10 and a ground line 20. Moreover, the 1st switching element Q1 and the 2nd switching element Q2 are provided. The first switching element Q1 is composed of a PNP transistor, and the second switching element Q2 is composed of an NPN transistor. A first switching element Q1 and a second switching element Q2 are provided between the power supply line 10 and the ground line 20. The first switching element Q1 and the second switching element Q2 are connected in series, and the first switching element Q1 is connected to the power supply line 10 side and the second switching element Q2 is connected to the ground line 20 side. Specifically, the emitter of the first switching element Q1 is connected to the power supply line 10 via the resistor R10, and the emitter of the second switching element Q2 is connected to the ground line 20 via the resistor R11.

スイッチング素子Ｑ１，Ｑ２のベースは駆動回路４１，４２を介してＣＰＵ４０と接続されている。第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とは、制御手段としてのＣＰＵ４０からの制御信号に基づきスイッチング動作を行う。詳しくは、第１スイッチング素子Ｑ１は制御信号が第１の信号レベル（例えばハイ）の時にオンし、第２スイッチング素子Ｑ２は制御信号が第２の信号レベル（例えばロー）の時にオンする。 The bases of the switching elements Q1, Q2 are connected to the CPU 40 via drive circuits 41, 42. The first switching element Q1 and the second switching element Q2 perform a switching operation based on a control signal from the CPU 40 as control means. Specifically, the first switching element Q1 is turned on when the control signal is at a first signal level (eg, high), and the second switching element Q2 is turned on when the control signal is at a second signal level (eg, low).

第１スイッチング素子Ｑ１のコレクタと第２スイッチング素子Ｑ２のコレクタとの間には出力信号ライン３０が設けられている。電源ライン１０には電源端子１１、グランドライン２０にはグランド端子２１、出力信号ライン３０には出力端子３１がそれぞれ設けられている。 An output signal line 30 is provided between the collector of the first switching element Q1 and the collector of the second switching element Q2. The power supply line 10 is provided with a power supply terminal 11, the ground line 20 is provided with a ground terminal 21, and the output signal line 30 is provided with an output terminal 31.

外部に負荷９０が接続可能である。この負荷９０は、例えば進入禁止区域への作業者の進入が検出された際に警報を発するなど、安全上の適宜の処理を行うための負荷（安全機器用の負荷）である。負荷９０は、電源端子１１と出力端子３１との間（図３参照）、または、出力端子３１とグランド端子２１との間（図２参照）に接続可能である。 A load 90 can be connected to the outside. The load 90 is a load (safety device load) for performing an appropriate safety process such as, for example, issuing an alarm when an operator's entry into an entry prohibited area is detected. The load 90 can be connected between the power supply terminal 11 and the output terminal 31 (see FIG. 3) or between the output terminal 31 and the ground terminal 21 (see FIG. 2).

図２の第１スイッチング素子Ｑ１のコレクタと出力信号ライン３０との間にはダイオードＤ１０が電源ライン１０からグランドライン２０に向かう方向に整流するように設けられている。即ち、アノードがスイッチング素子Ｑ１のコレクタ側となるとともにカソードが出力信号ライン３０側となるように接続されている。同様に、出力信号ライン３０と第２スイッチング素子Ｑ２のコレクタとの間にはダイオードＤ２０が電源ライン１０からグランドライン２０に向かう方向に整流するように設けられている。即ち、アノードが出力信号ライン３０側となるとともにカソードがスイッチング素子Ｑ２のコレクタ側となるように接続されている。 A diode D10 is provided between the collector of the first switching element Q1 in FIG. 2 and the output signal line 30 so as to rectify in the direction from the power supply line 10 to the ground line 20. That is, the anode is connected to the collector side of the switching element Q1, and the cathode is connected to the output signal line 30 side. Similarly, a diode D20 is provided between the output signal line 30 and the collector of the second switching element Q2 so as to rectify in the direction from the power supply line 10 toward the ground line 20. That is, the anode is connected to the output signal line 30 side and the cathode is connected to the collector side of the switching element Q2.

第１スイッチング素子Ｑ１のコレクタと電源ライン１０との間には、第１負荷抵抗Ｒ１と第３スイッチング素子Ｑ３とが直列接続されている。第３スイッチング素子Ｑ３はＰＮＰトランジスタよりなり、エミッタが電源ライン１０に接続され、コレクタが第１負荷抵抗Ｒ１の一端に接続されている。第１負荷抵抗Ｒ１の他端が第１スイッチング素子Ｑ１のコレクタと接続されている。同様に、第２スイッチング素子Ｑ２のコレクタとグランドライン２０との間には、第２負荷抵抗Ｒ２と第４スイッチング素子Ｑ４とが直列接続されている。第４スイッチング素子Ｑ４はＮＰＮトランジスタよりなり、エミッタがグランドライン２０に接続され、コレクタが第２負荷抵抗Ｒ２の一端に接続されている。第２負荷抵抗Ｒ２の他端が第２スイッチング素子Ｑ２のコレクタと接続されている。 Between the collector of the first switching element Q1 and the power supply line 10, a first load resistor R1 and a third switching element Q3 are connected in series. The third switching element Q3 is composed of a PNP transistor, the emitter is connected to the power supply line 10, and the collector is connected to one end of the first load resistor R1. The other end of the first load resistor R1 is connected to the collector of the first switching element Q1. Similarly, a second load resistor R2 and a fourth switching element Q4 are connected in series between the collector of the second switching element Q2 and the ground line 20. The fourth switching element Q4 is composed of an NPN transistor, the emitter is connected to the ground line 20, and the collector is connected to one end of the second load resistor R2. The other end of the second load resistor R2 is connected to the collector of the second switching element Q2.

さらに、内部負荷抵抗Ｒ１，Ｒ２の電圧監視用（両端子間電圧監視用）として、抵抗Ｒ２０，Ｒ２１，Ｒ２２の直列回路およびオペアンプ５０が備えられている。抵抗Ｒ２０，Ｒ２１，Ｒ２２の直列回路が出力信号ライン３０とグランドライン２０との間に接続されている。オペアンプ５０の＋入力端子は抵抗Ｒ２１，Ｒ２２間に接続されている。オペアンプ５０は負帰還がかけられている。オペアンプ５０の出力端子がＣＰＵ４０に接続されている。抵抗Ｒ２０，Ｒ２１，Ｒ２２の直列回路は漏れ電流規格の２ｍＡを超えない程度の高抵抗であり、電源電圧の２４ボルトを４ボルト程度に減衰する。そして、第４スイッチング素子Ｑ４のオンに伴う負荷抵抗Ｒ２のグランドライン２０への接続により負荷抵抗Ｒ２の両端子に加わる電圧、即ち、出力電圧に応じた電圧がオペアンプ５０に入力され、オペアンプ５０で増幅されてＣＰＵ４０に送られる。また、第３スイッチング素子Ｑ３のオンに伴う負荷抵抗Ｒ１の電源ライン１０への接続により負荷抵抗Ｒ１の両端子に加わる電圧、即ち、出力電圧に応じた電圧がオペアンプ５０に入力され、オペアンプ５０で増幅されてＣＰＵ４０に送られる。 Furthermore, a series circuit of resistors R20, R21, and R22 and an operational amplifier 50 are provided for monitoring the voltage of the internal load resistors R1 and R2 (for monitoring the voltage between both terminals). A series circuit of resistors R20, R21, and R22 is connected between the output signal line 30 and the ground line 20. The + input terminal of the operational amplifier 50 is connected between the resistors R21 and R22. The operational amplifier 50 is subjected to negative feedback. The output terminal of the operational amplifier 50 is connected to the CPU 40. The series circuit of the resistors R20, R21, and R22 has a high resistance that does not exceed the leakage current standard of 2 mA, and attenuates the power supply voltage of 24 volts to about 4 volts. Then, the voltage applied to both terminals of the load resistor R2 due to the connection of the load resistor R2 to the ground line 20 when the fourth switching element Q4 is turned on, that is, the voltage corresponding to the output voltage is input to the operational amplifier 50. Amplified and sent to the CPU 40. Further, the voltage applied to both terminals of the load resistor R1 due to the connection of the load resistor R1 to the power supply line 10 when the third switching element Q3 is turned on, that is, the voltage corresponding to the output voltage is input to the operational amplifier 50. Amplified and sent to the CPU 40.

このようにして、ＣＰＵ４０は出力電圧を監視している。負荷抵抗Ｒ１，Ｒ２の値は、外来ノイズの影響を受けにくく、かつ、発熱も小さくできる値である（例えば電源電圧が２４ボルトの場合、例えば８．２ｋΩ）。 In this way, the CPU 40 monitors the output voltage. The values of the load resistors R1 and R2 are values that are not easily affected by external noise and can reduce heat generation (for example, 8.2 kΩ when the power supply voltage is 24 volts).

また、出力回路６には選択手段としてのＰＮＰ／ＮＰＮ切替スイッチ７０が備えられている。ＰＮＰ／ＮＰＮ切替スイッチ７０は、作業者が手動で切り替えるスライドスイッチである。ＰＮＰ／ＮＰＮ切替スイッチ７０は、図２のように負荷９０を接続した時と図３のように負荷９０を接続した時とで切り替え操作される。切替スイッチ７０は、制御信号に基づく出力制御を行うスイッチング素子を、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とから選択するためのものである。 Further, the output circuit 6 is provided with a PNP / NPN changeover switch 70 as selection means. The PNP / NPN switch 70 is a slide switch that is manually switched by an operator. The PNP / NPN switch 70 is switched between when the load 90 is connected as shown in FIG. 2 and when the load 90 is connected as shown in FIG. The changeover switch 70 is for selecting a switching element that performs output control based on the control signal from the first switching element Q1 and the second switching element Q2.

第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４のベース同士が抵抗Ｒ１３，Ｒ１５を介して共通ライン６０に接続されている。共通ライン６０は、ＰＮＰ／ＮＰＮ切替スイッチ７０の切替接点７０ａを介して電源ライン１０またはグランドライン２０と接続することができるようになっている。そして、共通ライン６０を、切替スイッチ７０により選択されるスイッチング素子に応じて電源ライン１０と接続するかグランドライン２０と接続するかを切り替える。これにより、ＰＮＰ／ＮＰＮ切替スイッチ７０により第１スイッチング素子Ｑ１が選択されたときに第４スイッチング素子Ｑ４をオンし、また、第２スイッチング素子Ｑ２が選択されたときに第３スイッチング素子Ｑ３をオンするようになっている。 The bases of the third switching element Q3 and the fourth switching element Q4 are connected to the common line 60 via resistors R13 and R15. The common line 60 can be connected to the power supply line 10 or the ground line 20 via the switching contact 70a of the PNP / NPN changeover switch 70. Then, whether the common line 60 is connected to the power supply line 10 or the ground line 20 is switched according to the switching element selected by the changeover switch 70. Thus, the fourth switching element Q4 is turned on when the first switching element Q1 is selected by the PNP / NPN changeover switch 70, and the third switching element Q3 is turned on when the second switching element Q2 is selected. It is supposed to be.

第３スイッチング素子Ｑ３のベースと電源ライン１０との間には抵抗Ｒ１２が接続されている。また、第４スイッチング素子Ｑ４のベースとグランドライン２０との間には抵抗Ｒ１４が接続されている。 A resistor R12 is connected between the base of the third switching element Q3 and the power supply line 10. A resistor R14 is connected between the base of the fourth switching element Q4 and the ground line 20.

このようにして、負荷抵抗（内部負荷抵抗）を２つに分割して抵抗Ｒ１，Ｒ２とし、それぞれスイッチング素子を付けている。即ち、負荷抵抗を２つに分割して抵抗Ｒ１，Ｒ２とし、第１負荷抵抗Ｒ１の一方の端子をダイオードＤ１０とスイッチング素子（トランジスタ）Ｑ１との間に接続する。同様に、第２負荷抵抗Ｒ２の一方の端子をダイオードＤ２０とスイッチング素子（トランジスタ）Ｑ２との間に接続する。第１負荷抵抗Ｒ１の他方の端子は第３スイッチング素子Ｑ３を介して電源ライン１０に接続する。第２負荷抵抗Ｒ２の他方の端子は第４スイッチング素子Ｑ４を介してグランドライン２０に接続する。 In this way, the load resistance (internal load resistance) is divided into two to be resistors R1 and R2, and switching elements are respectively attached. That is, the load resistor is divided into two to be resistors R1 and R2, and one terminal of the first load resistor R1 is connected between the diode D10 and the switching element (transistor) Q1. Similarly, one terminal of the second load resistor R2 is connected between the diode D20 and the switching element (transistor) Q2. The other terminal of the first load resistor R1 is connected to the power supply line 10 via the third switching element Q3. The other terminal of the second load resistor R2 is connected to the ground line 20 via the fourth switching element Q4.

図２の出力回路６において内部回路８０が電源ライン１０とグランドライン２０の間に接続されている。内部回路８０は、例えば、投光器と受光器の通信回路であって、受光素子からの受光素子の信号を増幅するアンプ（トランジスタ）とアナログスイッチとシフトレジスタとワンチップマイコンと動作表示灯を含んでいる。 In the output circuit 6 of FIG. 2, an internal circuit 80 is connected between the power supply line 10 and the ground line 20. The internal circuit 80 is, for example, a communication circuit of a projector and a light receiver, and includes an amplifier (transistor) that amplifies the light receiving element signal from the light receiving element, an analog switch, a shift register, a one-chip microcomputer, and an operation indicator lamp. Yes.

制御手段としてのＣＰＵ４０は、検出手段としてのヘッド２，３が物体を検出したか否かを判定し、この判定結果に基づいて第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２を制御する。 The CPU 40 as the control means determines whether or not the heads 2 and 3 as the detection means have detected an object, and controls the first switching element Q1 and the second switching element Q2 based on the determination result.

次に、検出スイッチの作用を説明する。
まず、図２に示すように、ＰＮＰモード、即ち、負荷９０を出力端子３１とグランド端子２１との間に接続し、ＰＮＰ／ＮＰＮ切替スイッチ７０により第１スイッチング素子（ＰＮＰトランジスタ）Ｑ１を選択して制御信号に基づく出力制御を行うスイッチング素子を第１スイッチング素子Ｑ１とした場合について説明する。 Next, the operation of the detection switch will be described.
First, as shown in FIG. 2, the PNP mode, that is, the load 90 is connected between the output terminal 31 and the ground terminal 21, and the first switching element (PNP transistor) Q1 is selected by the PNP / NPN changeover switch 70. A case where the switching element that performs output control based on the control signal is the first switching element Q1 will be described.

電源端子１１とグランド端子２１との間には２４ボルト電源Ｅが接続される。ＰＮＰ／ＮＰＮ切替スイッチ７０の接点７０ａは、共通ライン６０と電源ライン１０とをつなぐ。電源端子１１から切替スイッチ７０の接点７０ａを経た電流ｉ１３がスイッチング素子Ｑ４のベース・エミッタ間に流れ、スイッチング素子Ｑ４がオンされる。この第４スイッチング素子Ｑ４のオンにより抵抗Ｒ２がスイッチング素子Ｑ４を通してグランドライン２０に接続されることになる。なお、スイッチング素子Ｑ３はオフなので抵抗Ｒ１はオープン状態となる。 A 24 volt power supply E is connected between the power supply terminal 11 and the ground terminal 21. A contact 70 a of the PNP / NPN changeover switch 70 connects the common line 60 and the power supply line 10. A current i13 from the power supply terminal 11 through the contact 70a of the changeover switch 70 flows between the base and emitter of the switching element Q4, and the switching element Q4 is turned on. When the fourth switching element Q4 is turned on, the resistor R2 is connected to the ground line 20 through the switching element Q4. Since the switching element Q3 is off, the resistor R1 is in an open state.

この状態でヘッド２，３が物体を検出すると、ＣＰＵ４０は第１スイッチング素子Ｑ１をオンする。これにより、電源端子１１→第１スイッチング素子Ｑ１→出力端子３１→負荷９０へ電流が流れる。一方、ＣＰＵ４０はオペアンプ５０の出力信号レベルから第２負荷抵抗Ｒ２の両端子間電圧を検出することにより出力電圧（出力破損）を検知する。そして、オペアンプ５０の出力信号レベルが所定範囲から外れると、異常であると判定してロックアウト（機能停止）する。具体的には、ロックアウト用表示灯を点滅させる。 When the heads 2 and 3 detect an object in this state, the CPU 40 turns on the first switching element Q1. Thereby, a current flows from the power supply terminal 11 to the first switching element Q1 to the output terminal 31 to the load 90. On the other hand, the CPU 40 detects the output voltage (output damage) by detecting the voltage between both terminals of the second load resistor R2 from the output signal level of the operational amplifier 50. When the output signal level of the operational amplifier 50 is out of the predetermined range, it is determined that there is an abnormality, and lockout (function stop) is performed. Specifically, the lockout indicator lamp blinks.

次に、図３に示すように、ＮＰＮモード、即ち、負荷９０を電源端子１１と出力端子３１との間に接続し、ＰＮＰ／ＮＰＮ切替スイッチ７０により第２スイッチング素子（ＮＰＮトランジスタ）Ｑ２を選択して制御信号に基づく出力制御を行うスイッチング素子を第２スイッチング素子Ｑ２とした場合について説明する。 Next, as shown in FIG. 3, the NPN mode, that is, the load 90 is connected between the power supply terminal 11 and the output terminal 31, and the second switching element (NPN transistor) Q2 is selected by the PNP / NPN changeover switch 70. A case where the switching element that performs output control based on the control signal is the second switching element Q2 will be described.

電源端子１１とグランド端子２１との間には２４ボルト電源Ｅが接続される。ＰＮＰ／ＮＰＮ切替スイッチ７０の接点７０ａは、共通ライン６０とグランドライン２０とをつなぐ。電源端子１１からスイッチング素子Ｑ３のエミッタ・ベース間→切替スイッチ７０の接点７０ａを経た電流ｉ２３が流れ、スイッチング素子Ｑ３がオンする。この第３スイッチング素子Ｑ３のオンにより第１負荷抵抗Ｒ１がスイッチング素子Ｑ３を通して電源ライン１０に接続されることになる。 A 24 volt power supply E is connected between the power supply terminal 11 and the ground terminal 21. A contact 70 a of the PNP / NPN changeover switch 70 connects the common line 60 and the ground line 20. A current i23 flows from the power supply terminal 11 through the contact 70a of the changeover switch 70 between the emitter and base of the switching element Q3, and the switching element Q3 is turned on. When the third switching element Q3 is turned on, the first load resistor R1 is connected to the power supply line 10 through the switching element Q3.

ヘッド２，３が物体を検出すると、ＣＰＵ４０は第２スイッチング素子Ｑ２をオンする。これにより、負荷９０→出力端子３１→第２スイッチング素子Ｑ２→グランドライン２０へ電流が流れる。 When the heads 2 and 3 detect an object, the CPU 40 turns on the second switching element Q2. As a result, a current flows from the load 90 to the output terminal 31 to the second switching element Q2 to the ground line 20.

一方、ＣＰＵ４０はオペアンプ５０の出力信号レベルから第１負荷抵抗Ｒ１の両端子間電圧を検出することにより出力電圧（出力破損）を検知する。そして、オペアンプ５０の出力信号レベルが所定範囲から外れると、異常であると判定してロックアウト（機能停止）する。具体的には、ロックアウト用表示灯を点滅させる。 On the other hand, the CPU 40 detects the output voltage (output damage) by detecting the voltage between both terminals of the first load resistor R1 from the output signal level of the operational amplifier 50. When the output signal level of the operational amplifier 50 is out of the predetermined range, it is determined that there is an abnormality, and lockout (function stop) is performed. Specifically, the lockout indicator lamp blinks.

次に、図２に示す状態から（ＰＮＰモードで負荷９０を接続して使用している際に）、図４に示すように、負荷９０とグランド端子２１との間（図４の×の箇所）が断線した場合について説明する。 Next, from the state shown in FIG. 2 (when the load 90 is connected and used in the PNP mode), as shown in FIG. 4, between the load 90 and the ground terminal 21 (the location indicated by X in FIG. 4). ) Will be described.

電源Ｅのプラス端子から電流（ｉ３０）が、電源端子１１→内部回路８０→内部グランドライン２０→第４スイッチング素子Ｑ４のエミッタ・コレクタ間→抵抗Ｒ２まで電流が流れる。しかし、ダイオードＤ２０においては逆方向電流となるので、その流れが阻止される。よって、出力端子３１→負荷９０へ電流が流れることが回避される。 A current (i30) flows from the positive terminal of the power supply E to the power supply terminal 11, the internal circuit 80, the internal ground line 20, the emitter-collector of the fourth switching element Q4, and the resistor R2. However, since the diode D20 has a reverse current, its flow is blocked. Therefore, current is prevented from flowing from the output terminal 31 to the load 90.

その結果、内部に負荷抵抗（Ｒ１，Ｒ２）を備えるＰＮＰ／ＮＰＮ共用の出力回路に対し、負荷９０を接続して使用している際に、負荷９０とグランド端子２１との間が断線したときに、電流が負荷９０に流れ込むことにより出力回路６（これを用いた検出スイッチ）が停止しているにもかかわらず負荷９０側（フォトカプラなど）が通電（オン）してしまうことを防止する。またさらには負荷９０が破損することを防止することができる。 As a result, when the load 90 is connected to the PNP / NPN shared output circuit having the load resistors (R1, R2) therein, the load 90 and the ground terminal 21 are disconnected. In addition, it is possible to prevent the load 90 side (such as a photocoupler) from being energized (turned on) even when the output circuit 6 (detection switch using the same) is stopped due to current flowing into the load 90. . Furthermore, the load 90 can be prevented from being damaged.

以上のように本実施形態によれば、以下のような効果を得ることができる。
（１）第１スイッチング素子Ｑ１のコレクタと電源ライン１０との間に、第１負荷抵抗Ｒ１と第３スイッチング素子Ｑ３とを直列接続するとともに第２スイッチング素子Ｑ２のコレクタとグランドライン２０との間に、第２負荷抵抗Ｒ２と第４スイッチング素子Ｑ４とを直列接続し、切替スイッチ７０の操作に連動してスイッチング素子Ｑ３，Ｑ４を切り替えるようにした。よって、負荷９０とグランド端子２１との間が断線したときに、電流が負荷９０に流れ込むことにより出力回路６が停止しているにもかかわらず負荷９０側が通電してしまうことを防止する。またさらには負荷９０が破損することを防止することができる。 As described above, according to the present embodiment, the following effects can be obtained.
(1) A first load resistor R1 and a third switching element Q3 are connected in series between the collector of the first switching element Q1 and the power supply line 10, and between the collector of the second switching element Q2 and the ground line 20. In addition, the second load resistor R2 and the fourth switching element Q4 are connected in series, and the switching elements Q3 and Q4 are switched in conjunction with the operation of the changeover switch 70. Therefore, when the load 90 and the ground terminal 21 are disconnected, the load 90 side is prevented from being energized even when the output circuit 6 is stopped due to the current flowing into the load 90. Furthermore, the load 90 can be prevented from being damaged.

（２）第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４のベース同士が共通ライン６０に接続され、この共通ライン６０を切替スイッチ７０により選択されるスイッチング素子に応じて電源ライン１０と接続するかグランドライン２０と接続するかを切り替えて第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４をオン・オフするようにした。よって、ハード構成のみの構成とすることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。 (2) The bases of the third switching element Q3 and the fourth switching element Q4 are connected to the common line 60, and the common line 60 is connected to the power supply line 10 according to the switching element selected by the changeover switch 70 or to the ground. The third switching element Q3 and the fourth switching element Q4 are turned on / off by switching the connection with the line 20. Therefore, it is possible to have a hardware configuration only.
(Second Embodiment)
Next, the second embodiment will be described focusing on the differences from the first embodiment.

図２に代わる構成として、本実施形態では図５のようにしている。ＣＰＵ４０には第３スイッチング素子Ｑ３のベースが接続されるとともに第４スイッチング素子Ｑ４のベースが接続されている。これにより、スイッチング素子Ｑ３，Ｑ４を独立してＣＰＵ４０で制御することができる。また、ＣＰＵ４０には切替スイッチ７０が接続されており、切替スイッチ７０の操作状態をＣＰＵ４０で検知することができる。 As an alternative to FIG. 2, the present embodiment is configured as shown in FIG. The base of the third switching element Q3 is connected to the CPU 40, and the base of the fourth switching element Q4 is connected to the CPU 40. Thereby, switching element Q3, Q4 can be independently controlled by CPU40. The changeover switch 70 is connected to the CPU 40, and the operation state of the changeover switch 70 can be detected by the CPU 40.

そして、ＣＰＵ４０は切替スイッチ７０の操作状態に応じてスイッチング素子Ｑ３，Ｑ４を切り替える。つまり、切替スイッチ７０がＰＮＰ側に操作されていれば第３スイッチング素子Ｑ３をオフに、第４スイッチング素子Ｑ４をオンにする。一方、切替スイッチ７０がＮＰＮ側に操作されていれば第３スイッチング素子Ｑ３をオンに、第４スイッチング素子Ｑ４をオフにする。このようにＣＰＵ４０によりスイッチング素子Ｑ３とスイッチング素子Ｑ４をオン・オフする。 Then, the CPU 40 switches the switching elements Q3 and Q4 according to the operation state of the changeover switch 70. That is, if the changeover switch 70 is operated to the PNP side, the third switching element Q3 is turned off and the fourth switching element Q4 is turned on. On the other hand, if the changeover switch 70 is operated to the NPN side, the third switching element Q3 is turned on and the fourth switching element Q4 is turned off. Thus, the switching element Q3 and the switching element Q4 are turned on / off by the CPU 40.

さらに、本実施の形態においては以下のような作用効果も奏する。
図２に示したようにＰＮＰモードで出力端子３１とグランド端子２１との間に負荷９０を接続していれば（正しい接続を行っていれば）、出力オフ時（スイッチング素子Ｑ１，Ｑ２のオフ時）には、出力端子３１の電位は０ボルトとなる。この状態において第４スイッチング素子Ｑ４のオンに伴う負荷抵抗Ｒ２のグランドライン２０への接続によりオペアンプ５０の出力が約１ボルトのＬレベルとなる。 Furthermore, in the present embodiment, the following operational effects are also achieved.
As shown in FIG. 2, if the load 90 is connected between the output terminal 31 and the ground terminal 21 in the PNP mode (if the correct connection is made), the output is turned off (the switching elements Q1 and Q2 are turned off). ), The potential of the output terminal 31 becomes 0 volts. In this state, the output of the operational amplifier 50 becomes an L level of about 1 volt due to the connection of the load resistor R2 to the ground line 20 when the fourth switching element Q4 is turned on.

しかしながら、図５においては、ＰＮＰ出力設定で、電源端子１１と出力端子３１との間に（ＮＰＮ側に）負荷９０を繋いでいる（誤配線している）。このとき、出力オフ時（スイッチング素子Ｑ１，Ｑ２のオフ時）には、出力端子３１の電位は約２４ボルトとなる。この状態において第４スイッチング素子Ｑ４のオンに伴う負荷抵抗Ｒ２のグランドライン２０への接続によりオペアンプ５０の出力が約２．４ボルトのＨレベルとなる。 However, in FIG. 5, a load 90 is connected (incorrectly wired) between the power supply terminal 11 and the output terminal 31 (on the NPN side) in the PNP output setting. At this time, when the output is off (when the switching elements Q1, Q2 are off), the potential of the output terminal 31 is about 24 volts. In this state, the output of the operational amplifier 50 becomes an H level of about 2.4 volts due to the connection of the load resistor R2 to the ground line 20 when the fourth switching element Q4 is turned on.

このように、出力オフ時（図５のスイッチング素子Ｑ１，Ｑ２が共にオフ）において、間違った接続をしていると、オペアンプ５０の出力がＨレベルになり、これにより、ＣＰＵ４０において間違った接続をしていることが分かるので、スイッチング素子Ｑ３，Ｑ４を両方ともオフにする。また、ＣＰＵ４０は、遮光時に出力（負荷への通電）は行わない。 Thus, when the output is off (switching elements Q1 and Q2 in FIG. 5 are both off), if an incorrect connection is made, the output of the operational amplifier 50 becomes H level, thereby causing the CPU 40 to make an incorrect connection. Therefore, both the switching elements Q3 and Q4 are turned off. Further, the CPU 40 does not perform output (energization of the load) when light is blocked.

また、遮光時に間違った接続であることが判明すると、ＣＰＵ４０はその時点でロックアウト（出力をオフにして動作を停止）する。これにより、次回入光になってもオフのままにする。 If it is determined that the connection is incorrect at the time of light shielding, the CPU 40 locks out (turns off the output and stops the operation) at that time. As a result, it remains off even when the light enters next time.

その結果、ＰＮＰ出力設定でＮＰＮ側に負荷を繋いだ場合（誤配線した場合）にはスイッチング素子Ｑ４をオンしないことにより、図５においてｉ４０に示す漏れ電流が発生しないようにすることができる。即ち、スイッチング素子Ｑ４がオンすることに起因して負荷９０→出力端子３１→スイッチング素子Ｑ４→内部グランドライン２０に至る漏れ電流ｉ４０が流れようとするが、スイッチング素子Ｑ４をオフすることにより漏れ電流経路を遮断することができる。 As a result, when a load is connected to the NPN side in the PNP output setting (when miswiring is performed), the switching element Q4 is not turned on, so that the leakage current indicated by i40 in FIG. 5 can be prevented. That is, the leakage current i40 from the load 90 → the output terminal 31 → the switching element Q4 → the internal ground line 20 tends to flow due to the switching element Q4 being turned on. However, when the switching element Q4 is turned off, The route can be blocked.

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・スイッチング素子Ｑ３，Ｑ４はバイポーラトランジスタ以外にもＦＥＴでも、メカニカル接点でもよい。 The embodiment is not limited to the above, and may be embodied as follows, for example.
The switching elements Q3 and Q4 may be FETs or mechanical contacts other than bipolar transistors.

・図１の検出スイッチにおいてはコントローラ１と各センサヘッド（投光器側）２とをケーブル４で接続するとともにコントローラ１と各センサヘッド（受光器側）３とをケーブル５で接続した場合について説明したが、これ以外にも、ケーブルを用いずに各投光素子や各受光素子を電気的に接続した、一般的な多光軸光電スイッチに適用してもよい。つまり、投光器においては複数の投光素子及びこれら投光素子を順に駆動させる投光回路を備え、受光器においては投光器の複数の投光素子と一対一で対応するように対向配置された複数の受光素子及びこれら受光素子を順に駆動させる受光回路を備え、コントローラと投光器の投光回路とを電気的に接続するとともにコントローラと受光器の受光回路とを電気的に接続した場合に適用してもよい。 In the detection switch of FIG. 1, the case where the controller 1 and each sensor head (sender side) 2 are connected by the cable 4 and the controller 1 and each sensor head (light receiver side) 3 are connected by the cable 5 has been described. However, the present invention may be applied to a general multi-optical axis photoelectric switch in which each light projecting element and each light receiving element are electrically connected without using a cable. In other words, the light projector includes a plurality of light projecting elements and a light projecting circuit that sequentially drives the light projecting elements, and the light receiver includes a plurality of light emitting elements arranged to face each other in a one-to-one correspondence with the light projecting elements of the light projector. Even if the light receiving element and the light receiving circuit for sequentially driving these light receiving elements are provided, the controller and the light projecting circuit of the light projector are electrically connected and the controller and the light receiving circuit of the light receiver are electrically connected. Good.

実施の形態における検出スイッチの全体構成図。The whole block diagram of the detection switch in an embodiment. 第１の実施の形態における出力回路のＰＮＰモードでの電気的構成図。The electric block diagram in the PNP mode of the output circuit in 1st Embodiment. 出力回路のＮＰＮモードでの電気的構成図。The electrical block diagram in the NPN mode of an output circuit. 出力回路の作用説明のための電気的構成図。The electrical block diagram for operation | movement description of an output circuit. 第２の実施の形態における出力回路の電気的構成図。The electrical block diagram of the output circuit in 2nd Embodiment. クレーム対応図。Claim correspondence diagram. 従来技術を説明するための出力回路の電気的構成図Electrical configuration diagram of output circuit for explaining the prior art

Explanation of symbols

２，３…ヘッド、６…出力回路、１０…電源ライン、１１…電源端子、２０…グランドライン、２１…グランド端子、３０…出力信号ライン、３１…出力端子、４０…ＣＰＵ、６０…共通ライン、７０…切替スイッチ、９０…負荷、Ｄ１０，Ｄ２０…ダイオード、Ｑ１…第１スイッチング素子、Ｑ２…第２スイッチング素子、Ｑ３…第３スイッチング素子、Ｑ４…第４スイッチング素子、Ｒ１…第１負荷抵抗、Ｒ２…第２負荷抵抗。 DESCRIPTION OF SYMBOLS 2,3 ... Head, 6 ... Output circuit, 10 ... Power supply line, 11 ... Power supply terminal, 20 ... Ground line, 21 ... Ground terminal, 30 ... Output signal line, 31 ... Output terminal, 40 ... CPU, 60 ... Common line , 70 ... changeover switch, 90 ... load, D10, D20 ... diode, Q1 ... first switching element, Q2 ... second switching element, Q3 ... third switching element, Q4 ... fourth switching element, R1 ... first load resistance , R2 ... second load resistance.

Claims

A first switching element and a second switching element connected between a power line and a ground line, the first switching element comprising a PNP transistor and the second switching element comprising an NPN transistor are control signals from a control means. The first switching element and the second switching element are connected in series so that the first switching element is on the power line side and the second switching element is on the ground line side, and the first switching element and the second switching element are connected in series. An output signal line is provided between the collector of one switching element and the collector of the second switching element. The power supply line has a power supply terminal, the ground line has a ground terminal, and the output signal line has an output terminal. Each of the power terminals provided outside Between the output terminal, or, in the output circuit load can be connected between the output terminal and the ground terminal,
A diode rectifies in a direction from the power supply line to the ground line between the collector of the first switching element and the output signal line and between the output signal line and the collector of the second switching element. A first load resistor and a third switching element are connected in series between the collector of the first switching element and the power supply line, and the collector of the second switching element and the ground line A second load resistor and a fourth switching element are connected in series, and a switching element that performs output control based on the control signal is selected from the first switching element and the second switching element Means, and the first switching element is selected by the selection means when the first switching element is selected. To turn on the switching element, also, the output circuit being characterized in that so as to turn on said third switching element when said second switching element is selected.

The bases of the third switching element and the fourth switching element are connected to a common line, and the common line is connected to the power supply line or to the ground line depending on the switching element selected by the selection means. The output circuit according to claim 1, wherein the third switching element and the fourth switching element are turned on and off by switching between them.

2. The output circuit according to claim 1, wherein the third switching element and the fourth switching element are turned on and off by the control means.

An output circuit according to any one of claims 1 to 3, and detection means for detecting the presence or absence of an object in a detection region, wherein the control means determines whether or not the detection means has detected an object. A detection switch that determines and controls the first switching element and the second switching element based on the determination result.