JP5179975B2 - Signal processing device - Google Patents

Signal processing device Download PDF

Info

Publication number
JP5179975B2
JP5179975B2 JP2008176796A JP2008176796A JP5179975B2 JP 5179975 B2 JP5179975 B2 JP 5179975B2 JP 2008176796 A JP2008176796 A JP 2008176796A JP 2008176796 A JP2008176796 A JP 2008176796A JP 5179975 B2 JP5179975 B2 JP 5179975B2
Authority
JP
Japan
Prior art keywords
signal
power
gain
difference
multipliers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008176796A
Other languages
Japanese (ja)
Other versions
JP2010016749A (en
Inventor
博次 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2008176796A priority Critical patent/JP5179975B2/en
Publication of JP2010016749A publication Critical patent/JP2010016749A/en
Application granted granted Critical
Publication of JP5179975B2 publication Critical patent/JP5179975B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Circuits Of Receivers In General (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

本発明は、受信信号の等化処理を行なう信号処理装置に関するものである。   The present invention relates to a signal processing apparatus that performs equalization processing of a received signal.

PHS(Personal Handyphone System)等のシングルキャリア変調を用いたシステムで用いられる受信機の信号処理装置では、伝搬路推定、等化処理を行なって受信特性を改善している。   In a signal processing apparatus of a receiver used in a system using single carrier modulation such as PHS (Personal Handyphone System), propagation characteristics are estimated and equalization processing is performed to improve reception characteristics.

等化処理には、LMS(Least Mean Square)等の等化器が広く用いられている。LMS等の等化器は、受信信号と基準信号との差分(等化誤差)を求め、この等化誤差が小さくなるように等化器内のタップ演算に用いるタップ係数を更新(フィードバック)しながら、受信信号に含まれる伝搬路による劣化等を軽減する。   For equalization, an equalizer such as LMS (Least Mean Square) is widely used. An equalizer such as an LMS obtains a difference (equalization error) between a received signal and a reference signal, and updates (feeds back) tap coefficients used for tap calculation in the equalizer so that the equalization error is reduced. However, the deterioration due to the propagation path included in the received signal is reduced.

しかしながら、伝搬路の状態が変動する場合には、伝搬路推定結果に誤差が生じて、受信特性を劣化させることもある。   However, when the propagation path state fluctuates, an error occurs in the propagation path estimation result, which may deteriorate the reception characteristics.

例えば、フェージング環境下などの伝搬路状態が変動する状況下では、伝搬路推定を行っている間に伝搬路状態が変化し、等化器で補正したい伝搬路状態より古い伝搬路状態を反映した伝搬路推定にて等化処理することとなり、結果、等化器を動作させたほうがかえって受信特性を劣化させる場合が生じることがある。   For example, in a situation where the propagation path state fluctuates, such as in a fading environment, the propagation path state changes while performing propagation path estimation, reflecting a propagation path state that is older than the propagation path state to be corrected by the equalizer. The equalization processing is performed in the propagation path estimation, and as a result, the reception characteristics may be deteriorated when the equalizer is operated.

また、伝搬路推定により得られる等化器内の各タップ係数は、受信信号のレベル変異が大きいほど等化誤差が大きくなり、その変動に強く影響される。例えば、突発的に大きく変動した受信信号には不要な雑音等が重畳している場合があり、この雑音が伝搬路推定結果の誤差を大きくすることとなる。   Each tap coefficient in the equalizer obtained by propagation path estimation has a greater equalization error as the level variation of the received signal is larger, and is strongly influenced by the fluctuation. For example, there may be a case where unnecessary noise or the like is superimposed on the received signal that has suddenly changed greatly, and this noise increases the error of the propagation path estimation result.

なお、タップ係数の更新によって等化器の動作が不安定にならないよう、タップ係数の演算には、フィードバックゲイン(収束係数ともいう)が用いられるが、このフィードバックゲインを調整して伝搬路状態の変動に対応する技術もある。   Note that a feedback gain (also called a convergence coefficient) is used to calculate the tap coefficient so that the operation of the equalizer does not become unstable due to the update of the tap coefficient. There are also technologies that respond to fluctuations.

例えば、特許文献1には、受信信号をまずAGC(オートゲインコントローラ)で調整し、該AGCで調整されることのない急激な受信信号のレベル変動に対して収束係数を0にするという従来技術に対して発明された適応型自動等化器であって、ガウス雑音とガウス雑音を多く含む変調信号とを識別して収束係数を調整する適応型自動等化器が開示されている。
特開平08−316883号公報
For example, Patent Document 1 discloses a conventional technique in which a received signal is first adjusted by an AGC (auto gain controller), and a convergence coefficient is set to 0 with respect to a sudden level fluctuation of the received signal that is not adjusted by the AGC. An adaptive automatic equalizer which is invented with respect to the above and discriminates Gaussian noise and a modulation signal containing a large amount of Gaussian noise and adjusts the convergence coefficient is disclosed.
Japanese Patent Application Laid-Open No. 08-316883

しかしながら、上記従来の技術では、前段のAGCによる調整は、受信信号のレベルに応じて行なわれるものではなく、AGCの後段でのみ受信信号のレベル変動による調整が行なわれる。従って、レベル変動による影響を除去しきれないこともある。   However, in the conventional technique, the adjustment by the AGC in the previous stage is not performed according to the level of the reception signal, and the adjustment by the level fluctuation of the reception signal is performed only in the subsequent stage of the AGC. Therefore, the influence due to the level fluctuation may not be completely removed.

また、特許文献1に記載の技術は、まず、エネルギ抽出器において複素等化誤差信号の絶対値の2乗を計算し、その計算結果を平均化した後に、予め設定されている比較値λと比較して、収束計数αを選択するか、α=0とするかの選択を行うものであるが、この技術では、比較の前に平均化処理を行なっているため、ゲイン制御の精度が落ちる。また、特許文献1に記載の技術では、等化誤差を演算するときに比較される基準信号を、タップ演算結果に基づいて判定して決定しているが、この判定時に判定誤差が生じる場合があり、この点でもゲイン制御の精度が落ちることがある。   In the technique described in Patent Document 1, first, the energy extractor calculates the square of the absolute value of the complex equalization error signal, averages the calculation results, and then sets a comparison value λ that is set in advance. In comparison, the convergence coefficient α is selected or α = 0 is selected. However, in this technique, since the averaging process is performed before the comparison, the accuracy of the gain control is reduced. . Further, in the technique described in Patent Document 1, the reference signal to be compared when calculating the equalization error is determined and determined based on the tap calculation result, but a determination error may occur at the time of this determination. In this respect, the accuracy of gain control may be reduced.

本発明は、上述した課題を解決するために提案されたものであり、伝搬路の状態が変動しても、精度高く等化処理することができる信号処理装置を提供することを目的とする。   The present invention has been proposed to solve the above-described problems, and an object of the present invention is to provide a signal processing apparatus capable of performing equalization processing with high accuracy even when the state of the propagation path varies.

上記目的を達成するために、本発明の請求項1に係る信号処理装置は、受信信号を増幅する増幅器と、前記増幅器で増幅された受信信号を電力信号に変換する第1電力変換器と、前記第1電力変換器で変換された電力信号のレベルが所定範囲内の値になるように前記増幅器のゲインを調整する第1ゲイン調整部と、前記増幅器で増幅された受信信号を一定時間遅延させる遅延器を複数個直列に接続した遅延器群と、入力された受信信号にタップ係数を乗算する複数の乗算器を有する乗算器群であって、該複数の乗算器の1つを前記遅延器群の先頭の遅延器の入力端に接続し、残りの乗算器の各々を前記遅延器の出力端の各々に接続した乗算器群と、前記乗算器群の乗算器の各々の乗算結果を加算し、加算結果を出力する加算器と、前記加算器から出力された加算結果を電力信号に変換する第2電力変換器と、前記第2電力変換器で変換された電力信号と予め定められた基準信号との差分を第1差分信号として出力する第1差分器と、前記第1電力変換器で変換された電力信号の変動を検出し、前記タップ係数を求めるためのゲインを、該検出した変動に対応したゲインとなるように調整する第2ゲイン調整部と、前記第1差分器から出力された第1差分信号と、前記第2ゲイン調整部で調整されたゲインと、前記加算器から出力された加算結果と、前記乗算器群の乗算器の各々に入力される受信信号の各々とを乗算し、該乗算結果の各々を前回演算されたタップ係数の各々に加算することにより、前記複数の乗算器の各々で用いるタップ係数の各々を演算するタップ係数演算部と、を備えて構成されている。   To achieve the above object, a signal processing apparatus according to claim 1 of the present invention includes an amplifier that amplifies a received signal, a first power converter that converts the received signal amplified by the amplifier into a power signal, A first gain adjusting unit that adjusts the gain of the amplifier so that the level of the power signal converted by the first power converter becomes a value within a predetermined range; and the received signal amplified by the amplifier is delayed by a predetermined time. A multiplier group having a plurality of delay units connected in series and a plurality of multipliers for multiplying an input received signal by a tap coefficient, wherein one of the plurality of multipliers is connected to the delay unit A multiplier group connected to the input terminal of the first delay unit of the group of multipliers, and the multiplication result of each of the multipliers of the multiplier group, each of the remaining multipliers connected to each of the output terminals of the delay unit. An adder for adding and outputting the addition result; and the adder A second power converter that converts the addition result output from the second power converter into a power signal, and a difference between the power signal converted by the second power converter and a predetermined reference signal is output as a first difference signal. And a second gain for detecting a fluctuation of the power signal converted by the first power converter and adjusting a gain for obtaining the tap coefficient so as to be a gain corresponding to the detected fluctuation. An adjustment unit; a first difference signal output from the first difference unit; a gain adjusted by the second gain adjustment unit; an addition result output from the adder; and a multiplier of the multiplier group Each of the tap coefficients used in each of the plurality of multipliers is calculated by multiplying each of the received signals input to each of the plurality of multipliers and adding each of the multiplication results to each of the previously calculated tap coefficients. A tap coefficient calculator to perform, Equipped and are configured.

このような構成によれば、受信信号を変換して得られた電力信号に応じて受信信号の増幅を行う増幅器のゲインを調整すると共に、第2ゲイン調整部で該電力信号の変動を求め、これを用いてタップ係数を演算するときのゲインを調整することができるため、伝搬路変動によらず、精度高く等化処理できる。   According to such a configuration, the gain of the amplifier that amplifies the received signal is adjusted according to the power signal obtained by converting the received signal, and the fluctuation of the power signal is obtained by the second gain adjusting unit. Since the gain when calculating the tap coefficient can be adjusted using this, equalization processing can be performed with high accuracy irrespective of propagation path fluctuation.

また、本発明では、第2ゲイン調整部では、従来技術のような平均化処理を行わずに、タップ係数を求めるためのゲインを電力変動の検出結果自体に基づいて調整するため、精度良くゲイン調整できる。さらにまた、基準信号は、タップ演算結果に基づいて判定して決定するのではなく、予め定められた信号であるため、従来技術における判定器の判定誤差の影響を受けることはない。従って、精度高く等化処理できる。   Further, in the present invention, the second gain adjustment unit adjusts the gain for obtaining the tap coefficient based on the detection result of the power fluctuation itself without performing the averaging process as in the related art, so that the gain is accurately obtained. Can be adjusted. Furthermore, the reference signal is not determined and determined based on the tap calculation result, but is a predetermined signal, so that it is not affected by the determination error of the determiner in the prior art. Therefore, equalization processing can be performed with high accuracy.

請求項2の発明は、請求項1に記載の信号処理装置の前記第2ゲイン調整部を、前記第1電力変換器で変換された電力信号を所定時間遅延させる電力信号遅延器と、前記第1電力変換器で変換された電力信号と前記電力信号遅延器で遅延された電力信号との差分の絶対値を示す信号を前記電力信号の変動を示す信号として出力する第2差分器と、前記タップ係数を求めるためのゲインを、前記第2差分器から出力された信号に対応したゲインとなるように調整する調整部と、を含めて構成したものである。。   According to a second aspect of the present invention, the second gain adjustment unit of the signal processing device according to the first aspect includes a power signal delay device that delays the power signal converted by the first power converter for a predetermined time, and the first A second differencer that outputs a signal indicating an absolute value of a difference between a power signal converted by one power converter and a power signal delayed by the power signal delay unit as a signal indicating fluctuation of the power signal; And an adjustment unit that adjusts the gain for obtaining the tap coefficient so as to be a gain corresponding to the signal output from the second differentiator. .

このように第2差分信号を求めることで、電力信号の変動を求めることができる。   Thus, the fluctuation | variation of an electric power signal can be calculated | required by calculating | requiring a 2nd difference signal.

請求項3の発明は、請求項2に記載の信号処理装置の前記第2ゲイン調整部に、前記第2差分器から出力された前記信号を平滑化して前記調整部に出力する平滑化フィルタを更に設けたものである。   According to a third aspect of the present invention, a smoothing filter that smoothes the signal output from the second differentiator and outputs the smoothed filter to the adjustment unit in the second gain adjustment unit of the signal processing device according to claim 2. Further provided.

このような構成によれば、差分信号のノイズが除去され、第2ゲイン調整部でのゲイン調整を精度高く行なうことができる   According to such a configuration, the noise of the differential signal is removed, and the gain adjustment in the second gain adjustment unit can be performed with high accuracy.

請求項4の発明の信号処理装置は、受信信号を増幅する増幅器と、前記増幅器で増幅された受信信号を電力信号に変換する第1電力変換器と、前記第1電力変換器で変換された電力信号のレベルが所定範囲内の値になるように前記増幅器のゲインを調整する第1ゲイン調整部と、前記増幅器で増幅された受信信号を一定時間遅延させる遅延器を複数個直列に接続した遅延器群と、入力された受信信号にタップ係数を乗算する複数の乗算器を有する乗算器群であって、該複数の乗算器の1つを前記遅延器群の先頭の遅延器の入力端に接続し、残りの乗算器の各々を前記遅延器の出力端の各々に接続した乗算器群と、前記乗算器群の乗算器の各々の乗算結果を加算し、加算結果を出力する加算器と、前記加算器から出力された加算結果を電力信号に変換する第2電力変換器と、前記第2電力変換器で変換された電力信号と予め定められた基準信号との差分を差分信号として出力する差分器と、前記差分器から出力された差分信号を前記差分の絶対値を示す絶対値信号に変換する絶対値変換器と、前記絶対値変換器で変換された絶対値信号の前記基準信号に対する割合を求める割合演算器と、前記タップ係数を求めるためのゲインを、前記割合演算器で求められた割合に対応したゲインとなるように調整する第2ゲイン調整部と、前記差分器から出力された差分信号と、前記第2ゲイン調整部で調整されたゲインと、前記加算器から出力された加算結果と、前記乗算器群の乗算器の各々に入力される受信信号の各々とを乗算し、該乗算結果の各々を前回演算されたタップ係数の各々に加算することにより、前記複数の乗算器の各々で用いるタップ係数の各々を演算するタップ係数演算部と、を備えて構成されている。 According to a fourth aspect of the present invention, there is provided a signal processing device that amplifies a received signal, a first power converter that converts a received signal amplified by the amplifier into a power signal, and a signal that is converted by the first power converter. A first gain adjustment unit that adjusts the gain of the amplifier so that the level of the power signal becomes a value within a predetermined range and a plurality of delay devices that delay the reception signal amplified by the amplifier for a predetermined time are connected in series. A multiplier group having a delay group and a plurality of multipliers for multiplying an input received signal by a tap coefficient, wherein one of the plurality of multipliers is connected to an input terminal of a first delay unit of the delay group A multiplier group in which each of the remaining multipliers is connected to each of the output terminals of the delay unit, and an adder for adding the multiplication results of the multipliers of the multiplier group and outputting the addition result And the addition result output from the adder as a power signal A second power converter for converting a differential unit for outputting a difference between a predetermined reference signal and the converted power signal at the second power converter as a differential signal, the differential signal outputted from said differentiator an absolute value converter for converting the absolute value signal indicating the absolute value of the difference and a ratio arithmetic unit for obtaining the ratio of the reference signal of the converted absolute value signal by the absolute value converter, a pre-Symbol tap coefficients A second gain adjusting unit that adjusts a gain to be obtained so as to be a gain corresponding to the ratio determined by the ratio calculator; a differential signal output from the difference unit; and a second gain adjusting unit. Multiplying the adjusted gain, the addition result output from the adder, and each of the received signals input to each of the multipliers of the multiplier group, and each of the multiplication results is a previously calculated tap Add to each of the coefficients The Rukoto is configured to include a tap coefficient calculating unit for calculating each of the tap coefficients used by each of the plurality of multipliers.

このような構成によれば、受信信号を変換して得られた電力信号に応じて受信信号の増幅を行う増幅器のゲインを調整すると共に、差分器から出力された差分信号を差分の絶対値を示す絶対値信号に変換し、該絶対値信号の基準信号に対する割合を求め、これに基づいてタップ係数を演算するときのゲインを調整することができるため、伝搬路変動によらず、精度高く等化処理できる。 According to such a configuration, the gain of the amplifier that amplifies the received signal is adjusted in accordance with the power signal obtained by converting the received signal, and the difference signal output from the differentiator is converted to the absolute value of the difference. It is possible to obtain the ratio of the absolute value signal with respect to the reference signal, and to adjust the gain when calculating the tap coefficient based on this, so that the accuracy is high regardless of the propagation path fluctuation. Can be processed.

また、本発明では、第2ゲイン調整部では、従来技術のような平均化処理を行わずに、タップ係数を求めるためのゲインを、差分器から出力された差分信号から変換された絶対値信号の基準信号に対する割合に基づいて調整するため、精度良くゲイン調整できる。さらにまた、基準信号は、タップ演算結果に基づいて判定して決定するのではなく、予め定められた信号であるため、従来技術における判定器の判定誤差の影響を受けることはない。従って、精度高く等化処理できる。 In the present invention, the second gain adjustment unit does not perform the averaging process as in the prior art, and the gain for obtaining the tap coefficient is an absolute value signal converted from the difference signal output from the differentiator. to adjust based on the percentage relative to the reference signal, can be accurately gain adjustment. Furthermore, the reference signal is not determined and determined based on the tap calculation result, but is a predetermined signal, so that it is not affected by the determination error of the determiner in the prior art. Therefore, equalization processing can be performed with high accuracy.

例えば、差分信号から変換された絶対値信号の基準信号に対する割合が大きければ受信信号の電力変動が大きく、該割合が小さければ、受信信号の電力変動は小さいと推定できる。   For example, it can be estimated that the power fluctuation of the received signal is large if the ratio of the absolute value signal converted from the difference signal to the reference signal is large, and the power fluctuation of the received signal is small if the ratio is small.

請求項の発明は、前記基準信号を2のべき乗として予め設定しておき、前記第1ゲイン調整部は、前記受信信号の平均電力が前記基準信号の電力相当となるように、前記増幅器のゲイン調整を行ない、前記割合演算器は、前記絶対値信号を前記基準信号の2のべき乗数分だけビットシフトすることで前記割合を求めるようにしたものである。 According to a fifth aspect of the present invention, the reference signal is set in advance as a power of 2, and the first gain adjustment unit is configured so that the average power of the received signal corresponds to the power of the reference signal. Gain adjustment is performed, and the ratio calculator obtains the ratio by bit-shifting the absolute value signal by a power of 2 of the reference signal.

このような構成によれば、回路規模の大きな除算回路を設けることなく割合を求めることができる。   According to such a configuration, the ratio can be obtained without providing a division circuit having a large circuit scale.

以上説明したように本発明によれば、伝搬路の状態が変動しても、精度高く等化処理することができる、という効果を奏する。   As described above, according to the present invention, there is an effect that equalization processing can be performed with high accuracy even if the state of the propagation path varies.

以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

[第1の実施の形態]   [First Embodiment]

本実施の形態では、PHS(Personal Handyphone System)のシングルキャリア変調を用いたシステムの受信機に設けられる信号処理装置を例に挙げて説明する。なお、PHSシステムでは、送信受信それぞれ4スロットで1フレームが構成されているが、ここでは、回線が接続されている間は、同一時間位置のスロットが割り当てられる、という前提で説明する。   In the present embodiment, a signal processing apparatus provided in a receiver of a system using single carrier modulation of PHS (Personal Handyphone System) will be described as an example. In the PHS system, one frame is composed of 4 slots each for transmission and reception. Here, description will be made on the assumption that slots at the same time position are allocated while the line is connected.

図1は、第1の実施の形態の信号処理装置の構成例を示す図である。本実施の形態の信号処理装置は、ゲイン可変アンプ(VGA)10、A/Dコンバータ(ADC)12、タイミング同期回路14、等化器16、電力検出器18、オートゲインコントローラ(AGC)20、D/Aコンバータ(DAC)22、及びゲイン制御部24を備えている。   FIG. 1 is a diagram illustrating a configuration example of a signal processing device according to the first embodiment. The signal processing apparatus according to the present embodiment includes a gain variable amplifier (VGA) 10, an A / D converter (ADC) 12, a timing synchronization circuit 14, an equalizer 16, a power detector 18, an auto gain controller (AGC) 20, A D / A converter (DAC) 22 and a gain control unit 24 are provided.

VGA10には、外部から受信されたアナログの受信信号が入力される。VGA10は、入力された受信信号をAGC20により設定されたゲインで増幅する。VGA10は、例えば、RF(高周波)増幅器、ミキサ、IF(中間周波)増幅器などにより構成されている。   An analog reception signal received from the outside is input to the VGA 10. The VGA 10 amplifies the input received signal with a gain set by the AGC 20. The VGA 10 includes, for example, an RF (high frequency) amplifier, a mixer, an IF (intermediate frequency) amplifier, and the like.

ADC12には、VGA10で増幅された受信信号が入力される。ADC12は、入力された受信信号をアナログからデジタルに変換する。   The received signal amplified by the VGA 10 is input to the ADC 12. The ADC 12 converts the input received signal from analog to digital.

タイミング同期回路14には、ADC12でデジタルに変換された受信信号が入力される。タイミング同期回路14は、入力された受信信号を復調したい信号周期に変換する。ここで所望の信号周期に変換された受信信号は、等化器16及び電力検出器18に入力される。   The timing synchronization circuit 14 receives the received signal converted into digital by the ADC 12. The timing synchronization circuit 14 converts the input received signal into a signal cycle to be demodulated. Here, the received signal converted into a desired signal period is input to the equalizer 16 and the power detector 18.

電力検出器18は、入力された受信信号を電力信号に変換することにより電力検出し、該電力信号をAGC20及びゲイン制御部24に入力する。   The power detector 18 detects power by converting the input received signal into a power signal, and inputs the power signal to the AGC 20 and the gain control unit 24.

なお、本実施の形態では、タイミング同期回路14による処理後に電力検出器18で電力検出を行なうように構成したが、タイミング同期回路14の手前で電力検出を行なうようにしてもよい。この電力検出のタイミングは電力検出器18の構造に依存し、本発明の効果に依存するものではないため、ここでのこれ以上の説明を省略する。   In the present embodiment, power detection is performed by the power detector 18 after processing by the timing synchronization circuit 14, but power detection may be performed before the timing synchronization circuit 14. Since the timing of this power detection depends on the structure of the power detector 18 and does not depend on the effect of the present invention, further explanation is omitted here.

AGC20は、電力検出器18から入力された電力信号に基づいて、受信信号を受信したときの受信レベルの状態に係わらず、所定範囲内のレベルの受信信号が等化器16に入力されるようゲインを求め、該ゲインを示すゲイン信号をDAC22に入力する。DAC22は、入力されたゲイン信号をデジタルからアナログに変換し、VGA10に与える。VGA10は、該与えられたゲイン信号が示すゲインで受信信号を増幅する。これにより、受信信号に急激なレベル変動が生じても、受信信号の各スロット間のレベルが所望のレベルに近付くように制御される。   Based on the power signal input from the power detector 18, the AGC 20 allows a received signal having a level within a predetermined range to be input to the equalizer 16 regardless of the state of the reception level when the received signal is received. A gain is obtained, and a gain signal indicating the gain is input to the DAC 22. The DAC 22 converts the input gain signal from digital to analog and supplies the converted signal to the VGA 10. The VGA 10 amplifies the received signal with the gain indicated by the given gain signal. Thereby, even if a sudden level fluctuation occurs in the received signal, the level between the slots of the received signal is controlled so as to approach a desired level.

等化器16は、仮判定した信号の誤差を抽出しフィードバックすることで、受信信号に含まれる伝搬路による劣化等を軽減するLMS(Least Mean Square)等の適応フィルタである。図2に等化器16の構成を示す。   The equalizer 16 is an adaptive filter such as LMS (Least Mean Square) that reduces the deterioration due to the propagation path included in the received signal by extracting and feeding back the error of the temporarily determined signal. FIG. 2 shows the configuration of the equalizer 16.

等化器16は、n−1個の直列接続された遅延器40〜40n−1、n個のタップ演算器42〜42、加算器44(例えば、複素加算器)、電力変換器46、比較器48、乗算器50、及び複素乗算器52を備えている。なお、遅延器40〜40n−1の各々は同一構成のため、以下、これらを区別せずに説明する場合には、末尾の符号を省略して単に遅延器40と呼称する。また、タップ演算器42〜42の各々も同一構成のため、以下、これらを区別せずに説明する場合には、末尾の符号を省略してタップ演算器42と呼称する。 The equalizer 16 includes n-1 delay devices 40 1 to 40 n−1 connected in series, n tap arithmetic units 42 1 to 42 n , an adder 44 (for example, a complex adder), and power conversion. A comparator 46, a comparator 48, a multiplier 50, and a complex multiplier 52. Since each of the delay units 40 1 to 40 n−1 has the same configuration, hereinafter, when they are described without distinction, the last symbol is omitted and simply referred to as the delay unit 40. In addition, since each of the tap calculators 42 1 to 42 n has the same configuration, in the following description, when they are described without being distinguished from each other, the last symbol is omitted and referred to as a tap calculator 42.

遅延器40の各々は、直列に接続され、タイミング同期回路14から入力された受信信号を1フレーム分遅延させて、後段の遅延器40及びタップ演算器42に出力する。   Each of the delay units 40 is connected in series, delays the reception signal input from the timing synchronization circuit 14 by one frame, and outputs the delayed signal to the subsequent delay unit 40 and the tap calculator 42.

先頭のタップ演算器42は、先頭の遅延器40の入力端に接続されている。その他のタップ演算器42〜42は、遅延器40〜40n−1の出力端に接続されている。タップ演算器42の各々は、複素乗算器52の乗算結果を用いてタップ係数を求め、遅延器40から入力された対応する時刻の受信信号(先頭のタップ演算器42については、タイミング同期回路14から入力された遅延無しの受信信号)と、該求めたタップ係数とを複素乗算する。 The leading tap calculator 42 1 is connected to the input terminal of the leading delay unit 40 1 . The other tap calculators 42 2 to 42 n are connected to the output terminals of the delay units 40 1 to 40 n−1 . Each of the tap arithmetic unit 42 obtains the tap coefficients by using a multiplication result of complex multiplier 52, the corresponding time of the received signal (the beginning of the tap arithmetic unit 42 1 is input from the delay unit 40, the timing synchronization circuit 14) and the obtained tap coefficient are complex-multiplied.

ここでタップ演算器42の構成について説明する。タップ演算器42は、複素乗算器54、積分器56、及び複素乗算器58を備えている。   Here, the configuration of the tap calculator 42 will be described. The tap calculator 42 includes a complex multiplier 54, an integrator 56, and a complex multiplier 58.

複素乗算器54には、遅延器40から入力された対応する時刻の受信信号(先頭のタップ演算器42については、タイミング同期回路14から入力された遅延無しの受信信号)と、複素乗算器52の乗算結果とを複素乗算して、積分器56に出力する。 The complex multiplier 54, and the received signal at time corresponding input from the delay device 40 (for the beginning of the tap arithmetic unit 42 1, the received signal without the delay that is input from the timing synchronization circuit 14), a complex multiplier The multiplication result of 52 is subjected to complex multiplication and output to the integrator 56.

積分器56は複素乗算器54の演算結果を前回演算したタップ係数に加算し、該加算結果を新たなタップ係数として複素乗算器58に出力する。すなわち、積分器56は、複素乗算器54の演算結果を累積的に加算することで、タップ係数を更新する。   The integrator 56 adds the calculation result of the complex multiplier 54 to the previously calculated tap coefficient, and outputs the addition result to the complex multiplier 58 as a new tap coefficient. That is, the integrator 56 updates the tap coefficient by cumulatively adding the operation results of the complex multiplier 54.

複素乗算器58は、遅延器40から入力された対応する時刻の受信信号(先頭のタップ演算器42については、タイミング同期回路14から入力された遅延無しの受信信号)と、積分器56から入力されたタップ係数とを複素乗算し加算器44に出力する。 Complex multiplier 58, a reception signal of the corresponding time input from the delay device 40 (for the beginning of the tap arithmetic unit 42 1, the received signal without the delay that is input from the timing synchronization circuit 14), the integrator 56 The input tap coefficient is complex-multiplied and output to the adder 44.

加算器44は、各タップ演算器42から入力された演算結果の各々を加算した信号を出力する。   The adder 44 outputs a signal obtained by adding the calculation results input from the tap calculators 42.

電力変換器46には、加算器44から入力された信号を電力信号に変換し、比較器48に出力する。   The power converter 46 converts the signal input from the adder 44 into a power signal and outputs it to the comparator 48.

比較器48は、予め設定された基準信号と、電力変換器46から入力された電力信号との差分を求め、該差分を示す信号を乗算器50に出力する。なお、ここで求めた差分を等化誤差と呼称し、該等化誤差を示す信号を等化誤差信号と呼称する。   The comparator 48 obtains a difference between a preset reference signal and the power signal input from the power converter 46 and outputs a signal indicating the difference to the multiplier 50. The difference obtained here is called an equalization error, and a signal indicating the equalization error is called an equalization error signal.

乗算器50は、比較器48から入力された等化誤差信号に、ゲイン制御部24から与えられたフィードバックゲインを乗算し、複素乗算器52に出力する。   The multiplier 50 multiplies the equalization error signal input from the comparator 48 by the feedback gain provided from the gain control unit 24 and outputs the result to the complex multiplier 52.

複素乗算器52は、乗算器50から入力された乗算結果と、加算器44から入力された加算結果とを複素乗算して各タップ演算器42に出力する。   The complex multiplier 52 performs complex multiplication on the multiplication result input from the multiplier 50 and the addition result input from the adder 44 and outputs the result to each tap calculator 42.

次に、等化器16に対してフィードバックゲインを与えるゲイン制御部24について説明する。ゲイン制御部24は、遅延器30、差分器32、フィルタ34、選択器36、及びテーブル38を備えている。   Next, the gain control unit 24 that gives a feedback gain to the equalizer 16 will be described. The gain control unit 24 includes a delay unit 30, a difference unit 32, a filter 34, a selector 36, and a table 38.

遅延器30は、電力検出器18から入力された電力信号を1フレーム分遅延させる。   The delay unit 30 delays the power signal input from the power detector 18 by one frame.

差分器32は、電力検出器18から入力された電力信号と、1フレーム前の電力信号との差分を演算し、該差分の絶対値を示す差分信号を出力する。ここで、AGC20で調整しきれなかった電力変動が検出される。具体的には、上記AGC20の制御では、各スロット間のレベル調整がなされるが(図3(A)、(B)参照。)、各々のスロット内に依然としてレベル変動が残存することがある(図3(C)参照)。従って、差分演算器32では、このようなAGC20で調整されなかった電力変動が検出される。   The subtractor 32 calculates the difference between the power signal input from the power detector 18 and the power signal of the previous frame, and outputs a difference signal indicating the absolute value of the difference. Here, a power fluctuation that cannot be adjusted by the AGC 20 is detected. Specifically, in the control of the AGC 20, the level adjustment between the slots is performed (see FIGS. 3A and 3B), but the level fluctuation may still remain in each slot ( (See FIG. 3C). Therefore, the difference calculator 32 detects such a power fluctuation that has not been adjusted by the AGC 20.

フィルタ34は、差分器32から出力された差分信号を平滑化する。これにより、差分信号のノイズが除去され、選択器36でのゲイン制御を精度高く行なうことができる。   The filter 34 smoothes the difference signal output from the differentiator 32. Thereby, the noise of the difference signal is removed, and the gain control in the selector 36 can be performed with high accuracy.

選択器36は、フィルタ34で平滑化された差分信号が入力されると、テーブル38から該差分信号に対応するゲイン値を選択し、該選択したゲイン値をフィードバックゲインとして、等化器16の乗算器50に与える。   When the difference signal smoothed by the filter 34 is input, the selector 36 selects a gain value corresponding to the difference signal from the table 38, and uses the selected gain value as a feedback gain. This is given to the multiplier 50.

テーブル38は、不揮発性メモリで構成されている。テーブル38は、差分信号の値とフィードバックゲインの値とを対応付けて記憶したルックアップテーブルであり、選択器36によって参照される。   The table 38 is composed of a nonvolatile memory. The table 38 is a lookup table in which the difference signal value and the feedback gain value are stored in association with each other, and is referred to by the selector 36.

より詳述すると、テーブル38には、所定値以下の差分信号に対しては、伝搬路推定結果の精度を高める有効な値として予め定められたフィードバックゲインの値が記憶されている。また、所定値より大きい差分信号に対しては、上記予め定められたフィードバックゲインよりも小さな値、或いは「0」がフィードバックゲインの値として記憶されている。   More specifically, the table 38 stores a feedback gain value that is set in advance as an effective value that improves the accuracy of the propagation path estimation result for a difference signal that is equal to or smaller than a predetermined value. For a difference signal larger than a predetermined value, a value smaller than the predetermined feedback gain or “0” is stored as a feedback gain value.

なお、所定値より大きい差分信号については、フィードバックゲインの値として、一定の値ではなく、差分信号が大きくなるに従って小さくなるようなゲイン値を上記テーブル38に記憶しておくようにしてもよい。   For a difference signal larger than a predetermined value, a gain value that becomes smaller as the difference signal becomes larger may be stored in the table 38 as a feedback gain value instead of a constant value.

差分信号が所定値以下である場合には、到来受信信号は電力変動が小さく、強いフェージングは生じていないと推定される。このような場合には、選択器36により、伝搬路推定結果の精度を高める有効な値として予め定められたフィードバックゲインの値がテーブル38から選択され、乗算器50に与えられる。これにより、通常通りタップ係数が更新され、タップ演算器42の各々で該更新されたタップ係数による演算が行なわれる。   When the difference signal is less than or equal to a predetermined value, it is estimated that the incoming received signal has a small power fluctuation and no strong fading has occurred. In such a case, the selector 36 selects a feedback gain value determined in advance as an effective value for improving the accuracy of the propagation path estimation result from the table 38 and supplies the selected value to the multiplier 50. As a result, the tap coefficient is updated as usual, and each of the tap calculators 42 performs an operation using the updated tap coefficient.

また、差分信号が所定値を越えていた場合には、到来受信信号は電力変動が大きく、強いフェージングが生じていると推定される。このような場合には、選択器36により、通常よりも小さなフィードバックゲイン、或いは「0」がテーブル38から選択され、乗算器50に与えられる。フィードバックゲインを小さくすることで、タップ係数が大きく変更されることを抑制することができる。フィードバックゲインを0にすることで、乗算器50での乗算結果も0となることから、前回演算されたタップ係数と同じタップ係数で(タップ係数を変更せず)複素乗算器58の複素乗算が行なわれる。従って、突発的な雑音等が含まれる信号の影響を低減させることができる。   When the difference signal exceeds the predetermined value, it is estimated that the incoming received signal has a large power fluctuation and that strong fading has occurred. In such a case, the selector 36 selects a feedback gain smaller than normal, or “0”, from the table 38 and supplies it to the multiplier 50. By reducing the feedback gain, it is possible to suppress the tap coefficient from being greatly changed. By setting the feedback gain to 0, the multiplication result in the multiplier 50 is also 0, so that the complex multiplication of the complex multiplier 58 is performed with the same tap coefficient as the previously calculated tap coefficient (without changing the tap coefficient). Done. Therefore, it is possible to reduce the influence of a signal including sudden noise or the like.

以上説明したように、ゲイン制御部24を設け、フェージングによる受信電力変動に対してフィードバックゲインを適応的に変更するようにしたため、等化器による受信特性を改善する効果が得られる。   As described above, since the gain control unit 24 is provided and the feedback gain is adaptively changed with respect to the received power fluctuation due to fading, the effect of improving the reception characteristics by the equalizer can be obtained.

なお、上記実施の形態では、テーブル38からゲインを選択する例について説明したが、これに限定されず、例えば、入力された差分信号を所定値と比較する比較回路を選択器36に設け、差分信号が所定値以下の場合には、伝搬路推定結果の精度を高める有効な値として予め定められたフィードバックゲインの値を等化器16の乗算器50に出力し、差分信号が所定値を超えている場合には、上記予め定められたフィードバックゲインの値よりも小さい一定のゲイン値(例えば、「0」)を出力するように構成してもよい。すなわち、テーブルを用いない構成としてもよい。   In the above-described embodiment, an example in which the gain is selected from the table 38 has been described. However, the present invention is not limited to this. For example, the selector 36 is provided with a comparison circuit that compares the input difference signal with a predetermined value, and the difference is calculated. When the signal is less than or equal to a predetermined value, the feedback gain value predetermined as an effective value for improving the accuracy of the propagation path estimation result is output to the multiplier 50 of the equalizer 16, and the difference signal exceeds the predetermined value. In such a case, a constant gain value (for example, “0”) smaller than the predetermined feedback gain value may be output. That is, it is good also as a structure which does not use a table.

また、遅延器30で、電力検出器18から入力された電力検出の結果を1フレーム分遅延させる場合について説明したが、複数フレーム分遅延させるようにしてもよい。   Moreover, although the case where the delay unit 30 delays the result of power detection input from the power detector 18 by one frame has been described, it may be delayed by a plurality of frames.

[第2の実施の形態]   [Second Embodiment]

第1の実施の形態では、等化器16に入力される前の受信信号に基づいてフィードバックゲインを求める例について説明したが、第2の実施の形態では、等化器16内の比較器48の比較結果に基づいてフィードバックゲインを求める例について説明する。   In the first embodiment, the example in which the feedback gain is obtained based on the received signal before being input to the equalizer 16 has been described. However, in the second embodiment, the comparator 48 in the equalizer 16 is used. An example of obtaining the feedback gain based on the comparison result will be described.

本実施の形態では、第1の実施の形態の信号処理装置のゲイン制御部24に代えて図4に示すゲイン制御部60を設けて信号処理装置を構成する。また、電力検出器18で変換された電力信号はAGC20には入力されるが、ゲイン制御部60には入力されないように構成する。これ以外の構成は、第1の実施の形態と同じである。   In the present embodiment, a signal processing apparatus is configured by providing a gain control section 60 shown in FIG. 4 instead of the gain control section 24 of the signal processing apparatus of the first embodiment. The power signal converted by the power detector 18 is input to the AGC 20 but is not input to the gain control unit 60. The other configuration is the same as that of the first embodiment.

図4は、第2の実施の形態の等化器16及びゲイン制御部60の構成を示す図である。なお、前述したように等化器16の構成は第1の実施の形態と変わらない。   FIG. 4 is a diagram illustrating a configuration of the equalizer 16 and the gain control unit 60 according to the second embodiment. As described above, the configuration of the equalizer 16 is the same as that of the first embodiment.

本実施の形態のゲイン制御部60は、絶対値変換器62、スケーリング器64、選択器66、及びテーブル68を備えている。   The gain control unit 60 according to the present embodiment includes an absolute value converter 62, a scaler 64, a selector 66, and a table 68.

絶対値変換器62は、等化器16内の比較器48から出力された等化誤差信号を、等化誤差の絶対値を示す絶対値信号に変換する。   The absolute value converter 62 converts the equalization error signal output from the comparator 48 in the equalizer 16 into an absolute value signal indicating the absolute value of the equalization error.

スケーリング器64は、絶対値変換器62で変換された絶対値信号の基準信号に対する割合(以下、相対値)を求める。具体的には、絶対値信号を基準信号で除算して相対値を求める。該相対値を示す相対値信号は選択器66に出力される。   The scaler 64 obtains the ratio (hereinafter referred to as relative value) of the absolute value signal converted by the absolute value converter 62 to the reference signal. Specifically, the relative value is obtained by dividing the absolute value signal by the reference signal. A relative value signal indicating the relative value is output to the selector 66.

選択器66は、相対値信号が入力されると、テーブル68から該相対値信号に対応するゲイン値を選択し、該選択したゲイン値をフィードバックゲインとして、等化器16の乗算器50に与える。   When the relative value signal is input, the selector 66 selects a gain value corresponding to the relative value signal from the table 68 and supplies the selected gain value as a feedback gain to the multiplier 50 of the equalizer 16. .

テーブル68は、不揮発性メモリで構成されている。テーブル68は、相対値とフィードバックゲインの値とを対応付けて記憶したルックアップテーブルであり、選択器66によって参照される。   The table 68 is composed of a nonvolatile memory. The table 68 is a lookup table that stores relative values and feedback gain values in association with each other, and is referred to by the selector 66.

より詳述すると、テーブル68には、所定値以下の相対値に対しては、伝搬路推定結果の精度を高める有効な値として予め定められたフィードバックゲインの値が記憶されている。また、所定値より大きい相対値に対しては、上記予め定められたフィードバックゲインよりも小さな値、或いは「0」がフィードバックゲインの値として記憶されている。   More specifically, the table 68 stores a feedback gain value that is set in advance as an effective value that improves the accuracy of the propagation path estimation result for a relative value that is equal to or less than a predetermined value. For a relative value larger than a predetermined value, a value smaller than the predetermined feedback gain or “0” is stored as a feedback gain value.

なお、所定値より大きい相対値については、フィードバックゲインの値として、一定の値ではなく、相対値が大きくなるに従って小さくなるような値を上記テーブル68に記憶しておくようにしてもよい。   For the relative value larger than the predetermined value, the feedback gain value may be stored in the table 68 as a value that becomes smaller as the relative value becomes larger than the constant value.

相対値が所定値以下である場合には、到来受信信号は突発的な雑音等の不要な電力が少ない信号であると推定される。このような場合には、選択器66により、伝搬路推定結果の精度を高める有効な値として予め定められたフィードバックゲインの値をテーブル68から選択され、乗算器50に与えられる。これにより、通常通りタップ係数が更新され、タップ演算器42の各々で該更新されたタップ係数による演算が行なわれる。   When the relative value is less than or equal to the predetermined value, the incoming received signal is estimated to be a signal with less unnecessary power such as sudden noise. In such a case, the selector 66 selects a predetermined feedback gain value from the table 68 as an effective value that improves the accuracy of the propagation path estimation result, and provides it to the multiplier 50. As a result, the tap coefficient is updated as usual, and each of the tap calculators 42 performs an operation using the updated tap coefficient.

また、相対値が所定値を越えていた場合には、到来受信信号は突発的な雑音等の不要な電力が大きく伝搬路推定結果の誤差を大きくする信号であると推定される。このような場合には、選択器66により、通常よりも小さなフィードバックゲイン、または「0」がテーブル68から選択され、乗算器50に与えられる。タップ係数が大きく変更されることを抑制することができる。フィードバックゲインを0にすることで、乗算器50での乗算結果も0となることから、前回演算されたタップ係数と同じタップ係数で(タップ係数を変更せず)複素乗算器58の複素乗算が行なわれる。従って、突発的な雑音等が含まれる信号の影響を低減させることができる。   When the relative value exceeds a predetermined value, the incoming received signal is estimated to be a signal that requires a large amount of unnecessary power such as sudden noise and increases the error of the propagation path estimation result. In such a case, the selector 66 selects a feedback gain smaller than normal, or “0”, from the table 68 and supplies it to the multiplier 50. It is possible to suppress the tap coefficient from being greatly changed. By setting the feedback gain to 0, the multiplication result in the multiplier 50 is also 0, so that the complex multiplication of the complex multiplier 58 is performed with the same tap coefficient as the previously calculated tap coefficient (without changing the tap coefficient). Done. Therefore, it is possible to reduce the influence of a signal including sudden noise or the like.

以上説明したように、ゲイン制御部60を設け、突発的に生じる信号の変動やフェージング等による大きな電力変動に対してフィードバックゲインを適応的に変更するようにしたため、等化器による受信特性を改善する効果が得られる。   As described above, the gain control unit 60 is provided to adaptively change the feedback gain against large power fluctuations due to sudden signal fluctuations or fading, etc., thus improving the reception characteristics of the equalizer Effect is obtained.

なお、上記実施の形態では、テーブル68からゲインを選択する例について説明したが、これに限定されず、例えば、相対値を所定値と比較する比較回路を選択器66に設け、相対値が所定値以下の場合には、伝搬路推定結果の精度を高める有効な値として予め定められたフィードバックゲインの値を等化器16の乗算器50に出力し、相対値が所定値を超えている場合には、上記予め定められたフィードバックゲインの値よりも小さい一定のゲイン値(例えば、「0」)を出力するように構成してもよい。すなわち、テーブルを用いない構成としてもよい。   In the above-described embodiment, the example of selecting the gain from the table 68 has been described. However, the present invention is not limited to this. For example, a comparison circuit that compares the relative value with a predetermined value is provided in the selector 66 and the relative value is predetermined. When the value is equal to or smaller than the value, a feedback gain value predetermined as an effective value for improving the accuracy of the propagation path estimation result is output to the multiplier 50 of the equalizer 16, and the relative value exceeds the predetermined value. Alternatively, a constant gain value (for example, “0”) smaller than the predetermined feedback gain value may be output. That is, it is good also as a structure which does not use a table.

また、上記スケーリング器64については、絶対値信号を基準信号で除算する除算回路で構成することができるが、除算回路が大きくなることを懸念する場合には、信号処理回路を以下のように構成するようにしてもよい。   The scaling device 64 can be configured by a division circuit that divides the absolute value signal by the reference signal. However, if there is a concern that the division circuit becomes large, the signal processing circuit is configured as follows. You may make it do.

まず、基準信号を2のべき乗として予め設定しておく。そして、等化器16に入力される受信信号の平均電力が基準信号相当になるように、前段のAGC20でVGA10のゲイン制御を行なうことにより受信信号のレベルを調整する。更に、絶対値変換器62から入力された絶対値信号を基準信号の2のべき乗数分だけビットシフトするシフト回路でスケーリング器64を構成する。   First, the reference signal is set in advance as a power of 2. Then, the level of the received signal is adjusted by performing gain control of the VGA 10 with the AGC 20 in the previous stage so that the average power of the received signal input to the equalizer 16 corresponds to the reference signal. Further, the scaler 64 is composed of a shift circuit that bit-shifts the absolute value signal input from the absolute value converter 62 by a power of 2 of the reference signal.

このような構成とすれば、回路規模が大きな除算回路を設けなくとも、絶対値信号と基準信号との相対値を求めることができ、上記と同様に適応的にフィードバックゲインを変更することができる。   With such a configuration, the relative value between the absolute value signal and the reference signal can be obtained without providing a divider circuit with a large circuit scale, and the feedback gain can be adaptively changed as described above. .

第1の実施の形態の信号処理装置の構成例を示す図である。It is a figure which shows the structural example of the signal processing apparatus of 1st Embodiment. 第1の実施の形態の等化器の構成を示す図である。It is a figure which shows the structure of the equalizer of 1st Embodiment. AGCによるレベル変動調整を説明する説明図である。It is explanatory drawing explaining the level fluctuation | variation adjustment by AGC. 第2の実施の形態の等化器及びゲイン制御部の構成を示す図である。It is a figure which shows the structure of the equalizer and gain control part of 2nd Embodiment.

符号の説明Explanation of symbols

10 VGA
12 ADC
14 タイミング同期回路
16 等化器
18 電力検出器
20 AGC
22 DAC
24 ゲイン制御部
30 遅延器
32 差分器
34 フィルタ
36 選択器
38 テーブル
40 遅延器
42 タップ演算器
44 加算器
46 電力変換器
48 比較器
50 乗算器
52 複素乗算器
54 複素乗算器
56 積分器
58 複素乗算器
60 ゲイン制御部
62 絶対値変換器
64 スケーリング器
66 選択器
68 テーブル
10 VGA
12 ADC
14 Timing synchronization circuit 16 Equalizer 18 Power detector 20 AGC
22 DAC
24 gain control unit 30 delay unit 32 difference unit 34 filter 36 selector 38 table 40 delay unit 42 tap calculator 44 adder 46 power converter 48 comparator 50 multiplier 52 complex multiplier 54 complex multiplier 56 integrator 58 complex Multiplier 60 Gain control unit 62 Absolute value converter 64 Scaling unit 66 Selector 68 Table

Claims (5)

受信信号を増幅する増幅器と、
前記増幅器で増幅された受信信号を電力信号に変換する第1電力変換器と、
前記第1電力変換器で変換された電力信号のレベルが所定範囲内の値になるように前記増幅器のゲインを調整する第1ゲイン調整部と、
前記増幅器で増幅された受信信号を一定時間遅延させる遅延器を複数個直列に接続した遅延器群と、
入力された受信信号にタップ係数を乗算する複数の乗算器を有する乗算器群であって、該複数の乗算器の1つを前記遅延器群の先頭の遅延器の入力端に接続し、残りの乗算器の各々を前記遅延器の出力端の各々に接続した乗算器群と、
前記乗算器群の乗算器の各々の乗算結果を加算し、加算結果を出力する加算器と、
前記加算器から出力された加算結果を電力信号に変換する第2電力変換器と、
前記第2電力変換器で変換された電力信号と予め定められた基準信号との差分を第1差分信号として出力する第1差分器と、
前記第1電力変換器で変換された電力信号の変動を検出し、前記タップ係数を求めるためのゲインを、該検出した変動に対応したゲインとなるように調整する第2ゲイン調整部と、
前記第1差分器から出力された第1差分信号と、前記第2ゲイン調整部で調整されたゲインと、前記加算器から出力された加算結果と、前記乗算器群の乗算器の各々に入力される受信信号の各々とを乗算し、該乗算結果の各々を前回演算されたタップ係数の各々に加算することにより、前記複数の乗算器の各々で用いるタップ係数の各々を演算するタップ係数演算部と、
を備えた信号処理装置。
An amplifier for amplifying the received signal;
A first power converter that converts a received signal amplified by the amplifier into a power signal;
A first gain adjustment unit that adjusts the gain of the amplifier so that the level of the power signal converted by the first power converter becomes a value within a predetermined range;
A group of delay units connected in series with a plurality of delay units for delaying the reception signal amplified by the amplifier for a predetermined time;
A multiplier group having a plurality of multipliers for multiplying an input received signal by a tap coefficient, wherein one of the plurality of multipliers is connected to an input terminal of a first delay unit of the delay group; A multiplier group in which each of the multipliers is connected to each of the output terminals of the delay unit;
An adder for adding the multiplication results of the multipliers of the multiplier group and outputting the addition result;
A second power converter that converts the addition result output from the adder into a power signal;
A first differencer that outputs a difference between a power signal converted by the second power converter and a predetermined reference signal as a first difference signal;
A second gain adjusting unit that detects a fluctuation of the power signal converted by the first power converter and adjusts a gain for obtaining the tap coefficient so as to be a gain corresponding to the detected fluctuation;
The first difference signal output from the first differentiator, the gain adjusted by the second gain adjustment unit, the addition result output from the adder, and the multiplier of the multiplier group are input to each of the multipliers. A tap coefficient calculation that calculates each of the tap coefficients used in each of the plurality of multipliers by multiplying each of the received signals and adding each of the multiplication results to each of the previously calculated tap coefficients. And
A signal processing apparatus comprising:
前記第2ゲイン調整部を、
前記第1電力変換器で変換された電力信号を所定時間遅延させる電力信号遅延器と、
前記第1電力変換器で変換された電力信号と前記電力信号遅延器で遅延された電力信号との差分の絶対値を示す信号を前記電力信号の変動を示す信号として出力する第2差分器と、
前記タップ係数を求めるためのゲインを、前記第2差分器から出力された信号に対応したゲインとなるように調整する調整部と、
を含んで構成した請求項1に記載の信号処理装置。
The second gain adjustment unit;
A power signal delay device for delaying the power signal converted by the first power converter for a predetermined time;
A second subtractor for outputting a signal indicating an absolute value of a difference between the power signal converted by the first power converter and the power signal delayed by the power signal delay as a signal indicating fluctuation of the power signal; ,
An adjustment unit for adjusting a gain for obtaining the tap coefficient so as to be a gain corresponding to a signal output from the second differentiator;
The signal processing device according to claim 1, comprising:
前記第2ゲイン調整部に、前記第2差分器から出力された前記信号を平滑化して前記調整部に出力する平滑化フィルタを更に設けた
請求項2に記載の信号処理装置。
The signal processing apparatus according to claim 2, wherein the second gain adjustment unit is further provided with a smoothing filter that smoothes the signal output from the second differentiator and outputs the smoothed signal to the adjustment unit.
受信信号を増幅する増幅器と、
前記増幅器で増幅された受信信号を電力信号に変換する第1電力変換器と、
前記第1電力変換器で変換された電力信号のレベルが所定範囲内の値になるように前記増幅器のゲインを調整する第1ゲイン調整部と、
前記増幅器で増幅された受信信号を一定時間遅延させる遅延器を複数個直列に接続した遅延器群と、
入力された受信信号にタップ係数を乗算する複数の乗算器を有する乗算器群であって、該複数の乗算器の1つを前記遅延器群の先頭の遅延器の入力端に接続し、残りの乗算器の各々を前記遅延器の出力端の各々に接続した乗算器群と、
前記乗算器群の乗算器の各々の乗算結果を加算し、加算結果を出力する加算器と、
前記加算器から出力された加算結果を電力信号に変換する第2電力変換器と、
前記第2電力変換器で変換された電力信号と予め定められた基準信号との差分を差分信号として出力する差分器と、
前記差分器から出力された差分信号を前記差分の絶対値を示す絶対値信号に変換する絶対値変換器と、
前記絶対値変換器で変換された絶対値信号の前記基準信号に対する割合を求める割合演算器と、
記タップ係数を求めるためのゲインを、前記割合演算器で求められた割合に対応したゲインとなるように調整する第2ゲイン調整部と、
前記差分器から出力された差分信号と、前記第2ゲイン調整部で調整されたゲインと、前記加算器から出力された加算結果と、前記乗算器群の乗算器の各々に入力される受信信号の各々とを乗算し、該乗算結果の各々を前回演算されたタップ係数の各々に加算することにより、前記複数の乗算器の各々で用いるタップ係数の各々を演算するタップ係数演算部と、
を備えた信号処理装置。
An amplifier for amplifying the received signal;
A first power converter that converts a received signal amplified by the amplifier into a power signal;
A first gain adjustment unit that adjusts the gain of the amplifier so that the level of the power signal converted by the first power converter becomes a value within a predetermined range;
A group of delay units connected in series with a plurality of delay units for delaying the reception signal amplified by the amplifier for a predetermined time;
A multiplier group having a plurality of multipliers for multiplying an input received signal by a tap coefficient, wherein one of the plurality of multipliers is connected to an input terminal of a first delay unit of the delay group; A multiplier group in which each of the multipliers is connected to each of the output terminals of the delay unit;
An adder for adding the multiplication results of the multipliers of the multiplier group and outputting the addition result;
A second power converter that converts the addition result output from the adder into a power signal;
A differencer that outputs a difference between the power signal converted by the second power converter and a predetermined reference signal as a difference signal;
An absolute value converter that converts the difference signal output from the difference unit into an absolute value signal indicating an absolute value of the difference;
A ratio calculator for obtaining a ratio of the absolute value signal converted by the absolute value converter to the reference signal;
A gain for determining the pre-Symbol tap coefficients, and the second gain adjustment section that adjusts so that the gain corresponding to the ratio determined by the ratio calculator,
The difference signal output from the difference unit, the gain adjusted by the second gain adjustment unit, the addition result output from the adder, and the received signal input to each multiplier of the multiplier group A tap coefficient calculation unit that calculates each of the tap coefficients used in each of the plurality of multipliers by multiplying each of the multiplication results with each of the previously calculated tap coefficients,
A signal processing apparatus comprising:
前記基準信号を2のべき乗として予め設定しておき、
前記第1ゲイン調整部は、前記受信信号の平均電力が前記基準信号の電力相当となるように、前記増幅器のゲイン調整を行ない、
前記割合演算器は、前記絶対値信号を前記基準信号の2のべき乗数分だけビットシフトすることで前記割合を求める
請求項に記載の信号処理装置。
The reference signal is set in advance as a power of 2,
The first gain adjustment unit adjusts the gain of the amplifier so that the average power of the received signal corresponds to the power of the reference signal,
The signal processing apparatus according to claim 4 , wherein the ratio calculator obtains the ratio by bit-shifting the absolute value signal by a power of 2 of the reference signal.
JP2008176796A 2008-07-07 2008-07-07 Signal processing device Active JP5179975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008176796A JP5179975B2 (en) 2008-07-07 2008-07-07 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008176796A JP5179975B2 (en) 2008-07-07 2008-07-07 Signal processing device

Publications (2)

Publication Number Publication Date
JP2010016749A JP2010016749A (en) 2010-01-21
JP5179975B2 true JP5179975B2 (en) 2013-04-10

Family

ID=41702401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008176796A Active JP5179975B2 (en) 2008-07-07 2008-07-07 Signal processing device

Country Status (1)

Country Link
JP (1) JP5179975B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110971231B (en) * 2019-12-05 2023-05-05 上海交通大学 Digital phase-locked amplifier combined with ratio operation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62175028A (en) * 1986-01-29 1987-07-31 Hitachi Denshi Ltd Adaptive automatic equalizer
JPH01194614A (en) * 1988-01-29 1989-08-04 Canon Inc Automatic equalizer
JPH0376434A (en) * 1989-08-18 1991-04-02 Toshiba Corp Automatic equalizer
JP3625205B2 (en) * 2002-05-16 2005-03-02 松下電器産業株式会社 Adaptive equalizer and receiver

Also Published As

Publication number Publication date
JP2010016749A (en) 2010-01-21

Similar Documents

Publication Publication Date Title
US7386285B2 (en) Automatic gain control adaptive for plural modulation schemes
JPH1084237A (en) Method and system for controlling receiving automatic gain
US8355454B2 (en) Reception device, reception method and integrated circuit
KR101085488B1 (en) Sound signal processing apparatus and method
CN109787656B (en) Automatic gain control device for OFDM power line communication
JP5681531B2 (en) Automatic gain control device and automatic gain control method
US7774079B2 (en) Method and system for receiving and decoding audio signals
EP1538759B1 (en) Adaptive FM receiver with multipath filter
JP5179975B2 (en) Signal processing device
US20180115332A1 (en) Transmitter and distortion correction method
JP2002290177A (en) Receiver and automatic gain control method
JP2002330040A (en) Receiving equipment and automatic gain controlling method
US8112052B2 (en) Automatic gain control loop with hysteresis switching
US20050077959A1 (en) Gain control circuit
US20050123035A1 (en) Multipath elimination filter
JP4071781B2 (en) Automatic gain control circuit, automatic gain control method, and burst receiving modem
US7054395B2 (en) Automatic gain control for digital demodulation apparatus
JP2008053895A (en) Radio signal receiver, and gain control method thereof
JP4538282B2 (en) Automatic gain control device and automatic gain control method
JP4610944B2 (en) Automatic gain controller
JP2012244256A (en) Equalizer and equalization method
CN115102612B (en) Gain control method, device, gain controller and signal receiving end
JP2003318679A (en) Receiving apparatus and communication apparatus
JP4681637B2 (en) Frequency error estimation device
JP3646932B2 (en) COMMUNICATION DEVICE, COMMUNICATION DEVICE TRANSMISSION POWER CONTROL METHOD, CONTROL PROGRAM, AND RECORDING MEDIUM

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130110

R150 Certificate of patent or registration of utility model

Ref document number: 5179975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350