JP5169365B2 - SD memory communication system and SD memory communication system - Google Patents

SD memory communication system and SD memory communication system Download PDF

Info

Publication number
JP5169365B2
JP5169365B2 JP2008077109A JP2008077109A JP5169365B2 JP 5169365 B2 JP5169365 B2 JP 5169365B2 JP 2008077109 A JP2008077109 A JP 2008077109A JP 2008077109 A JP2008077109 A JP 2008077109A JP 5169365 B2 JP5169365 B2 JP 5169365B2
Authority
JP
Japan
Prior art keywords
memory
data
buffer memory
bus terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008077109A
Other languages
Japanese (ja)
Other versions
JP2009230607A (en
Inventor
和之 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2008077109A priority Critical patent/JP5169365B2/en
Publication of JP2009230607A publication Critical patent/JP2009230607A/en
Application granted granted Critical
Publication of JP5169365B2 publication Critical patent/JP5169365B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)

Description

本発明は、SDメモリ型通信装置とこのSDメモリ型通信装置におけるデータ転送プログラムに関し、特に割り込み制御を行わずにデータ転送が可能なSDメモリ型通信装置とこのSDメモリ型通信システムに関する。   The present invention relates to an SD memory type communication device and a data transfer program in the SD memory type communication device, and more particularly to an SD memory type communication device capable of transferring data without interrupt control and the SD memory type communication system.

近年、携帯電話などの携帯情報端末は、SD(Secure Digital)カードスロットを備え、外部記憶手段としてSDカードメモリを用いることが可能なように構成されているものが多く販売されている。SDカードメモリは、コンテンツの著作権保護機能を有する小型、薄型で低電力、低消費電力の携帯情報端末などに適したメモリである。SDカードメモリを用いることで、携帯情報端末は、画像情報や動画像情報などの多量のデータの記録、編集や転送などの処理が可能になる。   2. Description of the Related Art In recent years, many portable information terminals such as cellular phones are sold that are equipped with an SD (Secure Digital) card slot and that can use an SD card memory as an external storage means. The SD card memory is a small, thin, low power, low power consumption portable information terminal having a copyright protection function for content. By using the SD card memory, the portable information terminal can perform processing such as recording, editing, and transfer of a large amount of data such as image information and moving image information.

また、SDカードと同じ端子形状でデータの入出力が可能な周辺機器として、いわゆるSDIOカードと呼ばれるものがあり、このSDIOカードは、SDカードスロットを介してSDカード型の機能装置と接続して種々の機能を実行することが可能である。例えば、SDIOカードの機能は、Bluetooth(登録商標)通信カード、データ通信用PHS通信カード、無線LANカード、小型デジタルカメラカード、ワンセグチューナカード、GPSシステムカードなどの機能が、その代表的なものである。
SDメモリ型通信装置は、このようなSDIOカードの1種であって近距離無線通信装置を搭載し、この通信装置を用いてセンサノードと通信し、センサノードが収集したデータを携帯情報端末に集める機能を有している。
岡田浩人/横山智弘、第8章 マルチメディアカード&SDカードの概要,「PCカード/メモリカードの徹底研究」,CQ出版社,2002年10月1日,p.216−p.230
Further, as a peripheral device capable of inputting / outputting data with the same terminal shape as an SD card, there is a so-called SDIO card, which is connected to an SD card type functional device via an SD card slot. Various functions can be performed. For example, the functions of the SDIO card are representative of functions such as a Bluetooth (registered trademark) communication card, a PHS communication card for data communication, a wireless LAN card, a small digital camera card, a one-segment tuner card, and a GPS system card. is there.
The SD memory type communication device is a kind of such an SDIO card, which is equipped with a short-range wireless communication device, communicates with a sensor node using this communication device, and transmits data collected by the sensor node to a portable information terminal. Has the ability to collect.
Hiroto Okada / Tomohiro Yokoyama, Chapter 8 Overview of Multimedia Cards & SD Cards, “Thorough Research on PC Cards / Memory Cards”, CQ Publishing Company, October 1, 2002, p.216-p.230

ところで、従来のSDIOカードの信号制御には、携帯情報端末側に設けられたSDIOドライバICが用いられる。このSDIOドライバICは、割り込み制御によって入出力制御を行っており、周辺機器ごとに製作する必要があるという問題があり、また、SDIOドライバICの価格が比較的高価であるという問題がある。一方、SDカードは既存のものが使用できて製作の必要がない。   By the way, the SDIO driver IC provided on the portable information terminal side is used for signal control of the conventional SDIO card. This SDIO driver IC performs input / output control by interrupt control, and there is a problem that it is necessary to manufacture each peripheral device, and there is a problem that the price of the SDIO driver IC is relatively expensive. On the other hand, existing SD cards can be used and do not need to be manufactured.

そこで、本発明は、SDカードメモリの制御に用いられるSD仕様のインターフェースを用い、メモリであるかのように入出力制御を行ってデータの転送を可能とすることができるSDメモリ型通信装置及びSDメモリ型通信システムを実現することを課題とする。   Therefore, the present invention uses an SD specification interface used for controlling an SD card memory, and performs an input / output control as if it were a memory to enable data transfer and It is an object to realize an SD memory type communication system.

前記課題を解決するため、本発明の一の手段のSDメモリ型通信装置は、制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間でデータを転送するSDメモリ型通信装置であって、前記制御部は、第1バッファメモリと第2バッファメモリとを介して、前記SDバス端子と前記無線送受信部との間でデータ転送を行い、当該データ転送を行うときに、何れか一方のバッファメモリに書き込まれたデータを読み出す一方で、他方のバッファメモリに別のデータを書き込ませるメモリ切替制御を行うことを特徴とする構成とした。 In order to solve the above problems, an SD memory type communication device according to one aspect of the present invention includes a control unit, a wireless transmission / reception unit, and an SD bus terminal connected to a host device. An SD memory type communication device for transferring data to and from a transceiver unit, wherein the control unit is connected between the SD bus terminal and the wireless transceiver unit via a first buffer memory and a second buffer memory. in have line data transfer, when performing the data transfer, while reading data written to one buffer memory, characterized in that the memory switching control for writing the different data to the other buffer memory The configuration is as follows.

また、前記第1バッファメモリ及び前記第2バッファメモリは、前記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとを各々備えている構成とした。
また、記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとは、それぞれ、前記第1バッファメモリ及び前記第2バッファメモリを備えている構成とした。
The first buffer memory and the second buffer memory transfer input data from the SD bus terminal to the wireless transmission / reception unit, and transfer output data from the wireless transmission / reception unit to the SD bus terminal. And an output buffer memory.
Further, an input buffer memory from the previous SL SD bus pins for transferring the input data to the radio transmitting and receiving unit, an output buffer memory for transferring output data from the wireless transceiver to the SD bus terminals, respectively, said first buffer A memory and the second buffer memory are provided.

また、前記入力バッファメモリへの書き込み機能と前記出力バッファメモリからの読み出し制御とは、ポーリング制御によって行われる構成とした。   Further, the write function to the input buffer memory and the read control from the output buffer memory are configured to be performed by polling control.

本発明の他の手段は、制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間をバッファメモリを介してデータ転送するSDメモリ型通信装置であって、前記制御部は、前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成し、前記バッファメモリを擬似SDメモリとして応答させるメモリ制御手段を備える構成とした。   Another means of the present invention comprises a control unit, a wireless transmission / reception unit, and an SD bus terminal connected to a host device, and transfers data between the SD bus terminal and the wireless transmission / reception unit via a buffer memory. An SD memory type communication device, wherein the control unit creates a pseudo FAT (File Allocation Table) so that the SD memory type communication device has a file format required by the host device, and the buffer memory Is provided with a memory control means for responding as a pseudo SD memory.

前記バッファメモリは、前記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとの双方を備え、前記メモリ制御手段は、前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、前記入力データを前記SDバス端子から読み出して、前記入力バッファメモリに書き込む入力データ書き込み機能と、前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、前記出力データを前記出力バッファメモリから読み出して、前記SDバス端子に転送する出力データ読み出し機能と、前記無線送受信部からのデータ書き込み要求に応答して、前記無線送受信部から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、前記無線送受信部からのデータ読み出し要求に応答して、前記入力バッファメモリから前記無線送受信部への前記入力データの転送を許可する入力データ読み出し機能と、をさらに備える構成とした。   The buffer memory includes both an input buffer memory that transfers input data from the SD bus terminal to the wireless transmission / reception unit, and an output buffer memory that transfers output data from the wireless transmission / reception unit to the SD bus terminal, A memory control unit configured to read the input data from the SD bus terminal in response to a data write request for SD memory from the SD bus terminal and write the input data to the input buffer memory; and the SD bus terminal In response to a data read request for SD memory from the output memory, the output data is read from the output buffer memory and transferred to the SD bus terminal, and in response to a data write request from the wireless transceiver The output from the wireless transceiver to the output buffer memory An output data writing function that permits data writing and an input data reading function that permits transfer of the input data from the input buffer memory to the wireless transceiver in response to a data read request from the wireless transceiver And further comprising.

前記無線送受信部は、低電力短距離無線通信規格に従ってセンサノードと通信し、前記センサノードに計測条件を含むコマンドデータを送信する入力データ送信手段と、前記センサノードからの計測データを受信する出力データ受信手段と、を備える構成とした。   The wireless transmission / reception unit communicates with a sensor node in accordance with a low-power short-range wireless communication standard, and transmits input data including command data including measurement conditions to the sensor node; and an output for receiving measurement data from the sensor node. And a data receiving means.

本発明のさらに他の手段は、低電力短距離無線通信規格に従って通信を行うセンサノードと、SDバス端子を備えるホスト装置と、制御部と無線送受信部とSDバス端子とを備えるSDメモリ型通信装置とを備え、前記SDメモリ型通信装置を介して前記センサノードと前記ホスト装置との間でデータを転送するSDメモリ型通信システムであって、前記制御部は、前記SDバス端子と入力バッファメモリ及び出力バッファメモリとの間でデータ転送を行わせ、前記SDバス端子からの信号に応答して、前記入力バッファメモリを擬似SDメモリとして応答させるメモリ制御手段と、前記入力バッファメモリ及び前記出力バッファメモリと前記無線送受信部との間でデータ転送を行わせる演算処理手段とを備え、前記メモリ制御手段は、前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成する擬似FAT作成機能と、前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、入力データを前記SDバス端子から読み出して前記入力バッファメモリに書き込む入力データ書き込み機能と、前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、出力データを前記出力バッファメモリから読み出して前記SDバス端子に転送する出力データ読み出し機能と、前記演算処理手段からのデータ書き込み要求に応答して、前記演算処理手段から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、前記演算処理手段からのデータ読み出し要求に応答して、前記入力バッファメモリから前記演算処理手段への前記入力データの転送を許可する入力データ読み出し機能と、を備える構成とした。 According to another aspect of the present invention, there is provided an SD memory type communication including a sensor node that performs communication according to a low-power short-range wireless communication standard, a host device including an SD bus terminal, a control unit, a wireless transmission / reception unit, and an SD bus terminal. An SD memory type communication system for transferring data between the sensor node and the host device via the SD memory type communication device, wherein the control unit includes the SD bus terminal and an input buffer. Memory control means for performing data transfer between the memory and the output buffer memory, and responding to the signal from the SD bus terminal, causing the input buffer memory to respond as a pseudo SD memory, the input buffer memory, and the output Computation processing means for performing data transfer between a buffer memory and the wireless transmission / reception unit, the memory control means, A pseudo FAT (File Allocation Table) creation function for creating a file format required by the storage device in the SD memory type communication device, and a response to a data write request for SD memory from the SD bus terminal In response to an input data write function for reading input data from the SD bus terminal and writing it to the input buffer memory, and in response to an SD memory data read request from the SD bus terminal, output data is read from the output buffer memory. Output data read function for reading and transferring to the SD bus terminal, and output data permitting writing of the output data from the arithmetic processing means to the output buffer memory in response to a data write request from the arithmetic processing means Write function and data read request from the arithmetic processing means In response, and configured to include a input data read function that allows the transfer of said input data to said processing means from said input buffer memory.

本発明によれば、SDカードメモリの制御に用いられるSD仕様のインターフェースを用い、メモリであるかのように入出力制御を行ってデータの転送をすることができる。   According to the present invention, it is possible to transfer data by performing input / output control as if it were a memory using an SD specification interface used for controlling an SD card memory.

以下、本発明を図面を参照として詳細に説明する。
(第1実施形態)
Hereinafter, the present invention will be described in detail with reference to the drawings.
(First embodiment)

図1は、本発明の一実施形態であるSDメモリ型通信システムのブロック図である。この通信システムは、SDメモリ型通信装置10と携帯情報端末20とセンサノード30とから構成されている。   FIG. 1 is a block diagram of an SD memory communication system according to an embodiment of the present invention. This communication system includes an SD memory type communication device 10, a portable information terminal 20, and a sensor node 30.

携帯情報端末20は、SDバススロット23とアプリケーションプログラム21とSDメモリドライバIC22とを備えて構成され、SDバススロット23に挿入されたSDメモリなどのSDカードの情報を利用して、アプリケーションプログラム21のソフトウエアを実行するように構成されている。本実施形態での携帯情報端末20は、SDバススロット23を介してSDメモリ型通信装置10とのインターフェースを行う。このインターフェース制御は、SDメモリを制御するのと同様のSDメモリ型の仕様による。   The portable information terminal 20 includes an SD bus slot 23, an application program 21, and an SD memory driver IC 22. The application program 21 uses information on an SD card such as an SD memory inserted into the SD bus slot 23. Is configured to execute the software. The portable information terminal 20 in the present embodiment interfaces with the SD memory type communication device 10 via the SD bus slot 23. This interface control is based on the specification of the SD memory type that controls the SD memory.

SDメモリ型通信装置10は、制御部11とSDバス端子12と無線送受信部13とを備えて構成され、携帯情報端末20のSDバススロット23に自身のSDバス端子12を介して装着され、無線送受信部13を介してセンサノード30と通信を行う。
センサノード30は、無線送受信部31と制御部32とセンサ部33とを備え、センサ部33で収集した温度、圧力、加速度、振動などの測定値のデータをSDメモリ型通信装置10を介して周期的に携帯情報端末20に送る。
The SD memory type communication device 10 includes a control unit 11, an SD bus terminal 12, and a wireless transmission / reception unit 13. The SD memory type communication device 10 is attached to the SD bus slot 23 of the portable information terminal 20 via its own SD bus terminal 12. Communication with the sensor node 30 is performed via the wireless transmission / reception unit 13.
The sensor node 30 includes a wireless transmission / reception unit 31, a control unit 32, and a sensor unit 33, and data of measured values such as temperature, pressure, acceleration, and vibration collected by the sensor unit 33 are transmitted via the SD memory type communication device 10. The information is periodically sent to the portable information terminal 20.

SDメモリ型通信装置10の無線送受信部13と、センサノード30の無線送受信部31とは、ZigBee(IEEE802.15.4)などの低電力短距離無線通信規格に従ってワイヤレスPAN(Private Area Network)を構成して通信を行う。センサノード30の制御部32は、電源ON時やSDメモリ型通信装置10の無線送受信部13との近接時に、このPANに自動的に接続を行い、温度、圧力、加速度、振動などの計測値のデータを無線送受信部31から送信する。   The wireless transmission / reception unit 13 of the SD memory type communication device 10 and the wireless transmission / reception unit 31 of the sensor node 30 perform a wireless PAN (Private Area Network) according to a low-power short-range wireless communication standard such as ZigBee (IEEE802.15.4). Configure and communicate. The control unit 32 of the sensor node 30 automatically connects to this PAN when the power is turned on or close to the wireless transmission / reception unit 13 of the SD memory type communication device 10, and measured values such as temperature, pressure, acceleration, and vibration. Is transmitted from the wireless transmission / reception unit 31.

図2は、本実施の形態のSDメモリ型通信装置10の詳細内部構造を示すブロック図である。
無線送受信部13は、センサノード30に計測条件を含むコマンドデータを送信する入力データ送信手段131と、センサノード30からの計測データを受信する出力データ受信手段132とから構成されている。
SDメモリ型通信装置10の制御部11は、演算処理手段111、バッファメモリ112、メモリ制御手段113と、SDコネクタ114a、CPUIOコネクタ114b、CPUメモリコネクタ114cとから構成されている。
FIG. 2 is a block diagram showing a detailed internal structure of the SD memory type communication device 10 of the present embodiment.
The wireless transmission / reception unit 13 includes an input data transmission unit 131 that transmits command data including measurement conditions to the sensor node 30, and an output data reception unit 132 that receives measurement data from the sensor node 30.
The control unit 11 of the SD memory type communication device 10 includes an arithmetic processing unit 111, a buffer memory 112, a memory control unit 113, an SD connector 114a, a CPUIO connector 114b, and a CPU memory connector 114c.

演算処理手段111は、CPU111aと、無線送受信部13からのデータを一次記憶するなどの機能を有するSRAM111bとプログラムなどを記憶するFLASH ROM111cとを備えていて、メモリ制御手段113からのコマンドデータを無線送受信部13に送る入力データ出力機能111dと、計測データを無線送受信部13から取り込んで出力バッファメモリ112c,112dに入力する出力データ入力機能111eとを備えている。
バッファメモリ112は、SDバス端子12からのデータを記憶する入力バッファメモリ112a,112bと、無線送受信部13から演算処理手段111の出力データ入力機能111eを経て出力されるデータを記憶する出力バッファメモリ112c,112dとに分かれ、それぞれが2重化されたダブルバッファ構造となっている。
The arithmetic processing unit 111 includes a CPU 111 a, an SRAM 111 b having a function of temporarily storing data from the wireless transmission / reception unit 13, and a FLASH ROM 111 c that stores a program and the like, and wirelessly receives command data from the memory control unit 113. An input data output function 111d for sending to the transmission / reception unit 13 and an output data input function 111e for taking measurement data from the wireless transmission / reception unit 13 and inputting them to the output buffer memories 112c and 112d are provided.
The buffer memory 112 includes input buffer memories 112a and 112b that store data from the SD bus terminal 12, and an output buffer memory that stores data output from the wireless transmission / reception unit 13 via the output data input function 111e of the arithmetic processing unit 111. 112c and 112d, each of which has a double buffer structure.

メモリ制御手段113は、SDバス端子12からのSDメモリへ、データ書き込み要求に応答して、データをSDバス端子12を介して読み出して、入力バッファメモリ112a,112bに書き込む入力データ書き込み機能113aと、SDバス端子12からのSDメモリへ、データ読み出し要求に応答して、書き込み中の出力バッファメモリ112c又は112dを別の出力バッファメモリ112d又は112cに書き込みを切り替えて、元のバッファメモリ112c又は112dからデータを読み出してSDバス端子12に転送する出力データ読み出し機能113bと、演算処理手段111からのデータ書き込み要求に応答して、演算処理手段111から出力バッファメモリ112c,112dへのデータの書き込みを許可する出力データ書き込み機能113cと、演算処理手段111からのデータ読み出し要求に応答して、書き込み中の入力バッファメモリ112a又は112bを別のバッファメモリ112b又は112aに書き込みを切り替えて、元のバッファメモリ112a又は112bから演算処理手段111へのデータの転送を許可する入力データ読み出し機能113dとを備えている。   The memory control unit 113 reads the data through the SD bus terminal 12 in response to a data write request from the SD bus terminal 12 to the SD memory, and writes the data into the input buffer memories 112a and 112b. In response to a data read request to the SD memory from the SD bus terminal 12, the writing of the writing output buffer memory 112c or 112d to another output buffer memory 112d or 112c is switched to the original buffer memory 112c or 112d. In response to the data write request from the arithmetic processing means 111 and the output data read function 113b for reading data from the SD bus terminal 12 and transferring the data to the SD bus terminal 12, the data is written from the arithmetic processing means 111 to the output buffer memories 112c and 112d. Allowed output data In response to a data read request from the data write function 113c and the processing means 111, the input buffer memory 112a or 112b being written is switched to another buffer memory 112b or 112a, and the original buffer memory 112a or 112b is switched. And an input data read function 113 d that permits data transfer from the computer to the arithmetic processing means 111.

表1にSDカードのピン配列表を示す。1番ピンはカード検出/データI/Oであり、2番ピンはコマンド信号を送受信するピンであり、3番ピンはグランドラインであり、4番ピンは電源であり、5番ピンはクロックであり、6番ピンはグランドであり、7,8,9番ピンは、データI/Oである。

Figure 0005169365
メモリ制御手段113の入力データ書き込み機能113aによって、SDコネクタ114aを制御して、SDバス端子12からの表1に示すCMD(コマンド)信号(2ピン)を解析しながら、コマンドデータの転送を行う。更に、入力データ書き込み機能113aによって、SDバス端子12からの表1に示すDAT(0:3)信号(1,7,8,9ピン)を、一旦、入力バッファメモリ112aに書き込み、入力データ読み出し機能113dによって、無線送受信部13からのデータ読み出し要求に応答して、書き込みをしていたメモリを入力バッファメモリ112bに切り替えて、入力バッファメモリ112aから演算処理手段111へこのデータの転送を許可する。このとき、演算処理手段111による入力データの読み出しは、入力データ出力機能111dにより演算処理手段111のメモリバスを用いて高速に行われる。 Table 1 shows the SD card pin arrangement table. Pin 1 is card detection / data I / O, Pin 2 is a pin for sending and receiving command signals, Pin 3 is a ground line, Pin 4 is a power supply, and Pin 5 is a clock. Yes, the 6th pin is the ground, and the 7th, 8th and 9th pins are the data I / O.
Figure 0005169365
The input data write function 113a of the memory control means 113 controls the SD connector 114a to transfer command data while analyzing the CMD (command) signal (pin 2) shown in Table 1 from the SD bus terminal 12. . Further, the input data write function 113a once writes the DAT (0: 3) signal (1, 7, 8, 9 pins) shown in Table 1 from the SD bus terminal 12 to the input buffer memory 112a and reads the input data. In response to the data read request from the wireless transmission / reception unit 13, the function 113d switches the memory that has been written to the input buffer memory 112b, and permits the transfer of this data from the input buffer memory 112a to the arithmetic processing unit 111. . At this time, the input data is read by the arithmetic processing unit 111 at high speed using the memory bus of the arithmetic processing unit 111 by the input data output function 111d.

更にまた、出力データ書き込み機能113cを用いて、演算処理手段111からのデータ書き込み要求に応答して、無線送受信部13を介して出力バッファメモリ112cへのセンサノード30からの収集データの書き込みを許可する。このときの演算処理手段111による出力データの書き込みは、出力データ入力機能111eにより演算処理手段111のメモリバスを用いて行われる。
その後、出力データ読み出し機能113bを用いて、SDバス端子12からの周期的なデータ読み出し要求に応じて、書き込みをしていたメモリを出力バッファメモリ112dに切り替えて、このデータを出力バッファメモリ112cから読み出してSDバス端子12に転送する。このとき、SDバス端子12からの出力データの読み出しは、携帯情報端末20のSDメモリドライバ22によって、ポーリング制御によって行われる。
Furthermore, using the output data write function 113c, in response to a data write request from the arithmetic processing unit 111, writing of collected data from the sensor node 30 to the output buffer memory 112c via the wireless transmission / reception unit 13 is permitted. To do. Writing of output data by the arithmetic processing unit 111 at this time is performed by using the memory bus of the arithmetic processing unit 111 by the output data input function 111e.
Thereafter, the output data read function 113b is used to switch the written memory to the output buffer memory 112d in response to a periodic data read request from the SD bus terminal 12, and this data is transferred from the output buffer memory 112c. Read and transfer to the SD bus terminal 12. At this time, reading of output data from the SD bus terminal 12 is performed by the SD memory driver 22 of the portable information terminal 20 by polling control.

図3に、本実施形態の制御部11のメモリ制御手段113が実行するデータ転送プログラムのフローチャートを示す。
メモリ制御手段113は、電源がオンにより処理がスタートすると、最初に、まず、擬似FAT作成機能113eによって擬似FAT(File Allocation Table)を作成する(ステップS101)。擬似FATの作成は、装置を擬似SDメモリとして使用するために、携帯情報端末などのホスト装置側が要求しているファイル形式をSDメモリ型通信装置10内に持たせることをいう。続いて初期化機能113fによって装置全体の初期化を行う(ステップS102)。
FIG. 3 shows a flowchart of a data transfer program executed by the memory control unit 113 of the control unit 11 of this embodiment.
When the process starts when the power is turned on, the memory control unit 113 first creates a pseudo FAT (File Allocation Table) by the pseudo FAT creation function 113e (step S101). The creation of the pseudo FAT means that the SD memory type communication device 10 has a file format requested by a host device such as a portable information terminal in order to use the device as a pseudo SD memory. Subsequently, the entire apparatus is initialized by the initialization function 113f (step S102).

ここで、メモリ制御手段113は、センサノード30からのデータ書き込み要求があるかどうかを判断する(ステップS103)。要求があった場合(ステップS103:Yes)には、書き込みを許可して演算処理手段111からデータを出力バッファメモリ112cに書き込む(ステップS104)。書き込みは、出力データ入力機能111eにより、演算処理手段111のCPU111aのメモリバスを使って行われる。出力バッファメモリ112c,112dは2重化されており、SDバス端子12への読み出しが一方のバッファメモリ112cで行われていたとしても別な側の出力バッファメモリ112dに対して書き込まれるので、書き込みのタイミングなどを特に調整する必要はない。
演算処理手段111からのデータ書き込み要求がない場合(ステップS103:No)には、ステップS105へ移る。
Here, the memory control means 113 determines whether there is a data write request from the sensor node 30 (step S103). If there is a request (step S103: Yes), writing is permitted and data is written from the arithmetic processing means 111 to the output buffer memory 112c (step S104). Writing is performed using the memory bus of the CPU 111a of the arithmetic processing means 111 by the output data input function 111e. Since the output buffer memories 112c and 112d are duplicated, even if the reading to the SD bus terminal 12 is performed in one buffer memory 112c, the writing is performed in the output buffer memory 112d on the other side. There is no particular need to adjust the timing of the.
If there is no data write request from the arithmetic processing unit 111 (step S103: No), the process proceeds to step S105.

続いて、メモリ制御手段113は、SDバス端子12からのデータ読み出し要求があるかどうかを判断する(ステップS105)。要求があった場合(ステップS105:Yes)には、2重化されている出力バッファメモリ112c,112dを前回読み出したバッファメモリ112cから新しく書き込みを行っていた側の出力バッファメモリ112dに切り替えて(ステップS106)、データを出力バッファメモリ112cから読み出してSDバス端子12に送る(ステップS107)。
SDバス端子12からのデータ読み出し要求がない場合(ステップS105:No)には、ステップS108へ移る。
さらに、SDバス端子12からのデータ書き込み要求があるかどうかを判断する(ステップS108)。要求があった場合(ステップS108:Yes)には、SDバス端子12からの書き込みを許可してデータを入力バッファメモリ112aに書き込む(ステップS109)。
SDバス端子12からのデータ書き込み要求がない場合(ステップS108:No)、ステップS110へ移る。
Subsequently, the memory control unit 113 determines whether or not there is a data read request from the SD bus terminal 12 (step S105). When there is a request (step S105: Yes), the duplexed output buffer memories 112c and 112d are switched from the previously read buffer memory 112c to the output buffer memory 112d on which data has been newly written ( In step S106, the data is read from the output buffer memory 112c and sent to the SD bus terminal 12 (step S107).
When there is no data read request from the SD bus terminal 12 (step S105: No), the process proceeds to step S108.
Further, it is determined whether or not there is a data write request from the SD bus terminal 12 (step S108). If there is a request (step S108: Yes), writing from the SD bus terminal 12 is permitted and data is written to the input buffer memory 112a (step S109).
When there is no data write request from the SD bus terminal 12 (step S108: No), the process proceeds to step S110.

さらにまた、メモリ制御手段113は、センサノード30からのデータ読み出し要求があるかどうかを判断する(ステップS110)。要求があった場合(ステップS110:Yes)には、2重化されている入力バッファメモリ112a,112bを前回読み出したバッファメモリ112aから新しく書き込みを行っていた側の入力バッファメモリ112bに切り替えて(ステップS111)、データをこの入力バッファメモリ112bから読み出して演算処理手段111に送る(ステップS112)。この読み出しは、入力データ出力機能111dにより、演算処理手段111のCPU111aのメモリバスを使って高速に行われる。入力バッファメモリ112a,112bも2重化されており、SDバス端子12からの書き込みが一方の入力バッファメモリ112aで行われていたとしても、入力バッファメモリの書き込みが入力バッファメモリ112bに切り替えられ、入力バッファメモリ112aから読み出されるので、読み出しのタイミングなどを特に調整する必要はない。
センサノード30からのデータ読み出し要求がない場合(ステップS110:No)には、ステップS103へ移る。
Furthermore, the memory control unit 113 determines whether there is a data read request from the sensor node 30 (step S110). When there is a request (step S110: Yes), the duplexed input buffer memories 112a and 112b are switched from the previously read buffer memory 112a to the input buffer memory 112b on which data has been newly written ( In step S111, the data is read from the input buffer memory 112b and sent to the arithmetic processing means 111 (step S112). This reading is performed at high speed using the memory bus of the CPU 111a of the arithmetic processing means 111 by the input data output function 111d. The input buffer memories 112a and 112b are also duplicated, and even if writing from the SD bus terminal 12 is performed in one input buffer memory 112a, writing in the input buffer memory is switched to the input buffer memory 112b, Since the data is read from the input buffer memory 112a, there is no need to particularly adjust the read timing.
If there is no data read request from the sensor node 30 (step S110: No), the process proceeds to step S103.

この、ステップS103からステップS112までの処理を繰り返すことによって、携帯情報端末20などのホスト装置からのコマンドがSDメモリ型通信装置10を経てセンサノード30に伝えられるとともに、センサノード30で得られた測定値のデータがSDメモリ型通信装置10を経て連続的にホスト装置に収集される。   By repeating this processing from step S103 to step S112, a command from a host device such as the portable information terminal 20 is transmitted to the sensor node 30 via the SD memory type communication device 10 and obtained at the sensor node 30. Data of measurement values is continuously collected by the host device via the SD memory type communication device 10.

(比較例)
図4に、本実施形態との比較例としてのSDIOカードを用いた通信装置を含むSDIO型通信システムのブロック図を示す。この通信システムは、SDIO型通信装置40と携帯情報端末50とセンサノード30とを備えている。
(Comparative example)
FIG. 4 shows a block diagram of an SDIO communication system including a communication device using an SDIO card as a comparative example with the present embodiment. This communication system includes an SDIO communication device 40, a portable information terminal 50, and a sensor node 30.

携帯情報端末50は、SDバススロット53とアプリケーションプログラム51とSDIOドライバIC52とを備えて構成され、SDバススロット53に挿入されたSDIOカードを利用して、アプリケーションプログラム51を実行し、種々の機能を実行するように構成されている。この例では、SDIO型通信装置40とのインターフェースをとって、センサノード30が検出したデータの収集を行う。   The portable information terminal 50 includes an SD bus slot 53, an application program 51, and an SDIO driver IC 52, and executes the application program 51 using an SDIO card inserted into the SD bus slot 53, and has various functions. Is configured to run. In this example, data detected by the sensor node 30 is collected through an interface with the SDIO communication device 40.

SDIO型通信装置40は、制御部41とSDバス端子42と無線送受信部43とを備えて構成され、携帯情報端末50のSDバススロット53に自身のSDバス端子42を介して装着され、無線送受信部43を介してセンサノード30と通信を行う。
センサノード30は、無線送受信部31と制御部32とセンサ部33とを備え、センサ部33で収集した温度、圧力、加速度、振動などの計測値のデータをデータに変換し、このデータを無線送受信部31から送信してSDIO型通信装置40に送り、SDIO型通信装置40を介して携帯情報端末50に伝送する。制御部32は無線送受信部31とセンサ部33とのインターフェースを行う。
The SDIO communication device 40 includes a control unit 41, an SD bus terminal 42, and a wireless transmission / reception unit 43. The SDIO communication device 40 is attached to the SD bus slot 53 of the portable information terminal 50 via its own SD bus terminal 42, and is wireless. Communication with the sensor node 30 is performed via the transmission / reception unit 43.
The sensor node 30 includes a wireless transmission / reception unit 31, a control unit 32, and a sensor unit 33. The sensor node 30 converts data of measured values such as temperature, pressure, acceleration, and vibration collected by the sensor unit 33 into data, and the data is transmitted wirelessly. The data is transmitted from the transmission / reception unit 31, sent to the SDIO communication device 40, and transmitted to the portable information terminal 50 via the SDIO communication device 40. The control unit 32 performs an interface between the wireless transmission / reception unit 31 and the sensor unit 33.

表2にSDIOカードのピン配列を示す。1番ピンはカード検出/データI/Oであり、2番ピンはコマンド信号を送受信するピンであり、3番ピンはグランドラインであり、4番ピンは電源であり、5番ピンはクロックであり、6番ピンはグランドであり、7,8,9番ピンは、データI/Oである。また8番ピンは割り込み制御に使用されるピンでもある

Figure 0005169365
Table 2 shows the pin layout of the SDIO card. Pin 1 is card detection / data I / O, Pin 2 is a pin for sending and receiving command signals, Pin 3 is a ground line, Pin 4 is a power supply, and Pin 5 is a clock. Yes, the 6th pin is the ground, and the 7th, 8th and 9th pins are the data I / O. Pin 8 is also used for interrupt control.
Figure 0005169365

図5に、このSDIO型通信装置40の内部構成を示す。
制御部41は、演算処理手段411とSDIO制御手段413とSDコネクタ414aとCPUコネクタ414bとを備え、演算処理手段411はCPU411aとSRAM411bとFLASH ROM411cとを備えている。
FIG. 5 shows an internal configuration of the SDIO type communication device 40.
The control unit 41 includes an arithmetic processing unit 411, an SDIO control unit 413, an SD connector 414a, and a CPU connector 414b. The arithmetic processing unit 411 includes a CPU 411a, an SRAM 411b, and a FLASH ROM 411c.

SDIO制御手段413は、SDコネクタ414aを制御してSDバス端子42からのCMD信号を解析しながら、コマンド・レスポンスデータの転送を行う。割り込み信号により、SDバス端子42からのデータ信号DAT(0:3)を演算処理手段411へ、また、演算処理手段411からのデータ信号DAT(0:3)をSDバス端子42へ転送する。
演算処理手段411は、メモリバスにSRAM411bとFLASH ROM411cとを備え、SDIO制御手段413とのインターフェースのほかに、無線送受信部43とのインターフェースも行い、センサノード30との通信も行う。
The SDIO control means 413 controls the SD connector 414a to transfer command / response data while analyzing the CMD signal from the SD bus terminal 42. In response to the interrupt signal, the data signal DAT (0: 3) from the SD bus terminal 42 is transferred to the arithmetic processing means 411, and the data signal DAT (0: 3) from the arithmetic processing means 411 is transferred to the SD bus terminal 42.
The arithmetic processing unit 411 includes an SRAM 411b and a FLASH ROM 411c on a memory bus, and in addition to an interface with the SDIO control unit 413, also performs an interface with the wireless transmission / reception unit 43 and performs a communication with the sensor node 30.

図6に、この比較例の制御部41のSDIO制御手段413が実行するデータ転送プログラムのフローチャートを示す。
まず、電源オンにより処理が開始された段階で、SDIO通信装置40全体の初期化を行う(ステップS201)。続いて演算処理手段411から書き込み要求があるかどうかを判定する(ステップS202)。書き込み要求がある場合(ステップS202:Yes)、SDバスに割り込みを発生させる(ステップS203)。割り込み発生信号としてはデータ信号DAT(0:3)のうちの決められた1ビットDAT(1)を用いる。
演算処理手段411から書き込み要求がない場合(ステップS202:No)、ステップS204に移る。
FIG. 6 shows a flowchart of a data transfer program executed by the SDIO control means 413 of the control unit 41 of this comparative example.
First, when the processing is started by turning on the power, the entire SDIO communication device 40 is initialized (step S201). Subsequently, it is determined whether or not there is a write request from the arithmetic processing means 411 (step S202). If there is a write request (step S202: Yes), an interrupt is generated on the SD bus (step S203). A predetermined 1-bit DAT (1) of the data signals DAT (0: 3) is used as the interrupt generation signal.
If there is no write request from the arithmetic processing means 411 (step S202: No), the process proceeds to step S204.

次に、SDバス端子42から読み出し要求がある場合(ステップS204:Yes)、データを演算処理手段411からSDバス端子42に転送する(ステップS205)。
SDバス端子42から読み出し要求がない場合(ステップS204:No)、ステップS206へ移る。
次に、SDバス端子42から書き込み要求がある場合(ステップS206:Yes)、演算処理手段411に割り込みを発生させる(ステップS207)。割り込み信号としては、演算処理手段へ、ソフトウエア割込みで行う。
SDバス端子42から書き込み要求がない場合(ステップS206:No)、ステップS208へ移る。
次に、演算処理手段411から読み出し要求がある場合(ステップS208:Yes)、データをSDバス端子42から演算処理手段411に転送する(ステップS209)。
そしてステップS202に戻る。
演算処理手段411から読み出し要求がない場合(ステップS208:No)、ステップS202に戻る。
このステップS202からステップS209までを繰り返すことで、携帯情報端末50からのコマンドがSDIO型通信装置40を経てセンサノード30に伝えられるとともに、センサノード30で得られた測定値のデータがSDIO型通信装置40を経て連続的に携帯情報端末50に収集され、データの転送が行われる。
Next, when there is a read request from the SD bus terminal 42 (step S204: Yes), the data is transferred from the arithmetic processing means 411 to the SD bus terminal 42 (step S205).
If there is no read request from the SD bus terminal 42 (step S204: No), the process proceeds to step S206.
Next, when there is a write request from the SD bus terminal 42 (step S206: Yes), an interrupt is generated in the arithmetic processing means 411 (step S207). As an interrupt signal, a software interrupt is given to the arithmetic processing means.
When there is no write request from the SD bus terminal 42 (step S206: No), the process proceeds to step S208.
Next, when there is a read request from the arithmetic processing means 411 (step S208: Yes), the data is transferred from the SD bus terminal 42 to the arithmetic processing means 411 (step S209).
Then, the process returns to step S202.
When there is no read request from the arithmetic processing unit 411 (step S208: No), the process returns to step S202.
By repeating steps S202 to S209, the command from the portable information terminal 50 is transmitted to the sensor node 30 via the SDIO communication device 40, and the measured value data obtained at the sensor node 30 is transferred to the SDIO communication. The data is continuously collected by the portable information terminal 50 via the device 40 and transferred.

この比較例では、データの転送に割り込み制御を用いているため、SDIOドライバーICを製作する必要があり、携帯情報端末50に備えられたSDIOドライバIC52も比較的高価なものになる。
これに比べて前記した本実施の形態では、SDメモリ型通信装置10を用い、ドライバーICにメモリの制御に用いられるSD仕様のSDメモリドライバIC22をそのまま用い、擬似的にSDメモリがあるかのようにしてデータの転送を行っているので、携帯情報端末20に高価なSDIOドライバICを設ける必要がなく、廉価に構成することができる。すでにSDメモリ仕様の携帯情報端末では、廉価なアプリケーションプログラムを作成するのみで、ドライバを変更することなく、SDメモリ型通信装置システム100を実現することができる。
In this comparative example, since interrupt control is used for data transfer, it is necessary to manufacture an SDIO driver IC, and the SDIO driver IC 52 provided in the portable information terminal 50 is also relatively expensive.
In contrast to this, in the present embodiment described above, the SD memory type communication device 10 is used, and the SD memory driver IC 22 of the SD specification used for controlling the memory is used as it is for the driver IC, so that there is a pseudo SD memory. Since data is transferred in this way, it is not necessary to provide an expensive SDIO driver IC in the portable information terminal 20, and it can be configured at low cost. With a portable information terminal that already has an SD memory specification, the SD memory type communication device system 100 can be realized only by creating an inexpensive application program and without changing the driver.

(変形例)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
前記の実施形態では、制御部に演算制御手段とメモリ制御手段とを設けるようにしているが、無線送受信部にセンサノード30から送られるデータを一時記憶するメモリを設けることで、無線送受信部とのインターフェースをメモリ制御手段によって行わせることも可能である。
更に、ホスト装置からの書き込み要求、読み出し要求に一定の周期性を持たせることで、バッファメモリの構成をより簡易なものにしたり、演算制御手段やメモリ制御手段の負担をより小さくすることも可能になる。
また、前記実施形態では、入力バッファメモリ112a,112b及び出力バッファメモリ112c,112dを設けたが、センサノード30から一方のバッファメモリにデータ送信される場合には、出力バッファメモリ112c,112dのみでも構成できる。
(Modification)
The present invention is not limited to the embodiments described above, and various modifications such as the following are possible.
In the above-described embodiment, the control unit is provided with the arithmetic control unit and the memory control unit, but the wireless transmission / reception unit is provided with a memory that temporarily stores data transmitted from the sensor node 30, thereby It is also possible to perform the interface by the memory control means.
Furthermore, it is possible to make the buffer memory configuration simpler and to reduce the burden on the arithmetic control means and the memory control means by giving a certain periodicity to the write request and read request from the host device. become.
In the embodiment, the input buffer memories 112a and 112b and the output buffer memories 112c and 112d are provided. However, when data is transmitted from the sensor node 30 to one buffer memory, only the output buffer memories 112c and 112d are used. Can be configured.

本発明の一実施形態であるSDメモリ型通信装置を含むSDメモリ型通信システムのブロック図である。1 is a block diagram of an SD memory communication system including an SD memory communication device according to an embodiment of the present invention. 本実施形態のSDメモリ型通信装置の詳細内部構造を示すブロック図である。It is a block diagram which shows the detailed internal structure of the SD memory type communication apparatus of this embodiment. 本実施形態の制御部のメモリ制御手段が実行するデータ転送プログラムのフローチャートである。It is a flowchart of the data transfer program which the memory control means of the control part of this embodiment performs. 本実施形態の比較例としてのSDIOカードを用いた通信装置を含むSDIO型通信システムのブロック図である。It is a block diagram of the SDIO type | mold communication system containing the communication apparatus using the SDIO card as a comparative example of this embodiment. 比較例としてのSDIO型通信装置の詳細内部構造を示すブロック図である。It is a block diagram which shows the detailed internal structure of the SDIO type | mold communication apparatus as a comparative example. 比較例の制御部のSDIO制御手段が実行するデータ転送プログラムのフローチャートである。It is a flowchart of the data transfer program which the SDIO control means of the control part of a comparative example performs.

符号の説明Explanation of symbols

10 SDメモリ型通信装置
11 制御部
12 SDバス端子
13 無線送受信部
20 携帯情報端末(ホスト装置)
21 アプリケーションプログラム
22 SDメモリドライバIC
23 SDバススロット
30 センサノード
31 無線送受信部
32 制御部
33 センサ部
100 SDメモリ型通信装置システム
101 SDIO型通信装置システム
111 演算処理手段
112 バッファメモリ
113 メモリ制御手段
DESCRIPTION OF SYMBOLS 10 SD memory type communication apparatus 11 Control part 12 SD bus terminal 13 Wireless transmission / reception part 20 Portable information terminal (host apparatus)
21 Application program 22 SD memory driver IC
23 SD bus slot 30 Sensor node 31 Wireless transmission / reception unit 32 Control unit 33 Sensor unit 100 SD memory type communication device system 101 SDIO type communication device system 111 Arithmetic processing means 112 Buffer memory 113 Memory control means

Claims (8)

制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間でデータを転送するSDメモリ型通信装置であって、
前記制御部は、第1バッファメモリと第2バッファメモリとを介して、前記SDバス端子と前記無線送受信部との間でデータ転送を行い、当該データ転送を行うときに、何れか一方のバッファメモリに書き込まれたデータを読み出す一方で、他方のバッファメモリに別のデータを書き込ませるメモリ切替制御を行うことを特徴とするSDメモリ型通信装置。
An SD memory type communication device comprising a control unit, a wireless transmission / reception unit, and an SD bus terminal connected to a host device, and transferring data between the SD bus terminal and the wireless transmission / reception unit,
The control unit performs data transfer between the SD bus terminal and the wireless transmission / reception unit via the first buffer memory and the second buffer memory, and one of the buffers is used when the data transfer is performed. 1. An SD memory type communication apparatus, which performs memory switching control for reading data written in a memory and writing other data in the other buffer memory .
記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとは、それぞれ、前記第1バッファメモリ及び前記第2バッファメモリを備えていることを特徴とする請求項1に記載のSDメモリ型通信装置。 An input buffer memory for pre-Symbol transfers the input data to the wireless transceiver from the SD bus terminal, wherein the output buffer memory for transferring the output data to the SD bus terminal from the wireless transceiver, respectively, the first buffer memory and The SD memory type communication device according to claim 1, further comprising the second buffer memory . 前記入力バッファメモリへの書き込み制御と前記出力バッファメモリからの読み出し制御とは、ポーリング制御によって行われることを特徴とする請求項に記載のSDメモリ型通信装置。 3. The SD memory type communication device according to claim 2 , wherein write control to the input buffer memory and read control from the output buffer memory are performed by polling control. 前記ホスト装置は、携帯情報端末であることを特徴とする請求項1乃至請求項3の何れか1項に記載のSDメモリ型通信装置。   The SD memory type communication device according to any one of claims 1 to 3, wherein the host device is a portable information terminal. 制御部と、無線送受信部と、ホスト装置に接続されるSDバス端子とを備え、このSDバス端子と前記無線送受信部との間をバッファメモリを介してデータ転送するSDメモリ型通信装置であって、
前記制御部は、前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成し、前記バッファメモリを擬似SDメモリとして応答させるメモリ制御手段を備えることを特徴とするSDメモリ型通信装置。
The SD memory type communication device includes a control unit, a wireless transmission / reception unit, and an SD bus terminal connected to a host device, and transfers data between the SD bus terminal and the wireless transmission / reception unit via a buffer memory. And
The control unit creates a pseudo FAT (File Allocation Table) so that the SD memory type communication device has a file format required by the host device, and makes the buffer memory respond as a pseudo SD memory. An SD memory type communication device comprising:
前記バッファメモリは、前記SDバス端子から前記無線送受信部に入力データを転送する入力バッファメモリと、前記無線送受信部から前記SDバス端子に出力データを転送する出力バッファメモリとの双方を備え、
前記メモリ制御手段は、
前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、前記入力データを前記SDバス端子から読み出して前記入力バッファメモリに書き込む入力データ書き込み機能と、
前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、前記出力データを前記出力バッファメモリから読み出して前記SDバス端子に転送する出力データ読み出し機能と、
前記無線送受信部からのデータ書き込み要求に応答して、前記無線送受信部から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、
前記無線送受信部からのデータ読み出し要求に応答して、前記入力バッファメモリから前記無線送受信部への前記入力データの転送を許可する入力データ読み出し機能と、
をさらに備えることを特徴とする請求項に記載のSDメモリ型通信装置。
The buffer memory includes both an input buffer memory that transfers input data from the SD bus terminal to the wireless transceiver, and an output buffer memory that transfers output data from the wireless transceiver to the SD bus terminal,
The memory control means includes
An input data write function for reading the input data from the SD bus terminal and writing it to the input buffer memory in response to a data write request for the SD memory from the SD bus terminal;
An output data read function for reading the output data from the output buffer memory and transferring it to the SD bus terminal in response to an SD memory data read request from the SD bus terminal;
In response to a data write request from the wireless transceiver, an output data write function that permits writing of the output data from the wireless transceiver to the output buffer memory;
In response to a data read request from the wireless transceiver, an input data read function that permits transfer of the input data from the input buffer memory to the wireless transceiver;
The SD memory type communication device according to claim 5 , further comprising:
前記無線送受信部は、低電力短距離無線通信規格に従ってセンサノードと通信し、
前記センサノードに計測条件を含むコマンドデータを送信する入力データ送信手段と、
前記センサノードからの計測データを受信する出力データ受信手段と
を備えることを特徴とする請求項1又は請求項に記載のSDメモリ型通信装置。
The wireless transceiver communicates with the sensor node according to a low power short-range wireless communication standard,
Input data transmitting means for transmitting command data including measurement conditions to the sensor node;
SD memory communication apparatus according to claim 1 or claim 5, characterized in that an output data receiving means for receiving measurement data from the sensor nodes.
低電力短距離無線通信規格に従って通信を行うセンサノードと、SDバススロットを備えるホスト装置と、制御部と無線送受信部とSDバス端子とを備えるSDメモリ型通信装置とを備え、前記SDメモリ型通信装置を介して前記センサノードと前記ホスト装置との間でデータを転送するSDメモリ型通信システムであって、
前記制御部は、
前記SDバス端子と入力バッファメモリ及び出力バッファメモリとの間でデータ転送を行わせ、前記SDバス端子からの信号に対して、前記入力バッファメモリ及び前記出力バッファメモリを擬似SDメモリとして応答させるメモリ制御手段と、前記入力バッファメモリ及び前記出力バッファメモリと前記無線送受信部との間でデータ転送を行わせる演算処理手段とを備え、
前記メモリ制御手段は、
前記ホスト装置が要求するファイル形式を前記SDメモリ型通信装置内に持たせるために擬似FAT(File Allocation Table)を作成する擬似FAT作成機能と、
前記SDバス端子からのSDメモリ向けデータ書き込み要求に応答して、入力データを前記SDバス端子から読み出して前記入力バッファメモリに書き込む入力データ書き込み機能と、
前記SDバス端子からのSDメモリ向けデータ読み出し要求に応答して、出力データを前記出力バッファメモリから読み出して前記SDバス端子に転送する出力データ読み出し機能と、
前記演算処理手段からのデータ書き込み要求に応答して、前記演算処理手段から前記出力バッファメモリへの前記出力データの書き込みを許可する出力データ書き込み機能と、
前記演算処理手段からのデータ読み出し要求に応答して、前記入力バッファメモリから前記演算処理手段への前記入力データの転送を許可する入力データ読み出し機能と、
を備えることを特徴とするSDメモリ型通信システム。
A sensor node that performs communication according to a low-power short-range wireless communication standard; a host device that includes an SD bus slot; and an SD memory type communication device that includes a control unit, a wireless transmission / reception unit, and an SD bus terminal. An SD memory communication system for transferring data between the sensor node and the host device via a communication device,
The controller is
Memory that transfers data between the SD bus terminal and an input buffer memory and an output buffer memory, and makes the input buffer memory and the output buffer memory respond as pseudo SD memories to signals from the SD bus terminal Control means, arithmetic processing means for performing data transfer between the input buffer memory and the output buffer memory and the wireless transmission and reception unit,
The memory control means includes
A pseudo FAT creation function for creating a pseudo FAT (File Allocation Table) in order to have the file format required by the host device in the SD memory type communication device;
An input data write function for reading input data from the SD bus terminal and writing it to the input buffer memory in response to a data write request for SD memory from the SD bus terminal;
An output data read function for reading output data from the output buffer memory and transferring it to the SD bus terminal in response to an SD memory data read request from the SD bus terminal;
In response to a data write request from the arithmetic processing means, an output data write function that permits writing of the output data from the arithmetic processing means to the output buffer memory;
An input data read function that permits transfer of the input data from the input buffer memory to the arithmetic processing means in response to a data read request from the arithmetic processing means;
An SD memory type communication system comprising:
JP2008077109A 2008-03-25 2008-03-25 SD memory communication system and SD memory communication system Expired - Fee Related JP5169365B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008077109A JP5169365B2 (en) 2008-03-25 2008-03-25 SD memory communication system and SD memory communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008077109A JP5169365B2 (en) 2008-03-25 2008-03-25 SD memory communication system and SD memory communication system

Publications (2)

Publication Number Publication Date
JP2009230607A JP2009230607A (en) 2009-10-08
JP5169365B2 true JP5169365B2 (en) 2013-03-27

Family

ID=41245884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008077109A Expired - Fee Related JP5169365B2 (en) 2008-03-25 2008-03-25 SD memory communication system and SD memory communication system

Country Status (1)

Country Link
JP (1) JP5169365B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172921B2 (en) 2010-09-21 2013-03-27 株式会社東芝 Storage device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2693575B1 (en) * 1992-07-09 1994-08-19 Gemplus Card Int Mass memory card with input / output function.
JP4053704B2 (en) * 2000-01-05 2008-02-27 株式会社東芝 IC card with built-in wireless interface function, antenna module, information processing device
JP4102018B2 (en) * 2000-11-30 2008-06-18 株式会社東芝 Wireless communication card and system
US7197583B2 (en) * 2003-01-21 2007-03-27 Zentek Technology Japan, Inc. SDIO controller
JP3101290U (en) * 2003-10-29 2004-06-10 万国電脳股▼ふん▲有限公司 Storage device that can increase transmission rate
JP4037418B2 (en) * 2004-04-23 2008-01-23 ソフトバンクモバイル株式会社 Card-type functional medium and host device compatible with card-type functional medium

Also Published As

Publication number Publication date
JP2009230607A (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5726240B2 (en) Wireless internet access device, SD control chip, and data communication method
US8037229B2 (en) Combination non-volatile memory and input-output card with direct memory access
WO2004077306A1 (en) Sdio controller
JP2003132305A (en) Device and method for controlling memory card
US20080228973A1 (en) Memory card having plurality of interface ports, memory card system, and data communication method for the memory card
JP4368795B2 (en) Improved interprocessor communication system for communicating between processors.
JP2011198175A (en) Interface card system
US20130040702A1 (en) Sd switch box in a cellular handset
JP2008130074A (en) Integrated hub control chip
EP4290378A1 (en) Electronic device and method for processing sensor data of electronic device
WO2005060336A2 (en) High speed modes for multimedia-card interface
JP5169365B2 (en) SD memory communication system and SD memory communication system
JP2010176582A (en) Ic chip, ic card, issuing device, issuing method and issuing system
US20100180061A1 (en) Interface control device
JP3655597B2 (en) Electronic device, electronic card, and card identification method
KR100736902B1 (en) Method and apparatus for sharing memory by a plurality of processors
EP4198742A1 (en) Electronic device and storage management method using same
CN111984560B (en) Read-write control system and method thereof
EP3570449A1 (en) Multi-mode nfc controller
JP2004192452A (en) Memory card
JP2004185584A (en) Card adaptor control device, usb controller and card adaptor
JP2014067215A (en) Power-saving system and image forming device
JP2005128989A (en) Input/output control device and function enhancement device
JP2005275653A (en) Electronic device capable of inserting/operating radio communication card with communication function mounted thereon and communication processing system including the same
KR102708109B1 (en) Electronic device and method for providing in-vehicle infortainment service

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

LAPS Cancellation because of no payment of annual fees