JP5158823B2 - マルチスクリューカオス発振回路 - Google Patents
マルチスクリューカオス発振回路 Download PDFInfo
- Publication number
- JP5158823B2 JP5158823B2 JP2011505845A JP2011505845A JP5158823B2 JP 5158823 B2 JP5158823 B2 JP 5158823B2 JP 2011505845 A JP2011505845 A JP 2011505845A JP 2011505845 A JP2011505845 A JP 2011505845A JP 5158823 B2 JP5158823 B2 JP 5158823B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hysteresis
- vccs
- chaotic
- screw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000739 chaotic effect Effects 0.000 title claims description 121
- 230000010355 oscillation Effects 0.000 title claims description 58
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 7
- 238000010606 normalization Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 3
- 238000005183 dynamical system Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 235000013599 spices Nutrition 0.000 description 3
- 229930091051 Arenine Natural products 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
〔1〕マルチスクリューカオス発振回路において、線形VCCS回路G1 およびG2 の組からなる線形2ポートVCCS回路と、マルチヒステリシス特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路と、前記線形2ポートVCCS回路と前記マルチヒステリシス2ポートVCCS回路とを並列接続させた回路の両端にそれぞれキャパシタC1 とC2 とを接続するようにしたことを特徴とする。
Ey y(t)=v1 (t)−v2 (t) …(5)
C1 Ex τ=gm2Ey t …(6)
2δ=Ex /Ey …(7)
ν=C1 gm1/C2 gm2 …(8)
ω=δ√(4ν−1) …(9)
p・mh1 (x(τ))=−(1/gm1Ex )MH1 (Ex x(τ))
…(10)
q・mh2 (y(τ))=−(1/gm2Ey )MH2 (Ey y(τ))
…(11)
ここで、τは正規化された時間、x(τ)およびy(τ)は状態変数、δは減衰パラメータ、ωは振動角周波数パラメータ、pおよびqは平衡点パラメータである。また、mhi (・)(i=1,2)は、正規化されたマルチヒステリシスVCCS特性である。
λ=δ±δ√(1−4ν) …(15)
で与えられる。
4ν−1>0 …(16)
を満足していれば、固有値λは複素数となり、このとき、上記式(14)の解は
Claims (11)
- (a)線形VCCS回路G1 およびG2 の組からなる線形2ポートVCCS回路と、
(b)マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路と、
(c)前記線形2ポートVCCS回路と前記マルチヒステリシス2ポートVCCS回路とを並列接続させた回路の両端にそれぞれキャパシタC1 とC2 とを接続するようにしたことを特徴とするマルチスクリューカオス発振回路。 - 請求項1記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の特性として、様々なマルチヒステリシスVCCS特性を用いることにより、多様なカオスアトラクタや分岐構造を実現することを特徴とするマルチスクリューカオス発振回路。
- 請求項2記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性を変化させることにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。
- 請求項3記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性が、閾値や飽和電流であることを特徴とするマルチスクリューカオス発振回路。
- 請求項4記載のマルチスクリューカオス発振回路において、前記閾値は複数の閾値からなり、該複数の閾値はそれぞれ異なった値を持つことを特徴とするマルチスクリューカオス発振回路。
- 請求項5記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 がn個、前記マルチヒステリシスVCCS回路MH2 がm個の飽和電流値を持つことを特徴とするマルチスクリューカオス発振回路。
- 請求項6記載のマルチスクリューカオス発振回路において、複数個の閾値が4個の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 それぞれに4種類の離散出力が存在し、該それぞれの4種類の離散出力の組み合わせである16種類の離散出力にそれぞれ対応した半空間が解空間中に存在し、該解空間中の解軌道が前記半空間の内のどの空間を通過するかによりカオスアトラクタを分類することを特徴とするマルチスクリューカオス発振回路。
- 請求項2記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性の複数の制御パラメータを制御することにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。
- 請求項8記載のマルチスクリューカオス発振回路において、前記複数の制御パラメータが前記マルチヒステリシスVCCS特性の形状や回路の固有値であることを特徴とするマルチスクリューカオス発振回路。
- 請求項1記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路で、正規化したパラメータの減衰パラメータδが0.05、振動角周波数パラメータωが1.00、平衡点パラメータpが0.25、平衡点パラメータqが0.25の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 の閾値を変化させることを特徴とするマルチスクリューカオス発振回路。
- 請求項1から10の何れか一項記載のマルチスクリューカオス発振回路において、前記キャパシタC1 とC2 の容量は、40pFと10pFであることを特徴とするマルチスクリューカオス発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011505845A JP5158823B2 (ja) | 2009-03-24 | 2010-03-10 | マルチスクリューカオス発振回路 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071195 | 2009-03-24 | ||
JP2009071195 | 2009-03-24 | ||
JP2011505845A JP5158823B2 (ja) | 2009-03-24 | 2010-03-10 | マルチスクリューカオス発振回路 |
PCT/JP2010/001687 WO2010109793A1 (ja) | 2009-03-24 | 2010-03-10 | マルチスクリューカオス発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010109793A1 JPWO2010109793A1 (ja) | 2012-09-27 |
JP5158823B2 true JP5158823B2 (ja) | 2013-03-06 |
Family
ID=42780492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011505845A Expired - Fee Related JP5158823B2 (ja) | 2009-03-24 | 2010-03-10 | マルチスクリューカオス発振回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8766732B2 (ja) |
EP (1) | EP2413501B1 (ja) |
JP (1) | JP5158823B2 (ja) |
WO (1) | WO2010109793A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823464B2 (en) * | 2011-11-01 | 2014-09-02 | Instituto Potosino de Investigacion Cientifica y Tecnológica A.C. | Reconfigurable multivibrator element based on chaos control |
CN104868888B (zh) * | 2015-05-25 | 2017-12-26 | 兰州大学 | 一种多输出状态的滞回比较器 |
CN107623567B (zh) * | 2017-09-30 | 2020-10-16 | 湖南科技大学 | 一种具有恒李亚普诺夫指数谱的混沌电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5106194B2 (ja) | 2007-06-19 | 2012-12-26 | 株式会社リコー | 電子写真感光体、製造方法、それを用いた画像形成方法、画像形成装置及び画像形成装置用プロセスカートリッジ |
-
2010
- 2010-03-10 EP EP10755597.1A patent/EP2413501B1/en not_active Not-in-force
- 2010-03-10 JP JP2011505845A patent/JP5158823B2/ja not_active Expired - Fee Related
- 2010-03-10 WO PCT/JP2010/001687 patent/WO2010109793A1/ja active Application Filing
- 2010-03-10 US US13/259,553 patent/US8766732B2/en not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
JPN6012059201; KATAOKAほか: '「A 4-D CHAOTIC OSCILLATOR WITH A HYSTERESIS 2-PORT VCCS: THE FIRST EXAMPLE OF CHAOTIC OSCILLATORS C' Proceedings of the IEEE International Symposium on Circuits and Systems Vol.5, 1999, pp418-421, IEEE * |
JPN6012059203; HAMADAほか: '「An IC Implementation of a Hysteresis Two-Port VCCS Chaotic Oscillator」' Proceedings of 18th European Conference on Circuit Theory and Design , 2007, pp926-929, IEEE * |
Also Published As
Publication number | Publication date |
---|---|
WO2010109793A1 (ja) | 2010-09-30 |
EP2413501B1 (en) | 2018-01-03 |
JPWO2010109793A1 (ja) | 2012-09-27 |
EP2413501A4 (en) | 2012-10-17 |
EP2413501A1 (en) | 2012-02-01 |
US20120019330A1 (en) | 2012-01-26 |
US8766732B2 (en) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5158823B2 (ja) | マルチスクリューカオス発振回路 | |
Bao et al. | Mapping equivalent approach to analysis and realization of memristor-based dynamical circuit | |
Zhou et al. | A fractional-order multifunctional n-step honeycomb RLC circuit network | |
US11431345B2 (en) | Data conversion | |
Chen et al. | A new mix chaotic circuit based on memristor–memcapacitor | |
Prakash et al. | Fractional-order memristor-based chaotic jerk system with no equilibrium point and its fractional-order backstepping control | |
Zhang et al. | A physical SBT-memristor-based Chua’s circuit and its complex dynamics | |
Liu et al. | A chaotic oscillator based on meminductor, memcapacitor, and memristor | |
Palaz et al. | Two capacitor problem with a lti capacitor and a capacitor modelled using conformal fractional order derivative | |
Murali et al. | Reconfigurable noise-assisted logic gates exploiting nonlinear transformation of input signals | |
Kurt et al. | Bifurcation analysis of a resistor-double inductor and double diode circuit and a comparison with a resistor-inductor-diode circuit in phase space and parametrical responses | |
Zhang et al. | Oscillatory circuits built on physical SBT memristor | |
Muñoz-Pacheco et al. | Synthesis of n-scroll attractors using saturated functions from high-level simulation | |
Ozoguz et al. | An integrated circuit chaotic oscillator and its application for high speed random bit generation | |
Ergün | A Non-autonomous Balanced Chaotic Circuit Based-on A Bipolar Differential-pair | |
US20110285376A1 (en) | Multi-hysteresis voltage controlled current source system | |
Grothe et al. | Memristors for programmable circuits controlled by embedded systems | |
ElSamman et al. | The modified single input Op-Amps memristor based oscillator | |
Elsamman et al. | Resistorless memristor based oscillator | |
Lee et al. | Design methodology for a low-frequency current-starved voltage-controlled oscillator with a frequency divider | |
Zhang et al. | A coupled schmitt trigger oscillator neural network for pattern recognition applications | |
Wang et al. | Chaotic oscillator based on a modified voltage-controlled HP memristor model | |
Tahir et al. | String of scrolls from a time-delayed chaotic circuit | |
Jin'no et al. | A multi-hysteresis VCCS and its application to multi-scroll chaotic oscillators | |
Zhao et al. | An improved memristor emulator with a new shaping function |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5158823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |