JP5157484B2 - 行列演算コプロセッサ - Google Patents
行列演算コプロセッサ Download PDFInfo
- Publication number
- JP5157484B2 JP5157484B2 JP2008019119A JP2008019119A JP5157484B2 JP 5157484 B2 JP5157484 B2 JP 5157484B2 JP 2008019119 A JP2008019119 A JP 2008019119A JP 2008019119 A JP2008019119 A JP 2008019119A JP 5157484 B2 JP5157484 B2 JP 5157484B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- multiplication
- elements
- accumulators
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
かかる発明によれば、行列演算コプロセッサでは、プロセッサから行列の要素を1個受け取る毎に、当該要素を共通の乗算相手とする複数の要素が行列要素レジスタから読み出され、複数組の乗算が行われ、それらの各乗算結果の累算が行われる。従って、行列要素を1個ずつしかプロセッサから受け取ることができない状況においても、高速に行列乗算の結果を算出することができる。
図1は、この発明の一実施形態である行列演算コプロセッサ100の構成を示すブロック図である。この行列演算コプロセッサ100は、CPU200から乗算対象である2つの行列AおよびBの要素aij(i=0〜3、j=0〜3)およびbij(i=0〜3、j=0〜3)を受け取り、行列AおよびBの乗算結果、すなわち、下記式(1)〜(16)により与えられる行列Qの要素qij(i=0〜3、j=0〜3)を算出し、CPU200に返すコプロセッサである。
q00
=a00・b00+a01・b10+a02・b20+a03・b30……(1)
q01
=a00・b01+a01・b11+a02・b21+a03・b31……(2)
q02
=a00・b02+a01・b12+a02・b22+a03・b32……(3)
q03
=a00・b03+a01・b13+a02・b23+a03・b33……(4)
q10
=a10・b00+a11・b10+a12・b20+a13・b30……(5)
q11
=a10・b01+a11・b11+a12・b21+a13・b31……(6)
q12
=a10・b02+a11・b12+a12・b22+a13・b32……(7)
q13
=a10・b03+a11・b13+a12・b23+a13・b33……(8)
q20
=a20・b00+a21・b10+a22・b20+a23・b30……(9)
q21
=a20・b01+a21・b11+a22・b21+a23・b31……(10)
q22
=a20・b02+a21・b12+a22・b22+a23・b32……(11)
q23
=a20・b03+a21・b13+a22・b23+a23・b33……(12)
q30
=a30・b00+a31・b10+a32・b20+a33・b30……(13)
q31
=a30・b01+a31・b11+a32・b21+a33・b31……(14)
q32
=a30・b02+a31・b12+a32・b22+a33・b32……(15)
q33
=a30・b03+a31・b13+a32・b23+a33・b33……(16)
q00=a00・b00+q00 ……(17)
q01=a00・b01+q01 ……(18)
q02=a00・b02+q02 ……(19)
q03=a00・b03+q03 ……(20)
q00=a01・b10+q00 ……(21)
q01=a01・b11+q01 ……(22)
q02=a01・b12+q02 ……(23)
q03=a01・b13+q03 ……(24)
q00=a02・b20+q00 ……(25)
q01=a02・b21+q01 ……(26)
q02=a02・b22+q02 ……(27)
q03=a02・b23+q03 ……(28)
q00=a03・b30+q00 ……(29)
q01=a03・b31+q01 ……(30)
q02=a03・b32+q02 ……(31)
q03=a03・b33+q03 ……(32)
(1)上記実施形態では、乗算結果である行列Qの要素を行毎に順次算出するようにしたが、列毎に順次算出するようにしてもよい。
(2)上記実施形態では、4行4列の行列同士の乗算処理を行ったが、乗算処理の対象となる行列の規模は任意である。
Claims (1)
- プロセッサから乗算対象である2つの行列の要素を受け取って行列乗算を行う行列演算コプロセッサにおいて、
各々第1のデータ入力端子に与えられるデータと第2のデータ入力端子に与えられるデータとを乗算する複数の乗算器と、
前記複数の乗算器による各乗算結果の累算を各々行う複数の累算器と、
乗算対象である2つの行列のうちの一方の行列の要素を記憶する行列要素レジスタと、
前記2つの行列の乗算結果である行列の要素を前記複数の累算器から行毎にまたは列毎に順次得るための制御を行う手段であって、前記乗算結果である行列の1行分または1列分の要素を前記複数の累算器から得るために、前記複数の累算器の累算値を予め初期化した後、前記乗算対象である2つの行列のうちの他方の行列の1行分または1列分の要素を前記プロセッサから1個ずつ順次受け取り、1個の要素を受け取る毎に、受け取った要素を前記複数の乗算器の第1のデータ入力端子に供給するとともに、前記乗算結果である行列の1行分または1列分の要素を得るための演算において当該要素を共通の乗算相手とする1行分または1列分の要素を前記行列要素レジスタから読み出して前記複数の乗算器の各々の第2のデータ入力端子に各々供給し、前記複数の乗算器から得られる各乗算結果の累算を前記複数の累算器に各々行わせる制御手段と
を具備することを特徴とする行列演算コプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019119A JP5157484B2 (ja) | 2008-01-30 | 2008-01-30 | 行列演算コプロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008019119A JP5157484B2 (ja) | 2008-01-30 | 2008-01-30 | 行列演算コプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009181293A JP2009181293A (ja) | 2009-08-13 |
JP5157484B2 true JP5157484B2 (ja) | 2013-03-06 |
Family
ID=41035240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008019119A Expired - Fee Related JP5157484B2 (ja) | 2008-01-30 | 2008-01-30 | 行列演算コプロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5157484B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10762164B2 (en) | 2016-01-20 | 2020-09-01 | Cambricon Technologies Corporation Limited | Vector and matrix computing device |
CN107704433A (zh) * | 2016-01-20 | 2018-02-16 | 南京艾溪信息科技有限公司 | 一种矩阵运算指令及其方法 |
JP6898554B2 (ja) * | 2017-06-06 | 2021-07-07 | 富士通株式会社 | 演算処理装置、情報処理装置及び演算処理装置の制御方法 |
CN112612447B (zh) * | 2020-12-31 | 2023-12-08 | 安徽芯纪元科技有限公司 | 一种矩阵计算器及基于该矩阵计算器的全连接层计算方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204830A (en) * | 1992-02-13 | 1993-04-20 | Industrial Technology Research Institute | Fast pipelined matrix multiplier |
JP3618109B2 (ja) * | 1993-07-02 | 2005-02-09 | 株式会社ソニー・コンピュータエンタテインメント | 中央演算処理装置 |
JP4156538B2 (ja) * | 2004-01-30 | 2008-09-24 | 三菱電機株式会社 | 行列演算装置 |
-
2008
- 2008-01-30 JP JP2008019119A patent/JP5157484B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009181293A (ja) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7000387B2 (ja) | ニューラルネットワークプロセッサにおけるベクトル計算ユニット | |
EP3575952B1 (en) | Arithmetic processing device, information processing device, method and program | |
US8307196B2 (en) | Data processing system having bit exact instructions and methods therefor | |
CN109240746B (zh) | 一种用于执行矩阵乘运算的装置和方法 | |
US8051124B2 (en) | High speed and efficient matrix multiplication hardware module | |
EP3726399A1 (en) | Matrix multiplier | |
US8706791B2 (en) | Low power fir filter in multi-MAC architecture | |
CN102087740A (zh) | 用于通用计算的纹理单元 | |
JP5157484B2 (ja) | 行列演算コプロセッサ | |
CN111915001A (zh) | 卷积计算引擎、人工智能芯片以及数据处理方法 | |
US20240119114A1 (en) | Matrix Multiplier and Matrix Multiplier Control Method | |
CN102446160A (zh) | 面向双精度simd部件的矩阵乘实现方法 | |
JP6003744B2 (ja) | 演算処理装置及び演算処理方法 | |
CN116888591A (zh) | 一种矩阵乘法器、矩阵计算方法及相关设备 | |
JP6712052B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
US20220206749A1 (en) | Computing device and method for reusing data | |
JP5742366B2 (ja) | デジタル信号処理装置およびプログラム | |
CN116382622A (zh) | 基于张量计算核心的张量数据处理方法及张量计算核心 | |
TWI814618B (zh) | 矩陣運算裝置及其操作方法 | |
KR100628316B1 (ko) | 변환 행렬 연산 장치 | |
US20240134931A1 (en) | Matrix computing device and operation method thereof | |
JP4203480B2 (ja) | 画像処理プロセッサ | |
TW202405701A (zh) | 用於人工智慧加速器的可重組態處理元件及其操作方法 | |
CN117762492A (zh) | 数据处理方法、装置、计算机设备及可读存储介质 | |
CN117725352A (zh) | 数据处理方法、装置、电子设备和计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |