JP5154592B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5154592B2 JP5154592B2 JP2010049155A JP2010049155A JP5154592B2 JP 5154592 B2 JP5154592 B2 JP 5154592B2 JP 2010049155 A JP2010049155 A JP 2010049155A JP 2010049155 A JP2010049155 A JP 2010049155A JP 5154592 B2 JP5154592 B2 JP 5154592B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- crystal display
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、電子機器の表示部等に用いられる液晶表示装置に関する。 The present invention relates to a liquid crystal display device used for a display unit of an electronic device.
図１３は、従来の液晶表示装置の概略の断面構成を示している。図１３に示すように、液晶表示装置は、薄膜トランジスタ（ＴＦＴ）や画素電極が画素毎に形成されたＴＦＴ基板１０２と、カラーフィルタ（ＣＦ）や共通電極が形成された対向基板１０４とを有している。両基板１０２、１０４は、外周部に塗布されたシール材１５２を介して貼り合わされている。ＴＦＴ基板１０２には、ドライバＩＣの実装に用いられる実装用端子１６０が設けられている。両基板１０２、１０４間には液晶１０６が封止されている。両基板１０２、１０４間のセルギャップは、例えば球状スペーサ１４６により維持されている。また、両基板１０２、１０４を挟んだ外側には、偏光板１８７、１８６が配置されている。 FIG. 13 shows a schematic cross-sectional configuration of a conventional liquid crystal display device. As shown in FIG. 13, the liquid crystal display device includes a TFT substrate 102 in which a thin film transistor (TFT) and pixel electrodes are formed for each pixel, and a counter substrate 104 in which a color filter (CF) and a common electrode are formed. ing. Both the substrates 102 and 104 are bonded to each other through a sealing material 152 applied to the outer peripheral portion. The TFT substrate 102 is provided with a mounting terminal 160 used for mounting the driver IC. A liquid crystal 106 is sealed between the substrates 102 and 104. The cell gap between the two substrates 102 and 104 is maintained by, for example, a spherical spacer 146. In addition, polarizing plates 187 and 186 are disposed outside the substrates 102 and 104, respectively.
図１４は、従来のＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式の液晶表示装置の１画素の構成を示している。図１４に示すように、液晶表示装置は、ＴＦＴ基板１０２上に形成された複数のゲートバスライン１１２と、ゲートバスライン１１２に絶縁膜を介して交差する複数のドレインバスライン１１４とを有している。ゲートバスライン１１２及びドレインバスライン１１４の交差位置近傍には、ＴＦＴ１２０が形成されている。ゲートバスライン１１２及びドレインバスライン１１４により画定された画素領域には、画素電極１１６が形成されている。画素領域を横切って、ゲートバスライン１１２に並列して延びる蓄積容量バスライン１１８が形成されている。蓄積容量バスライン１１８上には、絶縁膜を介して蓄積容量電極１１９が画素毎に形成されている。画素電極１１６には、偏光板１８６、１８７の偏光軸に対して斜めに延びる線状のスリット（電極の抜き）１４４が形成されている。対向基板１０４側には、スリット１４４に並列して延びる線状突起１４２が形成されている。スリット１４４及び線状突起１４２は、液晶１０６を配向規制する配向規制用構造物として機能する。 FIG. 14 shows a configuration of one pixel of a conventional MVA (Multi-domain Vertical Alignment) type liquid crystal display device. As shown in FIG. 14, the liquid crystal display device has a plurality of gate bus lines 112 formed on the TFT substrate 102 and a plurality of drain bus lines 114 intersecting the gate bus lines 112 with an insulating film interposed therebetween. ing. A TFT 120 is formed near the intersection of the gate bus line 112 and the drain bus line 114. A pixel electrode 116 is formed in the pixel region defined by the gate bus line 112 and the drain bus line 114. A storage capacitor bus line 118 extending in parallel with the gate bus line 112 is formed across the pixel region. On the storage capacitor bus line 118, a storage capacitor electrode 119 is formed for each pixel via an insulating film. The pixel electrode 116 is formed with a linear slit (electrode removal) 144 extending obliquely with respect to the polarization axes of the polarizing plates 186 and 187. A linear protrusion 142 extending in parallel with the slit 144 is formed on the counter substrate 104 side. The slit 144 and the linear protrusion 142 function as an alignment regulating structure that regulates the alignment of the liquid crystal 106.
図１５は、配向規制用構造物について説明する断面図である。図１５では、基板１０２に線状突起１４３が形成され、基板１０４に線状突起１４２が形成された構成を示している。図１５（ａ）に示すように、ＴＦＴ基板１０２側の線状突起１４３は、例えば画素電極１１６の上層に形成された配向膜１５０上に形成されている。対向基板１０４側の線状突起１４２は、例えば共通電極１４１の上層に形成された配向膜１５１上に形成されている。電圧無印加時の液晶分子１０８は、基板面にほぼ垂直に配向している。画素電極１１６と共通電極１４１との間に電圧を印加すると、図１５（ｂ）に示すように、液晶分子１０８は傾斜する。線状突起１４２、１４３を境界として液晶分子１０８の傾斜する方向が異なり、隣り合う線状突起１４２、１４３間の領域の液晶分子１０８は同一の方向に傾斜する。図１４に示したように配向規制用構造物を配置することにより、液晶分子１０８は１画素内で直交４方向に傾斜する。このような配向分割技術によって、液晶分子１０８が一方向にのみ傾斜する液晶表示装置に生じる視野角の偏りが解消され、視角特性が大幅に改善する。なお、図１５（ａ）、（ｂ）に示す構成では、配向規制用構造物として線状突起１４２、１４３が基板１０２、１０４の双方に形成されているが、基板１０２、１０４のうち一方のみに線状突起が形成される場合もある。また、線状突起１４２、１４３に代えて基板１０２、１０４の双方にスリットが形成される場合もあるし、図１６に示すように基板１０２、１０４の一方のみにスリット１４５が形成される場合もある。 FIG. 15 is a cross-sectional view illustrating the alignment regulating structure. FIG. 15 shows a configuration in which a linear protrusion 143 is formed on the substrate 102 and a linear protrusion 142 is formed on the substrate 104. As shown in FIG. 15A, the linear protrusion 143 on the TFT substrate 102 side is formed on an alignment film 150 formed on the upper layer of the pixel electrode 116, for example. The linear protrusion 142 on the counter substrate 104 side is formed on an alignment film 151 formed on the upper layer of the common electrode 141, for example. The liquid crystal molecules 108 when no voltage is applied are aligned substantially perpendicular to the substrate surface. When a voltage is applied between the pixel electrode 116 and the common electrode 141, the liquid crystal molecules 108 are tilted as shown in FIG. The direction in which the liquid crystal molecules 108 incline is different with the linear protrusions 142 and 143 as boundaries, and the liquid crystal molecules 108 in the region between the adjacent linear protrusions 142 and 143 are inclined in the same direction. By arranging the alignment regulating structure as shown in FIG. 14, the liquid crystal molecules 108 are inclined in four orthogonal directions within one pixel. By such an alignment division technique, the viewing angle deviation that occurs in the liquid crystal display device in which the liquid crystal molecules 108 are inclined in only one direction is eliminated, and the viewing angle characteristics are greatly improved. In the configuration shown in FIGS. 15A and 15B, the linear protrusions 142 and 143 are formed on both the substrates 102 and 104 as the alignment regulating structure, but only one of the substrates 102 and 104 is used. In some cases, linear protrusions may be formed. In addition, slits may be formed on both of the substrates 102 and 104 instead of the linear protrusions 142 and 143, or a slit 145 may be formed on only one of the substrates 102 and 104 as shown in FIG. is there.
図１７は、ＴＦＴ基板１０２側にスリット１４４が形成され、対向基板１０４側に線状突起１４２が形成された一般的なＭＶＡ方式の液晶表示装置の１画素の構成を示している
。図１８は図１７のＸ−Ｘ線で切断した液晶表示装置の断面構成を示し、図１９は図１７のＹ−Ｙ線で切断したＴＦＴ基板１０２の断面構成を示している。図１７乃至図１９に示すように、画素電極１１６はスリット１４４によりいくつかの領域に分けられているが、１画素内の画素電極１１６の各領域は電気的に接続され、同電位に維持される。画素電極１１６はコンタクトホール１２３を介してＴＦＴ１２０のソース電極１２２に接続され、またコンタクトホール１２６を介して蓄積容量電極１１９に電気的に接続されている。ＴＦＴ１２０のドレイン電極１２１は、ドレインバスライン１１４に電気的に接続されている。スリット１４４及び線状突起１４２が形成されていることによって、画素領域は液晶分子１０８の配向方位の互いに異なる４つの配向領域α〜δに分割される。
FIG. 17 shows a configuration of one pixel of a general MVA liquid crystal display device in which a slit 144 is formed on the TFT substrate 102 side and a linear protrusion 142 is formed on the counter substrate 104 side. 18 shows a cross-sectional configuration of the liquid crystal display device taken along line XX in FIG. 17, and FIG. 19 shows a cross-sectional configuration of the TFT substrate 102 taken along line YY in FIG. As shown in FIGS. 17 to 19, the pixel electrode 116 is divided into several regions by the slit 144, but each region of the pixel electrode 116 in one pixel is electrically connected and maintained at the same potential. The The pixel electrode 116 is connected to the source electrode 122 of the TFT 120 through the contact hole 123, and is electrically connected to the storage capacitor electrode 119 through the contact hole 126. The drain electrode 121 of the TFT 120 is electrically connected to the drain bus line 114. By forming the slit 144 and the linear protrusion 142, the pixel region is divided into four alignment regions α to δ having different alignment directions of the liquid crystal molecules 108.
図２０は、各配向領域α〜δでの液晶分子１０８の配向方位と１画素内での各配向領域α〜δの面積比率とを模式的に示している。図２０に示すように、液晶分子１０８の配向方位が互いに異なる各配向領域α〜δの面積は、１画素内でほぼ等しくなっている。したがって、この液晶表示装置の視角特性は表示画面の方位角に対し大きい依存性を有さず、いずれの方位からでも良好な表示が得られる。 FIG. 20 schematically shows the orientation direction of the liquid crystal molecules 108 in the alignment regions α to δ and the area ratio of the alignment regions α to δ in one pixel. As shown in FIG. 20, the areas of the alignment regions α to δ having different alignment directions of the liquid crystal molecules 108 are substantially equal within one pixel. Therefore, the viewing angle characteristic of the liquid crystal display device does not have a large dependency on the azimuth angle of the display screen, and a good display can be obtained from any azimuth direction.
図２１は、図１７乃至図１９に示した構成に対し、スリット１４４と線状突起１４２の配置を入れ替えた液晶表示装置の１画素の構成を示している。図２２は、図２１のＺ−Ｚ線で切断した液晶表示装置の断面構成を示している。図２１及び図２２に示す液晶表示装置においても配向領域α〜δの面積は１画素内でほぼ等しくなっている。したがって、図１７乃至図１９に示した液晶表示装置と同様に、いずれの方位からでも良好な表示が得られる。 FIG. 21 shows a configuration of one pixel of a liquid crystal display device in which the arrangement of the slits 144 and the linear protrusions 142 is replaced with the configuration shown in FIGS. FIG. 22 shows a cross-sectional configuration of the liquid crystal display device taken along line ZZ in FIG. Also in the liquid crystal display device shown in FIGS. 21 and 22, the areas of the alignment regions α to δ are substantially equal within one pixel. Therefore, as in the liquid crystal display device shown in FIGS. 17 to 19, good display can be obtained from any orientation.
図２３は、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ Ａｌｉｇｎｅｄ）モードの液晶表示装置の印加電圧に対する透過率特性（Ｔ−Ｖ特性）を示すグラフである。横軸は液晶層に対する印加電圧（Ｖ）を表し、縦軸は光の透過率を表している。線Ｌは表示画面に対し垂直な方向（以下、「正面方向」という）でのＴ−Ｖ特性を示し、線Ｍは表示画面に対して方位角９０°、極角６０°の方向（以下、「斜め方向」という）でのＴ−Ｖ特性を示している。ここで、方位角は、表示画面の右方向を基準として反時計回りに計った角度とする。また極角は、表示画面の中心に立てた垂線となす角度とする。 FIG. 23 is a graph showing transmittance characteristics (TV characteristics) with respect to applied voltage of a liquid crystal display device in a VA (Vertically Aligned) mode. The horizontal axis represents the applied voltage (V) to the liquid crystal layer, and the vertical axis represents the light transmittance. A line L represents a TV characteristic in a direction perpendicular to the display screen (hereinafter referred to as “front direction”), and a line M represents a direction with an azimuth angle of 90 ° and a polar angle of 60 ° (hereinafter referred to as “front direction”). The TV characteristic in the “oblique direction” is shown. Here, the azimuth angle is an angle measured counterclockwise with respect to the right direction of the display screen. Further, the polar angle is an angle formed with a perpendicular line standing at the center of the display screen.
図２３に示すように、円Ｎで囲んだ領域近傍において、透過率（輝度）変化に歪みが生じている。例えば、印加電圧が約２．５Ｖの比較的低階調においては斜め方向の透過率が正面方向の透過率より高くなっているが、印加電圧が約３．８Ｖの比較的高階調においては斜め方向の透過率が正面方向の透過率より低くなっている。この結果、斜め方向から見た場合には実効駆動電圧範囲での輝度差が小さくなってしまう。この現象は色の変化に最も顕著に現れる。 As shown in FIG. 23, the transmittance (luminance) change is distorted in the vicinity of the region surrounded by the circle N. For example, the transmittance in the oblique direction is higher than the transmittance in the front direction at a relatively low gradation with an applied voltage of about 2.5 V, but is oblique at a relatively high gradation with an applied voltage of about 3.8 V. The transmittance in the direction is lower than the transmittance in the front direction. As a result, when viewed from an oblique direction, the luminance difference in the effective drive voltage range becomes small. This phenomenon appears most prominently in color changes.
図２４は表示画面に表示した画像の見え方の変化を示している。図２４（ａ）は正面方向から見た画像を示し、図２４（ｂ）は斜め方向から見た画像を示している。図２４（ａ）、（ｂ）に示すように、表示画面を斜め方向から見ると、正面方向から見たときと比較して画像の色が白っぽく変化してしまう。 FIG. 24 shows how the image displayed on the display screen changes. FIG. 24A shows an image viewed from the front direction, and FIG. 24B shows an image viewed from the oblique direction. As shown in FIGS. 24A and 24B, when the display screen is viewed from an oblique direction, the color of the image changes whitish compared to when viewed from the front direction.
図２５は、赤みがかった画像における赤（Ｒ）、緑（Ｇ）、青（Ｂ）３原色の階調ヒストグラムを示している。図２５（ａ）はＲの階調ヒストグラムを示し、図２５（ｂ）はＧの階調ヒストグラムを示し、図２５（ｃ）はＢの階調ヒストグラムを示している。図２５（ａ）〜（ｃ）の横軸は階調（０〜２５５の２５６階調）を表し、縦軸は存在率（％）を表している。図２５（ａ）〜（ｃ）に示すように、この画像では比較的高階調のＲと比較的低階調のＧ及びＢとが高い存在率で存在している。このような画像をＶＡモードの液晶表示装置の表示画面に表示させて斜め方向から見ると、高階調のＲが相対的に暗めに変化
し、低階調のＧ及びＢが相対的に明るめに変化する。これにより３原色の輝度差が小さくなるため、斜め方向から見ると画面全体の色が白っぽくなり、色の再現性が低下してしまうという問題が生じる。
FIG. 25 shows a gradation histogram of three primary colors of red (R), green (G), and blue (B) in a reddish image. FIG. 25A shows an R gradation histogram, FIG. 25B shows a G gradation histogram, and FIG. 25C shows a B gradation histogram. 25A to 25C, the horizontal axis represents gradation (256 gradations from 0 to 255), and the vertical axis represents the presence rate (%). As shown in FIGS. 25A to 25C, in this image, R of relatively high gradation and G and B of relatively low gradation exist at a high abundance ratio. When such an image is displayed on a display screen of a VA mode liquid crystal display device and viewed from an oblique direction, the high gradation R changes to be relatively dark and the low gradation G and B become relatively light. Change. As a result, the luminance difference between the three primary colors becomes small, so that when viewed from an oblique direction, the color of the entire screen becomes whitish and the color reproducibility deteriorates.
上記の問題を解決するために、以下に示すような技術が提案されている。すなわち、１画素を複数の副画素に分け、互いに分離された画素電極を副画素毎に設ける。各画素電極は電気的に容量結合の関係にある。例えば、副画素Ａの画素電極はＴＦＴのソース電極に直接接続され、副画素Ｂの画素電極は所定の制御容量Ｃｃを介してソース電極に接続される。画素毎に設けられたＴＦＴがオン状態になると、容量比に従って電位が分割されるため、各副画素の画素電極には互いに異なる電圧が印加される。したがって、液晶層には副画素毎に異なる電圧が印加される。このように、液晶層に印加される電圧が異なる複数の副画素が１画素内に存在すると、図２３に示したようなＴ−Ｖ特性の歪みが複数の副画素で分散される。このため、斜め方向から見たときに画像が白っぽくなる現象を抑制でき、視角特性が改善される。以下、上記の手法を容量結合ＨＴ（ハーフトーン・グレースケール）法とよぶ。 In order to solve the above problems, the following techniques have been proposed. That is, one pixel is divided into a plurality of subpixels, and pixel electrodes separated from each other are provided for each subpixel. Each pixel electrode is electrically capacitively coupled. For example, the pixel electrode of the subpixel A is directly connected to the source electrode of the TFT, and the pixel electrode of the subpixel B is connected to the source electrode via a predetermined control capacitor Cc. When the TFT provided for each pixel is turned on, the potential is divided according to the capacitance ratio, so that different voltages are applied to the pixel electrodes of the sub-pixels. Therefore, a different voltage is applied to the liquid crystal layer for each subpixel. In this manner, when a plurality of subpixels having different voltages applied to the liquid crystal layer exist in one pixel, the distortion of the TV characteristic as shown in FIG. 23 is dispersed in the plurality of subpixels. For this reason, the phenomenon that an image becomes whitish when viewed from an oblique direction can be suppressed, and the viewing angle characteristics are improved. Hereinafter, the above method is referred to as a capacitive coupling HT (halftone gray scale) method.
図２６は、容量結合ＨＴ法を用いた従来のＭＶＡ方式の液晶表示装置の１画素の構成を示している。図２６に示すように、画素領域は、副画素Ａと副画素Ｂとを有している。副画素ＡのＴＦＴ基板１０２上には画素電極１１６が形成され、副画素ＢのＴＦＴ基板１０２上には画素電極１１６から分離された画素電極１１７が形成されている。画素電極１１６は、コンタクトホール１２４を介して蓄積容量電極１１９及びＴＦＴ１２０のソース電極１２２に電気的に接続されている。一方、画素電極１１７は電気的にフローティング状態になっている。ソース電極１２２は、制御容量電極１２５を介して蓄積容量電極１１９に電気的に接続されている。画素電極１１７は、保護膜（絶縁膜）を介して制御容量電極１２５に重なる領域を有し、当該領域に形成される制御容量Ｃｃを介した容量結合によりソース電極１２２に間接的に接続されている。 FIG. 26 shows a configuration of one pixel of a conventional MVA liquid crystal display device using the capacitive coupling HT method. As shown in FIG. 26, the pixel region has a subpixel A and a subpixel B. A pixel electrode 116 is formed on the TFT substrate 102 of the subpixel A, and a pixel electrode 117 separated from the pixel electrode 116 is formed on the TFT substrate 102 of the subpixel B. The pixel electrode 116 is electrically connected to the storage capacitor electrode 119 and the source electrode 122 of the TFT 120 via the contact hole 124. On the other hand, the pixel electrode 117 is in an electrically floating state. The source electrode 122 is electrically connected to the storage capacitor electrode 119 via the control capacitor electrode 125. The pixel electrode 117 has a region overlapping the control capacitor electrode 125 through a protective film (insulating film), and is indirectly connected to the source electrode 122 by capacitive coupling through the control capacitor Cc formed in the region. Yes.
画素電極１１６、１１７の間には、画素領域端部に対して斜めに延びるスリット１４４が形成されている。スリット１４４は、画素電極１１６、１１７を互いに分離するとともに、液晶１０６の配向を規制する配向規制用構造物としても機能する。 Between the pixel electrodes 116 and 117, a slit 144 extending obliquely with respect to the end of the pixel region is formed. The slit 144 separates the pixel electrodes 116 and 117 from each other and also functions as an alignment regulating structure that regulates the alignment of the liquid crystal 106.
液晶層を介しＴＦＴ基板１０２に対向して配置された対向基板１０４は、共通電極１４１（図２６では図示せず）を有している。副画素Ａの画素電極１１６と共通電極１４１との間には液晶容量Ｃｌｃ１が形成され、副画素Ｂの画素電極１１７と共通電極１４１との間には液晶容量Ｃｌｃ２が形成される。共通電極１４１上には、スリット１４４に並列して延び、配向規制用構造物として機能する線状突起１４２が形成されている。ＴＦＴ基板１０２側の制御容量電極１２５は、基板面に垂直に見て線状突起１４２に重なって配置されている。また対向基板１０４上には、画素領域端部を遮光する遮光膜（ＢＭ）１４５が形成されている。 The counter substrate 104 disposed to face the TFT substrate 102 via the liquid crystal layer has a common electrode 141 (not shown in FIG. 26). A liquid crystal capacitor Clc1 is formed between the pixel electrode 116 of the subpixel A and the common electrode 141, and a liquid crystal capacitor Clc2 is formed between the pixel electrode 117 of the subpixel B and the common electrode 141. On the common electrode 141, a linear protrusion 142 that extends in parallel with the slit 144 and functions as an alignment regulating structure is formed. The control capacitor electrode 125 on the TFT substrate 102 side is disposed so as to overlap the linear protrusion 142 when viewed perpendicularly to the substrate surface. On the counter substrate 104, a light shielding film (BM) 145 that shields the end of the pixel region is formed.
ＴＦＴ１２０がオン状態になって画素電極１１６に電圧が印加され、副画素Ａの液晶層に電圧Ｖｐｘ１が印加されるとする。このとき、液晶容量Ｃｌｃ２と制御容量Ｃｃとの容量比に従って電位が分割されるため、副画素Ｂの画素電極１１７には画素電極１１６とは異なる電圧が印加される。副画素Ｂの液晶層に印加される電圧Ｖｐｘ２は、
Ｖｐｘ２＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））×Ｖｐｘ１
となる。ここで、０＜（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））＜１であるため、Ｖｐｘ１＝Ｖｐｘ２＝０以外では｜Ｖｐｘ２｜＜｜Ｖｐｘ１｜となる。このように、図２６に示した画素構造を有する液晶表示装置では、副画素Ａの液晶層に印加される電圧Ｖｐｘ１と、副画素Ｂの液晶層に印加される電圧Ｖｐｘ２とを１画素内で互いに異ならせることができるため、視角特性が改善される。
It is assumed that the TFT 120 is turned on, a voltage is applied to the pixel electrode 116, and a voltage Vpx1 is applied to the liquid crystal layer of the subpixel A. At this time, the potential is divided in accordance with the capacitance ratio between the liquid crystal capacitor Clc2 and the control capacitor Cc, so that a voltage different from that of the pixel electrode 116 is applied to the pixel electrode 117 of the sub-pixel B. The voltage Vpx2 applied to the liquid crystal layer of the subpixel B is
Vpx2 = (Cc / (Clc2 + Cc)) × Vpx1
It becomes. Here, since 0 <(Cc / (Clc2 + Cc)) <1, other than Vpx1 = Vpx2 = 0, | Vpx2 | <| Vpx1 |. In this manner, in the liquid crystal display device having the pixel structure shown in FIG. 26, the voltage Vpx1 applied to the liquid crystal layer of the subpixel A and the voltage Vpx2 applied to the liquid crystal layer of the subpixel B are within one pixel. Since they can be made different from each other, the viewing angle characteristics are improved.
図２７は、スリット１４４近傍の画素電極１１６、１１７の構成を示している。図２８は、当該画素に白を表示させたときの図２７と同一領域の表示状態を示している。図２８では、偏光板１８６、１８７の偏光軸１８６ａ、１８７ａの例を併せて示している。図２９は、図２８の円Ｐ内の領域の液晶分子１０８の配向を模式的に示している。図２７乃至図２９に示すように、電圧が印加された液晶分子１０８ａは、スリット１４４（及び線状突起１４２）を境界として、スリット１４４の延びる方向に対して垂直で互いに逆方向にそれぞれ傾斜する。ところが、スリット１４４上の領域の液晶分子１０８ｂ、１０８ｃはスリット１４４の延びる方向に平行に傾斜するが、当該方向のいずれ側に向かって傾斜するかは規制されない。スリット１４４上の領域には、図２９の下方に向かって傾斜する液晶分子１０８ｂと上方に向かって傾斜する液晶分子１０８ｃとが存在するため、液晶配向の結節点（特異点）１６２ａ、１６２ｂが形成される。特異点１６２ａ、１６２ｂはスリット１４４上のランダムな位置に形成され、形成位置を制御するのは困難である。また特異点１６２ａ、１６２ｂは、時間の経過とともに移動する場合もある。特異点１６２ａ、１６２ｂの形成位置の空間的及び時間的な固定が困難であるため、黒を表示した後、中間調表示を経て白を表示した状態と、黒を表示した直後に白を表示した状態との間で特異点１６２ａ、１６２ｂの形成位置が異なる場合がある。すなわち、同じ白表示であっても異なる印加電圧履歴を経たために特異点１６２ａ、１６２ｂの位置が異なり、画面を見る方向によって表示が異なってしまう。また、指押し等により表示画面に局所的な圧力が加えられて液晶の配向が乱れてしまうと、配向状態が元に戻らない場合もある。このように従来の液晶表示装置は、良好な表示品質が得られないという問題を有している。 FIG. 27 shows the configuration of the pixel electrodes 116 and 117 in the vicinity of the slit 144. FIG. 28 shows a display state of the same area as FIG. 27 when white is displayed on the pixel. In FIG. 28, examples of the polarization axes 186a and 187a of the polarizing plates 186 and 187 are also shown. FIG. 29 schematically shows the orientation of the liquid crystal molecules 108 in the region in the circle P of FIG. As shown in FIG. 27 to FIG. 29, the liquid crystal molecules 108a to which a voltage is applied are tilted perpendicular to the extending direction of the slit 144 and opposite to each other with the slit 144 (and the linear protrusion 142) as a boundary. . However, although the liquid crystal molecules 108b and 108c in the region on the slit 144 are inclined in parallel to the direction in which the slit 144 extends, the direction in which the liquid crystal molecules 108b and 108c are inclined is not restricted. In the region on the slit 144, the liquid crystal molecules 108b inclined downward and the liquid crystal molecules 108c inclined upward in FIG. 29 exist, so that nodal points (singular points) 162a and 162b of liquid crystal alignment are formed. Is done. The singular points 162a and 162b are formed at random positions on the slit 144, and it is difficult to control the formation positions. In addition, the singular points 162a and 162b may move with time. Since it is difficult to spatially and temporally fix the formation positions of the singular points 162a and 162b, after displaying black, white is displayed through a halftone display, and white is displayed immediately after displaying black. The formation positions of the singular points 162a and 162b may differ depending on the state. That is, even if the white display is the same, the singular points 162a and 162b have different positions because of different applied voltage histories, and the display differs depending on the viewing direction of the screen. In addition, when local pressure is applied to the display screen by finger pressing or the like and the alignment of the liquid crystal is disturbed, the alignment state may not be restored. Thus, the conventional liquid crystal display device has a problem that good display quality cannot be obtained.
ところで、ドレインバスライン１１４と画素電極１１６、１１７との間には、所定の電気容量が形成される。ドレインバスライン１１４と画素電極１１６、１１７との間の層に膜厚の厚いオーバーコート層を形成しない構成では特に、ドレインバスライン１１４と画素電極１１６、１１７との基板面内での距離の違いにより、形成される電気容量の値が変化し易い。このため、例えば分割露光を行ったときのショットむら等によりドレインバスライン１１４や画素電極１１６、１１７に相対的なパターニングずれが生じると、作製された液晶表示装置には分割露光領域毎に表示特性が異なる表示むらが視認されてしまう。したがって、画素電極１１６、１１７の端部をドレインバスライン１１４からできるだけ離し、パターニングずれが生じても表示特性の差異が視認され難くする必要がある。しかしながら、画素電極１１６、１１７の端部をドレインバスライン１１４から離すと、画素電極１１６、１１７の形成領域が狭くなるため、画素の開口率が低下し、輝度が低下してしまうという問題が生じる。 Meanwhile, a predetermined electric capacity is formed between the drain bus line 114 and the pixel electrodes 116 and 117. In particular, in the configuration in which a thick overcoat layer is not formed in the layer between the drain bus line 114 and the pixel electrodes 116 and 117, the difference in the distance between the drain bus line 114 and the pixel electrodes 116 and 117 in the substrate surface. As a result, the value of the capacitance formed is likely to change. For this reason, for example, if a relative patterning shift occurs in the drain bus line 114 or the pixel electrodes 116 and 117 due to shot unevenness or the like when performing divided exposure, the manufactured liquid crystal display device has display characteristics for each divided exposure region. Display unevenness will be visually recognized. Therefore, it is necessary to separate the end portions of the pixel electrodes 116 and 117 from the drain bus line 114 as much as possible so that the difference in display characteristics is not easily seen even if patterning shift occurs. However, if the end portions of the pixel electrodes 116 and 117 are separated from the drain bus line 114, the formation area of the pixel electrodes 116 and 117 becomes narrow, which causes a problem that the aperture ratio of the pixel decreases and the luminance decreases. .
また、ＴＦＴ基板１０２と対向基板１０４とを貼り合わせる際には所定の貼合せずれが生じ得るため、対向基板側に形成されるＢＭ１４５の開口領域は、ＴＦＴ基板１０２側に形成される画素電極１１６、１１７の形成領域よりも狭くする必要がある。したがって、画素の開口率や輝度がさらに低下してしまうという問題が生じる。 In addition, when the TFT substrate 102 and the counter substrate 104 are bonded to each other, a predetermined bonding shift may occur. Therefore, the opening region of the BM 145 formed on the counter substrate side is a pixel electrode 116 formed on the TFT substrate 102 side. It is necessary to make it narrower than the formation region of 117. Therefore, there arises a problem that the aperture ratio and luminance of the pixel are further lowered.
本発明の目的は、輝度が高く表示品質の良好な液晶表示装置を提供することにある。 An object of the present invention is to provide a liquid crystal display device having high luminance and good display quality.
上記目的は、対向配置された一対の基板と、前記一対の基板間に封止された垂直配向型
の液晶と、一方の前記基板上に形成された第１の画素電極を有する第１の副画素と、前記一方の基板上に形成された第２の画素電極を有する第２の副画素とをそれぞれ備えた複数の画素領域と、前記第１及び第２の画素電極の間に形成されたスリットと、前記第１又は第２の画素電極の前記スリット側の端部に形成された凸部又は凹部を備え、前記液晶の特異点を制御する特異点制御部とを有することを特徴とする液晶表示装置によって達成される。
The object is to provide a first sub-pixel having a pair of substrates arranged opposite to each other, a vertically aligned liquid crystal sealed between the pair of substrates, and a first pixel electrode formed on one of the substrates. A plurality of pixel regions each including a pixel and a second subpixel having a second pixel electrode formed on the one substrate; and formed between the first and second pixel electrodes. It has a slit and a singular point control unit that includes a convex part or a concave part formed at the end of the first or second pixel electrode on the slit side and controls the singular point of the liquid crystal. This is achieved by a liquid crystal display device.
本発明によれば、輝度が高く表示品質の良好な液晶表示装置を実現できる。 According to the present invention, a liquid crystal display device with high luminance and good display quality can be realized.
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置について図１乃至図８を用いて説明する。図１に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成されたＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。また、液晶表示装置は、ＴＦＴ基板２に対向配置されてＣＦや共通電極が形成された対向基板４と、両基板２、４間に封止された例えば負の誘電率異方性を有する垂直配向型の液晶（図示せず）とを備えている。ＴＦＴ基板２及び対向基板４の液晶との界面には、液晶を垂直配向させる垂直配向膜（図示せず）が形成されている。
[First Embodiment]
A liquid crystal display device according to a first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the liquid crystal display device includes a TFT substrate 2 including gate bus lines and drain bus lines formed to intersect each other with an insulating film interposed therebetween, and TFTs and pixel electrodes formed for each pixel. have. In addition, the liquid crystal display device includes a counter substrate 4 which is disposed opposite to the TFT substrate 2 and formed with a CF and a common electrode, and a vertical having a negative dielectric anisotropy sealed between the substrates 2 and 4. And an alignment type liquid crystal (not shown). A vertical alignment film (not shown) for vertically aligning the liquid crystal is formed at the interface between the TFT substrate 2 and the counter substrate 4 with the liquid crystal.
ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが接続されている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２のＴＦＴ素子形成面と反対側の面には偏光板８７が配置され、対向基板４の共通電極形成面と反対側の面には、偏光板８７とクロスニコルに配置された偏光板８６が配置されている。偏光板８７のＴＦＴ基板２と反対側の面にはバックライトユニット８８が配置されている。 The TFT substrate 2 includes a gate bus line driving circuit 80 on which driver ICs for driving a plurality of gate bus lines are mounted, and a drain bus line driving circuit 82 on which driver ICs for driving a plurality of drain bus lines are mounted. It is connected. These drive circuits 80 and 82 are configured to output scanning signals and data signals to predetermined gate bus lines or drain bus lines based on predetermined signals output from the control circuit 84. A polarizing plate 87 is disposed on the surface of the TFT substrate 2 opposite to the TFT element forming surface, and a polarizing plate disposed in crossed Nicols with the polarizing plate 87 on the surface opposite to the common electrode forming surface of the counter substrate 4. 86 is arranged. A backlight unit 88 is disposed on the surface of the polarizing plate 87 opposite to the TFT substrate 2.
図２は、本実施の形態による液晶表示装置として、容量結合ＨＴ法を用いたＭＶＡ方式の液晶表示装置の１画素の構成を示している。図２に示すように、液晶表示装置のＴＦＴ基板２は、図２中左右方向に延びる複数のゲートバスライン１２と、不図示の絶縁膜を介してゲートバスライン１２に交差して形成され、図２中上下方向に延びる複数のドレインバスライン１４とを有している。ゲートバスライン１２及びドレインバスライン１４の交差位置近傍には、スイッチング素子として画素毎に形成されたＴＦＴ２０が配置されている。ＴＦＴ２０のゲート電極２３はゲートバスライン１２に電気的に接続されている。ゲート電極２３上には動作半導体層（図示せず）が形成され、動作半導体層上にはチャネル保護膜２８が形成されている。チャネル保護膜２８上には、棒状のソース電極２２と、所定の間隙を介してソース電極２２を囲むＣ字状のドレイン電極２１とが形成されている。ドレイン電極２１はドレインバスライン１４に電気的に接続されている。ソース電極２２上及びドレイン電極２１上の基板全面には、不図示の保護膜が形成されている。 FIG. 2 shows the configuration of one pixel of the MVA liquid crystal display device using the capacitive coupling HT method as the liquid crystal display device according to the present embodiment. As shown in FIG. 2, the TFT substrate 2 of the liquid crystal display device is formed to intersect with the gate bus lines 12 via a plurality of gate bus lines 12 extending in the left-right direction in FIG. 2 has a plurality of drain bus lines 14 extending in the vertical direction. In the vicinity of the intersection position of the gate bus line 12 and the drain bus line 14, a TFT 20 formed as a switching element for each pixel is disposed. The gate electrode 23 of the TFT 20 is electrically connected to the gate bus line 12. An operating semiconductor layer (not shown) is formed on the gate electrode 23, and a channel protective film 28 is formed on the operating semiconductor layer. On the channel protective film 28, a rod-shaped source electrode 22 and a C-shaped drain electrode 21 surrounding the source electrode 22 with a predetermined gap are formed. The drain electrode 21 is electrically connected to the drain bus line 14. A protective film (not shown) is formed on the entire surface of the substrate on the source electrode 22 and the drain electrode 21.
また、ゲートバスライン１２及びドレインバスライン１４により画定された画素領域を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８上には、絶縁膜を介して蓄積容量電極１９が画素毎に形成されている。蓄積容量電極１９は、制御容量電極２５を介してＴＦＴ２０のソース電極２２に電気的に接続されている。蓄積容量バスライン１８と蓄積容量電極１９との間には、蓄積容量Ｃｓが形成される。 A storage capacitor bus line 18 extending in parallel with the gate bus line 12 is formed across the pixel region defined by the gate bus line 12 and the drain bus line 14. On the storage capacitor bus line 18, a storage capacitor electrode 19 is formed for each pixel via an insulating film. The storage capacitor electrode 19 is electrically connected to the source electrode 22 of the TFT 20 through the control capacitor electrode 25. A storage capacitor Cs is formed between the storage capacitor bus line 18 and the storage capacitor electrode 19.
画素領域は、副画素Ａと副画素Ｂとを有している。副画素Ａは例えば台形状の形状を有し、画素領域の中央部左寄りに配置されている。副画素Ｂは、画素領域のうち副画素Ａの領域を除いた図２中上部、下部及び中央部右側端部に配置されている。副画素Ａ、Ｂの配置は、蓄積容量バスライン１８に対し１画素内でそれぞれほぼ線対称になっている。副画素ＡのＴＦＴ基板２上には画素電極１６が形成され、副画素ＢのＴＦＴ基板２上には画素電極１６から分離された画素電極１７が形成されている。画素電極１６、１７は、例えば共に透明導電膜からなり互いに同層に形成されている。画素電極１６は、蓄積容量電極１９上の保護膜が開口されたコンタクトホール２４を介して、蓄積容量電極１９及びＴＦＴ２０のソース電極２２に電気的に接続されている。一方、画素電極１７は電気的にフローティング状態になっている。画素電極１７は、保護膜を介して制御容量電極２５に対向する領域を画素領域の図２中上部に有している。画素電極１７は、当該領域に形成される制御容量部の制御容量Ｃｃを介した容量結合により、ソース電極２２に間接的に接続されている。 The pixel region has a subpixel A and a subpixel B. The sub-pixel A has a trapezoidal shape, for example, and is arranged on the left side of the center of the pixel region. The sub-pixel B is disposed at the upper right, lower and central right end portions in FIG. 2 excluding the sub-pixel A region in the pixel region. The arrangement of the sub-pixels A and B is substantially line symmetric within each pixel with respect to the storage capacitor bus line 18. A pixel electrode 16 is formed on the TFT substrate 2 of the subpixel A, and a pixel electrode 17 separated from the pixel electrode 16 is formed on the TFT substrate 2 of the subpixel B. The pixel electrodes 16 and 17 are both made of a transparent conductive film, for example, and are formed in the same layer. The pixel electrode 16 is electrically connected to the storage capacitor electrode 19 and the source electrode 22 of the TFT 20 through a contact hole 24 in which a protective film on the storage capacitor electrode 19 is opened. On the other hand, the pixel electrode 17 is in an electrically floating state. The pixel electrode 17 has a region facing the control capacitor electrode 25 through the protective film in the upper part of the pixel region in FIG. The pixel electrode 17 is indirectly connected to the source electrode 22 by capacitive coupling via the control capacitor Cc of the control capacitor unit formed in the region.
画素電極１６、１７は、台形状の画素電極１６の３辺を略「く」の字状に囲むスリット４４、４７、４４によって互いに分離されている。スリット４４は画素領域端部に対し斜めに延び、スリット４７は画素領域右側端部に沿って延びている。スリット４４は、液晶の配向を規制する配向規制用構造物としても機能する。画素電極１７のスリット４４側の端部には、スリット４４上の領域での特異点の位置を制御する特異点制御部として、画素電極１７から基板面内で矩形状に突出した凸部６４が形成されている。凸部６４の先端は、所定の間隙を介して画素電極１６の端部に対向している。凸部６４は、各スリット４４の長手方向の中央部近傍に例えば１つずつ配置されている。 The pixel electrodes 16, 17 are separated from each other by slits 44, 47, 44 that surround the three sides of the trapezoidal pixel electrode 16 in a substantially “<” shape. The slit 44 extends obliquely with respect to the end of the pixel region, and the slit 47 extends along the right end of the pixel region. The slit 44 also functions as an alignment regulating structure that regulates the alignment of the liquid crystal. At the end of the pixel electrode 17 on the slit 44 side, a convex portion 64 that protrudes in a rectangular shape from the pixel electrode 17 within the substrate surface is provided as a singular point control unit that controls the position of the singular point in the region on the slit 44. Is formed. The tip of the convex portion 64 faces the end of the pixel electrode 16 with a predetermined gap. For example, one convex portion 64 is disposed in the vicinity of the central portion in the longitudinal direction of each slit 44.
液晶層を介しＴＦＴ基板２に対向して配置された対向基板４は、表示領域のほぼ全域に形成された不図示の共通電極を有している。液晶層を介して対向する副画素Ａの画素電極１６と共通電極との間には液晶容量Ｃｌｃ１が形成され、同様に副画素Ｂの画素電極１７と共通電極との間には液晶容量Ｃｌｃ２が形成される。共通電極上には、スリット４４に並列して画素領域端部に対して斜めに延び、配向規制用構造物として機能する線状突起４２が形成されている。スリット４４及び線状突起４２は、ＴＦＴ基板２及び対向基板４を挟んで外側に配置される偏光板８６、８７の偏光軸に対して約４５°の角度をなす方向に延びている。線状突起４２は、ノボラック樹脂等のポジレジスト材料で形成されている。線状突起４２は、液晶の配向方位の異なる領域を副画素Ａ、Ｂでそれぞれほぼ等分するために、副画素Ａ、Ｂのそれぞれほぼ中央部に配置されている。また線状突起４２は、蓄積容量バスライン１８に対し１画素内でほぼ線対称に配置されている。これにより、副画素Ａ、Ｂの液晶は、１画素内で直交４方向にそれぞれほぼ均等に配向する。ソース電極２２と蓄積容量電極１９とを接続する制御容量電極２５は、基板面に垂直に見て線状突起４２に重なって配置されている。ここで、画素電極１６、１７のうち線状突起４２からの距離が比較的遠い領域では液晶の配向不良が生じ易いため、当該領域の画素電極１６、１７には線状突起４２の延びる方向にほぼ垂直に延びる微細スリット４６が形成されている。液晶は微細スリット４６の延びる方向に平行に配向するため、液晶の配向不良が抑制される。 The counter substrate 4 disposed to face the TFT substrate 2 with the liquid crystal layer interposed therebetween has a common electrode (not shown) formed over almost the entire display area. A liquid crystal capacitor Clc1 is formed between the pixel electrode 16 of the subpixel A and the common electrode facing each other through the liquid crystal layer, and similarly, a liquid crystal capacitor Clc2 is formed between the pixel electrode 17 of the subpixel B and the common electrode. It is formed. On the common electrode, a linear protrusion 42 is formed in parallel with the slit 44 and extending obliquely with respect to the end of the pixel region and functioning as an alignment regulating structure. The slits 44 and the linear protrusions 42 extend in a direction that forms an angle of about 45 ° with respect to the polarization axes of the polarizing plates 86 and 87 disposed outside the TFT substrate 2 and the counter substrate 4. The linear protrusion 42 is formed of a positive resist material such as a novolac resin. The linear protrusions 42 are arranged at substantially the center portions of the sub-pixels A and B in order to divide the regions having different liquid crystal orientation directions into the sub-pixels A and B, respectively. Further, the linear protrusions 42 are arranged substantially symmetrically with respect to the storage capacitor bus line 18 within one pixel. Thereby, the liquid crystals of the sub-pixels A and B are substantially uniformly aligned in four orthogonal directions within one pixel. The control capacitor electrode 25 that connects the source electrode 22 and the storage capacitor electrode 19 is disposed so as to overlap the linear protrusion 42 as viewed perpendicular to the substrate surface. Here, in the region of the pixel electrodes 16 and 17 where the distance from the linear protrusion 42 is relatively long, liquid crystal alignment defects are likely to occur. Therefore, the pixel electrodes 16 and 17 in the region have a direction in which the linear protrusion 42 extends. A fine slit 46 extending substantially vertically is formed. Since the liquid crystal is aligned parallel to the direction in which the fine slits 46 extend, poor alignment of the liquid crystal is suppressed.
また、線状突起４２と画素電極１６、１７の端部とが交差する領域近傍であって、基板面に垂直に見て線状突起４２の延びる方向と画素電極１６、１７の端部とが鈍角をなす領域には、補助突起４３が形成されている。補助突起４３は例えば線状突起４２と同層に形成され、ドレインバスライン１４にほぼ平行に延びている。補助突起４３は、画素電極１６、１７の端部近傍での電界の影響を打ち消すために設けられ、基板面に垂直に見て画素電極１６、１７の端部に重なって配置される。また対向基板４上には、画素領域端部を遮光するＢＭ４５が形成されている。 Further, in the vicinity of the region where the linear protrusion 42 and the end portions of the pixel electrodes 16 and 17 intersect, the direction in which the linear protrusion 42 extends and the end portions of the pixel electrodes 16 and 17 are viewed perpendicular to the substrate surface. An auxiliary projection 43 is formed in the obtuse angle region. For example, the auxiliary protrusion 43 is formed in the same layer as the linear protrusion 42, and extends substantially parallel to the drain bus line 14. The auxiliary protrusions 43 are provided to cancel the influence of the electric field in the vicinity of the end portions of the pixel electrodes 16 and 17, and are disposed so as to overlap the end portions of the pixel electrodes 16 and 17 when viewed perpendicularly to the substrate surface. On the counter substrate 4, a BM 45 that shields the end of the pixel region is formed.
ＴＦＴ２０がオン状態になって画素電極１６に電圧が印加され、副画素Ａの液晶層に電圧Ｖｐｘ１が印加されるとする。このとき、液晶容量Ｃｌｃ２と制御容量Ｃｃとの容量比に従って電位が分割されるため、副画素Ｂの画素電極１７には画素電極１６とは異なる電圧が印加される。副画素Ｂの液晶層に印加される電圧Ｖｐｘ２は、
Ｖｐｘ２＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））×Ｖｐｘ１
となる。ここで、０＜（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））＜１であるため、Ｖｐｘ１＝Ｖｐｘ２＝０以外では電圧Ｖｐｘ２は電圧Ｖｐｘ１より大きさが小さくなる（｜Ｖｐｘ２｜＜｜Ｖｐｘ１｜）。このように、本実施の形態による液晶表示装置では、副画素Ａの液晶層に印加される電圧Ｖｐｘ１と、副画素Ｂの液晶層に印加される電圧Ｖｐｘ２とを１画素内で互いに異ならせることができる。これにより、Ｔ−Ｖ特性の歪みが１画素内で分散されるため、斜め方向から見たときに画像の色が白っぽくなる現象を抑制でき、視角特性が改善された広視野角の液晶表示装置が得られる。
It is assumed that the TFT 20 is turned on, a voltage is applied to the pixel electrode 16, and a voltage Vpx1 is applied to the liquid crystal layer of the sub-pixel A. At this time, since the potential is divided according to the capacitance ratio between the liquid crystal capacitor Clc2 and the control capacitor Cc, a voltage different from that of the pixel electrode 16 is applied to the pixel electrode 17 of the sub-pixel B. The voltage Vpx2 applied to the liquid crystal layer of the subpixel B is
Vpx2 = (Cc / (Clc2 + Cc)) × Vpx1
It becomes. Here, since 0 <(Cc / (Clc2 + Cc)) <1, the voltage Vpx2 is smaller than the voltage Vpx1 except for Vpx1 = Vpx2 = 0 (| Vpx2 | <| Vpx1 |). As described above, in the liquid crystal display device according to the present embodiment, the voltage Vpx1 applied to the liquid crystal layer of the subpixel A and the voltage Vpx2 applied to the liquid crystal layer of the subpixel B are made different from each other within one pixel. Can do. Accordingly, since the distortion of the TV characteristic is dispersed within one pixel, the phenomenon that the color of the image becomes whitish when viewed from an oblique direction can be suppressed, and the wide viewing angle liquid crystal display device with improved viewing angle characteristics Is obtained.
また本実施の形態では、画素電極１６のドレインバスライン１４に対向する端部（図２中左側端部）近傍に、当該端部に沿って延びる遮光板５４が形成されている。遮光板５４は、当該端部近傍を遮光する機能を有している。また、遮光板５４は蓄積容量バスライン１８と同層に形成され、蓄積容量バスライン１８に電気的に接続され、例えば蓄積容量バスライン１８から分岐している。したがって遮光板５４は、蓄積容量バスライン１８及び共通電極と同電位（コモン電位）に維持される。このため、遮光板５４の形成された領域近傍の液晶層には電圧が印加されず、ノーマリーブラックモードの液晶表示装置では光漏れ等の発生がより抑制される。 In the present embodiment, a light shielding plate 54 extending along the end portion is formed in the vicinity of the end portion (left end portion in FIG. 2) facing the drain bus line 14 of the pixel electrode 16. The light shielding plate 54 has a function of shielding the vicinity of the end portion. The light shielding plate 54 is formed in the same layer as the storage capacitor bus line 18 and is electrically connected to the storage capacitor bus line 18, for example, branched from the storage capacitor bus line 18. Therefore, the light shielding plate 54 is maintained at the same potential (common potential) as the storage capacitor bus line 18 and the common electrode. Therefore, no voltage is applied to the liquid crystal layer in the vicinity of the region where the light shielding plate 54 is formed, and the occurrence of light leakage or the like is further suppressed in the normally black mode liquid crystal display device.
遮光板５４はＴＦＴ基板２側に形成されるため、貼合せずれ等を考慮する必要がない。したがって、遮光板５４は基板面に垂直に見てＢＭ４５よりも外側に配置できるとともに、遮光板５４の形成された領域ではＢＭ４５端部を幅ｄ１分だけ外側に配置できる。基板面に垂直に見ると、遮光板５４の形成された領域でのＢＭ４５の端部とドレインバスライン１４との間隔は、他の領域でのＢＭ４５の端部とドレインバスライン１４との間隔より狭くなっている。 Since the light-shielding plate 54 is formed on the TFT substrate 2 side, it is not necessary to consider a bonding deviation or the like. Therefore, the light shielding plate 54 can be disposed outside the BM 45 when viewed perpendicular to the substrate surface, and the end portion of the BM 45 can be disposed outside by the width d1 in the region where the light shielding plate 54 is formed. When viewed perpendicularly to the substrate surface, the distance between the end of the BM 45 and the drain bus line 14 in the region where the light shielding plate 54 is formed is greater than the distance between the end of the BM 45 and the drain bus line 14 in other regions. It is narrower.
また遮光板５４と画素電極１６とは重ねて配置できる。さらに、遮光板５４が設けられることによって、ドレインバスライン１４と画素電極１６との間に生じる電気容量の影響が抑えられるため、画素電極１６をドレインバスライン１４に近づけて配置してもクロストークによる表示不良が生じ難い。一方、容量結合によりソース電極２２に接続された画素電極１７と遮光板５４とが重なって配置されてしまうと、画素電極１７と遮光板５４との間に新たな電気容量が生じてしまうため、遮光板５４は画素電極１７のドレインバスライン１４に対向する端部近傍には形成されていない。これらの結果、画素電極１６のドレインバスライン１４に対向する端部とドレインバスライン１４との間隔は、画素電極１７のドレインバスライン１４に対向する端部とドレインバスライン１４との間隔よりも幅ｄ２分だけ狭くなっている。このように本実施の形態では、遮光板５４を設けることによって画素の開口率が向上するため、輝度の高い液晶表示装置が得られる。 Further, the light shielding plate 54 and the pixel electrode 16 can be arranged to overlap each other. Further, since the light shielding plate 54 is provided, the influence of the electric capacity generated between the drain bus line 14 and the pixel electrode 16 can be suppressed. Therefore, even if the pixel electrode 16 is arranged close to the drain bus line 14, crosstalk is caused. Display failure due to is difficult to occur. On the other hand, if the pixel electrode 17 connected to the source electrode 22 by capacitive coupling and the light shielding plate 54 are arranged so as to overlap each other, a new electric capacity is generated between the pixel electrode 17 and the light shielding plate 54. The light shielding plate 54 is not formed in the vicinity of the end portion of the pixel electrode 17 facing the drain bus line 14. As a result, the distance between the end of the pixel electrode 16 facing the drain bus line 14 and the drain bus line 14 is larger than the distance between the end of the pixel electrode 17 facing the drain bus line 14 and the drain bus line 14. It is narrowed by the width d2. As described above, in this embodiment, since the aperture ratio of the pixel is improved by providing the light shielding plate 54, a liquid crystal display device with high luminance can be obtained.
次に、本実施の形態による液晶表示装置のスリット４４上の領域での液晶の配向について説明する。図３（ａ）は、画素のスリット４４近傍の構成を示している（図３（ａ）では凸部６４が２つ形成されている）。図３（ｂ）は、当該画素に白を表示させたときの図３（ａ）と同一領域の表示状態を示している。図３（ａ）、（ｂ）に示すように、特異点制御部として画素電極１７から突出する凸部６４が形成された領域近傍では、画素電極１６、１７上の液晶分子８はスリット４４から外側に向かう方向に傾斜し、スリット４４上の液晶分子８は凸部６４に向かう方向に傾斜する。これにより、凸部６４が形成された領域には、それぞれ特異点６２ｂ（ｓ＝−１）が強固に形成される。特異点６２ｂの位置は
、例えば異なる印加電圧履歴を経ても変化することはなく、時間の経過とともに移動することもない。２つの特異点６２ｂの間には、特異点６２ａ（ｓ＝＋１）が形成される。特異点６２ａの位置は、例えば異なる印加電圧履歴を経た場合に変化することがあるが、位置の変化する範囲が２つの凸部６４間に限定されるため、表示品質が大きく低下することはない。隣接する特異点６２ａ、６２ｂ間は、画素電極１６、１７のスリット４４側の端部にそれぞれ沿って延びる２本の暗線で繋がっている。
Next, the alignment of the liquid crystal in the region on the slit 44 of the liquid crystal display device according to the present embodiment will be described. FIG. 3A shows a configuration near the slit 44 of the pixel (in FIG. 3A, two convex portions 64 are formed). FIG. 3B shows a display state of the same area as FIG. 3A when white is displayed on the pixel. As shown in FIGS. 3A and 3B, the liquid crystal molecules 8 on the pixel electrodes 16, 17 are formed from the slits 44 in the vicinity of the region where the protrusion 64 protruding from the pixel electrode 17 is formed as a singular point control unit. The liquid crystal molecules 8 on the slit 44 are inclined in the direction toward the convex portion 64. Thereby, the singular point 62b (s = -1) is firmly formed in the region where the convex portion 64 is formed. For example, the position of the singular point 62b does not change even after passing through different applied voltage histories, and does not move with the passage of time. A singular point 62a (s = + 1) is formed between the two singular points 62b. The position of the singular point 62a may change when, for example, different applied voltage histories pass, but the range in which the position changes is limited between the two convex portions 64, so the display quality does not deteriorate significantly. . Adjacent singular points 62a and 62b are connected by two dark lines extending along the slit 44 side ends of the pixel electrodes 16 and 17, respectively.
図４（ａ）は、特異点制御部の第１の変形例を示している。図４（ｂ）は、当該画素に白を表示させたときの図４（ａ）と同一領域の表示状態を示している。図４（ａ）、（ｂ）に示すように、本変形例の特異点制御部は、副画素Ａの画素電極１６のスリット４４側の端部に形成された凸部６５を有している。本変形例によっても、凸部６５が形成された領域に特異点６２ｂが強固に形成され、特異点６２ｂの間には特異点６２ａが形成される。 FIG. 4A shows a first modification of the singularity control unit. FIG. 4B shows a display state of the same region as FIG. 4A when white is displayed on the pixel. As shown in FIGS. 4A and 4B, the singularity control unit of this modification has a convex portion 65 formed at the end of the pixel electrode 16 of the subpixel A on the slit 44 side. . Also according to this modification, the singular point 62b is firmly formed in the region where the convex portion 65 is formed, and the singular point 62a is formed between the singular points 62b.
図５（ａ）は、特異点制御部の第２の変形例を示している。図５（ｂ）は、当該画素に白を表示させたときの図５（ａ）と同一領域の表示状態を示している。図５（ａ）、（ｂ）に示すように、本変形例の特異点制御部は、画素電極１７のスリット４４側の端部に形成された凸部６４と、画素電極１６のスリット４４側の端部に形成された凸部６５とを有している。凸部６４と凸部６５は互いの先端部が所定の間隙を介して対向するように配置されている。本変形例によっても、凸部６４、６５の形成された領域に特異点６２ｂが強固に形成され、特異点６２ｂの間には特異点６２ａが形成される。 FIG. 5A shows a second modification of the singularity control unit. FIG. 5B shows a display state of the same area as FIG. 5A when white is displayed on the pixel. As shown in FIGS. 5A and 5B, the singularity control unit of the present modification includes a convex portion 64 formed at the end of the pixel electrode 17 on the slit 44 side and the slit 44 side of the pixel electrode 16. And a convex portion 65 formed at the end of the. The convex portion 64 and the convex portion 65 are arranged so that the tip portions thereof face each other with a predetermined gap. Also according to this modification, the singular point 62b is firmly formed in the region where the convex portions 64 and 65 are formed, and the singular point 62a is formed between the singular points 62b.
図６（ａ）は、特異点制御部の第３の変形例を示している。図６（ｂ）は、当該画素に白を表示させたときの図６（ａ）と同一領域の表示状態を示している。図６（ａ）、（ｂ）に示すように、本変形例の特異点制御部は、画素電極１７のスリット４４側の端部が基板面内で矩形状に切り込まれた凹部６６と、画素電極１６のスリット４４側の端部が同様に切り込まれた凹部６７とを有している。凹部６６、６７は互いに対向する位置に配置されている。本変形例では、凹部６６、６７が形成された領域近傍では、画素電極１６、１７上の液晶分子８はスリット４４から外側に向かう方向に傾斜し、スリット４４上の液晶分子８はスリット４４の延びる方向に平行であって凹部６６、６７から外側に向かう方向に傾斜する。これにより凹部６６、６７の形成された領域には、特異点６２ａ（ｓ＝＋１）が強固に形成される。特異点６２ａの位置は、例えば異なる印加電圧履歴を経ても変化することはなく、時間の経過とともに移動することもない。特異点６２ａの間には特異点６２ｂ（ｓ＝−１）が形成される。特異点６２ｂの位置は、例えば異なる印加電圧履歴を経た場合に変化することがあるが、位置の変化する範囲が２つの特異点６２ａの間に限定されるため、表示品質が大きく低下することはない。 FIG. 6A shows a third modification of the singular point control unit. FIG. 6B shows a display state of the same area as FIG. 6A when white is displayed on the pixel. As shown in FIGS. 6A and 6B, the singularity control unit of the present modification includes a recess 66 in which the end of the pixel electrode 17 on the slit 44 side is cut into a rectangular shape in the substrate plane, The end of the pixel electrode 16 on the slit 44 side has a recess 67 that is similarly cut. The recesses 66 and 67 are arranged at positions facing each other. In this modification, in the vicinity of the region where the recesses 66 and 67 are formed, the liquid crystal molecules 8 on the pixel electrodes 16 and 17 are inclined outward from the slit 44, and the liquid crystal molecules 8 on the slit 44 are It inclines in the direction which is parallel to the extending direction and goes outward from the recesses 66 and 67. As a result, the singular point 62a (s = + 1) is firmly formed in the region where the recesses 66 and 67 are formed. For example, the position of the singular point 62a does not change even after passing through different applied voltage histories, and does not move over time. A singular point 62b (s = -1) is formed between the singular points 62a. The position of the singular point 62b may change when, for example, different applied voltage histories are passed. However, since the range in which the position changes is limited between the two singular points 62a, the display quality is not greatly reduced. Absent.
図７（ａ）は、特異点制御部の第４の変形例を示している。図７（ｂ）は、当該画素に白を表示させたときの図７（ａ）と同一領域の表示状態を示している。図７（ａ）、（ｂ）に示すように、本変形例の特異点制御部は、画素電極１７のスリット４４側の端部に形成された凸部６４と、画素電極１６のスリット４４側の端部に形成された凹部６７とを有している。凸部６４と凹部６７は互いに対向する位置に配置されている。本変形例では、凸部６４、凹部６７の形成された領域近傍では、画素電極１６、１７上の液晶分子８はスリット４４から外側に向かう方向に傾斜し、スリット４４上の液晶分子８は凸部６４から外側に向かう方向に傾斜する。これにより凸部６４、凹部６７の形成された領域には、特異点６２ｂが強固に形成される。特異点６２ｂの間には特異点６２ａが形成される。 FIG. 7A shows a fourth modification of the singularity control unit. FIG. 7B shows a display state of the same region as FIG. 7A when white is displayed on the pixel. As shown in FIGS. 7A and 7B, the singularity control unit of this modification includes a convex portion 64 formed at the end of the pixel electrode 17 on the slit 44 side and the slit 44 side of the pixel electrode 16. And a concave portion 67 formed at the end of the. The convex portion 64 and the concave portion 67 are arranged at positions facing each other. In the present modification, in the vicinity of the region where the convex portions 64 and the concave portions 67 are formed, the liquid crystal molecules 8 on the pixel electrodes 16 and 17 are inclined outward from the slit 44, and the liquid crystal molecules 8 on the slit 44 are convex. It inclines in the direction which goes outside from the part 64. FIG. Thereby, the singular point 62b is firmly formed in the region where the convex portion 64 and the concave portion 67 are formed. A singular point 62a is formed between the singular points 62b.
図３乃至図７を比較すると、図３に示したように副画素Ｂの画素電極１７に凸部６４を形成した構成が、特異点の安定性や電圧印加時の光透過率の高さにおいて比較的優れている。すなわち、副画素毎に液晶層に印加される電圧が異なる場合、凸部は、液晶層に印加
される電圧の大きさが小さい方の副画素の画素電極に形成するのが望ましい。
Comparing FIGS. 3 to 7, the configuration in which the convex portion 64 is formed on the pixel electrode 17 of the sub-pixel B as shown in FIG. 3 is effective in the stability of the singularity and the high light transmittance at the time of voltage application. It is relatively good. That is, when the voltage applied to the liquid crystal layer is different for each sub-pixel, it is desirable to form the convex portion on the pixel electrode of the sub-pixel having the smaller voltage applied to the liquid crystal layer.
図３乃至図７に示したように特異点制御部を形成することによって、特異点６２ｂ（又は６２ａ）が強固に形成され、特異点６２ｂ（又は６２ａ）間には特異点６２ａ（又は６２ｂ）が形成される。これにより、特異点６２ａ、６２ｂの形成位置を空間的及び時間的にほぼ固定できるため、異なる印加電圧履歴を経ても特異点６２ａ、６２ｂの位置が異なってしまうことがなく、画面を見る方向によって表示が異なることがない。また、特異点６２ｂ（又は６２ａ）が強固に形成されるため、指押し等により表示画面に局所的な圧力が加えられて液晶の配向が乱れても、配向状態が元に戻り易くなっている。したがって、本実施の形態によれば、表示特性の良好な液晶表示装置が得られる。 By forming the singular point control unit as shown in FIGS. 3 to 7, the singular point 62b (or 62a) is firmly formed, and the singular point 62a (or 62b) is formed between the singular points 62b (or 62a). Is formed. As a result, the formation positions of the singular points 62a and 62b can be substantially fixed spatially and temporally, so that the positions of the singular points 62a and 62b do not change even after different applied voltage histories, and depending on the direction in which the screen is viewed. The display is not different. In addition, since the singular point 62b (or 62a) is firmly formed, the orientation state is easily restored even when the orientation of the liquid crystal is disturbed due to local pressure applied to the display screen by finger pressing or the like. . Therefore, according to the present embodiment, a liquid crystal display device with good display characteristics can be obtained.
なお、凸部６４、６５及び凹部６６、６７の形状は、図３乃至図７に示したような矩形に限られない。図８は、凸部６４、６５及び凹部６６、６７の形状の変形例を示している。図８（ａ）に示す例では凸部６４及び／又は６５が三角形状の形状を有し、図８（ｂ）に示す例では凹部６６及び／又は６７が三角形状の形状を有している。図８（ｃ）に示す例では凸部６４及び／又は６５が階段状の形状を有し、図８（ｄ）に示す例では凹部６６及び／又は６７が階段状の形状を有している。図８（ｅ）に示す例では凸部６４及び／又は６５が半円状の形状を有し、図８（ｆ）に示す例では凹部６６及び／又は６７が半円状の形状を有している。凸部６４、６５及び凹部６６、６７は、これら以外にも様々な形状で形成できる。 In addition, the shape of the convex parts 64 and 65 and the recessed parts 66 and 67 is not restricted to the rectangle as shown in FIG. 3 thru | or FIG. FIG. 8 shows a modification of the shapes of the convex portions 64 and 65 and the concave portions 66 and 67. In the example shown in FIG. 8A, the convex portions 64 and / or 65 have a triangular shape, and in the example shown in FIG. 8B, the concave portions 66 and / or 67 have a triangular shape. . In the example shown in FIG. 8C, the convex portions 64 and / or 65 have a stepped shape, and in the example shown in FIG. 8D, the concave portions 66 and / or 67 have a stepped shape. . In the example shown in FIG. 8E, the convex portions 64 and / or 65 have a semicircular shape, and in the example shown in FIG. 8F, the concave portions 66 and / or 67 have a semicircular shape. ing. The convex portions 64 and 65 and the concave portions 66 and 67 can be formed in various shapes other than these.
また、図５乃至図７に示した変形例では、画素電極１７に形成された凸部６４又は凹部６６と画素電極１６に形成された凸部６５又は凹部６７とが、互いに対向する位置に設けられている。しかしながら本実施の形態では、凸部６４又は凹部６６と凸部６５又は凹部６７との位置を互いにずらして配置する等の変形も可能である。凸部６４、６５及び凹部６６、６７の位置や組合せは、図３乃至図７に示した例に限定されず、種々の変形が可能であることは言うまでもない。例えば、図５に示した凸部６４、６５と図６に示した凹部６６、６７とを交互に配置することにより、特異点６２ａ（ｓ＝＋１）、６２ｂ（ｓ＝−１）の双方の形成位置を固定するようにしてもよい。 5 to 7, the convex portion 64 or the concave portion 66 formed on the pixel electrode 17 and the convex portion 65 or the concave portion 67 formed on the pixel electrode 16 are provided at positions facing each other. It has been. However, in the present embodiment, it is possible to modify the convex portion 64 or the concave portion 66 and the convex portion 65 or the concave portion 67 by shifting the positions thereof. It goes without saying that the positions and combinations of the convex portions 64 and 65 and the concave portions 66 and 67 are not limited to the examples shown in FIGS. 3 to 7, and various modifications are possible. For example, by alternately arranging the convex portions 64 and 65 shown in FIG. 5 and the concave portions 66 and 67 shown in FIG. 6, both of the singular points 62a (s = + 1) and 62b (s = −1) are obtained. The formation position may be fixed.
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による液晶表示装置について図９乃至図１２を用いて説明する。図９は本実施の形態による液晶表示装置の１画素の構成を示し、図１０は本実施の形態による液晶表示装置のスリット４４近傍の構成を示している。図９及び図１０に示すように、本実施の形態は第１の実施の形態と比較すると、スリット４４、４７に重なってスリット４４、４７の延びる方向とほぼ同方向に延びる補助電極６８が形成されている点に特徴を有している。補助電極６８は、蓄積容量バスライン１８と同層に形成され、蓄積容量バスライン１８に電気的に接続され、例えば蓄積容量バスライン１８から分岐している。また補助電極６８は、画素電極１６のドレインバスライン１４に対向する端部に形成された遮光板５４にも接続されている。容量結合によりソース電極２２に接続された画素電極１７と補助電極６８とが重なって配置されてしまうと、画素電極１７と補助電極６８との間に新たな電気容量が生じてしまうため、補助電極６８は画素電極１７に重ならないように形成されている。
[Second Embodiment]
Next, a liquid crystal display device according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 9 shows the configuration of one pixel of the liquid crystal display device according to this embodiment, and FIG. 10 shows the configuration in the vicinity of the slit 44 of the liquid crystal display device according to this embodiment. As shown in FIGS. 9 and 10, the present embodiment forms an auxiliary electrode 68 that overlaps the slits 44 and 47 and extends in substantially the same direction as the slits 44 and 47 extend, as compared with the first embodiment. It has the feature in being. The auxiliary electrode 68 is formed in the same layer as the storage capacitor bus line 18, is electrically connected to the storage capacitor bus line 18, and branches from the storage capacitor bus line 18, for example. The auxiliary electrode 68 is also connected to a light shielding plate 54 formed at the end of the pixel electrode 16 facing the drain bus line 14. If the pixel electrode 17 connected to the source electrode 22 by capacitive coupling and the auxiliary electrode 68 are arranged so as to overlap each other, a new electric capacity is generated between the pixel electrode 17 and the auxiliary electrode 68, and thus the auxiliary electrode 68 is formed so as not to overlap the pixel electrode 17.
補助電極６８は、蓄積容量バスライン１８及び共通電極と同電位（コモン電位）に維持される。このため、副画素Ａ、Ｂの液晶層にそれぞれ所定の電圧が印加されても補助電極６８が形成された領域近傍の液晶層には電圧が印加されないので、当該領域の液晶分子８は基板面にほぼ垂直な配向を維持する。補助電極６８をスリット４４、４７に重ねて形成することによって、スリット４４、４７上の液晶分子８が傾斜しないため特異点が形成されることがない。したがって、特異点の位置が固定されないことに起因する表示品質の低
下がそもそも生じないため、表示品質の良好な液晶表示装置が得られる。
The auxiliary electrode 68 is maintained at the same potential (common potential) as the storage capacitor bus line 18 and the common electrode. For this reason, even if a predetermined voltage is applied to the liquid crystal layers of the sub-pixels A and B, no voltage is applied to the liquid crystal layer in the vicinity of the region where the auxiliary electrode 68 is formed. Maintains an orientation almost perpendicular to By forming the auxiliary electrode 68 so as to overlap the slits 44 and 47, the liquid crystal molecules 8 on the slits 44 and 47 are not inclined, so that no singular point is formed. Accordingly, since the display quality is not lowered due to the fact that the position of the singular point is not fixed, a liquid crystal display device with good display quality can be obtained.
画素電極１６、１７間のスリット４４や補助電極６８は、フォトリソグラフィ法を用いて形成される。パターニングずれ等により、スリット４４と補助電極６８との間に相対的な位置ずれが生じてしまうと、補助電極６８がスリット４４の中心部からずれてしまうことがあり得る。その場合、副画素Ａ、Ｂの液晶層に電圧が印加された際にスリット４４、４７上の液晶分子８が傾斜するため、特異点が形成されてしまう。このため本実施の形態では、特異点が形成された場合であってもその特異点を固定できるように、副画素Ｂの画素電極１７のスリット４４側の端部に凸部６４が設けられている。これにより、スリット４４と補助電極６８との間に相対的な位置ずれが生じても表示品質の良好な液晶表示装置が得られるので、液晶表示装置の製造歩留まりが向上する。 The slit 44 and the auxiliary electrode 68 between the pixel electrodes 16 and 17 are formed using a photolithography method. If a relative positional shift occurs between the slit 44 and the auxiliary electrode 68 due to a patterning shift or the like, the auxiliary electrode 68 may be shifted from the center of the slit 44. In that case, when a voltage is applied to the liquid crystal layers of the sub-pixels A and B, the liquid crystal molecules 8 on the slits 44 and 47 are inclined, so that a singular point is formed. Therefore, in the present embodiment, a convex portion 64 is provided at the end of the pixel electrode 17 of the subpixel B on the slit 44 side so that the singular point can be fixed even when the singular point is formed. Yes. As a result, a liquid crystal display device with good display quality can be obtained even if a relative displacement occurs between the slit 44 and the auxiliary electrode 68, and the manufacturing yield of the liquid crystal display device is improved.
ただし凸部６４を設けた構成では、例えばスリット４４と補助電極６８との間に図１１に示すような位置ずれが生じると、凸部６４の先端部と画素電極１６との間に補助電極６８の存在しない領域Ｃが形成される。領域Ｃでは補助電極６８が存在せず、かつ画素電極１６、１７間の間隔が比較的狭いため、指押し等により表示画面が局所的に加圧されると、副画素Ａ、Ｂでの液晶の配向が繋がって配向不良が生じてしまうという問題が生じ得る。 However, in the configuration in which the convex portion 64 is provided, for example, when a displacement as shown in FIG. 11 occurs between the slit 44 and the auxiliary electrode 68, the auxiliary electrode 68 is provided between the tip end portion of the convex portion 64 and the pixel electrode 16. A region C in which no is present is formed. In the region C, the auxiliary electrode 68 does not exist and the distance between the pixel electrodes 16 and 17 is relatively narrow. Therefore, when the display screen is locally pressed by finger pressing or the like, the liquid crystal in the sub-pixels A and B There is a problem that the alignment of the two leads to alignment failure.
図１２は、上記の問題を解決する補助電極６８の変形例を示している。図１２に示すように、補助電極６８は、画素電極１７の凸部６４に対応する領域で凸部６４の突出方向と同方向に突出する突出部６９を有している。突出部６９は、例えば凸部６４より幅太に形成される。突出部６９が設けられることにより、スリット４４と補助電極６８との間に図１１に示したような位置ずれが生じても、凸部６４の先端部と画素電極１６との間に補助電極６８の存在しない領域は形成されない。したがって、液晶の配向不良が生じ難く、表示品質の良好な液晶表示装置が得られる。なお、図５に示したように互いに対向する凸部６４、６５が形成される場合には、突出部６９は補助電極６８の両側に形成される。 FIG. 12 shows a modification of the auxiliary electrode 68 that solves the above problem. As shown in FIG. 12, the auxiliary electrode 68 has a protruding portion 69 that protrudes in the same direction as the protruding direction of the protruding portion 64 in a region corresponding to the protruding portion 64 of the pixel electrode 17. The protrusion 69 is formed wider than the protrusion 64, for example. By providing the protruding portion 69, the auxiliary electrode 68 is provided between the tip end portion of the convex portion 64 and the pixel electrode 16 even if the positional deviation shown in FIG. 11 occurs between the slit 44 and the auxiliary electrode 68. A region where no exists is not formed. Therefore, a liquid crystal display device with good display quality can be obtained in which liquid crystal alignment defects are unlikely to occur. In the case where the convex portions 64 and 65 facing each other are formed as shown in FIG. 5, the protruding portions 69 are formed on both sides of the auxiliary electrode 68.
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。
The present invention is not limited to the above embodiment, and various modifications can be made.
For example, although the transmissive liquid crystal display device has been described as an example in the above embodiment, the present invention is not limited to this and can be applied to other liquid crystal display devices such as a reflective type and a transflective type.
また上記実施の形態では、画素領域が２つの副画素を備える液晶表示装置を例に挙げたが、本発明はこれに限らず、画素領域が３つ又はそれ以上の副画素を備える液晶表示装置にも適用できる。 In the above embodiment, the liquid crystal display device in which the pixel region includes two subpixels is taken as an example. However, the present invention is not limited to this, and the liquid crystal display device in which the pixel region includes three or more subpixels. It can also be applied to.
さらに上記実施の形態では、液晶層に印加される電圧が副画素毎に異なる容量結合ＨＴ法を用いた液晶表示装置を例に挙げたが、本発明はこれに限らず、スリットにより分けられた１画素内の複数の副画素で液晶層に印加される電圧が互いにほぼ等しい一般的なＭＶＡ方式の液晶表示装置にも適用できる。 Furthermore, in the above-described embodiment, the liquid crystal display device using the capacitive coupling HT method in which the voltage applied to the liquid crystal layer is different for each sub-pixel has been described as an example. The present invention can also be applied to a general MVA liquid crystal display device in which voltages applied to a liquid crystal layer in a plurality of subpixels in one pixel are substantially equal to each other.
以上説明した実施の形態による液晶表示装置は、以下のようにまとめられる。
（付記１）
対向配置された一対の基板と、
前記一対の基板間に封止された垂直配向型の液晶と、
一方の前記基板上に形成された第１の画素電極を有する第１の副画素と、前記一方の基板上に形成された第２の画素電極を有する第２の副画素とをそれぞれ備えた複数の画素領域と、
前記第１及び第２の画素電極の間に形成されたスリットと、
前記第１及び／又は第２の画素電極の前記スリット側の端部に形成された凸部及び／又
は凹部を備え、前記液晶の特異点を制御する特異点制御部と
を有することを特徴とする液晶表示装置。
（付記２）
付記１記載の液晶表示装置において、
前記第２の副画素の前記液晶に印加される電圧は、前記第１の副画素の前記液晶に印加される電圧より大きさが小さいこと
を特徴とする液晶表示装置。
（付記３）
付記２記載の液晶表示装置において、
前記凸部は、前記第２の画素電極の前記スリット側の端部に形成されていること
を特徴とする液晶表示装置。
（付記４）
付記２又は３に記載の液晶表示装置において、
前記一方の基板上に形成された複数のゲートバスラインと、
前記ゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極と、前記第１の画素電極に電気的に接続されたソース電極とを備え、前記画素領域毎に配置されたトランジスタと、
前記ソース電極に電気的に接続され、絶縁膜を介して前記第２の画素電極の少なくとも一部に対向して配置された制御容量電極を備え、前記ソース電極と前記第２の画素電極とを容量結合する制御容量部とをさらに有すること
を特徴とする液晶表示装置。
（付記５）
付記４記載の液晶表示装置において、
前記一方の基板上であって前記第１の画素電極の前記ドレインバスラインに対向する端部近傍に配置され、当該端部近傍を遮光する遮光板をさらに有すること
を特徴とする液晶表示装置。
（付記６）
付記１乃至５のいずれか１項に記載の液晶表示装置において、
他方の前記基板上に形成された共通電極と、
前記一方の基板上に形成されて前記スリットに重なって延び、前記共通電極とほぼ同電位に維持される補助電極とをさらに有すること
を特徴とする液晶表示装置。
（付記７）
付記６記載の液晶表示装置において、
前記補助電極は、前記凸部に対応する領域で前記凸部の突出方向と同方向に突出する突出部を有すること
を特徴とする液晶表示装置。
（付記８）
対向配置された一対の基板と、
前記一対の基板間に封止された垂直配向型の液晶と、
一方の前記基板上に形成された第１及び第２の画素電極をそれぞれ備えた複数の画素領域と、
前記第１及び第２の画素電極の間に形成されたスリットと、
他方の前記基板上に形成された共通電極と、
前記一方の基板上に形成されて前記スリットに重なって延び、前記共通電極とほぼ同電位に維持される補助電極と
を有することを特徴とする液晶表示装置。
（付記９）
付記８記載の液晶表示装置において、
前記一方の基板上に形成され、前記共通電極とほぼ同電位に維持される蓄積容量バスラインをさらに有し、
前記補助電極は、前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置。
（付記１０）
付記９記載の液晶表示装置において、
前記補助電極は、前記蓄積容量バスラインと同層に形成されていること
を特徴とする液晶表示装置。
（付記１１）
付記１０記載の液晶表示装置において、
前記補助電極は、前記蓄積容量バスラインから分岐していること
を特徴とする液晶表示装置。
（付記１２）
対向配置された一対の基板と、
前記一対の基板間に封止された垂直配向型の液晶と、
一方の前記基板上に形成された複数のゲートバスラインと、
前記ゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記一方の基板上に形成された第１及び第２の画素電極をそれぞれ備え、前記ゲートバスライン及び前記ドレインバスラインの交差部毎に配置された複数の画素領域と、
前記第１及び第２の画素電極の間に形成され、前記第１及び第２の画素電極を分離するスリットと、
前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極と、前記第１の画素電極に電気的に接続されたソース電極とを備え、前記画素領域毎に配置されたトランジスタと、
前記ソース電極に電気的に接続され、絶縁膜を介して前記第２の画素電極の少なくとも一部に対向して配置された制御容量電極を備え、前記ソース電極と前記第２の画素電極とを容量結合する制御容量部と、
前記一方の基板上であって前記第１の画素電極の前記ドレインバスラインに対向する端部近傍に配置され、当該端部近傍の光を遮光する遮光板と
を有することを特徴とする液晶表示装置。
（付記１３）
付記１２記載の液晶表示装置において、
他方の前記基板上に形成された共通電極をさらに有し、
前記遮光板は、前記共通電極とほぼ同電位に維持されること
を特徴とする液晶表示装置。
（付記１４）
付記１３記載の液晶表示装置において、
前記ゲートバスラインに並列して配置され、前記共通電極とほぼ同電位に維持される蓄積容量バスラインをさらに有し、
前記遮光板は、前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置。
（付記１５）
付記１４記載の液晶表示装置において、
前記遮光板は、前記蓄積容量バスラインと同層に形成されていること
を特徴とする液晶表示装置。
（付記１６）
付記１５記載の液晶表示装置において、
前記遮光板は、前記蓄積容量バスラインから分岐していること
を特徴とする液晶表示装置。
The liquid crystal display device according to the embodiment described above can be summarized as follows.
(Appendix 1)
A pair of opposed substrates;
A vertically aligned liquid crystal sealed between the pair of substrates;
A plurality of first subpixels having a first pixel electrode formed on one of the substrates and a second subpixel having a second pixel electrode formed on the one substrate. Pixel region of
A slit formed between the first and second pixel electrodes;
A singular point control unit that includes a convex part and / or a concave part formed at an end of the first and / or second pixel electrode on the slit side and controls a singular point of the liquid crystal. Liquid crystal display device.
(Appendix 2)
In the liquid crystal display device according to appendix 1,
The voltage applied to the liquid crystal of the second subpixel is smaller in magnitude than the voltage applied to the liquid crystal of the first subpixel.
(Appendix 3)
In the liquid crystal display device according to attachment 2,
The liquid crystal display device, wherein the convex portion is formed at an end portion of the second pixel electrode on the slit side.
(Appendix 4)
In the liquid crystal display device according to appendix 2 or 3,
A plurality of gate bus lines formed on the one substrate;
A plurality of drain bus lines formed to intersect the gate bus lines with an insulating film interposed therebetween;
A gate electrode electrically connected to the gate bus line; a drain electrode electrically connected to the drain bus line; and a source electrode electrically connected to the first pixel electrode, A transistor arranged for each pixel region;
A control capacitor electrode electrically connected to the source electrode and disposed opposite to at least a part of the second pixel electrode with an insulating film interposed between the source electrode and the second pixel electrode; A liquid crystal display device, further comprising: a control capacitor unit that performs capacitive coupling.
(Appendix 5)
In the liquid crystal display device according to appendix 4,
A liquid crystal display device further comprising: a light-shielding plate disposed on the one substrate in the vicinity of an end portion of the first pixel electrode facing the drain bus line and shielding light in the vicinity of the end portion.
(Appendix 6)
In the liquid crystal display device according to any one of appendices 1 to 5,
A common electrode formed on the other substrate;
The liquid crystal display device further comprising: an auxiliary electrode formed on the one substrate and extending over the slit, and maintained at substantially the same potential as the common electrode.
(Appendix 7)
In the liquid crystal display device according to appendix 6,
The auxiliary electrode has a protrusion that protrudes in the same direction as the protrusion of the protrusion in a region corresponding to the protrusion.
(Appendix 8)
A pair of opposed substrates;
A vertically aligned liquid crystal sealed between the pair of substrates;
A plurality of pixel regions each including first and second pixel electrodes formed on one of the substrates;
A slit formed between the first and second pixel electrodes;
A common electrode formed on the other substrate;
A liquid crystal display device comprising: an auxiliary electrode formed on the one substrate, extending over the slit, and maintained at substantially the same potential as the common electrode.
(Appendix 9)
In the liquid crystal display device according to appendix 8,
A storage capacitor bus line formed on the one substrate and maintained at substantially the same potential as the common electrode;
The liquid crystal display device, wherein the auxiliary electrode is electrically connected to the storage capacitor bus line.
(Appendix 10)
In the liquid crystal display device according to appendix 9,
The liquid crystal display device, wherein the auxiliary electrode is formed in the same layer as the storage capacitor bus line.
(Appendix 11)
In the liquid crystal display device according to appendix 10,
The liquid crystal display device, wherein the auxiliary electrode is branched from the storage capacitor bus line.
(Appendix 12)
A pair of opposed substrates;
A vertically aligned liquid crystal sealed between the pair of substrates;
A plurality of gate bus lines formed on one of the substrates;
A plurality of drain bus lines formed to intersect the gate bus lines with an insulating film interposed therebetween;
A plurality of pixel regions each provided with a first pixel electrode and a second pixel electrode formed on the one substrate, and disposed at each intersection of the gate bus line and the drain bus line;
A slit formed between the first and second pixel electrodes and separating the first and second pixel electrodes;
A gate electrode electrically connected to the gate bus line; a drain electrode electrically connected to the drain bus line; and a source electrode electrically connected to the first pixel electrode, A transistor arranged for each pixel region;
A control capacitor electrode electrically connected to the source electrode and disposed opposite to at least a part of the second pixel electrode with an insulating film interposed between the source electrode and the second pixel electrode; A control capacitor unit for capacitive coupling;
A liquid crystal display, comprising: a light shielding plate disposed on the one substrate in the vicinity of an end portion of the first pixel electrode facing the drain bus line, and shielding light in the vicinity of the end portion. apparatus.
(Appendix 13)
In the liquid crystal display device according to attachment 12,
A common electrode formed on the other substrate;
The liquid crystal display device, wherein the light shielding plate is maintained at substantially the same potential as the common electrode.
(Appendix 14)
In the liquid crystal display device according to attachment 13,
A storage capacitor bus line disposed in parallel with the gate bus line and maintained at substantially the same potential as the common electrode;
The liquid crystal display device, wherein the light shielding plate is electrically connected to the storage capacitor bus line.
(Appendix 15)
In the liquid crystal display device according to appendix 14,
The liquid crystal display device, wherein the light shielding plate is formed in the same layer as the storage capacitor bus line.
(Appendix 16)
In the liquid crystal display device according to attachment 15,
The liquid crystal display device, wherein the light shielding plate is branched from the storage capacitor bus line.
２ ＴＦＴ基板
４ 対向基板
８ 液晶分子
１２ ゲートバスライン
１４ ドレインバスライン
１６、１７ 画素電極
１８ 蓄積容量バスライン
１９ 蓄積容量電極
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ ゲート電極
２４ コンタクトホール
２８ チャネル保護膜
２５ 制御容量電極
４２ 線状突起
４３ 補助突起
４４、４７ スリット
４６ 微細スリット
５４ 遮光板
６２ａ、６２ｂ 特異点
６４、６５ 凸部
６６、６７ 凹部
６８ 補助電極
６９ 突出部
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット
2 TFT substrate 4 Counter substrate 8 Liquid crystal molecule 12 Gate bus line 14 Drain bus lines 16 and 17 Pixel electrode 18 Storage capacitor bus line 19 Storage capacitor electrode 20 TFT
21 drain electrode 22 source electrode 23 gate electrode 24 contact hole 28 channel protective film 25 control capacitor electrode 42 linear projection 43 auxiliary projection 44, 47 slit 46 fine slit 54 light shielding plates 62a, 62b singular points 64, 65 convex portions 66, 67 Recess 68 Auxiliary electrode 69 Projection 80 Gate bus line drive circuit 82 Drain bus line drive circuit 84 Control circuit 86, 87 Polarizing plate 88 Backlight unit
Claims (5)
前記一対の基板間に封止された垂直配向型の液晶と、
一方の前記基板上に形成された第１及び第２の画素電極をそれぞれ備えた複数の画素領域と、
前記第１及び第２の画素電極の間に形成されたスリットと、
他方の前記基板上に形成された共通電極と、
前記一方の基板上に形成されて前記スリットに重なって延び、前記共通電極と同電位に維持される補助電極と、
前記第１及び／又は第２の画素電極の前記スリット側の端部に形成された凸部とを有し、
前記補助電極は、前記凸部に対応する領域で当該凸部の突出方向と同方向に突出する突出部を有していること
を特徴とする液晶表示装置。 A pair of opposed substrates;
A vertically aligned liquid crystal sealed between the pair of substrates;
A plurality of pixel regions each including first and second pixel electrodes formed on one of the substrates;
A slit formed between the first and second pixel electrodes;
A common electrode formed on the other substrate;
An auxiliary electrode formed on the one substrate, extending over the slit, and maintained at the same potential as the common electrode;
And a first and / or the formed at an end portion of the slit-side convex portion of the second pixel electrode,
The liquid crystal display device , wherein the auxiliary electrode has a protruding portion that protrudes in the same direction as the protruding direction of the protruding portion in a region corresponding to the protruding portion .
前記一方の基板上に形成され、前記共通電極と同電位に維持される蓄積容量バスラインをさらに有し、
前記補助電極は、前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置。 The liquid crystal display device according to claim 1.
A storage capacitor bus line formed on the one substrate and maintained at the same potential as the common electrode;
The liquid crystal display device, wherein the auxiliary electrode is electrically connected to the storage capacitor bus line.
前記補助電極は、前記蓄積容量バスラインと同層に形成されていること
を特徴とする液晶表示装置。 The liquid crystal display device according to claim 2.
The liquid crystal display device, wherein the auxiliary electrode is formed in the same layer as the storage capacitor bus line.
前記補助電極は、前記蓄積容量バスラインから分岐していること
を特徴とする液晶表示装置。 The liquid crystal display device according to claim 3.
The liquid crystal display device, wherein the auxiliary electrode is branched from the storage capacitor bus line.
前記突出部は、前記凸部より幅太に形成されていること
を特徴とする液晶表示装置。 In the liquid crystal display device according to any one of claims 1 to 4 ,
The protrusion is formed to be wider than the protrusion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010049155A JP5154592B2 (en) | 2010-03-05 | 2010-03-05 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010049155A JP5154592B2 (en) | 2010-03-05 | 2010-03-05 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005011508A Division JP4738000B2 (en) | 2005-01-19 | 2005-01-19 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010117737A JP2010117737A (en) | 2010-05-27 |
| JP5154592B2 true JP5154592B2 (en) | 2013-02-27 |
Family
ID=42305399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010049155A Expired - Fee Related JP5154592B2 (en) | 2010-03-05 | 2010-03-05 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5154592B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3957430B2 (en) * | 1998-09-18 | 2007-08-15 | シャープ株式会社 | Liquid crystal display |
| JP4068484B2 (en) * | 1999-06-18 | 2008-03-26 | 日本電気株式会社 | Liquid crystal display device and driving method thereof |
| KR20030004458A (en) * | 2001-07-05 | 2003-01-15 | 삼성전자 주식회사 | a vertically aligned mode liquid crystal display |
| KR100859524B1 (en) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | A thin film transistor array panel |
| KR100961941B1 (en) * | 2003-01-03 | 2010-06-08 | 삼성전자주식회사 | Thin film transistor array panel for multi-domain liquid crystal display |
| KR100935667B1 (en) * | 2003-03-06 | 2010-01-07 | 삼성전자주식회사 | Liquid crystal display |
| JP4108518B2 (en) * | 2003-03-31 | 2008-06-25 | シャープ株式会社 | Liquid crystal display |
-
2010
- 2010-03-05 JP JP2010049155A patent/JP5154592B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010117737A (en) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4738000B2 (en) | Liquid crystal display | |
| JP4438665B2 (en) | Liquid crystal display | |
| JP4815584B2 (en) | Liquid crystal display device and thin film transistor display panel used therefor | |
| JP4628801B2 (en) | Liquid crystal display device | |
| JP4689352B2 (en) | Display device substrate and liquid crystal display device including the same | |
| US20050179631A1 (en) | Liquid crystal display | |
| JP4658622B2 (en) | Substrate for liquid crystal display device and liquid crystal display device | |
| JP4516432B2 (en) | Liquid crystal display | |
| JP3792485B2 (en) | Active matrix liquid crystal display device | |
| JP2005148534A (en) | Liquid crystal display device | |
| US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
| JP2006276432A (en) | Liquid crystal display | |
| JP4741209B2 (en) | Multi-domain liquid crystal display device and thin film transistor substrate thereof | |
| JP4407677B2 (en) | Horizontal electric field LCD panel | |
| JP2009014950A (en) | Liquid crystal device and electronic apparatus | |
| JPWO2009125532A1 (en) | Active matrix substrate and liquid crystal display device | |
| JP5154592B2 (en) | Liquid crystal display | |
| JP5154597B2 (en) | Liquid crystal display | |
| JP4629161B2 (en) | Liquid crystal display device | |
| KR20060020893A (en) | Multi-domain thin film transistor array panel | |
| JP2011048396A (en) | Substrate for display device and display device | |
| JP2006072387A (en) | Liquid crystal display | |
| JP2011138167A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5154592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |