JP5148447B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP5148447B2 JP5148447B2 JP2008263893A JP2008263893A JP5148447B2 JP 5148447 B2 JP5148447 B2 JP 5148447B2 JP 2008263893 A JP2008263893 A JP 2008263893A JP 2008263893 A JP2008263893 A JP 2008263893A JP 5148447 B2 JP5148447 B2 JP 5148447B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- turned
- main switching
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、高効率化と低ノイズ化を実現するスイッチング電源に関する。 The present invention relates to a switching power supply that achieves high efficiency and low noise.
従来、力率改善を目的とした電源として、一次側を電流共振形及び電圧共振形のコンバータとしたスイッチングコンバータとし、一次側整流素子Ｄｉの出力側の一端とスイッチング素子Ｑ１との間に接続される力率改善用ダイオードＤ１及び力率改善用インダクタＬｏの直列接続回路と、補助スイッチング素子Ｑ２と、を有する昇圧コンバータと、チョークコイルＰＣＣと並列に接続されたクランプ用コンデンサＣ３と補助スイッチング素子Ｑ２の直列接続回路とを有するアクティブクランプ回路と、を有し、スイッチング素子Ｑ１がオフのときに、補助スイッチング素子Ｑ２をオンとする構成により、アクティブフィルタを削除したスイッチング電源が知られている（例えば、特許文献１参照。）。
ところで、一般的な力率改善コンバータは、図８に示されるような構成になっており、トランスＴ１０１の制御巻線からダイオードＤ１０４に流れる電流がゼロになったことを検出して、主ＳＷであるＱ１０１をオンする一方、Ｑ１０１に流れる電流をＲ１２０により、検出して、主ＳＷであるＱ１０１をオフする。そして、主ＳＷであるＱ１０１のＯＮ期間にメインチョークＴ１０１に蓄えたエネルギーを主ＳＷであるＱ１０１のＯＦＦ期間にダイオードＤ１０４を通してエネルギーを出力コンデンサＣ１２２へ供給する。また、電流臨界型の場合、その供給電流がゼロとなるとメインチョークＴ１０１と主ＳＷであるＱ１０１のドレイン−ソース間のコンデンサ成分とで共振振動を行うことから、この共振のボトムで主ＳＷであるＱ１０１をＯＮさせれば、ＯＮタイミングに発生するサージ電流を抑えることができ、高効率化が可能となる。 By the way, a general power factor correction converter has a configuration as shown in FIG. 8, detects that the current flowing from the control winding of the transformer T101 to the diode D104 becomes zero, and uses the main SW. While Q101 is turned on, the current flowing through Q101 is detected by R120, and Q101 which is the main SW is turned off. The energy stored in the main choke T101 during the ON period of the main switch Q101 is supplied to the output capacitor C122 through the diode D104 during the OFF period of the main switch Q101. In the case of the current critical type, when the supply current becomes zero, the main choke T101 and the capacitor component between the drain and source of Q101 which is the main SW perform resonance vibration, so that the main SW is at the bottom of this resonance. If Q101 is turned on, surge current generated at the ON timing can be suppressed, and high efficiency can be achieved.
しかしながら、例えば、欧州等の入力電圧２００Ｖ系の正弦波ピーク付近では、その共振ボトムがゼロボルトとならない場合がある。その結果、共振のボトムで主ＳＷをＯＮさせたとしても、図６の拡大図である図７のＱ１０１ドレイン―ソース間電圧波形に示すように、電圧波形がＤＣ成分をもって、ゼロとなるために、図７の点線丸囲み部分のようなサージ電流が流れ、主ＳＷの損失及びノイズの原因となるという問題がある。 However, for example, near the sine wave peak of an input voltage 200V system in Europe or the like, the resonance bottom may not be zero volts. As a result, even if the main SW is turned on at the bottom of the resonance, the voltage waveform has a DC component and becomes zero as shown in the Q101 drain-source voltage waveform in FIG. 7 which is an enlarged view of FIG. 7, there is a problem that a surge current flows as indicated by a dotted circle in FIG. 7, which causes a loss of main SW and noise.
そこで、本発明は、上述の課題を鑑みてなされたものであり、入力電圧２００Ｖ系の正弦波ピーク付近についても、サージ電流を抑制して、高効率で、低ノイズを実現するスイッチング電源を提供することを目的とする。 Therefore, the present invention has been made in view of the above-described problems, and provides a switching power supply that suppresses surge current and realizes high efficiency and low noise even in the vicinity of a sine wave peak of an input voltage 200V system. The purpose is to do.
本発明は、上述の課題を解決するために、以下の事項を提案している。 The present invention proposes the following items in order to solve the above-described problems.
（１）本発明は、商用電源を整流する整流回路と、チョークコイルと、該チョークコイルの終端と接地間に設けられるとともに、並列に第１のコンデンサが接続された主スイッチング素子と、一端が前記チョークコイルの終端に接続され、前記第１のコンデンサよりも十分容量が大きい第２のコンデンサと、該第２のコンデンサの他端と接地間に設けられたスイッチ素子とを有し、前記スイッチ素子が、前記主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、前記主スイッチング素子が、前記スイッチ素子のオフ後に、オン状態となることを特徴とするスイッチング電源を提案している。 (1) The present invention provides a rectifier circuit for rectifying a commercial power supply, a choke coil, a main switching element provided between the terminal end of the choke coil and the ground, and a first capacitor connected in parallel; A second capacitor connected to an end of the choke coil and having a sufficiently larger capacity than the first capacitor; and a switch element provided between the other end of the second capacitor and the ground, The element is turned on when the main switching element is turned off and the input voltage is within a predetermined range, and the main switching element is turned on after the switching element is turned off. We propose a switching power supply characterized by
この発明によれば、スイッチ素子が、主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、主スイッチング素子が、スイッチ素子のオフ後に、オン状態となる。このように、制御することにより、主スイッチング素子がオンするときに、第１のコンデンサの放電作用により、主スイッチング素子のドレイン―ソース間の電圧波形からＤＣ成分を除去できるため、サージ電流を除去できる。 According to the present invention, the switching element is turned on when the main switching element is turned off and the input voltage is within a predetermined range, and the main switching element is turned on after the switching element is turned off. It becomes a state. In this way, when the main switching element is turned on, the DC component can be removed from the voltage waveform between the drain and source of the main switching element by the discharging action of the first capacitor, so that the surge current is removed. it can.
（２）本発明は、商用電源を整流する整流回路と、チョークコイルと、該チョークコイルの終端と接地間に設けられるとともに、並列に第１のコンデンサが接続された主スイッチング素子と、一端が前記チョークコイルの始端に接続され、前記第１のコンデンサよりも十分容量が大きい第２のコンデンサと、該第２のコンデンサの他端と前記チョークコイルの終端との間に設けられたスイッチ素子とを有し、前記スイッチ素子が、前記主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、前記主スイッチング素子が、前記スイッチ素子のオフ後に、オン状態となることを特徴とするスイッチング電源を提案している。 (2) The present invention provides a rectifier circuit for rectifying a commercial power source, a choke coil, a main switching element provided between the terminal end of the choke coil and the ground, and a first capacitor connected in parallel; A second capacitor connected to a starting end of the choke coil and having a sufficiently larger capacity than the first capacitor; a switching element provided between the other end of the second capacitor and the end of the choke coil; And the switch element is turned on when the main switching element is turned off and the input voltage is within a predetermined range, and the main switching element is turned off after the switch element is turned off. A switching power supply characterized by being turned on has been proposed.
この発明によれば、スイッチ素子が、主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、主スイッチング素子が、スイッチ素子のオフ後に、オン状態となる。このように、制御することにより、主スイッチング素子がオンするときに、第１のコンデンサの放電作用により、主スイッチング素子のドレイン―ソース間の電圧波形からＤＣ成分を除去できるため、サージ電流を除去できる。 According to the present invention, the switching element is turned on when the main switching element is turned off and the input voltage is within a predetermined range, and the main switching element is turned on after the switching element is turned off. It becomes a state. In this way, when the main switching element is turned on, the DC component can be removed from the voltage waveform between the drain and source of the main switching element by the discharging action of the first capacitor, so that the surge current is removed. it can.
（３）本発明は、（１）または（２）のスイッチング電源について、前記入力電圧が所定の範囲内にあるか否かを判別するコンパレータを有することを特徴とするスイッチング電源を提案している。 (3) The present invention proposes a switching power supply characterized by having a comparator for determining whether or not the input voltage is within a predetermined range for the switching power supply of (1) or (2). .
ここで、入力電圧が所定の範囲内の場合に、スイッチ素子を動作させると、無駄な回生電流が生じてしまう。そこで、この発明によれば、コンパレータにより、入力電圧が所定の範囲内にあるか否かを判別する。そして、入力電圧が所定の範囲内にある場合には、主スイッチング素子のドレイン−ソース間の電圧波形がＤＣ成分を持たないため、スイッチ素子を動作させる必要がなくなる。このため、入力電圧が所定の範囲内の場合にスイッチ素子を動作させないことで、無駄な回生電流が生じてしまうのを防止して、スイッチング電源全体の効率を向上できる。 Here, if the switch element is operated when the input voltage is within a predetermined range, useless regenerative current is generated. Thus, according to the present invention, the comparator determines whether or not the input voltage is within a predetermined range. When the input voltage is within a predetermined range, the voltage waveform between the drain and source of the main switching element does not have a DC component, so that it is not necessary to operate the switch element. Therefore, by not operating the switch element when the input voltage is within a predetermined range, it is possible to prevent the generation of useless regenerative current and improve the efficiency of the entire switching power supply.
本発明によれば、スイッチ素子が、主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、主スイッチング素子が、スイッチ素子のオフ後に、オン状態となるように、制御することにより、主スイッチング素子がオンするときに、第１のコンデンサの放電作用によって、主スイッチング素子のドレイン―ソース間の電圧波形からＤＣ成分を除去できるため、サージ電流を除去でき、主スイッチング素子の損失やノイズの発生を防止できるという効果がある。 According to the present invention, the switching element is turned on when the main switching element is turned off and the input voltage is within the predetermined range, and the main switching element is turned on after the switching element is turned off. Since the DC component can be removed from the voltage waveform between the drain and the source of the main switching element by the discharging action of the first capacitor when the main switching element is turned on by controlling so as to be in the state, the surge current And the loss of the main switching element and the generation of noise can be prevented.
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.
＜第１の実施形態＞
以下、図１、図２および図４、図５を用いて、本発明に係るスイッチング電源の第１の実施形態について説明する。
<First Embodiment>
Hereinafter, a first embodiment of a switching power supply according to the present invention will be described with reference to FIGS. 1, 2, 4, and 5.
本実施形態に係るスイッチング電源は、図１に示すように、主に、整流回路Ｄ１０１と、ＩＣ１０１と、ＩＣ１０２と、主スイッチング素子Ｑ１０１と、スイッチ素子Ｑ１０２と、トランスＴ１０１と、ダイオードＤ１０３、Ｄ１０４と、コンデンサＣ１０９、Ｃ１５１と、出力コンデンサＣ１２２とから構成されている。 As shown in FIG. 1, the switching power supply according to this embodiment mainly includes a rectifier circuit D101, IC101, IC102, a main switching element Q101, a switching element Q102, a transformer T101, diodes D103 and D104, , Capacitors C109 and C151 and an output capacitor C122.
整流回路Ｄ１０１は、商用電源の交流を全波整流して得られる脈流をトランスＴ１０１のチョークコイルＮｐに供給する。トランスのチョークコイルＮｐは、主スイッチング素子Ｑ１０１がＯＮの場合に、チョークコイルＮｐ端子間に印加される電圧により、電磁エネルギーを蓄積し、主スイッチング素子Ｑ１０１がＯＦＦの場合に、蓄積した電磁エネルギーをダイオードＤ１０４を介して、負荷に供給する。 The rectifier circuit D101 supplies the pulsating flow obtained by full-wave rectifying the alternating current of the commercial power supply to the choke coil Np of the transformer T101. The choke coil Np of the transformer accumulates electromagnetic energy by the voltage applied between the choke coil Np terminals when the main switching element Q101 is ON, and stores the electromagnetic energy accumulated when the main switching element Q101 is OFF. It is supplied to the load via the diode D104.
トランスＴ１０１の制御巻線Ｎｃの一端は、ＩＣ１０１内のＯＮトリガ検出部に接続され、チョークコイルＮｐを流れる電流に対応した信号をＯＮトリガ検出部に供給する。この信号は、ＯＮトリガ検出部における主スイッチング素子Ｑ１０１をＯＮするためのトリガ信号となる。 One end of the control winding Nc of the transformer T101 is connected to the ON trigger detection unit in the IC 101, and supplies a signal corresponding to the current flowing through the choke coil Np to the ON trigger detection unit. This signal is a trigger signal for turning on the main switching element Q101 in the ON trigger detection unit.
ＩＣ１０１内のＯＮトリガ検出部は、制御巻線Ｎｃからの信号に基づいて、主スイッチング素子Ｑ１０１をＯＮするためのトリガ信号を検出し、ＲＳフリップフロップにその信号を出力する。具体的な検出方法は、ダイオードＤ１０４の電流がゼロとなるときに、チョークコイルＮｐと結合した制御巻線Ｎｃの振動を利用して、トリガ信号を検出する。 The ON trigger detection unit in the IC 101 detects a trigger signal for turning on the main switching element Q101 based on a signal from the control winding Nc, and outputs the signal to the RS flip-flop. As a specific detection method, when the current of the diode D104 becomes zero, the trigger signal is detected using the vibration of the control winding Nc coupled to the choke coil Np.
また、ＩＣ１０１内のコンパレータＣＭＰ１は、例えば、出力電圧を検出するための抵抗の分圧値を基準電圧と比較して、その比較結果に応じて、出力電圧を検出し、検出された電圧をマルチプライヤに入力する。 The comparator CMP1 in the IC 101 compares, for example, the divided voltage value of the resistor for detecting the output voltage with the reference voltage, detects the output voltage according to the comparison result, and multiplies the detected voltage. Enter into the pliers.
マルチプライヤには、入力電圧であるＳｉｎ波も入力され、両者を乗算することにより、Ｓｉｎ波の形を決め、このＳｉｎ波と、Ｒ１２０によって検出される主スイッチング素子Ｑ１０１を流れる電流とが差動増幅器ＯＰ１に入力され、その出力がＲＳフリップフロップに入力される。 The multiplier also receives a sine wave, which is an input voltage, and multiplies the two to determine the shape of the sine wave. The sine wave and the current flowing through the main switching element Q101 detected by R120 are differential. It is input to the amplifier OP1, and its output is input to the RS flip-flop.
ＲＳフリップフロップは、ＯＮトリガ検出部から入力される信号により、主スイッチング素子Ｑ１０１をオンし、差動増幅器から入力される信号により、決められた主スイッチング素子Ｑ１０１のオン幅で、主スイッチング素子Ｑ１０１をオフする。 The RS flip-flop turns on the main switching element Q101 by a signal input from the ON trigger detection unit, and the main switching element Q101 has an ON width determined by a signal input from the differential amplifier. Turn off.
ＩＣ１０２は、スイッチ素子Ｑ１０２のオン／オフのタイミングを生成する。具体的には、制御巻線Ｎｃからの信号を所定の基準電位と比較するコンパレータＣＭＰ３と、ＮＡＮＤ回路と、スイッチ素子にゲート信号を供給する直列に接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタとから構成されている。なお、本実施形態においては、スイッチ素子Ｑ１０２をＦＥＴで構成する例をしめしたが、これに限らず、トランジスタに逆バイアス用ダイオードを並列に接続したものを用いてもよい。 The IC 102 generates the on / off timing of the switch element Q102. Specifically, it comprises a comparator CMP3 that compares a signal from the control winding Nc with a predetermined reference potential, a NAND circuit, and a PMOS transistor and an NMOS transistor connected in series for supplying a gate signal to the switch element. ing. In the present embodiment, an example in which the switching element Q102 is configured by an FET has been described. However, the present invention is not limited thereto, and a transistor in which a reverse bias diode is connected in parallel may be used.
また、ＮＡＮＤ回路には、コンパレータＣＭＰ３の出力と、入力電圧を所定の基準電位と比較するコンパレータＣＭＰ２の出力とが入力され、その出力は、スイッチ素子にゲート信号を供給するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのゲートに供給されている。 Further, the output of the comparator CMP3 and the output of the comparator CMP2 that compares the input voltage with a predetermined reference potential are input to the NAND circuit, and the outputs are the PMOS transistor and NMOS transistor that supply the gate signal to the switch element. It is supplied to the gate.
なお、コンパレータＣＭＰ２は、スイッチ素子Ｑ１０２の動作範囲を規制するために設けられたものである。つまり、入力電圧が所定の値よりも低い領域では、主スイッチング素子Ｑ１０１ドレイン―ソース間電圧波形がＤＣ成分を持つことなく、ゼロボルトまで減衰するため、スイッチ素子Ｑ１０２を動作させる必要はなく、逆に、この領域で、スイッチ素子Ｑ１０２を動作させると、無駄な回生電流が生じて、電源全体の効率を悪化させてしまうためである。 The comparator CMP2 is provided to regulate the operating range of the switch element Q102. That is, in the region where the input voltage is lower than the predetermined value, the voltage waveform between the drain and source of the main switching element Q101 does not have a DC component and attenuates to zero volts. Therefore, it is not necessary to operate the switching element Q102. This is because if the switching element Q102 is operated in this region, a wasteful regenerative current is generated and the efficiency of the entire power supply is deteriorated.
主スイッチング素子Ｑ１０１は、トランスＴ１０１の終端と接地間に設けられ、ドレイン―ソース間に並列にコンデンサＣ１５１が接続されている。また、スイッチ素子Ｑ１０２は、ドレインが、その一端をトランスＴ１０１の終端に接続されたコンデンサＣ１０９に接続され、ソースが接地されている。なお、コンデンサＣ１０９の容量は、コンデンサＣ１５１の容量に比べて十分に大きい。 The main switching element Q101 is provided between the terminal of the transformer T101 and the ground, and a capacitor C151 is connected in parallel between the drain and the source. The switch element Q102 has a drain connected to a capacitor C109 having one end connected to the end of the transformer T101, and a source grounded. Note that the capacity of the capacitor C109 is sufficiently larger than the capacity of the capacitor C151.
＜スイッチング電源の動作シーケンス＞
図２を用いて、スイッチング電源の動作シーケンスについて、詳細に説明する。
<Operation sequence of switching power supply>
The operation sequence of the switching power supply will be described in detail with reference to FIG.
まず、図中、「Ｖｎｃ」は、トランスＴ１０１の制御巻線Ｎｃの電圧波形を示している。この波形を抵抗Ｒ１０７で鈍らせた波形（図中、「ＩＣ１０１ Ｚ／Ｃ端子」と表記）がＩＣ１０１のＺ／Ｃ端子に入力される。ＯＮトリガ検出部は、このＺ／Ｃ端子に入力される電圧に基づいて、ＯＮトリガパルス（図中、「ＩＣ１０１ ＯＮトリガ検出 ＯＵＴ」と表記）をＲＳフリップフロップのセット端子に出力する。 First, in the figure, “Vnc” indicates a voltage waveform of the control winding Nc of the transformer T101. A waveform (denoted as “IC101 Z / C terminal” in the figure) obtained by blunting this waveform with the resistor R107 is input to the Z / C terminal of the IC101. The ON trigger detection unit outputs an ON trigger pulse (indicated as “IC101 ON trigger detection OUT” in the figure) to the set terminal of the RS flip-flop based on the voltage input to the Z / C terminal.
ＲＳフリップフロップは、セット端子に、ＯＮトリガ検出部からのＯＮトリガパルスを入力すると、出力信号（図中、「ＩＣ１０１ ＲＦ−ＦＦ出力（Ｑ１０１ゲート信号）」と表記）を「Ｌｏｗ」から「Ｈｉ」に遷移させ、主スイッチング素子Ｑ１０１をオンする。これにより、主スイッチング素子Ｑ１０１のドレイン―ソース間にかかる電圧（図中、「Ｑ１０１ ＶＤＳ」と表記）は、図のように、グランドレベルまで低下する。 When the ON trigger pulse from the ON trigger detection unit is input to the set terminal, the RS flip-flop changes the output signal (indicated as “IC101 RF-FF output (Q101 gate signal)” in the figure) from “Low” to “Hi”. And the main switching element Q101 is turned on. As a result, the voltage applied between the drain and source of the main switching element Q101 (denoted as “Q101 VDS” in the figure) drops to the ground level as shown in the figure.
そして、主スイッチング素子Ｑ１０１がオンすることにより、トランスＴ１０１のチョークコイルＮｐに流れる三角波状の電流波形のうち、右肩上がりの部分の波形が形成される。 Then, when the main switching element Q101 is turned on, a waveform of the upwardly rising portion of the triangular wave current waveform flowing through the choke coil Np of the transformer T101 is formed.
また、ＩＣ１０１内のコンパレータＣＭＰ１、マルチプライヤ、差動増幅器ＯＰ１は、主スイッチング素子Ｑ１０１のオン幅を決める回路であり、主スイッチング素子Ｑ１０１のオン幅が所定のオン幅になったときに、差動増幅器ＯＰ１からＲＳフリップフロップのリセット端子にＯＦＦパルスを出力する（図中、「ＩＣ１０１ ＯＰ１ ＯＵＴ」と表記）。 The comparator CMP1, multiplier, and differential amplifier OP1 in the IC 101 are circuits that determine the ON width of the main switching element Q101. When the ON width of the main switching element Q101 becomes a predetermined ON width, An OFF pulse is output from the amplifier OP1 to the reset terminal of the RS flip-flop (denoted as “IC101 OP1 OUT” in the figure).
ＲＳフリップフロップは、リセット端子に、差動増幅器ＯＰ１からのＯＦＦトリガパルスを入力すると、出力信号（図中、「ＩＣ１０１ ＲＦ−ＦＦ出力（Ｑ１０１ゲート信号）」と表記）を「Ｈｉ」から「Ｌｏｗ」に遷移させ、主スイッチング素子Ｑ１０１をオフする。これにより、主スイッチング素子Ｑ１０１のドレイン―ソース間にかかる電圧（図中、「Ｑ１０１ ＶＤＳ」と表記）は、図のように、出力電圧まで上昇する。 When the OFF trigger pulse from the differential amplifier OP1 is input to the reset terminal, the RS flip-flop changes the output signal (indicated as “IC101 RF-FF output (Q101 gate signal)” in the figure) from “Hi” to “Low”. And the main switching element Q101 is turned off. As a result, the voltage applied between the drain and source of the main switching element Q101 (shown as “Q101 VDS” in the figure) rises to the output voltage as shown in the figure.
そして、主スイッチング素子Ｑ１０１がオフすることにより、ダイオードＤ１０４の電流が流れて、トランスＴ１０１のチョークコイルＮｐに流れる三角波状の電流波形のうち、右肩下がりの部分の波形が形成される。 Then, when the main switching element Q101 is turned off, the current of the diode D104 flows, and the waveform of the downward-sloping portion of the triangular wave current waveform flowing in the choke coil Np of the transformer T101 is formed.
一方、Ｚ／Ｃ端子に入力される電圧は、ＩＣ１０２のコンパレータＣＭＰ３のプラス端子に入力され、マイナス端子に接続された基準電位と比較される。このコンパレータＣＭＰ３は、主スイッチング素子Ｑ１０１がオフした後に、スイッチ素子Ｑ１０２がオンし、スイッチ素子Ｑ１０２がオフした後に、主スイッチング素子Ｑ１０１がオンするための遅延時間を生成している。そして、コンパレータＣＭＰ３の出力信号は、ＮＡＮＤ回路に入力される。 On the other hand, the voltage input to the Z / C terminal is input to the plus terminal of the comparator CMP3 of the IC 102 and compared with the reference potential connected to the minus terminal. The comparator CMP3 generates a delay time for turning on the main switching element Q101 after the switching element Q102 is turned off after the main switching element Q101 is turned off. The output signal of the comparator CMP3 is input to the NAND circuit.
コンパレータＣＭＰ２は、入力電圧と所定の基準電位とを比較する。これは、入力電圧が所定の値よりも低い領域では、主スイッチング素子Ｑ１０１ドレイン―ソース間電圧波形がＤＣ成分を持つことなく、ゼロボルトまで減衰するため、スイッチ素子Ｑ１０２を動作させる必要はなく、逆に、この領域で、スイッチ素子Ｑ１０２を動作させると、無駄な回生電流が生じて、電源全体の効率を悪化させてしまうため、スイッチ素子１０２の動作範囲を規制するために設けられたものであり、この出力信号は、ＩＣ１０２のＮＡＮＤ回路に入力される。 The comparator CMP2 compares the input voltage with a predetermined reference potential. This is because, in the region where the input voltage is lower than a predetermined value, the voltage waveform between the drain and source of the main switching element Q101 does not have a DC component and attenuates to zero volts, so there is no need to operate the switching element Q102. In addition, if the switching element Q102 is operated in this region, a wasteful regenerative current is generated and the efficiency of the entire power supply is deteriorated. Therefore, the switching element Q102 is provided to regulate the operating range of the switching element 102. The output signal is input to the NAND circuit of the IC 102.
ＮＡＮＤ回路は、コンパレータＣＭ２およびコンパレータＣＭ３からともに、「Ｈｉ」の信号が入力されたときに、「Ｌｏｗ」の信号を直列に接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタとからなるドライブ回路に出力し、ドライブ回路がスイッチ素子Ｑ１０２にゲート信号（図中、「ＩＣ１０２ ＶＧ（Ｑ１０２ゲート信号）」と表記）を供給する。 The NAND circuit outputs a “Low” signal to a drive circuit including a PMOS transistor and an NMOS transistor connected in series when a “Hi” signal is input from both the comparator CM2 and the comparator CM3. The circuit supplies a gate signal (denoted as “IC102 VG (Q102 gate signal)” in the figure) to the switch element Q102.
ここで、主スイッチング素子Ｑ１０１がオフで、スイッチ素子Ｑ１０２がオフの場合、出力―グランド間には、コンデンサＣ１５１が接続され、コンデンサＣ１０９が接続されていない状態になる。一方、主スイッチング素子Ｑ１０１がオフでスイッチ素子Ｑ１０２がオンの場合、出力―グランド間にＣ１５１とＣ１０９が並列に接続された状態になる。 Here, when the main switching element Q101 is off and the switching element Q102 is off, the capacitor C151 is connected between the output and the ground, and the capacitor C109 is not connected. On the other hand, when the main switching element Q101 is off and the switching element Q102 is on, C151 and C109 are connected in parallel between the output and ground.
このとき、ダイオードＤ１０４を流れる電流がゼロになるとＣ１５１とＣ１０９の和の容量とトランスＴ１０１との共振が始まり、コンデンサＣ１０９の容量は、コンデンサＣ１５１の容量よりも十分に大きな容量であるため、この共振振動中に流れる共振電流が最も大きいタイミングで主スイッチング素子Ｑ１０１とスイッチ素子Ｑ１０２をともにオフにすると、主トランジスタＱ１０１のドレイン―ソース間にあるＣ１５１のＤＣ電圧成分が一気に放電される。これにより、サージ電流の発生原因となっていたＤＣ成分が除去される。 At this time, when the current flowing through the diode D104 becomes zero, the resonance between the capacitance of the sum of C151 and C109 and the transformer T101 starts, and the capacitance of the capacitor C109 is sufficiently larger than the capacitance of the capacitor C151. If both the main switching element Q101 and the switching element Q102 are turned off at the timing when the resonance current flowing during the vibration is the largest, the DC voltage component of C151 between the drain and source of the main transistor Q101 is discharged at once. Thereby, the DC component that has caused the generation of the surge current is removed.
したがって、本実施形態によれば、スイッチ素子が、主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、主スイッチング素子が、スイッチ素子のオフ後に、オン状態となるように、制御することにより、主スイッチング素子がオンするときに、コンデンサＣ１５１の放電作用によって、主スイッチング素子のドレイン―ソース間の電圧波形からＤＣ成分を除去するため、サージ電流を除去でき、主スイッチング素子の損失やノイズの発生を防止できる。 Therefore, according to the present embodiment, the switching element is turned on when the main switching element is turned off and when the input voltage is within a predetermined range, and the main switching element is turned off. Later, when the main switching element is turned on, the DC component is removed from the voltage waveform between the drain and the source of the main switching element by the discharge action of the capacitor C151 when the main switching element is turned on. The current can be removed, and the loss of the main switching element and the generation of noise can be prevented.
上記の効果は、図４およびその拡大図である図５によって、従来、図７の点線部に現われていたサージ電流が、主スイッチング素子Ｑ１０１のドレイン―ソース間電流に現われていないことからも明白である。 The above effect is evident from FIG. 4 and its enlarged view of FIG. 5 because the surge current that conventionally appeared in the dotted line portion of FIG. 7 does not appear in the drain-source current of the main switching element Q101. It is.
＜第２の実施形態＞
次に、図３を用いて、本発明に係るスイッチング電源の第２の実施形態について説明する。
<Second Embodiment>
Next, a second embodiment of the switching power supply according to the present invention will be described with reference to FIG.
本実施形態に係るスイッチング電源は、図３に示すように、主に、整流回路Ｄ１０１と、ＩＣ１０１と、ＩＣ１０２と、主スイッチング素子Ｑ１０１と、スイッチ素子Ｑ１０２と、トランスＴ１０１と、ダイオードＤ１０３、Ｄ１０４と、コンデンサＣ１０９、Ｃ１５１と、出力コンデンサＣ１２２とから構成されている。本実施形態と第１の実施形態との相違点は、スイッチング素子Ｑ１０２とコンデンサＣ１０９とをトランスＴ１０１のチョークコイルＮｐに並列に設けた点にある。 As shown in FIG. 3, the switching power supply according to the present embodiment mainly includes a rectifier circuit D101, IC101, IC102, a main switching element Q101, a switching element Q102, a transformer T101, diodes D103 and D104, , Capacitors C109 and C151 and an output capacitor C122. The difference between the present embodiment and the first embodiment is that a switching element Q102 and a capacitor C109 are provided in parallel to the choke coil Np of the transformer T101.
＜スイッチング電源の動作シーケンス＞
本実施形態におけるスイッチング電源の動作シーケンスは、基本的に、第１の実施形態と同様であるが、これについて、図２を参照して、簡単に説明する。
<Operation sequence of switching power supply>
The operation sequence of the switching power supply in the present embodiment is basically the same as that in the first embodiment, and this will be briefly described with reference to FIG.
ＲＳフリップフロップは、セット端子に、ＯＮトリガ検出部からのＯＮトリガパルスを入力すると、出力信号（図中、「ＩＣ１０１ ＲＦ−ＦＦ出力（Ｑ１０１ゲート信号）」と表記）を「Ｌｏｗ」から「Ｈｉ」に遷移させ、主スイッチング素子Ｑ１０１をオンする。これにより、主スイッチング素子Ｑ１０１のドレイン―ソース間にかかる電圧（図中、「Ｑ１０１ ＶＤＳ」と表記）は、図のように、グランドレベルまで低下する。 When the ON trigger pulse from the ON trigger detection unit is input to the set terminal, the RS flip-flop changes the output signal (indicated as “IC101 RF-FF output (Q101 gate signal)” in the figure) from “Low” to “Hi”. And the main switching element Q101 is turned on. As a result, the voltage applied between the drain and source of the main switching element Q101 (denoted as “Q101 VDS” in the figure) drops to the ground level as shown in the figure.
また、ＩＣ１０１内のコンパレータＣＭＰ１、マルチプライヤ、差動増幅器ＯＰ１は、主スイッチング素子Ｑ１０１のオン幅を決める回路であり、主スイッチング素子Ｑ１０１のオン幅が所定のオン幅になったときに、差動増幅器ＯＰ１からＲＳフリップフロップのリセット端子にＯＦＦパルスを出力する（図中、「ＩＣ１０１ ＯＰ１ ＯＵＴ」と表記）。 The comparator CMP1, multiplier, and differential amplifier OP1 in the IC 101 are circuits that determine the ON width of the main switching element Q101. When the ON width of the main switching element Q101 becomes a predetermined ON width, An OFF pulse is output from the amplifier OP1 to the reset terminal of the RS flip-flop (denoted as “IC101 OP1 OUT” in the figure).
ＲＳフリップフロップは、リセット端子に、差動増幅器ＯＰ１からのＯＦＦトリガパルスを入力すると、出力信号（図中、「ＩＣ１０１ ＲＦ−ＦＦ出力（Ｑ１０１ゲート信号）」と表記）を「Ｈｉ」から「Ｌｏｗ」に遷移させ、主スイッチング素子Ｑ１０１をオフする。これにより、主スイッチング素子Ｑ１０１のドレイン―ソース間にかかる電圧（図中、「Ｑ１０１ ＶＤＳ」と表記）は、図のように、出力電圧まで上昇する。 When the OFF trigger pulse from the differential amplifier OP1 is input to the reset terminal, the RS flip-flop changes the output signal (indicated as “IC101 RF-FF output (Q101 gate signal)” in the figure) from “Hi” to “Low”. And the main switching element Q101 is turned off. As a result, the voltage applied between the drain and source of the main switching element Q101 (shown as “Q101 VDS” in the figure) rises to the output voltage as shown in the figure.
一方、Ｚ／Ｃ端子に入力される電圧は、ＩＣ１０２のコンパレータＣＭＰ３のプラス端子に入力され、マイナス端子に接続された基準電位と比較される。このコンパレータＣＭＰ３は、主スイッチング素子Ｑ１０１がオフした後に、スイッチ素子Ｑ１０２がオンし、スイッチ素子Ｑ１０２がオフした後に、主スイッチング素子Ｑ１０１がオンするための遅延時間を生成している。そして、コンパレータＣＭＰ３の出力信号は、ＮＡＮＤ回路に入力される。 On the other hand, the voltage input to the Z / C terminal is input to the plus terminal of the comparator CMP3 of the IC 102 and compared with the reference potential connected to the minus terminal. The comparator CMP3 generates a delay time for turning on the main switching element Q101 after the switching element Q102 is turned off after the main switching element Q101 is turned off. The output signal of the comparator CMP3 is input to the NAND circuit.
コンパレータＣＭＰ２は、入力電圧と所定の基準電位とを比較する。これは、入力電圧が所定の値よりも低い領域では、主スイッチング素子Ｑ１０１ドレイン―ソース間電圧波形がＤＣ成分を持つことなく、ゼロボルトまで減衰するため、スイッチ素子Ｑ１０２を動作させる必要はなく、逆に、この領域で、スイッチ素子Ｑ１０２を動作させると、無駄な回生電流が生じて、電源全体の効率を悪化させてしまうため、スイッチ素子１０２の動作範囲を規制するために設けられたものであり、この出力信号は、ＩＣ１０２のＮＡＮＤ回路に入力される。 The comparator CMP2 compares the input voltage with a predetermined reference potential. This is because, in the region where the input voltage is lower than a predetermined value, the voltage waveform between the drain and source of the main switching element Q101 does not have a DC component and attenuates to zero volts, so there is no need to operate the switching element Q102. In addition, if the switching element Q102 is operated in this region, a wasteful regenerative current is generated and the efficiency of the entire power supply is deteriorated. Therefore, the switching element Q102 is provided to regulate the operating range of the switching element 102. The output signal is input to the NAND circuit of the IC 102.
ＮＡＮＤ回路は、コンパレータＣＭ２およびコンパレータＣＭ３からともに、「Ｈｉ」の信号が入力されたときに、「Ｌｏｗ」の信号を直列に接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタとからなるドライブ回路に出力し、ドライブ回路がスイッチ素子Ｑ１０２にゲート信号（図中、「ＩＣ１０２ ＶＧ（Ｑ１０２ゲート信号）」と表記）を供給する。 The NAND circuit outputs a “Low” signal to a drive circuit including a PMOS transistor and an NMOS transistor connected in series when a “Hi” signal is input from both the comparator CM2 and the comparator CM3. The circuit supplies a gate signal (denoted as “IC102 VG (Q102 gate signal)” in the figure) to the switch element Q102.
ここで、主スイッチング素子Ｑ１０１がオフで、スイッチ素子Ｑ１０２がオフの場合、出力―グランド間には、コンデンサＣ１５１が接続され、コンデンサＣ１０９が接続されていない状態になる。一方、主スイッチング素子Ｑ１０１がオフでスイッチ素子Ｑ１０２がオンの場合、出力―グランド間にＣ１５１とＣ１０９が並列に接続された状態になる。 Here, when the main switching element Q101 is off and the switching element Q102 is off, the capacitor C151 is connected between the output and the ground, and the capacitor C109 is not connected. On the other hand, when the main switching element Q101 is off and the switching element Q102 is on, C151 and C109 are connected in parallel between the output and ground.
このとき、ダイオードＤ１０４を流れる電流がゼロになるとＣ１５１とＣ１０９の和の容量とトランスＴ１０１との共振が始まり、コンデンサＣ１０９の容量は、コンデンサＣ１５１の容量よりも十分に大きな容量であるため、この共振振動中に流れる共振電流が最も大きいタイミングで主スイッチング素子Ｑ１０１とスイッチ素子Ｑ１０２をともにオフにすると、主トランジスタＱ１０１のドレイン―ソース間にあるＣ１５１のＤＣ電圧成分が一気に放電される。これにより、サージ電流の発生原因となっていたＤＣ成分が除去される。 At this time, when the current flowing through the diode D104 becomes zero, the resonance between the capacitance of the sum of C151 and C109 and the transformer T101 starts, and the capacitance of the capacitor C109 is sufficiently larger than the capacitance of the capacitor C151. If both the main switching element Q101 and the switching element Q102 are turned off at the timing when the resonance current flowing during the vibration is the largest, the DC voltage component of C151 between the drain and source of the main transistor Q101 is discharged at once. Thereby, the DC component that has caused the generation of the surge current is removed.
したがって、本実施形態によれば、第１の実施形態と同様に、スイッチ素子が、主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、主スイッチング素子が、スイッチ素子のオフ後に、オン状態となるように、制御することにより、主スイッチング素子がオンするときに、コンデンサＣ１５１の放電作用によって、主スイッチング素子のドレイン―ソース間の電圧波形からＤＣ成分を除去するため、サージ電流を除去でき、主スイッチング素子の損失やノイズの発生を防止できる。 Therefore, according to the present embodiment, as in the first embodiment, the switch element is turned on when the main switching element is turned off and the input voltage is within a predetermined range, and By controlling so that the main switching element is turned on after the switch element is turned off, the voltage waveform between the drain and the source of the main switching element is caused by the discharging action of the capacitor C151 when the main switching element is turned on. Since the DC component is removed from the surge current, surge current can be removed, and loss of the main switching element and generation of noise can be prevented.
また、上記の効果は、図４およびその拡大図である図５によって、従来、図７の点線部に現われていたサージ電流が、主スイッチング素子Ｑ１０１のドレイン―ソース間電流に現われていないことからも明白である。 Further, the above effect is that, according to FIG. 4 and FIG. 5 which is an enlarged view thereof, the surge current which has conventionally appeared in the dotted line portion of FIG. 7 does not appear in the drain-source current of the main switching element Q101. Is also obvious.
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。 Note that the present invention is not limited to the above-described embodiments, and various modifications and applications are possible without departing from the spirit of the present invention.
Ｑ１０１・・・主スイッチング素子
Ｑ１０２・・・スイッチ素子
Ｃ１０８・・・入力コンデンサ
Ｃ１０９・・・コンデンサ
Ｃ１２２・・・出力コンデンサ
Ｃ１５１・・・コンデンサ
ＣＭＰ１、ＣＭＰ２、ＣＭＰ３・・・コンパレータ
Ｄ１０１・・・整流回路
Ｄ１０３、Ｄ１０４・・・ダイオード
ＩＣ１０１・・・主スイッチング素子のＯＮ幅制御ＩＣ
ＩＣ１０２・・・スイッチ素子のＯＮ幅制御ＩＣ
ＯＰ１・・・差動増幅器
Ｔ１０１・・・トランス
Ｎｐ・・・チョークコイル
Ｎｃ・・・制御巻線
Q101 ... Main switching element Q102 ... Switch element C108 ... Input capacitor C109 ... Capacitor C122 ... Output capacitor C151 ... Capacitor CMP1, CMP2, CMP3 ... Comparator D101 ... Rectifier circuit D103, D104 ... Diode IC101 ... ON width control IC of main switching element
IC102 ... ON width control IC of switch element
OP1 ... Differential amplifier T101 ... Transformer Np ... Choke coil Nc ... Control winding
Claims (3)
前記スイッチ素子が、前記主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、前記主スイッチング素子が、前記スイッチ素子のオフ後に、オン状態となることを特徴とするスイッチング電源。 A rectifier circuit for rectifying commercial power, a choke coil, a main switching element provided between the end of the choke coil and ground, and a first capacitor connected in parallel, and one end connected to the end of the choke coil A second capacitor having a sufficiently larger capacity than the first capacitor, and a switch element provided between the other end of the second capacitor and the ground,
The switch element is turned on when the main switching element is turned off and the input voltage is within a predetermined range, and the main switching element is turned on after the switch element is turned off. A switching power supply characterized by
前記スイッチ素子が、前記主スイッチング素子のオフ後で、かつ、入力電圧が所定の範囲内にあるときに、オン状態となるとともに、前記主スイッチング素子が、前記スイッチ素子のオフ後に、オン状態となることを特徴とするスイッチング電源。 A rectifier circuit for rectifying a commercial power supply, a choke coil, a main switching element provided between the terminal end of the choke coil and the ground, and a first capacitor connected in parallel, and one end connected to the start end of the choke coil A second capacitor having a sufficiently larger capacity than the first capacitor, and a switching element provided between the other end of the second capacitor and the end of the choke coil,
The switch element is turned on when the main switching element is turned off and the input voltage is within a predetermined range, and the main switching element is turned on after the switch element is turned off. A switching power supply characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008263893A JP5148447B2 (en) | 2008-10-10 | 2008-10-10 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008263893A JP5148447B2 (en) | 2008-10-10 | 2008-10-10 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010093994A JP2010093994A (en) | 2010-04-22 |
| JP5148447B2 true JP5148447B2 (en) | 2013-02-20 |
Family
ID=42256143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008263893A Active JP5148447B2 (en) | 2008-10-10 | 2008-10-10 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5148447B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014036512A1 (en) * | 2012-08-31 | 2014-03-06 | Fairchild Semiconductor Corporation | Ultra low ripple boost converter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3164838B2 (en) * | 1991-06-19 | 2001-05-14 | 株式会社日立製作所 | Switching circuit, conversion device using the same, and power factor improving power supply device |
| JP2596143Y2 (en) * | 1992-10-05 | 1999-06-07 | ネミック・ラムダ株式会社 | Boost converter |
| JP3201324B2 (en) * | 1997-12-22 | 2001-08-20 | 株式会社村田製作所 | Switching power supply |
| JP4501224B2 (en) * | 2000-05-17 | 2010-07-14 | ソニー株式会社 | Switching power supply circuit |
| JP4103312B2 (en) * | 2000-07-26 | 2008-06-18 | 松下電工株式会社 | Power supply |
| JP4114537B2 (en) * | 2003-05-16 | 2008-07-09 | 株式会社村田製作所 | Switching power supply |
| JP2005168080A (en) * | 2003-11-28 | 2005-06-23 | Sony Corp | Switching power supply |
-
2008
- 2008-10-10 JP JP2008263893A patent/JP5148447B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010093994A (en) | 2010-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4735072B2 (en) | Switching power supply | |
| US8243473B2 (en) | Switching power supply device and switching power supply control circuit | |
| US7570497B2 (en) | Discontinuous quasi-resonant forward converter | |
| JP4127399B2 (en) | Switching power supply control semiconductor device | |
| JP4371042B2 (en) | Switching power supply | |
| US8149600B2 (en) | System and method for ringing suppression in a switched mode power supply | |
| JPH09163736A (en) | Dc-dc converter | |
| JP2005287261A (en) | Semiconductor device for controlling switching power supply | |
| US6738266B2 (en) | Switching power supply unit | |
| JP5195849B2 (en) | DC-DC converter | |
| WO2020026653A1 (en) | Control device for switching power supply device | |
| JP7215268B2 (en) | Power controller and switching power supply | |
| CN112152432A (en) | Method for driving electronic switch in power converter and control circuit | |
| JP5384973B2 (en) | Switching power supply | |
| JP2007244121A (en) | Partial resonance switching power supply | |
| JP5148447B2 (en) | Switching power supply | |
| JP6305903B2 (en) | Switching power supply | |
| JPH11332220A (en) | Dc power supply circuit | |
| JP6607018B2 (en) | Switching power supply | |
| JP2010068676A (en) | Switching power supply | |
| JP4096547B2 (en) | DC-DC converter circuit | |
| JP6359961B2 (en) | Switching power supply | |
| JP2002119055A (en) | Dc-dc converter | |
| JP2000116134A (en) | Power supply | |
| JP4497982B2 (en) | Power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5148447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |