JP5146267B2 - Manufacturing method of wiring board and printed wiring board - Google Patents

Manufacturing method of wiring board and printed wiring board Download PDF

Info

Publication number
JP5146267B2
JP5146267B2 JP2008284180A JP2008284180A JP5146267B2 JP 5146267 B2 JP5146267 B2 JP 5146267B2 JP 2008284180 A JP2008284180 A JP 2008284180A JP 2008284180 A JP2008284180 A JP 2008284180A JP 5146267 B2 JP5146267 B2 JP 5146267B2
Authority
JP
Japan
Prior art keywords
signal lines
dielectric
wiring board
coverlay
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008284180A
Other languages
Japanese (ja)
Other versions
JP2010114189A (en
Inventor
達雄 久村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008284180A priority Critical patent/JP5146267B2/en
Publication of JP2010114189A publication Critical patent/JP2010114189A/en
Application granted granted Critical
Publication of JP5146267B2 publication Critical patent/JP5146267B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Insulated Conductors (AREA)

Description

本発明は、例えばプリント配線板(Flexible Printed Circuit:FPC)やFFC(Flexible Flat Cable)等の柔軟性ケーブルとして適用される配線基板、及び、プリント配線板の製造方法に関する。   The present invention relates to a wiring board applied as a flexible cable such as a printed wiring board (Flexible Printed Circuit: FPC) or FFC (Flexible Flat Cable), and a method for manufacturing the printed wiring board.

近年の電子機器に実装される各モジュール間を接続するには、平型柔軟ケーブルであるFPCなどが使用されている。このような柔軟ケーブルとして適用される配線基板は、伝送信号の高速化が進むにつれて特性インピーダンスの整合、高速高周波特性の向上や不要輻射の低減などの機能が要求されてきている。また、配線基板は、ストリップライン、マイクロストリップラインの構成をとることとなり、信号線の増大と相まって、多層基板化が進展している。   In order to connect between modules mounted on recent electronic devices, an FPC that is a flat flexible cable or the like is used. A wiring board applied as such a flexible cable is required to have functions such as characteristic impedance matching, improvement of high-speed and high-frequency characteristics, and reduction of unnecessary radiation as the transmission signal speed increases. In addition, the wiring board has a stripline or microstripline structure, and the increase in the number of signal lines has led to the development of multilayer boards.

例えば、高速高周波特性の向上や不要輻射の低減を実現するため、特許文献1には、複数の高速伝送路を配列するベースの共用平面上に各高速伝送路を挟むガードトレースを形成し、更に、スルーホールを介してガードトレースと接続される第1及び第2グラウンド層が複数の高速伝送路で覆うことによって、各高速伝送路を立体的にシールドしたプリント基板が記載されている。   For example, in order to improve high-speed and high-frequency characteristics and reduce unnecessary radiation, Patent Document 1 forms guard traces that sandwich each high-speed transmission path on a common shared plane on which a plurality of high-speed transmission paths are arranged. A printed circuit board is described in which the first and second ground layers connected to the guard traces through the through holes are covered with a plurality of high-speed transmission lines so that each high-speed transmission line is three-dimensionally shielded.

特開2007―234500号公報JP 2007-234500 A

ガードトレースを設けたマイクロストリップライン構造の配線基板では、ガードトレースとグラウンド層の電位差によって、各信号線の伝送モードが干渉されるのを避けるため、通常、スルーホールに形成したメッキ金属、導電性ペースト等で両者を接続する。このスルーホールは、伝送される信号の波長に対し十分小さい間隔で設けることになるが、例えばGHz帯で信号伝送を行う場合、信号線の伝送方向に沿ってガードトレースに多くのスルーホールを形成する必要があり、配線の配置設計が制約され、基板作製でのプロセス工数が増えてしまった。   In a microstrip line structure wiring board with guard traces, in order to prevent the transmission mode of each signal line from interfering with the potential difference between the guard trace and the ground layer, the plated metal or conductive material usually formed in the through hole Connect both with paste. These through holes are provided at a sufficiently small interval with respect to the wavelength of the signal to be transmitted. For example, when signal transmission is performed in the GHz band, many through holes are formed in the guard trace along the transmission direction of the signal line. Therefore, the layout design of the wiring is restricted, and the number of process steps for manufacturing the substrate is increased.

本発明は、このような実情に鑑みて提案されたものであり、配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することが可能な配線基板、及び、プリント配線板の製造方法を提供することを目的とする。   The present invention has been proposed in view of such circumstances, and can reduce the number of process steps in layout design and substrate fabrication, and can transmit signals without sacrificing electromagnetic transmission characteristics. It is an object of the present invention to provide a possible wiring board and a method for manufacturing a printed wiring board.

上述した課題を解決するための手段として、本発明に係る配線基板は、信号を伝送する複数の信号線と、信号線間の上記伝送方向に形成された導電体からなり、信号線により伝送される各信号の干渉を抑えるガードトレースと、一方の面上に、複数の信号線とガードトレースとを積層する誘電体と、誘電体を挟んで、複数の信号線と対向する位置に配置され、複数の信号線により伝送される信号に対するグラウンド層と、膜厚が下記式を満たすように、誘電体の面上に積層された上記複数の信号線とガードトレースとを被覆する絶縁性のカバーレイとを備える。
(ε2/(ε1−1))×t2<t1<(ε2/(ε1−1))×t2×2
t1はカバーレイの膜厚であり、t2は誘電体の膜厚であり、ε1はカバーレイの誘電率であり、ε2は誘電体の誘電率であり、ε2−ε1≦0.3を満たす。
As means for solving the above-described problems, a wiring board according to the present invention includes a plurality of signal lines for transmitting signals and a conductor formed in the transmission direction between the signal lines, and is transmitted by the signal lines. A guard trace that suppresses interference of each signal, a dielectric on which one of a plurality of signal lines and a guard trace is stacked, and a dielectric that sandwiches the dielectric, and is disposed at a position facing the plurality of signal lines, A ground layer for signals transmitted through a plurality of signal lines, and an insulating cover layer that covers the plurality of signal lines and guard traces stacked on the surface of the dielectric so that the film thickness satisfies the following formula: With.
(Ε2 / (ε1-1)) × t2 <t1 <(ε2 / (ε1-1)) × t2 × 2
t1 is the thickness of the coverlay, t2 is the thickness of the dielectric, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the dielectric, and satisfies ε2−ε1 ≦ 0.3.

また、本発明に係る配線基板は、一対の伝送路により信号を差動伝送する複数の信号線と、信号線間の伝送方向に形成された導電体からなり、信号線により伝送される各信号の干渉を抑えるガードトレースと、一方の面上に、複数の信号線とガードトレースとを積層する誘電体と、誘電体を挟んで、複数の信号線と対向する位置に配置され、複数の信号線により伝送される信号に対するグラウンド層と、膜厚が下記式を満たすように、誘電体の面上に積層された上記複数の信号線とガードトレースとを被覆する絶縁性のカバーレイとを備える。
(ε2/ε1)×t2<t1<(ε2/ε1)×t2×3
t1はカバーレイの膜厚であり、t2は誘電体の膜厚であり、ε1はカバーレイの誘電率であり、ε2は誘電体の誘電率であり、ε2−ε1≦0.3を満たす。
The wiring board according to the present invention includes a plurality of signal lines that differentially transmit signals through a pair of transmission lines, and a conductor formed in a transmission direction between the signal lines, and each signal transmitted through the signal lines. A guard trace that suppresses interference, a dielectric that stacks a plurality of signal lines and guard traces on one surface, and a plurality of signals that are disposed at positions facing the plurality of signal lines across the dielectric. A ground layer for a signal transmitted by the line, and an insulating coverlay covering the plurality of signal lines and the guard traces stacked on the surface of the dielectric so that the film thickness satisfies the following formula: .
(Ε2 / ε1) × t2 <t1 <(ε2 / ε1) × t2 × 3
t1 is the thickness of the coverlay, t2 is the thickness of the dielectric, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the dielectric, and satisfies ε2−ε1 ≦ 0.3.

また、本発明に係るプリント配線板の製造方法は、ベースフィルムの一方の面上に、信号を伝送する複数の信号線を形成するとともに、信号線により伝送される各信号の干渉を抑えるガードトレースを、信号線間の伝送方向に形成するステップと、ベースフィルムの他方の面上に、複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、膜厚が下記式を満たす絶縁性のカバーレイにより、ベースフィルムの面上に形成された複数の信号線とガードトレースとを被覆するステップとを有する。
(ε2/(ε1−1))×t2<t1<(ε2/(ε1−1))×t2×2
t1はカバーレイの膜厚であり、t2はベースフィルムの膜厚であり、ε1はカバーレイの誘電率であり、ε2はベースフィルムの誘電率であり、ε2−ε1≦0.3を満たす。
The printed wiring board manufacturing method according to the present invention includes a guard trace that forms a plurality of signal lines for transmitting signals on one surface of a base film and suppresses interference of signals transmitted by the signal lines. Is formed in the transmission direction between the signal lines, on the other surface of the base film is formed a ground layer for signals transmitted by the plurality of signal lines, and the insulation satisfies the following formula: Covering a plurality of signal lines and guard traces formed on the surface of the base film with the coverlay.
(Ε2 / (ε1-1)) × t2 <t1 <(ε2 / (ε1-1)) × t2 × 2
t1 is the thickness of the coverlay, t2 is the thickness of the base film, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the base film, and satisfies ε2−ε1 ≦ 0.3.

また、本発明に係るプリント配線板の製造方法は、ベースフィルムの一方の面上に、一対の伝送路により信号を差動伝送する複数の信号線を形成するとともに、信号線により伝送される各信号の干渉を抑えるガードトレースを、信号線間の伝送方向に形成するステップと、ベースフィルムの他方の面上に、複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、膜厚が下記式を満たす絶縁性のカバーレイにより、ベースフィルムの面上に形成された複数の信号線とガードトレースとを被覆するステップとを有する。
(ε2/ε1)×t2<t1<(ε2/ε1)×t2×3
t1はカバーレイの膜厚であり、t2はベースフィルムの膜厚であり、ε1はカバーレイの誘電率であり、ε2はベースフィルムの誘電率であり、ε2−ε1≦0.3を満たす。
The printed wiring board manufacturing method according to the present invention includes forming a plurality of signal lines for differential transmission of signals through a pair of transmission paths on one surface of the base film, and transmitting each of the signal lines. Forming a guard trace for suppressing signal interference in the transmission direction between the signal lines, forming a ground layer for signals transmitted by the plurality of signal lines on the other surface of the base film, and film thickness; Covering a plurality of signal lines and guard traces formed on the surface of the base film with an insulating coverlay satisfying the following formula.
(Ε2 / ε1) × t2 <t1 <(ε2 / ε1) × t2 × 3
t1 is the thickness of the coverlay, t2 is the thickness of the base film, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the base film, and satisfies ε2−ε1 ≦ 0.3.

本発明は、信号線周囲の誘電率が均一化するように、カバーレイの膜厚と、誘電体の膜厚と、これらの誘電率を調整することによって、ガードトレースとグラウンド層と接続をするスルーホールを設けることがないので配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することができる。   In the present invention, the guard trace and the ground layer are connected by adjusting the film thickness of the cover lay, the film thickness of the dielectric, and the dielectric constant so that the dielectric constant around the signal line is uniform. Since no through-hole is provided, it is possible to transmit a signal without sacrificing electromagnetic transmission characteristics by suppressing restrictions on layout design and process man-hours in substrate fabrication.

以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。   Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings. It should be noted that the present invention is not limited to the following embodiments, and various modifications can be made without departing from the scope of the present invention.

本発明は、例えばプリント配線板(Flexible Printed Circuit:FPC)やFFC(Flexible Flat Cable)等の柔軟性ケーブルとして適用される配線基板に関する。   The present invention relates to a wiring board applied as a flexible cable such as a printed wiring board (Flexible Printed Circuit: FPC) or FFC (Flexible Flat Cable).

まず、本発明が適用された配線基板に係る構成の説明に先立ち、従来から用いられているガードトレースを設けたマイクロストリップライン構造の配線基板について図1及び図2を参照して説明する。   First, prior to description of a configuration related to a wiring board to which the present invention is applied, a wiring board having a microstrip line structure provided with a guard trace, which has been conventionally used, will be described with reference to FIGS.

図1は、従来から用いられているマイクロストリップライン構造の配線基板100の断面図である。この配線基板100では誘電体104を挟んで信号線101とグラウンド層103が対向し、主にこの間で電磁波の伝送が行われる。通常、信号線101を保護するためにカバーレイ105がオーバーコートされている。   FIG. 1 is a cross-sectional view of a wiring board 100 having a microstrip line structure conventionally used. In the wiring board 100, the signal line 101 and the ground layer 103 face each other with the dielectric 104 interposed therebetween, and electromagnetic waves are mainly transmitted between them. Usually, a coverlay 105 is overcoated to protect the signal line 101.

図2は、マイクロストリップライン構造の配線基板110の信号線111の両側にガードトレース112を併設した構造の伝送線路断面図である。配線基板110では、ガードトレース112を設けることで配線基板100に比べて、隣接する信号線111、111間のクロストークの軽減や放射電磁界抑制等の効果があり高速伝送路用途で多用されている。   FIG. 2 is a cross-sectional view of a transmission line having a structure in which guard traces 112 are provided on both sides of a signal line 111 of a wiring board 110 having a microstrip line structure. In the wiring board 110, the guard trace 112 is provided, and compared with the wiring board 100, there are effects such as reduction of crosstalk between adjacent signal lines 111 and 111 and suppression of a radiated electromagnetic field. Yes.

配線基板110では、ガードトレース112とグラウンド層113の電位差によって、各信号線111の伝送モードが干渉されるのを避けるため、通常、スルーホール116に形成したメッキ金属、導電性ペースト等で両者を接続する。このスルーホール116は、伝送される信号の波長に対し十分小さい間隔で設けている。   In the wiring board 110, in order to avoid the transmission mode of each signal line 111 from being interfered by the potential difference between the guard trace 112 and the ground layer 113, the both are usually connected with a plated metal, a conductive paste, or the like formed in the through hole 116. Connecting. The through holes 116 are provided at a sufficiently small interval with respect to the wavelength of the transmitted signal.

図3は、配線基板110と等価な3次元電磁界シミュレーターの解析モデル120を用いて、信号線121とガードトレース122とグラウンド層123とからなる伝送路断面での電界分布を解析した解析結果である。図3に示すように、信号線121の近傍の領域A1ほど電界強度が高く、領域A2、A3、A4、A5、A6に従って、信号線121から遠くになるのに伴って電界強度が小さくなる。   FIG. 3 shows an analysis result obtained by analyzing the electric field distribution in the cross section of the transmission line composed of the signal line 121, the guard trace 122, and the ground layer 123 using the analysis model 120 of the three-dimensional electromagnetic field simulator equivalent to the wiring board 110. is there. As shown in FIG. 3, the electric field strength is higher in the region A1 near the signal line 121, and the electric field strength decreases as the distance from the signal line 121 increases according to the regions A2, A3, A4, A5, and A6.

図3に示した解析結果から明らかなように、解析モデル120と等価な、図2に示す配線基板110では、電界が信号線111とグラウンド層113との間の誘電体114内に強く分布しているが、カバーレイ115やその上の空間にも広く分布している。このような電界の分布により、信号線111に対してリターンパスとなる金属がグラウンド層113、ガードトレース112と2系統あり、信号線111とそれぞれのリターンパス間での伝送が加え合わされることになる。この時、上記2系統での実効誘電率が異なっていると、実効的な伝送速度が異なり各信号線111の伝送モード間で干渉が起こり、信号線111とグラウンド層113との間を透過する電界強度の周波数特性に周期的な乱れが生じる。この周期的な乱れは、電磁放射を増加させる原因になる。このような各信号線111の伝送モード間の干渉を抑制するため、配線基板110は、一定間隔でスルーホール116を介してグラウンド層113とガードトレース112間を電気的に接続して、グラウンド層113とガードトレース112間の電位を等しくしている。   As is clear from the analysis result shown in FIG. 3, in the wiring board 110 shown in FIG. 2, which is equivalent to the analysis model 120, the electric field is strongly distributed in the dielectric 114 between the signal line 111 and the ground layer 113. However, it is also widely distributed in the coverlay 115 and the space above it. Due to the distribution of the electric field, there are two lines of metal that serve as a return path for the signal line 111, the ground layer 113 and the guard trace 112, and transmission between the signal line 111 and each return path is added. Become. At this time, if the effective dielectric constants of the two systems are different, the effective transmission speed is different and interference occurs between the transmission modes of the signal lines 111, and the signal lines 111 and the ground layer 113 are transmitted. Periodic disturbances occur in the frequency characteristics of the electric field strength. This periodic disturbance causes an increase in electromagnetic radiation. In order to suppress such interference between the transmission modes of the signal lines 111, the wiring board 110 is electrically connected between the ground layer 113 and the guard trace 112 through the through holes 116 at regular intervals. The potential between 113 and the guard trace 112 is made equal.

これに対して、本発明が適用された配線基板は、スルーホールを介して電気的な接合を行うことなく、上記した2系統での実効誘電率を略同一にして、各信号線の伝送モード間での干渉を抑えるため、具体的には次のような構成からなる。   On the other hand, the wiring board to which the present invention is applied has substantially the same effective dielectric constant in the two systems described above without performing electrical connection through a through hole, and the transmission mode of each signal line. Specifically, the following configuration is used in order to suppress interfering interference.

<第1の実施形態>
図4は、本発明が適用された第1の実施形態に係る配線基板1を示す図である。すなわち、配線基板1は、図4に示すように、信号を伝送する複数の信号線11と、信号線11間の伝送方向に形成された導電体からなるガードトレース12とを備える。また、配線基板1は、一方の面14a上に、信号線11とガードトレース12とを積層する誘電体14と、誘電体14を挟んで、信号線11と対向する位置に配置されたグラウンド層13と、誘電体14の面14a上に積層された信号線11とガードトレース12とを被覆する絶縁性のカバーレイ15とを備える。
<First Embodiment>
FIG. 4 is a diagram showing the wiring board 1 according to the first embodiment to which the present invention is applied. That is, the wiring board 1 includes a plurality of signal lines 11 for transmitting signals and a guard trace 12 made of a conductor formed in the transmission direction between the signal lines 11 as shown in FIG. Further, the wiring substrate 1 has a dielectric layer 14 in which the signal line 11 and the guard trace 12 are stacked on one surface 14a, and a ground layer disposed at a position facing the signal line 11 with the dielectric layer 14 interposed therebetween. 13 and an insulating coverlay 15 that covers the signal line 11 and the guard trace 12 stacked on the surface 14 a of the dielectric 14.

また、配線基板1では、スルーホールを設けることなく信号線11周囲の誘電率を均一化するため、下記の(1)式を満たすように、カバーレイ15と、誘電体14が調整されて形成されている。   Further, in the wiring board 1, in order to make the dielectric constant around the signal line 11 uniform without providing a through hole, the cover lay 15 and the dielectric 14 are adjusted and formed so as to satisfy the following expression (1). Has been.

(ε2/(ε1−1))×t2<t1<(ε2/(ε1−1))×t2×2 ・・・(1)   (Ε2 / (ε1-1)) × t2 <t1 <(ε2 / (ε1-1)) × t2 × 2 (1)

ここで、t1はカバーレイ15の膜厚であり、t2は誘電体14の膜厚であり、ε1はカバーレイ15の誘電率であり、ε2は誘電体14の誘電率であり、ε2−ε1≦0.3を満たす。   Here, t1 is the film thickness of the cover lay 15, t2 is the film thickness of the dielectric 14, ε1 is the dielectric constant of the cover lay 15, ε2 is the dielectric constant of the dielectric 14, and ε2−ε1. ≦ 0.3 is satisfied.

誘電体14は、伝送特性の面から誘電率、誘電正接の小さいものが好ましく、例えばフィルム形状のポリイミド、液晶ポリマーなどが用いられる。   The dielectric 14 preferably has a small dielectric constant and dielectric loss tangent from the viewpoint of transmission characteristics. For example, a film-shaped polyimide, a liquid crystal polymer, or the like is used.

これに対して、カバーレイ15は、信号線11等を保護するために用いられる絶縁性の物質で伝送特性の面からは誘電正接の小さなものが好ましく、フィルム状、硬化性のインク、ソルダレジスタ、感光性ソルダレジスタが用いられる。また、一般にカバーレイに使われる材料は誘電損失が大きいため、伝送線路の損失を抑えるためにはできるだけ薄いものを用いた方が良い。また柔軟性を阻害しないという観点からも薄いほうが良い。上記(1)式に従って調整されるカバーレイの膜厚の上限はこれらの影響も考慮して設定される。   On the other hand, the coverlay 15 is an insulating substance used to protect the signal line 11 and the like, and preferably has a low dielectric loss tangent from the viewpoint of transmission characteristics, and is a film-like, curable ink, or solder resistor. A photosensitive solder register is used. In general, since the material used for the coverlay has a large dielectric loss, it is better to use a material as thin as possible in order to suppress the loss of the transmission line. Also, it is better to be thin from the viewpoint of not hindering flexibility. The upper limit of the film thickness of the cover lay adjusted according to the above equation (1) is set in consideration of these effects.

上記(1)式を満たすように誘電体14とカバーレイ15とを調整すればよいが、配線基板1では、ε2−ε1≦0.3の条件に従って、通常誘電体14の誘電率に対してカバーレイ15の誘電率が高いものとする。この場合、配線基板1では、上記(1)式に従って形成されることで、カバーレイ15の膜厚が、誘電体14の膜厚に比べて薄くなるように調整される。   The dielectric 14 and the cover lay 15 may be adjusted so as to satisfy the above expression (1). However, in the wiring board 1, the dielectric constant of the dielectric 14 is usually adjusted according to the condition of ε2−ε1 ≦ 0.3. It is assumed that the cover lay 15 has a high dielectric constant. In this case, the wiring board 1 is formed according to the above equation (1), so that the film thickness of the coverlay 15 is adjusted to be smaller than the film thickness of the dielectric 14.

以上のような構成からなる配線基板1は、例えば次のような工程に従って形成される。まず、誘電体14として用いるベースフィルムの両面に銅箔などの良導体が被覆された基板の一方の銅箔面をエッチング処理して、信号線11、及び、ガードトレース12を形成する。続いて、上記(1)式に従った所定の膜厚のカバーレイ15を信号線11の形成された側のベースフィルム(誘電体14)に貼り付け熱圧着する。   The wiring board 1 having the above configuration is formed, for example, according to the following process. First, one of the copper foil surfaces of the substrate in which a good conductor such as copper foil is coated on both surfaces of the base film used as the dielectric 14 is etched to form the signal lines 11 and the guard traces 12. Subsequently, a coverlay 15 having a predetermined film thickness according to the above equation (1) is attached to the base film (dielectric 14) on the side where the signal line 11 is formed, and thermocompression bonded.

なお、上述したエッチング処理に限定されず、銅などの良導体を用いたパターンニング処理により、ベースフィルムの一方の面上に信号線11とガードトレース12とを形成し、他方の面にグラウンド層13を形成するようにしても良い。   The signal line 11 and the guard trace 12 are formed on one surface of the base film and the ground layer 13 is formed on the other surface by a patterning process using a good conductor such as copper, without being limited to the etching process described above. May be formed.

このようにして、配線基板1は、その層構造が上述した図2に示す配線基板110とほぼ同じであるが、ガードトレース12とグラウンド層13間を電気的に接続するスルーホールを設けていないので、配線設計の自由度の向上と、プロセス工程の省略を図ることができる。   In this way, the wiring board 1 has almost the same layer structure as the wiring board 110 shown in FIG. 2 described above, but is not provided with a through hole for electrically connecting the guard trace 12 and the ground layer 13. Therefore, it is possible to improve the degree of freedom in wiring design and to omit process steps.

次に、3次元電磁界シミュレーターを用いて配線基板1の伝送特性について解析する。本シミュレーションにおいては、信号線11の幅と膜厚をそれぞれ42μm、10μm、信号線11、11のピッチ間隔を500μmとしている。また、ガードトレース12は信号線11の間に60μmの間隔をとって併設されるものとしている。また、誘電体24の誘電率と膜厚はそれぞれ3.2、25μmとしている。また、解析モデルにおいて、配線基板1の長さは20mmとしている。   Next, the transmission characteristics of the wiring board 1 are analyzed using a three-dimensional electromagnetic field simulator. In this simulation, the width and film thickness of the signal line 11 are 42 μm and 10 μm, respectively, and the pitch interval between the signal lines 11 and 11 is 500 μm. The guard traces 12 are provided between the signal lines 11 with an interval of 60 μm. The dielectric 24 has a dielectric constant and a film thickness of 3.2 and 25 μm, respectively. In the analysis model, the length of the wiring board 1 is 20 mm.

図5はカバーレイ15の誘電率を5として、カバーレイ15の膜厚を15μm、25μm、37μmと変えた場合の透過特性S21を示す図である。ここで、「S21」とは、多開口回路の特性の表現に用いられるSマトリックスを用いて表した透過係数で入力に対する出力の割合を意味するものであり、対数表示している。   FIG. 5 is a diagram showing the transmission characteristics S21 when the cover layer 15 has a dielectric constant of 5 and the cover layer 15 has a thickness of 15 μm, 25 μm, and 37 μm. Here, “S21” means a ratio of output to input with a transmission coefficient expressed using an S matrix used for expressing characteristics of a multi-aperture circuit, and is logarithmically displayed.

カバーレイ15の膜厚を15μmにしたときは、上記(1)式を満たさないが、カバーレイ15の膜厚を25μm、37μmにしたときは、上記(1)式の条件を満たしている。ここで、図5においては、各透過特性の比較を容易にするために特性曲線を縦方向に1dBずらして図示している。図5に示すように、カバーレイ15の厚みが15μmでは特定の周波数で透過特性に乱れが生じているが、カバーレイ15の厚みが25μmではこのような透過特性の乱れが生じなく、(1)式の上限に近い37μmでも乱れが少なくなっている。特にカバーレイ15の膜厚が25μmの場合、伝送線路の実効誘電率は3.3となるから、誘電体14の誘電率3.2とほぼ同じ大きさになっており、信号線11周囲の誘電率の均一化が図られ、スルーホールを設けることなく通信特性を維持することができる。   When the film thickness of the cover lay 15 is 15 μm, the above expression (1) is not satisfied, but when the film thickness of the cover lay 15 is 25 μm and 37 μm, the condition of the above expression (1) is satisfied. Here, in FIG. 5, the characteristic curve is shifted by 1 dB in the vertical direction in order to facilitate comparison of the transmission characteristics. As shown in FIG. 5, when the thickness of the cover lay 15 is 15 μm, the transmission characteristics are disturbed at a specific frequency. However, when the cover lay 15 is 25 μm thick, such transmission characteristics are not disturbed (1 ) Disturbance is reduced even at 37 μm, which is close to the upper limit of the equation. In particular, when the film thickness of the cover lay 15 is 25 μm, the effective dielectric constant of the transmission line is 3.3. Therefore, the dielectric constant is approximately the same as the dielectric constant 3.2 of the dielectric 14, The dielectric constant is made uniform, and communication characteristics can be maintained without providing a through hole.

また、上述した配線基板1は、誘電体14の誘電率に対してカバーレイ15の誘電率が高いものとしたが、誘電体の誘電率に対してカバーレイの誘電率が低い場合、上記(1)式に従って誘電率の均一化を図ることが、上記のε2−ε1≦0.3の条件から困難となる。   In addition, the wiring board 1 described above has a dielectric constant of the coverlay 15 higher than that of the dielectric 14, but when the dielectric constant of the coverlay is lower than that of the dielectric, the above ( It is difficult to make the dielectric constant uniform according to the equation (1) from the above condition of ε2−ε1 ≦ 0.3.

図6は、配線基板1の変形例として、誘電体の誘電率に対してカバーレイの誘電率が低い条件下で形成された配線基板2の構成を示す図である。配線基板2は、配線基板1と同様に、複数の信号線21と、ガードトレース22と、誘電体24と、グラウンド層23と、カバーレイ25とを備える。配線基板2は、誘電体24の誘電率に対してカバーレイ25の誘電率が低いため、上記(1)式に従って形成されることで、カバーレイ25の膜厚が、誘電体24の膜厚に比べて厚くなるように調整される。   FIG. 6 is a diagram showing a configuration of a wiring board 2 formed under the condition that the dielectric constant of the coverlay is lower than the dielectric constant of the dielectric as a modification of the wiring board 1. Similar to the wiring substrate 1, the wiring substrate 2 includes a plurality of signal lines 21, a guard trace 22, a dielectric 24, a ground layer 23, and a cover lay 25. Since the dielectric constant of the cover lay 25 is lower than the dielectric constant of the dielectric 24, the wiring substrate 2 is formed according to the above formula (1), so that the film thickness of the cover lay 25 becomes the film thickness of the dielectric 24. It is adjusted to be thicker than

次に、3次元電磁界シミュレーターを用いて配線基板2の伝送特性について解析する。本シミュレーションにおいては、信号線21の幅と膜厚をそれぞれ42μm、10μm、信号線21、21のピッチ間隔を500μmとしている。また、ガードトレース22は信号線21の間に60μmの間隔をとって併設されるものとしている。また、誘電体24の誘電率と膜厚はそれぞれ3.2、25μmとしている。また、解析モデルの配線基板1の長さは20mmとしている。   Next, the transmission characteristics of the wiring board 2 are analyzed using a three-dimensional electromagnetic field simulator. In this simulation, the width and film thickness of the signal line 21 are 42 μm and 10 μm, respectively, and the pitch interval between the signal lines 21 and 21 is 500 μm. The guard traces 22 are provided between the signal lines 21 with an interval of 60 μm. The dielectric 24 has a dielectric constant and a film thickness of 3.2 and 25 μm, respectively. The length of the wiring board 1 of the analysis model is 20 mm.

図7は、ε2−ε1≦0.3の条件を満たさないカバーレイ25の誘電率を2.5として、カバーレイ25の膜厚を25μm、50μm、150μmと変えた場合の透過特性S21を示す図である。図7においては、各透過特性の比較を容易にするために特性曲線を縦方向に1dBずらして図示している。図7に示すように、カバーレイ25の厚みを厚くしていくと、特定の周波数で透過特性に乱れが減少して改善の傾向がみられる。ここで、カバーレイ25の誘電率が誘電体24の誘電率よりも小さすぎると、カバーレイ25を厚くしても実効誘電率を誘電体24の誘電率近くすることはできないので、仮に(1)式を満たしていても透過特性の乱れを十分に抑制することができない。この解析結果からも明らかなように、カバーレイ25の誘電率は誘電体24の誘電率に対して0.3以上下回らないように、すなわち、ε2−ε1≦0.3を満たすように選択する必要がある。   FIG. 7 shows the transmission characteristics S21 when the dielectric constant of the coverlay 25 that does not satisfy the condition of ε2-ε1 ≦ 0.3 is 2.5 and the film thickness of the coverlay 25 is changed to 25 μm, 50 μm, and 150 μm. FIG. In FIG. 7, the characteristic curves are shifted by 1 dB in the vertical direction in order to facilitate comparison of the transmission characteristics. As shown in FIG. 7, as the thickness of the cover lay 25 is increased, the transmission characteristics are disturbed at a specific frequency, and an improvement trend is observed. Here, if the dielectric constant of the cover lay 25 is too smaller than the dielectric constant of the dielectric 24, the effective dielectric constant cannot be made close to the dielectric constant of the dielectric 24 even if the cover lay 25 is thick. ) Even if the equation is satisfied, the disturbance of transmission characteristics cannot be sufficiently suppressed. As is clear from the analysis result, the dielectric constant of the cover lay 25 is selected so as not to be lower than 0.3 relative to the dielectric constant of the dielectric 24, that is, to satisfy ε2−ε1 ≦ 0.3. There is a need.

以上のように、第1の実施形態に係る配線基板1では、信号線周囲の誘電率が均一化するように、上記(1)式に従って、カバーレイの膜厚と、誘電体の膜厚と、これらの誘電率を調整することによって、ガードトレースとグラウンド層とを接続するスルーホールを設けることがないので配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することができる。   As described above, in the wiring substrate 1 according to the first embodiment, the coverlay film thickness, the dielectric film thickness, and the dielectric film thickness are determined according to the above equation (1) so that the dielectric constant around the signal line is uniform. By adjusting these dielectric constants, there are no through-holes connecting the guard trace and the ground layer, so restrictions on layout design and process man-hours in substrate fabrication are reduced, and electromagnetic transmission characteristics are sacrificed. It is possible to transmit a signal without making it.

また、図8は、電磁界放射への影響を調べるために、3m遠方での電界強度を解析して比較したものである。比較したモデルは「2.5mmピッチ接続」が、カバーレイとグラウンド層の接続を端子部のみ1.5mm離れたところで行い他の部分を2.5mmピッチでスルーホールで接続した配線基板であり、もう一方の「無接続」が、(1)式に従ってカバーレイと誘電体とを調整して、カバーレイとグラウンド層の接続を端子部のみ1.5mm離れたところで行い他の部分は接続していない配線基板である。通常、信号の干渉により図5、図7に示されるような透過特性S21の周期的なリップルが生じると、その周波数での電界強度が強くなるが、図8に示すように、「無接続」の配線基板では、3m遠方での放射電界強度に差が無く、特定の周波数での等価特性の乱れに起因して増大する電磁妨害雑音を、スルーホールを設けた「2.5mmピッチ接続」の配線基板と同程度に低減できる。   Further, FIG. 8 shows a comparison of the electric field strength at a distance of 3 m in order to examine the influence on the electromagnetic field radiation. The model compared is “2.5 mm pitch connection”, which is a wiring board in which the connection between the coverlay and the ground layer is made only 1.5 mm away from the terminal part, and the other parts are connected by through holes at a pitch of 2.5 mm. The other “no connection” is to adjust the cover lay and dielectric according to the equation (1), and connect the cover lay and ground layer only 1.5 mm away from the terminal part and connect the other parts. There is no wiring board. Normally, when periodic ripples in the transmission characteristic S21 as shown in FIGS. 5 and 7 occur due to signal interference, the electric field strength at that frequency becomes strong. However, as shown in FIG. In the wiring board of 3mm, there is no difference in the radiated electric field strength at a distance of 3m, and the electromagnetic interference noise that increases due to the disturbance of the equivalent characteristics at a specific frequency is reduced by the "2.5mm pitch connection" with through holes. It can be reduced to the same extent as the wiring board.

なお、カバーレイとグラウンド層の接続を端子部のみ1.5mm離れたところで行うのは、複数のグラウンドトレース間の電気的接続を完全に省くこともできるが、上述したように端子部付近は電気的接続を行い、長いオープンスタブができないような使い方が望ましいからである。   It should be noted that the connection between the coverlay and the ground layer is made only 1.5 mm away from the terminal part, but the electrical connection between a plurality of ground traces can be omitted completely. This is because it is desirable to use a system that does not allow long open stubs.

図8の結果からも明らかなように、第1の実施形態に係る配線基板1では、スルーホールが設けられたマイクロストリップライン構造の配線基板と同様に、特定の周波数での等価特性の乱れに起因して増大する電磁界の放射を抑えることができる。   As is apparent from the results of FIG. 8, in the wiring board 1 according to the first embodiment, similar to the microstrip line structure wiring board provided with the through hole, the equivalent characteristic is disturbed at a specific frequency. The electromagnetic field radiation that increases due to this can be suppressed.

<第2の実施形態>
図9は、本発明が適用された第2の実施形態に係る配線基板3を示す図である。すなわち、配線基板3は、図9に示すように、一対の伝送路により信号を差動伝送する複数の信号線31と、信号線31間の伝送方向に形成された導電体からなるガードトレース32とを備える。また、配線基板3は、一方の面34a上に、信号線31とガードトレース32とを積層する誘電体34と、誘電体34を挟んで、信号線31と対向する位置に配置されたグラウンド層33と、誘電体34の面34a上に積層された信号線31とガードトレース32とを被覆する絶縁性のカバーレイ35とを備える。
<Second Embodiment>
FIG. 9 is a diagram showing a wiring board 3 according to the second embodiment to which the present invention is applied. That is, as shown in FIG. 9, the wiring substrate 3 includes a plurality of signal lines 31 that differentially transmit signals through a pair of transmission paths, and a guard trace 32 that is formed of a conductor formed in the transmission direction between the signal lines 31. With. In addition, the wiring board 3 has a dielectric 34 on which the signal line 31 and the guard trace 32 are stacked on one surface 34a, and a ground layer disposed at a position facing the signal line 31 with the dielectric 34 interposed therebetween. 33 and an insulating coverlay 35 that covers the signal line 31 and the guard trace 32 stacked on the surface 34 a of the dielectric 34.

また、配線基板3では、隣接する信号線31、31の電磁気的結合が、上述した第1の実施形態に係る配線基板1に比べて強い。よって、配線基板3では、このような電磁気的結合を考慮して、スルーホールを設けることなく信号線31周囲の誘電率を均一化するため、下記の(2)式を満たすように、カバーレイ35と、誘電体34が調整されている。   Further, in the wiring board 3, the electromagnetic coupling between the adjacent signal lines 31, 31 is stronger than that of the wiring board 1 according to the first embodiment described above. Therefore, in the wiring substrate 3, in consideration of such electromagnetic coupling, in order to make the dielectric constant around the signal line 31 uniform without providing a through hole, the cover layer is satisfied so as to satisfy the following expression (2). 35 and the dielectric 34 are adjusted.

(ε2/ε1)×t2<t1<(ε2/ε1)×t2×3 ・・・(2)   (Ε2 / ε1) × t2 <t1 <(ε2 / ε1) × t2 × 3 (2)

ここで、t1はカバーレイの膜厚であり、t2は誘電体の膜厚であり、ε1はカバーレイの誘電率であり、ε2は誘電体の誘電率であり、ε2−ε1≦0.3を満たす。   Here, t1 is the thickness of the cover lay, t2 is the thickness of the dielectric, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the dielectric, and ε2−ε1 ≦ 0.3. Meet.

なお、一般にカバーレイに使われる材料は誘電損失が大きいため、伝送線路の損失を抑えるためにはできるだけ薄いものを用いた方が良い。また柔軟性を阻害しないという観点からも薄いほうが良い。   In general, the material used for the coverlay has a large dielectric loss, so it is better to use a material that is as thin as possible in order to suppress the loss of the transmission line. Also, it is better to be thin from the viewpoint of not hindering flexibility.

誘電体34は、伝送特性の面から誘電率、誘電正接の小さいものが好ましく、例えばポリイミド、液晶ポリマーが用いられる。   The dielectric 34 preferably has a low dielectric constant and dielectric loss tangent from the viewpoint of transmission characteristics. For example, polyimide or liquid crystal polymer is used.

これに対して、カバーレイ35は、信号線31等を保護するために用いられる絶縁性の物質で伝送特性の面からは誘電正接の小さなものが好ましく、フィルム状、硬化性のインク、ソルダレジスタ、感光性ソルダレジスタが用いられる。また、一般にカバーレイに使われる材料は誘電損失が大きいため、伝送線路の損失を抑えるためにはできるだけ薄いものを用いた方が良い。また柔軟性を阻害しないという観点からも薄いほうが良い。上記(2)式に従って調整されるカバーレイの膜厚の上限は、これらの影響も考慮して設定することができる。   On the other hand, the coverlay 35 is an insulating material used for protecting the signal line 31 and the like, and preferably has a low dielectric loss tangent from the viewpoint of transmission characteristics, and is a film-like, curable ink, solder resistor. A photosensitive solder register is used. In general, since the material used for the coverlay has a large dielectric loss, it is better to use a material as thin as possible in order to suppress the loss of the transmission line. Also, it is better to be thin from the viewpoint of not hindering flexibility. The upper limit of the film thickness of the cover lay adjusted according to the above equation (2) can be set in consideration of these effects.

上記(2)式を満たすように誘電体34とカバーレイ35とを調整すればよいが、配線基板3では、ε2−ε1≦0.3の条件に従って、誘電体34の誘電率に対してカバーレイ35の誘電率が高いものとする。この場合、配線基板3では、上記(2)式に従って形成されることで、カバーレイ35の膜厚が、誘電体34の膜厚に比べて薄くなるように調整される。   The dielectric 34 and the coverlay 35 may be adjusted so as to satisfy the above expression (2). However, the wiring board 3 covers the dielectric constant of the dielectric 34 according to the condition of ε2−ε1 ≦ 0.3. It is assumed that the dielectric constant of the ray 35 is high. In this case, the wiring board 3 is formed according to the above equation (2), so that the film thickness of the cover lay 35 is adjusted to be smaller than the film thickness of the dielectric 34.

以上のような構成からなる配線基板3は、配線基板1と同様に、銅などの良導体を用いて、ベースフィルムの一方の面上にパターンニング処理により信号線31とガードトレース32とが形成され、他方の面にグラウンド層33が形成される。   The wiring board 3 configured as described above has a signal line 31 and a guard trace 32 formed on one surface of the base film by patterning using a good conductor such as copper, like the wiring board 1. The ground layer 33 is formed on the other surface.

このようにして、配線基板3は、上述した配線基板1と同様にガードトレースとグラウンド層間を電気的に接続するスルーホールを設けていないので、配線設計の自由度の向上と、プロセス工程の省略を図ることができる。   Thus, since the wiring board 3 is not provided with a through hole for electrically connecting the guard trace and the ground layer like the wiring board 1 described above, the degree of freedom in wiring design is improved and the process steps are omitted. Can be achieved.

次に、3次元電磁界シミュレーターを用いて配線基板3の伝送特性について解析する。本シミュレーションにおいては、信号線31の各伝送路の幅と厚みはそれぞれ42μm、10μmとし、ガードトレース32の幅と厚みはそれぞれ440μm、10μmとしている。また、信号線31を構成する伝送路間の間隔と、信号線31とガードトレース32と間の間隔は、それぞれ80μm、60μmとしている。誘電体34の誘電率と厚みはそれぞれ3.2、25μmとし、解析モデルの配線基板3の長さは20mmとしている。   Next, the transmission characteristics of the wiring board 3 are analyzed using a three-dimensional electromagnetic field simulator. In this simulation, the width and thickness of each transmission line of the signal line 31 are 42 μm and 10 μm, respectively, and the width and thickness of the guard trace 32 are 440 μm and 10 μm, respectively. Further, the interval between the transmission lines constituting the signal line 31 and the interval between the signal line 31 and the guard trace 32 are 80 μm and 60 μm, respectively. The dielectric constant and thickness of the dielectric 34 are 3.2 and 25 μm, respectively, and the length of the wiring board 3 of the analysis model is 20 mm.

図10は、カバーレイ35の誘電率を3.3として、その厚みを12μm、37μm、100μmと変えた場合の差動透過特性S21を示す図である。カバーレイ35の膜厚を12μm、100μmにしたときは、上記(2)式を満たさないが、カバーレイ35の膜厚を37μmにしたときは、上記(2)式の条件を満たしている。図10においては、比較を容易にするために特性曲線を縦方向に1dBずらして図示している。図10に示すように、カバーレイ35の厚みが12μm、100μmでは、特定の周波数で透過特性に乱れが生じており電磁界放射の影響が懸念される。一方、カバーレイの厚みを上記の(2)式に従って適切に調整した37μmの場合には、そのような現象はみられない。   FIG. 10 is a diagram showing the differential transmission characteristics S21 when the dielectric constant of the coverlay 35 is 3.3 and the thickness thereof is changed to 12 μm, 37 μm, and 100 μm. When the film thickness of the cover lay 35 is 12 μm and 100 μm, the above expression (2) is not satisfied, but when the film thickness of the cover lay 35 is 37 μm, the condition of the above expression (2) is satisfied. In FIG. 10, the characteristic curve is shifted by 1 dB in the vertical direction for easy comparison. As shown in FIG. 10, when the thickness of the coverlay 35 is 12 μm and 100 μm, the transmission characteristics are disturbed at a specific frequency, and there is a concern about the influence of electromagnetic field radiation. On the other hand, such a phenomenon is not observed when the thickness of the cover lay is 37 μm appropriately adjusted in accordance with the above equation (2).

以上のように、第2の実施形態に係る配線基板3は、信号線周囲の誘電率が均一化するように、上記(2)式に従って、カバーレイの膜厚と、誘電体の膜厚と、これらの誘電率を調整することによって、信号線31周囲の誘電率の均一化が図られ、スルーホールを設けることなく通信特性を維持することができる。したがって、配線基板3は、ガードトレースとグラウンド層とを接続するスルーホールを設けることがないので配置設計に係る制約や基板作製でのプロセス工数を抑え、電磁気的な伝送特性を犠牲にすることなく信号を伝送することができる。   As described above, the wiring board 3 according to the second embodiment has the coverlay film thickness, the dielectric film thickness, and the dielectric film thickness according to the above equation (2) so that the dielectric constant around the signal line is uniform. By adjusting these dielectric constants, the dielectric constant around the signal line 31 can be made uniform, and communication characteristics can be maintained without providing a through hole. Therefore, since the wiring board 3 does not have a through hole for connecting the guard trace and the ground layer, it is possible to suppress restrictions related to layout design and process man-hours in board production without sacrificing electromagnetic transmission characteristics. A signal can be transmitted.

従来から用いられているマイクロストリップライン構造の配線基板の断面図である。It is sectional drawing of the wiring board of the microstrip line structure conventionally used. マイクロストリップライン構造の配線基板の信号線の両側にガードトレースを併設した構造の伝送線路断面図である。It is a transmission line sectional view of a structure in which guard traces are provided on both sides of a signal line of a wiring board having a microstrip line structure. 図2の伝送路断面での電界分布を3次元電磁界シミュレーターにて解析した解析結果である。It is the analysis result which analyzed the electric field distribution in the transmission line cross section of FIG. 2 with the three-dimensional electromagnetic field simulator. 本発明が適用された第1の実施形態に係る配線基板を示す図である。It is a figure which shows the wiring board which concerns on 1st Embodiment to which this invention was applied. カバーレイの膜厚の変化に応じた透過特性S21を示す図である。It is a figure which shows the permeation | transmission characteristic S21 according to the change of the film thickness of a coverlay. 第1の実施形態の変形例として、誘電体の誘電率に対してカバーレイの誘電率が低い条件下で形成された配線基板の構成を示す図である。As a modification of the first embodiment, it is a diagram showing a configuration of a wiring board formed under the condition that the dielectric constant of the coverlay is lower than the dielectric constant of the dielectric. カバーレイの膜厚の変化に応じた透過特性S21を示す図である。It is a figure which shows the permeation | transmission characteristic S21 according to the change of the film thickness of a coverlay. 「2.5mmピッチ接続」と「無接続」での3m遠方での電界強度の比較を示す図である。It is a figure which shows the comparison of the electric field strength in the distance of 3 m by "2.5 mm pitch connection" and "no connection". 本発明が適用された第2の実施形態に係る配線基板を示す図である。It is a figure which shows the wiring board which concerns on 2nd Embodiment to which this invention was applied. カバーレイの膜厚の変化に応じた差動透過特性S21を示す図である。It is a figure which shows the differential transmission characteristic S21 according to the change of the film thickness of a coverlay.

符号の説明Explanation of symbols

1、2、3、100、110 配線基板、11、21、31、101、111、121 信号線、12、22、32、112、122 ガードトレース、13、23、33、103、113、123 グラウンド層、14、24、34、104、114 誘電体、14a、24a、34a 面、15、25、35、105、115 カバーレイ、116 スルーホール   1, 2, 3, 100, 110 Wiring board, 11, 21, 31, 101, 111, 121 Signal line, 12, 22, 32, 112, 122 Guard trace, 13, 23, 33, 103, 113, 123 Ground Layer, 14, 24, 34, 104, 114 Dielectric, 14a, 24a, 34a Surface, 15, 25, 35, 105, 115 Coverlay, 116 Through hole

Claims (4)

信号を伝送する複数の信号線と、
上記信号線間の上記伝送方向に形成された導電体からなり、上記信号線により伝送される各信号の干渉を抑えるガードトレースと、
一方の面上に、上記複数の信号線と上記ガードトレースとを積層する誘電体と、
上記誘電体を挟んで、上記複数の信号線と対向する位置に配置され、上記複数の信号線により伝送される信号に対するグラウンド層と、
膜厚が下記式を満たすように、上記誘電体の面上に積層された上記複数の信号線と上記ガードトレースとを被覆する絶縁性のカバーレイとを備える配線基板。
(ε2/(ε1−1))×t2<t1<(ε2/(ε1−1))×t2×2
t1は上記カバーレイの膜厚であり、t2は上記誘電体の膜厚であり、ε1は上記カバーレイの誘電率であり、ε2は上記誘電体の誘電率であり、ε2−ε1≦0.3を満たす。
A plurality of signal lines for transmitting signals;
A guard trace made of a conductor formed in the transmission direction between the signal lines, and suppressing interference of each signal transmitted by the signal lines;
On one surface, a dielectric that laminates the plurality of signal lines and the guard traces,
A ground layer for signals transmitted by the plurality of signal lines, disposed at a position facing the plurality of signal lines with the dielectric interposed therebetween,
A wiring board comprising an insulating coverlay that covers the plurality of signal lines and the guard traces stacked on the surface of the dielectric so that the film thickness satisfies the following formula.
(Ε2 / (ε1-1)) × t2 <t1 <(ε2 / (ε1-1)) × t2 × 2
t1 is the film thickness of the coverlay, t2 is the film thickness of the dielectric, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the dielectric, and ε2−ε1 ≦ 0. Satisfy 3
一対の伝送路により信号を差動伝送する複数の信号線と、
上記信号線間の上記伝送方向に形成された導電体からなり、上記信号線により伝送される各信号の干渉を抑えるガードトレースと、
一方の面上に、上記複数の信号線と上記ガードトレースとを積層する誘電体と、
上記誘電体を挟んで、上記複数の信号線と対向する位置に配置され、上記複数の信号線により伝送される信号に対するグラウンド層と、
膜厚が下記式を満たすように、上記誘電体の面上に積層された上記複数の信号線と上記ガードトレースとを被覆する絶縁性のカバーレイとを備える配線基板。
(ε2/ε1)×t2<t1<(ε2/ε1)×t2×3
t1は上記カバーレイの膜厚であり、t2は上記誘電体の膜厚であり、ε1は上記カバーレイの誘電率であり、ε2は上記誘電体の誘電率であり、ε2−ε1≦0.3を満たす。
A plurality of signal lines for differential transmission of signals through a pair of transmission paths;
A guard trace made of a conductor formed in the transmission direction between the signal lines, and suppressing interference of each signal transmitted by the signal lines;
On one surface, a dielectric that laminates the plurality of signal lines and the guard traces,
A ground layer for signals transmitted by the plurality of signal lines, disposed at a position facing the plurality of signal lines with the dielectric interposed therebetween,
A wiring board comprising an insulating coverlay that covers the plurality of signal lines and the guard traces stacked on the surface of the dielectric so that the film thickness satisfies the following formula.
(Ε2 / ε1) × t2 <t1 <(ε2 / ε1) × t2 × 3
t1 is the film thickness of the coverlay, t2 is the film thickness of the dielectric, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the dielectric, and ε2−ε1 ≦ 0. Satisfy 3
ベースフィルムの一方の面上に、信号を伝送する複数の信号線を形成するとともに、上記信号線により伝送される各信号の干渉を抑えるガードトレースを、上記信号線間の上記伝送方向に形成するステップと、
上記ベースフィルムの他方の面上に、上記複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、
膜厚が下記式を満たす絶縁性のカバーレイにより、上記ベースフィルムの面上に形成された上記複数の信号線と上記ガードトレースとを被覆するステップとを有するプリント配線板の製造方法。
(ε2/(ε1−1))×t2<t1<(ε2/(ε1−1))×t2×2
t1は上記カバーレイの膜厚であり、t2は上記ベースフィルムの膜厚であり、ε1は上記カバーレイの誘電率であり、ε2は上記ベースフィルムの誘電率であり、ε2−ε1≦0.3を満たす。
A plurality of signal lines for transmitting signals are formed on one surface of the base film, and guard traces for suppressing interference of signals transmitted by the signal lines are formed in the transmission direction between the signal lines. Steps,
Forming a ground layer for signals transmitted by the plurality of signal lines on the other surface of the base film;
A method of manufacturing a printed wiring board, comprising: covering the plurality of signal lines and the guard traces formed on the surface of the base film with an insulating cover lay having a film thickness satisfying the following formula.
(Ε2 / (ε1-1)) × t2 <t1 <(ε2 / (ε1-1)) × t2 × 2
t1 is the thickness of the coverlay, t2 is the thickness of the base film, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the base film, and ε2−ε1 ≦ 0. Satisfy 3
ベースフィルムの一方の面上に、一対の伝送路により信号を差動伝送する複数の信号線を形成するとともに、上記信号線により伝送される各信号の干渉を抑えるガードトレースを、上記信号線間の上記伝送方向に形成するステップと、
上記ベースフィルムの他方の面上に、上記複数の信号線により伝送される信号に対するグラウンド層を形成するステップと、
膜厚が下記式を満たす絶縁性のカバーレイにより、上記ベースフィルムの面上に形成された上記複数の信号線と上記ガードトレースとを被覆するステップとを有するプリント配線板の製造方法。
(ε2/ε1)×t2<t1<(ε2/ε1)×t2×3
t1は上記カバーレイの膜厚であり、t2は上記ベースフィルムの膜厚であり、ε1は上記カバーレイの誘電率であり、ε2は上記ベースフィルムの誘電率であり、ε2−ε1≦0.3を満たす。
On one surface of the base film, a plurality of signal lines for differentially transmitting signals by a pair of transmission lines are formed, and guard traces that suppress interference of each signal transmitted by the signal lines are provided between the signal lines. Forming in the above transmission direction;
Forming a ground layer for signals transmitted by the plurality of signal lines on the other surface of the base film;
A method of manufacturing a printed wiring board, comprising: covering the plurality of signal lines and the guard traces formed on the surface of the base film with an insulating cover lay having a film thickness satisfying the following formula.
(Ε2 / ε1) × t2 <t1 <(ε2 / ε1) × t2 × 3
t1 is the thickness of the coverlay, t2 is the thickness of the base film, ε1 is the dielectric constant of the coverlay, ε2 is the dielectric constant of the base film, and ε2−ε1 ≦ 0. Satisfy 3
JP2008284180A 2008-11-05 2008-11-05 Manufacturing method of wiring board and printed wiring board Expired - Fee Related JP5146267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008284180A JP5146267B2 (en) 2008-11-05 2008-11-05 Manufacturing method of wiring board and printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284180A JP5146267B2 (en) 2008-11-05 2008-11-05 Manufacturing method of wiring board and printed wiring board

Publications (2)

Publication Number Publication Date
JP2010114189A JP2010114189A (en) 2010-05-20
JP5146267B2 true JP5146267B2 (en) 2013-02-20

Family

ID=42302543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284180A Expired - Fee Related JP5146267B2 (en) 2008-11-05 2008-11-05 Manufacturing method of wiring board and printed wiring board

Country Status (1)

Country Link
JP (1) JP5146267B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211185B2 (en) 2011-02-10 2013-06-12 株式会社フジクラ Printed wiring board
JP5861868B2 (en) * 2011-11-04 2016-02-16 ソニー株式会社 Electronic circuit and method of manufacturing electronic circuit
CN104936373B (en) * 2014-03-21 2018-08-14 华为技术有限公司 Location mode, the communication equipment of a kind of circuit board and its surface layer differential lines
JP2015146469A (en) * 2015-05-22 2015-08-13 株式会社クラレ Lcp board cover material and lcp circuit board using the same
JP6745036B2 (en) 2016-07-26 2020-08-26 株式会社オートネットワーク技術研究所 Battery wiring module
JP2018074269A (en) * 2016-10-26 2018-05-10 矢崎総業株式会社 Transmission line
KR20200025902A (en) * 2018-08-31 2020-03-10 주식회사 센서뷰 Transmission line using nanostructured material and its manufacturing method
CN111817680B (en) * 2020-06-18 2021-06-01 诺思(天津)微系统有限责任公司 Filter and manufacturing method thereof, multiplexer and communication equipment

Also Published As

Publication number Publication date
JP2010114189A (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5146267B2 (en) Manufacturing method of wiring board and printed wiring board
US9544059B2 (en) Optical module, optical transceiver, printed circuit board, and flexible printed circuit board
US9692100B2 (en) Multi-layer resin substrate having grounding conductors configured to form triplate line sections and microstrip sections
JP2007234500A (en) High-speed transmission fpc and printed circuit board to be connected to the fpc
JP2006024618A (en) Wiring board
JP5842850B2 (en) Flat cable and electronics
JP2009177010A (en) Flexible printed circuit board and electronic apparatus
JP4414365B2 (en) High-speed transmission board
US20230019563A1 (en) High-frequency circuit
US9666925B2 (en) Transmission line, a transmission line apparatus, and an electronic device
CN114144945B (en) Flexible cable
CN101568225B (en) Flexible circuit board
CN112203395B (en) Flexible circuit board
JP2020136158A (en) Flexible flat cable, circuit device and image processor
WO2021078016A1 (en) Flexible circuit board and electronic device comprising flexible circuit board
JP2010016076A (en) Flexible printed board and rigid flexible printed board provided therewith
JP5194722B2 (en) Wiring substrate and semiconductor device
JP5011569B2 (en) Flexible substrate
JP4752796B2 (en) Flexible printed wiring board
US10880992B2 (en) Circuit board structure
JP5349003B2 (en) Flexible printed circuit board and optical signal transmission device
JP7517469B2 (en) Transmission lines and electronic devices
WO2023132309A1 (en) Transmission line and electronic device provided with same
JP2021145061A (en) Flexible wiring board
JP2012142511A (en) Substrate for high-speed signal transmission

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120918

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees