JP5118744B2 - ソフトウェアアプリケーションにおけるメモリ待ち時間を低減するための方法及び装置 - Google Patents
ソフトウェアアプリケーションにおけるメモリ待ち時間を低減するための方法及び装置 Download PDFInfo
- Publication number
- JP5118744B2 JP5118744B2 JP2010286087A JP2010286087A JP5118744B2 JP 5118744 B2 JP5118744 B2 JP 5118744B2 JP 2010286087 A JP2010286087 A JP 2010286087A JP 2010286087 A JP2010286087 A JP 2010286087A JP 5118744 B2 JP5118744 B2 JP 5118744B2
- Authority
- JP
- Japan
- Prior art keywords
- thread
- helper
- counter
- main
- main thread
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 45
- 230000015654 memory Effects 0.000 title description 25
- 230000004044 response Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 8
- 230000007246 mechanism Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 11
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4441—Reducing the execution time required by the program code
- G06F8/4442—Reducing the number of cache misses; Data prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/383—Operand prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Devices For Executing Special Programs (AREA)
- Debugging And Monitoring (AREA)
Description
Claims (16)
- スレッドの同期を管理するためにコンピュータが実行する方法であって、
メインスレッドとヘルパースレッドとの間で実行を同期するためのランアヘッド値を決定する段階と、
前記メインスレッドに対応づけられた第1カウンタを、第1の値に初期化する段階と、
前記メインスレッドに対応づけられた、前記ランアヘッド値によってスケールされる第2カウンタを初期化する段階と、
前記メインスレッドでの第1データのデータ処理に応じて、前記第1カウンタをインクリメントして第2の値にする段階と、
前記メインスレッドと前記ヘルパースレッドとの間の実行の同期を管理すべく前記ヘルパースレッドをアクティベートする段階と
を備え、
前記第1カウンタおよび前記第2カウンタは前記メインスレッドと前記ヘルパースレッドとの間の実行の隔たりを示し、前記ヘルパースレッドをアクティベートする段階は、前記ランアヘッド値によって前記スケールされた第1のスケール化値よりも前記第1カウンタが大きい場合に、前記ヘルパースレッドをアクティベートする
方法。 - 前記メインスレッドで第2のデータ要素を取得する段階
をさらに備える請求項1に記載の方法。 - 前記メインスレッドで処理すべきデータがない場合に、前記ヘルパースレッドを終了させる段階
をさらに備える請求項1または2に記載の方法。 - 前記第1カウンタが前記第1のスケール化値よりも大きい場合に、前記第2カウンタをインクリメントする段階
をさらに備える請求項1から3のいずれか一項に記載の方法。 - 前記第1カウンタが前記第1のスケール化値以下である場合に、前記ヘルパースレッドをアクティベートすることを避ける段階
をさらに備える請求項1から4のいずれか一項に記載の方法。 - 前記メインスレッドからの前記隔たりの大きさが前記ヘルパースレッドで定められる
請求項1から5のいずれか一項に記載の方法。 - 前記ヘルパースレッドが前記メインスレッドに対して閾値の分だけ前に進んで実行されている場合に、前記ヘルパースレッドでウェイト命令を実行する段階
をさらに備える請求項6に記載の方法。 - 前記ヘルパースレッドが前記メインスレッドに対して閾値の分だけ遅れて実行されている場合に、前記ヘルパースレッドでキャッチアップ命令を実行する段階
をさらに備える請求項6または7に記載の方法。 - スレッドの同期を管理するためのプログラムであって、コンピュータに、
メインスレッドとヘルパースレッドとの間で実行を同期するためのランアヘッド値を決定する手順と、
前記メインスレッドに対応づけられた第1カウンタを、第1の値に初期化する手順と、
前記メインスレッドに対応づけられた、前記ランアヘッド値によってスケールされる第2カウンタを、初期化する手順と、
前記メインスレッドでの第1データのデータ処理に応じて、前記第1カウンタをインクリメントして第2の値にする手順と、
前記メインスレッドと前記ヘルパースレッドとの間の実行の同期を管理すべく前記ヘルパースレッドをアクティベートする手順と
を実行させ、
前記第1カウンタおよび前記第2カウンタは前記メインスレッドと前記ヘルパースレッドとの間の実行の隔たりを示し、前記ヘルパースレッドをアクティベートする手順は、前記第1カウンタが、前記ランアヘッド値によって前記スケールされた第1のスケール化値よりも大きい場合に、前記ヘルパースレッドをアクティベートする
プログラム。 - 前記コンピュータに、
前記メインスレッドで第2のデータ要素を取得する手順
をさらに実行させる請求項9に記載のプログラム。 - 前記コンピュータに、
前記メインスレッドで処理すべきデータがない場合に、前記ヘルパースレッドを終了させる手順
をさらに実行させる請求項9または10に記載のプログラム。 - 前記コンピュータに、
前記第1カウンタが前記第1のスケール化値よりも大きい場合に、前記第2カウンタをインクリメントする手順
をさらに実行させる請求項9から11のいずれか一項に記載のプログラム。 - 前記コンピュータに、
前記第1カウンタが前記第1のスケール化値以下である場合に、前記ヘルパースレッドをアクティベートすることを避ける手順
をさらに実行させる請求項9から12のいずれか一項に記載のプログラム。 - 前記コンピュータに、
前記メインスレッドからの前記隔たりの大きさを定める手順
をさらに実行させる請求項9から13のいずれか一項に記載のプログラム。 - 前記コンピュータに、
前記ヘルパースレッドが前記メインスレッドに対して閾値の分だけ前に進んで実行されている場合に、前記ヘルパースレッドでウェイト命令を実行する手順
をさらに実行させる請求項14に記載のプログラム。 - 前記コンピュータに、
前記ヘルパースレッドが前記メインスレッドに対して閾値の分だけ遅れて実行されている場合に、前記ヘルパースレッドでキャッチアップ命令を実行する手順
をさらに実行させる請求項14または15に記載のプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/677,414 | 2003-10-02 | ||
US10/677,414 US7328433B2 (en) | 2003-10-02 | 2003-10-02 | Methods and apparatus for reducing memory latency in a software application |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006534105A Division JP4783291B2 (ja) | 2003-10-02 | 2004-09-29 | ソフトウェアアプリケーションにおけるメモリ待ち時間を低減するための方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011090705A JP2011090705A (ja) | 2011-05-06 |
JP5118744B2 true JP5118744B2 (ja) | 2013-01-16 |
Family
ID=34422137
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006534105A Expired - Fee Related JP4783291B2 (ja) | 2003-10-02 | 2004-09-29 | ソフトウェアアプリケーションにおけるメモリ待ち時間を低減するための方法及び装置 |
JP2010286087A Expired - Fee Related JP5118744B2 (ja) | 2003-10-02 | 2010-12-22 | ソフトウェアアプリケーションにおけるメモリ待ち時間を低減するための方法及び装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006534105A Expired - Fee Related JP4783291B2 (ja) | 2003-10-02 | 2004-09-29 | ソフトウェアアプリケーションにおけるメモリ待ち時間を低減するための方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7328433B2 (ja) |
EP (1) | EP1678610A2 (ja) |
JP (2) | JP4783291B2 (ja) |
CN (1) | CN1890635B (ja) |
WO (1) | WO2005033926A2 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040128489A1 (en) * | 2002-12-31 | 2004-07-01 | Hong Wang | Transformation of single-threaded code to speculative precomputation enabled code |
US20040243767A1 (en) * | 2003-06-02 | 2004-12-02 | Cierniak Michal J. | Method and apparatus for prefetching based upon type identifier tags |
US7707554B1 (en) * | 2004-04-21 | 2010-04-27 | Oracle America, Inc. | Associating data source information with runtime events |
US7506325B2 (en) * | 2004-10-07 | 2009-03-17 | International Business Machines Corporation | Partitioning processor resources based on memory usage |
US20060080661A1 (en) * | 2004-10-07 | 2006-04-13 | International Business Machines Corporation | System and method for hiding memory latency |
US7752016B2 (en) * | 2005-01-11 | 2010-07-06 | Hewlett-Packard Development Company, L.P. | System and method for data analysis |
US7809991B2 (en) * | 2005-01-11 | 2010-10-05 | Hewlett-Packard Development Company, L.P. | System and method to qualify data capture |
US7950012B2 (en) * | 2005-03-16 | 2011-05-24 | Oracle America, Inc. | Facilitating communication and synchronization between main and scout threads |
US7849453B2 (en) * | 2005-03-16 | 2010-12-07 | Oracle America, Inc. | Method and apparatus for software scouting regions of a program |
US7472256B1 (en) | 2005-04-12 | 2008-12-30 | Sun Microsystems, Inc. | Software value prediction using pendency records of predicted prefetch values |
US20070130114A1 (en) * | 2005-06-20 | 2007-06-07 | Xiao-Feng Li | Methods and apparatus to optimize processing throughput of data structures in programs |
US7784040B2 (en) * | 2005-11-15 | 2010-08-24 | International Business Machines Corporation | Profiling of performance behaviour of executed loops |
US7856622B2 (en) * | 2006-03-28 | 2010-12-21 | Inventec Corporation | Computer program runtime bottleneck diagnostic method and system |
US7383401B2 (en) * | 2006-06-05 | 2008-06-03 | Sun Microsystems, Inc. | Method and system for identifying multi-block indirect memory access chains |
US7383402B2 (en) * | 2006-06-05 | 2008-06-03 | Sun Microsystems, Inc. | Method and system for generating prefetch information for multi-block indirect memory access chains |
US7596668B2 (en) * | 2007-02-20 | 2009-09-29 | International Business Machines Corporation | Method, system and program product for associating threads within non-related processes based on memory paging behaviors |
JP4821907B2 (ja) * | 2007-03-06 | 2011-11-24 | 日本電気株式会社 | メモリアクセス制御システム、メモリアクセス制御方法およびそのプログラム |
US8886887B2 (en) * | 2007-03-15 | 2014-11-11 | International Business Machines Corporation | Uniform external and internal interfaces for delinquent memory operations to facilitate cache optimization |
US8271963B2 (en) * | 2007-11-19 | 2012-09-18 | Microsoft Corporation | Mimicking of functionality exposed through an abstraction |
CN101482831B (zh) * | 2008-01-08 | 2013-05-15 | 国际商业机器公司 | 对工作线程与辅助线程进行相伴调度的方法和设备 |
US8359589B2 (en) * | 2008-02-01 | 2013-01-22 | International Business Machines Corporation | Helper thread for pre-fetching data |
CN101639799B (zh) * | 2008-07-31 | 2013-02-13 | 英赛特半导体有限公司 | 集成电路表征系统及方法 |
US8312442B2 (en) * | 2008-12-10 | 2012-11-13 | Oracle America, Inc. | Method and system for interprocedural prefetching |
US20100153934A1 (en) * | 2008-12-12 | 2010-06-17 | Peter Lachner | Prefetch for systems with heterogeneous architectures |
US8327325B2 (en) * | 2009-01-14 | 2012-12-04 | International Business Machines Corporation | Programmable framework for automatic tuning of software applications |
CA2680597C (en) * | 2009-10-16 | 2011-06-07 | Ibm Canada Limited - Ibm Canada Limitee | Managing speculative assist threads |
US8572337B1 (en) * | 2009-12-14 | 2013-10-29 | Symantec Corporation | Systems and methods for performing live backups |
JP5541491B2 (ja) * | 2010-01-07 | 2014-07-09 | 日本電気株式会社 | マルチプロセッサ、これを用いたコンピュータシステム、およびマルチプロセッサの処理方法 |
CN101807144B (zh) * | 2010-03-17 | 2014-05-14 | 上海大学 | 一种前瞻多线程并行执行优化方法 |
US8423750B2 (en) | 2010-05-12 | 2013-04-16 | International Business Machines Corporation | Hardware assist thread for increasing code parallelism |
US8468531B2 (en) | 2010-05-26 | 2013-06-18 | International Business Machines Corporation | Method and apparatus for efficient inter-thread synchronization for helper threads |
US8612730B2 (en) | 2010-06-08 | 2013-12-17 | International Business Machines Corporation | Hardware assist thread for dynamic performance profiling |
US20120005457A1 (en) * | 2010-07-01 | 2012-01-05 | International Business Machines Corporation | Using software-controlled smt priority to optimize data prefetch with assist thread |
FR2962567B1 (fr) * | 2010-07-12 | 2013-04-26 | Bull Sas | Procede d'optimisation d'acces memoire, lors de la reprise d'execution d'une application, dans un microprocesseur comprenant plusieurs coeurs logiques et programme d'ordinateur mettant en oeuvre un tel procede |
US8683129B2 (en) * | 2010-10-21 | 2014-03-25 | Oracle International Corporation | Using speculative cache requests to reduce cache miss delays |
US20130086564A1 (en) * | 2011-08-26 | 2013-04-04 | Cognitive Electronics, Inc. | Methods and systems for optimizing execution of a program in an environment having simultaneously parallel and serial processing capability |
US9021152B2 (en) * | 2013-09-30 | 2015-04-28 | Google Inc. | Methods and systems for determining memory usage ratings for a process configured to run on a device |
KR102525295B1 (ko) | 2016-01-06 | 2023-04-25 | 삼성전자주식회사 | 데이터 관리 방법 및 장치 |
JP6845657B2 (ja) * | 2016-10-12 | 2021-03-24 | 株式会社日立製作所 | 管理サーバ、管理方法及びそのプログラム |
CN106776047B (zh) * | 2017-01-19 | 2019-08-02 | 郑州轻工业学院 | 面向非规则数据密集应用的群组式线程预取方法 |
US20180260255A1 (en) * | 2017-03-10 | 2018-09-13 | Futurewei Technologies, Inc. | Lock-free reference counting |
US11816500B2 (en) * | 2019-03-15 | 2023-11-14 | Intel Corporation | Systems and methods for synchronization of multi-thread lanes |
US11132268B2 (en) | 2019-10-21 | 2021-09-28 | The Boeing Company | System and method for synchronizing communications between a plurality of processors |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590293A (en) * | 1988-07-20 | 1996-12-31 | Digital Equipment Corporation | Dynamic microbranching with programmable hold on condition, to programmable dynamic microbranching delay minimization |
US5835947A (en) * | 1996-05-31 | 1998-11-10 | Sun Microsystems, Inc. | Central processing unit and method for improving instruction cache miss latencies using an instruction buffer which conditionally stores additional addresses |
US5809566A (en) * | 1996-08-14 | 1998-09-15 | International Business Machines Corporation | Automatic cache prefetch timing with dynamic trigger migration |
US6199154B1 (en) * | 1997-11-17 | 2001-03-06 | Advanced Micro Devices, Inc. | Selecting cache to fetch in multi-level cache system based on fetch address source and pre-fetching additional data to the cache for future access |
US6223276B1 (en) * | 1998-03-31 | 2001-04-24 | Intel Corporation | Pipelined processing of short data streams using data prefetching |
US6643766B1 (en) * | 2000-05-04 | 2003-11-04 | Hewlett-Packard Development Company, L.P. | Speculative pre-fetching additional line on cache miss if no request pending in out-of-order processor |
-
2003
- 2003-10-02 US US10/677,414 patent/US7328433B2/en not_active Expired - Fee Related
-
2004
- 2004-09-29 JP JP2006534105A patent/JP4783291B2/ja not_active Expired - Fee Related
- 2004-09-29 EP EP04789368A patent/EP1678610A2/en not_active Withdrawn
- 2004-09-29 CN CN200480035709XA patent/CN1890635B/zh not_active Expired - Fee Related
- 2004-09-29 WO PCT/US2004/032212 patent/WO2005033926A2/en active Application Filing
-
2010
- 2010-12-22 JP JP2010286087A patent/JP5118744B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1678610A2 (en) | 2006-07-12 |
WO2005033926A2 (en) | 2005-04-14 |
WO2005033926A3 (en) | 2005-12-29 |
JP4783291B2 (ja) | 2011-09-28 |
US7328433B2 (en) | 2008-02-05 |
CN1890635B (zh) | 2011-03-09 |
CN1890635A (zh) | 2007-01-03 |
JP2011090705A (ja) | 2011-05-06 |
US20050086652A1 (en) | 2005-04-21 |
JP2007507807A (ja) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5118744B2 (ja) | ソフトウェアアプリケーションにおけるメモリ待ち時間を低減するための方法及び装置 | |
Mittal | A survey of recent prefetching techniques for processor caches | |
US8612949B2 (en) | Methods and apparatuses for compiler-creating helper threads for multi-threading | |
US20100153934A1 (en) | Prefetch for systems with heterogeneous architectures | |
US20070022422A1 (en) | Facilitating communication and synchronization between main and scout threads | |
US20030204840A1 (en) | Apparatus and method for one-pass profiling to concurrently generate a frequency profile and a stride profile to enable data prefetching in irregular programs | |
US20050071572A1 (en) | Computer system, compiler apparatus, and operating system | |
JP2007507048A5 (ja) | ||
AU2011213795A1 (en) | Efficient cache reuse through application determined scheduling | |
JP2005332387A (ja) | メモリ命令をグループ化及び管理する方法及びシステム | |
US10318261B2 (en) | Execution of complex recursive algorithms | |
US20080244080A1 (en) | Prefetching Based on Streaming Hints | |
US20030084433A1 (en) | Profile-guided stride prefetching | |
KR20160065145A (ko) | 데이터 처리장치 및 추론 벡터 연산의 수행 제어방법 | |
Rabbah et al. | Compiler orchestrated prefetching via speculation and predication | |
US8495307B2 (en) | Target memory hierarchy specification in a multi-core computer processing system | |
US20070240117A1 (en) | Method and system for optimizing performance based on cache analysis | |
Emma et al. | Exploring the limits of prefetching | |
US9691117B2 (en) | External validation of graphics pipelines | |
Kunkel et al. | System optimization for OLTP workloads | |
US10740074B2 (en) | Conditional construct splitting for latency hiding | |
Wang et al. | Opencl optimization and best practices for qualcomm adreno gpus | |
US7937565B2 (en) | Method and system for data speculation on multicore systems | |
Puzak et al. | When prefetching improves/degrades performance | |
Prisagjanec et al. | Reducing competitive cache misses in modern processor architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |