JP5117608B1 - 情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法 - Google Patents

情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法 Download PDF

Info

Publication number
JP5117608B1
JP5117608B1 JP2011216570A JP2011216570A JP5117608B1 JP 5117608 B1 JP5117608 B1 JP 5117608B1 JP 2011216570 A JP2011216570 A JP 2011216570A JP 2011216570 A JP2011216570 A JP 2011216570A JP 5117608 B1 JP5117608 B1 JP 5117608B1
Authority
JP
Japan
Prior art keywords
data
cache
access
sectors
sector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011216570A
Other languages
English (en)
Other versions
JP2013077161A (ja
Inventor
剛彦 蔵重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011216570A priority Critical patent/JP5117608B1/ja
Priority to US13/450,128 priority patent/US20130086307A1/en
Application granted granted Critical
Publication of JP5117608B1 publication Critical patent/JP5117608B1/ja
Publication of JP2013077161A publication Critical patent/JP2013077161A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】記憶装置をＨＤＤのキャッシュとして利用する場合に、アクセス性能の低下、およびキャッシュヒット率の低下を抑制すること。
【解決手段】実施形態によれば、ホストからのハードディスクドライブへのアクセス要求に対して、前記ハードディスクドライブの設定数以上の連続するセクタのデータにアクセスするかを判定する判定手段と、記憶装置を前記ハードディスクドライブのキャッシュとして用いるキャッシュ手段であって、前記設定数以上の連続するセクタのデータにアクセスすると判定された場合に前記記憶装置をキャッシュとして用いない、キャッシュ手段とを具備する。
【選択図】 図２

Description

本発明の実施形態は、記憶装置をハードディスクドライブのキャッシュとして利用する情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法に関する。
ＣＰＵ（Central Processing Unit）の演算速度の向上に比べて、ＨＤＤ（Hard Disk Drive）へのアクセス性能の向上の速度は遅い。ＨＤＤよりアクセス速度が速いフラッシュメモリを有する記憶装置をキャッシュとして利用することで、アクセス性能の向上を図ることが行われている。例えば、フラッシュメモリを有するＳＳＤ（Solid State Drive）をＨＤＤのキャッシュとして利用するＳ−ＡＴＡコントローラを有するチップセットが製品化されている。
特許第３５８５０９１号公報 特開平７−１０５０９５号公報 特開２００４−７０８５０号公報
最近、ホストとＨＤＤとの間で音楽や動画等の大きなサイズのファイルを転送することが多くなっている。このようなファイルの転送は、シーケンシャルアクセスになることが多い。シーケンシャルアクセスに対してキャッシュを行った場合に問題が発生する可能性がある。
例えば、シーケンシャルリードアクセスの場合、２つの問題が発生する可能性がある。シーケンシャルリードされるデータは、近い将来再度リードされる確率が低く、リードされたとしても再度シーケンシャルリードされる確率が高い。シーケンシャルリードのデータをキャッシュに学習すると、再度リードされる可能性がより高いデータを追い出すことになり、キャッシュヒット率の低下につながる可能性がある。また、ＨＤＤはシーケンシャルリードの性能が高いため、データを学習する分、キャッシュを使用しないときよりも逆に性能低下する可能性がある。
また、シーケンシャルライトアクセスの場合、アクセス性能が低下する可能性がある。一般にＳＳＤをＨＤＤのキャッシュとして使用する場合、ＨＤＤに対してはシーケンシャルライトであっても、ＳＳＤに対してはランダムライトとなる。そのため、ＳＳＤのランダムライト性能がＨＤＤのシーケンシャルリードよりも低い場合、シーケンシャルライトアクセスデータをＳＳＤに書き込むことにより、ＨＤＤにライトするよりも性能が低下してしまう可能性がある。
本発明の目的は、記憶装置をＨＤＤのキャッシュとして利用する場合に、アクセス性能の低下、およびキャッシュヒット率の低下を抑制することが可能な情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法を提供することにある。
実施形態によれば、情報処理装置は、判定手段と、キャッシュ手段とを具備する。判定手段は、ホストからのハードディスクドライブへのアクセス要求に対して、前記ハードディスクドライブの設定数以上の連続するセクタのデータにアクセスするかを判定する。キャッシュ手段は、記憶装置を前記ハードディスクドライブのキャッシュとして用いる。キャッシュ手段は、前記設定数以上の連続するセクタのデータにアクセスすると判定された場合に前記記憶装置をキャッシュとして用いない。前記判定手段は、前記ハードディスクドライブへの第１のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数との、所定の数の複数の組み合わせを有する管理データを管理し、前記第１のアクセスコマンドの次に、前記次のセクタ番号にアクセスするための第２のアクセスコマンドが発行された場合に、前記第２のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、前記第１のアクセスコマンドの次に、前記次のセクタ番号と異なるセクタ番号からのデータにアクセスするための第３のアクセスコマンドが発行された場合に、前記第３のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、前記ハードディスクドライブへの第４のアクセスコマンドに含まれる最初のセクタ番号が前記管理データ内にない場合に、前記管理データ内の最も過去に更新された前記次のセクタ番号および前記セクタ数の組み合わせを削除し、前記第４のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数とを前記管理データに追加する。
第１の実施形態の情報処理装置の構成の一例を示すブロック図である。 第１の実施形態の情報処理装置の主要部の一例を示すブロック図である。 図２のＮＶＣをキャッシュとして用いる場合の動作の概要を説明するための図である。 ライトスルーキャッシュを行う動作を説明するためのフローチャートである。 ライトバックキャッシュを行う動作を説明するためのフローチャートである。 一つのプログラムから１台のＨＤＤにリードアクセスする場合の動作を示す遷移図である。 図８に示すリードアクセスの場合のシーケンシャルリード検出用データのデータの推移を示す図である。 二つのプログラムから２台のＨＤＤにリードアクセスする場合の動作を示す遷移図である。 図８に示すリードアクセスの場合のシーケンシャルリード検出用データのデータの推移を示す図である。 第１の実施形態のシーケンシャルリードを検出する手順の一例を示すフローチャートである。 第１の実施形態のシーケンシャルリードの場合に学習を行わない動作を説明するためのフローチャートである。 第１の実施形態の変形例のシーケンシャルリード検出用データのデータの推移を示す図である。 第２の実施形態のシーケンシャルライトの場合に学習を行わない動作を説明するためのフローチャートである。 第２の実施形態のシーケンシャルライトの場合に学習を行わない動作を説明するためのフローチャートである。 第３の実施形態のシーケンシャルアクセス検出用データの一例を示すフローチャートである。 第３の実施形態のシーケンシャルアクセスを検出する手順の一例を示すフローチャートである。 第４の実施形態の情報処理装置の構成の一例を示すブロック図である。 第４の実施形態の情報処理装置の主要部の一例を示すブロック図である。 第５の実施形態の情報処理装置の構成の一例を示すブロック図である。 第６の実施形態の情報処理装置の構成の一例を示すブロック図である。 第７の実施形態の情報処理装置の構成の一例を示すブロック図である。
以下、実施の形態について図面を参照して説明する。
＜第１の実施形態＞
図１は、第１の実施形態に係る情報処理装置のシステム構成を示す図である。本実施形態の情報処理装置は、パーソナルコンピュータとして実現されている。
図１に示すように、本情報処理装置は、ＣＰＵ（Central processing unit）１１、ＭＣＨ（Memory controller hub）１２、メインメモリ（揮発性メモリ）１３、ＩＣＨ（I/o controller hub）１４、ＧＰＵ（Graphics processing unit）１５、ビデオメモリ（ＶＲＡＭ）１５Ａ、サウンドコントローラ１６、ＢＩＯＳ−ＲＯＭ（Read only memory）１７、ＨＤＤ（Hard disk drive）１８、ＯＤＤ（Optical disc drive）２０、各種周辺機器２１、ＥＥＰＲＯＭ（Electrically erasable programmable ROM）２２、ＥＣ／ＫＢＣ（Embedded controller/keyboard controller）２３等を備えている。
ＣＰＵ１１は、本情報処理装置１０の動作を制御するプロセッサであり、ＨＤＤ１８やＯＤＤ２０からメインメモリ１３にロードされる各種プログラムを実行する。このＣＰＵ１１によって実行される各種プログラムの中には、リソース管理を司るオペレーティングシステム（ＯＳ）１１０や、当該ＯＳ１１０の配下で動作する、キャッシュドライバ１２０および各種アプリケーションプログラム１３０等が存在する。キャッシュドライバ１２０は、後述するＳＳＤ２０１をキャッシュデバイスとして利用するプログラムである。このプログラムは、接続されたＨＤＤ１８と他の記憶装置（例えば、ＳＳＤ）とを、ホスト（例えば、ＰＣ本体）からは、一つのストレージに見せて、リード及びライトを制御して応答性能を向上させる、いわゆるＨＤＤアクセラレータとして、機能させるプログラムである。具体的には、ＨＤＤアクセラレータは、ＯＳ上で動作するドライバという位置づけで、キャッシュドライバ１２０が動作する。
また、ＣＰＵ１１は、ＢＩＯＳ−ＲＯＭ１７に格納されたＢＩＯＳも実行する。ＢＩＯＳは、ハードウェア制御のためのプログラムである。以下では、ＢＩＯＳ−ＲＯＭ１７の格納物であるＢＩＯＳ自体についてもＢＩＯＳ１７と表記することがある。
ＭＣＨ１２は、ＣＰＵ１１とＩＣＨ１４との間を接続するブリッジとして動作すると共に、メインメモリ１３をアクセス制御するメモリコントローラとして動作する。また、ＭＣＨ１２は、ＧＰＵ１５との通信を実行する機能を有している。
ＧＰＵ１５は、本情報処理装置に組み込まれ、または、外部接続される表示装置を制御する表示コントローラである。ＧＰＵ１５は、ＶＲＡＭ１５Ａを有する。
ＩＣＨ１４は、ＨＤＤ１８およびＯＤＤ２０を制御するためのＡＴＡ（AT Attachment）コントローラを内蔵する。ＩＣＨ１４は、ＰＣＩ（Peripheral component interconnect）バスに接続された各種周辺機器２１の制御も行う。また、ＩＣＨ１４は、サウンドコントローラ１６との通信機能も有している。
サウンドコントローラ１６は音源デバイスであり、各種プログラムが再生対象とするオーディオデータを、本情報処理装置に組み込まれた、または、外部接続されるスピーカ等に出力する。
ＥＥＰＲＯＭ２２は、例えば本情報処理装置の個体情報や環境設定情報などを格納するためのメモリデバイスである。そして、ＥＣ／ＫＢＣ２３は、電力管理を行うためのエンベデッドコントローラと、キーボードやポインティングデバイス等の操作によるデータ入力を制御するためのキーボードコントローラとが集積された１チップＭＰＵ（Micro processing unit）である。
キャッシュドライバ１２０は、ＳＳＤ２０１の少なくとも一部の領域（ＮＶＣ（Non-Volatile Cache））と主メモリ１３の一部の領域（Ｌ１）をＨＤＤ１８のキャッシュメモリとして用いる。
次に、キャッシュドライバ１２０の機能について図２を参照して説明する。図２は、図１に示す情報処理装置の主要部を示すブロック図である。
メインメモリ１３内には、ユーザバッファ領域３０１、Ｌ１キャッシュ領域３０２、およびマージ用バッファ領域３０３が確保される。また、キャッシュドライバ１２０によって、Ｌ１キャッシュ管理情報３０４、ＮＶＣ管理情報３０５、シーケンシャルリード検出用データ（Seq Read検出用データ）３０６がメモリ１３内に作成される。
Ｌ１キャッシュ領域３０２は、ＮＶＣ３１１とともにＨＤＤ１８のキャッシュとして使用するバッファである。Ｌ１キャッシュ領域３０２は、フィルタドライバがロードされるときにメインメモリに確保される。なお、Ｌ１キャッシュ領域３０２の容量は１６ＭＢ程度である。
また、マージ用バッファ領域３０３は、キャッシュの方式がライトバック（Ｗｒｉｔｅ Ｂａｃｋ）方式の場合に使用される。マージ用バッファ領域３０３は、リードアクセス時に、Ｌ１キャッシュ領域３０２に一部のデータが格納されている場合に、ＨＤＤ１８から読み出されたＬ１キャッシュ領域３０２に格納されていないデータを一時的に格納するために用いられる。Ｌ１キャッシュ管理情報３０４は、Ｌ１キャッシュ領域３０２に格納されているキャッシュデータを管理するための情報である。ＮＶＣ管理情報３０５は、ＮＶＣ３１１に格納されているキャッシュデータを管理するための情報である。ＮＶＣ管理情報３０５内には、複数のエントリが設定され、各エントリ内にはキャッシュデータの格納場所、キャッシュデータに対応するＨＤＤ１８の格納場所、キャッシュデータとＨＤＤ１８内のデータとが一致するかを示すデータ等が格納されている。シーケンシャルリード検出用データ３０６については後述する。
情報処理装置１０は、オペレーティングシステム（ＯＳ）１１０が制御する。オペレーティングシステム１１０からＨＤＤ１８へのアクセスは、すべてキャッシュドライバ１２０を介して行われる。キャッシュドライバ１２０は、Ｓ−ＡＴＡコントローラ１４ＡおよびＵＳＢコントローラ１４Ｂを直接的または間接的に制御する。Ｓ−ＡＴＡコントローラ１４ＡにＨＤＤ１８が接続されている。ＵＳＢコントローラ１４ＢにＳＳＤ２０１が接続されている。また、キャッシュドライバ１２０は、メモリコントローラ１２Ａを介して、メインメモリ１３へのデータのアクセスを行う。
キャッシュドライバ１２０、はシステムの起動時にメインメモリ１３にロードされる。キャッシュドライバ１２０は、Ｌ１キャッシュ管理情報３０４を格納するための領域をメインメモリ１３内に確保して初期化し、キャッシュには何も記録されていない状態にした後、キャッシュ制御処理を開始する。Ｌ１キャッシュ管理情報３０４は、キャッシュディレクトリなどのキャッシュデータを管理するためのデータを有する。キャッシュドライバ１２０の動作時、キャッシュドライバ１２０は、メインメモリ１３内のＬ１キャッシュ管理情報３０４にライトキャッシュおよびリードキャッシュの学習データを管理するためのデータを記録する。シャットダウン時、キャッシュドライバ１２０は、メインメモリ１３内のＬ１キャッシュ管理情報３０４を破棄する。
なお、キャッシュドライバ１２０が動作を開始するまでは、ＢＩＯＳプログラムがＨＤＤ１８へのアクセスを制御する。Ｓ−ＡＴＡコントローラ１４Ａは、ホストからライトアクセス要求またはリードアクセス要求があった場合、ＨＤＤ１８にアクセスする。
ＳＳＤ２０１の一部または全部の領域がＨＤＤ１８のキャッシュとして使用される。オペレーティングシステム１１０は、キャッシュデータの格納領域として使用されるＳＳＤ２０１のキャッシュに直接アクセスすることができない。
本情報処理装置は、ＨＤＤ１８よりアクセス速度が速いＳＳＤ（Solid State Drive）２０１と、主メモリ１３に確保するＬ１キャッシュ領域３０２をＨＤＤ１８のキャッシュとして利用することで、ＨＤＤ１８に対するアクセスの高速化を図る。ＳＳＤ２０１は、フラッシュメモリ（不揮発性メモリ）を有する。
次に図３を参照して、ＮＶＣ３１１をキャッシュとして用いる場合の動作の概要を説明する。
キャッシュドライバは、４０１〜４１２の１２種類のデータ転送を組み合わせ、Ｌ１キャッシュ領域３０２、および、ＮＶＣ３１１をＨＤＤ１８のキャッシュとして使用し、ＨＤＤ１８のアクセスを高速化する。
（ライトスルーキャッシュ）
ここで、ＨＤＤへのリードアクセスに対してキャッシュを行う一般的な動作について説明する。まず、ライトスルーキャッシュと呼ばれているキャッシュ制御について、図４を参照して説明する。
オペレーティングシステム１１０からＨＤＤ１８へのアクセスコマンドが発行された場合、キャッシュドライバ１２０は、発行されたコマンドがリードコマンドであるかを判定する（ステップ５０１）。リードコマンドであると判定した場合（ステップ５０１のＹｅｓ）、キャッシュドライバ１２０は、Ｌ１キャッシュ管理情報３０４およびＮＶＣ管理情報３０５を参照することによって、リードコマンドに対応するデータがＬ１キャッシュ領域３０２とＳＳＤ２０２内のＮＶＣ３１１内に存在するかを判定する（ステップ５０２）。データが存在すると判定した場合（ステップ５０２のＹｅｓ）、Ｌ１キャッシュ領域３０２またはＮＶＣ３１１からリードコマンドに対応するデータを読み出す（ステップ５０３）。データが存在しないと判定した場合、キャッシュドライバ１２０は、ＨＤＤ１８からリードコマンドに対応するデータをＬ１キャッシュ領域３０２に読み出し、ユーザバッファ領域３０１に渡す（ステップ５０４）。そして、キャッシュドライバ１２０は、ＨＤＤ１８から読み出されたデータを、キャッシュデータとしてＬ１キャッシュ領域３０２からＮＶＣ３１１に書き込み、データを学習する（ステップ５０５）。
ステップ５０１において、リードコマンドではない（つまり、ライトコマンドである）と判定した場合（ステップ５０１のＮｏ）、ライトコマンドに対応するアドレスのデータがＬ１キャッシュ領域３０２とＳＳＤ２０２内のＮＶＣ３１１内に存在するかを判定する（ステップ５０６）。データがＬ１キャッシュ領域３０２またはＮＶＣ３１１内に存在すると判定した場合（ステップ５０６のＹｅｓ）、Ｌ１キャッシュ領域３０２またはＮＶＣ３１１内に存在するキャッシュデータを書き換えると共に、ライトコマンドに対応するデータをＨＤＤ１８に書き込む（ステップ５０７）。データがＬ１キャッシュ領域３０２とＮＶＣ３１１内に存在しないと判定した場合（ステップ５０６のＮｏ）、ライトコマンドに対応するデータをＨＤＤ１８に書き込む（ステップ５０８）。
以上説明したリードアクセスを学習する場合のキャッシュドライバの動作において、
リードアクセスが、音楽や動画等のように、データ容量が極端に大きいデータについてのリードアクセスの場合は、リード動作が連続する。このようにリード動作を、以下、シーケンシャルリードとして、説明する。シーケンシャルリードの場合、性能とキャッシュヒット率の２つの問題が発生する可能性がある。シーケンシャルリードされるデータは、連続してデータのリードが継続するため、近い将来再度リードされる確率が低く、リードされたとしても再度シーケンシャルリードされる確率が高い。もし、シーケンシャルリードのデータをＮＶＣ３１１に学習すると、データ量が大量になるため、それまでにキャッシュデータとしてＮＶＣ３１１に学習された、再度リードされる可能性がより高いデータを追い出すことになる。このため、キャッシュヒット率の低下につながる（キャッシュヒット率の問題）。一方、一般的にＨＤＤ１８は、シーケンシャルリードの性能が高いため、ＮＶＣ３１１に学習する分、キャッシュを使用しないときよりも逆に性能低下する可能性がある。また、ＳＳＤ２０１のリード性能がＨＤＤ１８のシーケンシャルリード性能と同等以下の場合は、データが近い将来再度リードされてキャッシュにヒットしたとしてもキャッシュの効果は期待できない（性能問題）。
（ライトバックキャッシュ）
また、ＨＤＤへのリードアクセスに対してキャッシュを行う一般的な動作の別の制御方法として、ライトバックキャッシュ方式がある。ライトバックキュッシュ方式の動作について図５を参照して説明する。
ステップ５０１〜ステップ５０５は、図４で説明したリードのキャッシュ動作と同様なので説明を省略する。ステップ５０１において、リードコマンドではない（つまり、ライトコマンドである）と判定した場合（ステップ５０１のＮｏ）、ライトコマンドに対応するアドレスのデータが、ＳＳＤ２０２のＮＶＣ３１１内に存在するかを判定する（ステップ１３０６）。データがＮＶＣ３１１内に存在すると判定した場合（ステップ１３０６のＹｅｓ）、キャッシュドライバ１２０は、ＮＶＣ３１１内に存在するデータを書き換える（ステップ１３０７）。データがＮＶＣ３１１内に存在しないと判定した場合（ステップ１３０６のＮｏ）、キャッシュドライバ１２０は、ＮＶＣ管理情報３０５からエントリを見つける（ステップ１３０８）。キャッシュドライバ１２０は、見つけたＮＶＣ３１１のエントリに対応するアドレスにデータを書き込む（ステップ１３０９）。
以上説明したライトバック動作では、ライトされるデータがシーケンシャルライトの場合、ライト性能が悪化する可能性がある。ＳＳＤ２０１のランダムライト性能がＨＤＤ１８のシーケンシャルリードよりも遅い場合、ＳＳＤ２０１に対してシーケンシャルライトすることにより、ＨＤＤ１８に直接書き込むよりも性能が低下してしまう。これは、ＨＤＤ１８に対するシーケンシャルライトであっても、ＳＳＤ２０１に対してはランダムライトとなるからである。
＜シーケンシャルアクセスの判定方法＞
このような、シーケンシャルアクセスにおける問題を解決するため、本実施の形態のキャッシュドライバ１２０は、リードアクセスがシーケンシャルリードであるかを判定するために、シーケンシャルリード検出用データ３０６を使用する。シーケンシャルリード検出用データ３０６は、データはｎ行のテーブルである。行数ｎはあらかじめ決められているか、キャッシュドライバ１２０の起動時にパラメータとして与えられる。各行は、ＬＲＵカウンタ（LRUC）、ＨＤＤ識別番号（ＨＤＤ）、次のＬＢＡ（Next LBA）（セクタ番号）、これまでにリードしたセクタ数（Size）から構成される。ＬＲＵカウンタは最も過去に使用（更新）された行を見つけるためのカウンタで、ｎ行の時０〜ｎ−１の値を取る。０の値が最も最近使用された行、ｎ−１の値が最も過去に使用された行である。これにより、過去ｎプロセスのシーケンシャルリードを検出することができる。
本実施形態の場合、ｎ行のテーブルを用いてシーケンシャルリードであるかを判定している。まず、図６に示すような、あるプログラムＡから１台のＨＤＤ（ＨＤＤ識別番号＝１）にアクセスする場合の動作について説明する。そして、図６に示すリードアクセスがあった場合のシーケンシャルリード検出用データ３０６（ｎ＝１）内の値の推移を図７を参照して説明する。シーケンシャルリードかどうかの閾値、すなわちシーケンシャルリード検出サイズは４００ｈとする。
先ず、プログラムＡの動作によりＣＰＵ１１がＨＤＤに対し、アドレスが０１００ｈ（“ｈ”は１６進数であることを示すために添付されている）からセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ８０１）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ３０６Ａを生成する。シーケンシャルリード検出用データ３０６Ａにおいて、ＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは１８０ｈ、サイズは８０ｈである。
要求されたデータがＨＤＤから読み出された後、プログラムＡの動作によりＣＰＵ１１がＨＤＤに対し、アドレスが０１８０ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ８０２）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ３０６Ｂを生成する。シーケンシャルリード検出用データ３０６Ｂにおいて、ＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは２００ｈ、サイズは１００ｈである。
プログラムＡの動作により、ＣＰＵ１１は、リードアクセスが終了するたびに連続するサイズが８０ｈのデータのリードアクセスにアクセスするためのコマンドを発行する。要求されたデータがＨＤＤから読み出された後、プログラムＡの動作によりＣＰＵ１１がＨＤＤに対し、アドレスが０５００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ８０３）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ３０６Ｃを生成する。シーケンシャルリード検出用データ３０６Ｃにおいて、ＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは５００ｈ、サイズは４００ｈである。
要求されたデータがＨＤＤから読み出された後、、プログラムＡの動作によりＣＰＵ１１が、ＨＤＤに対してアドレスが０５００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ８０４）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ３０６Ｄを生成する。シーケンシャルリード検出用データ３０６Ｄにおいて、ＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは５００ｈである。図１０に示すフローチャートのステップ６０５において算出されるサイズは４８０ｈである。そして、１０に示すフローチャートのステップ６０６において、サイズ（４８０ｈ）がシーケンシャルリード検出サイズより大きいと判断される。このため、図１１のフローチャートのステップ７０２においてシーケンシャルリードであると判定されるので、リードアクセスされたデータの学習を行わななくなる。
次に、図８に示すような、プログラムＡの動作によりＣＰＵ１１が１台のＨＤＤ＿１（ＨＤＤ識別番号＝１）にアクセスし、プログラムＢの動作によりＣＰＵ１１が１台のＨＤＤ＿２（ＨＤＤ識別番号＝２）にアクセスする場合の動作について説明する。そして、図８に示すリードアクセスがあった場合のシーケンシャルリード検出用データ（ｎ＝１）内の値の推移を図９を参照して説明する。なお、シーケンシャルリード検出サイズは４００ｈとする。
先ず、プログラムＡの動作によりＣＰＵ１１が、ＨＤＤ＿１に対してアドレスが０１００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００１）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１１０１を生成する。シーケンシャルリード検出用データ１１０１において、ＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは１８０ｈ、サイズは８０ｈである。
要求されたデータがＨＤＤから読み出された後、プログラムＡの動作によりＣＰＵ１１が、ＨＤＤ＿１に対してアドレスが０１８０ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００２）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１１０２を生成する。シーケンシャルリード検出用データ１１０２において、ＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは２００ｈ、サイズは１００ｈである。
要求されたデータがＨＤＤから読み出された後、プログラムＢの動作によりＣＰＵ１１が、ＨＤＤ＿２に対してアドレスが１０００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００３）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１１０３を生成する。シーケンシャルリード検出用データ１１０３において、ＨＤＤ識別番号は２であり、Ｎｅｘｔ ＬＢＡは１０００ｈ、サイズは８０ｈである。
プログラムＡの動作によりＣＰＵ１１が、ＨＤＤ＿１に対してアドレスが０２００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００４）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１１０４を生成する。シーケンシャルリード検出用データ１１０４において、ＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは２８０、サイズは８０ｈである。
キャッシュドライバ１２０のシーケンシャルリードを検出する手順の一例について、図１０のフローチャートを参照して説明する。このフローでは、リードコマンドのＨＤＤ識別子、ＬＢＡ（セクタ番号）、セクタ数が入力として与えられ、Ｔｒｕｅ（シーケンシャルリード）またはＦａｌｓｅ（非シーケンシャルリード）を出力として返す。シーケンシャルリード検出サイズはあらかじめ決められているか、ドライバ起動時にパラメータとして与えられる（たとえば１６ＭＢ）。
キャッシュドライバ１２０は、シーケンシャルリード検出用データ３０６の中からリードアクセスが発行されたＨＤＤ識別番号と次のＬＢＡ（セクタ番号）とが一致する行を探す（ステップ６０１）。一致する行があった場合（ステップ６０２のＹｅｓ）、キャッシュドライバ１２０は、次のＬＢＡ（セクタ番号）の値に今回のアクセスサイズ（セクタ数）を加える（ステップ６０３）。キャッシュドライバ１２０は、一致した行のＬＲＵカウンタの値を０にし、その他の行のＬＲＵカウンタの値を＋１加算する（ステップ６０４）。そして、キャッシュドライバ１２０は、現在のＳｉｚｅの値に今回のアクセスサイズ（セクタ数）を加えたサイズを算出する（ステップ６０５）。キャッシュドライバ１２０は、算出されたサイズがあらかじめ設定されたしきい値であるシーケンシャルリード検出サイズより大きいかを判定する（ステップ６０６）。シーケンシャルリード検出サイズより大きいと判定した場合（ステップ６０６のＹｅｓ）、キャッシュドライバ１２０は、Ｔｒｕｅ（シーケンシャルリード）を出力として返す。シーケンシャルリード検出サイズより大きくないと判定した場合（ステップ６０６のＮｏ）、キャッシュドライバ１２０は、現在のサイズの値を算出されたサイズの値に更新する（ステップ６０７）。そして、キャッシュドライバ１２０は、Ｆａｌｓｅ（非シーケンシャルリード）を出力として返す。
リードアクセスが発行されたＨＤＤ識別番号と次のＬＢＡ（セクタ番号）とが一致する行がなかった場合（ステップ６０２のＮｏ）、キャッシュドライバ１２０は、ＬＲＵカウンタの値が最も多い行を検出する（ステップ６０８）。キャッシュドライバ１２０は、検出された行のＨＤＤ識別番号にリードアクセスされたＨＤＤに対応する値をセットし、Ｎｅｘｔ ＬＢＡの値に今回のＬＢＡ（セクタ番号）とセクタ数との和をセットし、Ｓｉｚｅの値に今回のアクセスサイズ（セクタ数）をセットする（ステップ６０９）。そして、キャッシュドライバ１２０は、ステップ６０８において検出された行の行のＬＲＵカウンタの値を０にし、その他の行のＬＲＵカウンタの値を＋１加算する（ステップ６１０）。そして、キャッシュドライバ１２０は、Ｆａｌｓｅ（非シーケンシャルリード）を出力として返す。
＜シーケンシャルリードを検出後に学習を抑止する動作の説明＞
図１１のフローチャートを参照して、シーケンシャルリードを検出した後に学習を抑止する機能を有するキャッシュドライバ１２０の動作例を説明する。
ＨＤＤ１８に対するアクセスコマンドが発行された場合、キャッシュドライバ１２０は、当該コマンドがリードコマンドであるかを判定する（ステップ７０１）。リードコマンドであると判定された場合（ステップ７０１のＹｅｓ）、キャッシュドライバ１２０は、上記説明した図１０の動作フローにより、リードコマンドがシーケンシャルリードであるかを判定する（ステップ７０２）。シーケンシャルリードであると判定した場合（ステップ７０２のＹｅｓ）、キャッシュドライバ１２０は、ＨＤＤ１８からデータを読み出す（ステップ７０３）。一方、シーケンシャルリードではないと判定した場合（ステップ７０２のＮｏ）、キャッシュドライバ１２０は、リードコマンドに対応するデータがＮＶＣ３１１内に存在するかを判定する（ステップ７０４）。もし、データがＮＶＣ３１１内に存在すると判定した場合（ステップ７０４のＹｅｓ）は、キャッシュドライバ１２０は、ＮＶＣ３１１からデータを読み出す（ステップ７０５）。データがＮＶＣ３１１内に存在しないと判定した場合（ステップ７０４のＮｏ）、キャッシュドライバ１２０は、ＨＤＤ１８からデータを読み出す（ステップ７０６）。そして、キャッシュドライバ１２０は、読み出したデータをＮＶＣ３１１に書き出し、ＨＤＤ１８から読み出されたデータを学習する（ステップ７０７）。
ステップ７０１において、リードコマンドではない（ライトコマンドである）と判定した場合（ステップ７０１のＮｏ）、ライトコマンドに対応するアドレスのデータがＮＶＣ内に存在するかを判定する（ステップ７０８）。データがＮＶＣ３１１内に存在すると判定した場合（ステップ７０８のＹｅｓ）は、ＮＶＣ３１１内に存在するデータを書き換えると共に、ライトコマンドに対応するデータをＨＤＤ１８に書き込む（ステップ７０９）。もし、データがＮＶＣ３１１内に存在しないと判定した場合（ステップ７０８のＮｏ）、ライトコマンドに対応するデータをＨＤＤ１８に書き込む（ステップ７１０）。
以上の動作で、シーケンシャルリードを検出した後に、リードアクセスされたデータを学習しないようになり、性能の低下、およびキャッシュヒット率の低下を抑制することが可能になる。
（第１の実施形態の変形例）
プログラムＡがシーケンシャルリードを行っていても、プログラムＡのリードアクセスの間に、別のブログラムＢがリードアクセスを行うと、サイズがリセットされるので、シーケンシャルリードを検出することが困難になる。ところが、シーケンシャルリード検出用データが２行のテーブルを有すると、二つのプログラムからリードアクセスが行われても、シーケンシャルリードを検出することが可能になる。
次に、第１の実施の形態の変形例として、シーケンシャルリード検出用データが２行のテーブルである形態の遷移を、図１２を用いて説明する。
図８に示すリードアクセスがあった場合のシーケンシャルリード検出用データ３０６（ｎ＝２）内の値の推移を図１２を参照して説明する。
先ず、プログラムＡの動作によりＣＰＵ１１が、ＨＤＤ＿１に対してアドレスが０１００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００１）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１２０１を生成する。シーケンシャルリード検出用データ１２０１において、ＬＲＵＣの値が１の行のＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは１８０ｈ、サイズは８０ｈである。
要求されたデータがＨＤＤから読み出された後、プログラムＡの動作によりＣＰＵ１１が、ＨＤＤ＿１に対してアドレスが０１８０ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００２）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１２０２を生成する。シーケンシャルリード検出用データ１２０２において、ＬＲＵＣの値が１の行のＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは２００ｈ、サイズは１００ｈである。
要求されたデータがＨＤＤから読み出された後、プログラムＢの動作によりＣＰＵ１１が、ＨＤＤ＿２に対してアドレスが１０００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００３）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１２０３を生成する。シーケンシャルリード検出用データ１２０３において、ＬＲＵＣの値が１の行のＨＤＤ識別番号は２であり、Ｎｅｘｔ ＬＢＡは１０００ｈ、サイズは８０ｈである。また、シーケンシャルリード検出用データ１２０３において、ＬＲＵＣの値が２の行のＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは２００ｈ、サイズは１００ｈである。
プログラムＡの動作によりＣＰＵ１１が、ＨＤＤ＿１に対してアドレスが０２００ｈからセクタ数が８０ｈのデータにリードアクセスするためのコマンドを発行する（ステップ１００４）。キャッシュドライバ１２０は、シーケンシャルリード検出用データ１２０４を生成する。シーケンシャルリード検出用データ１２０４において、ＬＲＵＣの値が１の行のＨＤＤ識別番号は１であり、Ｎｅｘｔ ＬＢＡは２８０、サイズは１８０ｈである。シーケンシャルリード検出用データ１２０４において、ＬＲＵＣの値が２の行のＨＤＤ識別番号は２であり、Ｎｅｘｔ ＬＢＡは１０００ｈ、サイズは８０ｈである。
このように、プログラムＡのリードアクセスの間にプログラムＢがリードアクセスを行っても、プログラムＡのリードアクセスによるサイズの値がリセットされずに、更新されるので、プログラムＡによるシーケンシャルリードアクセスを検出することが可能になる。
＜第２の実施形態＞
次に、シーケンシャルライトを検出したときに、キャッシュへの学習を抑止する実施形態を第２の実施形態として、説明する。シーケンシャルライトの場合に学習を行わない場合の動作について図１３および図１４を参照して説明する。
なお、シーケンシャルライトの検出は、図１０を参照して説明したシーケンシャルリードの検出と同様である。なお、キャッシュドライバ１２０は、シーケンシャルリード検出用データ３０６とは別のシーケンシャルライト検出用データを管理する。
オペレーティングシステム１１０からＨＤＤ１８へのアクセスコマンドが発行された場合、キャッシュドライバ１２０は、コマンドがリードコマンドであるかを判定する（ステップ１４０１）。リードコマンドであると判定した場合（ステップ１４０１のＹｅｓ）、キャッシュドライバ１２０は、ＮＶＣ管理情報３０５を参照することによって、リードコマンドに対応するデータがＮＶＣ３１１内に存在するかを判定する（ステップ１４０２）。データが存在すると判定した場合（ステップ１４０２のＹｅｓ）、キャッシュドライバ１２０は、ＮＶＣ管理情報３０５を参照することによって、リードコマンドに対応するＮＶＣ３１１内のデータと、リードコマンドに対応するＨＤＤ１８内のデータとが一致するか、つまりＨＤＤ１８内のデータがダーティーであるかを判定する（ステップ１４０３）。ダーティーであると判定した場合（ステップ１４０３のＹｅｓ）、キャッシュドライバ１２０は、ＮＶＣ３１１からリードコマンドに対応するデータを読み出す（ステップ１４０４）。
データが存在しないと判定した場合（ステップ１４０２のＮｏ）、またはダーティーではないと判定した場合（ステップ１４０３のＮｏ）、キャッシュドライバ１２０は、リードアクセスがシーケンシャルリードであるかを判定する（ステップ１４０５）。シーケンシャルリードであると判定した場合（ステップ１４０５のＹｅｓ）、キャッシュドライバ１２０は、リードコマンドに対応するデータをＨＤＤ１８から読み出す（ステップ１４０６）。シーケンシャルリードではないと判定した場合（ステップ１４０５のＮｏ）、キャッシュドライバ１２０は、ＮＶＣ管理情報３０５を参照することによって、リードコマンドに対応するデータがＮＶＣ３１１内に存在するかを判定する（ステップ１４０７）。データが存在すると判定した場合（ステップ１４０２のＹｅｓ）、キャッシュドライバ１２０は、ＮＶＣ３１１からリードコマンドに対応するデータを読み出す（ステップ１４０８）。データが存在しないと判定した場合（ステップ１４０２のＮｏ）、キャッシュドライバ１２０は、リードコマンドに対応するデータをＨＤＤ１８から読み出す（ステップ１４０９）。キャッシュドライバ１２０は、ＨＤＤ１８から読み出されたデータをＮＶＣ３１１に書き出し、データの学習を行う（ステップ１４１０）。
ステップ１４０１において、リードコマンドではない、すなわちライトコマンドであると判定した場合（ステップ１４０１のＮｏ）、キャッシュドライバ１２０は、ＮＶＣ管理情報３０５を参照することによって、ライトアクセスがシーケンシャルライトであるかを判定する（ステップ１４１１）。
シーケンシャルライトであると判定した場合に（ステップＳ１４１１のＹｅｓ）、ライトコマンドに対応するアドレスのデータがＮＶＣ３１１に格納されているかを判定する（ステップ１４１２）。データが格納されていると判定した場合（ステップ１４１２のＹｅｓ）、キャッシュドライバ１２０は、ＮＶＣ３１１に格納されているデータを無効化する、またはＮＶＣ３１１に書き込まれているデータを上書きする（ステップ１４１３）。そして、キャッシュドライバ１２０は、データをＨＤＤ１８に書き込む（ステップ１４１４）。
ステップ１４１２において、データが存在しないと判定した場合（ステップ１４１２のＮｏ）、キャッシュドライバ１２０は、データをＨＤＤ１８に書き込む（ステップ１４１５）。
ステップ１４１１において、シーケンシャルライトではないと判定した場合（ステップ１４１１のＮｏ）、ライトコマンドに対応するアドレスのデータがＮＶＣ３１１内に存在するかを判定する（ステップ１４１６）。データがＮＶＣ３１１内に存在すると判定した場合（ステップ１４１６のＹｅｓ）、キャッシュドライバ１２０は、ＮＶＣ３１１内に存在するデータを書き換える（ステップ１４１７）。データがＮＶＣ３１１内に存在しないと判定した場合（ステップ１４１６のＮｏ）、キャッシュドライバ１２０は、ＮＶＣ管理情報３０５からエントリを見つける（ステップ１４１８）。キャッシュドライバ１２０は、見つけたＮＶＣ３１１のエントリに対応するアドレスにデータを書き込む（ステップ１４１９）。
以上の処理で、シーケンシャルライトアクセスの場合にＮＶＣ３１１をＨＤＤ１８のライトバックキャッシュとして使用している場合、学習を行わないことでシーケンシャルライトの性能の低下を抑制することが可能になる。
（第３の実施形態）
先に説明した、第１の実施形態と第２の実施形態は、シーケンシャルリード検出用データとシーケンシャルライト検出用データとをそれぞれ設けて、シーケンシャルリードとシーケンシャルライトとを検出した。第３の実施形態として、ＨＤＤ毎にシーケンシャルアクセス検出用データを設け、シーケンシャルアクセス検出用データに基づいてシーケンシャルリードとシーケンシャルライトとを検出する例について説明する。
キャッシュドライバ１２０は、図１５に示すように、ＨＤＤ_１用のシーケンシャルアクセス検出用データ１６０１と、ＨＤＤ_２用のシーケンシャルアクセス検出用データ１６０２とを管理する。シーケンシャルアクセス検出用データ１６０１、１６０２は、図１６５に示すように、２行のデータの配列を有する。
キャッシュドライバ１２０のシーケンシャルアクセスを検出する手順の一例について図１６のフローチャートを参照して説明する。このフローでは、アクセスコマンドのＨＤＤ識別子、ＬＢＡ（セクタ番号）、セクタ数が入力として与えられ、Ｔｒｕｅ（シーケンシャルアクセス）またはＦａｌｓｅ（非シーケンシャルアクセス）を出力として返す。シーケンシャルアクセス検出サイズはあらかじめ決められているか、ドライバ起動時にパラメータとして与えられる（たとえば１６ＭＢ）。
キャッシュドライバ１２０は、シーケンシャルアクセス検出用データ１６０１、１６０２の内のアクセスコマンドが発行されたされたＨＤＤに対応するシーケンシャルアクセス検出用データから次のＬＢＡ（セクタ番号）とが一致する行を探す（ステップ１７０１）。一致する行があった場合（ステップ１７０２のＹｅｓ）、キャッシュドライバ１２０は、次のＬＢＡ（セクタ番号）の値に今回のアクセスサイズ（セクタ数）を加える（ステップ１７０３）。キャッシュドライバ１２０は、一致した行のＬＲＵカウンタの値を０にし、その他の行のＬＲＵカウンタの値を＋１加算する（ステップ１７０４）。そして、キャッシュドライバ１２０は、現在のＳｉｚｅの値に今回のアクセスサイズ（セクタ数）を加えたサイズを算出する（ステップ１７０５）。キャッシュドライバ１２０は、算出されたサイズがあらかじめ設定されたしきい値であるシーケンシャルアクセス検出サイズより大きいかを判定する（ステップ１７０６）。シーケンシャルアクセス検出サイズより大きいと判定した場合（ステップ１７０６のＹｅｓ）、キャッシュドライバ１２０は、Ｔｒｕｅ（シーケンシャルアクセス）を出力として返す。シーケンシャルアクセス検出サイズより大きくないと判定した場合（ステップ１７０６のＮｏ）、キャッシュドライバ１２０は、現在のサイズの値を算出されたサイズの値に更新する（ステップ１７０７）。そして、キャッシュドライバ１２０は、Ｆａｌｓｅ（非シーケンシャルアクセス）を出力として返す。
アクセスが発行されたＨＤＤ識別番号と次のＬＢＡ（セクタ番号）とが一致する行がなかった場合（ステップ１７０２のＮｏ）、キャッシュドライバ１２０は、ＬＲＵカウンタの値が最も多い行を検出する（ステップ１７０８）。キャッシュドライバ１２０は、検出された行のＨＤＤ識別番号にアクセスされたＨＤＤに対応する値をセットし、Ｎｅｘｔ ＬＢＡの値に今回のＬＢＡ（セクタ番号）とセクタ数との和をセットし、Ｓｉｚｅの値に今回のアクセスサイズ（セクタ数）をセットする（ステップ１７０９）。そして、キャッシュドライバ１２０は、ステップ１７０８において検出された行の行のＬＲＵカウンタの値を０にし、その他の行のＬＲＵカウンタの値を＋１加算する（ステップ１７１０）。そして、キャッシュドライバ１２０は、Ｆａｌｓｅ（非シーケンシャルアクセス）を出力として返す。
なお、シーケンシャルアクセス検出用データ１６０１、１６０２は、１行のデータの配列を有していても良い。
なお、本実施形態のＳＳＤ２０１を、ＨＤＤ１８のキャッシュとして用いる処理はコンピュータプログラムによって実現されているので、このコンピュータプログラムをコンピュータ読み取り可能な記憶媒体を通じて通常のコンピュータにインストールするだけで、本実施形態と同様の効果を容易に実現することができる。また、このコンピュータプログラムは、パーソナルコンピュータのみならず、プロセッサを内蔵した電子機器上で実行することができる。
（第４の実施形態）
上記実施形態では、ＳＳＤ２０１を内蔵のＨＤＤ１８のキャッシュ（リードキャッシュ、ライトバックキャッシュ）として用いていた。しかし、ＳＳＤ２０１をＵＳＢやｅＳ−ＡＴＡ等の外部機器接続バスに接続された外部記憶装置のキャッシュ（リードキャッシュ、ライトバックキャッシュ）として用いても良い。つまり、ＳＳＤ２０１は、ＨＤＤ１８と外部記憶装置のキャッシュとして用いられる。
外部記憶装置としてＵＳＢ−ＨＤＤを用いた例を図１７に示す。図１７に示すように、外部記憶装置としてのＵＳＢ−ＨＤＤ２０２が、ＵＳＢコントローラを有するＩＣＨ１４に接続されている。キャッシュドライバ１８２０は、ＳＳＤ２０１をＨＤＤ１８およびＵＳＢ−ＨＤＤ２０２のキャッシュデバイスとして利用するプログラムである。このプログラムは、リード及びライトを制御して応答性能を向上させる、いわゆるＨＤＤアクセラレータとして、機能させるプログラムである。具体的には、ＨＤＤアクセラレータは、ＯＳ上で動作するドライバという位置づけで、キャッシュドライバ１８２０が動作する。なお、図１７において、図１と同一な部位には同一符合を附し、説明を省略する。
次に、キャッシュドライバ１８２０の機能について、図１８を参照して説明する。図１８は、図１７に示す情報処理装置の主要部を示すブロック図である。Ｓ−ＡＴＡコントローラ１４ＡにＨＤＤ１８が接続されている。ＵＳＢコントローラ１４ＢにＳＳＤ２０１およびＵＳＢ−ＨＤＤ２０２が接続されている。
情報処理装置１０はオペレーティングシステム（ＯＳ）１１０が制御し、オペレーティングシステム１１０からＨＤＤ１８およびＵＳＢ−ＨＤＤ２０２へのアクセスは、すべてキャッシュドライバ１８２０を介して行われる。キャッシュドライバ１８２０は、Ｓ−ＡＴＡコントローラ１４ＡおよびＵＳＢコントローラ１４Ｂを、直接的または間接的に制御する。また、キャッシュドライバ１８２０は、メモリコントローラ１２Ａを介して、メインメモリ１３へのデータのアクセスを行う。
ＳＳＤ２０１の一部または全部の領域が、ＨＤＤ１８およびＵＳＢ−ＨＤＤ２０２のキャッシュとして使用される。オペレーティングシステム１１０は、キャッシュデータの格納領域として使用されるＳＳＤ２０１のキャッシュに直接アクセスすることができない。
本情報処理装置は、ＨＤＤ１８およびＵＳＢ−ＨＤＤ２０２よりアクセス速度が速いＳＳＤ（Solid State Drive）２０１を、ＨＤＤ１８およびＵＳＢ−ＨＤＤ２０２のキャッシュとして利用することで、ＨＤＤ１８およびＵＳＢ−ＨＤＤ２０２に対するアクセスの高速化を図る。
（第５の実施形態）
上記第４の実施形態では、ＳＳＤ２０１とＵＳＢ−ＨＤＤ２０２とが別体の例を示したが、これに限られない。
第５の実施形態としては、図１９に示すように、ＳＳＤ２０１とＵＳＢ−ＨＤＤ２０２とが一つの筐体内に設けられたハイブリッドハードディスクドライブ２０００にも適用が可能である。このような構成においても、上記実施形態のキャッシュ制御を用いることが可能である。
（第６の実施形態）
また、第６の実施形態として、図２０に示すように、ハイブリッドハードディスクドライブ（ハイブリッド記憶装置）内に、ＳＳＤ２０１、ＨＤＤ２０２の他に、制御部２１０１とメモリ２１０２を有するハイブリッドハードディスクドライブ（ハイブリッド記憶装置）２１００に適用することも出来る。
この場合、ハイブリッドハードディスクドライブ（ハイブリッド記憶装置）２１００内の制御部２１０１が、メモリ２１０２を使用して、キャッシュ制御を行う。図２０に示すように、メモリ２１０２内には、ユーザバッファ領域３０１、Ｌ１キャッシュ領域３０２、およびマージ用バッファ領域３０３、Ｌ１キャッシュバッファ領域３０４、Ｓｅｑ Ｒｅａｄ検出用データ３０６が確保される。
（第７の実施形態）
上記第６の実施形態では、制御部２１０１は、ハイブリッドハードディスクドライブ（ハイブリッド記憶装置）２１００に設けられたメモリ２１０２をＨＤＤ２０２のキャッシュとして用いられるとしたが、これに限られない。
第７の実施形態としては、図２１に示すように、制御部２２０１のキャッシュドライバは、ＳＳＤ２０１内の一部に設けられるＮＶＣ３１１を、ＨＤＤ１８およびＨＤＤ２０２のキャッシュとして用いてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…情報処理装置、１１…ＣＰＵ、１３…メインメモリ、１４Ａ…Ｓ−ＡＴＡコントローラ、１４Ｂ…ＵＳＢコントローラ、１１０…オペレーティングシステム、１２０…キャッシュドライバ（キャッシュ手段）、２０１…ＳＳＤ、３０１…ユーザバッファ領域、３０２…Ｌ１キャッシュ領域、３０３…マージ用バッファ領域、３０４…Ｌ１キャッシュ管理情報、３０５…ＮＶＣ管理情報、３０６…シーケンシャルリード検出用データ、３１１…ＮＶＣ。

Claims (12)

  1. ホストからのハードディスクドライブへのアクセス要求に対して、前記ハードディスクドライブの設定数以上の連続するセクタのデータにアクセスするかを判定する判定手段と、
    記憶装置を前記ハードディスクドライブのキャッシュとして用いるキャッシュ手段であって、前記設定数以上の連続するセクタのデータにアクセスすると判定された場合に前記記憶装置をキャッシュとして用いない、キャッシュ手段と、
    を具備し、
    前記判定手段は、
    前記ハードディスクドライブへの第１のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数との、所定の数の複数の組み合わせを有する管理データを管理し、
    前記第１のアクセスコマンドの次に、前記次のセクタ番号にアクセスするための第２のアクセスコマンドが発行された場合に、前記第２のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、
    前記第１のアクセスコマンドの次に、前記次のセクタ番号と異なるセクタ番号からのデータにアクセスするための第３のアクセスコマンドが発行された場合に、前記第３のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、
    前記ハードディスクドライブへの第４のアクセスコマンドに含まれる最初のセクタ番号が前記管理データ内にない場合に、前記管理データ内の最も過去に更新された前記次のセクタ番号および前記セクタ数の組み合わせを削除し、前記第４のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数とを前記管理データに追加する
    情報処理装置。
  2. 前記記憶装置は、フラッシュメモリを有する請求項１に記載の情報処理装置。
  3. 前記ハードディスクドライブへのアクセスがライトアクセスであり、前記ハードディスクドライブのセクタ番号が連続する複数のセクタに第１のデータを書き込む場合、
    前記キャッシュ手段は、前記ハードディスクに前記ライトアクセスされる前記複数のセクタ内の第１のセクタに格納されている第２のデータが前記記憶装置にキャッシュされているかを判定し、
    前記第２のデータが前記記憶装置にキャッシュされていると判定した場合、前記記憶装置にキャッシュされている前記第２のデータを無効化し、前記複数のセクタに前記第１のデータを書き込む
    請求項１に記載の情報処理装置。
  4. 前記ハードディスクドライブへのアクセスがライトアクセスであり、前記ハードディスクドライブの連続しない複数のセクタに第１のデータを書き込む場合、
    前記キャッシュ手段は、前記複数のセクタ内の第１のセクタに格納されている第２のデータのキャッシュデータである第３のデータが前記記憶装置に格納されているかを判定し、
    前記第３のデータが前記記憶装置に格納されていると判定した場合、前記ライトアクセスによって前記第１のセクタに書き込まれる第４のデータによって前記第３のデータを上書きし、前記第１のデータから前記第４のデータを除いたデータを前記複数のセクタから第１のセクタを除いたセクタに書き込む、
    請求項１に記載の情報処理装置。
  5. ハードディスクドライブと記憶装置とを有する、ハイブリッド記憶装置において、
    ホストからの前記ハードディスクドライブへのアクセス要求に対して、前記ハードディスクドライブの設定数以上の連続するセクタのデータにアクセスするかを判定する判定手段と、
    前記記憶装置を前記ハードディスクドライブのキャッシュとして用いるキャッシュ手段であって、前記設定数以上の連続するセクタのデータにアクセスすると判定された場合に前記記憶装置をキャッシュとして用いない、キャッシュ手段と、
    を具備し、
    前記判定手段は、
    前記ハードディスクドライブへの第１のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数との、所定の数の複数の組み合わせを有する管理データを管理し、
    前記第１のアクセスコマンドの次に、前記次のセクタ番号にアクセスするための第２のアクセスコマンドが発行された場合に、前記第２のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、
    前記第１のアクセスコマンドの次に、前記次のセクタ番号と異なるセクタ番号からのデータにアクセスするための第３のアクセスコマンドが発行された場合に、前記第３のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、
    前記ハードディスクドライブへの第４のアクセスコマンドに含まれる最初のセクタ番号が前記管理データ内にない場合に、前記管理データ内の最も過去に更新された前記次のセクタ番号および前記セクタ数の組み合わせを削除し、前記第４のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数とを前記管理データに追加する
    ハイブリッド記憶装置。
  6. 前記記憶装置は、フラッシュメモリを有する請求項５に記載のハイブリッド記憶装置。
  7. 前記ハードディスクドライブへのアクセスがライトアクセスであり、前記ハードディスクドライブの連続する複数のセクタに第１のデータを書き込む場合、
    前記キャッシュ手段は、前ハードディスクドライブに前記ライトアクセスされる前記複数のセクタ内の第１のセクタに格納されている第２のデータのキャッシュデータである第３のデータが前記記憶装置に格納されているかを判定し、
    前記第３のデータが前記記憶装置に格納されていると判定した場合、前記第３のデータを無効化し、前記複数のセクタに前記第１のデータを書き込む
    請求項５に記載のハイブリッド記憶装置。
  8. 前記ハードディスクドライブへのアクセスがライトアクセスであり、前記ハードディスクドライブの連続しない複数のセクタに第１のデータを書き込む場合、
    前記キャッシュ手段は、前記記憶装置に前記ライトアクセスされる前記複数のセクタ内の第１のセクタに格納されている第２のデータのキャッシュデータである第３のデータが前記記憶装置に格納されているかを判定し、
    前記第３のデータが前記記憶装置に格納されていると判定した場合、前記第３のデータを前記ライトアクセスによって前記第１のセクタに書き込まれる第４のデータによって上書きし、前記第１のデータから前記第４のデータを除いたデータを前記複数のセクタから前記第１のセクタを除いたセクタに書き込む、
    請求項５に記載のハイブリッド記憶装置。
  9. 記憶装置をハードディスクドライブのキャッシュとして用いるキャッシュ方法であって、
    前記ハードディスクドライブへの第１のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数との、所定の数の複数の組み合わせを有する管理データを管理し、
    前記第１のアクセスコマンドの次に、前記次のセクタ番号にアクセスするための第２のアクセスコマンドが発行された場合に、前記第２のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、
    前記第１のアクセスコマンドの次に、前記次のセクタ番号と異なるセクタ番号からのデータにアクセスするための第３のアクセスコマンドが発行された場合に、前記第３のアクセスコマンドに基づいて前記管理データ内の前記セクタ番号と前記セクタ数とを更新し、
    前記ハードディスクドライブへの第４のアクセスコマンドに含まれる最初のセクタ番号が前記管理データ内にない場合に、前記管理データ内の最も過去に更新された前記次のセクタ番号および前記セクタ数の組み合わせを削除し、前記第４のアクセスコマンドに含まれる最初のセクタ番号とセクタ数に基づいて、連続してアクセスされた最後のセクタ番号の次のセクタ番号と連続してアクセスされたセクタ数とを前記管理データに追加し、
    前記管理データに基づいて、前記ハードディスクドライブの前記設定数以上の連続するセクタのデータにアクセスしているかを判定し、
    前記設定数以上の連続するセクタのデータにアクセスすると判定された場合に前記記憶装置をキャッシュとして用いない
    キャッシュ方法。
  10. 前記記憶装置は、フラッシュメモリを有する請求項９に記載のキャッシュ方法。
  11. 前記ハードディスクドライブへのアクセスがライトアクセスであり、前記ハードディスクドライブの連続する複数のセクタに第１のデータを書き込む場合、
    前記ハードディスクドライブに前記ライトアクセスされる前記複数のセクタ内の第１のセクタに格納されている第２のデータのキャッシュデータである第３のデータが前記記憶装置に格納されているかを判定し、
    前記第３のデータが前記記憶装置に格納されていると判定した場合、前記第３のデータを無効化し、前記複数のセクタに前記第１のデータを書き込む、
    請求項９に記載のキャッシュ方法。
  12. 前記ハードディスクドライブへのアクセスがライトアクセスであり、前記ハードディスクドライブの連続しない複数のセクタに第１のデータを書き込む場合、
    前記記憶装置に前記ライトアクセスされる前記複数のセクタ内の第１のセクタに格納されている第２のデータのキャッシュデータである第３のデータが前記記憶装置に格納されているかを判定し、
    前記第３のデータが前記記憶装置に格納されていると判定した場合、前記第３のデータを前記ライトアクセスによって前記第１のセクタに書き込まれる第４のデータによって上書きし、前記第１のデータから前記第４のデータを除いたデータを前記複数のセクタから前記第１のセクタを除いたセクタに書き込む、
    請求項９に記載のキャッシュ方法。
JP2011216570A 2011-09-30 2011-09-30 情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法 Expired - Fee Related JP5117608B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011216570A JP5117608B1 (ja) 2011-09-30 2011-09-30 情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法
US13/450,128 US20130086307A1 (en) 2011-09-30 2012-04-18 Information processing apparatus, hybrid storage apparatus, and cache method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011216570A JP5117608B1 (ja) 2011-09-30 2011-09-30 情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法

Publications (2)

Publication Number Publication Date
JP5117608B1 true JP5117608B1 (ja) 2013-01-16
JP2013077161A JP2013077161A (ja) 2013-04-25

Family

ID=47692794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011216570A Expired - Fee Related JP5117608B1 (ja) 2011-09-30 2011-09-30 情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法

Country Status (2)

Country Link
US (1) US20130086307A1 (ja)
JP (1) JP5117608B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140351521A1 (en) * 2013-05-27 2014-11-27 Shintaro Kudo Storage system and method for controlling storage system
US9218142B2 (en) 2013-08-22 2015-12-22 International Business Machines Corporation Log data store that stores data across a plurality of storage devices using non-disjoint layers
JP6119533B2 (ja) * 2013-09-27 2017-04-26 富士通株式会社 ストレージ装置，ステージング制御方法及びステージング制御プログラム
EP3021209A1 (en) * 2014-11-14 2016-05-18 Dot Hill Systems Corporation Method and apparatus for processing slow infrequent streams
US9857995B1 (en) * 2015-03-09 2018-01-02 Western Digital Technologies, Inc. Data storage device and method providing non-volatile memory buffer for real-time primary non-volatile memory protection
JP2016207096A (ja) 2015-04-27 2016-12-08 富士通株式会社 階層ストレージ装置、階層ストレージシステム、階層ストレージ方法、および階層ストレージプログラム
US10552053B2 (en) * 2016-09-28 2020-02-04 Seagate Technology Llc Hybrid data storage device with performance mode data path
US11023381B2 (en) 2017-05-16 2021-06-01 Sony Semiconductor Solutions Corporation System and method for a hit-based ratio write cache operation mode in a storage controller
CN115981548A (zh) * 2021-10-14 2023-04-18 华为技术有限公司 一种流控方法及装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943896B2 (ja) * 1993-09-03 1999-08-30 株式会社ピーエフユー 計算機システム及びディスク・データの制御方法
US5860105A (en) * 1995-11-13 1999-01-12 National Semiconductor Corporation NDIRTY cache line lookahead
JP3708757B2 (ja) * 1999-06-30 2005-10-19 富士通株式会社 記憶装置
US6684270B1 (en) * 2000-06-02 2004-01-27 Nortel Networks Limited Accelerated file system that recognizes and reroutes uncontested read operations to a second faster path for use in high-capacity data transfer systems
JP4067293B2 (ja) * 2001-10-17 2008-03-26 富士通株式会社 キャッシュ制御プログラムおよびキャッシュ処理を行うコンピュータ
EP1387357A1 (en) * 2002-02-20 2004-02-04 Sony Corporation Data access control apparatus,data access control method,controller,and computer program
US7062675B1 (en) * 2002-06-25 2006-06-13 Emc Corporation Data storage cache system shutdown scheme
US7360015B2 (en) * 2004-05-04 2008-04-15 Intel Corporation Preventing storage of streaming accesses in a cache
US20070079070A1 (en) * 2005-09-30 2007-04-05 Arm Limited Cache controller
JP4606998B2 (ja) * 2005-11-24 2011-01-05 日本電信電話株式会社 ネットワークキャッシュ装置およびプログラム
US7411757B2 (en) * 2006-07-27 2008-08-12 Hitachi Global Storage Technologies Netherlands B.V. Disk drive with nonvolatile memory having multiple modes of operation
JP4854483B2 (ja) * 2006-11-30 2012-01-18 キヤノン株式会社 データ入出力装置
US7895397B2 (en) * 2007-09-12 2011-02-22 Intel Corporation Using inter-arrival times of data requests to cache data in a computing environment
JP2009093225A (ja) * 2007-10-03 2009-04-30 Nec Corp ストレージ制御装置、方法及びプログラム並びにストレージ装置
JP4640854B2 (ja) * 2007-12-28 2011-03-02 株式会社日立製作所 ディスクアレイ制御方法及びディスクアレイ制御装置
US8433854B2 (en) * 2008-06-25 2013-04-30 Intel Corporation Apparatus and method for cache utilization
US9454441B2 (en) * 2010-04-19 2016-09-27 Microsoft Technology Licensing, Llc Data layout for recovery and durability
JP5671288B2 (ja) * 2010-09-24 2015-02-18 任天堂株式会社 情報処理装置、情報処理プログラム、情報処理方法及び情報処理システム

Also Published As

Publication number Publication date
JP2013077161A (ja) 2013-04-25
US20130086307A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
JP5117608B1 (ja) 情報処理装置、ハイブリッド記憶装置、およびキャッシュ方法
JP4988008B2 (ja) 情報処理装置およびドライバ
USRE48127E1 (en) Information processing apparatus and driver
JP5492156B2 (ja) 情報処理装置およびキャッシュ方法
CA2942443C (en) Method for storing data by storage device and storage device
JP4829365B1 (ja) データ記憶装置及びデータ書き込み方法
US8095738B2 (en) Differential caching mechanism based on media I/O speed
US20140082310A1 (en) Method and apparatus of storage tier and cache management
USRE49418E1 (en) Information processing apparatus and cache control method
JP6711121B2 (ja) 情報処理装置、キャッシュメモリ制御方法、およびキャッシュメモリ制御プログラム
US8112589B2 (en) System for caching data from a main memory with a plurality of cache states
JP4585599B1 (ja) データ記憶装置及びキャッシュ制御方法
JP2020191055A (ja) 瞬断からの回復処理方法及び装置、並びにコンピュータ読み取り可能な記憶媒体
US9384135B2 (en) System and method of caching hinted data
JP2012078939A (ja) 情報処理装置およびキャッシュ制御方法
JP5025670B2 (ja) 情報処理装置およびデータ記憶装置
TW201441817A (zh) 資料緩存系統及方法
JP2010191672A (ja) データ記憶システム
JP2010176305A (ja) 情報処理装置およびデータ記憶装置
JP6799256B2 (ja) ストレージ制御装置、ストレージシステム、ストレージ制御方法およびストレージ制御プログラム
USRE49818E1 (en) Information processing method in a multi-level hierarchical memory system
US20210263648A1 (en) Method for managing performance of logical disk and storage array
JP2014071712A (ja) 情報処理装置、キャッシュコントローラ、およびキャッシュ制御方法
JP2010170268A (ja) ストレージシステムの制御方法、ストレージ制御装置及びプログラム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees