JP5104828B2 - オブジェクトベースストレージシステム、キャッシュ制御装置、キャッシュ制御方法 - Google Patents
オブジェクトベースストレージシステム、キャッシュ制御装置、キャッシュ制御方法 Download PDFInfo
- Publication number
- JP5104828B2 JP5104828B2 JP2009192800A JP2009192800A JP5104828B2 JP 5104828 B2 JP5104828 B2 JP 5104828B2 JP 2009192800 A JP2009192800 A JP 2009192800A JP 2009192800 A JP2009192800 A JP 2009192800A JP 5104828 B2 JP5104828 B2 JP 5104828B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cache
- block
- storage device
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
(付記1) データを記憶する記憶装置と、
前記データを保持するキャッシュメモリと、
前記データのデータ構成を示すデータ構成情報と、前記キャッシュメモリによる前記データの保持状況を示す状況情報とを記憶する情報記憶部と、
前記状況情報に基づいて、前記キャッシュメモリに保持されているデータから前記記憶装置に書き込むデータの候補である候補データを選択する候補データ選択部と、
前記データ構成情報に基づいて、前記候補データと関連するデータを前記キャッシュメモリが保持しているかどうかを判断する第1判断部と、
前記第1判断部による判断に基づいて、前記キャッシュメモリに保持されているデータから前記記憶装置に書き込むデータを選択する書き込みデータ選択部と
を備えるストレージシステム。
(付記2) 前記ストレージシステムの上位装置より予め通知された量のデータを受信した場合、該データに対して識別子を設定し、該識別子を前記上位装置へ応答する応答部を更に備える付記1に記載のストレージシステム。
(付記3) 前記データ構成情報は、前記識別子毎にデータ構成を示すことを特徴とする付記2に記載のストレージシステム。
(付記4) 前記第1判断部は、前記候補データと同一の識別子を持つデータを前記キャッシュメモリが保持しているか否かを判断することを特徴とする付記3に記載のストレージシステム。
(付記5) 前記データ構成情報は、前記データが前記記憶装置において分散されて記憶されているか否かを示し、
前記データ構成情報に基づいて、前記上位装置により要求された要求データが前記記憶装置において分散されて記憶されているか否かを判断する第2判断部と、
前記第2判断部により前記要求データが前記記憶装置において分散されて記憶されていると判断された場合、前記要求データとして分散されて記憶されたデータのそれぞれを、前記記憶装置から前記キャッシュメモリへ読み込むデータとして選択する読み込みデータ選択部とを更に備える付記3に記載のストレージシステム。
(付記6) 前記書き込みデータ選択部は、前記第1判断部により前記候補データと同一の識別子を持つデータを前記キャッシュメモリが保持していないと判断された場合、前記候補データを前記記憶装置に書き込むデータとして選択することを特徴とする付記4に記載のストレージシステム。
(付記7) 記憶装置に記憶されるデータを保持するキャッシュメモリと、
前記データのデータ構成を示すデータ構成情報と、前記キャッシュメモリによる前記データの保持状況を示す状況情報とを記憶する情報記憶部と、
前記状況情報に基づいて、前記キャッシュメモリに保持されているデータから前記記憶装置に書き込むデータの候補である候補データを選択する候補データ選択部と、
前記データ構成情報に基づいて、前記候補データと関連するデータを前記キャッシュメモリが保持しているかどうかを判断する第1判断部と、
前記第1判断部による判断に基づいて、前記キャッシュメモリに保持されているデータから前記記憶装置に書き込むデータを選択する書き込みデータ選択部と
を備えるキャッシュ制御装置。
(付記8) 前記キャッシュ制御装置の上位装置より予め通知された量のデータを受信した場合、該データに対して識別子を設定し、該識別子を前記上位装置へ応答する応答部を更に備える付記7に記載のキャッシュ制御装置。
(付記9) 前記データ構成情報は、前記識別子毎にデータ構成を示すことを特徴とする付記8に記載のキャッシュ制御装置。
(付記10) 前記第1判断部は、前記候補データと同一の識別子を持つデータを前記キャッシュメモリが保持しているか否かを判断することを特徴とする付記9に記載のキャッシュ制御装置。
(付記11) 前記データ構成情報は、前記データが前記記憶装置において分散されて記憶されているか否かを示し、
前記データ構成情報に基づいて、前記上位装置により要求された要求データが前記記憶装置において分散されて記憶されているか否かを判断する第2判断部と、
前記第2判断部により前記要求データが前記記憶装置において分散されて記憶されていると判断された場合、前記要求データとして分散されて記憶されたデータのそれぞれを、前記記憶装置から前記キャッシュメモリへ読み込むデータとして選択する読み込みデータ選択部とを更に備える付記9に記載のキャッシュ制御装置。
(付記12) 前記書き込みデータ選択部は、前記第1判断部により前記候補データと同一の識別子を持つデータを前記キャッシュメモリが保持していないと判断された場合、前記候補データを前記記憶装置に書き込むデータとして選択することを特徴とする付記10に記載のキャッシュ制御装置。
(付記13) 記憶装置に記憶されるデータをキャッシュメモリに保持する制御装置のキャッシュ制御方法であって、
前記キャッシュメモリによる前記データの保持状況を示す状況情報に基づいて、前記キャッシュメモリに保持されているデータから前記記憶装置に書き込むデータの候補である候補データを選択し、前記データのデータ構成を示すデータ構成情報に基づいて、前記候補データと関連するデータを前記キャッシュメモリが保持しているかどうかを判断し、該判断に基づいて、前記キャッシュメモリに保持されているデータから前記記憶装置に書き込むデータを選択することを特徴とするキャッシュ制御方法。
(付記14) 前記ストレージシステムの上位装置より予め通知された量のデータを受信した場合、該データに対して識別子を設定し、該識別子を前記上位装置へ応答することを特徴とする付記13に記載のキャッシュ制御方法。
(付記15) 前記データ構成情報は、前記識別子毎にデータ構成を示すことを特徴とする付記14に記載のキャッシュ制御方法。
(付記16) 前記候補データと関連するデータを前記キャッシュメモリが保持しているかどうかの判断は、前記候補データと同一の識別子を持つデータを前記キャッシュメモリが保持しているか否かの判断によりなされることを特徴とする付記15に記載のキャッシュ制御方法。
(付記17) 前記データ構成情報は、前記データが前記記憶装置において分散されて記憶されているか否かを示し、
前記データ構成情報に基づいて、前記上位装置により要求された要求データが前記記憶装置において分散されて記憶されていると判断した場合、前記要求データとして分散されて記憶されたデータのそれぞれを、前記記憶装置から前記キャッシュメモリへ読み込むデータとして選択することを特徴とする付記15に記載のキャッシュ制御方法。
(付記18) 前記書き込みデータの選択は、前記候補データと同一の識別子を持つデータを前記キャッシュメモリが保持していないと判断された場合になされることを特徴とする付記16に記載のキャッシュ制御方法。
Claims (4)
- 上位装置とデータの送受が行われるオブジェクトベースストレージシステムにおいて、
前記上位装置から受信した書き込みデータを記憶するキャッシュメモリと、
前記書き込みデータをブロック単位で記憶する記憶装置と、
前記上位装置から書き込みデータを受信した場合に、前記書き込みデータの前記オブジェクトベースストレージシステムにおけるオブジェクト識別子と前記書き込みデータを記憶するのに要する前記記憶装置の空きブロックのアドレスを決定し、前記空きブロックのアドレスに対応付けられた前記キャッシュメモリのキャッシュブロックに前記書き込みデータを記憶させ、前記オブジェクト識別子と前記空きブロックのアドレスを対応付けた情報を制御情報記憶領域に記憶させる書き込み制御部と、
複数のキャッシュブロックの中から前記記憶装置に書き込むデータの候補である候補データを選択する候補データ選択部と、
前記キャッシュメモリの各キャッシュブロックのアドレスと前記記憶装置の各ブロックのアドレスを対応付けたキャッシュ情報と前記制御情報記憶領域に記録された情報に基づいて前記候補データと同一のオブジェクト識別子が他のキャッシュブロックに含まれるか否かを判断する第1判断部と、
前記第1判断部により前記候補データと同一のオブジェクト識別子が他のキャッシュブロックに含まれないと判断された場合に、前記候補データを前記記憶装置に書き込むブロックとして選択する書き込みブロック選択部と
を備えるオブジェクトベースストレージシステム。 - 前記上位装置により要求された要求データに対応する読み出し対象が前記記憶装置において複数のブロックに分散されて記憶されているか否かを判断する第2判断部と、
前記第2判断部により前記読み出し対象が前記記憶装置において複数のブロックに分散されて記憶されていると判断された場合、前記複数のブロックを前記記憶装置から前記キャッシュメモリへ読み込むブロックとして選択する読み込みブロック選択部とを更に備える請求項1に記載のオブジェクトベースストレージシステム。 - 上位装置とデータの送受が行われるオブジェクトベースストレージシステムのキャッシュ制御装置において、
前記上位装置から受信した書き込みデータを記憶するキャッシュメモリと、
前記上位装置から書き込みデータを受信した場合に、前記書き込みデータをブロック単位で記憶する記憶装置の空きブロックのアドレスのうち前記書き込みデータの前記オブジェクトベースストレージシステムにおけるオブジェクト識別子と前記書き込みデータを記憶するのに要するアドレスを決定し、前記空きブロックのアドレスに対応付けられた前記キャッシュメモリのキャッシュブロックに前記書き込みデータを記憶させ、前記オブジェクト識別子と前記空きブロックのアドレスを対応付けた情報を制御情報記憶領域に記憶させる書き込み制御部と、
複数のキャッシュブロックの中から前記記憶装置に書き込むデータの候補である候補データを選択する候補データ選択部と、
前記キャッシュメモリの各キャッシュブロックのアドレスと前記記憶装置の各ブロックのアドレスを対応付けたキャッシュ情報と前記制御情報記憶領域に記録された情報に基づいて前記候補データと同一のオブジェクト識別子が他のキャッシュブロックに含まれるか否かを判断する第1判断部と、
前記第1判断部により前記候補データと同一のオブジェクト識別子が他のキャッシュブロックに含まれないと判断された場合に、前記候補データを前記記憶装置に書き込むブロックとして選択する書き込みブロック選択部と
を備えるキャッシュ制御装置。 - 上位装置とデータの送受が行われるオブジェクトベースストレージシステムにおけるキャッシュ制御装置のキャッシュ制御方法において、
前記上位装置から書き込みデータを受信した場合に、前記書き込みデータをブロック単位で記憶する記憶装置の空きブロックのアドレスのうち前記書き込みデータの前記オブジェクトベースストレージシステムにおけるオブジェクト識別子と前記書き込みデータを記憶するのに要するアドレスを決定し、前記空きブロックのアドレスに対応付けられたキャッシュメモリのキャッシュブロックに前記上位装置より受信した書き込みデータを記憶させ、前記オブジェクト識別子と前記空きブロックのアドレスを対応付けた情報を制御情報記憶領域に記憶させ、
複数のキャッシュブロックの中から前記記憶装置に書き込むデータの候補である候補データを選択し、
前記キャッシュメモリの各キャッシュブロックのアドレスと前記記憶装置の各ブロックのアドレスを対応付けたキャッシュ情報と前記制御情報記憶領域に記録された情報に基づいて前記候補データと同一のオブジェクト識別子が他のキャッシュブロックに含まれるか否かを判断し、
前記候補データと同一のオブジェクト識別子が他のキャッシュブロックに含まれないと判断した場合に、前記候補データを前記記憶装置に書き込むブロックとして選択することを特徴とするキャッシュ制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009192800A JP5104828B2 (ja) | 2009-08-24 | 2009-08-24 | オブジェクトベースストレージシステム、キャッシュ制御装置、キャッシュ制御方法 |
US12/861,813 US20110047332A1 (en) | 2009-08-24 | 2010-08-23 | Storage system, cache control device, and cache control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009192800A JP5104828B2 (ja) | 2009-08-24 | 2009-08-24 | オブジェクトベースストレージシステム、キャッシュ制御装置、キャッシュ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044056A JP2011044056A (ja) | 2011-03-03 |
JP5104828B2 true JP5104828B2 (ja) | 2012-12-19 |
Family
ID=43606210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009192800A Expired - Fee Related JP5104828B2 (ja) | 2009-08-24 | 2009-08-24 | オブジェクトベースストレージシステム、キャッシュ制御装置、キャッシュ制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110047332A1 (ja) |
JP (1) | JP5104828B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102030517B1 (ko) * | 2013-12-11 | 2019-10-10 | 인텔 코포레이션 | 분산 저장 시스템에서의 캐시 및 비-캐시 사용 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06208509A (ja) * | 1993-01-08 | 1994-07-26 | Fuji Xerox Co Ltd | ディスクキャッシュ制御装置 |
JPH08115169A (ja) * | 1994-10-14 | 1996-05-07 | Hitachi Ltd | ディスク制御装置 |
JP3612271B2 (ja) * | 2000-09-12 | 2005-01-19 | 株式会社東芝 | ファイルシステム |
US6813690B1 (en) * | 2001-06-12 | 2004-11-02 | Network Appliance, Inc. | Caching media data using content-sensitive identifiers |
US20070136726A1 (en) * | 2005-12-12 | 2007-06-14 | Freeland Gregory S | Tunable processor performance benchmarking |
US20070276989A1 (en) * | 2006-05-29 | 2007-11-29 | Sandisk Il Ltd. | Predictive data-loader |
JP2008146516A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | 記録装置のデータ先読み処理方法 |
US8156300B2 (en) * | 2008-11-18 | 2012-04-10 | Microsoft Corporation | Delete notifications for an entire storage volume |
-
2009
- 2009-08-24 JP JP2009192800A patent/JP5104828B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-23 US US12/861,813 patent/US20110047332A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110047332A1 (en) | 2011-02-24 |
JP2011044056A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10042779B2 (en) | Selective space reclamation of data storage memory employing heat and relocation metrics | |
EP3210121B1 (en) | Cache optimization technique for large working data sets | |
JP6267314B2 (ja) | キャッシュメモリの利用トレンドに基づく複数セットグループ内のウェイごとの動的パワー供給 | |
EP3414665B1 (en) | Profiling cache replacement | |
US8140759B2 (en) | Specifying an access hint for prefetching partial cache block data in a cache hierarchy | |
US20030212865A1 (en) | Method and apparatus for flushing write cache data | |
US6098153A (en) | Method and a system for determining an appropriate amount of data to cache | |
JP4451717B2 (ja) | 情報処理装置および情報処理方法 | |
CN104145252A (zh) | 两级高速缓存系统中的自适应高速缓存提升 | |
JP6711121B2 (ja) | 情報処理装置、キャッシュメモリ制御方法、およびキャッシュメモリ制御プログラム | |
JP2023507078A (ja) | プリフェッチレベルの降格 | |
WO2018004801A1 (en) | Multi-level system memory with near memory scrubbing based on predicted far memory idle time | |
JP2016133847A (ja) | ストレージ制御装置およびストレージ制御プログラム | |
Sun et al. | Co-active: A workload-aware collaborative cache management scheme for NVMe SSDs | |
EP3688597B1 (en) | Preemptive cache writeback with transaction support | |
JP5104828B2 (ja) | オブジェクトベースストレージシステム、キャッシュ制御装置、キャッシュ制御方法 | |
Xie et al. | Exploiting internal parallelism for address translation in solid-state drives | |
JPH05189316A (ja) | ディスクキャッシュ制御方法 | |
KR100981884B1 (ko) | 컴퓨터 저장장치에서의 프리페칭 데이터 관리 방법 | |
JP2008192020A (ja) | Raid制御装置及びその制御方法 | |
JP2004078755A (ja) | 情報処理システム | |
KR101976320B1 (ko) | 라스트 레벨 캐시 메모리 및 이의 데이터 관리 방법 | |
US8176254B2 (en) | Specifying an access hint for prefetching limited use data in a cache hierarchy | |
Woo et al. | FMMU: a hardware-accelerated flash map management unit for scalable performance of flash-based SSDs | |
JP2005166073A (ja) | 記憶装置の制御装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |