JP5104514B2 - パケット転送制御装置およびパケット転送制御方法 - Google Patents

パケット転送制御装置およびパケット転送制御方法 Download PDF

Info

Publication number
JP5104514B2
JP5104514B2 JP2008110208A JP2008110208A JP5104514B2 JP 5104514 B2 JP5104514 B2 JP 5104514B2 JP 2008110208 A JP2008110208 A JP 2008110208A JP 2008110208 A JP2008110208 A JP 2008110208A JP 5104514 B2 JP5104514 B2 JP 5104514B2
Authority
JP
Japan
Prior art keywords
comparison
information
packet
rule
transfer control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008110208A
Other languages
English (en)
Other versions
JP2009260879A (ja
Inventor
長武 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008110208A priority Critical patent/JP5104514B2/ja
Priority to EP08170595.6A priority patent/EP2112801B1/en
Priority to US12/330,108 priority patent/US7995579B2/en
Publication of JP2009260879A publication Critical patent/JP2009260879A/ja
Application granted granted Critical
Publication of JP5104514B2 publication Critical patent/JP5104514B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/24Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00Network architectures or network communication protocols for network security
    • H04L63/10Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • H04L63/101Access control lists [ACL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、パケット転送制御装置およびパケット転送制御方法に関する。
ネットワーク機器や、ネットワークに接続するコンピュータなどの装置は、一般的に、ネットワーク経由で行われる不正アクセスを防止することなどを目的として、アクセス制御リスト(ACL:Access Control List)を設定する(例えば、特許文献1など)。また、ネットワーク機器やコンピュータなどの装置は、通信内容に応じてパケットの転送先を変更することなどを目的として、アクセス制御リストを設定する。
例えば、図14に示すように、ネットワーク機器であるスイッチ(Switch)は、LAN(Local Area Network)に接続する受信ポート側にアクセス制御リストを設定する。この時、スイッチは、パターンに従って記述されたルールをアクセス制御リストに設定している。ここで、パターンとは、パケットに含まれる情報の内どの情報を比較対象として照合を行うかといった選択や、選択した比較対象をどのように組み合わせて照合を行うかといった組合せなどのことである。そして、スイッチは、スイッチに入力されたパケットに含まれる情報とルールとを比較することで、不正アクセスを防止したり、転送先のサーバ(Server)を変更する。なお、図14は、アクセス制御リストを説明するための図である。
装置にアクセス制御リストを実装する手法には、ソフトウェアによって実装する手法とハードウェアによって実装する手法とがあり、ハードウェアによって実装する手法の方が、高速な処理に適している。また、ハードウェアによって実装する手法には、図15に示すように、連想メモリ(CAM:Content Addressable Memory)による方式と、フリップフロップ(FF:Flip−Flop)回路による方式とがある。なお、図15は、従来技術を説明するための図である。
特開平11−88436号公報
ところで、上記した従来の技術では、回路規模の抑制と、多様かつ複雑なパターンによるアクセス制御とを両立して実現することができないという課題があった。すなわち、アクセス制御リストを設定する装置は、比較対象が多様であり、かつ、比較対象の組合せが複雑であるパターンによるアクセス制御を、高速に処理しなければならない。なぜならば、比較対象が限定され、また、比較対象の組合せが限定されるパターンによるアクセス制御では、アクセス制御の機能が制限されたり、上位プロセッサの処理が必要になるからである。
この点、連想メモリによる方式は、比較対象がメモリの幅で限定され、かつ、比較対象の組合せもメモリの幅で限定される(図15の(A)を参照)。このため、連想メモリによる方式は、多様かつ複雑なパターンによるアクセス制御を実現することができない。一方、フリップフロップ回路による方式は、比較対象や比較対象の組合せがメモリの幅で限定されることはない。しかしながら、比較対象の多様化は、比較器の数の拡大を招き、比較器の数の拡大は、ルールを記憶する記憶部の拡大を招く(図15の(B)を参照)。このため、フリップフロップ回路による方式は、多様かつ複雑なパターンによるアクセス制御を実現することはできても、回路規模の抑制を実現することができない。
そこで、本発明は、上記した従来の技術の課題を解決するためになされたものであり、回路規模の抑制と、多様かつ複雑なパターンによるアクセス制御とを両立して実現することが可能なパケット転送制御装置およびパケット転送制御方法を提供することを目的とする。
上記した課題を解決し、目的を達成するため、複数の比較部各々について、コードと当該コードの指定を受け付けた場合に当該比較部が比較すべき区分けとの対応づけを複数記憶するコード記憶部と、コードの指定を受け付けた場合に、後段の処理を行う比較部について前記コード記憶部にて当該コードに対応づけて記憶されている区分けに属する情報を、入力されたパケットに含まれる情報から選択する情報として設定し、パケットの入力を受け付けた場合に、当該パケットに含まれる情報から当該区分けに属する情報を選択する選択部各々と、前段の処理を行う前記選択部によって選択された情報と、当該情報の比較対象として設定された比較値とが一致するか否かの比較結果を出力する比較部各々と、前記比較部全てによって比較結果各々が出力されると、入力されたパケットが、所定の区分けに属する情報と比較値とが一致するか否かを示す一致関係を区分け各々に関する論理積で設定した複数のルールの内、いずれのルールに該当するパケットであるかを検索し、検索したルールを識別する識別情報を出力するルール検索部と、前記ルール検索部によって出力された識別情報に基づいて、前記パケットの転送を制御する転送制御部と、を備える。
回路規模の抑制と、多様かつ複雑なパターンによるアクセス制御とを両立して実現することが可能になる。
以下に添付図面を参照して、本発明に係るパケット転送制御装置およびパケット転送制御方法の実施例を詳細に説明する。なお、以下では、まず、実施例1に係るパケット転送制御装置の概要を説明し、続いて、実施例1に係るパケット転送制御装置の構成、処理の手順および効果を説明する。その後、他の実施例として、実施例2および実施例3に係るパケット転送制御装置を説明する。
[実施例1に係るパケット転送制御装置の概要]
まず、図1を用いて、実施例1に係るパケット転送制御装置の概要を説明する。図1は、実施例1に係るパケット転送制御装置の概要を説明するための図である。
一般的に、パケット転送制御装置は、ルールテーブルとアクションリスト(図示を省略)とを予め記憶している。ルールテーブルとは、例えば、「送信先アドレスが『192.168.170.0』であるパケット」というルールを設定したものである。また、アクションリストとは、例えば、「パケットを転送せずに廃棄する」というアクションを設定したものである。パケット転送制御装置は、ルールテーブルとアクションリストとを対応づけて記憶することで、例えば、「入力されたパケットの送信アドレスが『192.168.170.0』である場合には、パケットを転送せずに廃棄する」というポリシーを記憶することになる。
簡単に説明すると、まず、パケット転送制御装置は、パケットの入力を受け付けると、パケットから情報を抽出し、抽出した情報を用いてルールを検索する。例えば、パケット転送制御装置は、パケットの入力を受け付けると、パケットから送信先アドレス情報『192.168.170.0』を抽出し、抽出した送信先アドレス情報『192.168.170.0』を用いてルールを検索する。そして、パケット転送制御装置は、検索したルールに対応づけて記憶されているアクションに従って、パケットの転送を制御する。例えば、パケット転送制御装置は、アクション「パケットを転送せずに廃棄する」を検索し、パケットを廃棄する。
ところで、パケット転送制御装置は、上記した一連の処理を高速に処理しなければならない。具体的には、パケット転送制御装置は、パケットから情報を抽出し、抽出した情報を用いてルールを検索する処理を、高速に処理しなければならない。このため、実施例1に係るパケット転送制御装置は、図1に示すように、パケットから情報を抽出し、抽出した情報を用いてルールを検索する処理を、ハードウェアによって実装している。
まず、図1に示すように、実施例1に係るパケット転送制御装置は、ルール番号(1〜d)で識別されるルールを予め記憶している。また、実施例1におけるルールは、図1に示すように、『M』、『U』および『D.C』の3値で設定される。『M』は、『Match』のことであり、『一致』を意味する。『U』は、『Unmatch』のことであり、『不一致』を意味する。『D.C』は、『Don’t Care』のことであり、『無視』を意味する。実施例1に係るパケット転送制御装置は、2ビットを用いて3値を記述することで、ルールを設定する。また、パケット転送制御装置は、3値の論理積でルールを設定する。
次に、図1に示すように、実施例1に係るパケット転送制御装置は、ルールに設定されている3値各々を、比較器各々から出力された比較結果各々と比較することで、ルールを検索する。ここで、比較器各々は、入力されたパケットから所定の区分けに属する情報として選択された情報と、情報の比較対象として設定された比較値とが一致するか否かの比較結果(『M』もしくは『U』)を出力するものである。言い換えると、ルールは、比較器各々に設定された比較値各々の選択や組合せのパターンに従って記述されるものである。
そうであるとすると、実施例1に係るパケット転送制御装置において、多様かつ複雑なパターンによるアクセス制御をどのように実現するかという点は、比較器各々をどのように実装するかという点に関連してくる。ここで、多様かつ複雑なパターンによるアクセス制御を実現するとは、パケットに含まれる情報の内どの情報を比較対象として照合を行うかといった選択や、選択した比較対象をどのように組み合わせて照合を行うかといった組合せなどが、多様かつ複雑な場合であっても、パターンに従ったルールを記述できることを意味する。
ここで、例えば、パケット転送制御装置は、比較器の数を拡大する手法によって、多様かつ複雑なパターンによるアクセス制御を実現することも可能である。比較器の数を拡大する手法によれば、比較対象の選択を多様にすることができ、また、比較対象の組合せも複雑にすることができるからである。しかしながら、比較器の数の拡大は、回路規模を拡大することに他ならない。結局、比較器の数を拡大する手法では、多様かつ複雑なパターンによるアクセス制御を実現することはできても、回路規模の抑制を実現することはできない。
このため、実施例1に係るパケット転送制御装置は、図1に示すように、比較器の前段にセレクタを備えることで、回路規模の抑制と、多様かつ複雑なパターンによるアクセス制御とを両立して実現する。
具体的に説明すると、まず、実施例1に係るパケット転送制御装置は、複数の比較器各々について、コードと、コードの指定を受け付けた場合に比較器が比較すべき区分けとの対応づけを、複数記憶している(図1において図示を省略)。このため、セレクタ各々は、コードの指定を受け付けた場合に、指定を受け付けたコードに対応づけて後段の処理を行う比較器について記憶されている区分けに属する情報を、入力されたパケットに含まれる情報から選択する情報として設定する。そして、セレクタ各々は、パケットの入力を受け付けた場合に、パケットに含まれる情報から、設定した区分けに属する情報を選択する。
例えば、図1に示すように、セレクタ1は、コード1の指定を受け付けた場合に、コード1に対応づけて比較器1について記憶されている区分けに属する情報を、入力されたパケットに含まれる情報(W1、W2、W3、・・・、W1+k)から選択する情報として設定する。そして、セレクタ1は、設定した区分けに属する情報を選択し、検索ワード1を出力する。
一方、比較器各々は、前段の処理を行うセレクタによって選択された情報と、情報の比較対象として設定された比較値とが一致するか否かの比較結果を出力する。例えば、図1に示すように、比較器1は、セレクタ1によって選択された検索ワード1と、比較値1とが一致するか否かの比較結果として、キー1(『M』もしくは『U』)を出力する。
その後、実施例1に係るパケット転送制御装置は、比較器全てによって比較結果各々が出力されると、入力されたパケットが、複数のルールの内いずれのルールに該当するパケットであるかを検索し、検索したルールを識別するルール番号を出力する。
このように、実施例1に係るパケット転送制御装置は、比較器の前段にセレクタを備え、コードの指定を受け付けるだけで、セレクタが選択する情報を変更し、比較器が比較する比較対象を変更する。言い換えると、実施例1に係るパケット転送制御装置は、コードの指定を受け付けるだけで、単一の比較器によってコード数分の複数の比較対象と比較することを可能にし、比較対象が多様であるパターンによるアクセス制御を実現する。また、実施例1に係るパケット転送制御装置は、このような比較器を並列して備えることで、比較対象の組合せが複雑であるパターンによるアクセス制御を実現する。こうして、実施例1に係るパケット転送制御装置は、回路規模の抑制と、多様かつ複雑なパターンによるアクセス制御とを両立して実現するのである。
[実施例1に係るパケット転送制御装置の構成]
次に、図2および図3を用いて、実施例1に係るパケット転送制御装置の構成を説明する。図2は、実施例1に係るパケット転送制御装置の構成を示すブロック図であり、図3は、実施例1におけるコード記憶部を説明するための図である。
パケット転送制御装置10は、図2に示すように、特に、受信ポート11と、送信ポート12と、アクセス制御リスト部100と、スイッチ部200とを備える。
受信ポート11は、パケットを受信する。送信ポート12は、パケットを送信する。スイッチ部200は、アクセス制御リスト部100からアクションを伝達されると、伝達されたアクションに従ってパケットの転送を制御し、送信ポート12に送出したり、廃棄する。
アクセス制御リスト部100は、図2に示すように、特に、パケット情報抽出部110と、キー生成部120と、ルール検索部130と、アクション検索部140とを備える。
パケット情報抽出部110は、パケットに含まれる情報を抽出する。具体的には、パケット情報抽出部110は、受信ポート11からパケットの入力を受け付けると、パケットから、パケットに含まれる情報を抽出し、キー生成部120に伝達する。
キー生成部120は、ルールを検索するためのキーを生成し、図2に示すように、特に、コード記憶部121と、セレクタ122と、比較器123とを備える。
コード記憶部121は、比較器123各々について、コードと、コードの指定を受け付けた場合に比較器123が比較すべき区分けとの対応づけを、複数記憶する。例えば、コード記憶部121は、図3に示すような情報を記憶する。例えば、コード記憶部121は、『比較器1』について、コード『1』と区分け『DA[15:0]』(DA:Destination Address)との対応づけを記憶する。
セレクタ122は、コードの指定を受け付けた場合に、後段の処理を行う比較器123についてコード記憶部121を検索する。そして、セレクタ122は、指定を受け付けたコードに対応づけて記憶されている区分けに属する情報を、入力されたパケットに含まれる情報から選択する情報として設定する。また、セレクタ122は、パケットの入力を受け付けた場合に、パケットに含まれる情報から、設定した区分けに属する情報を選択し、検索ワードとして出力する。
例えば、セレクタ122は、コード『1』の指定を受け付けた場合に、後段の処理を行う比較器123についてコード記憶部121を検索し、『DA[15:0]』を、入力されたパケットに含まれる情報から選択する情報として設定する。また、セレクタ122は、パケットの入力を受け付けた場合に、パケットに含まれる情報から、『DA[15:0]』に属する情報を選択する。すなわち、セレクタ122は、パケットに含まれる情報の内、送信先アドレスの0ビット目から15ビット目を選択し、検索ワードとして出力する。
比較器123は、前段の処理を行うセレクタ122によって選択された情報と、情報の比較対象として設定された比較値とが一致するか否かを比較し、比較結果をキーとして出力する。例えば、比較器123は、セレクタ122によって選択された送信先アドレスと、比較値(特定の送信先アドレスの値)とが一致するか否かを比較し、『M』もしくは『U』のキーを出力する。
ルール検索部130は、キーを用いてルールを検索する。具体的には、ルール検索部130は、図2に示すように、ルール記憶部131を備える。ルール記憶部131は、例えば、図1に示すようなルールを記憶する。すなわち、ルールは、所定の区分けに属する情報と比較値とが一致するか否かを示す一致関係を、区分け各々に関する論理積で設定したものである。
また、ルール検索部130は、比較器123全てによって比較結果各々が出力されると、入力されたパケットが、ルール記憶部131が記憶する複数のルールの内いずれのルールに該当するパケットであるかを検索する。この結果、ルール検索部130は、全ての比較結果が等しいルール、もしくは、『Don’t Care』の論理積で記述されたルールを検索することになる。そして、ルール検索部130は、検索したルールを識別するルール番号を出力する。
アクション検索部140は、ルール番号を用いてアクションを検索する。具体的には、アクション検索部140は、図2に示すように、アクション記憶部141を備える。アクション記憶部141は、例えば、ルール番号と、「パケットを転送せずに廃棄する」といったアクションとの対応づけを、複数記憶する。
また、アクション検索部140は、ルール検索部130によってルール番号が出力されると、出力されたルール番号を用いてアクション記憶部141を検索し、ルール番号に対応づけて記憶されているアクションを取得する。そして、アクション検索部140は、取得したアクションを、スイッチ部200に伝達する。
[実施例1に係るパケット転送制御装置による処理の手順]
続いて、図4〜図8を用いて、実施例1に係るパケット転送制御装置による処理の手順を説明する。図4は、セレクタ設定処理の手順を示すフローチャートである。図5は、比較器設定処理の手順を示すフローチャートである。図6は、パケット転送制御処理の手順(全体)を示すフローチャートである。図7は、キー生成処理の手順を示すフローチャートである。図8は、ルール検索処理の手順を示すフローチャートである。
[セレクタ設定処理(図4)]
まず、キー生成部120は、全てのセレクタ122について設定を終了したか否かを判定する(ステップS101)。終了したと判定した場合には(ステップS101肯定)、キー生成部120は、処理を終了する。
一方、全てのセレクタ122について設定を終了していないと判定した場合には(ステップS101否定)、キー生成部120は、次に、コードの指定を受け付けた否かを判定する(ステップS102)。受け付けていないと判定した場合には(ステップS102否定)、キー生成部120は、コードの指定を待機する。
一方、受け付けたと判定した場合には(ステップS102肯定)、キー生成部120は、指定を受け付けたコードに対応する区分けを検索する(ステップS103)。具体的には、キー生成部120は、指定を受け付けたコードを用いてコード記憶部121を検索し、指定を受け付けたコードに対応づけて記憶されている区分けを検索する。
そして、キー生成部120は、検索した区分けに属する情報を、選択する情報としてセレクタ122に設定する(ステップS104)。その後、キー生成部120は、全てのセレクタ122について設定を終了したか否かを判定する処理に戻る。
[比較器設定処理(図5)]
まず、キー生成部120は、全ての比較器123について設定を終了したか否かを判定する(ステップS201)。終了したと判定した場合には(ステップS201肯定)、キー生成部120は、処理を終了する。
一方、全ての比較器123について設定を終了していないと判定した場合には(ステップS201否定)、キー生成部120は、次に、比較値の指定を受け付けたか否かを判定する(ステップS202)。受け付けていないと判定した場合には(ステップS202否定)、キー生成部120は、比較値の指定を待機する。
一方、受け付けたと判定した場合には(ステップS202肯定)、キー生成部120は、指定を受け付けた比較値を比較器123に設定する(ステップS203)。その後、キー生成部120は、全ての比較器123について設定を終了したか否かを判定する処理に戻る。
[パケット転送制御処理(図6)]
まず、パケット情報抽出部110は、受信ポート11にてパケットを受信したか否かを判定する(ステップS301)。パケットを受信していないと判定した場合には(ステップS301否定)、パケット情報抽出部110は、パケットの受信を待機する。
一方、パケットを受信したと判定した場合には(ステップS301肯定)、パケット情報抽出部110は、入力されたパケットから情報を抽出し、キー生成部120に伝達する(ステップS302)。
次に、キー生成部120が、キーを生成してルール検索部130に伝達し(ステップS303)、続いて、ルール検索部130が、キーを用いてルール記憶部131を検索し、検索したルールのルール番号をアクション検索部140に伝達する(ステップS304)。
その後、アクション検索部140が、ルール番号を用いてアクション記憶部141を検索し、検索したアクションをスイッチ部200に伝達する(ステップS305)。
すると、スイッチ部200が、伝達されたアクションに従って、パケットの転送を制御する。例えば、スイッチ部200は、パケットをスイッチし(ステップS306)、送信ポート12からパケットを送信するなどする(ステップS307)。
[キー生成処理(図7)]
まず、キー生成部120は、全ての比較器123についてキーを生成したか否かを判定する(ステップS303−1)。キーを生成したと判定した場合には(ステップS303−1肯定)、キー生成部120は、処理を終了する。
一方、キーを生成していないと判定した場合には(ステップS303−1否定)、キー生成部120は、パケットに含まれる情報から、セレクタ122に設定された情報を選択する(ステップS303−2)。
続いて、キー生成部120は、選択した情報と、比較器123に設定された比較値とが一致するか否かを比較する(ステップS303−3)。
そして、キー生成部120は、比較結果からキーを生成し、出力する(ステップS303−4)。その後、キー生成部120は、全ての比較器123についてキーを生成したか否かを判定する処理に戻る。
[ルール検索処理(図8)]
まず、ルール検索部130は、ルール記憶部131に記憶されている先頭のルールをE(エントリ)に格納する(ステップS304−1)。
次に、ルール検索部130は、Eに格納されているルールと、全ての比較器123にて生成されたキーとを照合する(ステップS304−2)。
続いて、ルール検索部130は、該当するルールであったか否かを判定し(ステップS304−3)、該当するルールであったと判定した場合には(ステップS304−3肯定)、ルールを識別するルール番号を出力し(ステップS304−6)、処理を終了する。
一方、該当するルールではないと判定した場合には(ステップS304−3否定)、ルール検索部130は、全てのルールについて照合したか否かを判定する(ステップS304−4)。そして、ルール検索部130は、全てのルールについて照合したと判定した場合には(ステップS304−4肯定)、「該当ルールなし」を出力して(ステップS304−7)、処理を終了する。
一方、全てのルールについて照合していないと判定した場合には(ステップS304−4否定)、ルール検索部130は、次のルールをEに格納し(ステップS304−5)、Eに格納されているルールとキーとを照合する処理に戻る。
[実施例1の効果]
上記してきたように、実施例1によれば、パケット転送制御装置は、複数の比較器各々について、コードと当該コードの指定を受け付けた場合に当該比較器が比較すべき区分けとの対応づけを複数記憶する。また、セレクタ各々は、受け付けたコードに対応づけて記憶されている区分けに属する情報を、パケットから選択する情報として設定する。そして、セレクタ各々は、パケットの入力を受け付けた場合に設定した情報を選択する。そして、比較器各々は、セレクタ各々によって選択された情報と比較値とが一致するか否かの比較結果を出力する。続いて、ルール検索部は、比較器全てによって比較結果各々が出力されると、パケットが、複数のルールの内いずれのルールに該当するパケットであるかを検索し、ルール番号を出力する。
このようなことから、実施例1に係るパケット転送制御装置は、比較器の前段にセレクタを備え、コードの指定を受け付けるだけで、セレクタが選択する情報を変更し、比較器が比較する比較対象を変更する。言い換えると、実施例1に係るパケット転送制御装置は、コードの指定を受け付けるだけで、単一の比較器によってコード数分の複数の比較対象と比較することを可能にし、比較対象が多様であるパターンによるアクセス制御を実現する。また、実施例1に係るパケット転送制御装置は、このような比較器を並列して備えることで、比較対象の組合せが複雑であるパターンによるアクセス制御を実現する。こうして、実施例1に係るパケット転送制御装置は、回路規模の抑制と、多様かつ複雑なパターンによるアクセス制御とを両立して実現する。
すなわち、実施例1によれば、フリップフロップ回路による方式であることから、高速処理が可能になる。また、実施例1によれば、コード選択方式であることから、多様なパターン表現と同時に回路規模を「1/コード数」に圧縮することが可能になる。また、実施例1によれば、キーの組合せによってルール検索を行うことから、ルールテーブル幅の分だけ複雑なパターンを照合することが可能になる。
さて、実施例1に係るパケット転送制御装置は、ルール記憶部131に記憶するルールが、『M』、『U』および『D.C』の3値で設定されることを想定するものであった。このため、実施例1に係るパケット転送制御装置は、2ビットを用いて3値を記述することで、ルールを設定していた。この点、実施例2に係るパケット転送制御装置は、1ビットを用いて2値(『M』および『D.C』)を記述することでルールを設定し、ルール記憶部131の規模を半分にしようとするものである。以下、実施例2に係るパケット転送制御装置の概要、処理の手順を順に説明する。
[実施例2に係るパケット転送制御装置の概要]
まず、図9を用いて、実施例2に係るパケット転送制御装置の概要を説明する。図9は、実施例2に係るパケット転送制御装置の概要を説明するための図である。
図9に示すように、実施例2に係るパケット転送制御装置は、比較器が反転指示を受け付けている点、および、ルールが『M』および『D.C』のみで記述されている点で、実施例1に係るパケット転送制御装置(図1を参照)と異なる。なお、図9においては、説明の便宜上から、比較器全てが反転指示を受け付けているように表現されているが、これに限られるものではない。パケット転送制御装置は、パターンやルールの設定などに伴い、反転指示を比較器に適宜設定する。
ここで、実施例2における比較器は、比較器において出力する比較結果を反転させる指示を受け付けた場合に、比較結果を反転してから出力する。具体的には、比較器は、セレクタによって選択された情報と比較値との比較結果が一致する(『M』)との比較結果である場合には、一致しない(『U』)との比較結果に反転してから、キーを出力する。また、比較器は、セレクタによって選択された情報と比較値との比較結果が一致しない(『U』)との比較結果である場合には、一致する(『M』)との比較結果に反転してから、キーを出力する。
技術的な意義は、次の点にある。例えば、パケット転送制御装置が、「入力されたパケットの送信先アドレスが『A』でない場合には、パケットを転送せずに廃棄する」という制御を行うとする。実施例1に係るパケット転送制御装置であれば、セレクタが、パケットに含まれる情報から送信先アドレスを選択し、比較器が、選択した送信先アドレスと比較値『A』とを比較し、『M』もしくは『U』の比較結果を出力する。また、実施例1に係るパケット転送制御装置であれば、ルール記憶部131は、比較器(比較値『A』)に対応する一致関係が『U』と記述されているルールを記憶する。こうして、実施例1に係るパケット転送制御装置は、比較器(比較値『A』)から出力された比較結果が『U』である場合に、比較値『A』と比較する比較器に対応する一致関係が『U』と記述されているルールを検索する。すなわち、実施例1に係るパケット転送制御装置は、一致関係が『U』と記述されているルールを検索することで、ルール「入力されたパケットの送信先アドレスが『A』でない場合」を検索する。
これに対し、実施例2に係るパケット転送制御装置は、実施例1と同様、セレクタが、パケットに含まれる情報から送信先アドレスを選択し、比較器が、選択した送信先アドレスと比較値『A』とを比較し、『M』もしくは『U』の比較結果を判定するが、さらに、比較結果を反転してから出力する。すなわち、セレクタが選択した送信先アドレスが『A』でない場合、比較器は、『U』の比較結果を一旦判定し、さらに、比較結果を『M』に反転してから出力する。
また、実施例2に係るパケット転送制御装置は、実施例1と異なり、比較器(比較値『A』)に対応する一致関係が『M』と記述されているルールをルール記憶部131に記憶する。すると、実施例2に係るパケット転送制御装置は、比較器(比較値『A』)から出力された比較結果が『M』である場合に、比較値『A』と比較する比較器に対応する一致関係が『M』と記述されているルールを検索する。この時、「比較器(比較値『A』)から出力された比較結果が『M』である場合」とは、「セレクタが選択した送信先アドレスが『A』でない場合」である。すなわち、実施例2に係るパケット転送制御装置は、一致関係が『M』と記述されているルールを検索することで、ルール「入力されたパケットの送信先アドレスが『A』でない場合」を検索したことになる。
このように、実施例2に係るパケット転送制御装置は、比較器が反転指示を受け付け、比較結果を反転してから出力することで、ルールを2値(『M』および『D.C』)で記述することを可能にしている。この結果、パケット転送制御装置は、1ビットを用いれば2値を記述することができるので、実施例1におけるルール記憶部131と比較して、ルール記憶部131の規模を半分にすることが可能になる。
[実施例2に係るパケット転送制御装置による処理の手順]
図10を用いて、実施例2におけるキー生成処理の手順を説明する。図10は、実施例2におけるキー生成処理の手順を示すフローチャートである。
図10に示すように、実施例2におけるキー生成処理は、実施例1と同様、まず、キー生成部120が、全ての比較器123についてキーを生成したか否かを判定する(ステップS401)。キーを生成していないと判定した場合には(ステップS401否定)、実施例1と同様、キー生成部120は、パケットに含まれる情報から、セレクタ122に設定された情報を選択する(ステップS402)。続いて、実施例1と同様、キー生成部120は、選択した情報と、比較器123に設定された比較値とが一致するか否かを比較する(ステップS403)。
次に、実施例1と異なり、実施例2におけるキー生成部120は、反転指示を受け付けているか否かを判定する(ステップS404)。反転指示を受け付けていると判定した場合には(ステップS404肯定)、キー生成部120は、比較結果を反転(単一論理反転)し(ステップS405)、反転した比較結果からキーを生成し、出力する(ステップS406)。ここで、単一論理反転とは、単一の比較器について論理反転することを意味する。
一方、反転指示を受け付けていないと判定した場合には(ステップS404否定)、キー生成部120は、そのまま比較結果からキーを生成し、出力する(ステップS406)。その後、キー生成部120は、実施例1と同様、全ての比較器123についてキーを生成したか否かを判定する処理に戻る。
[実施例2の効果]
上記してきたように、実施例2によれば、比較器各々は、比較器において出力する比較結果を反転させる指示を受け付けた場合に、選択された情報と比較値との比較結果が一致するとの比較結果を一致しないとの比較結果に反転してから出力する。また、選択された情報と比較値との比較結果が一致しないとの比較結果を一致するとの比較結果に反転してから出力する。
このようなことから、実施例2に係るパケット転送制御装置は、比較器が反転指示を受け付け、比較結果を反転してから出力することで、ルールを2値(『M』および『D.C』)で記述することを可能にしている。この結果、パケット転送制御装置は、1ビットを用いれば2値を記述することができるので、実施例1におけるルール記憶部と比較して、ルール記憶部の規模を半分にすることが可能になる。
さて、実施例3に係るパケット転送制御装置は、さらに、複数の比較器についてまとめて論理反転を行う機能を備えることで、ルール記憶部131に記憶するルールのエントリ消費を削減しようとするものである。以下、実施例3に係るパケット転送制御装置の概要、処理の手順を順に説明する。
[実施例3に係るパケット転送制御装置の概要]
まず、図11および図12を用いて、実施例3に係るパケット転送制御装置の概要を説明する。図11は、実施例3に係るパケット転送制御装置の概要を説明するための図であり、図12は、複数論理反転を説明するための図である。
図11に示すように、実施例3に係るパケット転送制御装置は、複数の比較器の出力に対し複数論理反転を行い、複数論理反転後の出力をキーとして出力している点が、実施例2に係るパケット転送制御装置と異なる。なお、図11においては、説明の便宜上から、比較器全てが複数論理反転指示を受け付けているように表現されているが、これに限られるものではない。パケット転送制御装置は、パターンの記述やルールの設定などに伴い、複数論理反転指示を全部または一部の比較器に適宜設定する。
実施例3に係るパケット転送制御装置は、所定の区分けに属する情報と比較値とが一致することを示す肯定の一致関係が複数の区分けに関して論理積の関係にあり、かつ、論理積の関係全体を否定する否定論理積をルールとして設定しなければならないとする。例えば、パケット転送制御装置が、「『AかつBかつC』の否定」をルールとして設定しなければならないとする。
まず、複数論理反転の機能を有しない実施例2に係るパケット転送制御装置が、「『AかつBかつC』の否定」をルールとして設定する場合について説明する。「『AかつBかつC』の否定」のルールは、展開すると、「『Aの否定』または『Bの否定』または『Cの否定』」となる。また、実施例2における比較器各々が、単一論理反転指示を受け付けているとすると、「『AかつBかつC』の否定」のルールは、「『Aの肯定』または『Bの肯定』または『Cの肯定』」となる。すなわち、「『AかつBかつC』の否定」のルールは、図12に示すように、「1000」または「0100」または「0010」と、3つのエントリとして記述される。
これに対し、実施例3に係るパケット転送制御装置は、「『AかつBかつC』の否定」のルールを、図12に示すように、「1110」の1つのエントリとして記述することができる。なぜならば、実施例3に係るパケット転送制御装置は、キー生成部120の後段(ルール検索部130の前段)に、複数論理反転部を備えるからである。
複数論理反転部は、複数論理反転の対象である比較器全てによって比較結果各々が出力されると、出力された比較結果各々のビット列を、肯定の一致関係の区分けのみが1のビットであり他の区分けが0のビットであるビット列を用いて変換する。例えば、複数論理反転部は、A、B、Cの区分けのみが1のビットでありDの区分けが0のビットである「1110」を用いて変換する。そして、複数論理反転部は、以下に示すアルゴリズムを用いることで、比較結果各々の肯定の一致関係の区分け全てが1のビットである場合にのみ、区分け全てが0のビットであるビット列を出力する。また、複数論理反転部は、その他の場合に、区分け全てが1のビットであるビット列を出力する。例えば、複数論理反転部は、比較器各々の比較結果が「111x」である場合にのみ、「000x」を出力し、それ以外の比較結果の場合には、「111x」を出力する。
Figure 0005104514
結果として、「1110」と記述されているルールは、比較結果が「111x」である場合以外は、全て該当することになる。比較結果が「111x」である場合とは、「AかつBかつC」の場合である。すなわち、「1110」と記述されているルールは、「『AかつBかつC』の否定」のルールを記述していることになる。以下に、具体例を示す。
Figure 0005104514
比較値『A』と比較する比較器の比較結果が『1(Aである)』であり、比較器『B』と比較する比較器の比較結果が『1(Bである)』であり、比較器『C』と比較する比較器の比較結果が『0(Cでない)』とする。キーベクタは、『K=110x』となる。また、反転ベクタは、『N=1110』である。
上記したアルゴリズムに、『K=110x』と『N=1110』とを代入すると、『L』は、『N=1110』と『notK=001x』との論理積『001x』のORリダクションであるので、『1』となる。すると、『K´』は、まず、『notN=0001』と『K=110x』との論理積『000x』であり、これと『N=1110』とのORは、『111x』となる。他の値についても同様に、比較結果が「111x」である場合にのみ、「000x」を出力し、それ以外の比較結果の場合には、「111x」を出力する。
なお、複数論理反転部は、例えば、コード記憶部に記憶されている単一論理反転指示を参照することで、該当する比較器からの比較結果について複数論理反転を行うことができる。例えば、コード記憶部が、比較器1と比較器2とに対して、「Neg」を記憶する。すると、複数論理反転部は、コード記憶部を参照することで、「Neg」が設定されている比較器1と比較器2とについて、複数論理反転を行う。
[実施例3に係るパケット転送制御装置による処理の手順]
図13を用いて、実施例3におけるキー生成処理の手順を説明する。図13は、実施例3におけるキー生成処理の手順を示すフローチャートである。
図13に示すように、実施例3におけるキー生成処理は、実施例2と同様、ステップ501〜ステップS506の処理を行うが、ステップS506においてはキーを出力しない。その後、ステップS501において、全ての比較器についてキーを生成したと判定した場合に(ステップS501肯定)、複数論理反転部が複数論理反転を行い(ステップS507)、キーを出力して(ステップS508)、処理を終了する。
[実施例3の効果]
上記してきたように、実施例3によれば、パケット転送制御装置は、論理積の関係全体を否定する否定論理積をルールとして設定すべき場合に、複数の区分け各々が1のビットである1つのルールを、ルールとして設定する。また、パケット転送制御装置は、比較器全てによって出力された比較結果各々について複数論理反転させる指示を受け付けた場合に、比較結果各々が出力されると、複数論理反転する。具体的には、パケット転送制御装置は、出力された比較結果各々の複数の区分け全てが1のビットである場合にのみ複数の区分け全てが0のビットであるビット列を出力し、他の場合には複数の区分け全てが1のビットであるビット列を出力する。そして、ルール検索部は、複数論理反転部によって出力されたビット列に基づいてルールを検索し、ルール番号を出力する。
このようなことから、実施例3によれば、単一論理反転のみでは増加するルールテーブル消費を抑制することが可能になる。すなわち、キー数Nの論理反転を単純に照合すると、ルールテーブルエントリをN個消費するが、複数論理反転によってエントリ消費量を1とすることが可能になる。また、単一論理反転および複数論理反転の同時適用により、複数のルールテーブルエントリが必要であったOR条件を、単一のエントリで表現することが可能になる。
[他の実施例]
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。
[システム構成等]
上記の実施例1〜実施例3においては、パケット転送制御装置が、アクセス制御リストを受信ポート側に設定する手法を説明したが、本発明はこれに限られるものではなく、送信ポート側に設定する手法にも、同様に適用することができる。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
なお、本実施例で説明したパケット転送制御方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク(FD)、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
実施例1に係るパケット転送制御装置の概要を説明するための図である。 実施例1に係るパケット転送制御装置の構成を示すブロック図である。 コード記憶部を説明するための図である。 セレクタ設定処理の手順を示すフローチャートである。 比較器設定処理の手順を示すフローチャートである。 パケット転送制御処理の手順(全体)を示すフローチャートである。 キー生成処理の手順を示すフローチャートである。 ルール検索処理の手順を示すフローチャートである。 実施例2に係るパケット転送制御装置の概要を説明するための図である。 実施例2におけるキー生成処理の手順を示すフローチャートである。 実施例3に係るパケット転送制御装置の概要を説明するための図である。 複数論理反転を説明するための図である。 実施例3におけるキー生成処理の手順を示すフローチャートである。 アクセス制御リストを説明するための図である。 従来技術を説明するための図である。
符号の説明
10 パケット転送制御装置
11 受信ポート
12 送信ポート
100 アクセス制御リスト部
110 パケット情報抽出部
120 キー生成部
121 コード記憶部
122 セレクタ
123 比較器
130 ルール検索部
131 ルール記憶部
140 アクション検索部
141 アクション記憶部
200 スイッチ部

Claims (3)

  1. 入力されたパケットに含まれる情報から所定の区分けに属する情報として選択された情報と、当該区分けに属する情報の比較対象として設定された比較値とが一致するか否かの比較結果を出力する複数の比較部各々について、コードと当該コードの指定を受け付けた場合に当該比較部がパケットに含まれる情報の内どの部位を比較対象として選択すべきかを示す区分けとの対応づけを複数記憶するコード記憶部と、
    コードの指定を受け付けた場合に、後段の処理を行う比較部について前記コード記憶部にて当該コードに対応づけて記憶されている区分けに属する情報を、入力されたパケットに含まれる情報から選択する情報として設定し、パケットの入力を受け付けた場合に、当該パケットに含まれる情報から当該区分けに属する情報を選択する選択部各々と、
    前段の処理を行う前記選択部によって選択された情報と、当該情報の比較対象として設定された比較値とが一致するか否かの比較結果を出力する比較部各々と、
    前記比較部全てによって比較結果各々が出力されると、入力されたパケットが、所定の区分けに属する情報と比較値とが一致するか否かを示す一致関係を区分け各々に関する論理積で設定した複数のルールの内、いずれのルールに該当するパケットであるかを検索し、検索したルールを識別する識別情報を出力するルール検索部と、
    前記ルール検索部によって出力された識別情報に基づいて、前記入力されたパケットの転送を制御する転送制御部と、
    を備え、前記比較部各々は、当該比較部において出力する比較結果を反転させる指示を受け付けた場合に、前記選択された情報と前記比較値との比較結果が一致するとの比較結果を一致しないとの比較結果に反転してから出力し、前記選択された情報と前記比較値との比較結果が一致しないとの比較結果を一致するとの比較結果に反転してから出力することを特徴とするパケット転送制御装置。
  2. 前記パケット転送制御装置は、所定の区分けに属する情報と比較値とが一致することを示す肯定の一致関係が複数の区分けに関して論理積の関係にあり、かつ、当該論理積の関係全体を否定する否定論理積を前記ルールとして設定すべき場合に、当該複数の区分け各々が1のビットである1つのルールを、前記ルールとして設定するものであって、
    前記比較部全てによって出力された比較結果各々について複数論理反転させる指示を受け付けた場合に、当該比較結果各々が出力されると、出力された当該比較結果各々の前記複数の区分け全てが1のビットである場合にのみ当該複数の区分け全てが0のビットであるビット列を出力し、他の場合には当該複数の区分け全てが1のビットであるビット列を出力する複数論理反転部をさらに備え、
    前記ルール検索部は、前記複数論理反転部によって出力されたビット列に基づいて前記ルールを検索し、前記識別情報を出力することを特徴とする請求項1に記載のパケット転送制御装置。
  3. コードの指定を受け付けた場合に、入力されたパケットに含まれる情報から所定の区分けに属する情報として選択された情報と当該区分けに属する情報の比較対象として設定された比較値とが一致するか否かの比較結果を出力する複数の比較工程各々について、コードと当該コードの指定を受け付けた場合に当該比較工程がパケットに含まれる情報の内どの部位を比較対象として選択すべきかを示す区分けとの対応づけを複数記憶するコード記憶部から、後段の処理を行う比較工程について当該コードに対応づけて記憶されている区分けに属する情報を検索し、検索した情報を、入力されたパケットに含まれる情報から選択する情報として設定し、パケットの入力を受け付けた場合に、当該パケットに含まれる情報から当該区分けに属する情報を選択する選択工程各々と、
    前段の処理を行う前記選択工程によって選択された情報と、当該情報の比較対象として設定された比較値とが一致するか否かの比較結果を出力する比較工程各々と、
    前記比較工程全てによって比較結果各々が出力されると、入力されたパケットが、所定の区分けに属する情報と比較値とが一致するか否かを示す一致関係を区分け各々に関する論理積で設定した複数のルールの内、いずれのルールに該当するパケットであるかを検索し、検索したルールを識別する識別情報を出力するルール検索工程と、
    前記ルール検索工程によって出力された識別情報に基づいて、前記入力されたパケットの転送を制御する転送制御工程と、
    を含み、前記比較工程各々は、当該比較工程において出力する比較結果を反転させる指示を受け付けた場合に、前記選択された情報と前記比較値との比較結果が一致するとの比較結果を一致しないとの比較結果に反転してから出力し、前記選択された情報と前記比較値との比較結果が一致しないとの比較結果を一致するとの比較結果に反転してから出力することを特徴とするパケット転送制御方法。
JP2008110208A 2008-04-21 2008-04-21 パケット転送制御装置およびパケット転送制御方法 Expired - Fee Related JP5104514B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008110208A JP5104514B2 (ja) 2008-04-21 2008-04-21 パケット転送制御装置およびパケット転送制御方法
EP08170595.6A EP2112801B1 (en) 2008-04-21 2008-12-03 Packet transfer controlling apparatus and packet transfer controlling method
US12/330,108 US7995579B2 (en) 2008-04-21 2008-12-08 Packet transfer controlling apparatus and packet transfer controlling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008110208A JP5104514B2 (ja) 2008-04-21 2008-04-21 パケット転送制御装置およびパケット転送制御方法

Publications (2)

Publication Number Publication Date
JP2009260879A JP2009260879A (ja) 2009-11-05
JP5104514B2 true JP5104514B2 (ja) 2012-12-19

Family

ID=40977660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110208A Expired - Fee Related JP5104514B2 (ja) 2008-04-21 2008-04-21 パケット転送制御装置およびパケット転送制御方法

Country Status (3)

Country Link
US (1) US7995579B2 (ja)
EP (1) EP2112801B1 (ja)
JP (1) JP5104514B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9225644B2 (en) 2012-09-14 2015-12-29 International Business Machines Corporation Using special-case hardware units for facilitating access control lists on a networking element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877388B2 (ja) 1997-09-16 2007-02-07 三菱電機株式会社 情報提供システム
US6377577B1 (en) * 1998-06-30 2002-04-23 Cisco Technology, Inc. Access control list processing in hardware
US6347087B1 (en) * 1998-10-05 2002-02-12 Packet Engines Incorporated Content-based forwarding/filtering in a network switching device
TW498650B (en) * 2000-03-22 2002-08-11 Ind Tech Res Inst Flexible and highly efficient packet classification method
US7167472B2 (en) * 2001-04-18 2007-01-23 Brocade Communications Systems, Inc. Fibre channel zoning by device name in hardware
JP2003092598A (ja) * 2001-09-18 2003-03-28 Nec Corp パケット転送処理装置
US7403999B2 (en) * 2001-12-28 2008-07-22 International Business Machines Corporation Classification support system and method for fragmented IP packets
JP4046731B2 (ja) * 2003-01-29 2008-02-13 富士通株式会社 パケット識別装置およびパケット識別方法
US7024516B2 (en) * 2003-03-31 2006-04-04 Zarlink Semiconductor Limited Configurable ternary content addressable memory
US7545809B2 (en) * 2003-05-28 2009-06-09 International Business Machines Corporation Packet classification
US7340570B2 (en) * 2004-08-18 2008-03-04 Intel Corporation Engine for comparing a key with rules having high and low values defining a range
DE102005046702B4 (de) * 2005-09-29 2009-09-03 Infineon Technologies Ag Verfahren und Prozessor zum Klassifizieren von Datenpaketeinheiten
KR100705593B1 (ko) * 2006-01-25 2007-04-09 삼성전자주식회사 라우팅 시스템 및 라우팅 시스템의 룰 엔트리 관리 방법
JP4971674B2 (ja) * 2006-04-27 2012-07-11 日立情報通信エンジニアリング株式会社 多値暗号通信方法及びシステム

Also Published As

Publication number Publication date
JP2009260879A (ja) 2009-11-05
EP2112801B1 (en) 2018-09-05
US20090262734A1 (en) 2009-10-22
US7995579B2 (en) 2011-08-09
EP2112801A1 (en) 2009-10-28

Similar Documents

Publication Publication Date Title
US11418632B2 (en) High speed flexible packet classification using network processors
Che et al. DRES: Dynamic range encoding scheme for TCAM coprocessors
US9026727B2 (en) Enhanced memory savings in routing memory structures of serial attached SCSI expanders
US8478707B1 (en) System and method for reducing flow rules in forwarding tables
US8750144B1 (en) System and method for reducing required memory updates
US20070168377A1 (en) Method and apparatus for classifying Internet Protocol data packets
JP4810915B2 (ja) データ検索装置及び方法、並びにコンピュータ・プログラム
US8655921B2 (en) True/false decision method for deciding whether search query containing logical expression is true or false
WO2016201930A1 (zh) 流分类方法及装置、存储介质
CN112784127A (zh) 多字符串模式匹配方法、装置、计算机设备及存储介质
US6785278B1 (en) Methods, systems and computer program products for hashing address values
US6959358B2 (en) Distributed content addressable memory
WO2024131446A1 (zh) 一种量子线路优化方法、装置、设备及存储介质
JP5104514B2 (ja) パケット転送制御装置およびパケット転送制御方法
US7860712B2 (en) Method of storing data in a memory circuit for AHO-corasick type character recognition automaton and corresponding storage circuit
JP2005242672A (ja) パターンマッチング装置および方法ならびにプログラム
Kim et al. A hardware‐based string matching using state transition compression for deep packet inspection
Hwang et al. A new TCAM architecture for managing ACL in routers
Akkoç et al. Interval Partitioning for Packet Classification in OpenFlow vSwitch
KR102727964B1 (ko) 네트워크 프로세서를 이용한 고속 플렉서블 패킷 분류 기법
JP4347086B2 (ja) パターンマッチング装置および方法ならびにプログラム
JP7568071B2 (ja) マッチング装置、マッチング方法、および、マッチングプログラム
Zhou et al. Research of multi-pattern matching algorithm based on characteristic value
JP2013038536A (ja) 半導体装置
WO2023132048A1 (ja) 生成方法、生成プログラム及び情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5104514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees