JP5092276B2 - Plasma display panel driving method and plasma display device - Google Patents

Plasma display panel driving method and plasma display device Download PDF

Info

Publication number
JP5092276B2
JP5092276B2 JP2006131327A JP2006131327A JP5092276B2 JP 5092276 B2 JP5092276 B2 JP 5092276B2 JP 2006131327 A JP2006131327 A JP 2006131327A JP 2006131327 A JP2006131327 A JP 2006131327A JP 5092276 B2 JP5092276 B2 JP 5092276B2
Authority
JP
Japan
Prior art keywords
sustain
pulse
discharge
period
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006131327A
Other languages
Japanese (ja)
Other versions
JP2007304260A (en
Inventor
茂雄 木子
豊 吉濱
史人 草間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006131327A priority Critical patent/JP5092276B2/en
Publication of JP2007304260A publication Critical patent/JP2007304260A/en
Application granted granted Critical
Publication of JP5092276B2 publication Critical patent/JP5092276B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。   The present invention relates to a driving method of a plasma display panel and a plasma display device used for a wall-mounted television or a large monitor.

プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で5%のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色、緑色および青色の各色の蛍光体を励起発光させてカラー表示を行っている。   A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. In the front plate, a plurality of display electrode pairs each consisting of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate, and a dielectric layer and a protective layer are formed so as to cover the display electrode pairs. Yes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of barrier ribs in parallel with the data electrodes formed on the back glass substrate. A phosphor layer is formed on the side walls of the barrier ribs. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and a discharge gas containing, for example, 5% xenon is enclosed in the internal discharge space. Has been. Here, a discharge cell is formed at a portion where the display electrode pair and the data electrode face each other. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of red, green, and blue colors are excited and emitted by the ultraviolet light to perform color display.

パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。   As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields. Each subfield has an initialization period, an address period, and a sustain period. In the initialization period, an initialization discharge is generated, and wall charges necessary for the subsequent address operation are formed on each electrode. In the address period, address discharge is selectively generated in the discharge cells to be displayed to form wall charges. In the sustain period, a sustain pulse is alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode, and a sustain discharge is generated in the discharge cell in which the address discharge is generated, and the phosphor layer of the corresponding discharge cell is caused to emit light. The image is displayed.

表示電極対に維持パルスを印加する回路として、消費電力を削減することができるいわゆる電力回収回路が一般的に用いられている(例えば、特許文献1参照)。特許文献1には、表示電極対のそれぞれが表示電極対の電極間容量を持つ容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路を用いてそのインダクタと電極間容量とをLC共振させ、電極間容量に蓄えられた電荷を電力回収用のコンデンサに回収し、回収した電荷を表示電極対の駆動に再利用する電力回収回路が開示されている。   As a circuit for applying a sustain pulse to a display electrode pair, a so-called power recovery circuit that can reduce power consumption is generally used (see, for example, Patent Document 1). Patent Document 1 focuses on the fact that each of the display electrode pairs is a capacitive load having an interelectrode capacitance of the display electrode pair, and uses a resonance circuit including an inductor as a constituent element. Has been disclosed, and a power recovery circuit is disclosed in which the electric charge stored in the interelectrode capacitance is recovered in a power recovery capacitor, and the recovered charge is reused for driving the display electrode pair.

一方、近年のパネルの大画面化、高精細度化にともない、パネルの発光効率を向上させ、輝度を向上させる様々な取り組みがなされている。例えば、キセノン分圧を高めることにより発光効率を大幅に高める検討が進められている。しかしキセノン分圧を高めると放電の発生するタイミングのバラツキが大きくなり、放電セル毎の発光強度にバラツキを生じて表示輝度が不均一になることがあった。この輝度の不均一を改善するために、例えば複数回に1回の割合で立ち上がりの急峻な維持パルスを挿入して維持放電のタイミングを揃え、表示輝度を均一化する駆動方法が開示されている(例えば、特許文献2参照)。   On the other hand, with the recent increase in screen size and definition of panels, various efforts have been made to improve the light emission efficiency and brightness of the panel. For example, studies are being made to significantly increase the luminous efficiency by increasing the xenon partial pressure. However, when the xenon partial pressure is increased, the variation in the timing at which discharge occurs increases, and the emission intensity varies from discharge cell to discharge cell, resulting in non-uniform display brightness. In order to improve this non-uniform brightness, a driving method is disclosed in which, for example, a sustain pulse with a steep rise is inserted at a rate of once every several times so that the timing of the sustain discharge is aligned and the display brightness is made uniform. (For example, refer to Patent Document 2).

また、キセノン分圧を高めると、静止画像等を長時間表示させた後で輝度の高い画像を表示した場合、静止画像が残像として認識されることがあり画像表示品質を損なうことがあった。このような残像現象を軽減するために、残像の発生しやすい画像の表示位置を移動させることにより画像表示品質の低下を抑制する方法が開示されている(例えば、特許文献3参照)。
特公平7−109542号公報 特開2005−338120号公報 特開平8−248934号公報
Further, when the xenon partial pressure is increased, when a high-luminance image is displayed after a still image or the like is displayed for a long time, the still image may be recognized as an afterimage, which may impair image display quality. In order to reduce such an afterimage phenomenon, a method of suppressing a decrease in image display quality by moving a display position of an image in which an afterimage is likely to occur is disclosed (for example, see Patent Document 3).
Japanese Examined Patent Publication No. 7-109542 JP-A-2005-338120 JP-A-8-248934

しかしながら、特許文献3に記載の方法によれば残像の認識される程度はある程度緩和されるものの、残像現象そのものが軽減されるわけではない。また、画像の表示位置を移動させる等の画像処理を併用するため、画像が忠実に表示されない可能性があった。   However, according to the method described in Patent Document 3, the degree of recognition of the afterimage is reduced to some extent, but the afterimage phenomenon itself is not reduced. In addition, since image processing such as moving the display position of the image is used in combination, the image may not be displayed faithfully.

本発明のパネルの駆動方法およびプラズマディスプレイ装置は、これらの課題に鑑みなされたものであり、忠実な画像表示を行いつつ残像現象そのものを軽減させるとともに、各放電セルの表示輝度を均一化することのできるパネルの駆動方法およびプラズマディスプレイ装置を提供することを目的とする。   The panel driving method and the plasma display apparatus of the present invention have been made in view of these problems, and reduce the afterimage phenomenon itself while performing faithful image display, and make the display luminance of each discharge cell uniform. An object of the present invention is to provide a panel driving method and a plasma display device.

本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルの駆動方法であって、1フィールドを、放電セルで初期化放電を発生させる初期化期間と、放電セルで書込み放電を発生させる書込み期間と、維持パルスを表示電極対に印加して書込み放電を発生させた放電セルで維持放電を発生させる維持期間とを有する複数のサブフィールドで構成し、維持期間において、基準となる維持パルスと基準となる維持パルスよりも立ち上がりの緩やかな特定パルスとを用いて維持放電を発生させるとともに、2回以上連続した特定パルスと2回以上連続した基準となる維持パルスとを交互に発生させせ、サブフィールド毎の点灯率にもとづき、特定パルスおよび基準パルスの連続発生回数を制御するように構成し、点灯率が所定値よりも低い場合は、点灯率が高い場合よりも連続発生回数を多くすることを特徴とする。この方法により、忠実な画像表示を行いつつ残像現象そのものを軽減させるとともに、各放電セルの表示輝度を均一化することのできるパネルの駆動方法を提供することができる。 The present invention relates to a method for driving a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, wherein an initialization period for generating an initializing discharge in one discharge cell, and a discharge The sustain period is composed of a plurality of subfields having an address period for generating an address discharge in the cell and a sustain period for generating a sustain discharge in a discharge cell in which an address discharge is generated by applying a sustain pulse to the display electrode pair. And generating a sustain discharge using a reference sustain pulse and a specific pulse whose rise is more gradual than the reference sustain pulse, and a specific pulse that is continuous twice or more and a reference pulse that is a reference that is continuous twice or more DOO alternately caused to generate, based on the lighting rate for each sub-field, and configured to control the number of consecutive occurrences of a particular pulse and the reference pulse, the point If the rate is lower than a predetermined value, characterized by many to Rukoto successive occurrence count than when the lighting rate is high. By this method, it is possible to provide a panel driving method capable of reducing the afterimage phenomenon itself while performing faithful image display and making the display luminance of each discharge cell uniform.

また、本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、1フィールドを、初期化期間と書込み期間と維持期間とを有する複数のサブフィールドに分割し、維持期間において表示電極対に交互に維持パルスを印加して放電セルで維持放電を発生させる維持パルス発生回路とを備え、維持パルス発生回路は、表示電極対の電極間の静電容量と電力回収用インダクタとを共振させて表示電極対に電圧を印加する電力回収部と、表示電極対を電源電圧または接地電位にクランプするクランプ部とを有し、維持パルスの立ち上がり時間が電極間の静電容量と電力回収用インダクタとの共振周期の1/2未満である基準パルスと、基準パルスよりも立ち上がり時間が長い特定パルスとを用いて維持放電を発生させるように構成するとともに、2回以上連続した特定パルスと2回以上連続した基準パルスとを交互に発生し、サブフィールド毎の点灯率にもとづき、特定パルスおよび基準パルスの連続発生回数を制御するように構成し、点灯率が所定値よりも低い場合は、点灯率が高い場合よりも連続発生回数を多くすることを特徴とする。この構成により、忠実な画像表示を行いつつ残像現象そのものを軽減させるとともに、各放電セルの表示輝度を均一化することのできるプラズマディスプレイ装置を提供することができる。 In addition, the plasma display device of the present invention includes a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode, and a plurality of fields each having an initialization period, an address period, and a sustain period. A sustain pulse generating circuit that generates a sustain discharge in the discharge cell by alternately applying a sustain pulse to the display electrode pair in the sustain period during the sustain period, and the sustain pulse generating circuit is provided between the electrodes of the display electrode pair. The power recovery unit that resonates the capacitance and the power recovery inductor to apply a voltage to the display electrode pair, and the clamp unit that clamps the display electrode pair to the power supply voltage or the ground potential, and the sustain pulse rise time Is a reference pulse whose capacitance is less than half of the resonance period between the capacitance between the electrodes and the power recovery inductor, and a specific pulse whose rise time is longer than the reference pulse. DOO well as configured to generate the sustain discharge was used to generate a reference pulse particular pulse and consecutive two or more times consecutive two or more times alternately, based on the lighting rate for each sub-field, particular pulse and reference It is configured to control the number of continuous generations of pulses, and when the lighting rate is lower than a predetermined value, the number of continuous generations is increased as compared with the case where the lighting rate is high . With this configuration, it is possible to provide a plasma display device capable of reducing the afterimage phenomenon itself while performing faithful image display and making the display luminance of each discharge cell uniform.

また、本発明のプラズマディスプレイ装置では、維持パルス発生回路は、4回以上連続した特定パルスと4回以上連続した基準パルスとを交互に発生させるように構成してもよい。   Further, in the plasma display apparatus of the present invention, the sustain pulse generation circuit may be configured to alternately generate a specific pulse that is continued four times or more and a reference pulse that is continuous four times or more.

本発明によれば、忠実な画像表示を行いつつ残像現象そのものを軽減させるとともに、各放電セルの表示輝度を均一化することのできるパネルの駆動方法およびプラズマディスプレイ装置を提供することが可能となる。   According to the present invention, it is possible to provide a panel driving method and a plasma display device capable of reducing the afterimage phenomenon itself while performing faithful image display and making the display luminance of each discharge cell uniform. .

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。   Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態)
図1は、本発明の実施の形態におけるパネル10の構造を示す分解斜視図である。ガラス製の前面板21上には、走査電極22と維持電極23とからなる表示電極対28が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層24が形成され、その誘電体層24上に保護層25が形成されている。背面板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色、緑色および青色の各色に発光する蛍光体層35が設けられている。
(Embodiment)
FIG. 1 is an exploded perspective view showing a structure of panel 10 according to the embodiment of the present invention. On the glass front plate 21, a plurality of display electrode pairs 28 made up of the scan electrodes 22 and the sustain electrodes 23 are formed. A dielectric layer 24 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 25 is formed on the dielectric layer 24. A plurality of data electrodes 32 are formed on the back plate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon. A phosphor layer 35 that emits red, green, and blue light is provided on the side surface of the partition wall 34 and on the dielectric layer 33.

これら前面板21と背面板31とは、微小な放電空間を挟んで表示電極対28とデータ電極32とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。本実施の形態においては、輝度向上のためにキセノン分圧を約10%とした放電ガスが用いられている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対28とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。   The front plate 21 and the back plate 31 are arranged to face each other so that the display electrode pair 28 and the data electrode 32 intersect each other with a minute discharge space interposed therebetween, and the outer periphery thereof is sealed with a sealing material such as glass frit. Has been. In the discharge space, for example, a mixed gas of neon and xenon is enclosed as a discharge gas. In the present embodiment, a discharge gas having a xenon partial pressure of about 10% is used to improve luminance. The discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 28 and the data electrodes 32. These discharge cells discharge and emit light to display an image.

なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。   Note that the structure of the panel 10 is not limited to the above-described structure, and for example, the panel 10 may include a stripe-shaped partition wall.

図2は、本発明の実施の形態におけるパネル10の電極配列図である。パネル10には、行方向に長いn本の走査電極SC1〜SCn(図1の走査電極22)およびn本の維持電極SU1〜SUn(図1の維持電極23)が配列され、列方向に長いm本のデータ電極D1〜Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。なお、図1、図2に示したように、走査電極SCiと維持電極SUiとは互いに平行に対をなして形成されているために、走査電極SC1〜SCnと維持電極SU1〜SUnとの間に電極間容量Cpが存在する。   FIG. 2 is an electrode array diagram of panel 10 in accordance with the exemplary embodiment of the present invention. In panel 10, n scanning electrodes SC1 to SCn (scanning electrode 22 in FIG. 1) and n sustaining electrodes SU1 to SUn (sustaining electrode 23 in FIG. 1) long in the row direction are arranged and long in the column direction. M data electrodes D1 to Dm (data electrode 32 in FIG. 1) are arranged. A discharge cell is formed at a portion where one pair of scan electrode SCi (i = 1 to n) and sustain electrode SUi (i = 1 to n) intersects with one data electrode Dj (j = 1 to m). , M × n discharge cells are formed in the discharge space. As shown in FIGS. 1 and 2, scan electrode SCi and sustain electrode SUi are formed in parallel with each other, and therefore, between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn. There is an interelectrode capacitance Cp.

次に、パネル10を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置1は、サブフィールド法、すなわち1フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。   Next, a driving voltage waveform for driving panel 10 and its operation will be described. The plasma display device 1 performs gradation display by subfield method, that is, dividing one field period into a plurality of subfields and controlling light emission / non-light emission of each discharge cell for each subfield. Each subfield has an initialization period, an address period, and a sustain period. In the initializing period, initializing discharge is generated, and wall charges necessary for the subsequent address discharge are formed on each electrode. In the address period, address discharge is selectively generated in the discharge cells to emit light to form wall charges. In the sustain period, a number of sustain pulses corresponding to the luminance weight are alternately applied to the display electrode pairs, and a sustain discharge is generated in the discharge cells that have generated the address discharge to emit light.

図3は、本発明の実施の形態におけるサブフィールド構成を示す図である。なお、図3はサブフィールド法における1フィールド間の駆動波形を略式に記したもので、それぞれのサブフィールドの駆動電圧波形は後述する。図3には、1フィールドを10のサブフィールド(第1SF、第2SF、・・・、第10SF)に分割し、各サブフィールドはそれぞれ、例えば(1、2、3、6、11、18、30、44、60、80)の輝度重みを持つサブフィールド構成を示している。また、第1SFの初期化期間では全ての放電セルで初期化動作を行い、第2SF〜第10SFの初期化期間では維持放電を発生した放電セルで選択的に初期化動作を行っている。また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに応じた数の維持パルスが表示電極対のそれぞれに印加される。しかし、本発明はサブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。   FIG. 3 is a diagram showing a subfield configuration in the embodiment of the present invention. FIG. 3 schematically shows a drive waveform between one field in the subfield method, and a drive voltage waveform of each subfield will be described later. In FIG. 3, one field is divided into 10 subfields (first SF, second SF,..., 10th SF), and each subfield is, for example, (1, 2, 3, 6, 11, 18, The subfield structure having luminance weights of 30, 44, 60, and 80) is shown. Further, the initialization operation is performed in all the discharge cells in the initialization period of the first SF, and the initialization operation is selectively performed in the discharge cells in which the sustain discharge is generated in the initialization period of the second SF to the tenth SF. In the sustain period of each subfield, the number of sustain pulses corresponding to the luminance weight of each subfield is applied to each display electrode pair. However, in the present invention, the number of subfields and the luminance weight of each subfield are not limited to the above values. Moreover, the structure which switches a subfield structure based on an image signal etc. may be sufficient.

図4は、本発明の実施の形態におけるパネル10の各電極に印加する駆動電圧波形図である。図4には、2つのサブフィールドの駆動電圧波形を示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。   FIG. 4 is a drive voltage waveform diagram applied to each electrode of panel 10 in accordance with the exemplary embodiment of the present invention. FIG. 4 shows drive voltage waveforms in two subfields, but drive voltage waveforms in other subfields are substantially the same.

第1SFの初期化期間前半部では、データ電極D1〜Dm、維持電極SU1〜SUnにそれぞれ0(V)を印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および維持電極SU1〜SUn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。   In the first half of the initializing period of the first SF, 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn, respectively, and the discharge start voltage with respect to the sustain electrodes SU1 to SUn is applied to the scan electrodes SC1 to SCn. A ramp waveform voltage that gently rises from the voltage Vi1 below toward the voltage Vi2 that exceeds the discharge start voltage is applied. While this ramp waveform voltage rises, a weak initializing discharge occurs between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm. Negative wall voltage is accumulated on scan electrodes SC1 to SCn, and positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Here, the wall voltage above the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.

初期化期間後半部では、維持電極SU1〜SUnに正の電圧Ve1を印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。以上により、初期化動作が終了する。   In the latter half of the initialization period, positive voltage Ve1 is applied to sustain electrodes SU1 to SUn, and scan electrodes SC1 to SCn receive a discharge start voltage from voltage Vi3 that is equal to or lower than the discharge start voltage with respect to sustain electrodes SU1 to SUn. A ramp waveform voltage that gently falls toward the exceeding voltage Vi4 is applied. During this time, weak initializing discharges occur between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm, respectively. Then, the negative wall voltage above scan electrodes SC1 to SCn and the positive wall voltage above sustain electrodes SU1 to SUn are weakened, and the positive wall voltage above data electrodes D1 to Dm is adjusted to a value suitable for the write operation. The Thus, the initialization operation ends.

なお、初期化期間の駆動電圧波形としては、図4の第2SFの初期化期間に示したように、初期化期間後半部の電圧波形だけを印加してもよく、この場合には直前のサブフィールドの維持期間において維持放電を行った放電セルで選択的に初期化放電が発生する。   As the drive voltage waveform in the initialization period, only the voltage waveform in the latter half of the initialization period may be applied as shown in the initialization period of the second SF in FIG. Initializing discharge is selectively generated in the discharge cells that have undergone sustain discharge in the sustain period of the field.

続く書込み期間では、維持電極SU1〜SUnに電圧Ve2を、走査電極SC1〜SCnに電圧Vcを印加する。   In the subsequent address period, voltage Ve2 is applied to sustain electrodes SU1 to SUn, and voltage Vc is applied to scan electrodes SC1 to SCn.

次に、1行目の走査電極SC1に負の走査パルス電圧Vaを印加するとともに、データ電極D1〜Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。このときデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間および維持電極SU1と走査電極SC1との間に書込み放電が起こり、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。   Next, the negative scan pulse voltage Va is applied to the scan electrode SC1 in the first row, and the data electrode Dk (k = 1 to m) of the discharge cell that should emit light in the first row among the data electrodes D1 to Dm. A positive address pulse voltage Vd is applied. At this time, the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 due to the difference between the externally applied voltages (Vd−Va). It becomes the sum and exceeds the discharge start voltage. Then, address discharge occurs between data electrode Dk and scan electrode SC1, and between sustain electrode SU1 and scan electrode SC1, positive wall voltage is accumulated on scan electrode SC1, and negative wall is applied on sustain electrode SU1. A voltage is accumulated, and a negative wall voltage is also accumulated on the data electrode Dk.

このようにして、1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を走査電極SCnのn行目の放電セルに至るまで行い、書込み期間が終了する。   In this manner, an address operation is performed in which an address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode. On the other hand, the voltage at the intersection of the data electrodes D1 to Dm to which the address pulse voltage Vd is not applied and the scan electrode SC1 does not exceed the discharge start voltage, so that address discharge does not occur. The above address operation is performed until the discharge cell in the nth row of scan electrode SCn, and the address period ends.

続く維持期間では、まず走査電極SC1〜SCnに正の維持パルス電圧Vsを印加するとともに維持電極SU1〜SUnに0(V)を印加する。すると書込み放電を起こした放電セルでは、走査電極SCi上と維持電極SUi上との電圧差が維持パルス電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。   In the subsequent sustain period, first, positive sustain pulse voltage Vs is applied to scan electrodes SC1 to SCn, and 0 (V) is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the address discharge has occurred, the voltage difference between scan electrode SCi and sustain electrode SUi is the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi. Exceeds the discharge start voltage. Then, a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and phosphor layer 35 emits light by the ultraviolet rays generated at this time. Then, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred during the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.

続いて、走査電極SC1〜SCnには0(V)を、維持電極SU1〜SUnには維持パルス電圧Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超えるので再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。   Subsequently, 0 (V) is applied to scan electrodes SC1 to SCn, and sustain pulse voltage Vs is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the sustain discharge has occurred, the voltage difference between the sustain electrode SUi and the scan electrode SCi exceeds the discharge start voltage, so that the sustain discharge occurs again between the sustain electrode SUi and the scan electrode SCi. A negative wall voltage is accumulated on SUi, and a positive wall voltage is accumulated on scan electrode SCi.

以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。   Thereafter, similarly, the number of sustain pulses corresponding to the luminance weight is alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and a potential difference is applied between the electrodes of the display electrode pair, so that the address discharge is performed in the address period. The sustain discharge is continuously performed in the discharge cell that has caused the failure.

そして、維持期間の最後には、走査電極SC1〜SCnと維持電極SU1〜SUnとの間にいわゆる細幅パルス状の電位差を与えて、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧を消去している。こうして維持期間における維持動作が終了する。   At the end of the sustain period, a so-called narrow pulse-like potential difference is applied between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and the positive wall voltage on data electrode Dk is left while scanning. The wall voltage on the electrode SCi and the sustain electrode SUi is erased. Thus, the maintenance operation in the maintenance period is completed.

続くサブフィールドの動作は第1SFの動作とほぼ同様であるため説明を省略する。   The subsequent operation of the subfield is substantially the same as the operation of the first SF, and thus description thereof is omitted.

次に、本実施の形態におけるパネルの駆動方法について説明する。本実施の形態におけるパネルの駆動方法の特徴は、維持期間において、基準となる維持パルス(以下、「基準パルス」と記す)と基準パルスよりも立ち上がりが緩やかな維持パルス(以下、「特定パルス」と記す)とを用いて維持放電を発生させる点である。   Next, a panel driving method in this embodiment will be described. In the present embodiment, the panel driving method is characterized in that a sustain pulse (hereinafter referred to as “reference pulse”) serving as a reference and a sustain pulse (hereinafter referred to as “specific pulse”) that rises more slowly than the reference pulse in the sustain period. Is used to generate a sustain discharge.

図5は、本発明の実施の形態における基準パルスおよび特定パルスの概略を示す波形図である。本実施の形態では、特定パルス(以下、「維持パルスB」とも記す)の立ち上がり時間を約550nsecとし、基準パルス(以下、「維持パルスA」とも記す)の立ち上がり時間を約400nsecとしている。こうして、維持パルスBを維持パルスAよりも緩やかな立ち上がりとしている。   FIG. 5 is a waveform diagram schematically showing the reference pulse and the specific pulse in the embodiment of the present invention. In the present embodiment, the rise time of the specific pulse (hereinafter also referred to as “sustain pulse B”) is about 550 nsec, and the rise time of the reference pulse (hereinafter also referred to as “sustain pulse A”) is about 400 nsec. Thus, sustain pulse B rises more slowly than sustain pulse A.

本発明者は、基準パルスである維持パルスAと特定パルスである維持パルスBとを用いて維持放電を発生させ、さらに維持パルスBを連続して発生させることでパネル10における画像の表示品質の向上、具体的には残像現象が軽減することを実験により見出した。   The inventor generates a sustain discharge using the sustain pulse A that is the reference pulse and the sustain pulse B that is the specific pulse, and further generates the sustain pulse B continuously, thereby improving the display quality of the image on the panel 10. Experiments have found that the improvement, specifically, the afterimage phenomenon is reduced.

残像現象とは、放電セルの発光の履歴に依存して、その放電セルの発光強度が変化するために発生する現象である。例えば、長時間にわたり静止画を表示し、発光する放電セルと発光しない放電セルとがその状態をある程度の時間保ち続けた後、画面全体を明るく発光させた場合に残像が認識される。このとき、発光していた放電セルの発光強度が発光しなかった放電セルの発光強度より高くなる場合には正(ポジティブ)の残像が発生し、その逆の場合には負(ネガティブ)の残像が発生する。また、静止画を表示する時間が長くなると、このような残像も強くなる傾向がある。   The afterimage phenomenon is a phenomenon that occurs because the emission intensity of a discharge cell changes depending on the emission history of the discharge cell. For example, an afterimage is recognized when a still image is displayed for a long time, and after the discharge cells that emit light and the discharge cells that do not emit light continue to maintain the state for a certain period of time, the entire screen emits light brightly. At this time, if the emission intensity of the discharge cell that emits light is higher than the emission intensity of the discharge cell that did not emit light, a positive afterimage is generated, and vice versa. Will occur. In addition, as the time for displaying a still image becomes longer, such an afterimage tends to become stronger.

この残像現象を改善することができる維持パルスの発生パタンについて図面を用いて説明する。図6は、本発明の実施の形態における基準パルスおよび特定パルスの発生パタンを示した概略図である。なお、この図面では、基準パルスである維持パルスAを「A」と表記し、特定パルスである維持パルスBを「B」と表記している。   A sustain pulse generation pattern capable of improving the afterimage phenomenon will be described with reference to the drawings. FIG. 6 is a schematic diagram showing generation patterns of the reference pulse and the specific pulse in the embodiment of the present invention. In this drawing, the sustain pulse A, which is a reference pulse, is represented as “A”, and the sustain pulse B, which is a specific pulse, is represented as “B”.

本実施の形態においては、維持期間において、図6に示すように、維持パルスBを走査電極22に印加した後、続けて維持パルスBを維持電極23に印加する。続いて、維持パルスAを走査電極22に印加した後、続けて維持パルスAを維持電極23に印加する。この維持パルスAの走査電極22および維持電極23への印加を連続して6回行った後、再び、走査電極22および維持電極23に連続して維持パルスBを印加する。この一連の動作を、そのサブフィールドにおける所定の回数(輝度重みに輝度倍率を乗じた回数)維持パルスが表示電極対28に印加されるまで繰り返す。   In the present embodiment, as shown in FIG. 6, after sustain pulse B is applied to scan electrode 22 during sustain period, sustain pulse B is continuously applied to sustain electrode 23. Subsequently, after sustain pulse A is applied to scan electrode 22, sustain pulse A is subsequently applied to sustain electrode 23. After sustain pulse A is applied to scan electrode 22 and sustain electrode 23 continuously six times, sustain pulse B is again applied to scan electrode 22 and sustain electrode 23 again. This series of operations is repeated until a sustain pulse is applied to the display electrode pair 28 a predetermined number of times (the number of times the luminance weight is multiplied by the luminance magnification) in the subfield.

このように、本実施の形態では、維持パルスの発生パタンを、特定パルスである維持パルスBを連続して2回発生させた後、基準パルスである維持パルスAを連続して6回発生させる構成としている。   As described above, in the present embodiment, after the sustain pulse B that is the specific pulse is generated twice in succession, the sustain pulse A that is the reference pulse is generated six times in succession. It is configured.

そして、本発明者は、本実施の形態におけるパネルの駆動方法を用いることで、残像現象を軽減できることを実験的に確認した。上述した残像現象が発生するメカニズムについてはまだ解明されていないが、この残像現象は放電セルにおける発光強度のばらつきが原因の1つと考えられる。そして、この発光強度は放電セルにおける壁電荷の状態によって影響を受け、この壁電荷をできるだけ均一にするためには維持放電の強度を変えながら維持放電を発生させることが有効と考えられている。しかし、壁電荷の状態は、維持放電の強度を1回だけ変えるだけでは遷移しにくく、それゆえに上述したように維持パルスA、維持パルスBを連続して発生させることが残像現象の軽減に影響を与えると考えられる。   The inventor has experimentally confirmed that the afterimage phenomenon can be reduced by using the panel driving method in the present embodiment. Although the mechanism of occurrence of the above-described afterimage phenomenon has not yet been elucidated, this afterimage phenomenon is considered to be one of the causes due to variations in the emission intensity in the discharge cells. The light emission intensity is affected by the state of wall charges in the discharge cell. In order to make the wall charges as uniform as possible, it is considered effective to generate a sustain discharge while changing the intensity of the sustain discharge. However, the wall charge state does not easily change when the intensity of the sustain discharge is changed only once. Therefore, the generation of the sustain pulse A and the sustain pulse B as described above affects the reduction of the afterimage phenomenon. It is thought to give.

この、維持パルスA、維持パルスBのそれぞれの連続発生回数については、発生する残像の正負およびその強さに応じて最適に設定することが望ましいが、維持パルスAと維持パルスBとをそれぞれ連続して発生させることにより、残像現象そのものを軽減させるとともに、各放電セルの表示輝度を均一化することができることも明らかになった。   The number of consecutive occurrences of sustain pulse A and sustain pulse B is preferably set optimally according to the sign of the afterimage to be generated and its strength, but sustain pulse A and sustain pulse B are each continuous. Thus, it has been clarified that the afterimage phenomenon itself can be reduced and the display brightness of each discharge cell can be made uniform.

次に、パネル10を駆動するための駆動回路とその動作について説明する。図7は、本発明の実施の形態におけるパネル10を用いたプラズマディスプレイ装置1の回路ブロック図である。プラズマディスプレイ装置1は、パネル10、画像信号処理回路51、データ電極駆動回路52、走査電極駆動回路53、維持電極駆動回路54、タイミング発生回路55および各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。   Next, a driving circuit for driving the panel 10 and its operation will be described. FIG. 7 is a circuit block diagram of plasma display device 1 using panel 10 in accordance with the exemplary embodiment of the present invention. The plasma display apparatus 1 includes a panel 10, an image signal processing circuit 51, a data electrode drive circuit 52, a scan electrode drive circuit 53, a sustain electrode drive circuit 54, a timing generation circuit 55, and a power supply circuit that supplies necessary power to each circuit block. (Not shown).

画像信号処理回路51は、入力された画像信号sigをサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路52は、サブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極D1〜Dmを駆動する。   The image signal processing circuit 51 converts the input image signal sig into image data indicating light emission / non-light emission for each subfield. The data electrode drive circuit 52 converts the image data for each subfield into signals corresponding to the data electrodes D1 to Dm, and drives the data electrodes D1 to Dm.

タイミング発生回路55は、水平同期信号Hおよび垂直同期信号Vをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路53は、維持期間において走査電極SC1〜SCnに印加する維持パルスを発生するための維持パルス発生回路100を有し、タイミング信号にもとづいて各走査電極SC1〜SCnをそれぞれ駆動する。維持電極駆動回路54は、維持期間において維持電極SU1〜SUnに印加する維持パルスを発生するための維持パルス発生回路200とを有し、タイミング信号にもとづいて維持電極SU1〜SUnを駆動する。   The timing generation circuit 55 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal H and the vertical synchronization signal V, and supplies them to each circuit block. Scan electrode driving circuit 53 has sustain pulse generating circuit 100 for generating sustain pulses to be applied to scan electrodes SC1 to SCn in the sustain period, and drives each of scan electrodes SC1 to SCn based on a timing signal. Sustain electrode drive circuit 54 has sustain pulse generation circuit 200 for generating sustain pulses to be applied to sustain electrodes SU1 to SUn during the sustain period, and drives sustain electrodes SU1 to SUn based on a timing signal.

次に、維持パルス発生回路100、200の詳細とその動作について説明する。図8は、本発明の実施の形態における維持パルス発生回路100、200の回路図である。なお、図8にはパネル10の電極間容量をCpとして示し、走査パルスおよび初期化電圧波形を発生させる回路は省略している。   Next, details and operation of sustain pulse generating circuits 100 and 200 will be described. FIG. 8 is a circuit diagram of sustain pulse generation circuits 100 and 200 according to the embodiment of the present invention. In FIG. 8, the interelectrode capacitance of the panel 10 is shown as Cp, and the circuit for generating the scan pulse and the initialization voltage waveform is omitted.

維持パルス発生回路100は、電力回収部110とクランプ部120とを備えている。電力回収部110は、電力回収用のコンデンサC10、スイッチング素子Q11、Q12、逆流防止用のダイオードD11、D12、共振用のインダクタL10を有している。また、クランプ部120は、電圧値がVsである電源VSに走査電極22をクランプするためのスイッチング素子Q13、および走査電極22を接地電位にクランプするためのスイッチング素子Q14を有している。そして電力回収部110およびクランプ部120は、走査パルス発生回路(維持期間中は短絡状態となるため図示せず)を介してパネル10の電極間容量Cpの一端である走査電極22に接続されている。   Sustain pulse generation circuit 100 includes a power recovery unit 110 and a clamp unit 120. The power recovery unit 110 includes a power recovery capacitor C10, switching elements Q11 and Q12, backflow prevention diodes D11 and D12, and a resonance inductor L10. In addition, the clamp unit 120 includes a switching element Q13 for clamping the scan electrode 22 to the power source VS having a voltage value Vs, and a switching element Q14 for clamping the scan electrode 22 to the ground potential. The power recovery unit 110 and the clamp unit 120 are connected to the scan electrode 22 which is one end of the interelectrode capacitance Cp of the panel 10 via a scan pulse generation circuit (not shown because it is in a short circuit state during the sustain period). Yes.

電力回収部110は、電極間容量CpとインダクタL10とをLC共振させて維持パルスの立ち上がりおよび立ち下がりを行う。維持パルスの立ち上がり時には、電力回収用のコンデンサC10に蓄えられている電荷をスイッチング素子Q11、ダイオードD11およびインダクタL10を介して電極間容量Cpに移動する。維持パルスの立ち下がり時には、電極間容量Cpに蓄えられた電荷を、インダクタL10、ダイオードD12およびスイッチング素子Q12を介して電力回収用のコンデンサC10に戻す。こうして走査電極22へ維持パルスを印加する。このように、電力回収部110はLC共振によって走査電極22の駆動を行うため消費電力が少なくなる。なお、電力回収用のコンデンサC10は電極間容量Cpに比べて十分に大きい容量を持ち、電力回収部110の電源として働くように、電源VSの電圧値Vsの半分の約Vs/2に充電されている。   The power recovery unit 110 causes the interelectrode capacitance Cp and the inductor L10 to resonate with each other so as to rise and fall the sustain pulse. When the sustain pulse rises, the charge stored in the power recovery capacitor C10 is transferred to the interelectrode capacitance Cp via the switching element Q11, the diode D11, and the inductor L10. When the sustain pulse falls, the charge stored in the interelectrode capacitance Cp is returned to the power recovery capacitor C10 via the inductor L10, the diode D12, and the switching element Q12. In this way, the sustain pulse is applied to the scan electrode 22. Thus, since the power recovery unit 110 drives the scan electrode 22 by LC resonance, power consumption is reduced. The power recovery capacitor C10 has a sufficiently large capacity compared to the interelectrode capacitance Cp, and is charged to about Vs / 2, which is half of the voltage value Vs of the power supply VS so as to serve as a power supply for the power recovery unit 110. ing.

クランプ部120は、スイッチング素子Q13を介して走査電極22を電源VSに接続し、走査電極22を電圧Vsにクランプする。また、スイッチング素子Q14を介して走査電極22を接地し、0(V)にクランプする。このようにしてクランプ部120は走査電極22を駆動する。したがって、クランプ部120による電圧印加時のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。   The clamp unit 120 connects the scan electrode 22 to the power source VS via the switching element Q13, and clamps the scan electrode 22 to the voltage Vs. Further, the scanning electrode 22 is grounded via the switching element Q14 and clamped to 0 (V). In this way, the clamp unit 120 drives the scanning electrode 22. Therefore, the impedance at the time of voltage application by the clamp part 120 is small, and a large discharge current due to a strong sustain discharge can be flowed stably.

こうして維持パルス発生回路100は、スイッチング素子Q11、Q12、Q13、Q14を制御することによって電力回収部110とクランプ部120とを用いて走査電極22に維持パルスを印加する。なお、これらのスイッチング素子は、MOSFETやIGBT等の一般に知られた素子を用いて構成することができる。   Thus, sustain pulse generating circuit 100 applies sustain pulses to scan electrode 22 using power recovery unit 110 and clamp unit 120 by controlling switching elements Q11, Q12, Q13, and Q14. Note that these switching elements can be configured using generally known elements such as MOSFETs and IGBTs.

維持パルス発生回路200は、電力回収用のコンデンサC20、スイッチング素子Q21、Q22、逆流防止用のダイオードD21、D22、共振用のインダクタL20を有する電力回収部210と、維持電極23を電圧Vsにクランプするためのスイッチング素子Q23および維持電極23を接地電位にクランプするためのスイッチング素子Q24を有するクランプ部220とを備え、パネル10の電極間容量Cpの一端である維持電極23に接続されている。なお、維持パルス発生回路200の動作は維持パルス発生回路100と同様であるので説明を省略する。   Sustain pulse generation circuit 200 clamps power recovery unit 210 having power recovery capacitor C20, switching elements Q21 and Q22, backflow prevention diodes D21 and D22, and resonance inductor L20, and sustain electrode 23 at voltage Vs. A switching element Q23 for clamping and a clamping part 220 having a switching element Q24 for clamping the sustain electrode 23 to the ground potential, and is connected to the sustain electrode 23 which is one end of the interelectrode capacitance Cp of the panel 10. The operation of sustain pulse generating circuit 200 is the same as that of sustain pulse generating circuit 100, and thus description thereof is omitted.

なお、電力回収部110のインダクタL10とパネル10の電極間容量CpとのLC共振の周期、および電力回収部210のインダクタL20と同電極間容量CpとのLC共振の周期(以下、「共振周期」と記す)は、インダクタL10、L20のインダクタンスをそれぞれLとすれば、計算式「2π√(LCp)」によって求めることができる。そして、本実施の形態では、電力回収部110、210における共振周期が約1000nsecになるようにインダクタL10、L20を設定している。   Note that the period of LC resonance between the inductor L10 of the power recovery unit 110 and the interelectrode capacitance Cp of the panel 10 and the period of LC resonance between the inductor L20 of the power recovery unit 210 and the interelectrode capacitance Cp (hereinafter referred to as “resonance period”). Can be obtained by the calculation formula “2π√ (LCp)”, where L is the inductance of the inductors L10 and L20. In this embodiment, inductors L10 and L20 are set so that the resonance period in power recovery units 110 and 210 is about 1000 nsec.

次に、維持パルス発生回路の動作を、図9を用いて説明する。図9は、本発明の実施の形態における基準パルスの波形図である。なお、ここでは走査電極22側の維持パルス発生回路100について説明するが、維持電極23側の維持パルス発生回路200も同様の回路構成であり、その動作もほぼ同様である。まず図9に示した基準パルスである維持パルスAについて説明する。   Next, the operation of the sustain pulse generation circuit will be described with reference to FIG. FIG. 9 is a waveform diagram of a reference pulse in the embodiment of the present invention. Here, sustain pulse generating circuit 100 on the side of scan electrode 22 will be described, but sustain pulse generating circuit 200 on the side of sustain electrode 23 has the same circuit configuration, and its operation is also substantially the same. First, sustain pulse A that is the reference pulse shown in FIG. 9 will be described.

(期間T11)
時刻t1でスイッチング素子Q11をONにする。すると、電力回収用のコンデンサC10からスイッチング素子Q11、ダイオードD11、インダクタL10を通して走査電極22へ電荷が移動し始め、走査電極22の電圧が上がり始める。
(Period T11)
At time t1, switching element Q11 is turned on. Then, electric charge starts to move from the power recovery capacitor C10 to the scan electrode 22 through the switching element Q11, the diode D11, and the inductor L10, and the voltage of the scan electrode 22 starts to rise.

(期間T21)
維持パルスAでは、時刻t1から共振周期の1/2の時間が経過する前の時刻t21でスイッチング素子Q13をONにする。すると、走査電極22はスイッチング素子Q13を通して電源VSへ接続されるため、走査電極22は電圧Vsにクランプされる。走査電極22が電圧Vsにクランプされると、書込み放電を起こした放電セルでは走査電極22と維持電極23との間の電圧差が放電開始電圧を超え、維持放電が発生する。
(Period T21)
In the sustain pulse A, the switching element Q13 is turned ON at time t21 before the time ½ of the resonance period elapses from time t1. Then, since the scan electrode 22 is connected to the power source VS through the switching element Q13, the scan electrode 22 is clamped to the voltage Vs. When scan electrode 22 is clamped to voltage Vs, the voltage difference between scan electrode 22 and sustain electrode 23 exceeds the discharge start voltage in the discharge cell in which the address discharge has occurred, and a sustain discharge occurs.

なお、上述したように本実施の形態においては、インダクタL10と電極間容量Cpとの共振周期は約1000nsecに設定されており、走査電極22に印加する維持パルスの立ち上がり、すなわち時刻t1から時刻t21までの期間T11の時間はその共振周期の1/2よりも短い約400nsecに設定されている。   As described above, in the present embodiment, the resonance period between the inductor L10 and the interelectrode capacitance Cp is set to about 1000 nsec, and the rise of the sustain pulse applied to the scan electrode 22, that is, from time t1 to time t21. The period T11 is set to about 400 nsec, which is shorter than 1/2 of the resonance period.

(期間T3)
時刻t31でスイッチング素子Q12をONにする。すると、走査電極22からインダクタL10、ダイオードD12、スイッチング素子Q12を通してコンデンサC10に電荷が移動し始め、走査電極22の電圧が下がり始める。インダクタL10と電極間容量Cpとは共振回路を形成しているので、時刻t3から共振周期の約1/2の時間が経過した後の時刻において走査電極22の電圧は0(V)付近まで低下する。
(Period T3)
At time t31, switching element Q12 is turned on. Then, charge starts to move from the scan electrode 22 to the capacitor C10 through the inductor L10, the diode D12, and the switching element Q12, and the voltage of the scan electrode 22 starts to drop. Since the inductor L10 and the interelectrode capacitance Cp form a resonance circuit, the voltage of the scan electrode 22 decreases to near 0 (V) at a time after about half of the resonance period has elapsed from the time t3. To do.

(期間T4)
そして、時刻t4でスイッチング素子Q14をONにする。すると、走査電極22はスイッチング素子Q14を通して直接に接地されるため、走査電極22は0(V)にクランプされる。
(Period T4)
At time t4, switching element Q14 is turned on. Then, since the scan electrode 22 is directly grounded through the switching element Q14, the scan electrode 22 is clamped to 0 (V).

このように、維持パルスAの立ち上がり時間は約400nsecであり、インダクタL10と電極間容量Cpとの共振周期の約1000nsecの1/2よりも短く設定されている。   Thus, the rise time of sustain pulse A is about 400 nsec, which is set to be shorter than ½ of about 1000 nsec of the resonance period between inductor L10 and interelectrode capacitance Cp.

図10は、本発明の実施の形態における特定パルスの波形図である。次に、図10に示した基準パルスよりも立ち上がりの緩やかな特定パルスである維持パルスBについて説明する。   FIG. 10 is a waveform diagram of a specific pulse in the embodiment of the present invention. Next, sustain pulse B, which is a specific pulse with a slower rise than the reference pulse shown in FIG. 10, will be described.

(期間T12)
時刻t1でスイッチング素子Q11をONにする。すると、電力回収用のコンデンサC10からスイッチング素子Q11、ダイオードD11、インダクタL10を通して走査電極22へ電荷が移動し始め、走査電極22の電圧が上がり始める。インダクタL10と電極間容量Cpとは共振回路を形成しているので、時刻t1から共振周期の1/2の時間が経過した後の時刻において走査電極22の電圧はVs付近まで上昇する。
(Period T12)
At time t1, switching element Q11 is turned on. Then, electric charge starts to move from the power recovery capacitor C10 to the scan electrode 22 through the switching element Q11, the diode D11, and the inductor L10, and the voltage of the scan electrode 22 starts to rise. Since the inductor L10 and the interelectrode capacitance Cp form a resonance circuit, the voltage of the scan electrode 22 rises to near Vs at a time after a half of the resonance period has elapsed from the time t1.

(期間T22)
維持パルスBでは、時刻t1から共振周期の1/2の時間が経過した後の時刻t22でスイッチング素子Q13をONにする。すると、走査電極22はスイッチング素子Q13を通して直接に電源VSへ接続されるため、走査電極22は電圧Vsにクランプされ、維持放電が発生する。
(Period T22)
In the sustain pulse B, the switching element Q13 is turned ON at time t22 after a time ½ of the resonance period has elapsed from time t1. Then, since scan electrode 22 is directly connected to power supply VS through switching element Q13, scan electrode 22 is clamped at voltage Vs, and a sustain discharge is generated.

そして、維持パルスBにおいては、走査電極22に印加する維持パルスの立ち上がり、すなわち時刻t1から時刻t22までの期間T12の時間は約550nsecに設定されている。なお、維持パルスBでは、維持パルスAよりも立ち上がり時間を長くした分だけ期間T22を期間T21よりも短く設定し、維持パルスAと維持パルスBとで立ち上がりから立ち下がりまでの1周期の長さが変わらないようにしている。   In sustain pulse B, the rise of the sustain pulse applied to scan electrode 22, that is, the time period T12 from time t1 to time t22 is set to about 550 nsec. In sustain pulse B, period T22 is set shorter than period T21 by an amount corresponding to the rise time longer than sustain pulse A, and the length of one cycle from the rise to the fall of sustain pulse A and sustain pulse B is set. Is not changing.

(期間T3)、(期間T4)の動作は維持パルスAと同様である。   The operations in (period T3) and (period T4) are the same as those in sustain pulse A.

このように、基準パルスである維持パルスAの立ち上がり時間は約400nsecであり、インダクタL10と電極間容量Cpとの共振周期の約1000nsecの1/2よりも短く設定されており、特定パルスである維持パルスBの立ち上がり時間は約550nsecであり、同共振周期の1/2よりも長く設定されている。   Thus, the rise time of the sustain pulse A, which is the reference pulse, is about 400 nsec, which is set to be shorter than 1/2 of about 1000 nsec of the resonance period between the inductor L10 and the interelectrode capacitance Cp, and is a specific pulse. The rise time of sustain pulse B is about 550 nsec, and is set longer than ½ of the same resonance period.

以上が、本実施の形態における維持パルスAと維持パルスBとを発生させるための維持パルス発生回路の動作であり、上述したように、電力回収部による表示電極対への電圧印加を制御するスイッチング素子(スイッチング素子Q11、Q21)をONに持続する時間を制御することで、立ち上がりの異なる2種類の維持パルスを発生させている。そして、基準パルスである維持パルスAと基準パルスよりも立ち上がりの緩やかな特定パルスである維持パルスBとをそれぞれ連続して発生させることで、パネル10における画像の表示品質を向上させている。   The above is the operation of the sustain pulse generation circuit for generating the sustain pulse A and the sustain pulse B in the present embodiment. As described above, the switching for controlling the voltage application to the display electrode pair by the power recovery unit By controlling the time during which the elements (switching elements Q11 and Q21) are kept ON, two types of sustain pulses having different rising edges are generated. Then, the sustain pulse A, which is a reference pulse, and the sustain pulse B, which is a specific pulse whose rise is more gradual than the reference pulse, are successively generated, thereby improving the image display quality on the panel 10.

なお、本実施の形態では、特定パルスを連続して2回発生させ、基準パルスを連続して6回発生させる構成について説明したが、何らこの構成に限定されるものではない。図11は、本発明の実施の形態における基準パルスと維持パルスとの発生パタンの他の例を示した概略図である。例えば、図11に示すように、特定パルスを連続して4回発生させ、基準パルスを連続して4回発生させる構成であってもよい。あるいは、図示はしていないが、特定パルスを連続して3回発生させる構成や連続して5回発生させる構成であってもよい。本実施の形態では、特定パルスを連続して発生させることで画像の表示品質を向上させており、基準パルス、特定パルスをそれぞれ何回ずつ連続して発生させるかは、パネルの特性やパネルの仕様等に合わせて最適な値に設定することが望ましい。   In this embodiment, the configuration in which the specific pulse is generated twice continuously and the reference pulse is generated six times in succession has been described. However, the present invention is not limited to this configuration. FIG. 11 is a schematic diagram showing another example of the generation pattern of the reference pulse and the sustain pulse in the embodiment of the present invention. For example, as shown in FIG. 11, the specific pulse may be generated four times in succession and the reference pulse may be generated four times in succession. Or although not illustrated, the structure which generate | occur | produces a specific pulse 3 times continuously and the structure which generates 5 times continuously may be sufficient. In this embodiment, the display quality of the image is improved by generating specific pulses continuously, and how many times the reference pulse and specific pulse are generated each time depends on the characteristics of the panel and the panel. It is desirable to set the optimal value according to the specifications.

なお、本実施の形態では、基準パルスを共振周期の1/2よりも短く設定し、特定パルスを共振周期の1/2よりも長く設定する構成を説明したが、何らこの構成に限定されるものではなく、例えば、特定パルスを共振周期の1/2よりも短く設定し、基準パルスをそれよりもさらに短く設定する構成としてもよい。   In the present embodiment, the configuration in which the reference pulse is set to be shorter than 1/2 of the resonance period and the specific pulse is set to be longer than 1/2 of the resonance period has been described. However, the configuration is not limited to this configuration. For example, the specific pulse may be set shorter than ½ of the resonance period, and the reference pulse may be set shorter than that.

また、本実施の形態では、画像の明るさに応じた駆動については特に触れなかったが、例えば画像信号のAPLまたはサブフィールド毎の点灯率にもとづき、基準パルスおよび特定パルスのそれぞれの連続発生回数を制御する構成としてもかまわない。例えば、残像現象が発生しやすい画像は、低輝度の背景の中に輝度の高い領域が存在する場合であるので、画面全体の点灯率は低いときである。また残像現象が残像として認識されるのは画面全体の輝度が高い画像である。したがって点灯率が低い場合には残像現象の抑制を優先した維持パルスの発生パタンとし、点灯率が高い場合には放電セル毎の発光強度のバラツキ抑制を優先した維持パルスの発生パタンとしてもよい。   Further, in the present embodiment, no particular mention has been made of driving according to the brightness of the image, but the number of consecutive occurrences of the reference pulse and the specific pulse, for example, based on the APL of the image signal or the lighting rate for each subfield. It does not matter as a configuration for controlling. For example, an image in which an afterimage phenomenon is likely to occur is a case where a high-luminance region exists in a low-luminance background, and thus the lighting rate of the entire screen is low. Also, the afterimage phenomenon is recognized as an afterimage for an image having a high luminance on the entire screen. Therefore, when the lighting rate is low, a sustain pulse generation pattern giving priority to suppression of the afterimage phenomenon may be used, and when the lighting rate is high, a sustain pulse generation pattern giving priority to suppression of the variation in emission intensity for each discharge cell may be used.

また、本実施の形態においては、1フィールドを10のサブフィールド(第1SF、第2SF、・・・、第10SF)に分割し、各サブフィールドはそれぞれ(1、2、3、6、11、18、30、44、60、80)の輝度重みを持つものとして説明したが、本発明はサブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。   Further, in the present embodiment, one field is divided into 10 subfields (first SF, second SF,..., 10th SF), and each subfield is (1, 2, 3, 6, 11, 18, 30, 44, 60, 80), but the present invention is not limited to the above values for the number of subfields and the luminance weight of each subfield.

また、本実施の形態では、電力供給用と電力回収用とで同一のインダクタを用いる構成を説明したが、何らこの構成に限定されるものではなく、電力供給用と電力回収用とで異なるインダクタを用いる構成、例えば、電力供給用の経路と電力回収用の経路とを分ける構成としてもかまわない。   Further, in the present embodiment, the configuration in which the same inductor is used for power supply and for power recovery has been described. However, the configuration is not limited to this configuration, and different inductors are used for power supply and power recovery. For example, the power supply path and the power recovery path may be separated from each other.

また、本実施の形態では、放電ガスのキセノン分圧を10%としたが、他のキセノン分圧であってもよく、その場合にはそのパネルに応じた駆動電圧に設定すればよい。   In this embodiment, the xenon partial pressure of the discharge gas is set to 10%. However, other xenon partial pressures may be used. In this case, the driving voltage may be set according to the panel.

また、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。   Further, the specific numerical values used in the present embodiment are merely examples, and it is desirable to appropriately set the values appropriately according to the characteristics of the panel, the specifications of the plasma display device, and the like.

本発明のパネルの駆動方法およびプラズマディスプレイ装置は、忠実な画像表示を行いつつ残像現象そのものを軽減させるとともに、各放電セルの表示輝度を均一化することができるので、パネルの駆動方法およびプラズマディスプレイ装置として有用である。   The panel driving method and the plasma display apparatus of the present invention can reduce the afterimage phenomenon itself while performing faithful image display, and can equalize the display luminance of each discharge cell. Useful as a device.

本発明の実施の形態におけるパネルの構造を示す分解斜視図The disassembled perspective view which shows the structure of the panel in embodiment of this invention 同パネルの電極配列図Electrode arrangement of the panel 本発明の実施の形態におけるサブフィールド構成を示す図The figure which shows the subfield structure in embodiment of this invention 本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形図Drive voltage waveform diagram applied to each electrode of the panel in the embodiment of the present invention 本発明の実施の形態における基準パルスおよび特定パルスの概略を示す波形図Waveform diagram showing an outline of a reference pulse and a specific pulse in the embodiment of the present invention 同基準パルスおよび特定パルスの発生パタンを示した概略図Schematic showing the generation pattern of the reference pulse and specific pulse 本発明の実施の形態におけるパネルを用いたプラズマディスプレイ装置の回路ブロック図The circuit block diagram of the plasma display apparatus using the panel in embodiment of this invention 本発明の実施の形態における維持パルス発生回路の回路図Circuit diagram of sustain pulse generation circuit in the embodiment of the present invention 本発明の実施の形態における基準パルスの波形図Waveform diagram of reference pulse in the embodiment of the present invention 本発明の実施の形態における特定パルスの波形図Waveform diagram of specific pulse in the embodiment of the present invention 本発明の実施の形態における基準パルスと維持パルスとの発生パタンの他の例を示した概略図Schematic showing another example of the generation pattern of the reference pulse and the sustain pulse in the embodiment of the present invention

符号の説明Explanation of symbols

1 プラズマディスプレイ装置
10 パネル
21 (ガラス製の)前面板
22 走査電極
23 維持電極
24,33 誘電体層
25 保護層
28 表示電極対
31 背面板
32 データ電極
34 隔壁
35 蛍光体層
51 画像信号処理回路
52 データ電極駆動回路
53 走査電極駆動回路
54 維持電極駆動回路
55 タイミング発生回路
100,200 維持パルス発生回路
110,210 電力回収部
120,220 クランプ部
C10,C20 (電力回収用)コンデンサ
Cp 電極間容量
Q11,Q12,Q13,Q14,Q21,Q22,Q23,Q24,Q28,Q29 スイッチング素子
D11,D12,D21,D22 (逆流防止用)ダイオード
L10,L20 インダクタ
DESCRIPTION OF SYMBOLS 1 Plasma display apparatus 10 Panel 21 (made of glass) Front plate 22 Scan electrode 23 Sustain electrode 24, 33 Dielectric layer 25 Protective layer 28 Display electrode pair 31 Back plate 32 Data electrode 34 Partition 35 Phosphor layer 51 Image signal processing circuit 52 Data electrode drive circuit 53 Scan electrode drive circuit 54 Sustain electrode drive circuit 55 Timing generation circuit 100, 200 Sustain pulse generation circuit 110, 210 Power recovery unit 120, 220 Clamp unit C10, C20 (for power recovery) Capacitor Cp Interelectrode capacitance Q11, Q12, Q13, Q14, Q21, Q22, Q23, Q24, Q28, Q29 Switching element D11, D12, D21, D22 (For backflow prevention) Diode L10, L20 Inductor

Claims (3)

走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法であって、
1フィールドを、前記放電セルで初期化放電を発生させる初期化期間と、前記放電セルで書込み放電を発生させる書込み期間と、維持パルスを前記表示電極対に印加して前記書込み放電を発生させた放電セルで維持放電を発生させる維持期間とを有する複数のサブフィールドで構成し、
前記維持期間において、基準となる維持パルスと前記基準となる維持パルスよりも立ち上がりの緩やかな特定パルスとを用いて前記維持放電を発生させるとともに、2回以上連続した前記特定パルスと2回以上連続した前記基準となる維持パルスとを交互に発生させ、サブフィールド毎の点灯率にもとづき、前記特定パルスおよび前記基準パルスの連続発生回数を制御するように構成し、
点灯率が所定値よりも低い場合は、点灯率が高い場合よりも前記特定パルスおよび前記基準パルスの連続発生回数を多くすることを特徴とするプラズマディスプレイパネルの駆動方法。
A method of driving a plasma display panel comprising a plurality of discharge cells having a display electrode pair consisting of a scan electrode and a sustain electrode,
One field includes an initializing period for generating an initializing discharge in the discharge cell, an addressing period for generating an addressing discharge in the discharge cell, and applying a sustain pulse to the display electrode pair to generate the addressing discharge. A plurality of subfields having a sustain period for generating a sustain discharge in a discharge cell;
In the sustain period, the sustain discharge is generated using a reference sustain pulse and a specific pulse whose rise is more gradual than the reference sustain pulse, and at least two consecutive specific pulses and two or more continuous pulses. Alternately generating the reference sustain pulse, and based on the lighting rate for each subfield, configured to control the number of consecutive occurrences of the specific pulse and the reference pulse,
A method for driving a plasma display panel, wherein when the lighting rate is lower than a predetermined value, the number of consecutive occurrences of the specific pulse and the reference pulse is increased as compared with a case where the lighting rate is high.
走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
1フィールドを、初期化期間と書込み期間と維持期間とを有する複数のサブフィールドに分割し、前記維持期間において前記表示電極対に交互に維持パルスを印加して前記放電セルで維持放電を発生させる維持パルス発生回路とを備え、
前記維持パルス発生回路は、前記表示電極対の電極間の静電容量と電力回収用インダクタとを共振させて前記表示電極対に電圧を印加する電力回収部と、前記表示電極対を電源電圧または接地電位にクランプするクランプ部とを有し、
維持パルスの立ち上がり時間が前記電極間の静電容量と前記電力回収用インダクタとの共振周期の1/2未満である基準パルスと、前記基準パルスよりも立ち上がり時間が長い特定パルスとを用いて前記維持放電を発生させるように構成するとともに、2回以上連続した前記特定パルスと2回以上連続した前記基準パルスとを交互に発生させるように構成し、サブフィールド毎の点灯率にもとづき、前記特定パルスおよび前記基準パルスの連続発生回数を制御するように構成し、
点灯率が所定値よりも低い場合は、点灯率が高い場合よりも前記特定パルスおよび前記基準パルスの連続発生回数を多くすることを特徴とするプラズマディスプレイ装置。
A plasma display panel having a plurality of discharge cells each having a display electrode pair consisting of a scan electrode and a sustain electrode;
One field is divided into a plurality of subfields having an initialization period, an address period, and a sustain period, and sustain pulses are alternately applied to the display electrode pairs in the sustain period to generate a sustain discharge in the discharge cells. A sustain pulse generation circuit,
The sustain pulse generating circuit includes: a power recovery unit that applies a voltage to the display electrode pair by resonating a capacitance between the electrodes of the display electrode pair and a power recovery inductor; A clamp portion for clamping to ground potential,
Using a reference pulse whose rise time of sustain pulse is less than ½ of a resonance period between the capacitance between the electrodes and the power recovery inductor, and a specific pulse having a rise time longer than the reference pulse It is configured to generate a sustain discharge, and is configured to alternately generate the specific pulse that is continuous twice or more and the reference pulse that is continuous twice or more, and based on the lighting rate for each subfield, Configured to control the number of consecutive occurrences of the pulse and the reference pulse,
When the lighting rate is lower than a predetermined value, the number of consecutive occurrences of the specific pulse and the reference pulse is increased more than when the lighting rate is high.
前記維持パルス発生回路は、4回以上連続した前記特定パルスと4回以上連続した前記基準パルスとを交互に発生させるように構成したことを特徴とする請求項2に記載のプラズマディスプレイ装置。 3. The plasma display apparatus according to claim 2, wherein the sustain pulse generation circuit is configured to alternately generate the specific pulse that is continued four times or more and the reference pulse that is continued four times or more.
JP2006131327A 2006-05-10 2006-05-10 Plasma display panel driving method and plasma display device Expired - Fee Related JP5092276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006131327A JP5092276B2 (en) 2006-05-10 2006-05-10 Plasma display panel driving method and plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006131327A JP5092276B2 (en) 2006-05-10 2006-05-10 Plasma display panel driving method and plasma display device

Publications (2)

Publication Number Publication Date
JP2007304260A JP2007304260A (en) 2007-11-22
JP5092276B2 true JP5092276B2 (en) 2012-12-05

Family

ID=38838243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006131327A Expired - Fee Related JP5092276B2 (en) 2006-05-10 2006-05-10 Plasma display panel driving method and plasma display device

Country Status (1)

Country Link
JP (1) JP5092276B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4946593B2 (en) * 2007-04-20 2012-06-06 パナソニック株式会社 Plasma display apparatus and driving method of plasma display panel
US20110261047A1 (en) * 2008-02-07 2011-10-27 Junichi Kumagai Plasma display apparatus and method of driving plasma display panel
WO2009101783A1 (en) * 2008-02-14 2009-08-20 Panasonic Corporation Plasma display device and method for driving plasma display panel
JPWO2011030548A1 (en) * 2009-09-11 2013-02-04 パナソニック株式会社 Plasma display panel driving method and plasma display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3324639B2 (en) * 1997-08-21 2002-09-17 日本電気株式会社 Driving method of plasma display panel
JP2001013913A (en) * 1999-06-30 2001-01-19 Hitachi Ltd Discharge display device and its drive method
JP2004151348A (en) * 2002-10-30 2004-05-27 Fujitsu Hitachi Plasma Display Ltd Driving method and driving device of plasma display panel
JP4100338B2 (en) * 2002-12-13 2008-06-11 松下電器産業株式会社 Driving method of plasma display panel
JP2005017346A (en) * 2003-06-23 2005-01-20 Matsushita Electric Ind Co Ltd Plasma display device
JP4443998B2 (en) * 2004-05-24 2010-03-31 パナソニック株式会社 Driving method of plasma display panel

Also Published As

Publication number Publication date
JP2007304260A (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4479796B2 (en) Plasma display apparatus and driving method of plasma display panel
JP5177139B2 (en) Plasma display apparatus and driving method of plasma display panel
JP5092276B2 (en) Plasma display panel driving method and plasma display device
JP2007304259A (en) Method for driving plasma display panel, and plasma display device
JP5045665B2 (en) Plasma display panel driving method and plasma display device
JPWO2009063624A1 (en) Plasma display apparatus and driving method of plasma display panel
JP5062169B2 (en) Plasma display apparatus and driving method of plasma display panel
JP2008145561A (en) Plasma display device and method of driving plasma display panel
KR101012967B1 (en) Plasma display panel drive method
JPWO2007094292A1 (en) Plasma display apparatus and driving method of plasma display panel
JPWO2007094291A1 (en) Plasma display apparatus and driving method of plasma display panel
JP4923621B2 (en) Plasma display panel driving method and plasma display panel driving apparatus
JP5286908B2 (en) Driving method of plasma display panel
JP2008209841A (en) Plasma display device and method of driving plasma display panel
JPWO2007094293A1 (en) Plasma display panel driving method and plasma display device
JP4835233B2 (en) Plasma display device
JP2009192589A (en) Plasma display apparatus
KR101110971B1 (en) Plasma display device and method for driving plasma display device
KR20080054433A (en) Plasma display and driving method of driving plasma display panel
JP2008209840A (en) Plasma display device and driving method of plasma display panel
JP2009288470A (en) Plasma display device
JP2008151837A (en) Driving method of plasma display panel
JP2011158870A (en) Method for driving plasma display panel
JP2013148763A (en) Plasma display device
JP2007316490A (en) Method of driving plasma display panel, and plasma display apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees