JP5077605B2 - コンピュータ・システムにおいて例外信号を処理するための装置及び方法 - Google Patents
コンピュータ・システムにおいて例外信号を処理するための装置及び方法 Download PDFInfo
- Publication number
- JP5077605B2 JP5077605B2 JP2010503597A JP2010503597A JP5077605B2 JP 5077605 B2 JP5077605 B2 JP 5077605B2 JP 2010503597 A JP2010503597 A JP 2010503597A JP 2010503597 A JP2010503597 A JP 2010503597A JP 5077605 B2 JP5077605 B2 JP 5077605B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- exception
- subject
- unit
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0769—Readable error formats, e.g. cross-platform generic formats, human understandable formats
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
- G06F9/45516—Runtime code conversion or optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Devices For Executing Special Programs (AREA)
- Executing Machine-Instructions (AREA)
- Hardware Redundancy (AREA)
- Advance Control (AREA)
Description
Claims (14)
- サブジェクト・コードをターゲット・コードに変換するように構成された翻訳器ユニットと、
前記ターゲット・コードを実行し、プロセッサ・ユニットにおける前記ターゲット・コードの実行に関するターゲット状態を提供するように構成されたプロセッサ・ユニットと、
少なくとも前記プロセッサ・ユニットにおける前記ターゲット・コードの実行に応答して、例外信号を生成するように構成された信号生成器ユニットと、
前記例外信号を処理するように構成された例外処理ユニットと、
を備えるコンピュータ・システムであって、前記例外処理ユニットは、
前記ターゲット状態から得られるサブジェクト状態に関する前記例外信号を処理するように構成されたサブジェクト側例外ハンドラ・ユニットであって、前記サブジェクト状態は、サブジェクト・プロセッサ・ユニット上の前記サブジェクト・コードの実行の状態を提供する、サブジェクト側例外ハンドラ・ユニットと、
前記信号生成器ユニットから前記例外信号を受け取り、前記ターゲット状態に関する前記例外信号を選択的に処理するように構成されたターゲット側例外ハンドラ・ユニットと、
を備え、前記ターゲット側例外ハンドラ・ユニットは、
各々が前記ターゲット状態に関する前記例外信号を選択的に処理し、実行に戻る要求又は前記例外信号を渡す要求を出力するように構成された複数の信号処理サブユニットと、
前記複数の信号処理サブユニットの選択されたグループへの前記例外信号の配送パスを決定するように構成された配送パス選択ユニットと、
前記配送パスに従って前記例外信号を前記複数の信号処理サブユニットの選択されたグループの各々に順に配送し、(i)前記信号処理サブユニットのそれぞれが前記実行に戻る要求を出力した場合、前記ターゲット状態に応じて実行に戻り、(ii)前記信号処理サブユニットが前記例外信号を渡す要求を出力した場合、前記配送パスに従って前記例外信号を信号処理サブユニットの前記選択されたグループの次のものに渡し、(iii)前記配送パスにおいて前記信号処理サブユニットの更に別のものが指定されなかった場合、デフォルトで前記例外信号を前記サブジェクト側例外ハンドラ・ユニットに配送するように構成された信号制御ユニットと、
を備える、コンピュータ・システム。 - 前記信号生成器ユニットは、複数の異なるタイプの1つとして前記例外信号を生成し、前記配送パス選択ユニットは、前記例外信号のタイプに応じて前記信号処理サブユニットのそれぞれのグループを含ませるように前記配送パスを決定する、請求項1に記載のコンピュータ・システム。
- 前記配送パス選択ユニットは、前記信号処理サブユニットの選択されたグループへの前記例外信号の配送の順序を指定するように前記配送パスを決定するように構成され、前記信号制御ユニットは、前記配送順序に従った順序で、前記例外信号を前記信号処理サブユニットの選択されたグループに配送する、請求項1に記載のコンピュータ・システム。
- 前記プロセッサ・ユニットは、前記翻訳器ユニット及び前記ターゲット・コードを実行し、それぞれ前記ターゲット・コード及び前記翻訳器ユニットに関連する、前記プロセッサ・ユニットにおける現在の実行の状態を表す前記ターゲット状態を提供するように構成され、
前記信号生成器ユニットは、前記ターゲット・コード及び前記翻訳器ユニットに関連する複数の前記例外信号を生成するように構成され、
前記信号処理サブユニットの少なくとも1つは、前記例外信号が前記翻訳器ユニットの実行の結果として得られたとき、前記ターゲット状態に関する前記例外信号のそれぞれ1つ又は複数を処理するように構成される、請求項1に記載のコンピュータ・システム。 - 前記複数の信号処理サブユニットの各々は、
前記例外信号を受け取り、この例外信号を処理するかどうかを決定するように構成された入口ユニットと、
前記実行が前記例外信号に応答して異なるように再開するように前記ターゲット状態を選択的に修正することを含めて、前記入口ユニットが決定したとき、前記ターゲット状態に関する前記例外信号における所定の信号処理機能を果たすように構成された信号処理ユニットと、
前記実行に戻る要求又は前記例外信号を渡す要求のいずれかを出力するように構成された出口ユニットと、
を備える、請求項1に記載のコンピュータ・システム。 - 前記サブジェクト側例外ハンドラは、
前記ターゲット状態を前記サブジェクト状態に変換するように構成された変換器ユニットと、
各々が前記サブジェクト状態に関する前記例外信号を選択的に処理し、前記例外信号を渡すか又は実行に戻ることを要求するかを決定するように構成された複数のサブジェクト側信号処理サブユニットと、
前記例外信号の配送パスを決定するように構成されたサブジェクト側配送パス選択ユニットであって、前記配送パスは前記複数のサブジェクト側信号処理サブユニットのうちの1つ又は複数の選択されたグループを指定する、サブジェクト側配送パス選択ユニットと、
前記サブジェクト側信号処理サブユニットの前記選択されたグループの各々に前記例外信号を順に渡し、前記サブジェクト側信号処理サブユニットの前記グループのそれぞれからの前記要求に応答して実行に戻るように構成されたサブジェクト側信号制御ユニットと、
を備える、請求項1に記載のコンピュータ・システム。 - 前記変換器ユニットは、前記サブジェクト側信号制御ユニットが実行に戻ることを決定したとき、前記サブジェクト状態を前記ターゲット状態に再変換するようにさらに構成される、請求項6に記載のコンピュータ・システム。
- 前記複数のサブジェクト側信号処理サブユニットの各々は、
前記例外信号を受け取り、この例外信号を処理するかどうかを決定するように構成された入口ユニットと、
前記実行が前記例外信号に応答して異なるように再開するように前記サブジェクト状態を選択的に修正することを含めて、前記入口ユニットが決定したときに、前記サブジェクト状態に関する前記例外信号における所定の信号処理機能を実施するように構成された信号処理ユニットと、
前記実行に戻る要求又は前記例外信号を渡す要求のいずれかを出力するように構成された出口ユニットと、
を備える、請求項6に記載のコンピュータ・システム。 - 前記信号制御ユニットは、前記例外信号についての異なる配送パスを決定するために、前記配送パス選択ユニットを動的に再構成するように構成される、請求項1に記載のコンピュータ・システム。
- 少なくとも1つのプロセッサを有するコンピュータ・システムにおいて例外信号を処理する方法であって、前記方法は、
サブジェクト・コードを前記少なくとも1つのプロセッサによって実行可能なターゲット・コードに変換するコンピュータ実装ステップと、
前記少なくとも1つのプロセッサ上で前記ターゲット・コードを実行するコンピュータ実装ステップと、
前記ターゲット・コードの実行と関連して例外信号を生成するコンピュータ実装ステップと、
前記例外信号に関する信号配送パスを決定するコンピュータ実装ステップであって、前記信号配送パスが複数の信号処理サブユニットの中から選択された信号処理サブユニットのグループを指定する、ステップと、
前記信号配送パスに従って、前記例外信号を前記グループ内の前記信号処理サブユニットの第1のものに配送するコンピュータ実装ステップと、
前記信号処理サブユニットにおいて前記信号を処理するかどうかを決定し、処理する場合、前記例外を処理するために前記信号処理サブユニットにおいて前記信号を処理するコンピュータ実装ステップと、
実行に戻ることを要求するかどうかを判断し、要求する場合、実行に戻るか、又は前記信号配送パスに従って前記例外信号を前記グループの次の信号処理サブユニットに渡すコンピュータ実装ステップと、
前記グループ内の次の信号処理サブユニットと関連して前記信号を処理するかどうかを決定すること及び前記実行に戻ることを要求するかどうかを判断することを繰り返すコンピュータ実装ステップと、
を含む方法。 - 前記例外信号に関する前記コンピュータ・システムの実行の状態に関連する情報を含むターゲット状態データ構造を提供するコンピュータ実装ステップと、
前記ターゲット状態データ構造を選択的に修正することを含めて、前記ターゲット状態データ構造信号に関して前記信号処理サブユニットにおいて前記例外信号を処理するコンピュータ実装ステップと、
をさらに含み、
前記実行に戻ることを要求するかどうかの前記判断が実行に戻ることを要求すると判断した場合、前記ターゲット状態データ構造に従って実行に戻る、請求項10に記載の方法。 - 前記例外信号をサブジェクト側例外処理ユニットに選択的に渡すコンピュータ実装ステップと、
前記ターゲット状態データ構造をサブジェクト状態データ構造に変換するコンピュータ実装ステップと、
前記サブジェクト側例外処理ユニットにおいて前記サブジェクト状態データ構造に関する前記例外信号を処理するコンピュータ実装ステップと、
をさらに含む、請求項11に記載の方法。 - 少なくとも1つのプロセッサを有するコンピュータ・システムにおいて例外信号を処理するコンピュータ・プログラムであって、前記コンピュータ・システムに、請求項10〜12のいずれか一項に記載の方法の各コンピュータ実装ステップを実行させる、前記コンピュータ・プログラム。
- 請求項13に記載のコンピュータ・プログラムを格納したコンピュータ可読記録媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0707528A GB2448523B (en) | 2007-04-19 | 2007-04-19 | Apparatus and method for handling exception signals in a computing system |
GB0707528.6 | 2007-04-19 | ||
US11/810,050 | 2007-06-04 | ||
US11/810,050 US20080263342A1 (en) | 2007-04-19 | 2007-06-04 | Apparatus and method for handling exception signals in a computing system |
PCT/GB2008/050259 WO2008129315A1 (en) | 2007-04-19 | 2008-04-15 | Apparatus and method for handling exception signals in a computing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010525440A JP2010525440A (ja) | 2010-07-22 |
JP5077605B2 true JP5077605B2 (ja) | 2012-11-21 |
Family
ID=38135039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010503597A Expired - Fee Related JP5077605B2 (ja) | 2007-04-19 | 2008-04-15 | コンピュータ・システムにおいて例外信号を処理するための装置及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20080263342A1 (ja) |
EP (1) | EP2165258B1 (ja) |
JP (1) | JP5077605B2 (ja) |
CN (1) | CN101663644B (ja) |
GB (1) | GB2448523B (ja) |
TW (1) | TWI509516B (ja) |
WO (1) | WO2008129315A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8517068B2 (en) | 2007-09-14 | 2013-08-27 | Compagnie Generale Des Etablissements Michelin | Non-pneumatic elastic wheel |
US9062768B2 (en) | 2012-07-20 | 2015-06-23 | Federal-Mogul Corporation | Piston with oil cooling passage and method of construction thereof |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070294675A1 (en) * | 2006-06-20 | 2007-12-20 | Transitive Limited | Method and apparatus for handling exceptions during binding to native code |
US7552405B1 (en) * | 2007-07-24 | 2009-06-23 | Xilinx, Inc. | Methods of implementing embedded processor systems including state machines |
US8141015B1 (en) * | 2010-03-02 | 2012-03-20 | Altera Corporation | Reporting status of timing exceptions |
GB2484729A (en) | 2010-10-22 | 2012-04-25 | Advanced Risc Mach Ltd | Exception control in a multiprocessor system |
CN103077073B (zh) * | 2013-01-15 | 2016-12-28 | 华为技术有限公司 | 即时功能级仿真器的实现方法和装置及仿真处理器 |
JP6103541B2 (ja) | 2014-03-18 | 2017-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | バイナリコードの実行を制御する装置及び方法 |
US10229029B2 (en) | 2014-04-08 | 2019-03-12 | Oracle International Corporation | Embedded instruction sets for use in testing and error simulation of computing programs |
US9552250B2 (en) * | 2015-03-26 | 2017-01-24 | Vmware, Inc. | Detecting X86 CPU register corruption from kernel crash dumps |
US20170185400A1 (en) * | 2015-12-23 | 2017-06-29 | Intel Corporation | Mode-specific endbranch for control flow termination |
DE102018218834A1 (de) * | 2018-09-27 | 2020-04-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Ermitteln eines Ansteuersignals |
CN113806006A (zh) * | 2020-06-12 | 2021-12-17 | 华为技术有限公司 | 一种异构指令集架构下异常或中断的处理方法、装置 |
CN117648287B (zh) * | 2024-01-30 | 2024-05-03 | 山东云海国创云计算装备产业创新中心有限公司 | 一种片上数据处理系统、方法、服务器及电子设备 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2176918B (en) * | 1985-06-13 | 1989-11-01 | Intel Corp | Memory management for microprocessor system |
US6631514B1 (en) * | 1998-01-06 | 2003-10-07 | Hewlett-Packard Development, L.P. | Emulation system that uses dynamic binary translation and permits the safe speculation of trapping operations |
US6173248B1 (en) * | 1998-02-09 | 2001-01-09 | Hewlett-Packard Company | Method and apparatus for handling masked exceptions in an instruction interpreter |
US6247172B1 (en) * | 1998-07-02 | 2001-06-12 | Hewlett-Packard Company | Method for a translation system that aggressively optimizes and preserves full synchronous exception state |
US6308318B2 (en) * | 1998-10-07 | 2001-10-23 | Hewlett-Packard Company | Method and apparatus for handling asynchronous exceptions in a dynamic translation system |
WO2000022521A1 (en) | 1998-10-10 | 2000-04-20 | The Victoria University Of Manchester | Program code conversion |
US7516453B1 (en) * | 1998-10-26 | 2009-04-07 | Vmware, Inc. | Binary translator with precise exception synchronization mechanism |
US6738846B1 (en) * | 1999-02-23 | 2004-05-18 | Sun Microsystems, Inc. | Cooperative processing of tasks in a multi-threaded computing system |
US6968411B2 (en) * | 2002-03-19 | 2005-11-22 | Intel Corporation | Interrupt processing apparatus, system, and method |
RU2005115082A (ru) * | 2002-11-18 | 2006-01-20 | Арм Лимитед (Gb) | Типы исключительных ситуаций в защищенной системе обработки |
US7536682B2 (en) | 2003-04-22 | 2009-05-19 | International Business Machines Corporation | Method and apparatus for performing interpreter optimizations during program code conversion |
GB2411990B (en) | 2003-05-02 | 2005-11-09 | Transitive Ltd | Improved architecture for generating intermediate representations for program code conversion |
US7634778B2 (en) * | 2003-06-26 | 2009-12-15 | Microsoft Corporation | Operating system managing a linked list of callback dynamic function tables for acquiring exception handling information from a runtime environment |
GB0315844D0 (en) * | 2003-07-04 | 2003-08-13 | Transitive Ltd | Method and apparatus for performing adjustable precision exception handling |
US7805710B2 (en) * | 2003-07-15 | 2010-09-28 | International Business Machines Corporation | Shared code caching for program code conversion |
US7434209B2 (en) | 2003-07-15 | 2008-10-07 | Transitive Limited | Method and apparatus for performing native binding to execute native code |
WO2006103395A1 (en) | 2005-03-30 | 2006-10-05 | Transitive Limited | Preparing instruction groups in a processor having multiple issue ports |
WO2006111705A2 (en) * | 2005-04-20 | 2006-10-26 | Transitive Limited | Method and apparatus for precise handling of exceptions during program code conversion |
GB2425372B (en) * | 2005-04-20 | 2007-06-13 | Transitive Ltd | Method and apparatus for precise handling of exceptions during program code conversion |
US20060253271A1 (en) * | 2005-04-26 | 2006-11-09 | Newisys, Inc. | Method for facilitating transformation of multi-threaded process-oriented object code to event-based object code |
US7487341B2 (en) * | 2006-06-29 | 2009-02-03 | Intel Corporation | Handling address translations and exceptions of a heterogeneous resource of a processor using another processor resource |
-
2007
- 2007-04-19 GB GB0707528A patent/GB2448523B/en active Active
- 2007-06-04 US US11/810,050 patent/US20080263342A1/en not_active Abandoned
-
2008
- 2008-04-10 TW TW097113063A patent/TWI509516B/zh not_active IP Right Cessation
- 2008-04-15 CN CN2008800126587A patent/CN101663644B/zh active Active
- 2008-04-15 JP JP2010503597A patent/JP5077605B2/ja not_active Expired - Fee Related
- 2008-04-15 WO PCT/GB2008/050259 patent/WO2008129315A1/en active Application Filing
- 2008-04-15 EP EP08737184.5A patent/EP2165258B1/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8517068B2 (en) | 2007-09-14 | 2013-08-27 | Compagnie Generale Des Etablissements Michelin | Non-pneumatic elastic wheel |
US9062768B2 (en) | 2012-07-20 | 2015-06-23 | Federal-Mogul Corporation | Piston with oil cooling passage and method of construction thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2010525440A (ja) | 2010-07-22 |
EP2165258A1 (en) | 2010-03-24 |
WO2008129315A1 (en) | 2008-10-30 |
TW200907809A (en) | 2009-02-16 |
CN101663644B (zh) | 2013-03-20 |
GB0707528D0 (en) | 2007-05-30 |
GB2448523A (en) | 2008-10-22 |
TWI509516B (zh) | 2015-11-21 |
US20080263342A1 (en) | 2008-10-23 |
CN101663644A (zh) | 2010-03-03 |
EP2165258B1 (en) | 2016-03-16 |
GB2448523B (en) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5077605B2 (ja) | コンピュータ・システムにおいて例外信号を処理するための装置及び方法 | |
JP5263702B2 (ja) | プログラム・コードを変換するためのコンピュータ・システム、方法、及びコンピュータ可読記録媒体 | |
US9043816B2 (en) | Handling dynamically linked function calls with respect to program code conversion | |
JP5182815B2 (ja) | プログラム・コード変換において例外を正確に処理するための方法、並びにその装置及びコンピュータ・プログラム | |
CN102165428B (zh) | 软件应用性能增强 | |
US9495136B2 (en) | Using aliasing information for dynamic binary optimization | |
US8458674B2 (en) | Method and apparatus for handling exceptions during binding to native code | |
JP5284585B2 (ja) | トランスレータによって対象プログラム・コードを目的コードにトランスレーションしながら、目的コードを実行する間に直面する例外を処理する方法並びにそのトランスレータ装置及びコンピュータ・プログラム | |
US20040255279A1 (en) | Block translation optimizations for program code conversation | |
JP2007529063A (ja) | ネイティブ結合を行なうための方法および装置 | |
Dam et al. | Machine code verification of a tiny ARM hypervisor | |
Cifuentes et al. | Experience in the design, implementation and use of a retargetable static binary translation framework | |
der Rieden et al. | CVM–a verified framework for microkernel programmers | |
JP5128602B2 (ja) | プログラムコード変換に関して動的にリンクされた関数呼び出しを行うための方法及び装置 | |
US8286144B2 (en) | Administering a process filesystem with respect to program code conversion | |
Butler | EXTENDED NUMERIC REPRESENTATIONS IN WEB ASSEMBLY | |
Paul et al. | A Generic Operating System Kernel | |
von Mayrhauser et al. | Teaching engineering disciplines to tool developers | |
Kastinger | Piero Ploner (pploner@ cosy. sbg. ac. at), Michael Wallner (mwallner@ cosy. sbg. ac. at) University of Salzburg, Department of Computer Sciences |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120801 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5077605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |