JP5071502B2 - Solid-state imaging device - Google Patents

Solid-state imaging device Download PDF

Info

Publication number
JP5071502B2
JP5071502B2 JP2010068423A JP2010068423A JP5071502B2 JP 5071502 B2 JP5071502 B2 JP 5071502B2 JP 2010068423 A JP2010068423 A JP 2010068423A JP 2010068423 A JP2010068423 A JP 2010068423A JP 5071502 B2 JP5071502 B2 JP 5071502B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
charge
light receiving
detection node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010068423A
Other languages
Japanese (ja)
Other versions
JP2010154567A (en
Inventor
正明 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010068423A priority Critical patent/JP5071502B2/en
Publication of JP2010154567A publication Critical patent/JP2010154567A/en
Application granted granted Critical
Publication of JP5071502B2 publication Critical patent/JP5071502B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、入射光の光電変換によって生成された信号電荷を電荷検出ノードに送り、この電荷検出ノードの電位を増幅回路によって検出して撮像信号を取り出す増幅型の固体撮像装置に関し、各種の撮像型半導体デバイス、カメラモジュール、及びカメラ等に用いられる固体撮像装置に関する。   The present invention relates to an amplification type solid-state imaging device that sends signal charges generated by photoelectric conversion of incident light to a charge detection node, detects the potential of the charge detection node by an amplifier circuit, and extracts an imaging signal. The present invention relates to a solid-state imaging device used for a type semiconductor device, a camera module, a camera, and the like.

一般にCMOSイメージセンサと呼ばれる増幅型の固体撮像装置は、半導体基板上に複数の画素によって構成される画素アレイ部を設け、各画素毎にフォトダイオード等の受光部と各種MOSトランジスタによる読み出し回路とを設けて構成され、各受光部の光電変換によって生成された信号電荷をフローティングデフュージョン(FD)部と呼ばれる電荷検出ノードに転送し、この電荷検出ノードの電位をMOSトランジスタによって増幅するものであり、各画素内に増幅機能を持たせた点が特徴となっている。
このようなCMOSイメージセンサは、CCDイメージセンサに比べて、画素数の増減が容易であり、画像サイズの縮小、拡大や動画と静止画の切り替えに適していることから、低消費電力であることと相侯って、さらなる開発や応用の進展が期待されつつある。
In general, an amplification type solid-state imaging device called a CMOS image sensor is provided with a pixel array unit composed of a plurality of pixels on a semiconductor substrate, and a light receiving unit such as a photodiode and a readout circuit using various MOS transistors for each pixel. The signal charge generated by photoelectric conversion of each light receiving part is transferred to a charge detection node called a floating diffusion (FD) part, and the potential of this charge detection node is amplified by a MOS transistor. A feature is that each pixel has an amplification function.
Compared with a CCD image sensor, such a CMOS image sensor can easily increase or decrease the number of pixels, and is suitable for reducing or enlarging an image size or switching between a moving image and a still image. Together with this, further development and application progress is being expected.

図3は、従来の増幅型CMOSイメージセンサの構成を概略的に示すブロック図である(例えば特許文献1参照)。なお、図示のイメージセンサは、例えば33万画素規模の仕様を有する例である。
図3において、半導体基板上に形成される撮像領域1には、1画素/1ユニットの単位セル1Aが二次元の行列状に配置されている。各単位セル1Aは、例えば4個のトランジスタTa、Tb、Tc、Tdと、1個のフォトダイオードPDから構成される。すなわち、各単位セル1Aは、アノード側に接地電位が与えられるフォトダイオードPDと、このフォトダイオードPDの信号電荷を読み出す転送トランジスタ(シャッタゲートトランジスタ)Tdと、この転送トランジスタTdによって読み出された信号電荷によるゲート電位(電荷検出ノードDN)の電位変動を検出する増幅トランジスタTbと、この増幅トランジスタTbからの信号出力を画素行単位で選択する垂直選択トランジスタ(行選択トランジスタ)Taと、電荷検出ノードDNをリセットするリセットトランジスタTcとを具備する。
そして、フォトダイオードPDのカソードには転送トランジスタTdの信号入力端(ソース)が接続され、転送トランジスタTdの信号出力端(ドレイン)には増幅トランジスタTbのゲート(電荷検出ノードDN)が接続されている。また、増幅トランジスタTbの電源供給端(ドレイン)には、垂直選択トランジスタTaの電源出力端(ソース)が接続され、増幅トランジスタTbのゲート(電荷検出ノード)にはリセットトランジスタTcの基準電位供給端(ソース)が接続されている。
FIG. 3 is a block diagram schematically showing a configuration of a conventional amplification type CMOS image sensor (see, for example, Patent Document 1). The illustrated image sensor is an example having a specification of, for example, 330,000 pixels.
In FIG. 3, unit cells 1A of 1 pixel / 1 unit are arranged in a two-dimensional matrix in an imaging region 1 formed on a semiconductor substrate. Each unit cell 1A includes, for example, four transistors Ta, Tb, Tc, and Td and one photodiode PD. That is, each unit cell 1A includes a photodiode PD to which a ground potential is applied to the anode side, a transfer transistor (shutter gate transistor) Td for reading the signal charge of the photodiode PD, and a signal read by the transfer transistor Td. An amplifying transistor Tb for detecting a potential fluctuation of a gate potential (charge detecting node DN) due to charges, a vertical selecting transistor (row selecting transistor) Ta for selecting a signal output from the amplifying transistor Tb in a pixel row unit, and a charge detecting node A reset transistor Tc for resetting DN.
The signal input terminal (source) of the transfer transistor Td is connected to the cathode of the photodiode PD, and the gate (charge detection node DN) of the amplification transistor Tb is connected to the signal output terminal (drain) of the transfer transistor Td. Yes. Further, the power supply output terminal (drain) of the vertical selection transistor Ta is connected to the power supply terminal (drain) of the amplification transistor Tb, and the reference potential supply terminal of the reset transistor Tc is connected to the gate (charge detection node) of the amplification transistor Tb. (Source) is connected.

また、各画素行に対応して、同一行の単位セル1Aの各転送トランジスタTdのゲートには、読み取り線4が共通に接続され、同一行の単位セル1Aの各垂直選択トランジスタTaのゲートには、垂直選択線6が共通に接続され、同一行の単位セル1Aの各リセットトランジスタTcのゲートにはリセット線7が共通に接続されている。
また、各画素列に対応して、同一列の単位セル1Aの各増幅トランジスタTbの信号出力端(ソース)には垂直信号線VLINが共通に接続され、同一列の単位セル1Aの各リセットトランジスタTcの基準電位入力端(ドレイン)および各垂直選択トランジスタTaの電源入力端(ドレイン)には電源線9が共通に接続されている。
Further, corresponding to each pixel row, the read line 4 is connected in common to the gates of the transfer transistors Td of the unit cells 1A in the same row, and the gates of the vertical selection transistors Ta of the unit cells 1A in the same row. The vertical selection line 6 is commonly connected, and the reset line 7 is commonly connected to the gates of the reset transistors Tc of the unit cells 1A in the same row.
Corresponding to each pixel column, the vertical signal line VLIN is commonly connected to the signal output terminal (source) of each amplification transistor Tb of the unit cell 1A in the same column, and each reset transistor of the unit cell 1A in the same column. A power supply line 9 is commonly connected to the reference potential input terminal (drain) of Tc and the power supply input terminal (drain) of each vertical selection transistor Ta.

さらに、撮像領域1の外部(図中の下方側)には、各画素行毎に複数の負荷トランジスタTLが水平方向に並列に設けられ、各負荷トランジスタTLのゲートは垂直信号線VLINの一方の端部と接地ノードとの接続点に接続され、ゲートにバイアス電圧VVLが供給されている。
また、撮像領域1の他方の外部(図中の上方側)には、例えば2個のトランジスタTSH、TCLPと2個のコンデンサCc、Ctから構成されたノイズキャンセラ回路12が水平方向に複数個配置されている。そして、各ノイズキャンセラ回路12を介して各垂直信号線VLINの他方の端部に接続された複数の水平選択トランジスタTHが水平方向に配置されている。
さらに、各水平選択トランジスタTHの出力端には共通に水平信号線HLINが接続されており、この水平信号線HLINには水平リセットトランジスタ(図示せず)および出力増幅回路AMPが接続されている。
また、各水平選択トランジスタTHのゲートには、撮像領域1における水平方向のシフト動作を制御する水平シフトレジスタ3が接続されており、各水平選択トランジスタTHに水平同期クロックφHnが入力される。
Further, a plurality of load transistors TL are provided in parallel in the horizontal direction for each pixel row outside the imaging region 1 (lower side in the figure), and the gate of each load transistor TL is one of the vertical signal lines VLIN. A bias voltage VVL is supplied to the gate, connected to a connection point between the end and the ground node.
In addition, a plurality of noise canceller circuits 12 including, for example, two transistors TSH and TCLP and two capacitors Cc and Ct are arranged in the horizontal direction on the other outside (upper side in the drawing) of the imaging region 1. ing. A plurality of horizontal selection transistors TH connected to the other end of each vertical signal line VLIN via each noise canceller circuit 12 are arranged in the horizontal direction.
Further, a horizontal signal line HLIN is commonly connected to the output terminals of the horizontal selection transistors TH, and a horizontal reset transistor (not shown) and an output amplifier circuit AMP are connected to the horizontal signal line HLIN.
Further, a horizontal shift register 3 for controlling a horizontal shift operation in the imaging region 1 is connected to the gate of each horizontal selection transistor TH, and a horizontal synchronization clock φHn is input to each horizontal selection transistor TH.

さらに、撮像領域1の外部には、タイミング発生回路10、垂直シフトレジスタ2、パルスセレクタ2a、バイアス発生回路11が設けられている。
タイミング発生回路10は、このイメージセンサの各部に各種のタイミング信号を送出する。垂直シフトレジスタ2は、撮像領域1における垂直方向のシフト動作を制御するものであり、パルスセレクタ2aは、この垂直シフトレジスタ2からの制御に基づいて、画素回路に上述した各種パルス信号を出力する。また、バイアス発生回路11は、各トランジスタ等にバイアス電圧VVC、VVLを供給するものである。
Further, a timing generation circuit 10, a vertical shift register 2, a pulse selector 2a, and a bias generation circuit 11 are provided outside the imaging region 1.
The timing generation circuit 10 sends various timing signals to each part of the image sensor. The vertical shift register 2 controls the vertical shift operation in the imaging region 1, and the pulse selector 2a outputs the above-described various pulse signals to the pixel circuit based on the control from the vertical shift register 2. . The bias generation circuit 11 supplies bias voltages VVC and VVL to each transistor and the like.

特開2001−189893号公報JP 2001-189893 A

ところで、上述のような固体撮像装置において、撮像信号のS/N比を改善するためには、フォトダイオードから増幅トランジスタに読み出す信号量を増大することが必要である。そして、増幅トランジスタに読み出せる信号量を増大するためには、フォトダイオード及び電荷検出ノードで蓄積できる電荷量で決まる。
図4は、転送トランジスタの動作に基づくフォトダイオードから電荷検出ノードまでの信号電荷の転送動作を示す説明図である。なお、図中の転送ゲートTGは転送トランジスタTdのゲートを示しており、フォトダイオードPDで蓄積した電荷を検出ノード(DN)に転送する。
図示のように、転送ゲートへのパルス印加によって、半導体基板内でのポテンシャルが図4(a)の状態から図4(b)の状態に変化し、フォトダイオードの信号電荷が検出ノードに転送される。
従って信号量を大きくするためには、フォトダイオードと電荷検出ノードのポテンシャルを深くするとともに、フォトダイオードから電荷検出ノードまでの間の電位差を大きくすることにより、電荷量を増加させることができる。
しかしこの場合、図4(c)、(d)に示すように、フォトダイオード及び電荷検出ノードに蓄積できる電荷量を増加することと、フォトダイオードから電荷検出ノードまでの間の電荷転送とを十分に行うためには、転送ゲートと電荷検出ノードの間の電界を高くする必要があるので、この部分の酸化膜の絶縁性劣化が不良の原因となる問題が生じる。
そこで本発明は、絶縁膜に負担をかけることなく、画素の蓄積電荷量を増大でき、S/N等の出力信号特性を向上することが可能な固体撮像装置を提供することを目的とする。
Incidentally, in the solid-state imaging device as described above, in order to improve the S / N ratio of the imaging signal, it is necessary to increase the amount of signal read from the photodiode to the amplification transistor. In order to increase the amount of signal that can be read out to the amplification transistor, the amount of charge that can be stored in the photodiode and the charge detection node is determined.
FIG. 4 is an explanatory diagram showing a signal charge transfer operation from the photodiode to the charge detection node based on the operation of the transfer transistor. Note that the transfer gate TG in the figure indicates the gate of the transfer transistor Td, and charges accumulated in the photodiode PD are transferred to the detection node (DN).
As shown in the figure, by applying a pulse to the transfer gate, the potential in the semiconductor substrate changes from the state of FIG. 4A to the state of FIG. 4B, and the signal charge of the photodiode is transferred to the detection node. The
Therefore, in order to increase the signal amount, the charge amount can be increased by increasing the potential between the photodiode and the charge detection node and increasing the potential difference between the photodiode and the charge detection node.
However, in this case, as shown in FIGS. 4C and 4D, it is sufficient to increase the amount of charge that can be accumulated in the photodiode and the charge detection node and to transfer the charge between the photodiode and the charge detection node. In order to achieve this, since it is necessary to increase the electric field between the transfer gate and the charge detection node, there arises a problem that the insulating deterioration of the oxide film in this portion causes a defect.
Therefore, an object of the present invention is to provide a solid-state imaging device that can increase the amount of accumulated charges in a pixel without imposing a burden on an insulating film and improve output signal characteristics such as S / N.

上述の目的を達成するため、本発明の固体撮像装置は、入射光量に応じて信号電荷を生成する受光部と、前記受光部にて生成された信号電荷が蓄積される電荷検出ノードと、前記受光部及び前記電荷検出ノードに少なくとも第1電圧と第2電圧を含む2値の電圧を選択的に供給する電源手段とを有し、前記電源手段が、前記受光部及び前記電荷検出ノードに、動画撮影期間の少なくとも一部に前記第1電圧供給、静止画撮影期間の少なくとも一部に前記第1電圧より大きい前記第2電圧供給し、前記電源手段が、前記静止画撮影期間における受光部の電荷蓄積期間とその前後の所定期間だけに前記第2電圧を供給することを特徴とする。 In order to achieve the above object, a solid-state imaging device of the present invention includes a light receiving unit that generates a signal charge according to an incident light amount, a charge detection node in which the signal charge generated by the light receiving unit is accumulated, Power supply means for selectively supplying a binary voltage including at least a first voltage and a second voltage to the light receiving section and the charge detection node, wherein the power supply means is connected to the light receiving section and the charge detection node. at least partially supplying the first voltage, at least in part on supplying a first voltage higher than the second voltage, said power supply means, the still image shooting period of the still image shooting period of moving image shooting period It characterized that you supply the second voltage by a predetermined period of charge accumulation period of the light receiving portion and its front and rear.

また本発明の固体撮像装置は、入射光量に応じて信号電荷を生成する受光部と、前記受光部にて生成された信号電荷を基準電位にリセットするリセットトランジスタと、前記リセットトランジスタの基準電位接続端に少なくとも第1電圧と第2電圧を含む2値の電圧を選択的に供給する電源手段とを有し、前記電源手段が、前記リセットトランジスタの基準電位接続端には、動画撮影期間の少なくとも一部に前記第1電圧供給し、静止画撮影期間の少なくとも一部に前記第1電圧より大きい前記第2電圧供給し、前記電源手段が、前記静止画撮影期間における受光部の電荷蓄積期間とその前後の所定期間だけに前記第2電圧を供給することを特徴とする。 The solid-state imaging device according to the present invention includes a light receiving unit that generates a signal charge according to an incident light amount, a reset transistor that resets the signal charge generated by the light receiving unit to a reference potential, and a reference potential connection of the reset transistor. Power supply means for selectively supplying a binary voltage including at least a first voltage and a second voltage to the end, and the power supply means is connected to a reference potential connection end of the reset transistor at least during a video shooting period. supplying said first voltage to a part, and supplying the first voltage is greater than said second voltage to at least a portion of the still image shooting period, the power supply unit, the charge accumulation of the light receiving portion in the still image shooting period period and the only feature that you supply the second voltage predetermined period before and after.

本発明の固体撮像装置によれば、動画撮影時には受光部及び電荷検出ノードに小さい電圧を供給し、静止画撮影時には受光部及び電荷検出ノードに大きい電圧を供給することにより、必要な動作時には読み出し電荷量の増大を図り、不必要な電圧印加を抑制し、絶縁膜に対する負荷の軽減を図ることができる効果がある。
また本発明の固体撮像装置によれば、動画撮影時にはリセットトランジスタの基準電位接続端に小さい電圧を供給し、静止画撮影時にはリセットトランジスタの基準電位接続端に大きい電圧を供給することにより、必要な動作時には読み出し電荷量の増大を図り、不必要な電圧印加を抑制し、絶縁膜に対する負荷の軽減を図ることができる効果がある。
According to the solid-state imaging device of the present invention, a small voltage is supplied to the light receiving unit and the charge detection node at the time of moving image shooting, and a large voltage is supplied to the light receiving unit and the charge detection node at the time of still image shooting, thereby reading out when necessary. There is an effect that the amount of charge can be increased, unnecessary voltage application can be suppressed, and the load on the insulating film can be reduced.
Further, according to the solid-state imaging device of the present invention, a small voltage is supplied to the reference potential connection terminal of the reset transistor during moving image shooting, and a large voltage is supplied to the reference potential connection terminal of the reset transistor during still image shooting. At the time of operation, there is an effect that the amount of read charge can be increased, unnecessary voltage application can be suppressed, and the load on the insulating film can be reduced.

本発明の実施例1による増幅型CMOSイメージセンサの構成を概略的に示すブロック図である。1 is a block diagram schematically showing a configuration of an amplification type CMOS image sensor according to Embodiment 1 of the present invention. 図1に示す実施例1の電源電圧切り替え動作を示すタイミングチャートである。2 is a timing chart illustrating a power supply voltage switching operation according to the first embodiment illustrated in FIG. 1. 従来例による増幅型CMOSイメージセンサの構成を概略的に示すブロック図である。It is a block diagram which shows roughly the structure of the amplification type CMOS image sensor by a prior art example. 図3に示すイメージセンサのフォトダイオードから電荷検出ノードへの電荷転送動作を示す断面図である。FIG. 4 is a cross-sectional view showing a charge transfer operation from a photodiode of the image sensor shown in FIG. 3 to a charge detection node.

本発明の実施の形態では、受光部と電荷検出ノードとの間の電位差を、少なくとも2段階の電源電圧によって選択できるようにした。すなわち、上述した転送ゲートと電荷検出ノードの間における絶縁性劣化は、磨耗モードであるので、ある一定の累積時間以上の高電界が印加されると、故障に至る。一方、静止画を撮影するためのカメラでは、固体撮像装置が動作している時間の大半は、得ようとする画像をモニタする時間であり、最終的に得る画像を取り込むための動作時間は極めて短い。
従って、最終的に得ようとする画像を取り込む蓄積期間と、その直前、直後の一定時間のみ、フォトダイオードから電荷検出ノードに至る間の電位差を比較的大きくし、それ以外のモニタリングの期間は、電位差を小さくするようにすれば、撮像画像のS/N比を高くしながら、絶縁膜劣化を抑制でき、所望の撮像素子の寿命を得ることが可能となる。
In the embodiment of the present invention, the potential difference between the light receiving portion and the charge detection node can be selected by at least two stages of power supply voltages. That is, since the above-described insulation deterioration between the transfer gate and the charge detection node is a wear mode, a failure occurs when a high electric field of a certain cumulative time or longer is applied. On the other hand, in a camera for taking a still image, most of the time during which the solid-state imaging device is operating is the time for monitoring the image to be obtained, and the operation time for capturing the finally obtained image is extremely short.
Therefore, the potential difference between the photodiode and the charge detection node is relatively large only during a certain period immediately before and immediately after the accumulation period for capturing the image to be finally obtained, and other monitoring periods are as follows. If the potential difference is reduced, it is possible to suppress deterioration of the insulating film while increasing the S / N ratio of the captured image, and to obtain a desired lifetime of the image sensor.

なお、本発明で言う固体撮像装置とは、イメージセンサ等の形態で構成される半導体デバイス、この半導体デバイスを組み込んだカメラモジュール、ならびに他のカメラ構成要素との組み合わせによって構成されるカメラをも含む広義の意味を有するものとする。   The solid-state imaging device referred to in the present invention includes a semiconductor device configured in the form of an image sensor or the like, a camera module incorporating the semiconductor device, and a camera configured in combination with other camera components. It shall have a broad meaning.

図1は、本発明の実施例1による増幅型CMOSイメージセンサの構成を概略的に示すブロック図である。なお、本実施例のイメージセンサは、図3に示す従来の構成と多くの共通部分を有することから、以下の実施例の説明では、従来例との相違点を中心に説明し、共通の構成については、同一符号を付して重複する説明は省略する。
まず、図1に示す実施例の構成と図3に示す従来例の構成との主な相違点は以下のとおりである。
(1)本実施例では、図3に示す構成に加えて新たにVdd電源回路(電源手段)13が付加されており、その出力は単位セル1Aの各リセットトランジスタTcの基準電位接続端(ドレイン)および各垂直選択トランジスタTaの電源入力端(ドレイン)に共通に接続された電源線(Vdd)9に接続されている。
(2)Vdd電源回路13には、パルス信号ΦADが入力される入力端子を有する。このパルス信号ΦADは、オートフォーカスシャッタのトリガ信号である。Vdd電源回路13はパルス信号ΦADが入力されると、出力電圧を第1電圧Vdd1から第2電圧Vdd2(>Vdd1)に変化させる。
FIG. 1 is a block diagram schematically showing the configuration of an amplification type CMOS image sensor according to Embodiment 1 of the present invention. Since the image sensor of this embodiment has many common parts with the conventional configuration shown in FIG. 3, in the following description of the embodiment, the differences from the conventional example will be mainly described, and the common configuration will be described. For the above, the same reference numerals are given and redundant description is omitted.
First, the main differences between the configuration of the embodiment shown in FIG. 1 and the configuration of the conventional example shown in FIG. 3 are as follows.
(1) In this embodiment, a Vdd power supply circuit (power supply means) 13 is newly added in addition to the configuration shown in FIG. 3, and its output is the reference potential connection terminal (drain) of each reset transistor Tc of the unit cell 1A. ) And a power supply line (Vdd) 9 commonly connected to the power supply input terminal (drain) of each vertical selection transistor Ta.
(2) The Vdd power supply circuit 13 has an input terminal to which the pulse signal ΦAD is input. This pulse signal ΦAD is a trigger signal for the autofocus shutter. When the pulse signal ΦAD is input, the Vdd power supply circuit 13 changes the output voltage from the first voltage Vdd1 to the second voltage Vdd2 (> Vdd1).

(3)Vdd電源回路13とタイミング発生回路(タイミング制御手段)10を接続する配線が付加されている。この配線は、タイミング回路10の出力信号ΦVDをVdd電源回路13の入力端子に伝達するためのものである。タイミング回路10の出力信号ΦVDは露光期間の終了時または、それから一定時間経過した時を示す信号である。この信号を受けると、Vdd電源回路13は出力電圧をVdd2からVdd1に変化させる。
このように本実施例では、電源電圧をVdd2からVdd1に変化させることで、フォトダイオードと電荷検出ノードのポテンシャルを変化させて信号量を部分的に増大させることを特徴としている。
(3) A wiring for connecting the Vdd power supply circuit 13 and the timing generation circuit (timing control means) 10 is added. This wiring is for transmitting the output signal ΦVD of the timing circuit 10 to the input terminal of the Vdd power supply circuit 13. The output signal ΦVD of the timing circuit 10 is a signal indicating when the exposure period ends or when a certain time has elapsed since then. Upon receiving this signal, the Vdd power supply circuit 13 changes the output voltage from Vdd2 to Vdd1.
As described above, this embodiment is characterized in that the signal amount is partially increased by changing the potential of the photodiode and the charge detection node by changing the power supply voltage from Vdd2 to Vdd1.

次に本実施例の動作について説明する。
図2はVdd電源回路の出力波形を示すタイミングチャートである。
まず撮像を開始する前のモニタリング期間は、Vdd電源回路13の出力はVdd1である。実際に用いる電圧としては、2.5V±0.2V、2.7 V±0.2V、3.3V±0.3Vなどが考えられる。
この時、フォトダイオードおよび検出ノードに蓄積できる電荷量は標準的な量(8000〜10000e-)であり、得られる画質(ここではダイナミックレンジ)も標準的なものである。すなわち、モニタリング時は、サイズの小さい液晶表示デバイスで画像をモニタリングするだけであるので、フォトダイオードおよび検出ノードに蓄積できる標準的な電荷量あるいはそれ以下でも、十分な役割を果たすことができる。
次に、被写体を撮像するためにシャッタを押すと、まずAF(オートフォーカス)用シャッタのトリガが出力され、引き続いて撮像用シャッタのトリガが出力される。
Next, the operation of this embodiment will be described.
FIG. 2 is a timing chart showing output waveforms of the Vdd power supply circuit.
First, during the monitoring period before imaging starts, the output of the Vdd power supply circuit 13 is Vdd1. As the voltage actually used, 2.5V ± 0.2V, 2.7V ± 0.2V, 3.3V ± 0.3V, and the like are conceivable.
At this time, the amount of charge that can be stored in the photodiode and the detection node is a standard amount (800 to 10,000 e−), and the image quality (dynamic range in this case) is also standard. That is, at the time of monitoring, since only the image is monitored with a small-sized liquid crystal display device, even a standard charge amount that can be stored in the photodiode and the detection node or less can play a sufficient role.
Next, when the shutter is pressed to capture an image of the subject, an AF (autofocus) shutter trigger is output first, followed by an imaging shutter trigger.

そして、オートフォーカス用シャッタのトリガが、パルス信号ΦADとしてVdd電源回路13に入力されると、電源電圧VddはVdd1からVdd2に上昇する。ここで、Vdd2の例としては、3.3V±0.3V(Vdd1が2.7V±0.2Vの時)、あるいは、5.0V±0.5V(Vdd1が3.3V±0.3Vの時)などがある。これらのVddの上昇により、フォトダイオードおよび検出ノードに蓄積できる電荷量は10〜20%上昇し、ダイナミックレンジの広域化を実現できる。
また、オートフォーカス用シャッタに引き続き撮影シャッタのトリガが出力されると、画素信号のリセットレベルと信号レベルの読み取りを行い、画像信号を後段の信号処理回路に送り出す。
以上の所定撮像動作が終了する時間が経過したら、タイミング発生回路10の出力信号ΦVDからVdd電源回路13に信号が送られ、それによってVdd電源回路13の出力電圧がVdd2からVdd1に下降する。
When the trigger for the autofocus shutter is input to the Vdd power supply circuit 13 as the pulse signal ΦAD, the power supply voltage Vdd increases from Vdd1 to Vdd2. Here, as an example of Vdd2, 3.3V ± 0.3V (when Vdd1 is 2.7V ± 0.2V) or 5.0V ± 0.5V (Vdd1 is 3.3V ± 0.3V) Time). With the increase in Vdd, the amount of charge that can be accumulated in the photodiode and the detection node is increased by 10 to 20%, and a wide dynamic range can be realized.
When a shooting shutter trigger is output following the autofocus shutter, the reset level and signal level of the pixel signal are read, and the image signal is sent to the signal processing circuit at the subsequent stage.
When the time for ending the above predetermined imaging operation elapses, a signal is sent from the output signal ΦVD of the timing generation circuit 10 to the Vdd power supply circuit 13, whereby the output voltage of the Vdd power supply circuit 13 drops from Vdd2 to Vdd1.

このように、電源電圧VddがVdd1になるとモニタリング期間となって、次に撮影する画像の表示を行う。なお、実際に撮像を取り込む時間は1回当たり1/30秒程度であるのに対し、通常は数十秒程度である。また、モニタリング期間は使用する個人により差がある。
以上のような本実施例では、電源電圧を部分的に切り替えて露光を行うことにより、従来技術と比較して、磨耗故障による製品の寿命を3桁程度長くすることが可能となる。また個人の使用方法に依存する製品寿命のばらつきを小さくすることが可能となる。
なお、上述した実施例では、リセットトランジスタTcと垂直選択トランジスタTaに供給する電源電圧をモニタリング期間と露光期間に合わせて2値の電圧Vdd1、Vdd2に切り替える例を説明したが、本発明はこれに限定されず、種々の形態が可能である。
例えば、画素回路の形態としては、種々の方式が採用されており、その構成に合わせて電源線の配置を選択するものとする。また、電源電圧の切り替え方法についても、具体的には種々の形態が可能であり、切り替えタイミングについても、例えば、動画撮影期間の少なくとも一部に第1電圧を供給し、静止画撮影期間の少なくとも一部に第2電圧を供給するという構成によって、十分な効果を得ることができるものである。
As described above, when the power supply voltage Vdd becomes Vdd1, the monitoring period is started, and an image to be photographed next is displayed. Note that the actual capturing time is about 1/30 second per time, but is usually about several tens of seconds. Also, the monitoring period varies depending on the individual who uses it.
In the present embodiment as described above, by performing exposure by partially switching the power supply voltage, it is possible to extend the life of the product due to wear failure by about three orders of magnitude as compared with the prior art. In addition, it is possible to reduce the variation in product life depending on the usage method of individuals.
In the above-described embodiment, the example in which the power supply voltage supplied to the reset transistor Tc and the vertical selection transistor Ta is switched to the binary voltages Vdd1 and Vdd2 in accordance with the monitoring period and the exposure period has been described. Without limitation, various forms are possible.
For example, various types of pixel circuits are employed, and the arrangement of power supply lines is selected in accordance with the configuration. The power supply voltage switching method can also be variously configured. Specifically, for example, the switching timing can be determined by supplying the first voltage to at least a part of the moving image shooting period and at least the still image shooting period. A sufficient effect can be obtained by a configuration in which the second voltage is supplied to a part.

1……撮像領域、1A……単位セル、10……タイミング発生回路、13……Vdd電源回路、PD……フォトダイオード、Ta……垂直選択トランジスタ、Tb……増幅トランジスタ、Tc……リセットトランジスタ、Td……転送トランジスタ DESCRIPTION OF SYMBOLS 1 ... Imaging area, 1A ... Unit cell, 10 ... Timing generation circuit, 13 ... Vdd power supply circuit, PD ... Photodiode, Ta ... Vertical selection transistor, Tb ... Amplification transistor, Tc ... Reset transistor , Td: Transfer transistor

Claims (7)

入射光量に応じて信号電荷を生成する受光部と、
前記受光部にて生成された信号電荷が蓄積される電荷検出ノードと、
前記受光部及び前記電荷検出ノードに少なくとも第1電圧と第2電圧を含む2値の電圧を選択的に供給する電源手段とを有し、
前記電源手段が、前記受光部及び前記電荷検出ノードに、動画撮影期間の少なくとも一部に前記第1電圧供給、静止画撮影期間の少なくとも一部に前記第1電圧より大きい前記第2電圧供給し
前記電源手段が、前記静止画撮影期間における受光部の電荷蓄積期間とその前後の所定期間だけに前記第2電圧を供給する
固体撮像装置。
A light receiving unit that generates a signal charge according to the amount of incident light;
A charge detection node for accumulating signal charges generated by the light receiving unit;
Power supply means for selectively supplying a binary voltage including at least a first voltage and a second voltage to the light receiving unit and the charge detection node;
Said power supply means, the light-receiving portion and the charge detection node, and supplying the first voltage to at least a portion of the moving image shooting period, at least in part on the first voltage is greater than the second voltage of the still image shooting period supplies,
The solid-state imaging device , wherein the power supply unit supplies the second voltage only during a charge accumulation period of the light receiving unit during the still image shooting period and a predetermined period before and after the charge accumulation period .
前記電源手段による供給電圧を第1電圧または第2電圧に切り替えるタイミング制御手段を有する
請求項1記載の固体撮像装置。
The solid-state imaging device according to claim 1, further comprising timing control means for switching a supply voltage by the power supply means to a first voltage or a second voltage .
前記受光部にて生成された信号電荷を前記電荷検出ノードに転送する転送トランジスタと、前記電荷検出ノードの電位変動に対応した画素信号を出力する増幅トランジスタとを有する
請求項1記載の固体撮像装置。
The solid-state imaging device according to claim 1 , further comprising: a transfer transistor that transfers a signal charge generated by the light receiving unit to the charge detection node; and an amplification transistor that outputs a pixel signal corresponding to a potential variation of the charge detection node. .
入射光量に応じて信号電荷を生成する受光部と、
前記受光部にて生成された信号電荷を基準電位にリセットするリセットトランジスタと、
前記リセットトランジスタの基準電位接続端に少なくとも第1電圧と第2電圧を含む2値の電圧を選択的に供給する電源手段とを有し、
前記電源手段が、前記リセットトランジスタの基準電位接続端には、動画撮影期間の少なくとも一部に前記第1電圧を供給し、静止画撮影期間の少なくとも一部に前記第1電圧より大きい前記第2電圧を供給し、
前記電源手段が、前記静止画撮影期間における受光部の電荷蓄積期間とその前後の所定期間だけに前記第2電圧を供給する
固体撮像装置。
A light receiving unit that generates a signal charge according to the amount of incident light;
A reset transistor for resetting a signal charge generated in the light receiving unit to a reference potential;
Power supply means for selectively supplying a binary voltage including at least a first voltage and a second voltage to a reference potential connection terminal of the reset transistor;
The power supply means supplies the first voltage to the reference potential connection end of the reset transistor for at least a part of the moving image shooting period, and the second voltage greater than the first voltage for at least a part of the still image shooting period. Supply voltage,
The solid-state imaging device , wherein the power supply unit supplies the second voltage only during a charge accumulation period of the light receiving unit during the still image shooting period and a predetermined period before and after the charge accumulation period .
前記リセットトランジスタは、前記受光部から読み出された信号電荷が蓄積される電荷検出ノードに接続されている
請求項4記載の固体撮像装置。
The reset transistor is connected to a charge detection node in which signal charges read from the light receiving unit are accumulated.
The solid-state imaging device according to claim 4 .
前記電源手段による供給電圧を第1電圧または第2電圧に切り替えるタイミング制御手段を有する
請求項記載の固体撮像装置。
The solid-state imaging device according to claim 4, further comprising timing control means for switching a supply voltage by the power supply means to a first voltage or a second voltage .
前記受光部にて生成された信号電荷を前記電荷検出ノードに転送する転送トランジスタと、前記電荷検出ノードの電位変動に対応した画素信号を出力する増幅トランジスタとを有する
請求項記載の固体撮像装置。
5. The solid-state imaging device according to claim 4 , further comprising: a transfer transistor that transfers the signal charge generated by the light receiving unit to the charge detection node; and an amplification transistor that outputs a pixel signal corresponding to a potential variation of the charge detection node. .
JP2010068423A 2010-03-24 2010-03-24 Solid-state imaging device Expired - Fee Related JP5071502B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010068423A JP5071502B2 (en) 2010-03-24 2010-03-24 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068423A JP5071502B2 (en) 2010-03-24 2010-03-24 Solid-state imaging device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004137285A Division JP4734847B2 (en) 2004-05-06 2004-05-06 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2010154567A JP2010154567A (en) 2010-07-08
JP5071502B2 true JP5071502B2 (en) 2012-11-14

Family

ID=42573012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068423A Expired - Fee Related JP5071502B2 (en) 2010-03-24 2010-03-24 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP5071502B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678264A (en) * 1992-08-28 1994-03-18 Canon Inc Image picture device
JP2000224495A (en) * 1998-11-24 2000-08-11 Canon Inc Image pickup device and image pickup system using the same
JP2004072148A (en) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd Av data recording apparatus and method

Also Published As

Publication number Publication date
JP2010154567A (en) 2010-07-08

Similar Documents

Publication Publication Date Title
US10567691B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8687099B2 (en) Imaging device, imaging method, and electronic device
US10044947B2 (en) Electronic apparatus and driving method therefor
US9479715B2 (en) Solid-state imaging device, method of driving the same, and electronic system including the device
JP5552858B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US8964086B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
JP5664175B2 (en) Solid-state imaging device, driving method thereof, and electronic apparatus
US20100238332A1 (en) Solid-state imaging device, driving method thereof, and electronic apparatus
JP2010011224A (en) Solid-state imaging apparatus
US9123620B2 (en) Solid-state image capture device, drive method therefor, and electronic apparatus
JP2009278241A (en) Drive method of solid-state image pickup device, and solid-state image pickup device
JP2007036916A (en) Solid-state imaging apparatus, drive method for solid-state imaging apparatus, and imaging apparatus
US20080180558A1 (en) Amplification-type solid-state image capturing apparatus and electronic information device
JP5012188B2 (en) Solid-state imaging device
JP2016005068A (en) Solid-state imaging device and electronic apparatus
JPWO2014129118A1 (en) Solid-state imaging device
JPWO2016147887A1 (en) SOLID-STATE IMAGING DEVICE, ITS CONTROL METHOD, AND ELECTRONIC DEVICE
US8264582B2 (en) Solid-state image capturing apparatus and electronic information device
JP5335465B2 (en) Solid-state imaging device and imaging apparatus
KR20180011562A (en) Unit Pixel Apparatus and Operation Method Thereof
JP5071502B2 (en) Solid-state imaging device
JP4734847B2 (en) Solid-state imaging device
JP2013168713A (en) Driving method of solid-state imaging apparatus, and camera system
JP2008042675A (en) Photoelectric conversion device and imaging apparatus
JP5403019B2 (en) Physical quantity detection apparatus and imaging apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees