JP5071370B2 - Distortion compensation apparatus and method - Google Patents
Distortion compensation apparatus and method Download PDFInfo
- Publication number
- JP5071370B2 JP5071370B2 JP2008334963A JP2008334963A JP5071370B2 JP 5071370 B2 JP5071370 B2 JP 5071370B2 JP 2008334963 A JP2008334963 A JP 2008334963A JP 2008334963 A JP2008334963 A JP 2008334963A JP 5071370 B2 JP5071370 B2 JP 5071370B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- power
- unit
- power threshold
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
Description
開示する技術は、ディジタル無線通信において、送信アンプへの入力信号に予め歪補償処理を行うことで、送信アンプ出力の非線形歪みを抑圧するプリディストーション型歪補償方式に関する。 The disclosed technology relates to a predistortion type distortion compensation method for suppressing nonlinear distortion of a transmission amplifier output by performing distortion compensation processing on an input signal to the transmission amplifier in advance in digital wireless communication.
一般に、移動体基地局等の無線送信装置に用いる高効率の送信アンプは非線形特性が強い。このため、高速無線通信用の変調信号が送信される際には、このような送信アンプにおける非線形歪みが送信変調信号に帯域外輻射電力を生じさせ、隣接送信チャネルに影響を及ぼす。 In general, a high-efficiency transmission amplifier used in a wireless transmission device such as a mobile base station has strong nonlinear characteristics. For this reason, when a modulation signal for high-speed wireless communication is transmitted, such nonlinear distortion in the transmission amplifier causes out-of-band radiant power in the transmission modulation signal and affects adjacent transmission channels.
送信アンプによる帯域外輻射を抑圧する方式として、送信アンプの非線形歪特性の逆特性を有する歪信号を入力信号に付加して送信アンプに入力することにより、送信アンプにおける非線形歪を補償するプリディストーション方式が知られている。特に、送信アンプの出力を入力側にフィードバックすることにより、歪補償を適応的に行うアダプティブプリディストーション方式は、帯域外輻射を大幅に抑圧することができる。
図１０は、プリディストーション方式の原理図である。通常、送信アンプは、入力電力が大きくなるにつれて出力が飽和し、入力信号に対して線形な信号を出力することができなくなる（図１０の１００１）。このアンプの非線形特性は以下のような弊害をもたらす。
Predistortion that compensates for nonlinear distortion in the transmission amplifier by adding a distortion signal having the inverse characteristic of the nonlinear distortion characteristic of the transmission amplifier to the input signal as a method of suppressing out-of-band radiation by the transmission amplifier. The method is known. In particular, the adaptive predistortion method that adaptively performs distortion compensation by feeding back the output of the transmission amplifier to the input side can significantly suppress out-of-band radiation.
FIG. 10 is a principle diagram of the predistortion method. Normally, the transmission amplifier saturates as input power increases, and cannot output a linear signal with respect to the input signal (1001 in FIG. 10). The non-linear characteristic of this amplifier has the following adverse effects.
図１１は、送信アンプの非線形特性に起因するスペクトラム特性の劣化についての説明図である。
図１１に示されるように、送信アンプの非線形特性は、アンプ入力１１０１に対して、信号帯域１１０２外に、不要なスペクトラム１１０３を放射させる。この帯域外輻射電力は、帯域外の周波数を用いている別システムの特性を劣化させる。
FIG. 11 is an explanatory diagram regarding the deterioration of the spectrum characteristics caused by the nonlinear characteristics of the transmission amplifier.
As shown in FIG. 11, the nonlinear characteristic of the transmission amplifier causes an unnecessary spectrum 1103 to be emitted outside the signal band 1102 with respect to the amplifier input 1101. This out-of-band radiant power degrades the characteristics of another system that uses out-of-band frequencies.
また、図１１では信号特性に隠れているが、信号帯域１１０２内にも不要なスペクトラムを放射している。これは信号自体の特性劣化の原因となる。
更に、現在のディジタル変調方式の多くは、線形な増幅特性を必要としているので、上記のような飽和特性をもつアンプの使用においては、線形な低入力電力部分を使用せざるを得ない。これは、送信アンプの電力効率の低下につながる。
Further, although hidden in the signal characteristics in FIG. 11, an unnecessary spectrum is also radiated in the signal band 1102. This causes deterioration of characteristics of the signal itself.
Furthermore, since many of the current digital modulation systems require a linear amplification characteristic, a linear low input power portion must be used in the use of the amplifier having the saturation characteristic as described above. This leads to a reduction in power efficiency of the transmission amplifier.
そこで、プリディストーション技術を用いて、送信アンプの入力信号に、アンプ特性の逆特性が印加される（図１０の１００２）。これに非線形なアンプ特性が付加されることで、送信アンプ出力では結果的に、図１０の１００３に示されるように、補償された線形特性を得ることができる。 Therefore, a reverse characteristic of the amplifier characteristic is applied to the input signal of the transmission amplifier using a predistortion technique (1002 in FIG. 10). By adding a non-linear amplifier characteristic to this, as a result, a compensated linear characteristic can be obtained as shown by 1003 in FIG.
プリディストーションの一方式として、従来、べき級数を用いたプリディストーション方式が提案されている。これは、図１２に示されるように、送信アンプ前段のプリディストーション部１２０１での補償動作が、入力信号ｘに対するべき級数演算によって行われる方式である。 As a predistortion method, a predistortion method using a power series has been proposed. As shown in FIG. 12, this is a method in which the compensation operation in the predistortion unit 1201 in the previous stage of the transmission amplifier is performed by a power series operation on the input signal x.
即ち、図１２において、プリディストーション部１２０１は、入力信号ｘに対するべき級数演算を実行することにより、送信アンプ１２０５の歪補償を行う。
プリディストーション部１２０１の出力は、Ｄ／Ａコンバータ１２０２でアナログ信号に変換され、更に、直交変調器１２０３で、送信基地局に応じたローカル発振器１２０４
から発振された信号によって直交変調される。
That is, in FIG. 12, the predistortion unit 1201 performs distortion compensation of the transmission amplifier 1205 by performing a power series operation on the input signal x.
The output of the predistortion unit 1201 is converted into an analog signal by a D / A converter 1202, and further, a local oscillator 1204 corresponding to a transmission base station is output by a quadrature modulator 1203.
Is quadrature modulated by a signal oscillated from.
変調された送信アナログ信号は、送信アンプ１２０５で電力増幅され、その出力が、カップラ１２０６を介して、送信アンテナ１２０７に供給され、そこから送信される。
また、送信アンプ１２０５の出力はカップラ１２０６から入力側にフィードバックされる。
The modulated transmission analog signal is power-amplified by the transmission amplifier 1205, and its output is supplied to the transmission antenna 1207 via the coupler 1206 and transmitted from there.
The output of the transmission amplifier 1205 is fed back from the coupler 1206 to the input side.
即ち、カップラ１２０６の出力は、ダウンコンバータ１２０８で、送信基地局に応じたローカル発振器１２０９から発振された信号によってダウンコンバートされる。更にその出力は、Ａ／Ｄコンバータ１２１０によってディジタル信号に戻された後、特には図示しない復調器でベースバンドに戻される。 In other words, the output of the coupler 1206 is down-converted by the down converter 1208 using a signal oscillated from the local oscillator 1209 corresponding to the transmission base station. Further, the output is returned to a digital signal by the A / D converter 1210, and then returned to the baseband by a demodulator (not shown).
この結果得られるフィードバック信号Ｓfb(n) について、減算器１２１１にて、特には図示しない遅延回路で遅延させられた送信信号Ｓref (n)との誤差信号ｅ(n) が算出される。 With respect to the feedback signal S fb (n) obtained as a result, an error signal e (n) from the transmission signal S ref (n) delayed by a delay circuit (not shown) is calculated by the subtractor 1211.
そして、係数更新部１２１２にて、最小自乗誤差（Least Mean Square ）演算に基づいてその誤差信号ｅ(n) が最小化されるように、プリディストーション部１２０１に供給されるべき級数演算係数ａ，ｂ，ｃ，ｄ等が更新される。 Then, the coefficient update unit 1212 uses a series operation coefficient a, to be supplied to the predistortion unit 1201 so that the error signal e (n) is minimized based on the least mean square calculation. b, c, d, etc. are updated.
このようにして、べき級数演算係数が徐々に所定値に収束させられ、その所定値に収束したべき級数演算係数を用いて、プリディストーション部１２０１にて、入力信号ｘに対してべき級数演算が実行される。これにより、定常状態においては、高い電力効率を保ちながらアナログ回路部の非線形歪特性が精度良く抑圧される。そして、この非線形歪特性が温度や周波数の影響により変動した場合においても、フィードバック信号Ｓfb(n) によりそのアナログゲイン変動量が検出される。そして、係数更新部１２１２にてその変動量を補う方向にべき級数演算係数の値が更新され、特性の変動を動的に補償することができる。 In this manner, the power series calculation coefficient is gradually converged to a predetermined value, and the power series calculation is performed on the input signal x by the predistortion unit 1201 using the power series calculation coefficient converged to the predetermined value. Executed. Thereby, in a steady state, the nonlinear distortion characteristic of the analog circuit unit is accurately suppressed while maintaining high power efficiency. Even when the nonlinear distortion characteristic fluctuates due to the influence of temperature or frequency, the analog gain fluctuation amount is detected by the feedback signal S fb (n). Then, the coefficient update unit 1212 updates the value of the power series calculation coefficient in a direction to compensate for the fluctuation amount, and the fluctuation of characteristics can be dynamically compensated.
なお、以上の構成は実際には、複素信号に対する構成を有する。
上述の従来技術の構成において、例えば、周波数２Δｆ離れた２つの正弦波信号（２トーン信号）が、べき級数でモデル化されるアンプモデルに入力すると仮定する。
ｃｏｓ２π（ｆc −Δｆ）ｔ＋ｃｏｓ２π（ｆc ＋Δｆ）ｔ
ただし、ｆc は搬送波周波数である。この結果、べき級数で表現される出力信号において、偶数次のべき乗の項には、搬送波周波数ｆc から大きく離調しアナログ部のフィルタや送信アンプ自体によって抑圧される信号成分しか含まれない。これに対して、３次のべき乗の項ではｆc ±３Δｆ、５次のべき乗の項ではｆc ±５Δｆという、搬送波周波数の近傍に不要成分が発生する。従って、送信アンプ１２０５での非線形歪は、奇数次べき乗項のみからなるべき級数によってモデル化できる。このため、図１２に示されるように、プリディストーション部１２０１で演算されるべき級数も、奇数次べき乗項のみで構成されるのが、一般的である。
Note that the above configuration actually has a configuration for complex signals.
In the above-described conventional configuration, for example, it is assumed that two sine wave signals (two tone signals) separated by a frequency 2Δf are input to an amplifier model modeled by a power series.
cos2π (fc−Δf) t + cos2π (fc + Δf) t
Where fc is the carrier frequency. As a result, in the output signal expressed in the power series, the even-order power term includes only signal components that are greatly detuned from the carrier frequency fc and suppressed by the filter of the analog unit or the transmission amplifier itself. On the other hand, an unnecessary component is generated in the vicinity of the carrier frequency, that is, fc ± 3Δf in the third power term and fc ± 5Δf in the fifth power term. Therefore, the non-linear distortion in the transmission amplifier 1205 can be modeled by a series that should be composed only of odd power terms. For this reason, as shown in FIG. 12, the series to be calculated by the predistortion unit 1201 is generally composed only of odd-order power terms.
今後、べき級数の数式として、簡単のためａｘ＋ｂｘ3 ＋ｃｘ5 ＋ｄｘ7 という単純なべき級数式を用いて説明する。実際の歪補償には、送信アンプ１２０５の特性をより正確にモデル化するために、Ｖｏｌｔｅｒｒａ級数をはじめとする、遅延成分を考慮に入れたより複雑な形の級数を用いるのが一般的である。これらの詳細については、下記非特許文献１に記載されている。
しかし、図１２に示される従来のべき級数方式プリディストーション歪補償方式では、特に歪みの小さい信号を要求する基地局システムなどでは、歪成分を抑圧する性能（歪補償性能）が十分ではないという問題点を有していた。これは、大電力が必要とされる送信アンプ１２０５などでは、その非線形歪特性を入力電圧の広範囲にわたって単一のべき級数モデルで最適に近似することが難しいためである。 However, the conventional power series predistortion distortion compensation system shown in FIG. 12 has a problem that the performance of suppressing distortion components (distortion compensation performance) is not sufficient particularly in a base station system that requires a signal with small distortion. Had a point. This is because it is difficult to optimally approximate the nonlinear distortion characteristic with a single power series model over a wide range of input voltages in a transmission amplifier 1205 or the like that requires high power.
従って、開示する技術が解決しようとする課題は、歪抑圧性能の高いべき級数方式プリディストーション歪補償装置を提供することにある。 Therefore, a problem to be solved by the disclosed technique is to provide a power series predistortion distortion compensation apparatus with high distortion suppression performance.
開示する技術は、送信信号に対してその送信信号の複数の電力範囲の各々に応じた各級数演算処理による歪補償処理を実行する歪補償部と、その歪補償部の出力に電力増幅処理を行って出力される送信信号出力のフィードバック信号に対して歪補償部に対応する歪補償処理を実行する係数更新用歪補償部と、その係数更新用歪補償部の出力と歪補償部の出力との誤差に応じて各級数演算処理に用いられる各級数演算係数組を更新する係数更新アルゴリズム部とを含む歪補償装置又は方法を前提とする。 The disclosed technology includes a distortion compensation unit that performs distortion compensation processing by a series calculation process corresponding to each of a plurality of power ranges of the transmission signal, and power amplification processing at the output of the distortion compensation unit. The distortion compensation unit for coefficient update that performs distortion compensation processing corresponding to the distortion compensation unit on the feedback signal of the transmission signal output that is output by performing the processing, the output of the distortion compensation unit for coefficient update, and the output of the distortion compensation unit And a distortion compensation apparatus or method including a coefficient update algorithm unit that updates each series calculation coefficient group used for each series calculation process according to the error with the above.
電力閾値決定用歪補償部は、フィードバック信号に対してそのフィードバック信号の複数の電力範囲の各々に応じた各級数演算処理による歪補償処理を実行する。
電力閾値決定用係数更新アルゴリズム部は、その電力閾値決定用歪補償部の出力と歪補償部の出力との誤差に応じて、電力閾値決定用歪補償部での各級数演算処理に用いられる各級数演算係数組を更新する。
The distortion compensation unit for determining a power threshold value performs distortion compensation processing on each feedback signal by each series calculation process corresponding to each of a plurality of power ranges of the feedback signal.
The power threshold determination coefficient update algorithm unit is used for each series calculation process in the power threshold determination distortion compensator according to the error between the output of the power threshold determination distortion compensator and the distortion compensation unit. Update each series calculation coefficient set.
電力閾値更新部は、フィードバック信号の複数の電力範囲の各々を決定する電力閾値を変更しながら、電力閾値決定用歪補償部及び電力閾値決定用係数更新アルゴリズム部を動作させることにより得られる各誤差を比較して、最適な電力閾値を決定する。 The power threshold update unit is configured to operate each of the power threshold determination distortion compensation unit and the power threshold determination coefficient update algorithm unit while changing the power threshold for determining each of the plurality of power ranges of the feedback signal. To determine an optimal power threshold.
開示する技術によれば、複数のべき級数等を用いたプリディストーション処理において各べき級数を切り替えるための電力閾値とその数を、送信信号出力に影響を与えることなく決定することが可能となる。 According to the disclosed technology, it is possible to determine the power threshold value and the number for switching each power series in the predistortion processing using a plurality of power series and the like without affecting the transmission signal output.
以下、図面を参照しながら、開示の歪補償装置の実施形態について詳細に説明する。
なお、開示の歪補償装置のプリディストーション部等の機能は、例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を実装して実現される。
Hereinafter, embodiments of the disclosed distortion compensation device will be described in detail with reference to the drawings.
Note that the functions of the predistortion unit and the like of the disclosed distortion compensation device are realized by mounting, for example, a DSP (Digital Signal Processor).
図１２に示した従来のべき級数方式プリディストーション方式の歪補償性能を改善する方式として、複数のべき級数を用いたプリディストーション方式が考えられる。
開示する実施形態は、複数のべき級数を用いたプリディストーション方式を前提とするため、まず、その基本構成について説明する。
As a method for improving the distortion compensation performance of the conventional power series predistortion method shown in FIG. 12, a predistortion method using a plurality of power series can be considered.
Since the disclosed embodiment is premised on a predistortion method using a plurality of power series, the basic configuration will be described first.
図１は、複数のべき級数プリディストーション方式歪補償装置の構成図である。
べき級数演算により構成されているプリディストーション部（ＰＤ部）１０１が＃１〜＃Ｎの複数個用意され、各ＰＤ部１０１は、それぞれ異なるべき級数演算係数組に基づいて異なるべき級数演算を実行する。
FIG. 1 is a configuration diagram of a plurality of power series predistortion system distortion compensation apparatuses.
A plurality of predistortion units (PD units) 101 to #N configured by a power series operation are prepared, and each PD unit 101 executes different power series operations based on different power series operation coefficient sets. To do.
セレクタ１０２は、Ｎ−１個の電力閾値を保持し、図２に示される動作フローチャートに従って動作する。セレクタ１０２は、最小の閾値Ｔｈ（１）から（ステップＳ２０１）、順次（ステップＳ２０３）、最大の閾値Ｔｈ（Ｎ−１）まで（ステップＳ２０４）、以下の動作を実行する。即ち、セレクタ１０２は、送信信号の電力を電力変換部１０３にて変換して得られる電力信号値を、閾値Ｔｈ（ｉ）（１≦ｉ≦Ｎ−１）と大小比較する（ステップＳ２０２）。そして、セレクタ１０２は、電力信号値が閾値Ｔｈ（ｉ）より小さいと判定された時点で、＃ｉのＰＤ部１０１を選択する。なお、セレクタ１０２は、電力信号値が閾値Ｔｈ（Ｎ−１）以上であると判定した場合には、＃ＮのＰＤ部１０１を選択する（ステップＳ２０４→Ｓ２０６）。そして、セレクタ１０２は、選択したＰＤ部１０１の出力を、Ｄ／Ａコンバータ１０５に供給する。 The selector 102 holds N−1 power thresholds and operates according to the operation flowchart shown in FIG. 2. The selector 102 performs the following operations from the minimum threshold value Th (1) to (step S201), sequentially (step S203), to the maximum threshold value Th (N-1) (step S204). That is, the selector 102 compares the power signal value obtained by converting the power of the transmission signal with the power conversion unit 103 with the threshold Th (i) (1 ≦ i ≦ N−1) (Step S202). Then, when it is determined that the power signal value is smaller than the threshold Th (i), the selector 102 selects the PD unit 101 of #i. When the selector 102 determines that the power signal value is equal to or greater than the threshold Th (N−1), the selector 102 selects the PD unit 101 of #N (steps S204 → S206). Then, the selector 102 supplies the output of the selected PD unit 101 to the D / A converter 105.
Ｄ／Ａコンバータ１０５は、１つのＰＤ部１０１からの出力をアナログ信号に変換する。
その変換結果は、直交変調器１０６で、送信基地局に応じたローカル発振器１０７から発振された信号によって、直交変調される。
The D / A converter 105 converts the output from one PD unit 101 into an analog signal.
The conversion result is quadrature-modulated by the quadrature modulator 106 with the signal oscillated from the local oscillator 107 corresponding to the transmission base station.
変調された送信アナログ信号は、送信アンプ１０８で電力増幅され、その出力が、カップラ１０９を介して、送信アンテナ１１０に供給され、そこから送信される。
また、送信アンプ１０８の出力はカップラ１０９から入力側にフィードバックされる。
The modulated transmission analog signal is power-amplified by the transmission amplifier 108, and its output is supplied to the transmission antenna 110 via the coupler 109 and transmitted therefrom.
Further, the output of the transmission amplifier 108 is fed back from the coupler 109 to the input side.
即ち、カップラ１０９の出力は、ダウンコンバータ１１１で、送信基地局に応じたローカル発振器１１２から発振された信号によってダウンコンバートされる。その結果得られる出力は、Ａ／Ｄコンバータ１１３によってディジタル信号に戻された後、特には図示しない復調器でベースバンドに戻される。 That is, the output of the coupler 109 is down-converted by the down converter 111 by a signal oscillated from the local oscillator 112 corresponding to the transmission base station. The resulting output is returned to a digital signal by the A / D converter 113 and then returned to the baseband by a demodulator (not shown).
これにより得られるフィードバック信号Ｓfb(n) は、係数更新ブロック１０４に入力する。
係数更新ブロック１０４では、送信アンプ１０８の個体差による増幅特性のばらつき、経年変化、温度変化などによる増幅特性の変化に、＃１〜＃ＮのＰＤ部１０１の各歪補償特性を適応的に対応させるために、以下の動作が実行される。
The feedback signal S fb (n) obtained as a result is input to the coefficient update block 104.
In the coefficient update block 104, the distortion compensation characteristics of the # 1 to #N PD sections 101 are adaptively dealt with variations in amplification characteristics due to individual differences of the transmission amplifier 108, changes over time, changes in temperature, and the like. In order to make this happen, the following operations are executed.
まず、＃１〜＃Ｎの減算器１０４−２にて、フィードバック信号Ｓfb(n)と、セレクタ１０２の出力が特には図示しない遅延回路で遅延させられて得られる送信信号Ｓref (n)との各誤差信号ｅ(n) が算出される。 First, in the subtracters 104-2 of # 1 to #N, the feedback signal S fb (n) and the transmission signal S ref (n) obtained by delaying the output of the selector 102 by a delay circuit (not shown) in particular. Each error signal e (n) is calculated.
そして、＃１〜＃Ｎの係数更新部１０４−１にて、最小自乗誤差（Least Mean Square ）演算に基づいて、各誤差信号ｅ(n) が、係数が最適となるような所定条件を満たすように（本実施形態では各誤差信号ｅ(n) が最小化されるように）、＃１〜＃ＮのＰＤ部１０１に供給されるべき級数演算係数ａi ，ｂi ，ｃi ，ｄi 等（１≦ｉ≦Ｎ）が更新される。 Then, in the coefficient updating unit 104-1 for # 1 to #N, based on the least square error (Least Mean Square) calculation, each error signal e (n) satisfies a predetermined condition such that the coefficient is optimal. As described above (in this embodiment, each error signal e (n) is minimized), the series operation coefficients a i , b i , c i , d to be supplied to the PD units 101 of # 1 to #N. i etc. (1 ≦ i ≦ N) is updated.
このようにして、＃１〜＃Ｎの各ＰＤ部１０１における各べき級数演算係数組が徐々に所定値に収束させられ、その所定値に収束した各べき級数演算係数組を用いて各ＰＤ部１０１にて入力信号ｘに対してべき級数演算が実行される。 In this way, each power series calculation coefficient set in each of the PD sections 101 of # 1 to #N is gradually converged to a predetermined value, and each PD section is used by using each power series calculation coefficient set converged to the predetermined value. At 101, a power series operation is performed on the input signal x.
各べき級数演算係数組の更新には、演算量が少なく時間変動にも追従しやすい適応アルゴリズムを用いるのが一般的である。本実施形態ではべき級数演算係数組が複数組用いられるため、そのそれぞれについて適切に適応アルゴリズムを動かし、係数組を収束させるのが有効である。 In order to update each power series calculation coefficient group, it is common to use an adaptive algorithm that has a small amount of calculation and can easily follow time fluctuations. In this embodiment, since a plurality of sets of power series arithmetic coefficient sets are used, it is effective to appropriately move the adaptive algorithm for each of them to converge the coefficient sets.
べき級数演算係数組の適応アルゴリズムとしては、上述したＬＭＳのほか、ＲＬＳなどのアルゴリズムが一般的である（前記非特許文献２参照）。そして、これらのアルゴリズムでは、収束までの早さと収束後の安定性をトレードオフの関係で調節する収束係数と呼ばれる定数が重要である。例えばＬＭＳアルゴリズムを例に取ると、係数h（n）の更新式は、前述のフィードバック信号Ｓfb(n) 及び誤差信号ｅ(n) を用いて、次式のように表され（前記非特許文献３参照）、このうちμが収束係数となる。
ｈ（ｎ＋１）＝ｈ（ｎ）＋μｅ（ｎ）ｓfb（n）
「e（n）Ｓfb(n)」という係数更新成分の大きさがμ倍されてから現時点の係数h（n）に加算されることで次時点の係数ｈ（ｎ＋１）が計算されるので、μが大きいほど収束が早くなる。一方、一度収束してしまえばh（n）を大きく変化させる必要はなく、μが小さいほど収束後の安定度が増す。
As an adaptive algorithm for a power series arithmetic coefficient set, an algorithm such as RLS is generally used in addition to the above-described LMS (see Non-Patent Document 2). In these algorithms, a constant called a convergence coefficient that adjusts the speed to convergence and the stability after convergence in a trade-off relationship is important. For example, taking the LMS algorithm as an example, the update formula of the coefficient h (n) is expressed as the following formula using the feedback signal S fb (n) and the error signal e (n) (the non-patent document). Of these, μ is the convergence coefficient.
h (n + 1) = h (n) + μe (n) s fb (n)
Since the coefficient update component “e (n) S fb (n)” is multiplied by μ and then added to the current coefficient h (n), the coefficient h (n + 1) at the next time is calculated. , Μ is larger, the convergence is faster. On the other hand, once converged, it is not necessary to change h (n) greatly, and the stability after convergence increases as μ decreases.
以上のようにして、定常状態においては、高い電力効率を保ちながらアナログ回路部の非線形歪特性が精度良く抑圧される。そして、この非線形歪特性が温度や周波数の影響により変動した場合においても、フィードバック信号Ｓfb(n) によりそのアナログゲイン変動量が検出されて、係数更新ブロック１０４にてその変動量を補う方向に各べき級数演算係数組が更新される。この結果、特性の変動を動的に補償することができる。 As described above, in the steady state, the nonlinear distortion characteristic of the analog circuit unit is accurately suppressed while maintaining high power efficiency. Even when this nonlinear distortion characteristic fluctuates due to the influence of temperature or frequency, the analog gain fluctuation amount is detected by the feedback signal S fb (n), and the coefficient update block 104 compensates for the fluctuation amount. Each power series calculation coefficient group is updated. As a result, the characteristic variation can be dynamically compensated.
図３は、複数のべき級数を用いた歪補償の概念図であり、入力電力対アンプ逆特性（ゲイン特性）の例を示した図である。
べき級数を用いて模擬すべきアンプ逆特性３０１は、実際の送信アンプではかなり複雑な曲線をしており、これを１つのべき級数で表す場合誤差が大きくなる。そこで、図１の歪補償装置の構成では、図３に示されるように、送信信号の（変換された）電力値において閾値１、閾値２といった閾値が設けられる。そして、これらの閾値によって区切られる入力電力区間毎に、＃１〜＃３といった異なるべき級数組３０２によって、歪補償演算が実行されるのである。
FIG. 3 is a conceptual diagram of distortion compensation using a plurality of power series, and is a diagram illustrating an example of input power versus amplifier inverse characteristics (gain characteristics).
The amplifier inverse characteristic 301 to be simulated using a power series has a fairly complicated curve in an actual transmission amplifier, and an error becomes large when this is expressed by one power series. Therefore, in the configuration of the distortion compensation apparatus in FIG. 1, threshold values such as threshold value 1 and threshold value 2 are provided in the (converted) power value of the transmission signal, as shown in FIG. Then, for each input power section delimited by these threshold values, the distortion compensation calculation is executed by a different series set 302 such as # 1 to # 3.
これによって、歪補償演算において、べき級数を単独で用いた場合に比べて、より実際のアンプ逆特性３０１に近い特性をモデル化することができ、歪補償性能を向上させることができる。 As a result, in the distortion compensation calculation, characteristics closer to the actual amplifier inverse characteristics 301 can be modeled compared to the case where a power series is used alone, and distortion compensation performance can be improved.
ここで、セレクタ１０２が使用する複数のべき級数を選択するための電力閾値は、出力信号に品質に大きな影響を与える。この電力閾値の決定方式について、以下の実施形態の説明において、具体的に開示する。 Here, the power threshold for selecting a plurality of power series used by the selector 102 greatly affects the quality of the output signal. This power threshold determination method will be specifically disclosed in the following description of the embodiment.
下記の実施形態では、歪補償に用いるべき級数の係数を収束させるための回路がもう一系統用意され、これを用いて複数のべき級数の電力閾値が決定される。これによって、アンプ出力の特性劣化が許されない運用中にも自由に閾値の最適設定を行うことができ、工場での調整手番の減少や、運用環境での適切な閾値設定が可能となる。 In the following embodiment, another circuit for converging series coefficients to be used for distortion compensation is prepared, and a power threshold value for a plurality of power series is determined using this circuit. As a result, it is possible to freely set the threshold value even during operation in which the deterioration of the characteristics of the amplifier output is not allowed, and it is possible to reduce the adjustment number in the factory and to set an appropriate threshold value in the operating environment.
図４は、図１の構成をベースとする歪補償装置の実施形態の構成図である。
図４において、図１の場合と同じ構成部は同じ番号が付されている。
図４において、歪補償部４０１は、図１の＃１〜＃ＮのＰＤ部１０１、セレクタ１０２
、及び電力変換部１０３に対応している。また、減算器４０３は、図１の＃１〜＃Ｎの減算器１０４−２に対応し、係数更新用歪補償部４０２及び係数更新アルゴリズム部４０４は、図１の＃１〜＃Ｎの係数更新部１０４−１に対応している。係数更新用歪補償部４０２の構成は、歪補償部４０１の構成と同じである。
FIG. 4 is a configuration diagram of an embodiment of a distortion compensation apparatus based on the configuration of FIG.
4, the same components as those in FIG. 1 are given the same numbers.
In FIG. 4, the distortion compensation unit 401 includes a PD unit 101 and a selector 102 of # 1 to #N in FIG. 1.
, And the power conversion unit 103. Further, the subtractor 403 corresponds to the subtracters 104-2 of # 1 to #N in FIG. 1, and the coefficient update distortion compensator 402 and the coefficient update algorithm unit 404 are the coefficients of # 1 to #N in FIG. This corresponds to the update unit 104-1. The configuration of the coefficient update distortion compensator 402 is the same as that of the distortion compensator 401.
歪補償部４０１から出力されたプリディストーション信号と、送信アンプ１０８からカップラ１０９を介してフィードバックされた出力信号が係数更新用歪補償部４０２を通った信号との誤差信号が、減算器４０３にて得られる。そして、その誤差信号に対して、係数更新アルゴリズム部４０４が、ＬＭＳ、ＲＬＳなどの係数更新アルゴリズムを実行することにより、更新された複数のべき級数演算係数組を得る。この更新された複数のべき級数演算係数組が、歪補償部４０１及び係数更新用歪補償部４０２に設定されることにより、係数の更新が完了する。 The subtractor 403 generates an error signal between the predistortion signal output from the distortion compensator 401 and the signal fed back from the transmission amplifier 108 via the coupler 109 through the coefficient updating distortion compensator 402. can get. Then, the coefficient update algorithm unit 404 executes a coefficient update algorithm such as LMS or RLS on the error signal to obtain a plurality of updated power series calculation coefficient sets. The updated plural power series coefficient sets are set in the distortion compensator 401 and the coefficient updating distortion compensator 402, whereby the coefficient update is completed.
本実施形態では、この通常の係数更新ブロックの他に、電力閾値決定部４０５が設けられる。このもう一系統の係数更新部は、基本動作としては通常の係数更新部と同様である。即ち、電力閾値決定用歪補償部４０５−１は、歪補償部４０１と同じ構成を有する。しかしながら、電力閾値決定部４０５は、実際の送信信号に対してプリディストーションを行う歪補償部４０１及び係数更新用歪補償部４０２の、べき級数演算係数組を更新することはしない。その代わりに、電力閾値決定部４０５は、電力閾値更新部４０５−５にて電力閾値を変更しながら、減算器４０５−２にて得られる誤差信号を誤差信号平均部４０５−４を介して観測することで、最適な電力閾値を決定する。歪補償部４０１及び係数更新用歪補償部４０２の複数のべき級数演算係数組は更新されないことから、送信アンプ１０８の出力には影響を与えずに電力閾値の決定動作を行うことができる。 In the present embodiment, a power threshold value determination unit 405 is provided in addition to the normal coefficient update block. The other system of the coefficient update unit is the same as the normal coefficient update unit in basic operation. That is, the power threshold value determining distortion compensation unit 405-1 has the same configuration as the distortion compensation unit 401. However, the power threshold value determination unit 405 does not update the power series calculation coefficient group of the distortion compensation unit 401 and the coefficient update distortion compensation unit 402 that predistort the actual transmission signal. Instead, the power threshold determination unit 405 observes the error signal obtained by the subtractor 405-2 via the error signal averaging unit 405-4 while changing the power threshold by the power threshold update unit 405-5. Thus, an optimum power threshold is determined. Since the power series calculation coefficient groups of the distortion compensator 401 and the coefficient updating distortion compensator 402 are not updated, the power threshold value determining operation can be performed without affecting the output of the transmission amplifier 108.
図５は、電力閾値決定部４０５内の電力閾値決定用係数更新アルゴリズム部４０５−３、誤差信号平均部４０５−４、及び電力閾値更新部４０５−５の制御動作を示す動作フローチャートである。 FIG. 5 is an operation flowchart illustrating control operations of the power threshold value determination coefficient update algorithm unit 405-3, the error signal averaging unit 405-4, and the power threshold value update unit 405-5 in the power threshold value determination unit 405.
最初の段階では複数べき級数の電力閾値は決定されていない。このためまず、歪補償装置の動作開始時には、１つの級数の状態での係数更新アルゴリズム部４０４における通常のべき級数演算係数組の更新処理が、級数が収束するまで実行される（ステップＳ５０１）。 In the first stage, power threshold values of a plurality of power series are not determined. For this reason, first, at the start of the operation of the distortion compensation apparatus, the normal power series calculation coefficient group update process in the coefficient update algorithm unit 404 in one series state is executed until the series converges (step S501).
このようにして演算されたべき級数演算係数組が、初期値として、電力閾値決定用歪補償部４０５−１に設定される（ステップＳ５０２）。
この状態でまず、最初の電力閾値が初期設定されて２級数状態とされる（ステップＳ５０３）。そして、電力閾値更新部４０５−５が、所定範囲で電力閾値を更新しながら（ステップＳ５０８）、全ての電力閾値が処理されたと判定するまで（ステップＳ５０９）、以下のステップＳ５０４からＳ５０７までの一連の処理を実行させる。
The power series calculation coefficient group calculated in this way is set as an initial value in the power threshold value determining distortion compensator 405-1 (step S502).
In this state, first, the first power threshold value is initialized to enter the second series state (step S503). Then, the power threshold update unit 405-5 updates the power threshold within a predetermined range (step S508), and determines that all the power thresholds have been processed (step S509), a series of the following steps S504 to S507. Execute the process.
即ちまず、電力閾値更新部４０５−５が、現在の電力閾値を電力閾値決定用歪補償部４０５−１内のセレクタ１０２（図１参照）に設定してプリディストーション処理（図２参照）を実行させる。そして、電力閾値決定用係数更新アルゴリズム部４０５−３が、電力閾値決定用歪補償部４０５−１におけるべき級数演算係数組を更新する（ステップＳ５０４）。 That is, first, the power threshold value updating unit 405-5 sets the current power threshold value in the selector 102 (see FIG. 1) in the power threshold value determining distortion compensating unit 405-1 and executes the predistortion process (see FIG. 2). Let Then, the power threshold determination coefficient update algorithm unit 405-3 updates the power series calculation coefficient group in the power threshold determination distortion compensation unit 405-1 (step S504).
上記べき級数演算係数組が十分収束した時点で、誤差信号平均部４０５−４が、減算器４０５−２から出力されている誤差信号の平均値を演算する（ステップＳ５０５）。
続いて、電力閾値更新部４０５−５が、上述のようにして現在得られている誤差信号の平均値が、現在内部に保持されている誤差信号の最小値よりも小さいか否かを判定する（
ステップＳ５０６）。
When the power series calculation coefficient group has sufficiently converged, the error signal averaging unit 405-4 calculates the average value of the error signals output from the subtractor 405-2 (step S505).
Subsequently, the power threshold update unit 405-5 determines whether or not the average value of the error signal currently obtained as described above is smaller than the minimum value of the error signal currently held inside. (
Step S506).
現在の誤差信号の平均値が誤差信号の最小値よりも小さければ、電力閾値更新部４０５−５は、誤差信号の最小値を現在の誤差信号の平均値によって置き換え、現在の電力閾値を新たに内部に記憶する（ステップＳ５０７）。なお、誤差信号の最小値の初期値は十分に大きな値とされ、最初の誤差信号の平均値が誤差信号の最小値として選択され、そのときの電力閾値が記憶される。 If the average value of the current error signal is smaller than the minimum value of the error signal, the power threshold update unit 405-5 replaces the minimum value of the error signal with the average value of the current error signal, and newly sets the current power threshold. It is stored inside (step S507). The initial value of the minimum value of the error signal is set to a sufficiently large value, the average value of the first error signal is selected as the minimum value of the error signal, and the power threshold value at that time is stored.
全ての電力閾値に対して上述のステップＳ５０４からＳ５０７までの処理が完了した時点で、電力閾値更新部４０５−５は、内部に記憶されている誤差信号の最小値に対応する電力閾値を、新たに採用する電力閾値として決定する（ステップＳ５１０）。 When the processing from step S504 to S507 described above is completed for all power thresholds, the power threshold update unit 405-5 newly sets a power threshold corresponding to the minimum value of the error signal stored therein. (Step S510).
以上のようにして、電力閾値が変更させられながら誤差信号の平均値が比較されることにより、最適な電力閾値が決定される。
電力閾値更新部４０５−５は、このようにして決定された最適な電力閾値を、歪補償部４０１内のセレクタ１０２（図１参照）に設定することで、実際のプリディストーション処理（図２参照）を最適な電力閾値にて動作させることができる。また、電力閾値更新部４０５−５は、最適な電力閾値で収束したべき級数演算係数組も同時に、歪補償部４０１及び係数更新用歪補償部４０２に設定することで、各歪補償部での係数収束時間を短くすることができる。
As described above, the optimum power threshold is determined by comparing the average values of the error signals while changing the power threshold.
The power threshold update unit 405-5 sets the optimum power threshold determined in this manner in the selector 102 (see FIG. 1) in the distortion compensation unit 401, thereby performing an actual predistortion process (see FIG. 2). ) At an optimal power threshold. In addition, the power threshold update unit 405-5 sets the power series calculation coefficient group converged at the optimum power threshold at the same time in the distortion compensation unit 401 and the coefficient update distortion compensation unit 402. The coefficient convergence time can be shortened.
次に、図６は、級数の数（即ち図２における電力閾値の数Ｎ）を増加させるために電力閾値決定部４０５が実行する制御動作を示す動作フローチャートである。
電力閾値決定部４０５は、まず、電力閾値の数Ｎの値を１（ステップＳ６０１）から順次増やしながら（ステップＳ６０５）、以下の一連の処理を実行する。
Next, FIG. 6 is an operation flowchart showing a control operation executed by the power threshold value determination unit 405 to increase the number of series (that is, the number N of power threshold values in FIG. 2).
First, the power threshold value determination unit 405 executes the following series of processes while sequentially increasing the value N of the power threshold values from 1 (step S601) (step S605).
まず、電力閾値決定部４０５は、現在決定されている電力閾値の数Ｎにおいて、図５の動作フローチャートを実行してＮ個の最適な電力閾値を決定する（ステップＳ６０２）。
次に、電力閾値決定部４０５は、前回の最適な電力閾値の決定時の誤差信号の最小値（図５のステップＳ５１０参照）と、今回の最適な電力閾値の決定時の誤差信号の最小値とを比較する（ステップＳ６０３）。
First, the power threshold value determination unit 405 determines the N optimal power threshold values by executing the operation flowchart of FIG. 5 for the currently determined number N of power threshold values (step S602).
Next, the power threshold value determination unit 405 determines the minimum value of the error signal at the time of determining the previous optimal power threshold value (see step S510 in FIG. 5) and the minimum value of the error signal at the time of determining the current optimal power threshold value. Are compared (step S603).
この結果、電力閾値決定部４０５は、誤差の減少量が所定の定数εよりも小さくなったか否かを判定される（ステップＳ６０４）。
誤差の減少量が所定の定数εよりも小さくなっていなければ、電力閾値決定部４０５は、電力閾値の数Ｎを＋１し（ステップＳ６０５）、ステップＳ６０２の処理を再度実行する。
As a result, the power threshold value determination unit 405 determines whether or not the error reduction amount has become smaller than the predetermined constant ε (step S604).
If the error reduction amount is not smaller than the predetermined constant ε, the power threshold determination unit 405 increments the number N of power thresholds by 1 (step S605), and executes the process of step S602 again.
誤差の減少量が所定の定数εよりも小さくなった時点で、電力閾値決定部４０５は、前回の電力閾値の数Ｎ−１で十分として、電力閾値の数を確定する（ステップＳ６０６）。これにより、より適切な電力閾値の数Ｎを用いて、最適な電力閾値が決定される。 When the error reduction amount becomes smaller than the predetermined constant ε, the power threshold value determination unit 405 determines that the previous power threshold number N-1 is sufficient and determines the number of power threshold values (step S606). Thereby, the optimal power threshold value is determined using a more appropriate number N of power threshold values.
図７は、図４の電力閾値決定部４０５の動作タイミングを検出する一構成例を示す図である。
図７においては、タイミング検出部１ ７０１が、減算器４０３が出力する誤差信号の電力値を平均し、その平均値が所定の閾値を超えた時点で、電力閾値決定部４０５での電力閾値決定処理（図５）を起動する。
FIG. 7 is a diagram illustrating a configuration example for detecting the operation timing of the power threshold value determination unit 405 in FIG. 4.
In FIG. 7, the timing detection unit 1 701 averages the power value of the error signal output from the subtractor 403, and when the average value exceeds a predetermined threshold value, the power threshold value determination unit 405 determines the power threshold value. The process (FIG. 5) is started.
図８は、図４の電力閾値決定部４０５の動作タイミングを検出する他の構成例を示す図である。
図８においては、タイミング検出部２ ８０１が、まず、Ａ／Ｄコンバータ１１３から出力されるフィードバック信号を高速フーリエ変換（ＦＦＴ）して周波数スペクトラムを求める。
FIG. 8 is a diagram illustrating another configuration example for detecting the operation timing of the power threshold value determination unit 405 in FIG. 4.
In FIG. 8, the timing detection unit 2 801 first obtains a frequency spectrum by performing fast Fourier transform (FFT) on the feedback signal output from the A / D converter 113.
そして、タイミング検出部２ ８０１は、算出した周波数スペクトラムからＡＣＬＲ（Ａｄｊａｃｅｎｔ Ｃｈａｎｎｅｌ Ｌｅａｋａｇｅ Ｒａｔｉｏ）を算出し、この値が所定の閾値を超えた時点で、電力閾値決定部４０５での電力閾値決定処理（図５）を起動する。 The timing detection unit 2 801 calculates an ACLR (Adjacent Channel Leakage Ratio) from the calculated frequency spectrum, and when this value exceeds a predetermined threshold, the power threshold determination unit 405 performs power threshold determination processing (see FIG. 5) Start.
ＡＣＬＲは、図９に示される物理量であり、周波数スペクトラム上で、隣接チャネル帯域電力Ｉと信号帯域電力Ｓとの比［ｄＢ］として定義され、隣接チャネルへの電力の漏れを示す指標である。 ACLR is a physical quantity shown in FIG. 9 and is defined as a ratio [dB] between adjacent channel band power I and signal band power S on the frequency spectrum, and is an index indicating power leakage to the adjacent channel.
このように、本実施形態の歪補償装置では、誤差信号の電力値の平均値が閾値を越えたタイミング、又はＡＣＬＲが閾値を越えたタイミングで、電力閾値決定処理を起動することで、処理を効率良く行って最適な電力閾値とその数を決定し、非線形歪特性を精度良く抑圧することができる。 As described above, in the distortion compensation apparatus according to the present embodiment, the processing is performed by starting the power threshold determination process at the timing when the average value of the power values of the error signals exceeds the threshold or when the ACLR exceeds the threshold. It is possible to efficiently perform the determination of the optimal power threshold value and the number thereof, and to suppress the nonlinear distortion characteristic with high accuracy.
以上説明した実施形態は、べき級数モデルを基準として説明したが、開示した技術は、様々な級数モデルに適用することが可能である。 Although the embodiment described above has been described based on the power series model, the disclosed technique can be applied to various series models.
１０１、１２０１ プリディストーション部（ＰＤ部）
１０２ セレクタ
１０３ 電力変換部
１０４ 係数更新ブロック
１０４−１、１２１２ 係数更新部
１０４−２、４０３、４０５−２、１２１１ 減算器
１０５、１２０２ Ｄ／Ａコンバータ
１０６、１２０３ 直交変調器
１０７、１１２、１２０４、１２０９ ローカル発振器
１０８、１２０５ 送信アンプ
１０９、１２０６ カップラ
１１０、１２０７ 送信アンテナ
１１１、１２０８ ダウンコンバータ
１１３、１２１０ Ａ／Ｄコンバータ
４０１ 歪補償部
４０２ 係数更新用歪補償部
４０３ 減算器
４０４ 係数更新アルゴリズム部
４０５ 電力閾値決定部
４０５−１ 電力閾値決定用歪補償部
４０５−３ 電力閾値決定用係数更新アルゴリズム部
４０５−４ 誤差信号平均部
４０５−５ 電力閾値更新部
７０１ タイミング検出部１
８０１ タイミング検出部２
101, 1201 Predistortion section (PD section)
102 selector 103 power conversion unit 104 coefficient update block 104-1, 1212 coefficient update unit 104-2, 403, 405-2, 1211 subtractor 105, 1202 D / A converter 106, 1203 quadrature modulator 107, 112, 1204, 1209 Local oscillator 108, 1205 Transmit amplifier 109, 1206 Coupler 110, 1207 Transmit antenna 111, 1208 Down converter 113, 1210 A / D converter 401 Distortion compensation unit 402 Distortion compensation unit for coefficient update 403 Subtractor 404 Coefficient update algorithm unit 405 Power Threshold determination unit 405-1 Power threshold determination distortion compensation unit 405-3 Power threshold determination coefficient update algorithm unit 405-4 Error signal averaging unit 405-5 Power threshold update unit 701 Timing detection unit 1
801 Timing detection unit 2
Claims (6)
前記フィードバック信号に対して該フィードバック信号の複数の電力範囲の各々に応じた各級数演算処理による歪補償処理を実行する電力閾値決定用歪補償部と、
該電力閾値決定用歪補償部の出力と前記歪補償部の出力との誤差に応じて、前記電力閾値決定用歪補償部での各級数演算処理に用いられる各級数演算係数組を更新する電力閾値決定用係数更新アルゴリズム部と、
前記フィードバック信号の複数の電力範囲の各々を決定する電力閾値を変更しながら、前記電力閾値決定用歪補償部及び前記電力閾値決定用係数更新アルゴリズム部を動作させることにより得られる各誤差を比較して、最適な電力閾値を決定する電力閾値更新部と、
を含むことを特徴とする歪補償装置。 A distortion compensation unit that executes distortion compensation processing by each series calculation process corresponding to each of a plurality of power ranges of the transmission signal with respect to the transmission signal, and output by performing power amplification processing on the output of the distortion compensation unit A distortion compensation unit for coefficient update that performs distortion compensation processing corresponding to the distortion compensation unit on a feedback signal of a transmission signal output, and an error between the output of the distortion compensation unit for coefficient update and the output of the distortion compensation unit A distortion compensation apparatus including a coefficient update algorithm unit that updates each series calculation coefficient set used for each series calculation process according to
A distortion compensation unit for determining a power threshold value, which performs distortion compensation processing by each series calculation process corresponding to each of a plurality of power ranges of the feedback signal with respect to the feedback signal;
Each series calculation coefficient set used for each series calculation process in the power threshold determination distortion compensation unit is updated according to an error between the output of the power threshold determination distortion compensation unit and the distortion compensation unit. A power threshold determination coefficient update algorithm unit to perform,
Each error obtained by operating the power threshold value determining distortion compensating unit and the power threshold value determining coefficient updating algorithm unit is compared while changing a power threshold value that determines each of the plurality of power ranges of the feedback signal. A power threshold update unit for determining an optimal power threshold;
A distortion compensation apparatus comprising:
ことを特徴とする請求項１に記載の歪補償装置。 The power threshold updating unit further calculates an optimum value of the number of power thresholds by changing the number of power thresholds and comparing the degree of change in the error of the optimum power threshold obtained for each change. decide,
The distortion compensation apparatus according to claim 1.
ことを特徴とする請求項１又は２の何れか１項に記載の歪補償装置。 The power threshold update unit further gives the series calculation coefficient sets obtained when the optimum power threshold is determined to the distortion compensation unit and the coefficient update distortion compensation unit as initial values.
The distortion compensation apparatus according to claim 1 or 2, wherein
ことを特徴とする請求項１乃至３の何れか１項に記載の歪補償装置。 Timing detection for calculating an average value of power of error between the output of the distortion compensation unit for coefficient update and the output of the distortion compensation unit, and activating the power threshold value update unit when the average value exceeds a predetermined threshold value Further comprising
The distortion compensation apparatus according to any one of claims 1 to 3, wherein
ことを特徴とする請求項１乃至３の何れか１項に記載の歪補償装置。 A timing detection unit that calculates a ratio of adjacent channel band power to signal band power in the demodulated signal, and activates the power threshold update unit when the ratio exceeds a predetermined threshold;
The distortion compensation apparatus according to any one of claims 1 to 3, wherein
前記フィードバック信号に対して該フィードバック信号の複数の電力範囲の各々に応じた各級数演算処理による歪補償処理を実行する電力閾値決定用歪補償ステップと、
該電力閾値決定用歪補償ステップの出力と前記歪補償ステップの出力との誤差に応じて、前記電力閾値決定用歪補償ステップでの各級数演算処理に用いられる各級数演算係数組を更新する電力閾値決定用係数更新アルゴリズムステップと、
前記フィードバック信号の複数の電力範囲の各々を決定する電力閾値を変更しながら、前記電力閾値決定用歪補償ステップ及び前記電力閾値決定用係数更新アルゴリズムステッ
プを動作させることにより得られる各誤差を比較して、最適な電力閾値を決定する電力閾値決定ステップと、
を含むことを特徴とする歪補償方法。 A distortion compensation step for executing distortion compensation processing by each series operation processing corresponding to each of a plurality of power ranges of the transmission signal with respect to the transmission signal, and output by performing power amplification processing on the output of the distortion compensation step A distortion compensation step for coefficient update that executes a distortion compensation process corresponding to the distortion compensation step on the feedback signal of the transmission signal output, and an error between the output of the distortion compensation step for coefficient update and the output of the distortion compensation step And a coefficient update algorithm step for updating each series calculation coefficient set used for each series calculation process according to
A distortion compensation step for determining a power threshold for executing distortion compensation processing by each series calculation processing corresponding to each of a plurality of power ranges of the feedback signal with respect to the feedback signal;
Each series calculation coefficient set used for each series calculation process in the distortion compensation step for power threshold determination is updated according to an error between the output of the distortion compensation step for power threshold determination and the output of the distortion compensation step. A coefficient update algorithm step for determining a power threshold,
Each error obtained by operating the distortion compensation step for determining the power threshold and the coefficient updating algorithm step for determining the power threshold is compared while changing the power threshold for determining each of the plurality of power ranges of the feedback signal. A power threshold determination step for determining an optimal power threshold;
A distortion compensation method comprising:
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008334963A JP5071370B2 (en) | 2008-12-26 | 2008-12-26 | Distortion compensation apparatus and method |
| US12/642,003 US7920644B2 (en) | 2008-12-26 | 2009-12-18 | Predistortion apparatus and predistortion method |
| EP09180246A EP2202879B1 (en) | 2008-12-26 | 2009-12-21 | A predistortion apparatus and predistortion method |
| KR1020090129537A KR101067099B1 (en) | 2008-12-26 | 2009-12-23 | Distortion compensation apparatus and method |
| CN2009102588290A CN101771389B (en) | 2008-12-26 | 2009-12-25 | A predistortion apparatus and predistortion method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008334963A JP5071370B2 (en) | 2008-12-26 | 2008-12-26 | Distortion compensation apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157898A JP2010157898A (en) | 2010-07-15 |
| JP5071370B2 true JP5071370B2 (en) | 2012-11-14 |
Family
ID=42035832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008334963A Expired - Fee Related JP5071370B2 (en) | 2008-12-26 | 2008-12-26 | Distortion compensation apparatus and method |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7920644B2 (en) |
| EP (1) | EP2202879B1 (en) |
| JP (1) | JP5071370B2 (en) |
| KR (1) | KR101067099B1 (en) |
| CN (1) | CN101771389B (en) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8295790B2 (en) * | 2009-12-10 | 2012-10-23 | Vyycore Ltd. | Apparatus and method for pre-distorting and amplifying a signal |
| JP5488073B2 (en) * | 2010-03-12 | 2014-05-14 | 富士通株式会社 | Radio apparatus, distortion compensation apparatus, and distortion compensation method |
| KR101105903B1 (en) * | 2010-03-18 | 2012-01-17 | 한국방송공사 | Apparatus and method for digital predistortion using adaptive noise cancelation |
| JP5499878B2 (en) * | 2010-04-23 | 2014-05-21 | 富士通株式会社 | Distortion compensation apparatus, radio communication apparatus, and distortion compensation method |
| JP5664116B2 (en) | 2010-10-21 | 2015-02-04 | 富士通株式会社 | Power amplification apparatus, distortion compensation coefficient updating method thereof, and transmission apparatus |
| WO2012075332A1 (en) * | 2010-12-01 | 2012-06-07 | Qualcomm Incorporated | Non-linear adaptive scheme for cancellation of transmit out of band emissions |
| US9093958B2 (en) * | 2011-10-20 | 2015-07-28 | Mediatek Singapore Pte. Ltd. | Predistortion circuit, wireless communication unit and method for coefficient estimation |
| CN103428133B (en) * | 2012-05-24 | 2016-09-07 | 富士通株式会社 | The temperature compensation means of predistortion, method, predistorter and emitter |
| CN103701414B (en) * | 2012-09-28 | 2017-03-01 | 富士通株式会社 | The selecting device of nonlinear terms and method, identification system and compensation system |
| JP5958324B2 (en) | 2012-12-19 | 2016-07-27 | 富士通株式会社 | Distortion compensation apparatus and distortion compensation method for power amplification apparatus |
| CN103905357B (en) * | 2012-12-28 | 2017-05-10 | 京信通信系统（中国）有限公司 | Signal pre-distortion processing method and signal pre-distortion processing device |
| US8995571B2 (en) * | 2013-03-14 | 2015-03-31 | Analog Devices Global | Baseband digital pre-distortion architecture |
| JP2015002492A (en) * | 2013-06-18 | 2015-01-05 | 日本無線株式会社 | Nonlinear system modeling device and nonlinear compensation device |
| CN104301268B (en) * | 2013-07-19 | 2019-05-21 | 中兴通讯股份有限公司 | Multichannel pre-distortion method and device |
| JP6551115B2 (en) * | 2015-09-30 | 2019-07-31 | 富士通株式会社 | Wireless device |
| WO2019208906A1 (en) * | 2018-04-26 | 2019-10-31 | 엘지전자 주식회사 | Electronic device for performing power control |
| CN109088678B (en) * | 2018-10-29 | 2021-03-30 | Oppo（重庆）智能科技有限公司 | Calibration method of wireless chip predistortion circuit, mobile terminal and storage medium |
| US10892786B1 (en) * | 2019-10-17 | 2021-01-12 | Analog Devices International Unlimited Company | Digital predistortion with out-of-band and peak expansion regularization |
| CN112615632B (en) * | 2020-11-05 | 2022-02-08 | 电子科技大学 | Digital-assisted analog domain distortion suppression device and method |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3451947B2 (en) * | 1998-07-03 | 2003-09-29 | 住友電気工業株式会社 | OFDM modulator |
| JP2001268150A (en) | 2000-03-21 | 2001-09-28 | Hitachi Kokusai Electric Inc | Linearizer |
| JP4281260B2 (en) | 2001-05-07 | 2009-06-17 | 三菱電機株式会社 | FM demodulator and receiver |
| US6931080B2 (en) * | 2001-08-13 | 2005-08-16 | Lucent Technologies Inc. | Multiple stage and/or nested predistortion system and method |
| US7035601B2 (en) * | 2003-02-27 | 2006-04-25 | Nokia Corporation | Data transmission method, base station and transmitter for compensating for non-linearities in a transmission chain |
| JP4267980B2 (en) * | 2003-08-07 | 2009-05-27 | 株式会社エヌ・ティ・ティ・ドコモ | Linear power amplifier |
| KR100518456B1 (en) * | 2003-10-10 | 2005-09-30 | 학교법인 포항공과대학교 | Digital feedback linearizer for linearizing power amplifier and method therefor |
| JP4255849B2 (en) | 2004-01-29 | 2009-04-15 | 株式会社エヌ・ティ・ティ・ドコモ | Power series digital predistorter |
| US7170344B2 (en) * | 2004-02-03 | 2007-01-30 | Ntt Docomo, Inc. | Multi-band predistorter using power series representation |
| JP4417174B2 (en) * | 2004-05-19 | 2010-02-17 | 株式会社日立国際電気 | Predistorter |
| US7551686B1 (en) | 2004-06-23 | 2009-06-23 | Rf Micro Devices, Inc. | Multiple polynomial digital predistortion |
| JP4492246B2 (en) * | 2004-08-02 | 2010-06-30 | 富士通株式会社 | Distortion compensation device |
| JP2006279780A (en) | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | Distortion compensation apparatus and distortion correction method |
| US7288988B2 (en) | 2005-04-13 | 2007-10-30 | Powerwave Technologies, Inc. | Adaptive predistortion linearized amplifier system employing selective sampling |
| JP4394077B2 (en) | 2006-01-20 | 2010-01-06 | パナソニック株式会社 | Cumulative addition device and cumulative addition method |
| US7680468B2 (en) * | 2007-05-30 | 2010-03-16 | Sige Semiconductor Inc. | Method and apparatus for distortion correction of RF amplifiers |
| JP5228723B2 (en) * | 2008-09-10 | 2013-07-03 | 富士通株式会社 | Distortion compensation apparatus and method |
-
2008
- 2008-12-26 JP JP2008334963A patent/JP5071370B2/en not_active Expired - Fee Related
-
2009
- 2009-12-18 US US12/642,003 patent/US7920644B2/en not_active Expired - Fee Related
- 2009-12-21 EP EP09180246A patent/EP2202879B1/en not_active Not-in-force
- 2009-12-23 KR KR1020090129537A patent/KR101067099B1/en not_active IP Right Cessation
- 2009-12-25 CN CN2009102588290A patent/CN101771389B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101771389B (en) | 2013-02-06 |
| US20100164620A1 (en) | 2010-07-01 |
| US7920644B2 (en) | 2011-04-05 |
| KR20100076890A (en) | 2010-07-06 |
| KR101067099B1 (en) | 2011-09-22 |
| EP2202879B1 (en) | 2012-11-28 |
| EP2202879A1 (en) | 2010-06-30 |
| JP2010157898A (en) | 2010-07-15 |
| CN101771389A (en) | 2010-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5071370B2 (en) | Distortion compensation apparatus and method | |
| JP5742186B2 (en) | Amplifier | |
| JP5233651B2 (en) | Distortion compensation apparatus and method | |
| US8022763B2 (en) | Amplifier failure detection apparatus | |
| US8933752B2 (en) | Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus | |
| JP4087180B2 (en) | Method for predistorting input signal and predistortion system | |
| JPWO2009016686A1 (en) | Distortion compensation apparatus and method | |
| US8385857B2 (en) | Wireless communication apparatus | |
| JP5124655B2 (en) | Distortion compensation amplifier | |
| JP2015026968A (en) | Distortion compensation device and distortion compensation method | |
| US6937669B2 (en) | Digital predistortion system for linearizing a power amplifier | |
| Abi Hussein et al. | Digital predistortion for RF power amplifiers: State of the art and advanced approaches | |
| JP4697778B2 (en) | Distortion compensation apparatus and distortion compensation method | |
| US8712345B2 (en) | Distortion compensation device, distortion compensation method, and radio transmitter | |
| JP5228723B2 (en) | Distortion compensation apparatus and method | |
| JP2002176321A (en) | Method for correcting distortion of transmission signal in radio equipment and radio equipment having distortion correction function | |
| JP2017188734A (en) | Amplifier device | |
| JP2006279775A (en) | Distortion compensation apparatus and distortion correction method | |
| JP2024039898A (en) | distortion compensator | |
| KR100480263B1 (en) | Linear power amplifier and linear power amplification method in a mobile communication system | |
| JP2012129806A (en) | High frequency amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |