JP5063200B2 - Surface mount chip components - Google Patents

Surface mount chip components Download PDF

Info

Publication number
JP5063200B2
JP5063200B2 JP2007150114A JP2007150114A JP5063200B2 JP 5063200 B2 JP5063200 B2 JP 5063200B2 JP 2007150114 A JP2007150114 A JP 2007150114A JP 2007150114 A JP2007150114 A JP 2007150114A JP 5063200 B2 JP5063200 B2 JP 5063200B2
Authority
JP
Japan
Prior art keywords
terminal electrodes
electrode
chip component
terminal
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007150114A
Other languages
Japanese (ja)
Other versions
JP2008305885A (en
Inventor
武史 奥村
知一 伊藤
勝 矢口
諭 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007150114A priority Critical patent/JP5063200B2/en
Publication of JP2008305885A publication Critical patent/JP2008305885A/en
Application granted granted Critical
Publication of JP5063200B2 publication Critical patent/JP5063200B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)

Description

本発明はチップ部品に関し、特に、回路基板上に表面実装される表面実装型チップ部品に関する。   The present invention relates to a chip component, and more particularly to a surface mount type chip component that is surface-mounted on a circuit board.

近年、携帯端末やAV機器などの電子機器には、多数のチップ部品が用いられている。チップ部品としては、コンデンサ、インダクタ、コモンモードフィルタ、チップビーズなど様々な種類のものが存在するが、いずれも表面実装型のものが主流である(特許文献1〜4参照)。   In recent years, many chip components have been used in electronic devices such as portable terminals and AV devices. There are various types of chip components such as capacitors, inductors, common mode filters, chip beads, and the like, but all of them are surface-mount types (see Patent Documents 1 to 4).

表面実装型チップ部品は、次の手順により回路基板に実装される。まず、回路基板上の電極パターンにクリーム状の半田を供給し、その上にチップ部品を載置する。そして、一括リフローを行うことにより半田を溶融させ、回路基板上の電極パターン及びチップ部品上の端子電極に半田を広げる。これにより、チップ部品が回路基板に対して電気的に接続されるとともに、機械的に固定される。
特開2005−223280号公報 特開2002−367852号公報 特開2002−367851号公報 特開平11−103229号公報
The surface-mounted chip component is mounted on the circuit board by the following procedure. First, cream-like solder is supplied to the electrode pattern on the circuit board, and a chip component is placed thereon. Then, by performing batch reflow, the solder is melted, and the solder is spread over the electrode pattern on the circuit board and the terminal electrode on the chip component. As a result, the chip component is electrically connected to the circuit board and mechanically fixed.
JP 2005-223280 A JP 2002-367852 A JP 2002-367851 A JP-A-11-103229

近年においては、表面実装型チップ部品の小型化が進んでおり、製品によっては重量が3mg以下のものも存在する。このような小型のチップ部品を回路基板に実装する場合、リフロー時に溶融した半田の表面張力によって、チップ部品が90度回転するという現象が生じることがあった。回転したチップ部品は、回路基板との正しい電気的接続がなされていないことから、接続不良となってしまう。   In recent years, surface-mounted chip components have been miniaturized, and some products have a weight of 3 mg or less. When such a small chip component is mounted on a circuit board, a phenomenon may occur in which the chip component rotates 90 degrees due to the surface tension of the solder melted during reflow. Since the rotated chip component is not properly connected to the circuit board, connection failure occurs.

本発明者らは、チップ部品の起き上がり現象について鋭意研究を重ねた結果、所定の条件が揃った場合にこの現象が頻発することを見いだした。すなわち、本発明者らの研究によれば、リフロー時における起き上がり現象は重量が3mg以下の製品において発生し、それより重い製品においてはほとんど発生しないことが判明した。その一方で、重量が3mg以下の製品であっても、チップ部品の高さを規定する距離Tと、端子電極が形成された両側面間の距離Wとの関係がT/W<0.6であれば、リフロー時における起き上がり現象がほとんど発生しないことも判明した。すなわち、起き上がり現象は、重量が3mg以下であり、且つ、T/W≧0.6である製品において頻繁に発生することが判明した。   As a result of extensive research on the rising phenomenon of chip parts, the present inventors have found that this phenomenon occurs frequently when predetermined conditions are met. That is, according to the study by the present inventors, it has been found that the rising phenomenon during reflow occurs in a product having a weight of 3 mg or less, and hardly occurs in a product heavier than that. On the other hand, even if the product has a weight of 3 mg or less, the relationship between the distance T that defines the height of the chip component and the distance W between both side surfaces on which the terminal electrodes are formed is T / W <0.6. Then, it became clear that the rising phenomenon at the time of reflow hardly occurred. That is, it has been found that the rising phenomenon frequently occurs in a product having a weight of 3 mg or less and T / W ≧ 0.6.

本発明は、このような技術的知見に基づきなされたものであって、リフロー時における起き上がり現象が防止された小型の表面実装型チップ部品を提供することを目的とする。   The present invention has been made based on such technical knowledge, and an object of the present invention is to provide a small surface-mounted chip component in which a rising phenomenon during reflow is prevented.

本発明による表面実装型チップ部品は、回路基板に表面実装される表面実装型チップ部品であって、実装時において前記回路基板と平行となる第1及び第2の実装面と、前記第1及び第2の実装面に対して垂直であり互いに平行な第1及び第2の側面と、少なくとも前記第1の実装面並びに前記第1及び第2の側面に形成された端子電極とを備え、重量が3mg以下であり、前記第1の実装面と前記第2の実装面との距離をTとし、前記第1の側面と前記第2の側面との距離をWとした場合、T/W≧0.6であり、前記第1の実装面に形成された前記端子電極の合計面積が、前記第1又は第2の側面に形成された前記端子電極の合計面積よりも大きいことを特徴とする。   A surface-mount type chip component according to the present invention is a surface-mount type chip component that is surface-mounted on a circuit board, wherein the first and second mounting surfaces that are parallel to the circuit board at the time of mounting, A first and second side surfaces that are perpendicular to the second mounting surface and parallel to each other; and at least the first mounting surface and terminal electrodes formed on the first and second side surfaces; Is 3 mg or less, where T is the distance between the first mounting surface and the second mounting surface, and W is the distance between the first side surface and the second side surface, T / W ≧ 0.6, and the total area of the terminal electrodes formed on the first mounting surface is larger than the total area of the terminal electrodes formed on the first or second side surface. .

本発明によれば、リフロー時における起き上がり現象が生じやすい条件を持った表面実装型チップ部品において、第1の実装面に形成された端子電極の面積が大きく、第1又は第2の側面に形成された端子電極の面積が小さく設定されている。これにより、表面張力による下方向への力が強くなり、横方向への力が弱くなることから、リフロー時における起き上がり現象を防止することが可能となる。   According to the present invention, in a surface-mounted chip component having a condition that a rising phenomenon is likely to occur during reflow, the area of the terminal electrode formed on the first mounting surface is large and formed on the first or second side surface. The area of the terminal electrode formed is set small. As a result, the downward force due to the surface tension becomes stronger and the lateral force becomes weaker, so it is possible to prevent the rising phenomenon during reflow.

本発明において、第1の実装面に形成された端子電極の電極幅は、第1及び第2の側面に形成された端子電極の電極幅よりも広いことが好ましい。これによれば、第1の実装面に形成された端子電極の面積を増やし、第1又は第2の側面に形成された端子電極の面積を減らすことが容易となる。   In the present invention, it is preferable that the electrode width of the terminal electrode formed on the first mounting surface is wider than the electrode width of the terminal electrode formed on the first and second side surfaces. According to this, it becomes easy to increase the area of the terminal electrode formed on the first mounting surface and reduce the area of the terminal electrode formed on the first or second side surface.

このように、本発明によれば、リフロー時における起き上がり現象が防止された小型の表面実装型チップ部品を提供することが可能となる。   As described above, according to the present invention, it is possible to provide a small surface-mounted chip component in which the rising phenomenon during reflow is prevented.

リフロー時における起き上がり現象は、重量が1mg以下である製品や、T/W≧0.8である製品において極めて顕著となることから、本発明はこのような製品に適用することが特に好ましい。   The rising phenomenon at the time of reflow becomes extremely remarkable in a product having a weight of 1 mg or less or a product having T / W ≧ 0.8, and therefore the present invention is particularly preferably applied to such a product.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の好ましい実施形態による表面実装型チップ部品10の構造を示す略斜視図である。   FIG. 1 is a schematic perspective view showing the structure of a surface mount chip component 10 according to a preferred embodiment of the present invention.

図1に示すように、本実施形態による表面実装型チップ部品10は、互いに平行な第1及び第2の実装面21,22と、第1及び第2の実装面21,22に対して垂直な第1〜第4の側面31〜34とを備えている。   As shown in FIG. 1, the surface-mounted chip component 10 according to the present embodiment is perpendicular to the first and second mounting surfaces 21 and 22 that are parallel to each other and the first and second mounting surfaces 21 and 22. The first to fourth side surfaces 31 to 34 are provided.

第1及び第2の実装面21,22は、実装時においていずれか一方が回路基板と向き合う底面となり、他方が上面となる。第1の実装面21には端子電極41a〜44aが設けられており、第2の実装面22には端子電極41c〜44cが設けられている。第1の実装面21に設けられた端子電極41a〜44aと、第2の実装面22に設けられた端子電極41c〜44cとは、実質的に同じパターンを有している。このため、実装時においていずれの実装面を回路基板側に向けても構わない。図1に示すように、第1の実装面21と第2の実装面22との距離、すなわち高さは、Tと定義される。   One of the first and second mounting surfaces 21 and 22 is a bottom surface facing the circuit board during mounting, and the other is an upper surface. Terminal electrodes 41 a to 44 a are provided on the first mounting surface 21, and terminal electrodes 41 c to 44 c are provided on the second mounting surface 22. The terminal electrodes 41 a to 44 a provided on the first mounting surface 21 and the terminal electrodes 41 c to 44 c provided on the second mounting surface 22 have substantially the same pattern. For this reason, any mounting surface may be directed to the circuit board side during mounting. As shown in FIG. 1, the distance between the first mounting surface 21 and the second mounting surface 22, that is, the height is defined as T.

第1及び第2の側面31,32は、第1及び第2の実装面21,22に対して垂直であり互いに平行な面である。第1の側面31には端子電極41b,42bが設けられており、第2の側面32には端子電極43b,44bが設けられている。第1の側面31に設けられた端子電極41b,42bと、第2の側面32に設けられた端子電極43b,44bとは、実質的に同じパターンを有している。このため、実装時において第1及び第2の側面31,32は交換可能である。図1に示すように、第1の側面31と第2の側面32との距離は、Wと定義される。   The first and second side surfaces 31 and 32 are surfaces perpendicular to the first and second mounting surfaces 21 and 22 and parallel to each other. Terminal electrodes 41 b and 42 b are provided on the first side surface 31, and terminal electrodes 43 b and 44 b are provided on the second side surface 32. The terminal electrodes 41b and 42b provided on the first side surface 31 and the terminal electrodes 43b and 44b provided on the second side surface 32 have substantially the same pattern. For this reason, the 1st and 2nd side surfaces 31 and 32 are exchangeable at the time of mounting. As shown in FIG. 1, the distance between the first side surface 31 and the second side surface 32 is defined as W.

第3及び第4の側面33,34は、第1及び第2の実装面21,22並びに第1及び第2の側面31,32に対して垂直であり、互いに平行な面である。第3及び第4の側面33,34には、端子電極は設けられていない。図1に示すように、第3の側面33と第4の側面34との距離は、Lと定義される。   The third and fourth side surfaces 33 and 34 are surfaces which are perpendicular to the first and second mounting surfaces 21 and 22 and the first and second side surfaces 31 and 32 and are parallel to each other. Terminal electrodes are not provided on the third and fourth side surfaces 33 and 34. As shown in FIG. 1, the distance between the third side surface 33 and the fourth side surface 34 is defined as L.

図1に示すように、端子電極41a,41b,41c(端子電極41と総称することがある)は一つの連続した端子電極であり、端子電極42a,42b,42c(端子電極42と総称することがある)は一つの連続した端子電極であり、端子電極43a,43b,43c(端子電極43と総称することがある)は一つの連続した端子電極であり、端子電極44a,44b,44c(端子電極44と総称することがある)は一つの連続した端子電極である。したがって、本実施形態による表面実装型チップ部品10は、4端子型のチップ部品である。   As shown in FIG. 1, terminal electrodes 41a, 41b, 41c (sometimes collectively referred to as terminal electrode 41) are one continuous terminal electrode, and terminal electrodes 42a, 42b, 42c (collectively referred to as terminal electrode 42). Is one continuous terminal electrode, and terminal electrodes 43a, 43b, and 43c (sometimes collectively referred to as terminal electrode 43) are one continuous terminal electrode and terminal electrodes 44a, 44b, and 44c (terminals). (Sometimes collectively referred to as electrode 44) is one continuous terminal electrode. Therefore, the surface-mounted chip component 10 according to the present embodiment is a four-terminal chip component.

本実施形態においては、第1及び第2の実装面21,22に形成された端子電極の電極幅w1が、第1及び第2の側面31,32に形成された端子電極の電極幅w2よりも広く設定されている。ここで、「電極幅」とは、距離Lを定義する方向における端子電極の幅を指す。端子電極がこのような形状を有しているのは、第1及び第2の実装面21,22における端子電極の面積をより広くする一方で、第1又は第2の側面31,32における端子電極の面積をより狭くするためである。これにより、リフロー時において半田が溶融した際、表面張力による下方向への力が強くなる一方、横方向への力が弱くなることから、起き上がり現象が防止される。   In the present embodiment, the electrode width w1 of the terminal electrode formed on the first and second mounting surfaces 21 and 22 is greater than the electrode width w2 of the terminal electrode formed on the first and second side surfaces 31 and 32. Is also widely set. Here, “electrode width” refers to the width of the terminal electrode in the direction defining the distance L. The reason why the terminal electrode has such a shape is that the area of the terminal electrode on the first and second mounting surfaces 21 and 22 is made larger, while the terminal on the first or second side surfaces 31 and 32. This is to make the area of the electrode narrower. As a result, when the solder is melted during reflow, the downward force due to the surface tension becomes stronger, while the lateral force becomes weaker, thereby preventing the rising phenomenon.

本実施形態による表面実装型チップ部品10の種類については特に限定されないが、一例として、コモンモードフィルタを挙げることができる。この場合、図2に示すように、端子電極41と端子電極43との間に形成されるコイルC1と、端子電極42と端子電極44との間に形成されるコイルC2とが磁気結合した回路構成となる。   The type of the surface mount chip component 10 according to the present embodiment is not particularly limited, but a common mode filter can be given as an example. In this case, as shown in FIG. 2, a circuit in which a coil C1 formed between the terminal electrode 41 and the terminal electrode 43 and a coil C2 formed between the terminal electrode 42 and the terminal electrode 44 are magnetically coupled. It becomes composition.

ここで、チップ部品の起き上がり現象について説明する。   Here, the rising phenomenon of the chip component will be described.

図3は、リフロー時において半田が溶融した際に生じる力のモーメントを説明するための図であり、(a)は濡れ性が良好な場合、(b)は濡れ性が良好でない場合を示している。   FIG. 3 is a diagram for explaining a moment of force generated when solder is melted during reflow. (A) shows a case where wettability is good, and (b) shows a case where wettability is not good. Yes.

図3(a),(b)に示すように、チップ部品10には自重が存在するため、リフロー前の状態においては、下方向へのモーメントFgのみが実質的に作用している。このため、チップ部品10は自重によって回路基板50に載置された状態である。これに加え、リフローによって半田51が溶融すると、溶融した半田51の表面張力によるモーメントが発生する。半田51の表面張力によるモーメントは、端子電極41a(及び42a)との接触によるモーメントFe1と、端子電極43a(及び44a)との接触によるモーメントFe2と、端子電極41b(及び42b)との接触によるモーメントFs1と、端子電極43b(及び44b)との接触によるモーメントFs2とが含まれる。モーメントFe1,Fe2は下方向に作用する力のモーメントであり、モーメントFs1,Fs2は横方向に作用する力のモーメントである。   As shown in FIGS. 3A and 3B, since the chip component 10 has its own weight, only the downward moment Fg substantially acts in the state before the reflow. For this reason, the chip component 10 is in a state of being placed on the circuit board 50 by its own weight. In addition, when the solder 51 is melted by reflow, a moment due to the surface tension of the melted solder 51 is generated. The moment due to the surface tension of the solder 51 is due to the moment Fe1 due to contact with the terminal electrode 41a (and 42a), the moment Fe2 due to contact with the terminal electrode 43a (and 44a), and the contact with the terminal electrode 41b (and 42b). The moment Fs1 and the moment Fs2 due to the contact with the terminal electrode 43b (and 44b) are included. Moments Fe1 and Fe2 are moments of force acting in the downward direction, and moments Fs1 and Fs2 are moments of force acting in the lateral direction.

この時、半田51の濡れ性が良好である場合には、図3(a)に示すように、横方向のモーメントFs1,Fs2は実質的に均等であることから、チップ部品10がこれらのモーメントによって動くことはない。このため、端子電極41(及び42)と回路基板上の電極パターン52が電気的に接続され、端子電極43(及び44)と回路基板上の電極パターン53が電気的に接続されることになる。   At this time, when the wettability of the solder 51 is good, the moments Fs1 and Fs2 in the lateral direction are substantially equal as shown in FIG. Will not move. For this reason, the terminal electrode 41 (and 42) and the electrode pattern 52 on the circuit board are electrically connected, and the terminal electrode 43 (and 44) and the electrode pattern 53 on the circuit board are electrically connected. .

しかしながら、半田51の濡れ性が良好でなく、モーメントFs2が作用していない場合には、図3(b)に示すように、横方向にはモーメントFs1のみが作用することになる。このため、チップ部品10の重量が軽い場合(モーメントFgが小さい場合)や、距離Tと距離Wとの関係T/Wが大きい場合には、横方向にはモーメントFs1によってチップ部品10が起き上がり、図4に示すように90度回転してしまう。その結果、端子電極43(及び44)と電極パターン53とが接続されない状態となる。すなわち、接続不良となってしまう。   However, when the wettability of the solder 51 is not good and the moment Fs2 is not acting, as shown in FIG. 3B, only the moment Fs1 acts in the lateral direction. Therefore, when the weight of the chip component 10 is light (when the moment Fg is small) or when the relationship T / W between the distance T and the distance W is large, the chip component 10 rises due to the moment Fs1 in the lateral direction. As shown in FIG. 4, it is rotated 90 degrees. As a result, the terminal electrode 43 (and 44) and the electrode pattern 53 are not connected. That is, connection failure occurs.

これがチップ部品の起き上がり現象であり、チップ部品10の重量が軽いほど生じやすい。本発明者らの研究によれば、重量が3mgを超える製品では起き上がり現象はほとんど生じないのに対し、重量が3mg以下の製品では重量が軽くなればなるほど起き上がり現象の発生確率が高まり、重量が1mg以下になると起き上がり現象の発生が極めて顕著となることが分かった。   This is a rising phenomenon of the chip component, which is more likely to occur as the weight of the chip component 10 is lighter. According to the study by the present inventors, the rise phenomenon hardly occurs in the product having a weight of more than 3 mg, whereas the probability of the rise phenomenon increases as the weight is reduced in the product having a weight of 3 mg or less. It has been found that when the amount is 1 mg or less, the occurrence of the rising phenomenon becomes extremely remarkable.

但し、重量が3mg以下の製品であっても、T/W<0.6であれば起き上がり現象はほとんど発生しないことも判明した。これは、Tに対してWが十分に大きければ、重心が低いため、姿勢が安定するためである。これに対し、T/W≧0.6である場合には、断面形状が正方形に近くなるため重心が高くなり、起き上がり現象が発生してしまうものと考えられる。特に、T/W≧0.8である製品では、より重心が高くなることから、起き上がり現象の発生が極めて顕著となることも判明した。   However, it was found that even if the product has a weight of 3 mg or less, the rising phenomenon hardly occurs if T / W <0.6. This is because if W is sufficiently large with respect to T, the center of gravity is low and the posture is stabilized. On the other hand, when T / W ≧ 0.6, the cross-sectional shape is close to a square, so that the center of gravity is increased, and the rising phenomenon is considered to occur. In particular, in the product where T / W ≧ 0.8, since the center of gravity is higher, it has also been found that the occurrence of the rising phenomenon becomes extremely remarkable.

以上を総合すれば、起き上がり現象は、重量が3mg以下であり、且つ、T/W≧0.6である製品において発生することが分かる。   In summary, it can be seen that the rising phenomenon occurs in a product having a weight of 3 mg or less and T / W ≧ 0.6.

このような起き上がり現象の発生を防止すべく、本実施形態では、第1の実装面21又は第2の実装面22に形成された端子電極の合計面積が、第1の側面31に形成された端子電極の合計面積よりも大きく、且つ、第2の側面32に形成された端子電極の合計面積よりも大きく設定されている。   In this embodiment, the total area of the terminal electrodes formed on the first mounting surface 21 or the second mounting surface 22 is formed on the first side surface 31 in order to prevent the occurrence of such a rising phenomenon. The total area of the terminal electrodes is set to be larger than the total area of the terminal electrodes formed on the second side surface 32.

具体的に説明すると、図1に示すように、第1の実装面21に形成された端子電極41a〜44aはいずれも電極幅がw1であり、電極長がw3であることから、第1の実装面21における端子電極の合計面積S1は、
S1=4×w1×w3
となる。ここで、「電極長」とは、W又はTを定義する方向における長さを指す。第2の実装面22に形成された端子電極41c〜44cの合計面積も同じである。
Specifically, as shown in FIG. 1, since the terminal electrodes 41a to 44a formed on the first mounting surface 21 all have the electrode width w1 and the electrode length w3, the first electrode The total area S1 of the terminal electrodes on the mounting surface 21 is
S1 = 4 × w1 × w3
It becomes. Here, “electrode length” refers to the length in the direction defining W or T. The total area of the terminal electrodes 41c to 44c formed on the second mounting surface 22 is also the same.

一方、第1の側面31に形成された端子電極41b,42bはいずれも電極幅がw2であり、電極長がTであることから、第1の側面31における端子電極の合計面積S2は、
S2=2×w2×T
となる。第2の側面32に形成された端子電極43b,44bの合計面積も同じである。
On the other hand, since the terminal electrodes 41b and 42b formed on the first side surface 31 both have the electrode width w2 and the electrode length T, the total area S2 of the terminal electrodes on the first side surface 31 is
S2 = 2 × w2 × T
It becomes. The total area of the terminal electrodes 43b and 44b formed on the second side surface 32 is also the same.

そして、本発明においてはS1>S2に設定されており、これによって下方向のモーメントFe1,Fe2を増大させる一方、横方向のモーメントFs1,Fs2を低減させている。その結果、図3(b)に示したように、半田の濡れ性が良好でないために横方向のモーメントFs1のみ(又はFs2のみ)が作用した場合であっても、起き上がり現象が生じにくくなる。   In the present invention, S1> S2 is set, thereby increasing the moments Fe1 and Fe2 in the downward direction and decreasing the moments Fs1 and Fs2 in the lateral direction. As a result, as shown in FIG. 3B, even if only the moment Fs1 in the lateral direction (or only Fs2) acts because the solder wettability is not good, the rising phenomenon is less likely to occur.

このため、本実施形態による表面実装型チップ部品10は、起き上がり現象による接続不良を生じさせることなく、重量を3mg以下、特に1mg以下とすることが可能となり、形状をT/W≧0.6、特にT/W≧0.8とすることが可能となる。   For this reason, the surface-mounted chip component 10 according to the present embodiment can have a weight of 3 mg or less, particularly 1 mg or less without causing connection failure due to the rising phenomenon, and the shape is T / W ≧ 0.6. In particular, it is possible to satisfy T / W ≧ 0.8.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

例えば、上記実施形態による表面実装型チップ部品10は、4端子型のチップ部品であるが、本発明の対象がこれに限定されるものではない。   For example, the surface-mounted chip component 10 according to the above embodiment is a four-terminal chip component, but the subject of the present invention is not limited to this.

また、上記実施形態による表面実装型チップ部品10では、第1及び第2の実装面21,22に形成された端子電極の電極幅が、第1及び第2の側面31,32に形成された端子電極の電極幅よりも広く設定されているが、この形状は本発明における好ましい形状であって、本発明がこれに限定されるものではない。   Further, in the surface-mounted chip component 10 according to the above-described embodiment, the electrode width of the terminal electrode formed on the first and second mounting surfaces 21 and 22 is formed on the first and second side surfaces 31 and 32. Although it is set wider than the electrode width of the terminal electrode, this shape is a preferable shape in the present invention, and the present invention is not limited to this.

さらに、上記実施形態による表面実装型チップ部品10では、第3及び第4の側面33,34に端子電極が形成されていないが、ここに端子電極が形成されていても構わない。   Furthermore, in the surface-mounted chip component 10 according to the above embodiment, the terminal electrodes are not formed on the third and fourth side surfaces 33 and 34, but the terminal electrodes may be formed here.

さらに、上記実施形態による表面実装型チップ部品10では、第1の実装面21と第2の実装面22の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。同様に、上記実施形態による表面実装型チップ部品10では、第1の側面31と第2の側面32の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。   Furthermore, in the surface-mounted chip component 10 according to the above embodiment, the terminal electrodes are formed on both the first mounting surface 21 and the second mounting surface 22, but the terminal electrodes are formed on at least one of these. If it is enough. Similarly, in the surface-mounted chip component 10 according to the above embodiment, the terminal electrodes are formed on both the first side surface 31 and the second side surface 32, but the terminal electrodes are formed on at least one of these. It's enough.

以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。   Hereinafter, although the Example of this invention is described, this invention is not limited to this Example at all.

まず、図1に示した表面実装型チップ部品10と同様の外観を有するサンプル#1,#2と、図5に示す外観を有するサンプル#3〜#5と、図6に示す外観を有するサンプル#6,#7を、それぞれ多数個用意した。   First, samples # 1 and # 2 having the same appearance as the surface-mounted chip component 10 shown in FIG. 1, samples # 3 to # 5 having the appearance shown in FIG. 5, and samples having the appearance shown in FIG. A large number of # 6 and # 7 were prepared.

サンプル#3〜#5の外観は、図5に示すように、端子電極の電極幅w1とw2が一致している点において、サンプル#1,#2と異なる。また、サンプル#6,#7の外観は、図6に示すように、8つの端子電極41〜48を有する8端子型のチップ部品である点、並びに、端子電極の電極幅w1とw2が一致している点において、サンプル#1と異なる。   The appearance of samples # 3 to # 5 is different from samples # 1 and # 2 in that the electrode widths w1 and w2 of the terminal electrodes match as shown in FIG. Further, as shown in FIG. 6, the external appearance of samples # 6 and # 7 is an 8-terminal chip component having eight terminal electrodes 41 to 48, and the electrode widths w1 and w2 of the terminal electrodes are one. It differs from sample # 1 in that it does.

サンプル#1〜#7のサイズ、重量及び端子電極の形状などは、図7に示す通りである。   The sizes, weights, and terminal electrode shapes of Samples # 1 to # 7 are as shown in FIG.

図7から明らかなとおり、重量が3mg以下であり、且つ、T/W≧0.6であるチップ部品はサンプル#1〜#4のみであり、他のサンプル#5〜#7はこれらの一方又は両方の条件を満たしていない。換言すれば、サンプル#1〜#4は起き上がり現象の生じやすいチップ部品であるのに対し、サンプル#5〜#7は起き上がり現象の生じにくいチップ部品である。   As is apparent from FIG. 7, the chip parts having a weight of 3 mg or less and T / W ≧ 0.6 are only samples # 1 to # 4, and the other samples # 5 to # 7 are one of these. Or both conditions are not met. In other words, samples # 1 to # 4 are chip parts that are likely to rise, and samples # 5 to # 7 are chip parts that are less likely to cause the rise phenomenon.

これに対し、サンプル#1は重量がわずか0.5mgであり、立ち上がり現象が非常に発生しやすい条件を有している。また、サンプル#2〜#4のチップ形状は互いに同一であり、いずれも重量が1mg、且つ、T/W=0.8である。このため、立ち上がり現象が非常に発生しやすい条件を有している。サンプル#2〜#4は、端子電極の形状が互いに相違している。   On the other hand, sample # 1 weighs only 0.5 mg and has a condition that the rising phenomenon is very likely to occur. The chip shapes of Samples # 2 to # 4 are the same as each other, and all have a weight of 1 mg and T / W = 0.8. For this reason, there is a condition that the rising phenomenon is very likely to occur. Samples # 2 to # 4 have different terminal electrode shapes.

次に、クリーム状の半田が供給された回路基板にサンプル#1〜#7を載置し、一括リフローを行った。そして、目視により、起き上がり現象の発生の有無を確認し、発生確率を算出した。各サンプル#1〜#7における起き上がり現象の発生確率は、図7に示されている。   Next, samples # 1 to # 7 were placed on the circuit board supplied with cream-like solder, and batch reflow was performed. Then, the occurrence probability of the rising phenomenon was confirmed by visual observation, and the occurrence probability was calculated. The occurrence probability of the rising phenomenon in each sample # 1 to # 7 is shown in FIG.

図7に示すように、本発明の適用対象外であるサンプル#5〜#7は、いずれもS1≦S2であるにもかかわらず、立ち上がり現象の発生は認められなかった。   As shown in FIG. 7, the occurrence of the rising phenomenon was not observed in Samples # 5 to # 7, which are not applicable to the present invention, although S1 ≦ S2.

一方、本発明の適用対象内であるサンプル#1〜#4においては結果が分かれた。すなわち、S1>S2の条件を満たすサンプル#1,#2については、立ち上がり現象の発生が認められなかったものの、S1≦S2であるサンプル#3,#4については、所定の確率で立ち上がり現象が発生した。立ち上がり現象の発生確率は、S1に対してS2が大きいほど高くなった。   On the other hand, the results were divided in samples # 1 to # 4, which are within the scope of application of the present invention. That is, for samples # 1 and # 2 that satisfy the condition of S1> S2, the occurrence of the rising phenomenon was not observed, but for samples # 3 and # 4 where S1 ≦ S2, the rising phenomenon occurred with a predetermined probability. Occurred. The probability of occurrence of the rising phenomenon becomes higher as S2 is larger than S1.

このように、サンプル#1,#2は、立ち上がり現象が非常に発生しやすい条件を有しているにも関わらず、S1>S2の条件を満たすことによって、立ち上がり現象の発生がゼロに抑えられることが確認された。   As described above, although the samples # 1 and # 2 have the condition that the rising phenomenon is very likely to occur, the occurrence of the rising phenomenon is suppressed to zero by satisfying the condition of S1> S2. It was confirmed.

本発明の好ましい実施形態による表面実装型チップ部品10の構造を示す略斜視図である。1 is a schematic perspective view showing the structure of a surface-mounted chip component 10 according to a preferred embodiment of the present invention. 表面実装型チップ部品10の回路図である。1 is a circuit diagram of a surface mount chip component 10. FIG. リフロー時において半田が溶融した際に生じる力のモーメントを説明するための図であり、(a)は濡れ性が良好な場合、(b)は濡れ性が良好でない場合を示している。It is a figure for demonstrating the moment of the force produced when a solder fuse | melts at the time of reflow, (a) shows the case where wettability is favorable, (b) has shown the case where wettability is not favorable. 立ち上がり現象が発生した状態を示す図である。It is a figure which shows the state which the rise phenomenon generate | occur | produced. サンプル#2〜#4の外観を示す図である。It is a figure which shows the external appearance of sample # 2- # 4. サンプル#5,#6の外観を示す図である。It is a figure which shows the external appearance of sample # 5 and # 6. サンプル#1〜#6の条件及び立ち上がり現象の発生確率を示す表である。It is a table | surface which shows the conditions of sample # 1- # 6, and the generation | occurrence | production probability of a rising phenomenon.

符号の説明Explanation of symbols

10 表面実装型チップ部品
21 第1の実装面
22 第2の実装面
31 第1の側面
32 第2の側面
33 第3の側面
34 第4の側面
41〜48 端子電極
41a〜44a,41b〜44b,41c〜44c 端子電極
50 回路基板
51 半田
52,53 電極パターン
C1,C2 コイル
DESCRIPTION OF SYMBOLS 10 Surface mount type chip component 21 1st mounting surface 22 2nd mounting surface 31 1st side surface 32 2nd side surface 33 3rd side surface 34 4th side surface 41-48 Terminal electrode 41a-44a, 41b-44b , 41c to 44c Terminal electrode 50 Circuit board 51 Solder 52, 53 Electrode pattern C1, C2 Coil

Claims (4)

回路基板に表面実装される表面実装型チップ部品であって、
実装時において前記回路基板と平行となる第1及び第2の実装面と、前記第1及び第2の実装面に対して垂直であり互いに平行な第1及び第2の側面と、前記第1及び第2の実装面並びに前記第1及び第2の側面に対して垂直であり互いに平行な第3及び第4の側面と、少なくとも前記第1の実装面及び前記第1の側面に形成された第1及び第2の端子電極と、少なくとも前記第1の実装面及び前記第2の側面に形成された第3及び第4の端子電極とを備え、
重量が3mg以下であり、
前記第1の実装面と前記第2の実装面との距離をTとし、前記第1の側面と前記第2の側面との距離をWとした場合、T/W≧0.6であり、
前記第3の側面と前記第4の側面との距離をLとした場合、L>Wであり、
前記第1の実装面に形成された前記第1乃至第4の端子電極の合計面積が、前記第1の側面に形成された前記第1及び第2の端子電極の合計面積よりも大きく、且つ、前記第2の側面に形成された前記第3及び第4の端子電極の合計面積よりも大きく、
前記第1の実装面に形成された前記第1乃至第4の端子電極の電極幅は、前記第1の側面に形成された前記第1及び第2の端子電極の電極幅よりも広く、且つ、前記第2の側面に形成された前記第3及び第4の端子電極の電極幅よりも広いことを特徴とする表面実装型チップ部品。
A surface-mounted chip component that is surface-mounted on a circuit board,
First and second mounting surfaces that are parallel to the circuit board during mounting; first and second side surfaces that are perpendicular to and parallel to the first and second mounting surfaces; and the first And the second mounting surface and the third and fourth side surfaces perpendicular to and parallel to the first and second side surfaces, and at least the first mounting surface and the first side surface. First and second terminal electrodes, and at least the first mounting surface and the third and fourth terminal electrodes formed on the second side surface,
The weight is 3 mg or less,
T / W ≧ 0.6, where T is the distance between the first mounting surface and the second mounting surface, and W is the distance between the first side surface and the second side surface,
When the distance between the third side surface and the fourth side surface is L, L> W,
A total area of the first to fourth terminal electrodes formed on the first mounting surface is larger than a total area of the first and second terminal electrodes formed on the first side surface; Larger than the total area of the third and fourth terminal electrodes formed on the second side surface,
The electrode widths of the first to fourth terminal electrodes formed on the first mounting surface are wider than the electrode widths of the first and second terminal electrodes formed on the first side surface, and A surface-mount type chip component having a width wider than the electrode width of the third and fourth terminal electrodes formed on the second side surface.
重量が1mg以下であることを特徴とする請求項1に記載の表面実装型チップ部品。   2. The surface mount chip component according to claim 1, wherein the weight is 1 mg or less. T/W≧0.8であることを特徴とする請求項1又は2に記載の表面実装型チップ部品。   The surface-mounted chip component according to claim 1, wherein T / W ≧ 0.8. 前記第1の端子電極と前記第3の端子電極との間に形成される第1のコイルと、前記第2の端子電極と前記第4の端子電極との間に形成される第2のコイルとを含み、
前記第1及び第2のコイルは、互いに磁気結合することによりコモンモードフィルタを構成し、
前記第1乃至第4の端子電極は、前記第2の実装面にも形成されており、
前記第1の側面に形成された前記第1及び第2の端子電極は、前記第1の実装面に形成された前記第1及び第2の端子電極と前記第2の実装面に形成された前記第1及び第2の端子電極とを接続するそれぞれ1本の導体であり、
前記第2の側面に形成された前記第3及び第4の端子電極は、前記第1の実装面に形成された前記第3及び第4の端子電極と前記第2の実装面に形成された前記第3及び第4の端子電極とを接続するそれぞれ1本の導体であることを特徴とする請求項1乃至3のいずれか一項に記載の表面実装型チップ部品。
A first coil formed between the first terminal electrode and the third terminal electrode; and a second coil formed between the second terminal electrode and the fourth terminal electrode. Including
The first and second coils constitute a common mode filter by being magnetically coupled to each other;
The first to fourth terminal electrodes are also formed on the second mounting surface,
The first and second terminal electrodes formed on the first side surface are formed on the first mounting surface and the first terminal electrode formed on the first mounting surface. One conductor connecting each of the first and second terminal electrodes;
The third and fourth terminal electrodes formed on the second side surface are formed on the second mounting surface and the third and fourth terminal electrodes formed on the first mounting surface. 4. The surface-mount type chip component according to claim 1, wherein the surface-mount type chip component is one conductor that connects the third and fourth terminal electrodes. 5.
JP2007150114A 2007-06-06 2007-06-06 Surface mount chip components Active JP5063200B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007150114A JP5063200B2 (en) 2007-06-06 2007-06-06 Surface mount chip components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007150114A JP5063200B2 (en) 2007-06-06 2007-06-06 Surface mount chip components

Publications (2)

Publication Number Publication Date
JP2008305885A JP2008305885A (en) 2008-12-18
JP5063200B2 true JP5063200B2 (en) 2012-10-31

Family

ID=40234358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007150114A Active JP5063200B2 (en) 2007-06-06 2007-06-06 Surface mount chip components

Country Status (1)

Country Link
JP (1) JP5063200B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4962193B2 (en) * 2007-08-01 2012-06-27 Tdk株式会社 Chip-type electronic component and manufacturing method thereof
JP5718594B2 (en) * 2010-07-22 2015-05-13 日本特殊陶業株式会社 Multilayer capacitor and wiring board

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329920A (en) * 1986-07-23 1988-02-08 株式会社村田製作所 Electric double-layer capacitor
JPH04279015A (en) * 1991-03-07 1992-10-05 Murata Mfg Co Ltd Composite parts
JP4093327B2 (en) * 1997-09-26 2008-06-04 Tdk株式会社 High frequency component and manufacturing method thereof
JP2002025850A (en) * 2000-07-03 2002-01-25 Nec Corp Chip component and method for preventing manhattan phenomenon
JP4120336B2 (en) * 2002-09-27 2008-07-16 株式会社村田製作所 Chip-type electronic component and manufacturing method thereof
JP2004259991A (en) * 2003-02-26 2004-09-16 Kyocera Corp Laminated ceramic component
JP2005223280A (en) * 2004-02-09 2005-08-18 Murata Mfg Co Ltd Chip-type electronic component and its manufacturing method
JP4433909B2 (en) * 2004-07-07 2010-03-17 Tdk株式会社 Surface mount electronic components

Also Published As

Publication number Publication date
JP2008305885A (en) 2008-12-18

Similar Documents

Publication Publication Date Title
KR102408016B1 (en) Chip electronic component
JP6878851B2 (en) Ceramic electronic components
JP6828432B2 (en) Ceramic electronic components
US20150282326A1 (en) Chip-component structure
US20150270065A1 (en) Electronic component
JP6520398B2 (en) Electronic parts
US20190318875A1 (en) Electronic device
EP2051376A1 (en) Quartz crystal device
JP5958479B2 (en) Electronic component mounting structure
US9224620B2 (en) Method for packaging quad flat non-leaded package body, and package body
JP6477234B2 (en) Electronic parts
JP2017126715A (en) Electronic component, mounted electronic component, and electronic component mounting method
JP5063200B2 (en) Surface mount chip components
JP2019102610A (en) Ceramic electronic component
CN109716465B (en) Component stabilizing structure
JP6862789B2 (en) Ceramic electronic components
JP2011192742A (en) Surface-mounted electronic component
JP2008108881A (en) Printed circuit board, and chip type solid electrolytic capacitor mounted on the same
JP2001196260A (en) Electronic component with terminal
JP5773037B2 (en) Surface mount electronic components
JP2007200997A (en) Solder paste and soldering method
JPH03181191A (en) Printed wiring board
JP4962193B2 (en) Chip-type electronic component and manufacturing method thereof
JP2010123651A (en) Fixing structure of large-sized capacitor
JP4766458B2 (en) Mounting method of chip components on mounting board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110517

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5063200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250