JP5063200B2 - Surface mount chip components - Google Patents
Surface mount chip components Download PDFInfo
- Publication number
- JP5063200B2 JP5063200B2 JP2007150114A JP2007150114A JP5063200B2 JP 5063200 B2 JP5063200 B2 JP 5063200B2 JP 2007150114 A JP2007150114 A JP 2007150114A JP 2007150114 A JP2007150114 A JP 2007150114A JP 5063200 B2 JP5063200 B2 JP 5063200B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrodes
- electrode
- chip component
- terminal
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims 2
- 230000000630 rising effect Effects 0.000 description 31
- 229910000679 solder Inorganic materials 0.000 description 15
- 230000005484 gravity Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
Description
本発明はチップ部品に関し、特に、回路基板上に表面実装される表面実装型チップ部品に関する。 The present invention relates to a chip component, and more particularly to a surface mount type chip component that is surface-mounted on a circuit board.
近年、携帯端末やAV機器などの電子機器には、多数のチップ部品が用いられている。チップ部品としては、コンデンサ、インダクタ、コモンモードフィルタ、チップビーズなど様々な種類のものが存在するが、いずれも表面実装型のものが主流である(特許文献1〜4参照)。
In recent years, many chip components have been used in electronic devices such as portable terminals and AV devices. There are various types of chip components such as capacitors, inductors, common mode filters, chip beads, and the like, but all of them are surface-mount types (see
表面実装型チップ部品は、次の手順により回路基板に実装される。まず、回路基板上の電極パターンにクリーム状の半田を供給し、その上にチップ部品を載置する。そして、一括リフローを行うことにより半田を溶融させ、回路基板上の電極パターン及びチップ部品上の端子電極に半田を広げる。これにより、チップ部品が回路基板に対して電気的に接続されるとともに、機械的に固定される。
近年においては、表面実装型チップ部品の小型化が進んでおり、製品によっては重量が3mg以下のものも存在する。このような小型のチップ部品を回路基板に実装する場合、リフロー時に溶融した半田の表面張力によって、チップ部品が90度回転するという現象が生じることがあった。回転したチップ部品は、回路基板との正しい電気的接続がなされていないことから、接続不良となってしまう。 In recent years, surface-mounted chip components have been miniaturized, and some products have a weight of 3 mg or less. When such a small chip component is mounted on a circuit board, a phenomenon may occur in which the chip component rotates 90 degrees due to the surface tension of the solder melted during reflow. Since the rotated chip component is not properly connected to the circuit board, connection failure occurs.
本発明者らは、チップ部品の起き上がり現象について鋭意研究を重ねた結果、所定の条件が揃った場合にこの現象が頻発することを見いだした。すなわち、本発明者らの研究によれば、リフロー時における起き上がり現象は重量が3mg以下の製品において発生し、それより重い製品においてはほとんど発生しないことが判明した。その一方で、重量が3mg以下の製品であっても、チップ部品の高さを規定する距離Tと、端子電極が形成された両側面間の距離Wとの関係がT/W<0.6であれば、リフロー時における起き上がり現象がほとんど発生しないことも判明した。すなわち、起き上がり現象は、重量が3mg以下であり、且つ、T/W≧0.6である製品において頻繁に発生することが判明した。 As a result of extensive research on the rising phenomenon of chip parts, the present inventors have found that this phenomenon occurs frequently when predetermined conditions are met. That is, according to the study by the present inventors, it has been found that the rising phenomenon during reflow occurs in a product having a weight of 3 mg or less, and hardly occurs in a product heavier than that. On the other hand, even if the product has a weight of 3 mg or less, the relationship between the distance T that defines the height of the chip component and the distance W between both side surfaces on which the terminal electrodes are formed is T / W <0.6. Then, it became clear that the rising phenomenon at the time of reflow hardly occurred. That is, it has been found that the rising phenomenon frequently occurs in a product having a weight of 3 mg or less and T / W ≧ 0.6.
本発明は、このような技術的知見に基づきなされたものであって、リフロー時における起き上がり現象が防止された小型の表面実装型チップ部品を提供することを目的とする。 The present invention has been made based on such technical knowledge, and an object of the present invention is to provide a small surface-mounted chip component in which a rising phenomenon during reflow is prevented.
本発明による表面実装型チップ部品は、回路基板に表面実装される表面実装型チップ部品であって、実装時において前記回路基板と平行となる第1及び第2の実装面と、前記第1及び第2の実装面に対して垂直であり互いに平行な第1及び第2の側面と、少なくとも前記第1の実装面並びに前記第1及び第2の側面に形成された端子電極とを備え、重量が3mg以下であり、前記第1の実装面と前記第2の実装面との距離をTとし、前記第1の側面と前記第2の側面との距離をWとした場合、T/W≧0.6であり、前記第1の実装面に形成された前記端子電極の合計面積が、前記第1又は第2の側面に形成された前記端子電極の合計面積よりも大きいことを特徴とする。 A surface-mount type chip component according to the present invention is a surface-mount type chip component that is surface-mounted on a circuit board, wherein the first and second mounting surfaces that are parallel to the circuit board at the time of mounting, A first and second side surfaces that are perpendicular to the second mounting surface and parallel to each other; and at least the first mounting surface and terminal electrodes formed on the first and second side surfaces; Is 3 mg or less, where T is the distance between the first mounting surface and the second mounting surface, and W is the distance between the first side surface and the second side surface, T / W ≧ 0.6, and the total area of the terminal electrodes formed on the first mounting surface is larger than the total area of the terminal electrodes formed on the first or second side surface. .
本発明によれば、リフロー時における起き上がり現象が生じやすい条件を持った表面実装型チップ部品において、第1の実装面に形成された端子電極の面積が大きく、第1又は第2の側面に形成された端子電極の面積が小さく設定されている。これにより、表面張力による下方向への力が強くなり、横方向への力が弱くなることから、リフロー時における起き上がり現象を防止することが可能となる。 According to the present invention, in a surface-mounted chip component having a condition that a rising phenomenon is likely to occur during reflow, the area of the terminal electrode formed on the first mounting surface is large and formed on the first or second side surface. The area of the terminal electrode formed is set small. As a result, the downward force due to the surface tension becomes stronger and the lateral force becomes weaker, so it is possible to prevent the rising phenomenon during reflow.
本発明において、第1の実装面に形成された端子電極の電極幅は、第1及び第2の側面に形成された端子電極の電極幅よりも広いことが好ましい。これによれば、第1の実装面に形成された端子電極の面積を増やし、第1又は第2の側面に形成された端子電極の面積を減らすことが容易となる。 In the present invention, it is preferable that the electrode width of the terminal electrode formed on the first mounting surface is wider than the electrode width of the terminal electrode formed on the first and second side surfaces. According to this, it becomes easy to increase the area of the terminal electrode formed on the first mounting surface and reduce the area of the terminal electrode formed on the first or second side surface.
このように、本発明によれば、リフロー時における起き上がり現象が防止された小型の表面実装型チップ部品を提供することが可能となる。 As described above, according to the present invention, it is possible to provide a small surface-mounted chip component in which the rising phenomenon during reflow is prevented.
リフロー時における起き上がり現象は、重量が1mg以下である製品や、T/W≧0.8である製品において極めて顕著となることから、本発明はこのような製品に適用することが特に好ましい。 The rising phenomenon at the time of reflow becomes extremely remarkable in a product having a weight of 1 mg or less or a product having T / W ≧ 0.8, and therefore the present invention is particularly preferably applied to such a product.
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の好ましい実施形態による表面実装型チップ部品10の構造を示す略斜視図である。
FIG. 1 is a schematic perspective view showing the structure of a surface
図1に示すように、本実施形態による表面実装型チップ部品10は、互いに平行な第1及び第2の実装面21,22と、第1及び第2の実装面21,22に対して垂直な第1〜第4の側面31〜34とを備えている。
As shown in FIG. 1, the surface-mounted
第1及び第2の実装面21,22は、実装時においていずれか一方が回路基板と向き合う底面となり、他方が上面となる。第1の実装面21には端子電極41a〜44aが設けられており、第2の実装面22には端子電極41c〜44cが設けられている。第1の実装面21に設けられた端子電極41a〜44aと、第2の実装面22に設けられた端子電極41c〜44cとは、実質的に同じパターンを有している。このため、実装時においていずれの実装面を回路基板側に向けても構わない。図1に示すように、第1の実装面21と第2の実装面22との距離、すなわち高さは、Tと定義される。
One of the first and
第1及び第2の側面31,32は、第1及び第2の実装面21,22に対して垂直であり互いに平行な面である。第1の側面31には端子電極41b,42bが設けられており、第2の側面32には端子電極43b,44bが設けられている。第1の側面31に設けられた端子電極41b,42bと、第2の側面32に設けられた端子電極43b,44bとは、実質的に同じパターンを有している。このため、実装時において第1及び第2の側面31,32は交換可能である。図1に示すように、第1の側面31と第2の側面32との距離は、Wと定義される。
The first and
第3及び第4の側面33,34は、第1及び第2の実装面21,22並びに第1及び第2の側面31,32に対して垂直であり、互いに平行な面である。第3及び第4の側面33,34には、端子電極は設けられていない。図1に示すように、第3の側面33と第4の側面34との距離は、Lと定義される。
The third and
図1に示すように、端子電極41a,41b,41c(端子電極41と総称することがある)は一つの連続した端子電極であり、端子電極42a,42b,42c(端子電極42と総称することがある)は一つの連続した端子電極であり、端子電極43a,43b,43c(端子電極43と総称することがある)は一つの連続した端子電極であり、端子電極44a,44b,44c(端子電極44と総称することがある)は一つの連続した端子電極である。したがって、本実施形態による表面実装型チップ部品10は、4端子型のチップ部品である。
As shown in FIG. 1,
本実施形態においては、第1及び第2の実装面21,22に形成された端子電極の電極幅w1が、第1及び第2の側面31,32に形成された端子電極の電極幅w2よりも広く設定されている。ここで、「電極幅」とは、距離Lを定義する方向における端子電極の幅を指す。端子電極がこのような形状を有しているのは、第1及び第2の実装面21,22における端子電極の面積をより広くする一方で、第1又は第2の側面31,32における端子電極の面積をより狭くするためである。これにより、リフロー時において半田が溶融した際、表面張力による下方向への力が強くなる一方、横方向への力が弱くなることから、起き上がり現象が防止される。
In the present embodiment, the electrode width w1 of the terminal electrode formed on the first and
本実施形態による表面実装型チップ部品10の種類については特に限定されないが、一例として、コモンモードフィルタを挙げることができる。この場合、図2に示すように、端子電極41と端子電極43との間に形成されるコイルC1と、端子電極42と端子電極44との間に形成されるコイルC2とが磁気結合した回路構成となる。
The type of the surface
ここで、チップ部品の起き上がり現象について説明する。 Here, the rising phenomenon of the chip component will be described.
図3は、リフロー時において半田が溶融した際に生じる力のモーメントを説明するための図であり、(a)は濡れ性が良好な場合、(b)は濡れ性が良好でない場合を示している。 FIG. 3 is a diagram for explaining a moment of force generated when solder is melted during reflow. (A) shows a case where wettability is good, and (b) shows a case where wettability is not good. Yes.
図3(a),(b)に示すように、チップ部品10には自重が存在するため、リフロー前の状態においては、下方向へのモーメントFgのみが実質的に作用している。このため、チップ部品10は自重によって回路基板50に載置された状態である。これに加え、リフローによって半田51が溶融すると、溶融した半田51の表面張力によるモーメントが発生する。半田51の表面張力によるモーメントは、端子電極41a(及び42a)との接触によるモーメントFe1と、端子電極43a(及び44a)との接触によるモーメントFe2と、端子電極41b(及び42b)との接触によるモーメントFs1と、端子電極43b(及び44b)との接触によるモーメントFs2とが含まれる。モーメントFe1,Fe2は下方向に作用する力のモーメントであり、モーメントFs1,Fs2は横方向に作用する力のモーメントである。
As shown in FIGS. 3A and 3B, since the
この時、半田51の濡れ性が良好である場合には、図3(a)に示すように、横方向のモーメントFs1,Fs2は実質的に均等であることから、チップ部品10がこれらのモーメントによって動くことはない。このため、端子電極41(及び42)と回路基板上の電極パターン52が電気的に接続され、端子電極43(及び44)と回路基板上の電極パターン53が電気的に接続されることになる。
At this time, when the wettability of the
しかしながら、半田51の濡れ性が良好でなく、モーメントFs2が作用していない場合には、図3(b)に示すように、横方向にはモーメントFs1のみが作用することになる。このため、チップ部品10の重量が軽い場合(モーメントFgが小さい場合)や、距離Tと距離Wとの関係T/Wが大きい場合には、横方向にはモーメントFs1によってチップ部品10が起き上がり、図4に示すように90度回転してしまう。その結果、端子電極43(及び44)と電極パターン53とが接続されない状態となる。すなわち、接続不良となってしまう。
However, when the wettability of the
これがチップ部品の起き上がり現象であり、チップ部品10の重量が軽いほど生じやすい。本発明者らの研究によれば、重量が3mgを超える製品では起き上がり現象はほとんど生じないのに対し、重量が3mg以下の製品では重量が軽くなればなるほど起き上がり現象の発生確率が高まり、重量が1mg以下になると起き上がり現象の発生が極めて顕著となることが分かった。
This is a rising phenomenon of the chip component, which is more likely to occur as the weight of the
但し、重量が3mg以下の製品であっても、T/W<0.6であれば起き上がり現象はほとんど発生しないことも判明した。これは、Tに対してWが十分に大きければ、重心が低いため、姿勢が安定するためである。これに対し、T/W≧0.6である場合には、断面形状が正方形に近くなるため重心が高くなり、起き上がり現象が発生してしまうものと考えられる。特に、T/W≧0.8である製品では、より重心が高くなることから、起き上がり現象の発生が極めて顕著となることも判明した。 However, it was found that even if the product has a weight of 3 mg or less, the rising phenomenon hardly occurs if T / W <0.6. This is because if W is sufficiently large with respect to T, the center of gravity is low and the posture is stabilized. On the other hand, when T / W ≧ 0.6, the cross-sectional shape is close to a square, so that the center of gravity is increased, and the rising phenomenon is considered to occur. In particular, in the product where T / W ≧ 0.8, since the center of gravity is higher, it has also been found that the occurrence of the rising phenomenon becomes extremely remarkable.
以上を総合すれば、起き上がり現象は、重量が3mg以下であり、且つ、T/W≧0.6である製品において発生することが分かる。 In summary, it can be seen that the rising phenomenon occurs in a product having a weight of 3 mg or less and T / W ≧ 0.6.
このような起き上がり現象の発生を防止すべく、本実施形態では、第1の実装面21又は第2の実装面22に形成された端子電極の合計面積が、第1の側面31に形成された端子電極の合計面積よりも大きく、且つ、第2の側面32に形成された端子電極の合計面積よりも大きく設定されている。
In this embodiment, the total area of the terminal electrodes formed on the first mounting
具体的に説明すると、図1に示すように、第1の実装面21に形成された端子電極41a〜44aはいずれも電極幅がw1であり、電極長がw3であることから、第1の実装面21における端子電極の合計面積S1は、
S1=4×w1×w3
となる。ここで、「電極長」とは、W又はTを定義する方向における長さを指す。第2の実装面22に形成された端子電極41c〜44cの合計面積も同じである。
Specifically, as shown in FIG. 1, since the
S1 = 4 × w1 × w3
It becomes. Here, “electrode length” refers to the length in the direction defining W or T. The total area of the
一方、第1の側面31に形成された端子電極41b,42bはいずれも電極幅がw2であり、電極長がTであることから、第1の側面31における端子電極の合計面積S2は、
S2=2×w2×T
となる。第2の側面32に形成された端子電極43b,44bの合計面積も同じである。
On the other hand, since the
S2 = 2 × w2 × T
It becomes. The total area of the
そして、本発明においてはS1>S2に設定されており、これによって下方向のモーメントFe1,Fe2を増大させる一方、横方向のモーメントFs1,Fs2を低減させている。その結果、図3(b)に示したように、半田の濡れ性が良好でないために横方向のモーメントFs1のみ(又はFs2のみ)が作用した場合であっても、起き上がり現象が生じにくくなる。 In the present invention, S1> S2 is set, thereby increasing the moments Fe1 and Fe2 in the downward direction and decreasing the moments Fs1 and Fs2 in the lateral direction. As a result, as shown in FIG. 3B, even if only the moment Fs1 in the lateral direction (or only Fs2) acts because the solder wettability is not good, the rising phenomenon is less likely to occur.
このため、本実施形態による表面実装型チップ部品10は、起き上がり現象による接続不良を生じさせることなく、重量を3mg以下、特に1mg以下とすることが可能となり、形状をT/W≧0.6、特にT/W≧0.8とすることが可能となる。
For this reason, the surface-mounted
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.
例えば、上記実施形態による表面実装型チップ部品10は、4端子型のチップ部品であるが、本発明の対象がこれに限定されるものではない。
For example, the surface-mounted
また、上記実施形態による表面実装型チップ部品10では、第1及び第2の実装面21,22に形成された端子電極の電極幅が、第1及び第2の側面31,32に形成された端子電極の電極幅よりも広く設定されているが、この形状は本発明における好ましい形状であって、本発明がこれに限定されるものではない。
Further, in the surface-mounted
さらに、上記実施形態による表面実装型チップ部品10では、第3及び第4の側面33,34に端子電極が形成されていないが、ここに端子電極が形成されていても構わない。
Furthermore, in the surface-mounted
さらに、上記実施形態による表面実装型チップ部品10では、第1の実装面21と第2の実装面22の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。同様に、上記実施形態による表面実装型チップ部品10では、第1の側面31と第2の側面32の両方に端子電極が形成されているが、これらの少なくとも一方に端子電極が形成されていれば足りる。
Furthermore, in the surface-mounted
以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。 Hereinafter, although the Example of this invention is described, this invention is not limited to this Example at all.
まず、図1に示した表面実装型チップ部品10と同様の外観を有するサンプル#1,#2と、図5に示す外観を有するサンプル#3〜#5と、図6に示す外観を有するサンプル#6,#7を、それぞれ多数個用意した。
First,
サンプル#3〜#5の外観は、図5に示すように、端子電極の電極幅w1とw2が一致している点において、サンプル#1,#2と異なる。また、サンプル#6,#7の外観は、図6に示すように、8つの端子電極41〜48を有する8端子型のチップ部品である点、並びに、端子電極の電極幅w1とw2が一致している点において、サンプル#1と異なる。
The appearance of samples # 3 to # 5 is different from
サンプル#1〜#7のサイズ、重量及び端子電極の形状などは、図7に示す通りである。
The sizes, weights, and terminal electrode shapes of
図7から明らかなとおり、重量が3mg以下であり、且つ、T/W≧0.6であるチップ部品はサンプル#1〜#4のみであり、他のサンプル#5〜#7はこれらの一方又は両方の条件を満たしていない。換言すれば、サンプル#1〜#4は起き上がり現象の生じやすいチップ部品であるのに対し、サンプル#5〜#7は起き上がり現象の生じにくいチップ部品である。
As is apparent from FIG. 7, the chip parts having a weight of 3 mg or less and T / W ≧ 0.6 are
これに対し、サンプル#1は重量がわずか0.5mgであり、立ち上がり現象が非常に発生しやすい条件を有している。また、サンプル#2〜#4のチップ形状は互いに同一であり、いずれも重量が1mg、且つ、T/W=0.8である。このため、立ち上がり現象が非常に発生しやすい条件を有している。サンプル#2〜#4は、端子電極の形状が互いに相違している。
On the other hand,
次に、クリーム状の半田が供給された回路基板にサンプル#1〜#7を載置し、一括リフローを行った。そして、目視により、起き上がり現象の発生の有無を確認し、発生確率を算出した。各サンプル#1〜#7における起き上がり現象の発生確率は、図7に示されている。
Next,
図7に示すように、本発明の適用対象外であるサンプル#5〜#7は、いずれもS1≦S2であるにもかかわらず、立ち上がり現象の発生は認められなかった。 As shown in FIG. 7, the occurrence of the rising phenomenon was not observed in Samples # 5 to # 7, which are not applicable to the present invention, although S1 ≦ S2.
一方、本発明の適用対象内であるサンプル#1〜#4においては結果が分かれた。すなわち、S1>S2の条件を満たすサンプル#1,#2については、立ち上がり現象の発生が認められなかったものの、S1≦S2であるサンプル#3,#4については、所定の確率で立ち上がり現象が発生した。立ち上がり現象の発生確率は、S1に対してS2が大きいほど高くなった。
On the other hand, the results were divided in
このように、サンプル#1,#2は、立ち上がり現象が非常に発生しやすい条件を有しているにも関わらず、S1>S2の条件を満たすことによって、立ち上がり現象の発生がゼロに抑えられることが確認された。
As described above, although the
10 表面実装型チップ部品
21 第1の実装面
22 第2の実装面
31 第1の側面
32 第2の側面
33 第3の側面
34 第4の側面
41〜48 端子電極
41a〜44a,41b〜44b,41c〜44c 端子電極
50 回路基板
51 半田
52,53 電極パターン
C1,C2 コイル
DESCRIPTION OF
Claims (4)
実装時において前記回路基板と平行となる第1及び第2の実装面と、前記第1及び第2の実装面に対して垂直であり互いに平行な第1及び第2の側面と、前記第1及び第2の実装面並びに前記第1及び第2の側面に対して垂直であり互いに平行な第3及び第4の側面と、少なくとも前記第1の実装面及び前記第1の側面に形成された第1及び第2の端子電極と、少なくとも前記第1の実装面及び前記第2の側面に形成された第3及び第4の端子電極とを備え、
重量が3mg以下であり、
前記第1の実装面と前記第2の実装面との距離をTとし、前記第1の側面と前記第2の側面との距離をWとした場合、T/W≧0.6であり、
前記第3の側面と前記第4の側面との距離をLとした場合、L>Wであり、
前記第1の実装面に形成された前記第1乃至第4の端子電極の合計面積が、前記第1の側面に形成された前記第1及び第2の端子電極の合計面積よりも大きく、且つ、前記第2の側面に形成された前記第3及び第4の端子電極の合計面積よりも大きく、
前記第1の実装面に形成された前記第1乃至第4の端子電極の電極幅は、前記第1の側面に形成された前記第1及び第2の端子電極の電極幅よりも広く、且つ、前記第2の側面に形成された前記第3及び第4の端子電極の電極幅よりも広いことを特徴とする表面実装型チップ部品。 A surface-mounted chip component that is surface-mounted on a circuit board,
First and second mounting surfaces that are parallel to the circuit board during mounting; first and second side surfaces that are perpendicular to and parallel to the first and second mounting surfaces; and the first And the second mounting surface and the third and fourth side surfaces perpendicular to and parallel to the first and second side surfaces, and at least the first mounting surface and the first side surface. First and second terminal electrodes, and at least the first mounting surface and the third and fourth terminal electrodes formed on the second side surface,
The weight is 3 mg or less,
T / W ≧ 0.6, where T is the distance between the first mounting surface and the second mounting surface, and W is the distance between the first side surface and the second side surface,
When the distance between the third side surface and the fourth side surface is L, L> W,
A total area of the first to fourth terminal electrodes formed on the first mounting surface is larger than a total area of the first and second terminal electrodes formed on the first side surface; Larger than the total area of the third and fourth terminal electrodes formed on the second side surface,
The electrode widths of the first to fourth terminal electrodes formed on the first mounting surface are wider than the electrode widths of the first and second terminal electrodes formed on the first side surface, and A surface-mount type chip component having a width wider than the electrode width of the third and fourth terminal electrodes formed on the second side surface.
前記第1及び第2のコイルは、互いに磁気結合することによりコモンモードフィルタを構成し、
前記第1乃至第4の端子電極は、前記第2の実装面にも形成されており、
前記第1の側面に形成された前記第1及び第2の端子電極は、前記第1の実装面に形成された前記第1及び第2の端子電極と前記第2の実装面に形成された前記第1及び第2の端子電極とを接続するそれぞれ1本の導体であり、
前記第2の側面に形成された前記第3及び第4の端子電極は、前記第1の実装面に形成された前記第3及び第4の端子電極と前記第2の実装面に形成された前記第3及び第4の端子電極とを接続するそれぞれ1本の導体であることを特徴とする請求項1乃至3のいずれか一項に記載の表面実装型チップ部品。 A first coil formed between the first terminal electrode and the third terminal electrode; and a second coil formed between the second terminal electrode and the fourth terminal electrode. Including
The first and second coils constitute a common mode filter by being magnetically coupled to each other;
The first to fourth terminal electrodes are also formed on the second mounting surface,
The first and second terminal electrodes formed on the first side surface are formed on the first mounting surface and the first terminal electrode formed on the first mounting surface. One conductor connecting each of the first and second terminal electrodes;
The third and fourth terminal electrodes formed on the second side surface are formed on the second mounting surface and the third and fourth terminal electrodes formed on the first mounting surface. 4. The surface-mount type chip component according to claim 1, wherein the surface-mount type chip component is one conductor that connects the third and fourth terminal electrodes. 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150114A JP5063200B2 (en) | 2007-06-06 | 2007-06-06 | Surface mount chip components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150114A JP5063200B2 (en) | 2007-06-06 | 2007-06-06 | Surface mount chip components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008305885A JP2008305885A (en) | 2008-12-18 |
JP5063200B2 true JP5063200B2 (en) | 2012-10-31 |
Family
ID=40234358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007150114A Active JP5063200B2 (en) | 2007-06-06 | 2007-06-06 | Surface mount chip components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5063200B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4962193B2 (en) * | 2007-08-01 | 2012-06-27 | Tdk株式会社 | Chip-type electronic component and manufacturing method thereof |
JP5718594B2 (en) * | 2010-07-22 | 2015-05-13 | 日本特殊陶業株式会社 | Multilayer capacitor and wiring board |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6329920A (en) * | 1986-07-23 | 1988-02-08 | 株式会社村田製作所 | Electric double-layer capacitor |
JPH04279015A (en) * | 1991-03-07 | 1992-10-05 | Murata Mfg Co Ltd | Composite parts |
JP4093327B2 (en) * | 1997-09-26 | 2008-06-04 | Tdk株式会社 | High frequency component and manufacturing method thereof |
JP2002025850A (en) * | 2000-07-03 | 2002-01-25 | Nec Corp | Chip component and method for preventing manhattan phenomenon |
JP4120336B2 (en) * | 2002-09-27 | 2008-07-16 | 株式会社村田製作所 | Chip-type electronic component and manufacturing method thereof |
JP2004259991A (en) * | 2003-02-26 | 2004-09-16 | Kyocera Corp | Laminated ceramic component |
JP2005223280A (en) * | 2004-02-09 | 2005-08-18 | Murata Mfg Co Ltd | Chip-type electronic component and its manufacturing method |
JP4433909B2 (en) * | 2004-07-07 | 2010-03-17 | Tdk株式会社 | Surface mount electronic components |
-
2007
- 2007-06-06 JP JP2007150114A patent/JP5063200B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008305885A (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102408016B1 (en) | Chip electronic component | |
JP6878851B2 (en) | Ceramic electronic components | |
JP6828432B2 (en) | Ceramic electronic components | |
US20150282326A1 (en) | Chip-component structure | |
US20150270065A1 (en) | Electronic component | |
JP6520398B2 (en) | Electronic parts | |
US20190318875A1 (en) | Electronic device | |
EP2051376A1 (en) | Quartz crystal device | |
JP5958479B2 (en) | Electronic component mounting structure | |
US9224620B2 (en) | Method for packaging quad flat non-leaded package body, and package body | |
JP6477234B2 (en) | Electronic parts | |
JP2017126715A (en) | Electronic component, mounted electronic component, and electronic component mounting method | |
JP5063200B2 (en) | Surface mount chip components | |
JP2019102610A (en) | Ceramic electronic component | |
CN109716465B (en) | Component stabilizing structure | |
JP6862789B2 (en) | Ceramic electronic components | |
JP2011192742A (en) | Surface-mounted electronic component | |
JP2008108881A (en) | Printed circuit board, and chip type solid electrolytic capacitor mounted on the same | |
JP2001196260A (en) | Electronic component with terminal | |
JP5773037B2 (en) | Surface mount electronic components | |
JP2007200997A (en) | Solder paste and soldering method | |
JPH03181191A (en) | Printed wiring board | |
JP4962193B2 (en) | Chip-type electronic component and manufacturing method thereof | |
JP2010123651A (en) | Fixing structure of large-sized capacitor | |
JP4766458B2 (en) | Mounting method of chip components on mounting board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110517 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5063200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |