JP5062990B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5062990B2
JP5062990B2 JP2005332914A JP2005332914A JP5062990B2 JP 5062990 B2 JP5062990 B2 JP 5062990B2 JP 2005332914 A JP2005332914 A JP 2005332914A JP 2005332914 A JP2005332914 A JP 2005332914A JP 5062990 B2 JP5062990 B2 JP 5062990B2
Authority
JP
Japan
Prior art keywords
substrate
pixel portion
emitting element
circuit
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005332914A
Other languages
Japanese (ja)
Other versions
JP2006179471A5 (en
JP2006179471A (en
Inventor
光明 納
彩 安西
潤 小山
康子 渡辺
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005332914A priority Critical patent/JP5062990B2/en
Publication of JP2006179471A publication Critical patent/JP2006179471A/en
Publication of JP2006179471A5 publication Critical patent/JP2006179471A5/ja
Application granted granted Critical
Publication of JP5062990B2 publication Critical patent/JP5062990B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

本発明は、自発光型の発光素子を含む表示装置に関する。また、発光素子を含む表示装置を用いた電子機器に関する。 The present invention relates to a display device including a self-luminous light emitting element. In addition, the present invention relates to an electronic device using a display device including a light-emitting element.

近年、エレクトロルミネッセンス(Electro Luminescence)素子等を代表とする自発光型の素子を用いた表示装置の開発が進められている。自発光型の素子を用いた表示装置は、高画質、広視野角、バックライトが不要なことによる薄型、軽量の利点がある。また、近年普及が著しい携帯型の電子機器は、その使用目的の多角化によって高付加価値化が求められており、最近では、通常の表示面の裏側にサブ表示面を設けたものが提供されている(例えば特許文献1参照)。
特開2001−285445号公報
In recent years, a display device using a self-luminous element represented by an electroluminescence element or the like has been developed. A display device using a self-luminous element has advantages of high image quality, wide viewing angle, and thinness and light weight because a backlight is unnecessary. In recent years, portable electronic devices, which have been widely used, are required to have high added value by diversifying their purpose of use. Recently, a device with a sub display surface provided behind the normal display surface has been provided. (For example, refer to Patent Document 1).
JP 2001-285445 A

多くの場合において、自発光型の素子を用いた表示装置は、発光素子を含む画素部が設けられた素子基板と、素子基板と対向して設けられる封止基板の合計2枚の基板を有する。従って、通常の表示面の裏側にサブの表示面を設けた電子機器は、素子基板と封止基板を1組としたものを2組有することになり、合計4枚の基板を有する。 In many cases, a display device using a self-luminous element has a total of two substrates: an element substrate provided with a pixel portion including a light emitting element and a sealing substrate provided opposite to the element substrate. . Therefore, an electronic apparatus having a sub display surface on the back side of a normal display surface has two sets each including an element substrate and a sealing substrate, and has a total of four substrates.

メインの表示面に加え、サブの表示面を設けた電子機器は、小型化、薄型化、軽量化が著しく、バックライトや、複数のICチップを実装したプリント基板等が占める容積が無視できないものとなっている。そのため、表裏に表示面が設けられた電子機器では、小型化、薄型化、軽量化と、高付加価値化とがトレードオフの関係となっている。そこで本発明は、上記の実情を鑑み、表裏に表示面を設けることにより高付加価値化を実現し、なおかつ小型化、薄型化、軽量化を実現した表示装置、電子機器を提供することを課題とする。 Electronic devices with a sub display surface in addition to the main display surface are significantly smaller, thinner and lighter, and the volume occupied by a backlight or a printed circuit board mounted with multiple IC chips cannot be ignored. It has become. Therefore, in an electronic device having display surfaces on the front and back sides, there is a trade-off relationship between downsizing, thinning, lightening, and high added value. Therefore, in view of the above situation, the present invention provides a display device and an electronic device that achieve high added value by providing display surfaces on the front and back sides, and that are reduced in size, thickness, and weight. And

本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。 The display device of the present invention uses a plurality of element substrates provided with a pixel portion including a light-emitting element, and one element substrate among the plurality of element substrates is a sealing substrate of another element substrate. It is also characterized by serving. Rather than providing a sealing substrate corresponding to each of a plurality of element substrates, one element substrate also serves as a sealing substrate for another element substrate, thereby reducing the size, thickness and weight. Realize.

また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも2枚有しており、発光素子が設けられた2枚の素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、2つの画素部を有しており、2つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。 The display device of the present invention includes at least two element substrates provided with light-emitting elements, and the two element substrates provided with light-emitting elements are arranged so as to face each other. The display surfaces are provided on the front and back sides. With the above characteristics, high added value can be realized. The display device of the present invention includes two pixel portions, and the two pixel portions share a controller circuit and a power supply circuit. With the above features, it is possible to achieve downsizing, weight reduction, and price reduction.

本発明の表示装置は、表裏に表示面が設けられていることを特徴としており、その構成は、大別して3つに分けられる。1つ目は、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合である。2つ目は、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合である。3つ目は、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の一方に接続フィルムを設ける場合である。 The display device of the present invention is characterized in that display surfaces are provided on the front and back sides, and the configuration is roughly divided into three. The first is a case where a substrate provided with a light emitting element that emits a bottom surface and a substrate provided with a light emitting element that emits a top surface are bonded together, and a connection film is provided on each of the two substrates. . The second case is a case where two substrates provided with a light emitting element for performing bottom emission are bonded together, and a connection film is provided on each of the two substrates. The third case is a case where two substrates provided with a light emitting element for performing bottom emission are bonded together, and a connection film is provided on one of the two substrates.

なお、下面出射を行う発光素子とは、素子基板の一方の面上に発光素子が設けられている場合に、素子基板の他方の面の方向に発光する発光素子を指す。また、上面出射を行う発光素子とは、素子基板と対向するように設けられた封止基板の方向に発光する発光素子を指す。 Note that a light-emitting element that emits light from the bottom refers to a light-emitting element that emits light in the direction of the other surface of the element substrate when the light-emitting element is provided on one surface of the element substrate. A light-emitting element that emits light from the top means a light-emitting element that emits light in the direction of a sealing substrate provided to face the element substrate.

下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる本発明の表示装置は、第1の基板、第2の基板及び第3の基板を有する。第1の基板と第2の基板は、第1の基板の一方の面と、第2の基板の他方の面が対向するように設けられ、第2の基板と第3の基板は、第2の基板の一方の面と、第3の基板の一方の面が対向するように設けられる。第1の基板の一方の面上に第1の発光素子を含む第1の画素部が設けられ、第2の基板の一方の面上に第2の発光素子を含む第2の画素部が設けられる。第1の発光素子は第1の基板の他方の面の方向に発光し、第2の発光素子は第3の基板の他方の面の方向に発光する。また、第1の基板の他方の面(第1の基板の他方の面側)に第1の画素部を用いた第1の表示面が設けられ、第3の基板の他方の面(第3の基板の他方の面側)に第2の画素部を用いた第2の表示面が設けられている。また、上記構成を有する本発明の表示装置は、第1の基板の一方の面上に設けられた第1の接続フィルムと、第2の基板の一方の面上に設けられた第2の接続フィルムを有する。第1の接続フィルムは第1の画素部に接続し、第2の接続フィルムは第2の画素部に接続する。 A display device of the present invention in which a substrate provided with a light emitting element that performs bottom emission and a substrate provided with a light emitting element that performs top emission has a first substrate, a second substrate, and a third substrate. The first substrate and the second substrate are provided so that one surface of the first substrate and the other surface of the second substrate face each other, and the second substrate and the third substrate are the second substrate The one surface of the substrate and the one surface of the third substrate are provided so as to face each other. A first pixel portion including a first light emitting element is provided on one surface of the first substrate, and a second pixel portion including a second light emitting element is provided on one surface of the second substrate. It is done. The first light emitting element emits light in the direction of the other surface of the first substrate, and the second light emitting element emits light in the direction of the other surface of the third substrate. In addition, a first display surface using the first pixel portion is provided on the other surface of the first substrate (the other surface side of the first substrate), and the other surface (third surface) of the third substrate. A second display surface using the second pixel portion is provided on the other surface side of the substrate. Moreover, the display device of the present invention having the above-described configuration includes a first connection film provided on one surface of the first substrate and a second connection provided on one surface of the second substrate. Have a film. The first connection film is connected to the first pixel portion, and the second connection film is connected to the second pixel portion.

下面出射を行う発光素子が設けられた基板を2枚貼り合わせる本発明の表示装置は、第1の基板と第2の基板を有する。第1の基板と第2の基板は、第1の基板の一方の面と、第2の基板の一方の面とが対向するように設けられ、第1の基板の一方の面上に第1の発光素子を含む第1の画素部が設けられ、第2の基板の一方の面上に第2の発光素子を含む第2の画素部が設けられる。第1の発光素子は第1の基板の他方の面の方向に発光し、第2の発光素子は第2の基板の他方の面の方向に発光する。また、第1の基板の他方の面(第1の基板の他方の面側)に第1の画素部を用いた第1の表示面が設けられ、第2の基板の他方の面(第2の基板の他方の面側)に第2の画素部を用いた第2の表示面が設けられる。また、上記構成を有する本発明の表示装置は、第1の基板の一方の面上に設けられた第1の接続フィルムと、第2の基板の一方の面上に設けられた第2の接続フィルムを有する。第1の接続フィルムは第1の画素部に接続し、第2の接続フィルムは第2の画素部に接続する。また、上記構成を有する本発明の表示装置は、第1の発光素子と第2の発光素子の各々は、一対の導電層と、一対の導電層間に挟まれた電界発光層を有し、第1の発光素子が含む一対の導電層の一方は、第2の発光素子が含む一対の導電層の一方と共有する。 A display device of the present invention in which two substrates each provided with a light-emitting element that performs bottom emission are bonded to each other includes a first substrate and a second substrate. The first substrate and the second substrate are provided so that one surface of the first substrate faces one surface of the second substrate, and the first substrate and the second substrate are arranged on the first surface of the first substrate. The first pixel portion including the light emitting element is provided, and the second pixel portion including the second light emitting element is provided on one surface of the second substrate. The first light emitting element emits light in the direction of the other surface of the first substrate, and the second light emitting element emits light in the direction of the other surface of the second substrate. A first display surface using the first pixel portion is provided on the other surface of the first substrate (the other surface side of the first substrate), and the other surface of the second substrate (second surface). A second display surface using the second pixel portion is provided on the other surface side of the substrate. Moreover, the display device of the present invention having the above-described configuration includes a first connection film provided on one surface of the first substrate and a second connection provided on one surface of the second substrate. Have a film. The first connection film is connected to the first pixel portion, and the second connection film is connected to the second pixel portion. In the display device of the present invention having the above structure, each of the first light-emitting element and the second light-emitting element includes a pair of conductive layers and an electroluminescent layer sandwiched between the pair of conductive layers. One of the pair of conductive layers included in one light-emitting element is shared with one of the pair of conductive layers included in the second light-emitting element.

下面出射を行う発光素子が設けられた基板を2枚貼り合わせる本発明の表示装置は、第1の基板と第2の基板を有する。第1の基板と第2の基板は、第1の基板の一方の面と、第2の基板の一方の面とが対向するように設けられ、第1の基板の一方の面上に第1の発光素子を含む第1の画素部と第1の接続用導電層が設けられ、第2の基板の一方の面上に第2の発光素子を含む第2の画素部と第2の接続用導電層が設けられている。第1の発光素子は第1の基板の他方の面の方向に発光し、第2の発光素子は第2の基板の他方の面の方向に発光する。そして、第1の基板の他方の面(第1の基板の他方の面側)に第1の画素部を用いた第1の表示面が設けられ、第2の基板の他方の面(第2の基板の他方の面側)に第2の画素部を用いた第2の表示面が設けられている。また、第1の接続用導電層と第2の接続用導電層は、導電性スペーサにより電気的に接続されている。上記構成を有する本発明の表示装置は、第1の基板の一方の面上に設けられた接続フィルムを有する。接続フィルムは第1の画素部と第2の画素部に接続する。なお、接続フィルムとは、FPC(Flexible Print Circuit)や、フィルム状の印刷回路にLSI(Large Scale Intergration)チップをのせたものに相当する。 A display device of the present invention in which two substrates each provided with a light-emitting element that performs bottom emission are bonded to each other includes a first substrate and a second substrate. The first substrate and the second substrate are provided so that one surface of the first substrate faces one surface of the second substrate, and the first substrate and the second substrate are arranged on the first surface of the first substrate. The first pixel portion including the first light emitting element and the first connection conductive layer are provided, and the second pixel portion including the second light emitting element and the second connection conductive layer are provided on one surface of the second substrate. A conductive layer is provided. The first light emitting element emits light in the direction of the other surface of the first substrate, and the second light emitting element emits light in the direction of the other surface of the second substrate. A first display surface using the first pixel portion is provided on the other surface of the first substrate (the other surface side of the first substrate), and the other surface (second surface) of the second substrate. A second display surface using the second pixel portion is provided on the other surface side of the substrate. The first connection conductive layer and the second connection conductive layer are electrically connected by a conductive spacer. The display device of the present invention having the above configuration has a connection film provided on one surface of the first substrate. The connection film is connected to the first pixel portion and the second pixel portion. The connection film corresponds to an FPC (Flexible Print Circuit) or a film-like printed circuit on which an LSI (Large Scale Inter- lation) chip is placed.

第1の表示面と第2の表示面は、一方はメインの表示面であり、他方はサブの表示面である。また、第1の表示面と第2の表示面のうち、一方は画像を表示する表示面であり、他方は文字情報のみを表示する表示面である。 One of the first display surface and the second display surface is a main display surface, and the other is a sub display surface. One of the first display surface and the second display surface is a display surface that displays an image, and the other is a display surface that displays only character information.

また、第1の画素部を駆動する第1の駆動回路と、第2の画素部を駆動する第2の駆動回路の一方又は両方を有し、第1の駆動回路は第1の基板の一方の面上に設けられており、第2の駆動回路は第2の基板の一方の面上に設けられている。 In addition, the driving circuit includes one or both of a first driving circuit that drives the first pixel portion and a second driving circuit that drives the second pixel portion, and the first driving circuit is one of the first substrates. The second drive circuit is provided on one surface of the second substrate.

また、第1の画素部は、第1の発光素子の発光を制御するトランジスタを有する。第2の画素部は、第2の発光素子の発光を制御するトランジスタを有する。 In addition, the first pixel portion includes a transistor that controls light emission of the first light-emitting element. The second pixel portion includes a transistor that controls light emission of the second light-emitting element.

また、本発明の表示装置は、第1の画素部と第2の画素部に制御信号を供給するコントローラ回路を有する。また、本発明の表示装置は、第1の画素部と第2の画素部に電源電位を供給する電源回路を有する。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき、第1の画素部又は第2の画素部に制御信号を供給するコントローラ回路を有する。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき、第1の画素部又は第2の画素部に電源電位を供給する電源回路を有する。本発明の表示装置は、表裏の各々に設けられた画素部で、コントローラ回路や電源回路を共有するため、ICチップの個数を減らすことができ、小型化、薄型化、軽量化、低価格化を実現することができる。 In addition, the display device of the present invention includes a controller circuit that supplies a control signal to the first pixel portion and the second pixel portion. In addition, the display device of the present invention includes a power supply circuit that supplies a power supply potential to the first pixel portion and the second pixel portion. The display device of the present invention includes a switching circuit and a controller circuit that supplies a control signal to the first pixel portion or the second pixel portion based on a signal output from the switching circuit. The display device of the present invention includes a switching circuit and a power supply circuit that supplies a power supply potential to the first pixel portion or the second pixel portion based on a signal output from the switching circuit. Since the display device of the present invention shares the controller circuit and the power supply circuit with the pixel portions provided on each of the front and back sides, the number of IC chips can be reduced, and the size, thickness, weight, and cost can be reduced. Can be realized.

また、本発明の表示装置は、第1の画素部と第2の画素部に制御信号を供給するコントローラ回路を有しており、前記コントローラ回路は、第1の基板の一方の面上又は第2の基板の一方の面上に設けられている。また、本発明の表示装置は、第1の画素部と第2の画素部に電源電位を供給する電源回路を有しており、前記電源回路は、第1の基板の一方の面上又は第2の基板の一方の面上に設けられている。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき、第1の画素部又は第2の画素部に制御信号を供給するコントローラ回路を有しており、切り換え回路とコントローラ回路が第1の基板の一方の面上又は第2の基板の一方の面上に設けられている。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき第1の画素部又は第2の画素部に電源電位を供給する電源回路を有し、切り換え回路と電源回路は、第1の基板の一方の面上又は第2の基板の一方の面上に設けられている。 In addition, the display device of the present invention includes a controller circuit that supplies a control signal to the first pixel portion and the second pixel portion, and the controller circuit is provided on one surface of the first substrate or on the first surface. It is provided on one surface of the two substrates. In addition, the display device of the present invention includes a power supply circuit that supplies a power supply potential to the first pixel portion and the second pixel portion, and the power supply circuit is provided on one surface of the first substrate or on the first surface. It is provided on one surface of the two substrates. In addition, the display device of the present invention includes a switching circuit and a controller circuit that supplies a control signal to the first pixel portion or the second pixel portion based on a signal output from the switching circuit. And a controller circuit are provided on one surface of the first substrate or one surface of the second substrate. The display device of the present invention includes a switching circuit, and a power supply circuit that supplies a power supply potential to the first pixel portion or the second pixel portion based on a signal output from the switching circuit. Are provided on one surface of the first substrate or on one surface of the second substrate.

また、本発明は、上記構成の表示装置を用いた電子機器を提供するものであり、例えば、携帯端末、携帯情報端末、デジタルカメラ、デジタルビデオカメラを提供する。 The present invention also provides an electronic device using the display device having the above-described configuration, and provides, for example, a portable terminal, a portable information terminal, a digital camera, and a digital video camera.

また、本発明は、発光素子を含む画素部が設けられた素子基板を複数枚用いるが、1枚の素子基板の画素部の面積と、別の1枚の素子基板の画素部の面積とは、互いに異なることを特徴とする。従って本発明は、1枚の素子基板の画素部を用いた表示面の面積と、別の1枚の素子基板の画素部を用いた表示面の面積とは、互いに異なることを特徴とする。このように、少なくとも2枚の素子基板において、表示面の面積が異なることを特徴とする一方で、1枚の素子基板は、別の1枚の素子基板の封止基板を兼ねることを特徴としており、1枚の素子基板の面積と別の素子基板の面積は同じである。従って、本発明は、画素部の面積が小さい素子基板を有効に利用するため、素子基板上に、発光素子を含む画素部だけではなく、複数のトランジスタを含む機能回路部を設けることを特徴とする。機能回路部は、中央処理回路(CPU、Central Processing Unit)、メモリ回路、バッファ回路、インターフェイス回路、タイミング信号生成回路、フォーマット変換回路、フレームメモリ回路、画像処理回路、音声処理回路、送受信回路、補正回路、時間検出回路、温度検出回路、照度検出回路、レジスタ回路、デコーダ回路、分周回路又はデジタル信号処理専用プロセッサ回路等から選択された1つ又は複数を構成する複数のトランジスタを含む。機能回路部を設けることにより、外部に設けるICチップの個数を減らすことができるため、小型化、薄型化、軽量化を実現することができる。 Further, the present invention uses a plurality of element substrates provided with a pixel portion including a light emitting element, but the area of the pixel portion of one element substrate and the area of the pixel portion of another element substrate are , Different from each other. Therefore, the present invention is characterized in that the area of the display surface using the pixel portion of one element substrate is different from the area of the display surface using the pixel portion of another element substrate. As described above, at least two element substrates have different display surface areas, while one element substrate also serves as a sealing substrate for another element substrate. The area of one element substrate and the area of another element substrate are the same. Therefore, the present invention is characterized by providing not only a pixel portion including a light emitting element but also a functional circuit portion including a plurality of transistors on the element substrate in order to effectively use an element substrate having a small area of the pixel portion. To do. The functional circuit unit is a central processing circuit (CPU, Central Processing Unit), a memory circuit, a buffer circuit, an interface circuit, a timing signal generation circuit, a format conversion circuit, a frame memory circuit, an image processing circuit, an audio processing circuit, a transmission / reception circuit, a correction It includes a plurality of transistors constituting one or more selected from a circuit, a time detection circuit, a temperature detection circuit, an illuminance detection circuit, a register circuit, a decoder circuit, a frequency divider circuit, a digital signal processing dedicated processor circuit, or the like. By providing the functional circuit portion, the number of IC chips provided outside can be reduced, so that the size, thickness, and weight can be reduced.

下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる本発明の表示装置は、第1の基板、第2の基板及び第3の基板を有し、第1の基板と第2の基板は、第1の基板の一方の面と第2の基板の他方の面が対向するように設けられ、第2の基板と第3の基板は、第2の基板の一方の面と第3の基板の一方の面が対向するように設けられる。第1の基板の一方の面上に第1の発光素子を含む第1の画素部が設けられ、第2の基板の一方の面上に第2の発光素子を含む第2の画素部が設けられる。また、第1の発光素子は第1の基板の他方の面の方向に発光し、第2の発光素子は第3の基板の他方の面の方向に発光する。従って、第1の基板の他方の面に第1の画素部を用いた第1の表示面が設けられ、第3の基板の他方の面に第2の画素部を用いた第2の表示面が設けられ、第1の基板の一方の面上又は第2の基板の一方の面上に複数のトランジスタを含む機能回路部が設けられ、第1の表示面の面積と第2の表示面の面積は互いに異なる。 A display device of the present invention in which a substrate provided with a light emitting element that emits bottom emission and a substrate provided with a light emitting element that emits top emission is bonded has a first substrate, a second substrate, and a third substrate. The first substrate and the second substrate are provided such that one surface of the first substrate and the other surface of the second substrate face each other, and the second substrate and the third substrate are the second substrate The one surface of the substrate and the one surface of the third substrate are provided to face each other. A first pixel portion including a first light emitting element is provided on one surface of the first substrate, and a second pixel portion including a second light emitting element is provided on one surface of the second substrate. It is done. The first light emitting element emits light in the direction of the other surface of the first substrate, and the second light emitting element emits light in the direction of the other surface of the third substrate. Accordingly, the first display surface using the first pixel portion is provided on the other surface of the first substrate, and the second display surface using the second pixel portion on the other surface of the third substrate. And a functional circuit portion including a plurality of transistors is provided on one surface of the first substrate or one surface of the second substrate, and the area of the first display surface and the second display surface The areas are different from each other.

下面出射を行う発光素子が設けられた基板を2枚貼り合わる本発明の表示装置は、第1の基板と第2の基板を有し、第1の基板と第2の基板は、第1の基板の一方の面と第2の基板の一方の面とが対向するように設けられ、第1の基板の一方の面上に第1の発光素子を含む第1の画素部が設けられ、第2の基板の一方の面上に第2の発光素子を含む第2の画素部が設けられ、第1の発光素子は第1の基板の他方の面の方向に発光し、第2の発光素子は第2の基板の他方の面の方向に発光し、第1の基板の他方の面に第1の画素部を用いた第1の表示面が設けられ、第2の基板の他方の面に第2の画素部を用いた第2の表示面が設けられ、第1の基板の一方の面上又は第2の基板の一方の面上に複数のトランジスタを含む機能回路部が設けられ、第1の表示面の面積と第2の表示面の面積は互いに異なる。 A display device of the present invention in which two substrates each provided with a light-emitting element that performs bottom emission are bonded to each other includes a first substrate and a second substrate, and the first substrate and the second substrate are the first substrate and the second substrate. A first pixel portion including a first light emitting element is provided on one surface of the first substrate, the first surface of the first substrate and the one surface of the second substrate facing each other; A second pixel portion including a second light emitting element is provided on one surface of the second substrate, the first light emitting element emits light in the direction of the other surface of the first substrate, and second light emission The element emits light in the direction of the other surface of the second substrate, the first display surface using the first pixel portion is provided on the other surface of the first substrate, and the other surface of the second substrate. A second display surface using the second pixel portion is provided, and a functional circuit portion including a plurality of transistors is provided on one surface of the first substrate or one surface of the second substrate. Area as a second display surface of the first display surface are different from each other.

下面出射を行う発光素子が設けられた基板を2枚貼り合わる本発明の表示装置は、第1の基板と第2の基板を有し、第1の基板と第2の基板は、第1の基板の一方の面と第2の基板の一方の面とが対向するように設けられ、第1の基板の一方の面上に第1の発光素子を含む第1の画素部と第1の接続用導電層が設けられ、第2の基板の一方の面上に第2の発光素子を含む第2の画素部と第2の接続用導電層が設けられ、第1の発光素子は第1の基板の他方の面の方向に発光し、第2の発光素子は第2の基板の他方の面の方向に発光し、第1の基板の他方の面に第1の画素部を用いた第1の表示面が設けられ、第2の基板の他方の面に第2の画素部を用いた第2の表示面が設けられ、第1の接続用導電層と第2の接続用導電層は、導電性スペーサ材により電気的に接続され、第1の基板の一方の面上又は第2の基板の一方の面上に複数のトランジスタを含む機能回路部が設けられ、第1の表示面の面積と第2の表示面の面積は互いに異なる。 A display device of the present invention in which two substrates each provided with a light-emitting element that performs bottom emission are bonded to each other includes a first substrate and a second substrate, and the first substrate and the second substrate are the first substrate and the second substrate. The first pixel portion including the first light-emitting element on the first surface of the first substrate and the first pixel portion are provided so that one surface of the first substrate faces one surface of the second substrate. A connection conductive layer is provided, a second pixel portion including the second light emitting element and a second connection conductive layer are provided on one surface of the second substrate, and the first light emitting element is the first light emitting element. The second light emitting element emits light in the direction of the other surface of the second substrate, and the first pixel portion is used on the other surface of the first substrate. 1 is provided, and the second display surface using the second pixel portion is provided on the other surface of the second substrate. The first connection conductive layer and the second connection conductive layer are , Conductive space A functional circuit portion including a plurality of transistors is provided on one surface of the first substrate or one surface of the second substrate, and is electrically connected by a material. The areas of the display surfaces are different from each other.

上記構成を有する本発明の表示装置において、第1の基板の一方の面上に設けられた第1の接続フィルムと、第2の基板の一方の面上に設けられた第2の接続フィルムを有し、第1の接続フィルムは第1の画素部に接続し、第2の接続フィルムは第2の画素部に接続し、第1の接続フィルム又は第2の接続フィルムは機能回路部に接続する。 In the display device of the present invention having the above-described configuration, a first connection film provided on one surface of the first substrate and a second connection film provided on one surface of the second substrate are provided. And the first connection film is connected to the first pixel portion, the second connection film is connected to the second pixel portion, and the first connection film or the second connection film is connected to the functional circuit portion. To do.

上記構成を有する本発明の表示装置において、第1の基板の一方の面上に設けられた接続フィルムを有し、接続フィルムは、第1の画素部、第2の画素部及び機能回路部に接続する。 The display device of the present invention having the above structure includes a connection film provided on one surface of the first substrate, and the connection film is provided on the first pixel portion, the second pixel portion, and the functional circuit portion. Connecting.

本発明の表示装置は機能回路部を有し、この機能回路部が含む複数のトランジスタは、メモリ回路、中央処理回路、バッファ回路、インターフェイス回路、タイミング信号生成回路、フォーマット変換回路、フレームメモリ回路、画像処理回路、音声処理回路、送受信回路、補正回路、時間検出回路、温度検出回路、照度検出回路、レジスタ回路、デコーダ回路、分周回路又はデジタル信号処理専用プロセッサ回路を構成する。 The display device of the present invention includes a functional circuit unit, and the plurality of transistors included in the functional circuit unit includes a memory circuit, a central processing circuit, a buffer circuit, an interface circuit, a timing signal generation circuit, a format conversion circuit, a frame memory circuit, An image processing circuit, an audio processing circuit, a transmission / reception circuit, a correction circuit, a time detection circuit, a temperature detection circuit, an illuminance detection circuit, a register circuit, a decoder circuit, a frequency divider circuit, or a processor circuit dedicated to digital signal processing is configured.

上記構成を有する本発明の表示装置において、第1の画素部は、第1の発光素子の発光を制御するトランジスタを有する。第2の画素部は、第2の発光素子の発光を制御するトランジスタを有する。また、第1の画素部と第2の画素部に制御信号を供給するコントローラ回路を有する。また、切り換え回路と、切り換え回路から出力される信号に基づき第1の画素部又は第2の画素部に制御信号を供給するコントローラ回路を有する。また、第1の画素部と第2の画素部に電源電位を供給する電源回路を有する。また、切り換え回路と、切り換え回路から出力される信号に基づき第1の画素部又は第2の画素部に電源電位を供給する電源回路を有する。また、本発明の電子機器は、上記のいずれかの構成の表示装置が用いられている。 In the display device of the present invention having the above structure, the first pixel portion includes a transistor that controls light emission of the first light-emitting element. The second pixel portion includes a transistor that controls light emission of the second light-emitting element. In addition, a controller circuit that supplies a control signal to the first pixel portion and the second pixel portion is provided. In addition, the switching circuit includes a controller circuit that supplies a control signal to the first pixel portion or the second pixel portion based on a signal output from the switching circuit. In addition, a power supply circuit that supplies a power supply potential to the first pixel portion and the second pixel portion is provided. In addition, a switching circuit and a power supply circuit that supplies a power supply potential to the first pixel portion or the second pixel portion based on a signal output from the switching circuit are provided. In addition, the electronic device of the present invention uses a display device having any one of the above-described configurations.

本発明の表示装置は複数の基板を有するが、そのうちの少なくとも一つは透光性を有する。 The display device of the present invention includes a plurality of substrates, at least one of which has a light-transmitting property.

本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。 The display device of the present invention uses a plurality of element substrates provided with a pixel portion including a light-emitting element, and one element substrate among the plurality of element substrates is a sealing substrate of another element substrate. It is also characterized by serving. Rather than providing a sealing substrate corresponding to each of a plurality of element substrates, one element substrate also serves as a sealing substrate for another element substrate, thereby reducing the size, thickness and weight. Realize.

つまり、本発明は、複数枚の素子基板のうちの少なくとも1枚の素子基板は、別の1枚の素子基板の封止基板を兼ねることを特徴とする。本発明は、複数枚の素子基板の各々に対応して封止基板を設けるのではなく、複数枚の素子基板のうちの少なくとも1枚の素子基板は、別の1枚の素子基板の封止基板を兼ねるため、合計の基板の枚数を減らすことができる。従って、小型化、薄型化、軽量化を実現することができる。 That is, the present invention is characterized in that at least one element substrate of the plurality of element substrates also serves as a sealing substrate for another element substrate. The present invention does not provide a sealing substrate corresponding to each of a plurality of element substrates, but at least one element substrate of the plurality of element substrates is sealed with another element substrate. Since it also serves as a substrate, the total number of substrates can be reduced. Therefore, a reduction in size, thickness and weight can be realized.

また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも2枚有しており、発光素子が設けられた素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、2つの画素部を有しており、2つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。 In addition, the display device of the present invention includes at least two element substrates provided with light emitting elements, and the element substrates provided with the light emitting elements are arranged so as to face each other. Is provided on both sides. With the above characteristics, high added value can be realized. The display device of the present invention includes two pixel portions, and the two pixel portions share a controller circuit and a power supply circuit. With the above features, it is possible to achieve downsizing, weight reduction, and price reduction.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(Embodiment 1)

本発明の表示装置は、表裏に表示面が設けられていることを特徴としており、その構成は、大別して3つに分けられる。1つ目は、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合(図1参照)である。2つ目は、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合(図4参照)である。3つ目は、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の一方に接続フィルムを設ける場合(図8参照)である。 The display device of the present invention is characterized in that display surfaces are provided on the front and back sides, and the configuration is roughly divided into three. The first is a case where a substrate provided with a light emitting element for emitting bottom surface and a substrate provided with a light emitting element for emitting top surface are bonded together, and a connection film is provided on each of the two substrates (see FIG. 1). The second case is a case where two substrates provided with a light emitting element for performing bottom emission are bonded together, and a case where a connection film is provided on each of the two substrates (see FIG. 4). The third case is a case where two substrates provided with a light emitting element for performing bottom emission are bonded together, and a case where a connection film is provided on one of the two substrates (see FIG. 8).

まず、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合について説明する(図1参照)。本発明の表示装置は、第1の基板11、第2の基板12及び第3の基板13を有する。第1の基板11と第2の基板12は、第1の基板11の一方の面と、第2の基板12の他方の面とが対向するように設けられている。また、第2の基板12と第3の基板13は、第2の基板12の一方の面と、第3の基板13の一方の面とが対向するように設けられている。第1の基板11と第2の基板12、第2の基板12と第3の基板13の各々は、シール材16により貼り合わせられている。 First, a case where a substrate provided with a light emitting element for performing bottom emission and a substrate provided with a light emitting element for performing top emission are bonded together and a connection film is provided on each of the two substrates will be described (FIG. 1). The display device of the present invention includes a first substrate 11, a second substrate 12, and a third substrate 13. The first substrate 11 and the second substrate 12 are provided so that one surface of the first substrate 11 and the other surface of the second substrate 12 face each other. The second substrate 12 and the third substrate 13 are provided so that one surface of the second substrate 12 and one surface of the third substrate 13 face each other. The first substrate 11 and the second substrate 12, and the second substrate 12 and the third substrate 13 are bonded to each other with a sealing material 16.

第1の基板11の一方の面上には、第1の発光素子を含む第1の画素部14が設けられている。第1の画素部14が含む第1の発光素子は、第1の基板11の他方の面の方向に発光する。第2の基板12の一方の面上には、第2の発光素子を含む第2の画素部15が設けられている。第2の画素部15が含む第2の発光素子は、第3の基板13の他方の面の方向に発光する。つまり、第1の画素部14が含む第1の発光素子は下面出射を行い、第2の画素部15が含む第2の発光素子は上面出射を行う。従って、第1の基板11の他方の面には、第1の画素部を用いた第1の表示面が設けられ、第3の基板13の他方の面には、第2の画素部を用いた第2の表示面が設けられている。 A first pixel portion 14 including a first light emitting element is provided on one surface of the first substrate 11. The first light emitting element included in the first pixel portion 14 emits light in the direction of the other surface of the first substrate 11. A second pixel portion 15 including a second light emitting element is provided on one surface of the second substrate 12. The second light emitting element included in the second pixel portion 15 emits light in the direction of the other surface of the third substrate 13. That is, the first light emitting element included in the first pixel portion 14 performs bottom emission, and the second light emitting element included in the second pixel portion 15 performs top emission. Accordingly, a first display surface using the first pixel portion is provided on the other surface of the first substrate 11, and the second pixel portion is used for the other surface of the third substrate 13. A second display surface is provided.

本発明の表示装置は、発光素子を含む画素部が設けられた基板を複数枚用いており、一つの基板は、別の一つの基板の封止基板を兼ねる。そのため、小型化、薄型化、軽量化を実現することができる。また、発光素子を含む画素部が設けられた少なくとも2枚の基板は対向するように設けられるため、画素部を用いた表示面は表裏に設けられており、高付加価値化を実現することができる。 The display device of the present invention uses a plurality of substrates provided with a pixel portion including a light-emitting element, and one substrate also serves as a sealing substrate for another substrate. Therefore, a reduction in size, thickness, and weight can be realized. In addition, since at least two substrates provided with a pixel portion including a light-emitting element are provided so as to face each other, display surfaces using the pixel portion are provided on the front and back sides, and high added value can be realized. it can.

第1の基板11の一方の面上には、第1の接続フィルム17と、異方性導電層93と、接続用導電層91が設けられている。第1の接続フィルム17は、異方性導電層93と接続用導電層91を介して、第1の画素部14に接続する。また、第2の基板12の一方の面上には、第2の接続フィルム18と、異方性導電層94と、接続用導電層92が設けられている。第2の接続フィルム18は、異方性導電層94と接続用導電層92を介して、第2の画素部15に接続する。 On one surface of the first substrate 11, a first connection film 17, an anisotropic conductive layer 93, and a connection conductive layer 91 are provided. The first connection film 17 is connected to the first pixel portion 14 via the anisotropic conductive layer 93 and the connection conductive layer 91. A second connection film 18, an anisotropic conductive layer 94, and a connection conductive layer 92 are provided on one surface of the second substrate 12. The second connection film 18 is connected to the second pixel portion 15 via the anisotropic conductive layer 94 and the connection conductive layer 92.

また、第1の接続フィルム17と第2の接続フィルム18は、互いに重ならないように設けられている。第1の基板11、第2の基板12及び第3の基板13の各基板を重ねたとき、接続用導電層91と異方性導電層93の積層体と、接続用導電層92と異方性導電層94の積層体は、互いに重ならないように設けられている。 The first connection film 17 and the second connection film 18 are provided so as not to overlap each other. When the first substrate 11, the second substrate 12, and the third substrate 13 are stacked, the connection conductive layer 91 and the anisotropic conductive layer 93 are laminated, and the connection conductive layer 92 is anisotropic. The laminated body of the conductive conductive layers 94 is provided so as not to overlap each other.

なお、図1(B)、図1(C)、図2、図3は、図1(A)の斜視図の点Aから点Bの断面図に相当する。そして、断面図(図1(B)、図1(C))では、説明をわかりやすくするため、第1の接続フィルム17と第2の接続フィルム18の両者を図示する。 1B, FIG. 1C, FIG. 2, and FIG. 3 correspond to cross-sectional views from point A to point B in the perspective view of FIG. In the cross-sectional views (FIGS. 1B and 1C), both the first connection film 17 and the second connection film 18 are illustrated for easy understanding.

第1の接続フィルム17と第2の接続フィルム18は、共に、プリント基板19に接続する。プリント基板19には複数のICチップ20が設けられている。複数のICチップ20の各々は、コントローラ回路、電源回路、中央処理回路(CPU、Central Processing Unit)等から選択された1つ又は複数に相当する。ICチップ20は、第1の接続フィルム17と第2の接続フィルム18を介して、第1の画素部14と第2の画素部15に、信号や電源電位を供給する。 Both the first connection film 17 and the second connection film 18 are connected to the printed circuit board 19. A plurality of IC chips 20 are provided on the printed circuit board 19. Each of the plurality of IC chips 20 corresponds to one or a plurality selected from a controller circuit, a power supply circuit, a central processing circuit (CPU), and the like. The IC chip 20 supplies a signal and a power supply potential to the first pixel portion 14 and the second pixel portion 15 via the first connection film 17 and the second connection film 18.

また、第1の基板11の一方の面と第2の基板12の他方の面との間には不活性気体71が充填されており、第2の基板12の一方の面と第3の基板13の一方の面との間には不活性気体72が充填されている(図1(B)参照)。不活性気体71、72とは、例えば希ガスや窒素ガス等を指す。 Further, an inert gas 71 is filled between one surface of the first substrate 11 and the other surface of the second substrate 12, so that one surface of the second substrate 12 and the third substrate are filled. An inert gas 72 is filled between the one surface 13 (see FIG. 1B). Inert gases 71 and 72 refer to, for example, a rare gas or a nitrogen gas.

なお、基板間に充填するものとして、不活性気体ではなく、第1の基板11の一方の面と第2の基板12の他方の面との間に封止樹脂層73を設けて、第2の基板12の一方の面と第3の基板13の一方の面との間に封止樹脂層74を設けてもよい(図1(C)参照)。封止樹脂層73、74には、熱硬化性樹脂材料や紫外光硬化性樹脂材料を用いるとよく、また、封止樹脂層73、74を設ける場合、基板間の厚みを一定に保つために、封止樹脂層73、74と共にスペーサを設けるとよい。また、発光素子を覆うように、金属酸化物や窒化酸化物等のバリア性が高い材料を含む層(以下バリア層と略記することがある)を設けてもよい。このように、発光素子の劣化を防止する方法として、不活性気体を充填する方法、封止樹脂層を設ける方法、バリア層を設ける方法のいずれか1つを用いてもよいし、複数を組み合わせて用いてもよい。 In addition, as what is filled between the substrates, a sealing resin layer 73 is provided between one surface of the first substrate 11 and the other surface of the second substrate 12 instead of an inert gas, so that the second A sealing resin layer 74 may be provided between one surface of the substrate 12 and one surface of the third substrate 13 (see FIG. 1C). For the sealing resin layers 73 and 74, a thermosetting resin material or an ultraviolet light curable resin material may be used. When the sealing resin layers 73 and 74 are provided, the thickness between the substrates is kept constant. A spacer may be provided together with the sealing resin layers 73 and 74. In addition, a layer containing a material having a high barrier property such as a metal oxide or a nitride oxide (hereinafter sometimes abbreviated as a barrier layer) may be provided so as to cover the light-emitting element. As described above, as a method for preventing the deterioration of the light-emitting element, any one of a method of filling an inert gas, a method of providing a sealing resin layer, and a method of providing a barrier layer may be used, or a plurality of combinations may be used. May be used.

また、第1の基板11と第2の基板12、第2の基板12と第3の基板13は、シール材16により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第1の基板11と第2の基板12と第3の基板13との端部にさらにシール材76を設けてもよい(図1(C)参照)。 Moreover, although the 1st board | substrate 11 and the 2nd board | substrate 12, the 2nd board | substrate 12 and the 3rd board | substrate 13 are bonded together by the sealing material 16, in order to raise the intensity | strength of bonding of board | substrates further, A sealing material 76 may be further provided at the end portions of the first substrate 11, the second substrate 12, and the third substrate 13 (see FIG. 1C).

また、第1の基板11の一方の面上と第2の基板12の一方の面上にCOG方式によりICチップを設けてもよい。ICチップは、第1の画素部14と第2の画素部15の動作を制御する駆動回路として機能する。なお、ICチップは、薄くしても約30μmの厚さがある一方、2枚の基板間の厚さは約10μmである。従って、第1の基板11の一方の面上にICチップを設ける場合、第1の基板11と第2の基板12の間の厚みを意図的に厚くするとよい。 Further, an IC chip may be provided on one surface of the first substrate 11 and one surface of the second substrate 12 by a COG method. The IC chip functions as a drive circuit that controls the operations of the first pixel portion 14 and the second pixel portion 15. Note that the IC chip has a thickness of about 30 μm even if it is thinned, while the thickness between the two substrates is about 10 μm. Therefore, when an IC chip is provided on one surface of the first substrate 11, the thickness between the first substrate 11 and the second substrate 12 may be intentionally increased.

次に、上記構成を有する表示装置(図1(A)〜(C)参照)の断面構造について、図面を参照して説明する。第1の画素部14と第2の画素部15には、各画素に発光素子とトランジスタが設けられたアクティブマトリクス型と、各画素に発光素子のみが設けられたパッシブマトリクス型のどちらかが採用される。その組み合わせには4通りあり、1つ目は第1の画素部14と第2の画素部15が共にアクティブマトリクス型の場合、2つ目は第1の画素部14がアクティブマトリクス型であり、第2の画素部15がパッシブマトリクス型の場合、3つ目は第1の画素部14がパッシブマトリクス型であり、第2の画素部15がアクティブマトリクス型の場合、4つ目は第1の画素部14と第2の画素部15が共にパッシブマトリクス型の場合である。以下には、第1の画素部14と第2の画素部15が共にアクティブマトリクス型の場合(図2参照)と、第1の画素部14がパッシブマトリクス型であり、第2の画素部15がアクティブマトリクス型の場合(図3参照)の断面構造について説明する。 Next, a cross-sectional structure of the display device having the above structure (see FIGS. 1A to 1C) will be described with reference to the drawings. The first pixel portion 14 and the second pixel portion 15 are either an active matrix type in which each pixel is provided with a light emitting element and a transistor, or a passive matrix type in which each pixel is provided with only a light emitting element. Is done. There are four combinations. First, when both the first pixel portion 14 and the second pixel portion 15 are active matrix type, the second is the first pixel portion 14 is active matrix type. When the second pixel portion 15 is a passive matrix type, the third is the first pixel portion 14 is a passive matrix type, and when the second pixel portion 15 is an active matrix type, the fourth is the first This is a case where both the pixel portion 14 and the second pixel portion 15 are of a passive matrix type. Hereinafter, when both the first pixel portion 14 and the second pixel portion 15 are of an active matrix type (see FIG. 2), the first pixel portion 14 is of a passive matrix type, and the second pixel portion 15 A cross-sectional structure in the case of the active matrix type (see FIG. 3) will be described.

なお、図1(B)(C)と、図2、3において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。 In FIGS. 1B and 1C and FIGS. 2 and 3, the same reference numerals are used in common in different drawings, and the following description of portions using the same reference numerals is used. Is omitted.

まず、第1の画素部14と第2の画素部15が共にアクティブマトリクス型の場合の断面構造について説明する(図2参照)。第1の基板11の一方の面上には、第1の画素部14と駆動回路35が設けられている。第1の画素部14は、第1の発光素子31と、駆動用トランジスタ33と、容量素子34とを有する。駆動回路35は、直列に接続されたN型(Nチャネル型)トランジスタとP型(Pチャネル型)トランジスタを有する。第1の発光素子31は、一対の導電層間に電界発光層が挟まれた構造を有する。第1の発光素子31の一対の導電層のうちの一方は、駆動用トランジスタ33のソース配線又はドレイン配線として機能する導電層に接続する。第1の基板11と第2の基板12の間には不活性気体71が充填されている。 First, a cross-sectional structure in the case where both the first pixel portion 14 and the second pixel portion 15 are active matrix types will be described (see FIG. 2). On one surface of the first substrate 11, the first pixel portion 14 and the drive circuit 35 are provided. The first pixel portion 14 includes a first light emitting element 31, a driving transistor 33, and a capacitor element 34. The drive circuit 35 has an N-type (N-channel type) transistor and a P-type (P-channel type) transistor connected in series. The first light emitting element 31 has a structure in which an electroluminescent layer is sandwiched between a pair of conductive layers. One of the pair of conductive layers of the first light emitting element 31 is connected to a conductive layer functioning as a source wiring or a drain wiring of the driving transistor 33. An inert gas 71 is filled between the first substrate 11 and the second substrate 12.

第2の基板12の一方の面上には、第2の画素部15と駆動回路38が設けられている。第2の画素部15は、第2の発光素子32と、駆動用トランジスタ36と、容量素子37とを有する。駆動回路38は、直列に接続されたN型トランジスタとP型トランジスタを有する。第2の発光素子32は、一対の導電層間に電界発光層が挟まれた構造を有する。第2の発光素子32の一対の導電層のうちの一方は、駆動用トランジスタ36のソース配線又はドレイン配線として機能する導電層に接続する。第2の基板12と第3の基板13の間には不活性気体72が充填されている。駆動回路35、38は、ソースドライバ、ゲートドライバ、中央処理回路及び画像処理回路等の機能回路に相当する。 On one surface of the second substrate 12, the second pixel portion 15 and the drive circuit 38 are provided. The second pixel portion 15 includes a second light emitting element 32, a driving transistor 36, and a capacitor element 37. The drive circuit 38 has an N-type transistor and a P-type transistor connected in series. The second light emitting element 32 has a structure in which an electroluminescent layer is sandwiched between a pair of conductive layers. One of the pair of conductive layers of the second light emitting element 32 is connected to a conductive layer functioning as a source wiring or a drain wiring of the driving transistor 36. An inert gas 72 is filled between the second substrate 12 and the third substrate 13. The drive circuits 35 and 38 correspond to functional circuits such as a source driver, a gate driver, a central processing circuit, and an image processing circuit.

上記構成において、第1の画素部14が含む第1の発光素子31は下面出射を行い、第2の画素部15が含む第2の発光素子32は上面出射を行う。従って、第1の基板11の他方の面には、第1の画素部14を用いた第1の表示面が設けられ、第3の基板13の他方の面には、第2の画素部15を用いた第2の表示面が設けられる。 In the above configuration, the first light emitting element 31 included in the first pixel portion 14 performs bottom emission, and the second light emitting element 32 included in the second pixel portion 15 performs top emission. Accordingly, a first display surface using the first pixel portion 14 is provided on the other surface of the first substrate 11, and a second pixel portion 15 is provided on the other surface of the third substrate 13. A second display surface using is provided.

次に、第1の画素部14がパッシブマトリクス型であり、第2の画素部15がアクティブマトリクス型の場合の断面構造について説明する(図3参照)。第1の基板11の一方の面上には、第1の画素部14が設けられている。第1の画素部14は、第1の発光素子41を有する。第1の発光素子41は、導電層42と、電界発光層43と、導電層44の積層体に相当する。隣接する第1の発光素子41の間には、絶縁層45a、45bが設けられている。第1の基板11と第2の基板12の間には不活性気体71が充填されている。 Next, a cross-sectional structure in the case where the first pixel portion 14 is a passive matrix type and the second pixel portion 15 is an active matrix type will be described (see FIG. 3). A first pixel portion 14 is provided on one surface of the first substrate 11. The first pixel portion 14 includes a first light emitting element 41. The first light emitting element 41 corresponds to a stacked body of the conductive layer 42, the electroluminescent layer 43, and the conductive layer 44. Insulating layers 45 a and 45 b are provided between adjacent first light emitting elements 41. An inert gas 71 is filled between the first substrate 11 and the second substrate 12.

第2の基板12の一方の面上には、第2の画素部15と駆動回路38が設けられている。第2の画素部15は、第2の発光素子32と、駆動用トランジスタ36と、容量素子37とを有する。駆動回路38は、直列に接続されたN型トランジスタとP型トランジスタを有する。第2の基板12と第3の基板13の間には不活性気体72が充填されている。 On one surface of the second substrate 12, the second pixel portion 15 and the drive circuit 38 are provided. The second pixel portion 15 includes a second light emitting element 32, a driving transistor 36, and a capacitor element 37. The drive circuit 38 has an N-type transistor and a P-type transistor connected in series. An inert gas 72 is filled between the second substrate 12 and the third substrate 13.

上記構成において、第1の画素部14が含む第1の発光素子41は下面出射を行い、第2の画素部15が含む第2の発光素子32は上面出射を行う。従って、第1の基板11の他方の面には、第1の画素部14を用いた第1の表示面が設けられ、第3の基板13の他方の面には、第2の画素部15を用いた第2の表示面が設けられる。 In the above configuration, the first light emitting element 41 included in the first pixel portion 14 performs bottom emission, and the second light emitting element 32 included in the second pixel portion 15 performs top emission. Accordingly, a first display surface using the first pixel portion 14 is provided on the other surface of the first substrate 11, and a second pixel portion 15 is provided on the other surface of the third substrate 13. A second display surface using is provided.

なお、上記構成(図2、3参照)では、第1の基板11と第2の基板12の間に不活性気体71が充填され、第2の基板12と第3の基板13の間に不活性気体72が充填された場合を示す。しかしながら、本発明はこの形態に制約されず、基板の間には樹脂を充填させてもよいし、第1の発光素子31、41、第2の発光素子32を覆うようにバリア層を設けてもよい。
(実施の形態2)
In the above configuration (see FIGS. 2 and 3), the inert gas 71 is filled between the first substrate 11 and the second substrate 12, and the second substrate 12 and the third substrate 13 are not filled. The case where the active gas 72 is filled is shown. However, the present invention is not limited to this form, and a resin may be filled between the substrates, or a barrier layer is provided so as to cover the first light emitting elements 31 and 41 and the second light emitting element 32. Also good.
(Embodiment 2)

続いて、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合について説明する(図1(A)、図4(A)(B)参照)。本発明の表示装置は、第1の基板311と第2の基板312を有する。第1の基板311と第2の基板312は、第1の基板311の一方の面と、第2の基板312の一方の面とが対向するように設けられている。第1の基板311と第2の基板312は、シール材316により貼りあわされている。 Subsequently, a case where two substrates each provided with a light emitting element for emitting bottom surface are bonded together and a connection film is provided on each of the two substrates will be described (FIGS. 1A and 4A). (See (B)). The display device of the present invention includes a first substrate 311 and a second substrate 312. The first substrate 311 and the second substrate 312 are provided so that one surface of the first substrate 311 and one surface of the second substrate 312 face each other. The first substrate 311 and the second substrate 312 are attached to each other with a sealant 316.

第1の基板311の一方の面上には、第1の発光素子を含む第1の画素部314が設けられている。第1の画素部314が含む第1の発光素子は、第1の基板311の他方の面の方向に発光する。第2の基板312の一方の面上には、第2の発光素子を含む第2の画素部315が設けられている。第2の画素部315が含む第2の発光素子は、第2の基板312の他方の面の方向に発光する。つまり、第1の画素部314が含む第1の発光素子と、第2の画素部315が含む第2の発光素子は、両方とも、下面出射を行う。従って、第1の基板311の他方の面には、第1の画素部314を用いた第1の表示面が設けられ、第2の基板312の他方の面には、第2の画素部315を用いた第2の表示面が設けられている。 A first pixel portion 314 including a first light-emitting element is provided on one surface of the first substrate 311. The first light-emitting element included in the first pixel portion 314 emits light in the direction of the other surface of the first substrate 311. A second pixel portion 315 including a second light emitting element is provided on one surface of the second substrate 312. The second light-emitting element included in the second pixel portion 315 emits light in the direction of the other surface of the second substrate 312. That is, both the first light-emitting element included in the first pixel portion 314 and the second light-emitting element included in the second pixel portion 315 perform bottom emission. Therefore, a first display surface using the first pixel portion 314 is provided on the other surface of the first substrate 311, and a second pixel portion 315 is provided on the other surface of the second substrate 312. A second display surface using is provided.

本発明の表示装置は、発光素子を含む画素部が設けられた基板を複数枚用いており、一つの基板は、別の一つの基板の封止基板を兼ねる。そのため、小型化、薄型化、軽量化を実現することができる。また、発光素子を含む画素部が設けられた少なくとも2枚の基板は対向するように設けられるため、画素部を用いた表示面は表裏に設けられており、高付加価値化を実現することができる。 The display device of the present invention uses a plurality of substrates provided with a pixel portion including a light-emitting element, and one substrate also serves as a sealing substrate for another substrate. Therefore, a reduction in size, thickness, and weight can be realized. In addition, since at least two substrates provided with a pixel portion including a light-emitting element are provided so as to face each other, display surfaces using the pixel portion are provided on the front and back sides, and high added value can be realized. it can.

第1の基板311の一方の面上には、第1の接続フィルム317と、異方性導電層393と、接続用導電層391が設けられている。第2の基板312の一方の面上には、第2の接続フィルム318と、異方性導電層394と、接続用導電層392が設けられている。第1の接続フィルム317と第2の接続フィルム318は、共に、プリント基板319に接続されている。プリント基板319には複数のICチップ320が設けられている。なお、第2の接続フィルム318として、両面(一方の面と他方の面)に接続端子が設けられたフィルムを用いるとよい。または、第2の接続フィルム318として、一方の面に接続端子が設けられた2枚のフィルムと、2枚のフィルムを電気的に接続させるコネクターを用いるとよい。 On one surface of the first substrate 311, a first connection film 317, an anisotropic conductive layer 393, and a connection conductive layer 391 are provided. A second connection film 318, an anisotropic conductive layer 394, and a connection conductive layer 392 are provided on one surface of the second substrate 312. Both the first connection film 317 and the second connection film 318 are connected to the printed circuit board 319. A plurality of IC chips 320 are provided on the printed circuit board 319. Note that a film in which connection terminals are provided on both surfaces (one surface and the other surface) may be used as the second connection film 318. Alternatively, as the second connection film 318, a connector that electrically connects two films provided with connection terminals on one surface and the two films may be used.

また、第1の基板311の一方の面と第2の基板312の一方の面との間には不活性気体370が充填されているが(図4(A)参照)、不活性気体370に代わって、封止樹脂層375を設けてもよい(図4(B)参照)。封止樹脂層375を設ける場合には、基板間の厚みを一定に保つために、封止樹脂層375と共にスペーサ379を設けてもよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第1の基板311と第2の基板312は、シール材316により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第1の基板311と第2の基板312との端部にシール材376を設けてもよい(図4(B)参照)。また、第1の基板311の一方の面上と第2の基板312の一方の面上にCOG方式によりICチップを設けてもよい。ICチップは、第1の画素部314と第2の画素部315の動作を制御する駆動回路として用いるものである。但し、ICチップの厚さは薄型化しても約30μmである一方、第1の基板311と第2の基板312の間の厚さは約10μmである。従って、第1の基板311の一方の面上と第2の基板312の一方の面上に設ける場合は、第1の基板311と第2の基板312の間の厚みを意図的に厚くするとよい。 Further, an inert gas 370 is filled between one surface of the first substrate 311 and one surface of the second substrate 312 (see FIG. 4A). Instead, a sealing resin layer 375 may be provided (see FIG. 4B). In the case where the sealing resin layer 375 is provided, a spacer 379 may be provided together with the sealing resin layer 375 in order to keep the thickness between the substrates constant. In addition, a barrier layer may be provided so as to cover the light emitting element. In addition, although the first substrate 311 and the second substrate 312 are bonded to each other with the sealant 316, in order to further increase the bonding strength between the substrates, the first substrate 311 and the second substrate 312 A sealing material 376 may be provided at the end of the substrate (see FIG. 4B). In addition, an IC chip may be provided on one surface of the first substrate 311 and one surface of the second substrate 312 by a COG method. The IC chip is used as a driver circuit that controls operations of the first pixel portion 314 and the second pixel portion 315. However, the thickness of the IC chip is about 30 μm even if it is thinned, while the thickness between the first substrate 311 and the second substrate 312 is about 10 μm. Therefore, in the case where the first substrate 311 is provided on one surface and the second substrate 312 is provided on one surface, the thickness between the first substrate 311 and the second substrate 312 may be intentionally increased. .

次に、上記構成を有する表示装置(図4(A)(B)参照)の詳しい断面構造について、図面を参照して説明する。第1の画素部314と第2の画素部315には、アクティブマトリクス型とパッシブマトリクス型の2つのタイプのどちらを採用してもよい。その組み合わせには上述したように4通りあり、以下には、第1の画素部314と第2の画素部315が共にアクティブマトリクス型の場合(図5参照)、第1の画素部314がアクティブマトリクス型であり、第2の画素部315がパッシブマトリクス型の場合(図6参照)、第1の画素部314と第2の画素部315が共にアクティブマトリクス型の場合(図7参照)の断面構造について説明する。 Next, a detailed cross-sectional structure of the display device having the above structure (see FIGS. 4A and 4B) will be described with reference to the drawings. For the first pixel portion 314 and the second pixel portion 315, either of an active matrix type or a passive matrix type may be employed. There are four combinations as described above. In the following, when both the first pixel portion 314 and the second pixel portion 315 are active matrix type (see FIG. 5), the first pixel portion 314 is active. A cross section when the second pixel portion 315 is a matrix type and the second pixel portion 315 is a passive matrix type (see FIG. 6), and when both the first pixel portion 314 and the second pixel portion 315 are an active matrix type (see FIG. 7). The structure will be described.

なお、図4(A)(B)と、図5〜7において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。 4A and 4B and FIGS. 5 to 7, the same reference numerals are used in common in different drawings, and a description of the portions using the common reference numerals is given below. Is omitted.

まず、第1の画素部314と第2の画素部315が共にアクティブマトリクス型の場合の断面構造について説明する(図5参照)。第1の基板311の一方の面上には、第1の画素部314と駆動回路335が設けられている。第1の画素部314は、第1の発光素子331と、駆動用トランジスタ333と、容量素子334とを有する。駆動回路335は、直列に接続されたN型トランジスタとP型トランジスタを有する。第2の基板312の一方の面上には、第2の画素部315と駆動回路338が設けられている。第2の画素部315は、第2の発光素子332と、駆動用トランジスタ336と、容量素子337とを有する。駆動回路338は、直列に接続されたN型トランジスタとP型トランジスタを有する。 First, a cross-sectional structure in the case where both the first pixel portion 314 and the second pixel portion 315 are active matrix types will be described (see FIG. 5). A first pixel portion 314 and a driver circuit 335 are provided on one surface of the first substrate 311. The first pixel portion 314 includes a first light emitting element 331, a driving transistor 333, and a capacitor 334. Drive circuit 335 includes an N-type transistor and a P-type transistor connected in series. A second pixel portion 315 and a driver circuit 338 are provided on one surface of the second substrate 312. The second pixel portion 315 includes a second light emitting element 332, a driving transistor 336, and a capacitor 337. The drive circuit 338 includes an N-type transistor and a P-type transistor connected in series.

上記構成において、第1の画素部314が含む第1の発光素子331と、第2の画素部315が含む第2の発光素子332は、両方とも、下面出射を行う。従って、第1の基板311の他方の面には、第1の画素部314を用いた第1の表示面が設けられ、第2の基板312の他方の面には、第2の画素部315を用いた第2の表示面が設けられている。 In the above structure, the first light-emitting element 331 included in the first pixel portion 314 and the second light-emitting element 332 included in the second pixel portion 315 both perform bottom emission. Therefore, a first display surface using the first pixel portion 314 is provided on the other surface of the first substrate 311, and a second pixel portion 315 is provided on the other surface of the second substrate 312. A second display surface using is provided.

また、上記構成では、第1の発光素子331を覆うようにバリア層383が設けられており、第2の発光素子332を覆うようにバリア層384が設けられている。また、第1の基板311と第2の基板312の間には、封止樹脂層375が設けられている。バリア層383、384や封止樹脂層375を設けることにより、第1の発光素子331と第2の発光素子332の劣化を防止することができる。また、第1の発光素子331と第2の発光素子332のショートを防止することができる。 In the above structure, the barrier layer 383 is provided so as to cover the first light-emitting element 331, and the barrier layer 384 is provided so as to cover the second light-emitting element 332. A sealing resin layer 375 is provided between the first substrate 311 and the second substrate 312. By providing the barrier layers 383 and 384 and the sealing resin layer 375, deterioration of the first light-emitting element 331 and the second light-emitting element 332 can be prevented. In addition, a short circuit between the first light-emitting element 331 and the second light-emitting element 332 can be prevented.

また、上記構成では、第1の基板311と第2の基板312の間にスペーサ379が設けられている。スペーサ379を設けることにより、第1の基板311と第2の基板312の間の間隔を均一に保つことができる。なお、スペーサ379は、第1の基板311と第2の基板312の間に、特に制限なく設けてもよいが、好ましくは、土手(隔壁)として機能する絶縁層397、絶縁層398上にのみ設けるとよい。 In the above structure, the spacer 379 is provided between the first substrate 311 and the second substrate 312. By providing the spacer 379, the distance between the first substrate 311 and the second substrate 312 can be kept uniform. Note that the spacer 379 may be provided between the first substrate 311 and the second substrate 312 without any particular limitation, but is preferably provided only on the insulating layer 397 and the insulating layer 398 that function as banks (partition walls). It is good to provide.

次に、第1の画素部314がパッシブマトリクス型であり、第2の画素部315がアクティブマトリクス型の場合の断面構造について説明する(図6参照)。第1の基板311の一方の面上には、第1の画素部314が設けられている。第1の画素部314は、第1の発光素子341を有する。第1の発光素子341は、導電層342と、電界発光層343と、導電層344の積層体に相当する。隣接する第1の発光素子341の間には、絶縁層345a、345bが設けられている。第2の基板312の一方の面上には、第2の画素部315が設けられている。第2の画素部315は、第2の発光素子332と、駆動用トランジスタ336と、容量素子337とを有する。第1の基板311と第2の基板312の間には封止樹脂層375が充填されている。 Next, a cross-sectional structure in the case where the first pixel portion 314 is a passive matrix type and the second pixel portion 315 is an active matrix type will be described (see FIG. 6). A first pixel portion 314 is provided on one surface of the first substrate 311. The first pixel portion 314 includes a first light emitting element 341. The first light-emitting element 341 corresponds to a stacked body of a conductive layer 342, an electroluminescent layer 343, and a conductive layer 344. Insulating layers 345a and 345b are provided between adjacent first light-emitting elements 341. A second pixel portion 315 is provided on one surface of the second substrate 312. The second pixel portion 315 includes a second light emitting element 332, a driving transistor 336, and a capacitor 337. A sealing resin layer 375 is filled between the first substrate 311 and the second substrate 312.

上記構成において、第1の画素部314が含む第1の発光素子341と、第2の画素部315が含む第2の発光素子332は、両方とも、下面出射を行う。従って、第1の基板311の他方の面には、第1の画素部314を用いた第1の表示面が設けられ、第2の基板312の他方の面には、第2の画素部315を用いた第2の表示面が設けられている。 In the above structure, the first light-emitting element 341 included in the first pixel portion 314 and the second light-emitting element 332 included in the second pixel portion 315 both perform bottom emission. Therefore, a first display surface using the first pixel portion 314 is provided on the other surface of the first substrate 311, and a second pixel portion 315 is provided on the other surface of the second substrate 312. A second display surface using is provided.

また、上記構成において、駆動用トランジスタ336上に絶縁層399が設けられ、絶縁層399上に絶縁層300が設けられている。このように、絶縁層を積層した構成にすると、第2の発光素子332の画素電極を設ける領域のマージンを広げて、開口率を高くすることができる。高開口率を実現すると、光を発する面積の増加に伴い、駆動電圧を下げて、消費電力を削減することができる。 In the above structure, the insulating layer 399 is provided over the driving transistor 336, and the insulating layer 300 is provided over the insulating layer 399. In this manner, with the structure in which the insulating layers are stacked, the margin of the region where the pixel electrode of the second light-emitting element 332 is provided can be widened to increase the aperture ratio. When a high aperture ratio is realized, the driving voltage can be lowered and the power consumption can be reduced with an increase in the light emitting area.

続いて、第1の画素部314と第2の画素部315が共にアクティブマトリクス型の場合の断面構造について説明する(図7参照)。第1の基板311の一方の面上には、第1の画素部314と駆動回路335が設けられている。第1の画素部314は、第1の発光素子331と、駆動用トランジスタ333と、容量素子334とを有する。駆動回路335は、直列に接続されたN型トランジスタとP型トランジスタを有する。第2の基板312の一方の面上には、第2の画素部315と駆動回路338が設けられている。第2の画素部315は、第2の発光素子332と、駆動用トランジスタ336と、容量素子337とを有する。駆動回路338は、直列に接続されたN型トランジスタとP型トランジスタを有する。 Next, a cross-sectional structure in the case where both the first pixel portion 314 and the second pixel portion 315 are active matrix types will be described (see FIG. 7). A first pixel portion 314 and a driver circuit 335 are provided on one surface of the first substrate 311. The first pixel portion 314 includes a first light emitting element 331, a driving transistor 333, and a capacitor 334. Drive circuit 335 includes an N-type transistor and a P-type transistor connected in series. A second pixel portion 315 and a driver circuit 338 are provided on one surface of the second substrate 312. The second pixel portion 315 includes a second light emitting element 332, a driving transistor 336, and a capacitor 337. The drive circuit 338 includes an N-type transistor and a P-type transistor connected in series.

第1の発光素子331と第2の発光素子332の各々は、一対の導電層と、電界発光層を有しており、第1の発光素子331が含む一対の導電層の一方は、第2の発光素子332が含む一対の導電層の一方と共有する。つまり、第1の発光素子331は、導電層321、電界発光層322、導電層323が積層された構造を有する。また、第2の発光素子332は、導電層325、電界発光層324、導電層323が積層された構造を有する。そして、第1の発光素子331と第2の発光素子332は、導電層323を共有する。 Each of the first light-emitting element 331 and the second light-emitting element 332 includes a pair of conductive layers and an electroluminescent layer, and one of the pair of conductive layers included in the first light-emitting element 331 is the second The light-emitting element 332 is shared with one of a pair of conductive layers. That is, the first light-emitting element 331 has a structure in which the conductive layer 321, the electroluminescent layer 322, and the conductive layer 323 are stacked. The second light-emitting element 332 has a structure in which a conductive layer 325, an electroluminescent layer 324, and a conductive layer 323 are stacked. The first light emitting element 331 and the second light emitting element 332 share the conductive layer 323.

上記構成において、第1の画素部314が含む第1の発光素子331と、第2の画素部315が含む第2の発光素子332は、両方とも、下面出射を行う。従って、第1の基板311の他方の面には、第1の画素部314を用いた第1の表示面が設けられ、第2の基板312の他方の面には、第2の画素部315を用いた第2の表示面が設けられている。
(実施の形態3)
In the above structure, the first light-emitting element 331 included in the first pixel portion 314 and the second light-emitting element 332 included in the second pixel portion 315 both perform bottom emission. Therefore, a first display surface using the first pixel portion 314 is provided on the other surface of the first substrate 311, and a second pixel portion 315 is provided on the other surface of the second substrate 312. A second display surface using is provided.
(Embodiment 3)

次に、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の一方に接続フィルムを設ける場合について説明する(図8、9参照)。本発明の表示装置は、第1の基板411と第2の基板412を有する。第1の基板411と第2の基板412は、第1の基板411の一方の面と、第2の基板412の一方の面とが対向するように設けられている。第1の基板411と第2の基板412は、シール材416により貼りあわされている。 Next, a case where two substrates provided with a light emitting element for emitting bottom emission are bonded and a connection film is provided on one of the two substrates will be described (see FIGS. 8 and 9). The display device of the present invention includes a first substrate 411 and a second substrate 412. The first substrate 411 and the second substrate 412 are provided so that one surface of the first substrate 411 and one surface of the second substrate 412 face each other. The first substrate 411 and the second substrate 412 are attached with a sealant 416.

第1の基板411の一方の面上には、第1の発光素子を含む第1の画素部414が設けられている。第1の画素部414が含む第1の発光素子は、第1の基板411の他方の面の方向に発光する。第2の基板412の一方の面上には、第2の発光素子を含む第2の画素部415が設けられている。第2の画素部415が含む第2の発光素子は、第2の基板412の他方の面の方向に発光する。 A first pixel portion 414 including a first light emitting element is provided on one surface of the first substrate 411. The first light-emitting element included in the first pixel portion 414 emits light in the direction of the other surface of the first substrate 411. A second pixel portion 415 including a second light emitting element is provided on one surface of the second substrate 412. The second light-emitting element included in the second pixel portion 415 emits light in the direction of the other surface of the second substrate 412.

上記構成において、第1の画素部414が含む第1の発光素子と、第2の画素部415が含む第2の発光素子は、両方とも、下面出射を行う。従って、第1の基板411の他方の面には、第1の画素部414を用いた第1の表示面が設けられ、第2の基板412の他方の面には、第2の画素部415を用いた第2の表示面が設けられている。 In the above structure, the first light-emitting element included in the first pixel portion 414 and the second light-emitting element included in the second pixel portion 415 both perform bottom emission. Therefore, a first display surface using the first pixel portion 414 is provided on the other surface of the first substrate 411, and a second pixel portion 415 is provided on the other surface of the second substrate 412. A second display surface using is provided.

本発明の表示装置は、発光素子を含む画素部が設けられた基板を複数枚用いており、一つの基板は、別の一つの基板の封止基板を兼ねる。そのため、小型化、薄型化、軽量化を実現することができる。また、発光素子を含む画素部が設けられた少なくとも2枚の基板は対向するように設けられるため、画素部を用いた表示面は表裏に設けられており、高付加価値化を実現することができる。 The display device of the present invention uses a plurality of substrates provided with a pixel portion including a light-emitting element, and one substrate also serves as a sealing substrate for another substrate. Therefore, a reduction in size, thickness, and weight can be realized. In addition, since at least two substrates provided with a pixel portion including a light-emitting element are provided so as to face each other, display surfaces using the pixel portion are provided on the front and back sides, and high added value can be realized. it can.

第1の基板411の一方の面上には、接続フィルム417と、異方性導電層493と、接続用導電層491が設けられている。接続フィルム417は、プリント基板419に接続する。プリント基板419には複数のICチップ420が設けられている。 On one surface of the first substrate 411, a connection film 417, an anisotropic conductive layer 493, and a connection conductive layer 491 are provided. The connection film 417 is connected to the printed board 419. A plurality of IC chips 420 are provided on the printed circuit board 419.

また、第1の基板411の一方の面上には接続用導電層446が設けられており、第2の基板412の一方の面上には接続用導電層447が設けられている(図8(B)〜(D)参照)。接続用導電層446と接続用導電層447は、導電性スペーサを含む樹脂448により、電気的に接続する。 Further, a connection conductive layer 446 is provided on one surface of the first substrate 411, and a connection conductive layer 447 is provided on one surface of the second substrate 412 (FIG. 8). (See (B) to (D)). The connection conductive layer 446 and the connection conductive layer 447 are electrically connected by a resin 448 including a conductive spacer.

また、第1の基板411の一方の面上には、ICチップ481が設けられている(図8(D)参照)。ICチップ481は、COG方式により、第1の基板411上に貼り付けられたものであり、異方性導電層480を介して、第1の画素部414、第2の画素部415に接続する。 An IC chip 481 is provided over one surface of the first substrate 411 (see FIG. 8D). The IC chip 481 is attached to the first substrate 411 by a COG method, and is connected to the first pixel portion 414 and the second pixel portion 415 through the anisotropic conductive layer 480. .

また、第1の基板411の一方の面と第2の基板412の一方の面との間には不活性気体470が充填されている(図8(B)参照)。また、不活性気体470に代わって、封止樹脂層475を設けてもよい(図8(C)参照)。封止樹脂層475を設ける場合には、基板間の厚みを一定に保つために、封止樹脂層475と共にスペーサ479を設けるとよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第1の基板411と第2の基板412は、シール材416により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第1の基板411と第2の基板412との端部にシール材476を設けてもよい(図8(C)(D)参照)。 Further, an inert gas 470 is filled between one surface of the first substrate 411 and one surface of the second substrate 412 (see FIG. 8B). Further, a sealing resin layer 475 may be provided instead of the inert gas 470 (see FIG. 8C). In the case where the sealing resin layer 475 is provided, a spacer 479 may be provided together with the sealing resin layer 475 in order to keep the thickness between the substrates constant. In addition, a barrier layer may be provided so as to cover the light emitting element. The first substrate 411 and the second substrate 412 are bonded to each other with a sealant 416. In order to further increase the bonding strength between the substrates, the first substrate 411 and the second substrate 412 A sealant 476 may be provided at the end of the substrate (see FIGS. 8C and 8D).

次に、上記の図8(D)に示す構成の第1の基板411と第2の基板412の上面図について説明する(図9(A)(B)参照)。第1の基板411上には、第1の画素部414と、シール材416と、接続用導電層446と、スペーサ479と、ICチップ481と、駆動回路435、駆動回路402が設けられている。第2の基板412上には、第2の画素部415と、接続用導電層447と、駆動回路439が設けられている。ここでは、ICチップ481は、第1の画素部414と第2の画素部415のソースドライバとして機能する。 Next, top views of the first substrate 411 and the second substrate 412 having the structure illustrated in FIG. 8D are described (see FIGS. 9A and 9B). Over the first substrate 411, a first pixel portion 414, a sealant 416, a connection conductive layer 446, a spacer 479, an IC chip 481, a drive circuit 435, and a drive circuit 402 are provided. . A second pixel portion 415, a connection conductive layer 447, and a driver circuit 439 are provided over the second substrate 412. Here, the IC chip 481 functions as a source driver for the first pixel portion 414 and the second pixel portion 415.

第1の基板411と第2の基板412を貼り合わせる際には、接続用導電層446上に、導電性スペーサを含む樹脂を形成した後、当該樹脂を用いて、第1の基板411上の接続用導電層446と、第2の基板412上の接続用導電層447とが電気的に接続するように行う。また、第1の基板411上のスペーサ479は、第1の基板411と第2の基板412の間の厚さを一定に保つために設けられたものであり、第1の画素部414と、駆動回路435と、駆動回路402上に規則的に設けられている。なお、第1の画素部414上にスペーサ479を設ける場合、各画素454の開口部405以外の領域に規則的に設けるとよい(図9(C)参照)。開口部405とは、発光素子が設けられた領域である。また、開口部405を除いた領域とは、土手(隔壁)として機能する絶縁層が設けられた領域である。 When the first substrate 411 and the second substrate 412 are bonded to each other, after a resin including a conductive spacer is formed over the connection conductive layer 446, the resin is used to form the resin on the first substrate 411. The connection conductive layer 446 and the connection conductive layer 447 over the second substrate 412 are electrically connected. A spacer 479 on the first substrate 411 is provided to keep the thickness between the first substrate 411 and the second substrate 412 constant. The first pixel portion 414, The driving circuit 435 and the driving circuit 402 are regularly provided. Note that in the case where the spacer 479 is provided over the first pixel portion 414, the spacer 479 may be regularly provided in a region other than the opening 405 of each pixel 454 (see FIG. 9C). The opening 405 is a region where a light emitting element is provided. The region excluding the opening 405 is a region where an insulating layer functioning as a bank (partition wall) is provided.

次に、上記構成を有する表示装置(図8、9参照)の詳しい断面構造について、図面を参照して説明する。なお第1の画素部414と第2の画素部415には、アクティブマトリクス型とパッシブマトリクス型の2つのタイプのどちらを採用してもよい。その組み合わせには上述したように4通りあり、以下には、第1の画素部414と第2の画素部415が共にアクティブマトリクス型の場合(図10参照)、第1の画素部414がパッシブマトリクス型であり、第2の画素部415がアクティブマトリクス型の場合(図11参照)の断面構造について説明する。 Next, a detailed cross-sectional structure of the display device having the above configuration (see FIGS. 8 and 9) will be described with reference to the drawings. Note that the first pixel portion 414 and the second pixel portion 415 may employ either an active matrix type or a passive matrix type. There are four combinations as described above. In the following, when both the first pixel portion 414 and the second pixel portion 415 are of an active matrix type (see FIG. 10), the first pixel portion 414 is passive. A cross-sectional structure in the case of the matrix type and the second pixel portion 415 being an active matrix type (see FIG. 11) will be described.

なお、図8と、図9〜11において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。 8 and FIGS. 9 to 11, the same reference numerals are used in different drawings, and the description of the portions using the same reference numerals is omitted below.

まず、第1の画素部414と第2の画素部415が共にアクティブマトリクス型の場合の断面構造について説明する(図10参照)。第1の基板411の一方の面上には、第1の画素部414と駆動回路435が設けられている。第1の画素部414は、第1の発光素子431と、駆動用トランジスタ433と、容量素子434とを有する。駆動回路435は、直列に接続されたN型トランジスタとP型トランジスタを有する。第2の基板412の一方の面上には、第2の画素部415と駆動回路438が設けられている。第2の画素部415は、第2の発光素子432と、駆動用トランジスタ436と、容量素子437とを有する。駆動回路438は、直列に接続されたN型トランジスタとP型トランジスタを有する。 First, a cross-sectional structure in the case where both the first pixel portion 414 and the second pixel portion 415 are active matrix types will be described (see FIG. 10). A first pixel portion 414 and a driver circuit 435 are provided on one surface of the first substrate 411. The first pixel portion 414 includes a first light emitting element 431, a driving transistor 433, and a capacitor 434. Drive circuit 435 has an N-type transistor and a P-type transistor connected in series. A second pixel portion 415 and a driver circuit 438 are provided on one surface of the second substrate 412. The second pixel portion 415 includes a second light-emitting element 432, a driving transistor 436, and a capacitor 437. The drive circuit 438 has an N-type transistor and a P-type transistor connected in series.

上記構成において、第1の画素部414が含む第1の発光素子431と、第2の画素部415が含む第2の発光素子432は、両方とも、下面出射を行う。従って、第1の基板411の他方の面には、第1の画素部414を用いた第1の表示面が設けられ、第2の基板412の他方の面には、第2の画素部415を用いた第2の表示面が設けられている。 In the above structure, the first light-emitting element 431 included in the first pixel portion 414 and the second light-emitting element 432 included in the second pixel portion 415 both perform bottom emission. Therefore, a first display surface using the first pixel portion 414 is provided on the other surface of the first substrate 411, and a second pixel portion 415 is provided on the other surface of the second substrate 412. A second display surface using is provided.

また、第1の基板411の一方の面上には接続用導電層446が設けられており、第2の基板412の一方の面上には接続用導電層447が設けられている。接続用導電層446と接続用導電層447は、導電性スペーサを含む樹脂448を介して電気的に接続する。第1の画素部414と駆動回路435には、接続フィルム417を介して、各種信号や電源電位が供給される。第2の画素部415と駆動回路438には、接続用導電層446、447と、導電性スペーサを含む樹脂448と、接続フィルム417を介して、各種信号や電源電位が供給される。 Further, a connection conductive layer 446 is provided on one surface of the first substrate 411, and a connection conductive layer 447 is provided on one surface of the second substrate 412. The connection conductive layer 446 and the connection conductive layer 447 are electrically connected through a resin 448 including a conductive spacer. Various signals and a power supply potential are supplied to the first pixel portion 414 and the drive circuit 435 through the connection film 417. Various signals and power supply potential are supplied to the second pixel portion 415 and the driver circuit 438 through the connection conductive layers 446 and 447, the resin 448 including conductive spacers, and the connection film 417.

また、上記構成では、第1の基板411と第2の基板412の間に、封止樹脂層475が設けられている。封止樹脂層475を設けることにより、第1の発光素子431と第2の発光素子432の劣化を防止することができる。また、第1の発光素子431と第2の発光素子432のショートを防止することができる。 In the above structure, the sealing resin layer 475 is provided between the first substrate 411 and the second substrate 412. By providing the sealing resin layer 475, deterioration of the first light-emitting element 431 and the second light-emitting element 432 can be prevented. In addition, a short circuit between the first light-emitting element 431 and the second light-emitting element 432 can be prevented.

また、上記構成では、第1の基板411と第2の基板412の間にスペーサ479が設けられている。スペーサ479を設けることにより、第1の基板411と第2の基板412の間の間隔を均一に保つことができる。 In the above structure, the spacer 479 is provided between the first substrate 411 and the second substrate 412. By providing the spacer 479, the distance between the first substrate 411 and the second substrate 412 can be kept uniform.

次に、第1の画素部414がパッシブマトリクス型であり、第2の画素部415がアクティブマトリクス型の場合の断面構造について説明する(図11参照)。第1の基板411の一方の面上には、第1の画素部414が設けられている。第1の画素部414は、第1の発光素子441を有する。第1の発光素子441は、導電層442と、電界発光層443と、導電層444の積層体に相当する。隣接する第1の発光素子441の間には、絶縁層445a、445bが設けられている。第2の基板412の一方の面上には、第2の画素部415が設けられている。第2の画素部415は、第2の発光素子432と、駆動用トランジスタ436と、容量素子437とを有する。 Next, a cross-sectional structure in the case where the first pixel portion 414 is a passive matrix type and the second pixel portion 415 is an active matrix type will be described (see FIG. 11). A first pixel portion 414 is provided on one surface of the first substrate 411. The first pixel portion 414 includes a first light emitting element 441. The first light-emitting element 441 corresponds to a stacked body of a conductive layer 442, an electroluminescent layer 443, and a conductive layer 444. Insulating layers 445a and 445b are provided between adjacent first light-emitting elements 441. A second pixel portion 415 is provided on one surface of the second substrate 412. The second pixel portion 415 includes a second light-emitting element 432, a driving transistor 436, and a capacitor 437.

上記構成において、第1の画素部414が含む第1の発光素子441と、第2の画素部415が含む第2の発光素子432は、両方とも、下面出射を行う。従って、第1の基板411の他方の面には、第1の画素部414を用いた第1の表示面が設けられ、第2の基板412の他方の面には、第2の画素部415を用いた第2の表示面が設けられている。 In the above structure, the first light-emitting element 441 included in the first pixel portion 414 and the second light-emitting element 432 included in the second pixel portion 415 both perform bottom emission. Therefore, a first display surface using the first pixel portion 414 is provided on the other surface of the first substrate 411, and a second pixel portion 415 is provided on the other surface of the second substrate 412. A second display surface using is provided.

本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。 The display device of the present invention uses a plurality of element substrates provided with a pixel portion including a light-emitting element, and one element substrate among the plurality of element substrates is a sealing substrate of another element substrate. It is also characterized by serving. Rather than providing a sealing substrate corresponding to each of a plurality of element substrates, one element substrate also serves as a sealing substrate for another element substrate, thereby reducing the size, thickness and weight. Realize.

また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも2枚有しており、発光素子が設けられた素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、2つの画素部を有しており、2つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。
(実施の形態4)
In addition, the display device of the present invention includes at least two element substrates provided with light emitting elements, and the element substrates provided with the light emitting elements are arranged so as to face each other. Is provided on both sides. With the above characteristics, high added value can be realized. The display device of the present invention includes two pixel portions, and the two pixel portions share a controller circuit and a power supply circuit. With the above features, it is possible to achieve downsizing, weight reduction, and price reduction.
(Embodiment 4)

本発明の表示装置は、表裏に表示面が設けられていることを特徴としており、その構成は、大別して2つに分けられる。1つは、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合(図20参照)であり、もう1つは、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合(図23、25参照)である。後者の下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合は、2枚の基板の各々に接続フィルムを設ける場合(図23参照)と、2枚の基板の一方に接続フィルムを設ける場合(図25参照)に分けられる。 The display device of the present invention is characterized in that display surfaces are provided on the front and back, and the configuration is roughly divided into two. One is a case where a substrate provided with a light emitting element that performs bottom emission and a substrate provided with a light emitting element that performs top emission are bonded together (see FIG. 20), and the other is a light emitting element that performs bottom emission. This is a case where two substrates provided with are bonded together (see FIGS. 23 and 25). When the two substrates with the light emitting element for emitting the bottom surface are bonded together, a connection film is provided on each of the two substrates (see FIG. 23), and a connection film is provided on one of the two substrates. It is divided into the cases (see FIG. 25).

まず、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合について説明する(図20参照)。 First, a case where a substrate provided with a light emitting element for performing bottom emission and a substrate provided with a light emitting element for performing top emission are bonded together and a connection film is provided on each of the two substrates will be described (FIG. 20).

本発明の表示装置は、第1の基板211、第2の基板212及び第3の基板213を有する(図20(A)(B)参照)。第1の基板211と第2の基板212は、第1の基板211の一方の面と、第2の基板212の他方の面とが対向するように設けられている。第2の基板212と第3の基板213は、第2の基板212の一方の面と、第3の基板213の一方の面とが対向するように設けられている。第1の基板211と第2の基板212、第2の基板212と第3の基板213の各々は、シール材216により貼り合わせられている。 The display device of the present invention includes a first substrate 211, a second substrate 212, and a third substrate 213 (see FIGS. 20A and 20B). The first substrate 211 and the second substrate 212 are provided so that one surface of the first substrate 211 and the other surface of the second substrate 212 face each other. The second substrate 212 and the third substrate 213 are provided so that one surface of the second substrate 212 and one surface of the third substrate 213 face each other. The first substrate 211 and the second substrate 212, and the second substrate 212 and the third substrate 213 are bonded to each other with a sealant 216.

第1の基板211の一方の面上には、第1の発光素子を含む第1の画素部214が設けられている(図20(C)参照)。第2の基板212の一方の面上には、第2の発光素子を含む第2の画素部215と、素子群を含む機能回路部285が設けられている(図20(D)参照)。素子群は、少なくとも複数のトランジスタを含む。 A first pixel portion 214 including a first light-emitting element is provided over one surface of the first substrate 211 (see FIG. 20C). Over one surface of the second substrate 212, a second pixel portion 215 including a second light-emitting element and a functional circuit portion 285 including an element group are provided (see FIG. 20D). The element group includes at least a plurality of transistors.

第1の画素部214が含む第1の発光素子は、第1の基板211の他方の面の方向に発光する。第2の画素部215が含む第2の発光素子は、第3の基板213の他方の面の方向に発光する。つまり、第1の画素部214が含む第1の発光素子は下面出射を行い、第2の画素部215が含む第2の発光素子は上面出射を行う。そして、第1の基板211の他方の面には、第1の画素部を用いた第1の表示面が設けられ、第3の基板213の他方の面には、第2の画素部を用いた第2の表示面が設けられる。 The first light-emitting element included in the first pixel portion 214 emits light in the direction of the other surface of the first substrate 211. The second light emitting element included in the second pixel portion 215 emits light in the direction of the other surface of the third substrate 213. That is, the first light emitting element included in the first pixel portion 214 performs bottom emission, and the second light emitting element included in the second pixel portion 215 performs top emission. A first display surface using the first pixel portion is provided on the other surface of the first substrate 211, and the second pixel portion is used for the other surface of the third substrate 213. A second display surface is provided.

本発明の表示装置は、第1の画素部214と面積と第2の画素部215の面積が互いに異なることを特徴とする。本発明の表示装置は、第1の画素部214を用いた第1の表示面の面積と、第2の画素部215を用いた第2の表示面の面積が互いに異なることを特徴とする。 The display device of the present invention is characterized in that the area of the first pixel portion 214 and the area of the second pixel portion 215 are different from each other. The display device of the present invention is characterized in that the area of the first display surface using the first pixel portion 214 and the area of the second display surface using the second pixel portion 215 are different from each other.

このように、本発明は、第1の表示面の面積と第2の表示面の面積が互いに異なることを特徴とする一方、第2の基板212は第1の基板211の封止基板を兼ねることも特徴としており、第1の基板211の面積と第2の基板212の面積は同じである。そこで本発明は、第2の基板212を有効に利用するため、第2の基板212上に、第2の画素部215に加えて、複数のトランジスタを含む機能回路部285を設けることを特徴とする。 As described above, the present invention is characterized in that the area of the first display surface and the area of the second display surface are different from each other, while the second substrate 212 also serves as a sealing substrate for the first substrate 211. This is also a feature, and the area of the first substrate 211 and the area of the second substrate 212 are the same. Therefore, the present invention is characterized in that a functional circuit portion 285 including a plurality of transistors is provided on the second substrate 212 in addition to the second pixel portion 215 in order to effectively use the second substrate 212. To do.

機能回路部285は、中央処理回路(CPU、Central Processing Unit)、メモリ回路、バッファ回路、インターフェイス回路、タイミング信号生成回路、フォーマット変換回路、フレームメモリ回路、画像処理回路、音声処理回路、送受信回路、補正回路、時間検出回路、温度検出回路、照度検出回路、レジスタ回路、デコーダ回路、分周回路又はデジタル信号処理専用プロセッサ回路等から選択された1つ又は複数を構成する複数のトランジスタを含む。機能回路部285を設けることにより、外部に設けるICチップの個数を減らすことができるため、小型化、薄型化、軽量化を実現することができる。 The functional circuit unit 285 includes a central processing circuit (CPU, Central Processing Unit), a memory circuit, a buffer circuit, an interface circuit, a timing signal generation circuit, a format conversion circuit, a frame memory circuit, an image processing circuit, an audio processing circuit, a transmission / reception circuit, It includes a plurality of transistors constituting one or more selected from a correction circuit, a time detection circuit, a temperature detection circuit, an illuminance detection circuit, a register circuit, a decoder circuit, a frequency divider circuit, a digital signal processing dedicated processor circuit, or the like. By providing the functional circuit portion 285, the number of IC chips provided outside can be reduced, so that reduction in size, thickness, and weight can be realized.

機能回路部285が構成する回路のうち、照度検出回路は、光センサを含む回路である。従って、機能回路部285には、複数のトランジスタだけでなく、光センサとして、例えば、撮像素子が設けられる。撮像素子は、フォトダイオードとフォトトランジスタのいずれを用いてもよく、フォトダイオードとしては、PN型ダイオード、PIN型ダイオード、ショットキ型ダイオード、アバランシュ型ダイオードのいずれを用いてもよい。PIN型ダイオードは、接合容量が低いため、高速応答を得ることができるという利点がある。また、アバランシュ型ダイオードは、応答は極めて高速であり、倍増作用があるため、微弱光を検出することができるという利点がある。 Of the circuits configured by the functional circuit unit 285, the illuminance detection circuit is a circuit including an optical sensor. Therefore, the functional circuit unit 285 is provided with not only a plurality of transistors but also an image sensor as an optical sensor, for example. Either an photodiode or a phototransistor may be used as the imaging element, and any of a PN-type diode, a PIN-type diode, a Schottky-type diode, and an avalanche-type diode may be used as the photodiode. Since the PIN diode has a low junction capacitance, there is an advantage that a high-speed response can be obtained. Further, the avalanche diode has an advantage that it can detect faint light because it has a very fast response and a doubling action.

なお、上記の構成では、第1の基板211上に第1の画素部214を設けて、第2の基板212上に第2の画素部215と機能回路部285を設けており、第1の画素部214を用いた第1の表示面の面積は、第2の画素部215を用いた第2の表示面の面積よりも大きい場合を示したが、本発明はこの形態に制約されない。機能回路部285は、第1の基板211上又は第2の基板212上に設けられるものであり、第1の基板211上に第1の画素部214と機能回路部285を設けて、第2の基板212上に第2の画素部215のみを設けてもよい。この場合は、第1の画素部214を用いた第1の表示面の面積は、第2の画素部215を用いた第2の表示面の面積よりも小さくなる。 Note that in the above structure, the first pixel portion 214 is provided over the first substrate 211, the second pixel portion 215 and the functional circuit portion 285 are provided over the second substrate 212. Although the case where the area of the first display surface using the pixel portion 214 is larger than the area of the second display surface using the second pixel portion 215 is shown, the present invention is not limited to this mode. The functional circuit portion 285 is provided over the first substrate 211 or the second substrate 212. The first pixel portion 214 and the functional circuit portion 285 are provided over the first substrate 211, and the second circuit portion 285 is provided. Only the second pixel portion 215 may be provided over the substrate 212. In this case, the area of the first display surface using the first pixel portion 214 is smaller than the area of the second display surface using the second pixel portion 215.

また、上記の構成では、第2の基板212上に、第2の画素部215と機能回路部285を設けている。より具体的には、第2の画素部215の上下に、機能回路部285を設けている。しかしながら、第2の基板212上における第2の画素部215と機能回路部285の配置は特に制約されない。 In the above structure, the second pixel portion 215 and the functional circuit portion 285 are provided over the second substrate 212. More specifically, functional circuit portions 285 are provided above and below the second pixel portion 215. However, the arrangement of the second pixel portion 215 and the functional circuit portion 285 on the second substrate 212 is not particularly limited.

また、第1の基板211の一方の面上には、第1の接続フィルム217と、異方性導電層293と、接続用導電層291が設けられている。第1の接続フィルム217は、異方性導電層293と接続用導電層291を介して、第1の画素部214に接続する。第2の基板212の一方の面上には、第2の接続フィルム218と、異方性導電層294と、接続用導電層292が設けられている。第2の接続フィルム218は、異方性導電層294と接続用導電層292を介して、第2の画素部215と機能回路部285に接続する。第1の接続フィルム217と第2の接続フィルム218は、共に、プリント基板219に接続する。プリント基板219には複数のICチップ220が設けられており、複数のICチップ220の各々は、コントローラ回路、電源回路、中央処理回路等から選択された1つ又は複数に相当する。複数のICチップ220は、第1の接続フィルム217又は第2の接続フィルム218を介して、第1の画素部214と第2の画素部215と機能回路部285に、信号や電源電位を供給する。 A first connection film 217, an anisotropic conductive layer 293, and a connection conductive layer 291 are provided on one surface of the first substrate 211. The first connection film 217 is connected to the first pixel portion 214 through the anisotropic conductive layer 293 and the connection conductive layer 291. A second connection film 218, an anisotropic conductive layer 294, and a connection conductive layer 292 are provided on one surface of the second substrate 212. The second connection film 218 is connected to the second pixel portion 215 and the functional circuit portion 285 through the anisotropic conductive layer 294 and the connection conductive layer 292. Both the first connection film 217 and the second connection film 218 are connected to the printed circuit board 219. The printed circuit board 219 is provided with a plurality of IC chips 220, and each of the plurality of IC chips 220 corresponds to one or more selected from a controller circuit, a power supply circuit, a central processing circuit, and the like. The plurality of IC chips 220 supply signals and power supply potentials to the first pixel portion 214, the second pixel portion 215, and the functional circuit portion 285 through the first connection film 217 or the second connection film 218. To do.

第1の基板211の一方の面と第2の基板212の他方の面との間には、発光素子の劣化を防止するために、不活性気体271が充填されている。また、第2の基板212の一方の面と第3の基板213の一方の面との間にも、不活性気体272が充填されている(図20(A)参照)。不活性気体271、272は、例えば希ガスや窒素ガス等を指す。なお、基板間に充填するものとして、不活性気体ではなく、第1の基板211の一方の面と第2の基板212の他方の面との間に封止樹脂層273を設けて、第2の基板212の一方の面と第3の基板213の一方の面との間に封止樹脂層274を設けてもよい(図20(B)参照)。封止樹脂層273、274には、熱硬化性樹脂材料や紫外光硬化性樹脂材料を用いるとよく、また、封止樹脂層273、274を設ける場合、基板間の厚みを一定に保つために、封止樹脂層273、274と共にスペーサ材を設けるとよい。また、発光素子を覆うように、金属酸化物や窒化酸化物等のバリア性が高い材料を含む層(以下バリア層と略記することがある)を設けてもよい。このように、発光素子の劣化を防止する方法として、不活性気体を充填する方法、封止樹脂層を設ける方法、バリア層を設ける方法のいずれか1つを用いてもよいし、複数を組み合わせて用いてもよい。 An inert gas 271 is filled between one surface of the first substrate 211 and the other surface of the second substrate 212 in order to prevent deterioration of the light emitting element. In addition, an inert gas 272 is filled between one surface of the second substrate 212 and one surface of the third substrate 213 (see FIG. 20A). The inert gases 271 and 272 indicate, for example, a rare gas or a nitrogen gas. Note that the sealing resin layer 273 is provided between the one surface of the first substrate 211 and the other surface of the second substrate 212 instead of the inert gas to fill the space between the substrates. A sealing resin layer 274 may be provided between one surface of the substrate 212 and one surface of the third substrate 213 (see FIG. 20B). For the sealing resin layers 273 and 274, a thermosetting resin material or an ultraviolet light curable resin material may be used. When the sealing resin layers 273 and 274 are provided, the thickness between the substrates is kept constant. A spacer material may be provided together with the sealing resin layers 273 and 274. In addition, a layer containing a material having a high barrier property such as a metal oxide or a nitride oxide (hereinafter sometimes abbreviated as a barrier layer) may be provided so as to cover the light-emitting element. As described above, as a method for preventing the deterioration of the light-emitting element, any one of a method of filling an inert gas, a method of providing a sealing resin layer, and a method of providing a barrier layer may be used, or a plurality of combinations may be used. May be used.

また、第1の基板211と第2の基板212、第2の基板212と第3の基板213は、シール材216により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第1の基板211と第2の基板212と第3の基板213との端部にさらにシール材276を設けてもよい(図20(B)参照)。 In addition, the first substrate 211 and the second substrate 212, and the second substrate 212 and the third substrate 213 are bonded to each other with the sealant 216. In order to further increase the bonding strength between the substrates, A sealant 276 may be further provided on end portions of the first substrate 211, the second substrate 212, and the third substrate 213 (see FIG. 20B).

また、第1の基板211の一方の面上と第2の基板212の一方の面上にCOG方式によりICチップを設けてもよい。ICチップは、第1の画素部214と第2の画素部215の動作を制御する駆動回路として機能する。なお、ICチップは、薄くしても約20〜40μmの厚さがある一方、2枚の基板間の厚さは約10μmである。従って、第1の基板211の一方の面上にICチップを設ける場合、第1の基板211と第2の基板212の間の厚みを適宜調整するとよい。 In addition, an IC chip may be provided on one surface of the first substrate 211 and one surface of the second substrate 212 by a COG method. The IC chip functions as a driver circuit that controls operations of the first pixel portion 214 and the second pixel portion 215. The IC chip has a thickness of about 20 to 40 μm even if it is thinned, while the thickness between the two substrates is about 10 μm. Therefore, in the case where an IC chip is provided on one surface of the first substrate 211, the thickness between the first substrate 211 and the second substrate 212 may be adjusted as appropriate.

次に、上記構成を有する表示装置(図20(A)〜(D)参照)の断面構造について、図面を参照して説明する。第1の画素部214と第2の画素部215には、各画素に発光素子とトランジスタが設けられたアクティブマトリクス型と、各画素に発光素子のみが設けられたパッシブマトリクス型のどちらかが採用される。その組み合わせには、4通りあり、1つ目は第1の画素部214と第2の画素部215が共にアクティブマトリクス型の場合、2つ目は第1の画素部214がアクティブマトリクス型であり、第2の画素部215がパッシブマトリクス型の場合、3つ目は第1の画素部214がパッシブマトリクス型であり、第2の画素部215がアクティブマトリクス型の場合、4つ目は第1の画素部214と第2の画素部215が共にパッシブマトリクス型の場合である。以下には、第1の画素部214と第2の画素部215が共にアクティブマトリクス型の場合(図21参照)と、第1の画素部214がパッシブマトリクス型であり、第2の画素部215がアクティブマトリクス型の場合(図22参照)の断面構造について説明する。 Next, a cross-sectional structure of the display device having the above structure (see FIGS. 20A to 20D) will be described with reference to the drawings. For the first pixel portion 214 and the second pixel portion 215, either an active matrix type in which each pixel is provided with a light emitting element and a transistor or a passive matrix type in which each pixel is provided with only a light emitting element is adopted. Is done. There are four combinations. First, when both the first pixel portion 214 and the second pixel portion 215 are active matrix type, the second is that the first pixel portion 214 is active matrix type. When the second pixel portion 215 is a passive matrix type, the third is the first pixel portion 214 is the passive matrix type, and when the second pixel portion 215 is the active matrix type, the fourth is the first This is a case where both the pixel portion 214 and the second pixel portion 215 are of a passive matrix type. In the following, when both the first pixel portion 214 and the second pixel portion 215 are an active matrix type (see FIG. 21), the first pixel portion 214 is a passive matrix type, and the second pixel portion 215 A cross-sectional structure in the case of the active matrix type (see FIG. 22) will be described.

なお、図20(A)(B)と、図21、22において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。 20A and 20B and FIGS. 21 and 22, the same reference numerals are used in common in different drawings, and a description of the portions using the same reference numerals is given below. Is omitted.

まず、第1の画素部214と第2の画素部215が共にアクティブマトリクス型の場合の断面構造について説明する(図21参照)。第1の基板211の一方の面上には、第1の画素部214と駆動回路部225が設けられている。第1の画素部214は、第1の発光素子222と駆動用トランジスタ221を有する。第1の発光素子222は、一対の導電層間に電界発光層が挟まれた構造を有する。第1の発光素子222の一対の導電層のうちの一方は、駆動用トランジスタ221のソース配線又はドレイン配線として機能する導電層に接続する。また、駆動回路部225は、複数のトランジスタを含む素子群226を有する。駆動回路部225は、第1の画素部214の動作を制御する回路を構成するトランジスタを含み、必要に応じて設けるとよい。また、第1の基板211と第2の基板212の間には不活性気体271が充填されている。 First, a cross-sectional structure in the case where both the first pixel portion 214 and the second pixel portion 215 are active matrix types will be described (see FIG. 21). A first pixel portion 214 and a driver circuit portion 225 are provided on one surface of the first substrate 211. The first pixel portion 214 includes a first light emitting element 222 and a driving transistor 221. The first light-emitting element 222 has a structure in which an electroluminescent layer is sandwiched between a pair of conductive layers. One of the pair of conductive layers of the first light-emitting element 222 is connected to a conductive layer functioning as a source wiring or a drain wiring of the driving transistor 221. In addition, the driver circuit portion 225 includes an element group 226 including a plurality of transistors. The driver circuit portion 225 includes a transistor included in a circuit that controls the operation of the first pixel portion 214, and may be provided as necessary. Further, an inert gas 271 is filled between the first substrate 211 and the second substrate 212.

第2の基板212の一方の面上には、第2の画素部215と機能回路部285が設けられている。第2の画素部215は、第2の発光素子224と、駆動用トランジスタ223を有する。第2の発光素子224は、一対の導電層間に電界発光層が挟まれた構造を有する。第2の発光素子224の一対の導電層のうちの一方は、駆動用トランジスタ223のソース配線又はドレイン配線として機能する導電層に接続する。機能回路部285は、複数のトランジスタを含む素子群227と撮像素子228を有する。第2の基板212と第3の基板213の間には不活性気体272が充填されている。 A second pixel portion 215 and a functional circuit portion 285 are provided on one surface of the second substrate 212. The second pixel portion 215 includes a second light emitting element 224 and a driving transistor 223. The second light-emitting element 224 has a structure in which an electroluminescent layer is sandwiched between a pair of conductive layers. One of the pair of conductive layers of the second light-emitting element 224 is connected to a conductive layer functioning as a source wiring or a drain wiring of the driving transistor 223. The functional circuit portion 285 includes an element group 227 including a plurality of transistors and an imaging element 228. An inert gas 272 is filled between the second substrate 212 and the third substrate 213.

上記構成において、第1の画素部214が含む第1の発光素子222は下面出射を行い、第2の画素部215が含む第2の発光素子224は上面出射を行う。従って、第1の基板211の他方の面には、第1の画素部214を用いた第1の表示面が設けられ、第3の基板213の他方の面には、第2の画素部215を用いた第2の表示面が設けられる。第1の表示面の面積と第2の表示面の面積は互いに異なる。 In the above structure, the first light-emitting element 222 included in the first pixel portion 214 performs bottom emission, and the second light-emitting element 224 included in the second pixel portion 215 performs top emission. Accordingly, a first display surface using the first pixel portion 214 is provided on the other surface of the first substrate 211, and a second pixel portion 215 is provided on the other surface of the third substrate 213. A second display surface using is provided. The area of the first display surface and the area of the second display surface are different from each other.

次に、第1の画素部214がパッシブマトリクス型であり、第2の画素部215がアクティブマトリクス型の場合の断面構造について説明する(図22参照)。第1の基板211の一方の面上には、第1の画素部214が設けられている。第1の画素部214は、第1の発光素子231を有する。第1の発光素子231は、第1の導電層232と、電界発光層233と、第2の導電層234の積層体に相当する。隣接する第1の発光素子231の間には、絶縁層235、236が設けられている。第1の基板211と第2の基板212の間には封止樹脂層273が充填されている。 Next, a cross-sectional structure in the case where the first pixel portion 214 is a passive matrix type and the second pixel portion 215 is an active matrix type will be described (see FIG. 22). A first pixel portion 214 is provided on one surface of the first substrate 211. The first pixel portion 214 includes a first light emitting element 231. The first light-emitting element 231 corresponds to a stacked body of the first conductive layer 232, the electroluminescent layer 233, and the second conductive layer 234. Insulating layers 235 and 236 are provided between adjacent first light emitting elements 231. A sealing resin layer 273 is filled between the first substrate 211 and the second substrate 212.

第2の基板212の一方の面上には、第2の画素部215と機能回路部285が設けられている。第2の画素部215は、第2の発光素子224と、駆動用トランジスタ223を有する。機能回路部285は、複数のトランジスタを含む素子群227を有する。第2の基板212と第3の基板213の間には封止樹脂層274が充填されている。 A second pixel portion 215 and a functional circuit portion 285 are provided on one surface of the second substrate 212. The second pixel portion 215 includes a second light emitting element 224 and a driving transistor 223. The functional circuit portion 285 includes an element group 227 including a plurality of transistors. A sealing resin layer 274 is filled between the second substrate 212 and the third substrate 213.

上記構成において、第1の画素部214が含む第1の発光素子231は下面出射を行い、第2の画素部215が含む第2の発光素子224は上面出射を行う。従って、第1の基板211の他方の面には、第1の画素部214を用いた第1の表示面が設けられ、第3の基板213の他方の面には、第2の画素部215を用いた第2の表示面が設けられる。第1の表示面の面積と第2の表示面の面積は互いに異なる。
(実施の形態5)
In the above structure, the first light-emitting element 231 included in the first pixel portion 214 performs bottom emission, and the second light-emitting element 224 included in the second pixel portion 215 performs top emission. Accordingly, a first display surface using the first pixel portion 214 is provided on the other surface of the first substrate 211, and a second pixel portion 215 is provided on the other surface of the third substrate 213. A second display surface using is provided. The area of the first display surface and the area of the second display surface are different from each other.
(Embodiment 5)

続いて、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の各々に接続フィルムを設ける場合について説明する(図23(A)(B)参照)。本発明の表示装置は、第1の基板611と第2の基板612を有する。第1の基板611と第2の基板612は、第1の基板611の一方の面と、第2の基板612の一方の面とが対向するように設けられている。第1の基板611と第2の基板612は、シール材616により貼りあわされている。 Subsequently, a case where two substrates each provided with a light emitting element for performing bottom emission are bonded and a connection film is provided on each of the two substrates will be described (see FIGS. 23A and 23B). . The display device of the present invention includes a first substrate 611 and a second substrate 612. The first substrate 611 and the second substrate 612 are provided so that one surface of the first substrate 611 and one surface of the second substrate 612 face each other. The first substrate 611 and the second substrate 612 are attached with a sealant 616.

第1の基板611の一方の面上には、第1の発光素子を含む第1の画素部614が設けられている(図20(C)参照)。第2の基板612の一方の面上には、第2の発光素子を含む第2の画素部615と、複数のトランジスタを含む機能回路部685が設けられている(図20(D)参照)。 A first pixel portion 614 including a first light-emitting element is provided over one surface of the first substrate 611 (see FIG. 20C). Over one surface of the second substrate 612, a second pixel portion 615 including a second light-emitting element and a functional circuit portion 685 including a plurality of transistors are provided (see FIG. 20D). .

第1の画素部614が含む第1の発光素子は、第1の基板611の他方の面の方向に発光する。第2の画素部615が含む第2の発光素子は、第2の基板612の他方の面の方向に発光する。つまり、第1の画素部614が含む第1の発光素子と、第2の画素部615が含む第2の発光素子は、両方とも、下面出射を行う。従って、第1の基板611の他方の面には、第1の画素部614を用いた第1の表示面が設けられ、第2の基板612の他方の面には、第2の画素部615を用いた第2の表示面が設けられる。 The first light-emitting element included in the first pixel portion 614 emits light in the direction of the other surface of the first substrate 611. The second light-emitting element included in the second pixel portion 615 emits light in the direction of the other surface of the second substrate 612. That is, both the first light-emitting element included in the first pixel portion 614 and the second light-emitting element included in the second pixel portion 615 perform bottom emission. Therefore, a first display surface using the first pixel portion 614 is provided on the other surface of the first substrate 611, and a second pixel portion 615 is provided on the other surface of the second substrate 612. A second display surface using is provided.

第1の基板611の一方の面上には、第1の接続フィルム617と、異方性導電層693と、接続用導電層691が設けられている。第2の基板612の一方の面上には、第2の接続フィルム618と、異方性導電層694と、接続用導電層692が設けられている。第1の接続フィルム617と第2の接続フィルム618は、共に、プリント基板619に接続する。プリント基板619には複数のICチップ620が設けられている。なお、第2の接続フィルム618として、両面(一方の面と他方の面)に接続端子が設けられたフィルムを用いるとよい。または、第2の接続フィルム618として、一方の面に接続端子が設けられた2枚のフィルムと、2枚のフィルムを電気的に接続させるコネクターを用いるとよい。 On one surface of the first substrate 611, a first connection film 617, an anisotropic conductive layer 693, and a connection conductive layer 691 are provided. On one surface of the second substrate 612, a second connection film 618, an anisotropic conductive layer 694, and a connection conductive layer 692 are provided. Both the first connection film 617 and the second connection film 618 are connected to the printed circuit board 619. A plurality of IC chips 620 are provided on the printed circuit board 619. Note that a film in which connection terminals are provided on both surfaces (one surface and the other surface) may be used as the second connection film 618. Alternatively, as the second connection film 618, two films each provided with a connection terminal on one surface and a connector that electrically connects the two films may be used.

第1の基板611の一方の面と第2の基板612の一方の面との間には、発光素子の劣化を防止するため、不活性気体670が充填されている(図23(A)参照)。なお、不活性気体670に代わって、封止樹脂層675を設けてもよい(図23(B)参照)。封止樹脂層675を設ける場合、基板間の厚みを一定に保つために、封止樹脂層675と共にスペーサ材679を設けてもよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第1の基板611と第2の基板612は、シール材616により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第1の基板611と第2の基板612との端部にシール材676を設けてもよい(図23(B)参照)。 An inert gas 670 is filled between one surface of the first substrate 611 and one surface of the second substrate 612 in order to prevent deterioration of the light-emitting element (see FIG. 23A). ). Note that a sealing resin layer 675 may be provided instead of the inert gas 670 (see FIG. 23B). When the sealing resin layer 675 is provided, a spacer member 679 may be provided together with the sealing resin layer 675 in order to keep the thickness between the substrates constant. In addition, a barrier layer may be provided so as to cover the light emitting element. The first substrate 611 and the second substrate 612 are bonded to each other with a sealant 616. In order to further increase the bonding strength between the substrates, the first substrate 611 and the second substrate 612 A sealant 676 may be provided at the end of the substrate (see FIG. 23B).

また、第1の基板611の一方の面上と第2の基板612の一方の面上にCOG方式によりICチップを設けてもよい。ICチップは、第1の画素部614と第2の画素部615の動作を制御する駆動回路として用いるものである。但し、ICチップの厚さは薄型化しても約30μmである一方、第1の基板611と第2の基板612の間の厚さは約10μmである。従って、第1の基板611の一方の面上と第2の基板612の一方の面上に設ける場合は、第1の基板611と第2の基板612の間の厚みを適宜調整するとよい。 Further, an IC chip may be provided on one surface of the first substrate 611 and one surface of the second substrate 612 by a COG method. The IC chip is used as a driver circuit that controls operations of the first pixel portion 614 and the second pixel portion 615. However, the thickness of the IC chip is about 30 μm even if the thickness is reduced, while the thickness between the first substrate 611 and the second substrate 612 is about 10 μm. Therefore, in the case where the first substrate 611 is provided over one surface of the first substrate 611 and the second substrate 612, the thickness between the first substrate 611 and the second substrate 612 may be adjusted as appropriate.

次に、上記構成を有する表示装置(図23(A)(B)参照)の詳しい断面構造について、図面を参照して説明する。第1の画素部614と第2の画素部615には、アクティブマトリクス型とパッシブマトリクス型の2つのタイプのどちらを採用してもよい。その組み合わせには上述したように4通りあり、以下には、第1の画素部614と第2の画素部615が共にアクティブマトリクス型の場合(図24参照)の断面構造について説明する。 Next, a detailed cross-sectional structure of the display device having the above structure (see FIGS. 23A and 23B) will be described with reference to the drawings. For the first pixel portion 614 and the second pixel portion 615, either of an active matrix type or a passive matrix type may be employed. There are four combinations as described above, and a cross-sectional structure in the case where both the first pixel portion 614 and the second pixel portion 615 are active matrix type (see FIG. 24) will be described below.

なお、図23と、図24において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。 Note that in FIG. 23 and FIG. 24, the same reference numerals are used in different drawings, and description of portions using the same reference numerals is omitted below.

第1の基板611の一方の面上には、第1の発光素子を含む第1の画素部614と駆動回路部625が設けられている。第1の画素部614は、第1の発光素子622と駆動用トランジスタ621を有する。駆動回路部625は、素子群626を有する。第2の基板612の一方の面上には、第2の発光素子を含む第2の画素部615と、複数のトランジスタを含む機能回路部685が設けられている。第2の画素部は、第2の発光素子624と駆動用トランジスタ623を有する。機能回路部685は、素子群627を有する。 On one surface of the first substrate 611, a first pixel portion 614 including a first light-emitting element and a driver circuit portion 625 are provided. The first pixel portion 614 includes a first light-emitting element 622 and a driving transistor 621. The driver circuit portion 625 includes an element group 626. Over one surface of the second substrate 612, a second pixel portion 615 including a second light emitting element and a functional circuit portion 685 including a plurality of transistors are provided. The second pixel portion includes a second light-emitting element 624 and a driving transistor 623. The functional circuit portion 685 includes an element group 627.

上記構成において、第1の画素部614が含む第1の発光素子622と、第2の画素部615が含む第2の発光素子624は、両方とも、下面出射を行う。従って、第1の基板611の他方の面には、第1の画素部614を用いた第1の表示面が設けられ、第2の基板612の他方の面には、第2の画素部615を用いた第2の表示面が設けられている。 In the above structure, the first light-emitting element 622 included in the first pixel portion 614 and the second light-emitting element 624 included in the second pixel portion 615 both perform bottom emission. Therefore, a first display surface using the first pixel portion 614 is provided on the other surface of the first substrate 611, and a second pixel portion 615 is provided on the other surface of the second substrate 612. A second display surface using is provided.

また、上記構成では、第1の発光素子622を覆うようにバリア層683が設けられており、第2の発光素子624を覆うようにバリア層684が設けられている。また、第1の基板611と第2の基板612の間には、封止樹脂層675が設けられている。バリア層683、684や封止樹脂層675を設けることにより、第1の発光素子622と第2の発光素子624の劣化を防止することができる。また、第1の発光素子622と第2の発光素子624のショートを防止することができる。 In the above structure, the barrier layer 683 is provided so as to cover the first light-emitting element 622, and the barrier layer 684 is provided so as to cover the second light-emitting element 624. A sealing resin layer 675 is provided between the first substrate 611 and the second substrate 612. By providing the barrier layers 683 and 684 and the sealing resin layer 675, deterioration of the first light-emitting element 622 and the second light-emitting element 624 can be prevented. In addition, a short circuit between the first light-emitting element 622 and the second light-emitting element 624 can be prevented.

また、上記構成では、第1の基板611と第2の基板612の間にスペーサ材679が設けられている。スペーサ材679を設けることにより、第1の基板611と第2の基板612の間の間隔を均一に保つことができる。なお、スペーサ材679は、第1の基板611と第2の基板612の間に無制限に設けてもよいが、好ましくは、土手(隔壁)として機能する絶縁層697、698上にのみに設けるとよい。また、土手(隔壁)として機能する絶縁層697、698上のみに設ける場合は、フォトリソグラフィ法を用いてスペーサ材679を形成するとよい。
(実施の形態6)
In the above structure, the spacer material 679 is provided between the first substrate 611 and the second substrate 612. By providing the spacer material 679, the distance between the first substrate 611 and the second substrate 612 can be kept uniform. Note that the spacer material 679 may be provided without limitation between the first substrate 611 and the second substrate 612, but preferably provided only on the insulating layers 697 and 698 functioning as banks (partition walls). Good. In the case where the spacer material 679 is provided only over the insulating layers 697 and 698 functioning as banks (partition walls), the spacer material 679 may be formed by a photolithography method.
(Embodiment 6)

次に、下面出射を行う発光素子が設けられた基板を2枚貼り合わせる場合であって、2枚の基板の一方に接続フィルムを設ける場合について説明する(図25参照)。本発明の表示装置は、第1の基板711と第2の基板712を有する。第1の基板711と第2の基板712は、第1の基板711の一方の面と、第2の基板712の一方の面とが対向するように設けられている。第1の基板711と第2の基板712は、シール材716により貼りあわされている。 Next, a case where two substrates provided with a light emitting element for emitting bottom surface are bonded and a connection film is provided on one of the two substrates will be described (see FIG. 25). The display device of the present invention includes a first substrate 711 and a second substrate 712. The first substrate 711 and the second substrate 712 are provided so that one surface of the first substrate 711 and one surface of the second substrate 712 face each other. The first substrate 711 and the second substrate 712 are attached to each other with a sealant 716.

第1の基板711の一方の面上には、第1の発光素子を含む第1の画素部714が設けられている。第2の基板712の一方の面上には、第2の発光素子を含む第2の画素部715と、複数のトランジスタを含む機能回路部785が設けられている。 A first pixel portion 714 including a first light emitting element is provided on one surface of the first substrate 711. Over one surface of the second substrate 712, a second pixel portion 715 including a second light-emitting element and a functional circuit portion 785 including a plurality of transistors are provided.

第1の画素部714が含む第1の発光素子は、第1の基板711の他方の面の方向に発光する。第2の画素部715が含む第2の発光素子は、第2の基板712の他方の面の方向に発光する。上記構成において、第1の画素部714が含む第1の発光素子と、第2の画素部715が含む第2の発光素子は、両方とも、下面出射を行う。従って、第1の基板711の他方の面には、第1の画素部714を用いた第1の表示面が設けられ、第2の基板712の他方の面には、第2の画素部715を用いた第2の表示面が設けられている。 The first light-emitting element included in the first pixel portion 714 emits light in the direction of the other surface of the first substrate 711. The second light-emitting element included in the second pixel portion 715 emits light in the direction of the other surface of the second substrate 712. In the above structure, the first light-emitting element included in the first pixel portion 714 and the second light-emitting element included in the second pixel portion 715 both perform bottom emission. Therefore, a first display surface using the first pixel portion 714 is provided on the other surface of the first substrate 711, and a second pixel portion 715 is provided on the other surface of the second substrate 712. A second display surface using is provided.

第1の基板711の一方の面上には、接続フィルム717と、異方性導電層793と、接続用導電層791が設けられている。接続フィルム717は、プリント基板719に接続する。プリント基板719には複数のICチップ720が設けられている。 A connection film 717, an anisotropic conductive layer 793, and a connection conductive layer 791 are provided on one surface of the first substrate 711. The connection film 717 is connected to the printed circuit board 719. A plurality of IC chips 720 are provided on the printed board 719.

また、第1の基板711の一方の面上には接続用導電層746が設けられており、第2の基板712の一方の面上には接続用導電層747が設けられている。接続用導電層746と接続用導電層747は、導電性スペーサ材748により、電気的に接続する。導電性スペーサ材748とは、少なくとも、粒子状のスペーサ材の表面に導電性材料(例えば金)をコーティングしたものを含む材料であり、例えば、粒子状のスペーサ材の表面に導電性材料をコーティングした材料と樹脂材料を含む材料である。 In addition, a connection conductive layer 746 is provided on one surface of the first substrate 711, and a connection conductive layer 747 is provided on one surface of the second substrate 712. The connection conductive layer 746 and the connection conductive layer 747 are electrically connected by a conductive spacer material 748. The conductive spacer material 748 is a material including at least a surface of a particulate spacer material coated with a conductive material (for example, gold). For example, the surface of the particulate spacer material is coated with a conductive material. And a material containing a resin material.

また、第1の基板711の一方の面上に、ICチップ781を設けてもよい(図25(C)参照)。ICチップ781は、COG方式により、第1の基板711上に貼り付けられたものであり、異方性導電層780を介して、第1の画素部714、第2の画素部715及び機能回路部785に接続する。 Further, an IC chip 781 may be provided over one surface of the first substrate 711 (see FIG. 25C). The IC chip 781 is attached to the first substrate 711 by a COG method, and the first pixel portion 714, the second pixel portion 715, and the functional circuit are interposed via the anisotropic conductive layer 780. Connected to the unit 785.

また、第1の基板711の一方の面と第2の基板712の一方の面との間には不活性気体770が充填されている(図25(A)参照)。しかしながら、不活性気体770に代わって、封止樹脂層775を設けてもよい(図25(B)参照)。封止樹脂層775を設ける場合には、基板間の厚みを一定に保つために、封止樹脂層775と共にスペーサ材779を設けるとよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第1の基板711と第2の基板712は、シール材716により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第1の基板711と第2の基板712との端部にシール材776を設けてもよい(図25(B)(C)参照)。 In addition, an inert gas 770 is filled between one surface of the first substrate 711 and one surface of the second substrate 712 (see FIG. 25A). However, a sealing resin layer 775 may be provided instead of the inert gas 770 (see FIG. 25B). In the case where the sealing resin layer 775 is provided, a spacer material 779 is preferably provided together with the sealing resin layer 775 in order to keep the thickness between the substrates constant. In addition, a barrier layer may be provided so as to cover the light emitting element. In addition, although the first substrate 711 and the second substrate 712 are bonded to each other with the sealant 716, in order to further increase the bonding strength between the substrates, the first substrate 711 and the second substrate 712 A sealant 776 may be provided at the end of the substrate (see FIGS. 25B and 25C).

次に、上記の図25(C)に示す構成の第1の基板711と第2の基板712の上面図について説明する(図26(A)(B)参照)。第1の基板711上には、第1の画素部714と、シール材716と、接続用導電層746と、スペーサ材779と、ICチップ781と、駆動回路部725、741が設けられている。第2の基板712上には、第2の画素部715と、接続用導電層747が設けられている。ICチップ781は、好ましくは、第1の画素部714と第2の画素部715のソースドライバとして機能する。 Next, top views of the first substrate 711 and the second substrate 712 having the structure illustrated in FIG. 25C are described (see FIGS. 26A and 26B). Over the first substrate 711, a first pixel portion 714, a sealant 716, a connection conductive layer 746, a spacer material 779, an IC chip 781, and drive circuit portions 725 and 741 are provided. . A second pixel portion 715 and a connection conductive layer 747 are provided over the second substrate 712. The IC chip 781 preferably functions as a source driver for the first pixel portion 714 and the second pixel portion 715.

第1の基板711と第2の基板712を貼り合わせる際には、接続用導電層746上に、導電性スペーサ材748を形成した後、導電性スペーサ材748を用いて、第1の基板711上の接続用導電層746と、第2の基板712上の接続用導電層747とが電気的に接続するように行う。また、第1の基板711上のスペーサ材779は、第1の基板711と第2の基板712の間の厚さを一定に保つために設けられたものであり、第1の画素部714と、駆動回路部725、741上に規則的に設けられている。なお、第1の画素部714上にスペーサ材779を設ける場合、各画素754の開口部705以外の領域に規則的に設けるとよい(図26(C)参照)。なお、開口部705とは、発光素子が発光する領域であり、開口部705を除いた領域とは、土手(隔壁)として機能する絶縁層が設けられた領域である。 When the first substrate 711 and the second substrate 712 are bonded to each other, the conductive spacer material 748 is formed over the connection conductive layer 746 and then the first substrate 711 is used by using the conductive spacer material 748. The connection conductive layer 746 and the connection conductive layer 747 on the second substrate 712 are electrically connected to each other. The spacer material 779 on the first substrate 711 is provided to keep the thickness between the first substrate 711 and the second substrate 712 constant, and the first pixel portion 714 The drive circuit portions 725 and 741 are regularly provided. Note that in the case where the spacer material 779 is provided over the first pixel portion 714, the spacer material 779 may be regularly provided in a region other than the opening 705 of each pixel 754 (see FIG. 26C). Note that the opening 705 is a region where the light-emitting element emits light, and the region excluding the opening 705 is a region where an insulating layer functioning as a bank (partition wall) is provided.

次に、上記構成を有する表示装置(図25、26参照)の詳しい断面構造について、図面を参照して説明する。なお第1の画素部714と第2の画素部715には、アクティブマトリクス型とパッシブマトリクス型の2つのタイプのどちらを採用してもよい。その組み合わせには上述したように4通りあり、以下には、第1の画素部714と第2の画素部715が共にアクティブマトリクス型の場合(図27参照)の断面構造について説明する。 Next, a detailed cross-sectional structure of the display device having the above configuration (see FIGS. 25 and 26) will be described with reference to the drawings. Note that the first pixel portion 714 and the second pixel portion 715 may employ either an active matrix type or a passive matrix type. There are four combinations as described above, and a cross-sectional structure in the case where both the first pixel portion 714 and the second pixel portion 715 are active matrix types (see FIG. 27) will be described below.

なお、図25と、図26、27において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。 In FIG. 25 and FIGS. 26 and 27, the same reference numerals are used in common in different drawings, and the description of the portions using the same reference numerals is omitted below.

まず、第1の画素部714と第2の画素部715が共にアクティブマトリクス型の場合の断面構造について説明する(図27参照)。第1の基板711の一方の面上には、第1の画素部714と駆動回路部725が設けられている。第1の画素部714は、第1の発光素子722と、駆動用トランジスタ721を有する。駆動回路部725は、素子群726を有する。第2の基板712の一方の面上には、第2の画素部715と機能回路部785が設けられている。第2の画素部715は、第2の発光素子724と、駆動用トランジスタ723を有する。機能回路部785は、素子群727を有する。 First, a cross-sectional structure in the case where both the first pixel portion 714 and the second pixel portion 715 are active matrix types will be described (see FIG. 27). A first pixel portion 714 and a driver circuit portion 725 are provided on one surface of the first substrate 711. The first pixel portion 714 includes a first light emitting element 722 and a driving transistor 721. The driver circuit portion 725 includes an element group 726. A second pixel portion 715 and a functional circuit portion 785 are provided on one surface of the second substrate 712. The second pixel portion 715 includes a second light emitting element 724 and a driving transistor 723. The functional circuit portion 785 includes an element group 727.

上記構成において、第1の画素部714が含む第1の発光素子722と、第2の画素部715が含む第2の発光素子724は、両方とも、下面出射を行う。第1の基板711の他方の面には、第1の画素部714を用いた第1の表示面が設けられ、第2の基板712の他方の面には、第2の画素部715を用いた第2の表示面が設けられている。 In the above structure, the first light-emitting element 722 included in the first pixel portion 714 and the second light-emitting element 724 included in the second pixel portion 715 both perform bottom emission. A first display surface using the first pixel portion 714 is provided on the other surface of the first substrate 711, and the second pixel portion 715 is used for the other surface of the second substrate 712. A second display surface is provided.

また、上記構成では、第1の発光素子722を覆うようにバリア層683が設けられており、第2の発光素子624を覆うようにバリア層684が設けられている。 In the above structure, the barrier layer 683 is provided so as to cover the first light-emitting element 722, and the barrier layer 684 is provided so as to cover the second light-emitting element 624.

また、第1の基板711の一方の面上には接続用導電層746が設けられており、第2の基板712の一方の面上には接続用導電層747が設けられている。接続用導電層746と接続用導電層747は、導電性スペーサ材748を介して電気的に接続する。第1の画素部714と駆動回路部725には、接続フィルム717を介して、各種信号や電源電位が供給される。第2の画素部715と機能回路部785には、接続用導電層746と、導電性スペーサ材748と、第2の接続用導電層747と、接続フィルム717を介して、各種信号や電源電位が供給される。 In addition, a connection conductive layer 746 is provided on one surface of the first substrate 711, and a connection conductive layer 747 is provided on one surface of the second substrate 712. The connection conductive layer 746 and the connection conductive layer 747 are electrically connected through a conductive spacer material 748. Various signals and a power supply potential are supplied to the first pixel portion 714 and the drive circuit portion 725 through the connection film 717. In the second pixel portion 715 and the functional circuit portion 785, various signals and power supply potentials are connected through the connection conductive layer 746, the conductive spacer material 748, the second connection conductive layer 747, and the connection film 717. Is supplied.

また、上記構成では、第1の基板711と第2の基板712の間に、封止樹脂層775が設けられている。封止樹脂層775を設けることにより、第1の発光素子722と第2の発光素子724の劣化を防止することができる。また、第1の発光素子722と第2の発光素子724のショートを防止することができる。 In the above structure, the sealing resin layer 775 is provided between the first substrate 711 and the second substrate 712. By providing the sealing resin layer 775, deterioration of the first light-emitting element 722 and the second light-emitting element 724 can be prevented. In addition, a short circuit between the first light-emitting element 722 and the second light-emitting element 724 can be prevented.

また、上記構成では、第1の基板711と第2の基板712の間にスペーサ材779が設けられている。スペーサ材779を設けることにより、第1の基板711と第2の基板712の間の間隔を均一に保つことができる。
(実施の形態7)
In the above structure, the spacer material 779 is provided between the first substrate 711 and the second substrate 712. By providing the spacer material 779, the distance between the first substrate 711 and the second substrate 712 can be kept uniform.
(Embodiment 7)

本発明の表示装置は、機能回路部285を有することを特徴とする。以下には、機能回路部285の構成例について、図面を参照して説明する。 The display device of the present invention includes a functional circuit portion 285. Below, the structural example of the functional circuit part 285 is demonstrated with reference to drawings.

第1の構成の機能回路部285は、SRAM(Static Random Access Memory)やDRAM(Dynamic Random Access Memory)といった揮発性メモリにより構成されるメモリ回路131、133、中央処理回路132、信号の一時的な保存やフォーマット変換を行うインターフェイス回路134、システムバス135を有する(図28参照)。外部装置から供給される各種の信号は、インターフェイス回路134やシステムバス135を介して、中央処理回路132に入力される。中央処理回路132は、画像データの処理を行ったり、ロジック回路の制御信号をメモリ回路131におくったりする。メモリ回路131は、中央処理回路132から供給されたデータを一時的に格納する。また、中央処理回路132は、処理が終了した画像データをメモリ回路133におくり、メモリ回路133は供給されたデータを格納する。メモリ回路133に格納された画像データは、駆動回路を介して、各画素部に供給される。 The functional circuit unit 285 having the first configuration includes memory circuits 131 and 133, a central processing circuit 132, and a temporary processing circuit for signals including volatile memories such as SRAM (Static Random Access Memory) and DRAM (Dynamic Random Access Memory). It has an interface circuit 134 that performs storage and format conversion, and a system bus 135 (see FIG. 28). Various signals supplied from an external device are input to the central processing circuit 132 via the interface circuit 134 and the system bus 135. The central processing circuit 132 processes image data and sends a control signal for the logic circuit to the memory circuit 131. The memory circuit 131 temporarily stores the data supplied from the central processing circuit 132. Further, the central processing circuit 132 sends the processed image data to the memory circuit 133, and the memory circuit 133 stores the supplied data. The image data stored in the memory circuit 133 is supplied to each pixel unit via the drive circuit.

第2の構成の機能回路部285は、各回路の動作タイミングを決定するクロック信号、クロックバック信号を生成するタイミング信号生成回路136、圧縮符号化された信号の変換や画像の補間等の画像処理を行うフォーマット変換回路137、フォーマット変換された画像データを格納するフレームメモリ回路138を有する(図29参照)。フレームメモリ回路138に格納された画像データは、駆動回路を介して、各画素部に供給される。 The functional circuit unit 285 having the second configuration includes a clock signal that determines the operation timing of each circuit, a timing signal generation circuit 136 that generates a clock back signal, image processing such as conversion of a compression-coded signal and image interpolation. A format conversion circuit 137 for performing the format conversion and a frame memory circuit 138 for storing the format-converted image data (see FIG. 29). The image data stored in the frame memory circuit 138 is supplied to each pixel unit via the drive circuit.

第3の構成の機能回路部285は、メモリ回路133、プログラムデータや画像データが格納されるメモリ回路139、画像処理回路140、メモリ回路131、中央処理回路132、インターフェイス回路134及びシステムバス135を有する(図30参照)。メモリ回路139に格納されているデータは、中央処理回路132によって、メモリ回路131との間で随時読み出しと書き込みの処理が行われて処理される。画像処理回路140は、画像データにリサイズ等の変換を行い、変換された画像データはメモリ回路133に格納される。メモリ回路133に格納された画像データは、駆動回路を介して、各画素部に供給される。 The functional circuit unit 285 having the third configuration includes a memory circuit 133, a memory circuit 139 that stores program data and image data, an image processing circuit 140, a memory circuit 131, a central processing circuit 132, an interface circuit 134, and a system bus 135. (See FIG. 30). The data stored in the memory circuit 139 is processed by the central processing circuit 132 by performing reading and writing processes with the memory circuit 131 as needed. The image processing circuit 140 performs conversion such as resizing on the image data, and the converted image data is stored in the memory circuit 133. The image data stored in the memory circuit 133 is supplied to each pixel unit via the drive circuit.

機能回路部285が含む各回路は、半導体層を活性層としたトランジスタにより構成される。各回路は、高速動作が要求されるため、好ましくは、結晶質半導体層を活性層としたトランジスタを用いるとよい。機能回路部285の構成は、上記に限定されず、レジスタ回路、デコーダ回路、カウンタ回路、分周回路、デジタル信号処理専用プロセッサ回路(DSP、Digital Signal Processor)等から選択された一種又は複数種を含んでいてもよい。結晶質半導体層を活性層としたトランジスタを用いると、絶縁表面上に様々な回路群を作り込むモノリシック化が実現される。このようなパネルは、接続するIC等の周辺回路を少なくすることができる。機能回路部285として、様々な回路を同一基板上に作り込んで作製されたシステムオンパネルは、小型化、軽量化、薄型化が実現される。
(実施の形態8)
Each circuit included in the functional circuit portion 285 includes a transistor having a semiconductor layer as an active layer. Since each circuit is required to operate at high speed, a transistor having a crystalline semiconductor layer as an active layer is preferably used. The configuration of the functional circuit unit 285 is not limited to the above, and one or more types selected from a register circuit, a decoder circuit, a counter circuit, a frequency divider circuit, a digital signal processing dedicated processor circuit (DSP, Digital Signal Processor), and the like are used. May be included. When a transistor having a crystalline semiconductor layer as an active layer is used, monolithic formation in which various circuit groups are formed on an insulating surface is realized. Such a panel can reduce the number of peripheral circuits such as ICs to be connected. A system-on-panel manufactured by building various circuits on the same substrate as the functional circuit portion 285 can be reduced in size, weight, and thickness.
(Embodiment 8)

本発明の表示装置の構成について、図面を参照して説明する。本発明の表示装置は、第1の画素部514、第2の画素部515、コントローラ回路26、電源回路27、中央処理回路28を有する(図12(A)参照)。 The structure of the display device of the present invention will be described with reference to the drawings. The display device of the present invention includes a first pixel portion 514, a second pixel portion 515, a controller circuit 26, a power supply circuit 27, and a central processing circuit 28 (see FIG. 12A).

中央処理回路28は、クロック信号等の同期信号や映像信号をコントローラ回路26に供給する。電源回路27は、第1の画素部514と第2の画素部515に電源電位を供給する。コントローラ回路26は、中央処理回路28から供給される信号に基づき、クロック信号、クロック反転信号、スタートパルス信号及びラッチ信号の生成、映像信号の変換を行う。映像信号の変換とは、例えば、アナログの映像信号を、時間階調用の映像信号に変換することを指す。コントローラ回路26は、第1の画素部514と第2の画素部515に、生成した各信号や変換した映像信号を供給する。なお、コントローラ回路26が各画素部に対して供給する信号を総称して制御信号と呼ぶことがある。 The central processing circuit 28 supplies a synchronization signal such as a clock signal and a video signal to the controller circuit 26. The power supply circuit 27 supplies a power supply potential to the first pixel portion 514 and the second pixel portion 515. The controller circuit 26 generates a clock signal, a clock inversion signal, a start pulse signal and a latch signal, and converts a video signal based on the signal supplied from the central processing circuit 28. The conversion of the video signal refers to, for example, converting an analog video signal into a video signal for time gradation. The controller circuit 26 supplies the generated signals and converted video signals to the first pixel portion 514 and the second pixel portion 515. Note that signals supplied from the controller circuit 26 to the pixel units may be collectively referred to as control signals.

次に、第1の画素部514、第2の画素部515、コントローラ回路26、電源回路27、中央処理回路28、切り換え回路29を有する場合について説明する(図12(B)〜(D)参照)。 Next, the case where the first pixel portion 514, the second pixel portion 515, the controller circuit 26, the power supply circuit 27, the central processing circuit 28, and the switching circuit 29 are provided will be described (see FIGS. 12B to 12D). ).

まず、2つの画素部のうち一方を選択する場合の動作について説明する。中央処理回路28は、2つの画素部のうち一方を選択する画素部選択信号を切り換え回路29に出力する。コントローラ回路26は、切り換え回路29に出力された画素部選択信号に基づき、第1の画素部514と第2の画素部515の一方に制御信号を出力し、他方には制御信号を出力しない。また、電源回路27も、切り換え回路29に出力された画素部選択信号に基づき、第1の画素部514と第2の画素部515の一方に電源電位を供給し、他方には電源電位を供給しない。つまり、第1の画素部514と第2の画素部515は、一方は、コントローラ回路26から制御信号が供給され、なお且つ電源回路27から電源電位が供給される状態(動作状態ともよぶ)となり、他方は、コントローラ回路26から制御信号が供給されず、なお且つ電源回路27から電源電位が供給されない状態(スタンバイ状態とよぶ)となる(図12(B)(C)参照)。 First, an operation when one of the two pixel portions is selected will be described. The central processing circuit 28 outputs a pixel unit selection signal for selecting one of the two pixel units to the switching circuit 29. Based on the pixel portion selection signal output to the switching circuit 29, the controller circuit 26 outputs a control signal to one of the first pixel portion 514 and the second pixel portion 515 and does not output a control signal to the other. The power supply circuit 27 also supplies a power supply potential to one of the first pixel portion 514 and the second pixel portion 515 based on the pixel portion selection signal output to the switching circuit 29, and supplies the power supply potential to the other. do not do. That is, one of the first pixel portion 514 and the second pixel portion 515 is in a state in which a control signal is supplied from the controller circuit 26 and a power supply potential is supplied from the power supply circuit 27 (also referred to as an operation state). On the other hand, the control signal is not supplied from the controller circuit 26 and the power supply potential is not supplied from the power supply circuit 27 (referred to as a standby state) (see FIGS. 12B and 12C).

次に、2つの画素部の両方を選択する場合の動作について説明する。中央処理回路28は、2つの画素部を選択する画素部選択信号を切り換え回路29に出力する。そして、コントローラ回路26は2つの画素部に制御信号を出力し、電源回路27も2つの画素部に電源電位を供給する(図12(D)参照)。つまり、2つの画素部は、動作状態となる。 Next, an operation when both of the two pixel portions are selected will be described. The central processing circuit 28 outputs a pixel part selection signal for selecting two pixel parts to the switching circuit 29. The controller circuit 26 outputs a control signal to the two pixel portions, and the power supply circuit 27 also supplies a power supply potential to the two pixel portions (see FIG. 12D). That is, the two pixel portions are in an operating state.

なお、コントローラ回路26、電源回路27、中央処理回路28、切り換え回路29の各回路は、プリント基板上にICチップとして設けられるが、可能であれば、画素部が設けられた基板上の素子を用いて画素部と一体形成したり、画素部が設けられた基板上にICチップとしてCOG方式により貼り付けたりするとよい。 Note that each circuit of the controller circuit 26, the power supply circuit 27, the central processing circuit 28, and the switching circuit 29 is provided as an IC chip on the printed board, but if possible, an element on the board on which the pixel portion is provided is provided. It may be formed integrally with the pixel portion, or may be attached as an IC chip by a COG method on a substrate provided with the pixel portion.

上記の構成によると、第1の画素部514と第2の画素部515とで、コントローラ回路26、電源回路27を共有するため、ICチップの個数を減らすことができ、小型化、薄型化、軽量化、低価格化を実現することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態9)
According to the above configuration, since the first pixel portion 514 and the second pixel portion 515 share the controller circuit 26 and the power supply circuit 27, the number of IC chips can be reduced, and the size and thickness can be reduced. Light weight and low price can be realized. This embodiment mode can be freely combined with the above embodiment modes.
(Embodiment 9)

本発明の表示装置は、2つの画素部を有することを特徴とする。また、2つの画素部において、コントローラ回路と電源回路を共有することを特徴とする。以下には、画素部の構成例であって、代表的な4つの構成について、図面を参照して説明する。 The display device of the present invention has two pixel portions. The two pixel portions share a controller circuit and a power supply circuit. The following is a configuration example of the pixel portion, and four typical configurations will be described with reference to the drawings.

まず、1つの画素54内に発光素子57と2つのトランジスタを含むアクティブマトリクス型の構成(2つのTFTを含む画素)について説明する(図13参照)。 First, an active matrix structure (a pixel including two TFTs) including a light emitting element 57 and two transistors in one pixel 54 will be described (see FIG. 13).

画素部53は、複数のソース線S1〜Sx(xは自然数)と、複数のゲート線G1〜Gy(yは自然数)と、複数の電源線V1〜Vxと、複数の電源線Va1〜Vayと、複数の画素54を有する。画素部53の周囲には、コントローラ回路26、電源回路27、ソースドライバ51、ゲートドライバ52が設けられる。 The pixel unit 53 includes a plurality of source lines S1 to Sx (x is a natural number), a plurality of gate lines G1 to Gy (y is a natural number), a plurality of power supply lines V1 to Vx, and a plurality of power supply lines Va1 to Vay. And a plurality of pixels 54. Around the pixel portion 53, a controller circuit 26, a power supply circuit 27, a source driver 51, and a gate driver 52 are provided.

コントローラ回路26は、ソースドライバ51やゲートドライバ52に各種の信号を供給する。電源回路27は、複数の電源線V1〜Vxと複数の電源線Va1〜Vayを介して、画素部53に電源電位を供給する。ソースドライバ51は、複数のソース線S1〜Sxを介して、各画素54にビデオ信号を供給する。ゲートドライバ52は、複数のゲート線G1〜Gyを介して、各画素54にゲート選択信号を供給する。 The controller circuit 26 supplies various signals to the source driver 51 and the gate driver 52. The power supply circuit 27 supplies a power supply potential to the pixel portion 53 through the plurality of power supply lines V1 to Vx and the plurality of power supply lines Va1 to Vay. The source driver 51 supplies a video signal to each pixel 54 via a plurality of source lines S1 to Sx. The gate driver 52 supplies a gate selection signal to each pixel 54 via a plurality of gate lines G1 to Gy.

画素54は、画素54に対するビデオ信号の入力を制御するスイッチング用トランジスタ55(第1のトランジスタとよぶことがある)、発光素子57の両電極間に流れる電流値を制御する駆動用トランジスタ56(第2のトランジスタとよぶことがある)、駆動用トランジスタ56のゲート・ソース間電圧を保持する容量素子58、発光素子57を有する。なお、容量素子58は、駆動用トランジスタ56のゲート・ソース間電圧を保持するために設けられており、駆動用トランジスタ56のゲート容量や寄生容量により保持することができる場合、容量素子58は設けなくてもよい。 The pixel 54 includes a switching transistor 55 that controls input of a video signal to the pixel 54 (sometimes referred to as a first transistor) and a driving transistor 56 that controls a current value flowing between both electrodes of the light emitting element 57 (first transistor). 2, and includes a capacitor 58 and a light-emitting element 57 that hold the gate-source voltage of the driving transistor 56. Note that the capacitor 58 is provided to hold the gate-source voltage of the driving transistor 56. When the capacitor 58 can be held by the gate capacitance or parasitic capacitance of the driving transistor 56, the capacitor 58 is provided. It does not have to be.

次に、1つの画素54内に発光素子57と3つのトランジスタを含むアクティブマトリクス型の構成(3つのTFTを含む画素)について説明する(図14参照)。 Next, an active matrix structure (a pixel including three TFTs) including the light emitting element 57 and three transistors in one pixel 54 will be described (see FIG. 14).

この構成は、上記の構成(図13参照)における容量素子58を削除し、複数のゲート線R1〜Ryと、ゲートドライバ59と、消去用トランジスタ60を追加した構成である。コントローラ回路26は、ゲートドライバ59に接続する。また、ゲートドライバ59は、複数のゲート線R1〜Ryを介して、画素部53にゲート選択信号を供給する。 In this configuration, the capacitive element 58 in the above configuration (see FIG. 13) is deleted, and a plurality of gate lines R1 to Ry, a gate driver 59, and an erasing transistor 60 are added. The controller circuit 26 is connected to the gate driver 59. Further, the gate driver 59 supplies a gate selection signal to the pixel portion 53 through the plurality of gate lines R1 to Ry.

消去用トランジスタ60(第3のトランジスタとよぶことがある)は、駆動用トランジスタ56のオン状態とオフ状態を制御するトランジスタである。発光素子57の発光は、駆動用トランジスタ56のオン状態とオフ状態に依存することから、消去用トランジスタ60の配置により、強制的に発光素子57に電流が流れない状態を作ることができる。そのため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時または直後に点灯期間を開始することができる。従って、デューティ比が向上し、動画の表示を良好に行うことができる。なお、この構成では駆動用トランジスタ56のゲート・ソース間電圧を保持する容量として、駆動用トランジスタ56のゲート容量を用いているため、容量素子を明示していない。しかしながら、必要があれば、容量素子を明示的に設けてもよい。 The erasing transistor 60 (sometimes referred to as a third transistor) is a transistor that controls the on state and the off state of the driving transistor 56. Since the light emission of the light emitting element 57 depends on the on state and the off state of the driving transistor 56, a state in which no current flows through the light emitting element 57 can be created by arranging the erasing transistor 60. Therefore, the lighting period can be started at the same time as or immediately after the start of the writing period without waiting for signal writing to all the pixels. Therefore, the duty ratio is improved and the moving image can be displayed satisfactorily. In this configuration, since the gate capacitance of the driving transistor 56 is used as a capacitance for holding the gate-source voltage of the driving transistor 56, the capacitive element is not clearly shown. However, if necessary, a capacitive element may be explicitly provided.

続いて、1つの画素54内に発光素子57と4つのトランジスタを含むアクティブマトリクス型の構成(4つのTFTを含む画素)について説明する(図15参照)。 Next, an active matrix structure (a pixel including four TFTs) including the light emitting element 57 and four transistors in one pixel 54 will be described (see FIG. 15).

この構成は、上記の構成(図14参照)における駆動用トランジスタ56を削除し、複数の電源線P1〜Pxと、駆動用トランジスタ61と、電流制御用トランジスタ62を追加した構成である。電源回路27は、複数の電源線P1〜Pxを介して、画素部53に電源電位を供給する。 In this configuration, the driving transistor 56 in the above configuration (see FIG. 14) is deleted, and a plurality of power supply lines P1 to Px, a driving transistor 61, and a current control transistor 62 are added. The power supply circuit 27 supplies a power supply potential to the pixel unit 53 via a plurality of power supply lines P1 to Px.

駆動用トランジスタ61は、そのゲート電極を一定の電位に保持した電源線Pm(1≦m≦x、mは自然数)に接続させることにより、当該ゲート電極の電位を固定にして、飽和領域で動作させる。また、駆動用トランジスタ61と直列に接続し、線形領域で動作する電流制御用トランジスタ62のゲート電極には、スイッチング用トランジスタ55を介して、画素の点灯または非点灯の情報を伝えるビデオ信号が入力される。線形領域で動作する電流制御用トランジスタ62のソースドレイン間電圧の値は小さいため、電流制御用トランジスタ62のゲート・ソース間電圧のわずかな変動は、発光素子57に流れる電流値には影響をおよぼさない。従って、発光素子57に流れる電流値は、飽和領域で動作する駆動用トランジスタ61により決定される。なお、この構成では駆動用トランジスタ56のゲート・ソース間電圧を保持する容量として、駆動用トランジスタ56のゲート容量を用いているため、容量素子を明示していない。しかしながら、必要があれば、容量素子を明示的に設けてもよい。 The driving transistor 61 operates in a saturation region by fixing the potential of the gate electrode by connecting the power supply line Pm (1 ≦ m ≦ x, where m is a natural number) holding the gate electrode at a constant potential. Let In addition, a video signal that conveys information of lighting or non-lighting of the pixel is input to the gate electrode of the current controlling transistor 62 that is connected in series with the driving transistor 61 and operates in a linear region via the switching transistor 55. Is done. Since the value of the source-drain voltage of the current control transistor 62 operating in the linear region is small, a slight variation in the gate-source voltage of the current control transistor 62 will affect the value of the current flowing through the light emitting element 57. Don't call it. Accordingly, the value of the current flowing through the light emitting element 57 is determined by the driving transistor 61 operating in the saturation region. In this configuration, since the gate capacitance of the driving transistor 56 is used as a capacitance for holding the gate-source voltage of the driving transistor 56, the capacitive element is not clearly shown. However, if necessary, a capacitive element may be explicitly provided.

なお、スイッチング用トランジスタ55、駆動用トランジスタ56、消去用トランジスタ60、駆動用トランジスタ61及び電流制御用トランジスタ62の導電型は特に制約されない。Nチャネル型、Pチャネル型のどちらの導電型でもよい。 The conductivity types of the switching transistor 55, the driving transistor 56, the erasing transistor 60, the driving transistor 61, and the current control transistor 62 are not particularly limited. Either N channel type or P channel type may be used.

次に、1つの画素54内に発光素子57を含むパッシブマトリクス型の構成について説明する(図16参照)。 Next, a passive matrix structure including the light-emitting element 57 in one pixel 54 will be described (see FIG. 16).

画素部53は、複数のソース線S1〜Sx(xは自然数)と、複数のゲート線G1〜Gy(yは自然数)と複数の画素54を有する。複数の画素54の各々は、発光素子57を有する。発光素子57が含む一対の導電層のうち、一方はソース線Sm(1≦m≦x)を構成する導電層であり、他方はゲート線Gn(1≦n≦y)を構成する導電層である。 The pixel portion 53 includes a plurality of source lines S1 to Sx (x is a natural number), a plurality of gate lines G1 to Gy (y is a natural number), and a plurality of pixels 54. Each of the plurality of pixels 54 includes a light emitting element 57. Of the pair of conductive layers included in the light emitting element 57, one is a conductive layer constituting the source line Sm (1 ≦ m ≦ x), and the other is a conductive layer constituting the gate line Gn (1 ≦ n ≦ y). is there.

画素部53の周囲には、コントローラ回路26、電源回路27、ソースドライバ51、ゲートドライバ52が設けられている。ソースドライバ51は、複数の定電流源63と複数のスイッチ64を有する。ゲートドライバ52は、複数のスイッチ65を有する。発光素子57の一方の電極は、スイッチ64を介して定電流源63に接続する。また、発光素子57の他方の電極は、スイッチ65を介して電源回路27に接続する。 Around the pixel portion 53, a controller circuit 26, a power supply circuit 27, a source driver 51, and a gate driver 52 are provided. The source driver 51 includes a plurality of constant current sources 63 and a plurality of switches 64. The gate driver 52 has a plurality of switches 65. One electrode of the light emitting element 57 is connected to the constant current source 63 via the switch 64. Further, the other electrode of the light emitting element 57 is connected to the power supply circuit 27 via the switch 65.

なお、上記のいずれの構成においても、画素部53は複数の画素54を有しており、カラー表示を行う場合、複数の画素54の各々は、赤に対応する画素、緑に対応する画素及び青に対応する画素のいずれかに相当する。画素の配置は、赤の画素、緑の画素、青の画素をストライプ状に配置したストライプ状、同一色の画素を斜めに配置したモザイク状、赤の画素、緑の画素、青の画素を三角形に配置したデルタ状のいずれかにするとよい。ストライプ状は、線、図形、文字等の情報データの表示に適しており、モザイク状やデルタ状は画像等の画像データの表示に適している。そこで、例えば、2つの画素部のうち、一方を情報データの表示、他方を画像データの表示というふうに、2つの画素部で表示するデータを使い分ける場合、情報データを表示する画素部は複数の画素をストライプ状に配置し、画像データを表示する画素部は複数の画素をモザイク状又はデルタ状に配置するとよい。 In any of the above configurations, the pixel portion 53 includes a plurality of pixels 54. When performing color display, each of the plurality of pixels 54 includes a pixel corresponding to red, a pixel corresponding to green, and It corresponds to one of the pixels corresponding to blue. Pixel arrangement is red, green, and blue with stripes arranged in stripes, mosaic with the same color pixels arranged diagonally, red pixels, green pixels, and blue pixels with triangles It may be any of the delta shapes arranged in The stripe shape is suitable for displaying information data such as lines, figures, and characters, and the mosaic shape and delta shape are suitable for displaying image data such as images. Therefore, for example, when using data to be displayed in the two pixel portions, such as displaying one of the two pixel portions and displaying the other image data, the other is displaying the image data. Pixels are arranged in a stripe pattern, and a pixel portion that displays image data may have a plurality of pixels arranged in a mosaic pattern or a delta pattern.

また、カラー表示を行う際には、通常、赤の画素、青の画素、緑の画素の3つを1組としたものをマトリクス状に設けるが、本発明はこの構成に制約されない。赤の画素、青の画素、緑の画素、白の画素の4つを1組としたものをマトリクス状に設けてもよい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態10)
Further, when performing color display, a set of three of red pixels, blue pixels, and green pixels is usually provided in a matrix, but the present invention is not limited to this configuration. A set of four pixels of a red pixel, a blue pixel, a green pixel, and a white pixel may be provided in a matrix. This embodiment mode can be freely combined with the above embodiment modes.
(Embodiment 10)

本発明の表示装置は、2つの画素部を有し、表裏の各々に表示面を有することを特徴とする。第1の画素部と第2の画素部の各々に供給するビデオ信号に制約はなく、アナログのビデオ信号、デジタルのビデオ信号のどちらを供給してもよい。このビデオ信号の供給の組み合わせには4通りあり、1つ目は第1の画素部と第2の画素部に共にアナログのビデオ信号を供給する場合、2つ目は第1の画素部にアナログのビデオ信号を供給し、第2の画素部にデジタルのビデオ信号を供給する場合、3つ目は第1の画素部にデジタルのビデオ信号を供給し、第2の画素部にアナログのビデオ信号を供給する場合、4つ目は第1の画素部と第2の画素部に共にデジタルのビデオ信号を供給する場合である。 The display device of the present invention has two pixel portions and has a display surface on each of the front and back sides. There are no restrictions on the video signal supplied to each of the first pixel portion and the second pixel portion, and either an analog video signal or a digital video signal may be supplied. There are four combinations of the video signal supply. The first is to supply an analog video signal to both the first pixel portion and the second pixel portion, and the second is an analog to the first pixel portion. When the video signal is supplied to the second pixel portion and the digital video signal is supplied to the second pixel portion, the third video signal is supplied to the first pixel portion and the analog video signal is supplied to the second pixel portion. In the fourth case, a digital video signal is supplied to both the first pixel portion and the second pixel portion.

上記の組み合わせのうち、例えば、動画や高精細な表示を主に行うメインの画素部にはデジタルのビデオ信号を供給してデジタル表示にし、文字情報や図形情報等の静止画の表示を主に行うサブの画素部にはアナログのビデオ信号を供給してアナログ表示にするとよい。アナログ表示を行う画素部は、信号の書き込み回数が少ないため、ソースドライバの消費電力を抑制することができる。また、書き込みの回数が少ないことから、ソースドライバの周波数に余裕をもたせて、ビデオ信号の書き込みを正確に行うことができる。 Of the above combinations, for example, the main pixel unit that mainly performs video and high-definition display is supplied with a digital video signal for digital display, and mainly displays still images such as character information and graphic information. An analog video signal may be supplied to the sub pixel portion to be used for analog display. Since the pixel portion that performs analog display has a small number of signal writings, power consumption of the source driver can be suppressed. In addition, since the number of times of writing is small, the video signal can be accurately written with a margin in the frequency of the source driver.

また、ビデオ信号は、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動と呼ばれ、発光素子に流れる電流が一定のものは定電流駆動と呼ばれる。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。 The video signal differs depending on whether the video signal uses voltage or current. That is, when the light emitting element emits light, a video signal input to the pixel includes a constant voltage signal and a constant current signal. A video signal having a constant voltage includes a constant voltage applied to the light emitting element and a constant current flowing through the light emitting element. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is called constant voltage driving, and a constant current flowing through the light emitting element is called constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element.

各画素部に供給するビデオ信号は、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、この組み合わせは4通りある。1つ目は第1の画素部と第2の画素部に共に電圧のビデオ信号を供給する場合、2つ目は第1の画素部に電圧のビデオ信号を供給し、第2の画素部に電流のビデオ信号を供給する場合、3つ目は第1の画素部に電流のビデオ信号を供給し、第2の画素部に電圧のビデオ信号を供給する場合、4つ目は第1の画素部と第2の画素部に共に電流のビデオ信号を供給する場合である。 The video signal supplied to each pixel portion may be either a voltage video signal or a current video signal, and there are four combinations. The first is to supply a video signal of voltage to both the first pixel portion and the second pixel portion, and the second is to supply a video signal of voltage to the first pixel portion and to the second pixel portion. When supplying a video signal of current, the third supplies a video signal of current to the first pixel portion, and when supplying a video signal of voltage to the second pixel portion, the fourth is the first pixel. This is a case where a video signal of a current is supplied to both the pixel portion and the second pixel portion.

また、各画素部は、定電圧駆動、定電流駆動のどちらを用いてもよく、この組み合わせは4通りある。1つ目は第1の画素部と第2の画素部は共に定電圧駆動を行う場合、2つ目は第1の画素部は定電圧駆動を行い、第2の画素部は定電流駆動を行う場合、3つ目は第1の画素部は定電流駆動を行い、第2の画素部は定電圧駆動を行う場合、4つ目は第1の画素部と第2の画素部は共に定電流駆動を行う場合である。 Each pixel portion may use either constant voltage driving or constant current driving, and there are four combinations. First, when both the first pixel unit and the second pixel unit perform constant voltage driving, the second pixel unit performs constant voltage driving, and the second pixel unit performs constant current driving. In the third case, the first pixel unit performs constant current driving, and the second pixel unit performs constant voltage driving. In the fourth case, both the first pixel unit and the second pixel unit are constant. This is a case where current driving is performed.

また、第1の画素部と第2の画素部の各々は、複数の画素を有しているが、各画素部が含む画素数は同じである必要はなく、各画素部で画素数を変えてもよい。また、各画素部が含む画素ピッチは同じである必要はなく、各画素部で画素ピッチを変えてもよい。また、各画素部の表示面積は同じである必要はなく、各画素部で表示面積を変えてもよい。また、各画素部が表示する映像の階調数は同じである必要はなく、各画素部で表示する階調数を変えてもよい。 Each of the first pixel portion and the second pixel portion includes a plurality of pixels, but the number of pixels included in each pixel portion is not necessarily the same, and the number of pixels is changed in each pixel portion. May be. Further, the pixel pitch included in each pixel portion does not need to be the same, and the pixel pitch may be changed in each pixel portion. Further, the display area of each pixel portion does not need to be the same, and the display area may be changed in each pixel portion. In addition, the number of gradations of the image displayed by each pixel unit does not have to be the same, and the number of gradations displayed by each pixel unit may be changed.

また、本発明の表示装置は、発光素子を有するが、発光素子が含む電界発光層に用いる材料、カラーフィルタの有無、色変換層の有無に従い、画素部は、カラー表示又はモノクロ表示を行う。 The display device of the present invention includes a light-emitting element, and the pixel portion performs color display or monochrome display depending on a material used for an electroluminescent layer included in the light-emitting element, presence or absence of a color filter, and presence or absence of a color conversion layer.

まず、発光素子から発せられる光が、赤色、緑色又は青色の場合、画素部はカラー表示を行う。発光素子から発せられる光が白色であり、カラーフィルタが設けられている場合、画素部はカラー表示を行う。発光素子から発せられる光が白色であり、カラーフィルタが設けられていない場合、画素部はモノクロ表示を行う。発光素子から発せられる光が青色であり、色変換層が設けられている場合、画素部はカラー表示を行う。発光素子から発せられる光が青色であり、色変換層が設けられていない場合、画素部はモノクロ表示を行う。発光素子が赤色、緑色等のある1つの色の光を発する場合、画素部はモノクロ表示を行う。 First, when light emitted from the light emitting element is red, green, or blue, the pixel portion performs color display. When light emitted from the light-emitting element is white and a color filter is provided, the pixel portion performs color display. When light emitted from the light-emitting element is white and no color filter is provided, the pixel portion performs monochrome display. When light emitted from the light-emitting element is blue and a color conversion layer is provided, the pixel portion performs color display. When the light emitted from the light emitting element is blue and the color conversion layer is not provided, the pixel portion performs monochrome display. When the light emitting element emits light of one color such as red or green, the pixel portion performs monochrome display.

発光素子から発せられる光が、赤色、緑色又は青色の場合、光学フィルムを用いる必要がないため、光の利用効率の向上を実現する。また、発光素子から発せられる光が白色又は青色の場合、電界発光層を塗り分ける必要がないため、歩留まりの向上を実現する。また、カラーフィルタ又は色変換層を設ける場合、色純度やコントラストの向上を実現する。 When the light emitted from the light emitting element is red, green, or blue, it is not necessary to use an optical film, so that the light use efficiency is improved. In addition, when the light emitted from the light emitting element is white or blue, it is not necessary to separately coat the electroluminescent layer, so that the yield is improved. Further, when a color filter or a color conversion layer is provided, color purity and contrast are improved.

発光素子は、電界発光層が複数の層からなる積層型、電界発光層が一つの層からなる単層型、電界発光層が複数の層からなるがその境界が明確ではない混合型のいずれでもよい。また、発光素子の積層構造には、下から陽極に相当する第1の導電層、当該第1の導電層上に電界発光層、当該電界発光層上に陰極に相当する第2の導電層を積層する順積み構造、下から陰極に相当する第1の導電層、当該第1の導電層上に電界発光層、当該電界発光層上に陽極に相当する第2の導電層を積層する逆積み構造があるが、発光素子を駆動するトランジスタの導電型や、発光素子に流れる電流の向きに従って、適切な構造を選択するとよい。電界発光層は有機材料(低分子、高分子、中分子)、無機材料、シングレット材料、トリプレット材料、又は上記の4つの材料から選択された一つ又は複数を組み合わせた材料のいずれを用いてもよい。発光素子から発せられる光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれ、一方又は両方を用いる。発光素子は、広視野角、バックライトを必要としないことによる薄型化、軽量化を実現し、また応答速度が速いために動画の表示に適する。上記のような利点を有する発光素子を用いることにより、高機能化と高付加価値化を実現した表示装置を提供することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
(実施の形態11)
The light emitting element may be any of a laminated type in which the electroluminescent layer is composed of a plurality of layers, a single layer type in which the electroluminescent layer is composed of one layer, and a mixed type in which the electroluminescent layer is composed of a plurality of layers but the boundary is not clear Good. The stacked structure of the light emitting element includes a first conductive layer corresponding to the anode from the bottom, an electroluminescent layer on the first conductive layer, and a second conductive layer corresponding to the cathode on the electroluminescent layer. Laminated stacking structure, a first conductive layer corresponding to the cathode from the bottom, an electroluminescent layer on the first conductive layer, and a reverse stacked structure in which the second conductive layer corresponding to the anode is stacked on the electroluminescent layer Although there is a structure, an appropriate structure may be selected in accordance with the conductivity type of the transistor that drives the light-emitting element and the direction of current flowing in the light-emitting element. The electroluminescent layer may be any of an organic material (low molecule, polymer, medium molecule), an inorganic material, a singlet material, a triplet material, or a material combining one or more selected from the above four materials. Good. Light emitted from the light-emitting element includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state, and one or both of them are used. . The light emitting element is suitable for displaying moving images because of its wide viewing angle, thinning and lightening by not requiring a backlight, and high response speed. By using a light-emitting element having the above-described advantages, a display device with high functionality and high added value can be provided. This embodiment mode can be freely combined with the above embodiment modes.
(Embodiment 11)

本発明の表示装置を用いた電子機器について、図面を参照して説明する。電子機器は、筐体800、筐体805、筐体806、パネル801、操作ボタン802、プリント基板803、プリント基板807、バッテリー804、接続フィルム808、接続フィルム809を含む(図17参照)。パネル801は、表裏に画素部を有しており、各画素部は、接続フィルム808又は接続フィルム809を介してプリント基板807に接続する。プリント基板807には複数のICチップが実装されており、それらのICチップは、コントローラ、中央処理回路、メモリ、電源回路、画像処理回路、音声処理回路、送受信回路、時間検出回路、補正回路、温度検出回路、照度検出回路等から選択された1つ又は複数に相当する。パネル801、操作ボタン802、プリント基板803、807、バッテリー804、接続フィルム808、809は、筐体800、805、806の内部に収納され、パネル801が含む各画素部は、筐体800、806に設けられた開口窓から視認できるように配置されている。 Electronic devices using the display device of the present invention will be described with reference to the drawings. The electronic device includes a housing 800, a housing 805, a housing 806, a panel 801, operation buttons 802, a printed circuit board 803, a printed circuit board 807, a battery 804, a connection film 808, and a connection film 809 (see FIG. 17). The panel 801 has pixel portions on the front and back sides, and each pixel portion is connected to the printed circuit board 807 via a connection film 808 or a connection film 809. A plurality of IC chips are mounted on the printed circuit board 807, and these IC chips include a controller, a central processing circuit, a memory, a power supply circuit, an image processing circuit, an audio processing circuit, a transmission / reception circuit, a time detection circuit, a correction circuit, This corresponds to one or more selected from a temperature detection circuit, an illuminance detection circuit, and the like. The panel 801, the operation buttons 802, the printed circuit boards 803 and 807, the battery 804, and the connection films 808 and 809 are housed in the housings 800, 805, and 806, and each pixel portion included in the panel 801 includes the housings 800 and 806. It arrange | positions so that it can visually recognize from the opening window provided in.

なお、筐体800、805、806は、携帯電話装置の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について、図18、19を参照して説明する。 Note that the housings 800, 805, and 806 are examples of the appearance of a mobile phone device, and the electronic device according to this embodiment can be changed into various modes depending on functions and uses. . Therefore, an example of the aspect of the electronic device will be described below with reference to FIGS.

携帯電話装置は、パネル801、操作ボタン802、プリント基板803、807、バッテリー804、筐体806、表示面810、表示面811等を含む(図18(A)〜(C)参照)。開いた状態では表示面810を用いて(図18(A)参照)、折り畳んだ状態では表示面811を用いる(図18(C)参照)。本発明は、表示面810、表示面811を含む表示装置に適用することができる。 The cellular phone device includes a panel 801, operation buttons 802, printed circuit boards 803 and 807, a battery 804, a housing 806, a display surface 810, a display surface 811, and the like (see FIGS. 18A to 18C). The display surface 810 is used in the opened state (see FIG. 18A), and the display surface 811 is used in the folded state (see FIG. 18C). The present invention can be applied to a display device including the display surface 810 and the display surface 811.

携帯情報端末は、表示面9101、表示面9102、ボタン9103及び回転軸9104等を含む(図18(D)(E)参照)。携帯情報端末は、開いた状態では表示面9101を用いて、折り畳んだ状態では表示面9102を用いる。また、開いた状態と折り畳んだ状態の両方において、回転軸9104を用いて、筐体を回転させることで、表示面9101、表示面9102を兼用することができる。本発明は、表示面9101、表示面9102を含む表示装置に適用することができる。 The portable information terminal includes a display surface 9101, a display surface 9102, a button 9103, a rotation shaft 9104, and the like (see FIGS. 18D and 18E). The portable information terminal uses the display surface 9101 in the opened state and uses the display surface 9102 in the folded state. In both the opened state and the folded state, the display surface 9101 and the display surface 9102 can be shared by rotating the housing using the rotation shaft 9104. The present invention can be applied to a display device including the display surface 9101 and the display surface 9102.

デジタルビデオカメラは、表示面9301、表示面9302、表示面9303等を含む(図18(F)(G)参照)。本発明は、表示面9301、表示面9303を含む表示装置に適用することができる。 The digital video camera includes a display surface 9301, a display surface 9302, a display surface 9303, and the like (see FIGS. 18F and 18G). The present invention can be applied to a display device including a display surface 9301 and a display surface 9303.

デジタルカメラは、表示面9501、表示面9502及びレンズ9503等を含む(図19参照)。本発明は、表示面9501、9502を含む表示装置に適用することができる。デジタルカメラは、閉じた状態では表示面9501を用いて(図19(B)参照)、開いた状態では表示面9501、9502の一方又は両方を用いる(図19(C)参照)。開いた状態で、表示面9501、9502において同じ画像を表示すれば、撮影する人と撮影されている人の双方が、撮影画像の確認を同時に行うことができる(図19(C)参照)。また、表示面9501では水平反転表示を行って、表示面9502では通常表示を行ってもよい(図19(D)参照)。このように、表示面9501で水平反転表示を行うということは、撮影される人が鏡像画像を確認するということを意味する。つまり、撮影される人は普段鏡を用いて確認する自分の鏡像を確認することができるため、安心感を覚えることができ、さらに、鏡像画像を用いることで、その身だしなみを簡単に整えることができる。 The digital camera includes a display surface 9501, a display surface 9502, a lens 9503, and the like (see FIG. 19). The present invention can be applied to a display device including display surfaces 9501 and 9502. The digital camera uses the display surface 9501 in the closed state (see FIG. 19B) and uses one or both of the display surfaces 9501 and 9502 in the opened state (see FIG. 19C). If the same image is displayed on the display surfaces 9501 and 9502 in the opened state, both the person who takes the image and the person who is taking the image can check the taken image at the same time (see FIG. 19C). Alternatively, horizontal reverse display may be performed on the display surface 9501 and normal display may be performed on the display surface 9502 (see FIG. 19D). In this manner, performing horizontal reverse display on the display surface 9501 means that a person to be photographed confirms a mirror image. In other words, the photographed person can confirm his / her mirror image, which is usually confirmed using a mirror, so that he / she can feel reassured, and by using the mirror image, the appearance can be easily adjusted. it can.

本発明の表示装置が適用される電子機器は、上記に制約されず、一例として、テレビジョン装置(テレビ装置、テレビ受像装置、テレビ受像機、テレビジョンともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(携帯電話機、携帯電話ともよぶ)、携帯情報端末(PDA(Personal Digital Assistant)等)、携帯型ゲーム機、モニター、ノート型パソコン、タブレットPC、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも2枚有しており、発光素子が設けられた素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、2つの画素部を有しており、2つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。また、電子機器のうち、携帯電話装置、携帯情報端末、デジタルビデオカメラ及びデジタルカメラ等の携帯型の電子機器は、持ち運ぶために筐体が小型であり、筐体の内部の容積に制約がある。したがって、本発明の表示装置がもたらす小型化、薄型化という効果は有用な効果である。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 The electronic device to which the display device of the present invention is applied is not limited to the above, and as an example, a television device (also called a television device, a television receiver, a television receiver, or a television), a digital camera, a digital video camera, Mobile phone devices (also called mobile phones and mobile phones), personal digital assistants (PDA (Personal Digital Assistant), etc.), portable game machines, monitors, notebook computers, tablet PCs, car audio and other sound reproduction devices, home use Examples thereof include an image reproducing device provided with a recording medium such as a game machine. The display device of the present invention uses a plurality of element substrates provided with a pixel portion including a light-emitting element, and one element substrate among the plurality of element substrates is a sealing substrate of another element substrate. It is also characterized by serving. Rather than providing a sealing substrate corresponding to each of a plurality of element substrates, one element substrate also serves as a sealing substrate for another element substrate, thereby reducing the size, thickness and weight. Realize. In addition, the display device of the present invention includes at least two element substrates provided with light emitting elements, and the element substrates provided with the light emitting elements are arranged so as to face each other. Is provided on both sides. With the above characteristics, high added value can be realized. The display device of the present invention includes two pixel portions, and the two pixel portions share a controller circuit and a power supply circuit. With the above features, it is possible to achieve downsizing, weight reduction, and price reduction. Among electronic devices, portable electronic devices such as a mobile phone device, a portable information terminal, a digital video camera, and a digital camera have a small casing for carrying, and there are restrictions on the volume inside the casing. . Therefore, the effect of reduction in size and thickness provided by the display device of the present invention is a useful effect. This embodiment mode can be freely combined with the above embodiment modes.

また、上記とは異なる携帯電話装置は、パネル8010、操作ボタン8020、プリント基板8030、8070、バッテリー8040、筐体8060、表示面8100、表示面8110等を含む(図31(A)〜(C)参照)。表示面8100と表示面8110の面積は互いに異なる。本発明は、表示面8100と表示面8110を含む表示装置に適用することができる。 Further, a cellular phone device different from the above includes a panel 8010, operation buttons 8020, printed circuit boards 8030 and 8070, a battery 8040, a housing 8060, a display surface 8100, a display surface 8110, and the like (FIGS. 31A to 31C). )reference). The areas of the display surface 8100 and the display surface 8110 are different from each other. The present invention can be applied to a display device including the display surface 8100 and the display surface 8110.

また、上記とは異なる携帯情報端末は、表示面8101、表示面8102、ボタン8103及び回転軸8104等を含む(図31(D)(E)参照)。表示面8101と表示面8102の面積は互いに異なる。本発明は、表示面8101と表示面8102を含む表示装置に適用することができる。 A portable information terminal different from the above includes a display surface 8101, a display surface 8102, a button 8103, a rotation shaft 8104, and the like (see FIGS. 31D and 31E). The areas of the display surface 8101 and the display surface 8102 are different from each other. The present invention can be applied to a display device including the display surface 8101 and the display surface 8102.

また、上記とは異なるデジタルビデオカメラは、表示面8301、表示面8302、表示面8303等を含む(図31(F)(G)参照)。表示面8301と表示面8303の面積は互いに異なる。本発明は、表示面8301と表示面8303を含む表示装置に適用することができる。 Further, a digital video camera different from the above includes a display surface 8301, a display surface 8302, a display surface 8303, and the like (see FIGS. 31F and 31G). The areas of the display surface 8301 and the display surface 8303 are different from each other. The present invention can be applied to a display device including a display surface 8301 and a display surface 8303.

本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. アクティブマトリクス型の画素部の回路図を示す図。FIG. 10 is a diagram illustrating a circuit diagram of an active matrix pixel portion. アクティブマトリクス型の画素部の回路図を示す図。FIG. 10 is a diagram illustrating a circuit diagram of an active matrix pixel portion. アクティブマトリクス型の画素部の回路図を示す図。FIG. 10 is a diagram illustrating a circuit diagram of an active matrix pixel portion. パッシブマトリクス型の画素部の回路図を示す図。FIG. 11 is a diagram illustrating a circuit diagram of a passive matrix pixel portion. 本発明の表示装置を用いた電子機器を示す図。FIG. 11 illustrates an electronic device using a display device of the present invention. 本発明の表示装置を用いた電子機器を示す図。FIG. 11 illustrates an electronic device using a display device of the present invention. 本発明の表示装置を用いた電子機器を示す図。FIG. 11 illustrates an electronic device using a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を示す図。FIG. 6 illustrates a display device of the present invention. 本発明の表示装置を用いた電子機器を示す図。FIG. 11 illustrates an electronic device using a display device of the present invention.

Claims (3)

一方の面上に、第1のトランジスタと電気的に接続された第1の導電層上の第1の絶縁層と、前記第1の絶縁層に設けられた開口部において前記第1の導電層と接する第1の電界発光層を備える第1の発光素子が設けられた第1の基板と、
一方の面上に、第2のトランジスタと電気的に接続された第2の導電層上の第2の絶縁層と、前記第2の絶縁層に設けられた開口部において前記第2の導電層と接する第2の電界発光層を備える第2の発光素子が設けられた第2の基板と、
対向して配置された前記第1の絶縁層と前記第2の絶縁層の間に、封止樹脂及び複数のスペーサと、を有し、
前記複数のスペーサは、前記第1の絶縁層上または前記第2の絶縁層上の一方に形成され、且つ全て前記第1の絶縁層と前記第2の絶縁層に挟持され、
前記第1の発光素子は、前記第1の基板の他方の面側の第1の表示面の方向に発光し、
前記第2の発光素子は、前記第2の基板の他方の面側の第2の表示面の方向に発光することを特徴とする表示装置。
A first insulating layer on a first conductive layer electrically connected to the first transistor on one surface, and the first conductive layer in an opening provided in the first insulating layer A first substrate provided with a first light-emitting element comprising a first electroluminescent layer in contact with
A second insulating layer on a second conductive layer electrically connected to the second transistor on one surface, and the second conductive layer in an opening provided in the second insulating layer A second substrate provided with a second light emitting element comprising a second electroluminescent layer in contact with
A sealing resin and a plurality of spacers between the first insulating layer and the second insulating layer disposed to face each other;
The plurality of spacers are formed on one of the first insulating layer and the second insulating layer, and are all sandwiched between the first insulating layer and the second insulating layer,
The first light emitting element emits light in the direction of the first display surface on the other surface side of the first substrate,
The display device, wherein the second light emitting element emits light in a direction of a second display surface on the other surface side of the second substrate.
前記第1の基板の一方の面上に設けられた第1の接続用導電層と、
前記第2の基板の一方の面上に設けられた第2の接続用導電層と、
対向して配置された前記第1の基板の一方の面と前記第2の基板の一方の面の間に、前記第1の接続用導電層と前記第2の接続用導電層とを電気的に接続する導電性スペーサを含む樹脂と、を有し、
前記第1の基板の一方の面に鉛直な方向において、前記導電性スペーサを含む樹脂は前記第1の絶縁層と前記第2の絶縁層の間に設けられた前記複数のスペーサに比べて長く、且つ前記第1の基板の一方の面と前記第2の基板の一方の面の間隔より短い請求項1に記載の表示装置。
A first conductive layer for connection provided on one surface of the first substrate;
A second connection conductive layer provided on one surface of the second substrate;
The first connection conductive layer and the second connection conductive layer are electrically connected between one surface of the first substrate and the one surface of the second substrate which are arranged to face each other. Including a conductive spacer connected to
In a direction perpendicular to one surface of the first substrate, the resin including the conductive spacer is longer than the plurality of spacers provided between the first insulating layer and the second insulating layer. The display device according to claim 1 , wherein the distance between one surface of the first substrate and one surface of the second substrate is shorter.
前記第1の基板または前記第2の基板の一方の面に、COG方式により設けられたICチップを備える請求項1または請求項2のいずれか一に記載の表示装置。 The display device according to claim 1, further comprising an IC chip provided on one surface of the first substrate or the second substrate by a COG method.
JP2005332914A 2004-11-19 2005-11-17 Display device Expired - Fee Related JP5062990B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005332914A JP5062990B2 (en) 2004-11-19 2005-11-17 Display device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004336604 2004-11-19
JP2004336604 2004-11-19
JP2004339652 2004-11-24
JP2004339652 2004-11-24
JP2005332914A JP5062990B2 (en) 2004-11-19 2005-11-17 Display device

Publications (3)

Publication Number Publication Date
JP2006179471A JP2006179471A (en) 2006-07-06
JP2006179471A5 JP2006179471A5 (en) 2008-10-16
JP5062990B2 true JP5062990B2 (en) 2012-10-31

Family

ID=36733339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332914A Expired - Fee Related JP5062990B2 (en) 2004-11-19 2005-11-17 Display device

Country Status (1)

Country Link
JP (1) JP5062990B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795797B1 (en) * 2006-05-16 2008-01-21 삼성에스디아이 주식회사 Organic luminescence display device and power supply unit of the same
KR102026604B1 (en) 2008-07-10 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267297A (en) * 1985-05-20 1986-11-26 松下電工株式会社 Double-side light emitting body
JP2001345184A (en) * 2000-06-01 2001-12-14 Nippon Menbrane:Kk Electroluminescence element and display device
KR100846581B1 (en) * 2002-09-19 2008-07-16 삼성에스디아이 주식회사 Dual-type organic electro luminesence display and the method for manufacturing the same
JP4371650B2 (en) * 2002-10-30 2009-11-25 東芝モバイルディスプレイ株式会社 Electroluminescence display device and portable terminal using the same
EP1577862B1 (en) * 2002-12-27 2014-01-22 Semiconductor Energy Laboratory Co., Ltd. Display and electronic device

Also Published As

Publication number Publication date
JP2006179471A (en) 2006-07-06

Similar Documents

Publication Publication Date Title
KR101254079B1 (en) Display device and electronic device
JP4712397B2 (en) Display device
US7453426B2 (en) Display device and electronic apparatus
JP6151681B2 (en) Light emitting device, display module, electronic device
JP4494214B2 (en) Display device, electronic equipment
JP2018156088A (en) Electronic apparatus
JP2012133372A (en) Display device
EP1544842B1 (en) Display device and manufacturing method thereof
JP4939770B2 (en) Display device
US20140043219A1 (en) Light emitting device, electronic apparatus, and method of driving light emitting device
JP2003167550A (en) Display device
JP5062990B2 (en) Display device
JP2002189533A (en) Portable electronic equipment
US20040239258A1 (en) Self light emitting display device and information equipment employing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111019

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5062990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees