JP5045325B2 - Transistor inspection method and inspection apparatus - Google Patents
Transistor inspection method and inspection apparatus Download PDFInfo
- Publication number
- JP5045325B2 JP5045325B2 JP2007239398A JP2007239398A JP5045325B2 JP 5045325 B2 JP5045325 B2 JP 5045325B2 JP 2007239398 A JP2007239398 A JP 2007239398A JP 2007239398 A JP2007239398 A JP 2007239398A JP 5045325 B2 JP5045325 B2 JP 5045325B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- threshold voltage
- gate threshold
- collector
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、トランジスタを検査する技術に関する。 The present invention relates to a technique for inspecting a transistor.
IGBTやMOSFETをはじめとするパワートランジスタの開発が活発に行われている。これらのトランジスタは大きな電力を扱うため、高度な信頼性が必要とされる。高度な信頼性を保障するためには、製造されたトランジスタを適切に検査する技術が必要とされる。 Development of power transistors including IGBTs and MOSFETs has been actively conducted. Since these transistors handle a large amount of power, a high degree of reliability is required. In order to ensure a high level of reliability, a technique for appropriately inspecting a manufactured transistor is required.
製造されたトランジスタの良否を検査する種々の技術が開発されている。
特許文献1には、インバータを構成するトランジスタの良否をインバータに組み込まれた状態で検査する技術が開示されている。
特許文献2には、トランジスタの種々の電気的特性に関して、その温度依存性の大きさに応じて異なる検査手法を用いる技術が開示されている。
特許文献3には、トランジスタを検査する際のリーク電流の影響を抑制して、トランジスタの良否を精度良く検査する技術が開示されている。
特許文献4には、あるトランジスタの低温動作特性の試験結果に基づいて、同一構造を有する他のトランジスタの低温動作特性を試験を行うことなく推定する技術が開示されている。
Various techniques for inspecting the quality of manufactured transistors have been developed.
Patent Document 2 discloses a technique that uses different inspection methods depending on the magnitude of temperature dependency of various electrical characteristics of a transistor.
Patent Document 3 discloses a technique for accurately inspecting the quality of a transistor while suppressing the influence of leakage current when inspecting the transistor.
Patent Document 4 discloses a technique for estimating low-temperature operating characteristics of other transistors having the same structure based on a test result of low-temperature operating characteristics of a certain transistor without performing a test.
大電力を扱うパワートランジスタの場合、負荷の短絡が生じた際の素子の破壊が問題となる。負荷の短絡が生じて、電源電圧が直接印加される状態になると、トランジスタの内部に過大な電流が流れ、素子の破壊を招く。このような負荷の短絡に対するトランジスタの耐性を短絡耐量という。 In the case of a power transistor that handles a large amount of power, destruction of the element when a load short circuit occurs becomes a problem. When the load is short-circuited and the power supply voltage is directly applied, an excessive current flows in the transistor, causing destruction of the element. The resistance of the transistor to such a load short circuit is referred to as a short circuit tolerance.
トランジスタの短絡耐量に関する良否の検査は、通常は同じロットで製造されたトランジスタの一部を抜き取り検査して、負荷を短絡させた状態で所定の電圧を印加し、トランジスタが破壊するまでの時間を計測することによって行っている。しかしながら、より信頼性の高い検査を行うためには、個々のトランジスタについて短絡耐量の検査を行うことが好ましい。トランジスタを破壊してしまうことなく、短絡耐量に関するトランジスタの良否の判定を行うことが可能な検査技術が待望されている。 In order to check the quality of the short-circuit withstand capability of a transistor, usually a part of the transistor manufactured in the same lot is extracted and inspected, a predetermined voltage is applied with the load short-circuited, and the time until the transistor breaks down is checked. This is done by measuring. However, in order to perform a more reliable test, it is preferable to perform a short-circuit withstand test for each transistor. There is a need for an inspection technique that can determine whether a transistor is good or short in terms of short-circuit tolerance without destroying the transistor.
本発明は上記の課題を解決する。本発明は、トランジスタの短絡耐量を適切に検査することが可能な技術を提供する。 The present invention solves the above problems. The present invention provides a technique capable of appropriately inspecting the short-circuit tolerance of a transistor.
本発明はトランジスタを検査する方法として具現化される。その方法は、発熱させる前の前記トランジスタのゲートしきい値電圧を測定して第1ゲートしきい値電圧を特定する工程と、所定時間にわたって前記トランジスタのコレクタ/エミッタ間またはソース/ドレイン間に所定の大きさの電流を流して前記トランジスタを発熱させる工程と、発熱して高温となった前記トランジスタのゲートしきい値電圧を測定して第2ゲートしきい値電圧を特定する工程と、前記第1ゲートしきい値電圧と前記第2ゲートしきい値電圧からゲートしきい値電圧差を計算する工程と、前記ゲートしきい値電圧差に基づいて前記トランジスタの良否を判定する工程を備えている。 The present invention is embodied as a method for testing a transistor. The method includes a step of measuring a gate threshold voltage of the transistor before heat generation to determine a first gate threshold voltage, and a predetermined time between a collector / emitter or a source / drain of the transistor over a predetermined time. A step of causing the transistor to generate heat by flowing a current of a magnitude, a step of measuring a gate threshold voltage of the transistor that has generated a high temperature due to heat generation, and specifying a second gate threshold voltage; A step of calculating a gate threshold voltage difference from one gate threshold voltage and the second gate threshold voltage, and a step of determining pass / fail of the transistor based on the gate threshold voltage difference. .
この検査方法では、検査対象とするトランジスタのゲートしきい値電圧を測定した後、コレクタ/エミッタ間またはソース/ドレイン間に電流を流してトランジスタを発熱させて高温状態とする。その後、発熱によって高温となったトランジスタのゲートしきい値電圧を測定し、発熱の前後におけるゲートしきい値電圧の変化量をゲートしきい値電圧差として計算する。そして、ゲートしきい値電圧差に基づいて、トランジスタの良否を判定する。 In this inspection method, after measuring the gate threshold voltage of a transistor to be inspected, a current is passed between the collector / emitter or between the source / drain to cause the transistor to generate heat and reach a high temperature state. Thereafter, the gate threshold voltage of the transistor that has become high temperature due to heat generation is measured, and the amount of change in the gate threshold voltage before and after the heat generation is calculated as the gate threshold voltage difference. Then, the quality of the transistor is determined based on the gate threshold voltage difference.
図6は一般的なトランジスタのゲートしきい値電圧Vthの温度依存性を示している。ゲートしきい値電圧Vthは、トランジスタの温度Taが上昇するのに伴って低下する傾向を示す。従って、発熱の前後におけるゲートしきい値電圧差ΔVthは、発熱によるトランジスタの温度上昇度合を示す指標として用いることができる。 FIG. 6 shows the temperature dependence of the gate threshold voltage Vth of a general transistor. The gate threshold voltage V th is a tendency to decrease as the temperature T a of the transistor is increased. Therefore, the gate threshold voltage difference ΔV th before and after heat generation can be used as an index indicating the degree of temperature rise of the transistor due to heat generation.
トランジスタが複数のIGBTやMOSFETを集積したディスクリートデバイスである場合、個々のIGBTやMOSFETの特性のばらつきに応じて、発熱によるトランジスタの温度上昇度合が変化する。トランジスタの内部の個々のIGBTやMOSFETに特性のばらつきがある場合、コレクタ/エミッタ間またはソース/ドレイン間に電流を流すと、トランジスタの内部で局所的に電流が集中して流れる。電流が集中して流れる部位は過熱されて他の部位よりも高温となり、発熱後のトランジスタのゲートしきい値電圧は発熱前のゲートしきい値電圧よりも大幅に低下する。このようなトランジスタで負荷の短絡が生じると、やはりその内部で局所的に電流が集中して流れるため、短絡耐量は低いものとなる。従って、トランジスタが複数のIGBTやMOSFETを集積したディスクリートデバイスである場合、発熱の前後におけるゲートしきい値電圧差に基づいて短絡耐量についての良否を適切に判定することができる。 In the case where the transistor is a discrete device in which a plurality of IGBTs or MOSFETs are integrated, the degree of temperature rise of the transistor due to heat generation changes according to variations in characteristics of individual IGBTs or MOSFETs. In the case where there are variations in characteristics of individual IGBTs or MOSFETs in the transistor, when a current flows between the collector / emitter or the source / drain, the current flows locally in the transistor. The part where the current flows in a concentrated manner is overheated and becomes hotter than the other parts, and the gate threshold voltage of the transistor after heat generation is significantly lower than the gate threshold voltage before heat generation. When a short circuit of a load occurs in such a transistor, the current is concentrated locally and flows inside the transistor, so that the short circuit resistance is low. Therefore, when the transistor is a discrete device in which a plurality of IGBTs or MOSFETs are integrated, it is possible to appropriately determine whether the short circuit withstand capability is good or not based on the gate threshold voltage difference before and after heat generation.
なお、本発明の検査方法と、トランジスタの発熱前後におけるオン電圧の差に基づいて良否を判定する技術との相違について以下に述べる。図5は一般的なIGBTにおける、コレクタ/エミッタ間電圧VCEとコレクタ電流ICの関係の温度依存性を示している。コレクタ/エミッタ間電圧VCEが低い領域では、所定のコレクタ電流ICを流すためのコレクタ/エミッタ間電圧VCEは、トランジスタの温度Taが上昇するのに伴って減少する。すなわち、コレクタ/エミッタ間電圧VCEが低い領域では、トランジスタのオン電圧は負の温度係数を有している。しかしながら、コレクタ/エミッタ間電圧VCEが高い領域では、所定のコレクタ電流ICを流すためのコレクタ/エミッタ間電圧VCEは、トランジスタの温度Taが上昇するのに伴って増加する。すなわち、コレクタ/エミッタ間電圧VCEが高い領域では、トランジスタのオン電圧は正の温度係数を有している。このように、トランジスタのオン電圧の温度依存性は、コレクタ/エミッタ間電圧VCEが低い領域と高い領域とで正反対の傾向を示す。ここではIGBTのオン電圧について説明したが、MOSFETのオン電圧も同様の傾向を示す。従って、トランジスタを発熱させる前後でのオン電圧の差に基づいてトランジスタの良否を判定しようとすると、検査対象とするトランジスタの仕様や、検査のためにトランジスタと接続する電源等の仕様に合せて検査の基準をその都度変更しなければならず、検査のために多大な労力を割かなければならない。 Note that the difference between the inspection method of the present invention and the technique for determining pass / fail based on the difference in on-voltage before and after the heat generation of the transistor will be described below. FIG. 5 shows the temperature dependence of the relationship between the collector / emitter voltage V CE and the collector current I C in a general IGBT. Collector / emitter voltage V CE is low region, the collector / emitter voltage V CE for flowing a predetermined collector current I C decreases with the temperature T a of the transistor is increased. That is, in the region where the collector / emitter voltage V CE is low, the on-voltage of the transistor has a negative temperature coefficient. However, the collector / emitter voltage V CE is a high region, the collector / emitter voltage V CE for flowing a predetermined collector current I C, increases with the temperature T a of the transistor is increased. That is, in the region where the collector-emitter voltage V CE is high, the on-voltage of the transistor has a positive temperature coefficient. Thus, the temperature dependence of the on-voltage of the transistor shows the opposite tendency between the region where the collector-emitter voltage VCE is low and the region where it is high. Here, the on-voltage of the IGBT has been described, but the on-voltage of the MOSFET shows a similar tendency. Therefore, when trying to determine whether a transistor is good or bad based on the difference in on-state voltage before and after heating the transistor, it is inspected according to the specifications of the transistor to be inspected and the specifications of the power supply connected to the transistor for inspection. Must be changed each time, and a great deal of labor must be devoted to the inspection.
これに対して、図6に示すように、トランジスタのゲートしきい値電圧Vthは、トランジスタの温度Taが上昇するのに伴って常に低下していく傾向を示しており、常に負の温度係数を有する。従って、本発明の検査方法のように、トランジスタを発熱させる前後でのゲートしきい値電圧Vthの差に基づいてトランジスタの良否を判定することで、検査の基準を大きく変更することなく、様々な仕様のトランジスタを少ない労力で検査することができる。 In contrast, as shown in FIG. 6, the gate threshold voltage V th of the transistor is a tendency that decreases constantly along with the temperature T a of the transistor is increased, always negative temperature Has a coefficient. Therefore, as in the inspection method of the present invention, the quality of the transistor is determined based on the difference in the gate threshold voltage Vth before and after the transistor is heated, so that various inspection standards can be obtained without greatly changing the inspection standard. It is possible to inspect transistors with various specifications with little effort.
また、トランジスタのオン電圧の測定では、コレクタ/エミッタ間またはソース/ドレイン間にある程度の電流を流す必要があり、オン電圧を測定している最中にもトランジスタが発熱して温度上昇していく。このため、発熱の前後におけるオン電圧の差を正確に評価することは困難である。これに対して、ゲートしきい値電圧を測定する際には、トランジスタに流れる電流は非常に小さいので、ゲートしきい値電圧を測定している最中にはトランジスタはほとんど発熱せず、ほとんど温度上昇しない。従って、発熱の前後におけるゲートしきい値電圧の差は正確な評価がしやすい。このため、本発明の検査方法によれば、発熱の前後でのトランジスタの特性の変化を正確に評価することができる。 In measuring the on-voltage of the transistor, it is necessary to pass a certain amount of current between the collector / emitter or between the source / drain, and the transistor generates heat and rises in temperature during the on-voltage measurement. . For this reason, it is difficult to accurately evaluate the difference in on-voltage before and after heat generation. On the other hand, when measuring the gate threshold voltage, the current flowing through the transistor is very small, so the transistor hardly generates heat during the measurement of the gate threshold voltage, and almost no temperature. Does not rise. Therefore, it is easy to accurately evaluate the difference in gate threshold voltage before and after heat generation. Therefore, according to the inspection method of the present invention, it is possible to accurately evaluate the change in transistor characteristics before and after heat generation.
本発明は装置としても具現化される。本発明の装置は、トランジスタを検査する装置である。その装置は、発熱させる前の前記トランジスタのゲートしきい値電圧を測定して第1ゲートしきい値電圧を特定する手段と、所定時間にわたって前記トランジスタのコレクタ/エミッタ間またはソース/ドレイン間に所定の大きさの電流を流して前記トランジスタを発熱させる手段と、発熱して高温となった前記トランジスタのゲートしきい値電圧を測定して第2ゲートしきい値電圧を特定する手段と、前記第1ゲートしきい値電圧と前記第2ゲートしきい値電圧からゲートしきい値電圧差を計算する手段と、前記ゲートしきい値電圧差に基づいて前記トランジスタの良否を判定する手段を備えている。 The present invention is also embodied as an apparatus. The device of the present invention is a device for inspecting a transistor. The apparatus measures the gate threshold voltage of the transistor before generating heat to determine the first gate threshold voltage, and determines a predetermined value between the collector / emitter or the source / drain of the transistor over a predetermined time. Means for causing the transistor to generate heat by passing a current of a magnitude of, a means for determining a second gate threshold voltage by measuring a gate threshold voltage of the transistor that has been heated to a high temperature, and the first Means for calculating a gate threshold voltage difference from one gate threshold voltage and the second gate threshold voltage, and means for determining the quality of the transistor based on the gate threshold voltage difference .
本発明の検査方法および検査装置によれば、トランジスタの短絡耐量を適切に検査することができる。 According to the inspection method and inspection apparatus of the present invention, it is possible to appropriately inspect the short-circuit tolerance of the transistor.
以下に説明する実施例の主要な特徴を列記しておく。
(形態1)検査対象とするトランジスタは複数のIGBTを集積したディスクリートデバイスである。
(形態2)トランジスタのコレクタ/エミッタ間またはソース/ドレイン間に電流を流してトランジスタを発熱させる工程では、トランジスタを飽和領域で駆動する。
(形態3)ゲートしきい値電圧差に基づいてトランジスタの良否を判定する工程では、ゲートしきい値電圧差が所定の基準値を下回る場合に、そのトランジスタを不良品と判定する。
The main features of the embodiments described below are listed.
(Mode 1) A transistor to be inspected is a discrete device in which a plurality of IGBTs are integrated.
(Mode 2) In the step of generating heat by flowing a current between the collector / emitter or the source / drain of the transistor, the transistor is driven in a saturation region.
(Mode 3) In the step of determining the quality of the transistor based on the gate threshold voltage difference, if the gate threshold voltage difference is lower than a predetermined reference value, the transistor is determined to be defective.
図1を参照しながら本発明を具現化した検査装置20について説明する。
検査装置20が検査対象とするトランジスタTrは、複数のIGBTを集積したディスクリートデバイスである。トランジスタTrは、ゲート端子Gと、コレクタ端子Cと、エミッタ端子Eを備えている。
An
Transistor T r the
トランジスタTrのゲート端子Gは、検査装置20の検査用ゲート電源22に接続される。検査用ゲート電源22は出力電圧を可変とした電圧源であって、ゲート端子Gに印加する電圧を調整することができる。検査用ゲート電源22の出力電圧は、制御回路28によって制御される。
The gate terminal G of the transistor T r is connected to the inspection
トランジスタTrのコレクタ端子Cは、検査装置20の検査用コレクタ電源24に接続される。検査用コレクタ電源24は出力電圧を可変とした電圧源であって、コレクタ端子Cに印加する電圧を調整することができる。検査用コレクタ電源24の出力電圧は、制御回路28によって制御される。
The collector terminal C of the transistor T r is connected to the inspection
トランジスタTrのエミッタ端子Eは、検査装置20のエミッタ電流計測器26を介して接地線に接続されている。エミッタ電流計測器26はエミッタ端子Eから接地線に流れるエミッタ電流IEの電流値を測定する。エミッタ電流計測器26が測定した電流値は、制御回路28に入力される。
The emitter terminal E of the transistor T r is connected to the ground line via the emitter
エミッタ電流計測器26はごくわずかな抵抗しか有しておらず、エミッタ端子Eの電位は実質的に接地電位とみなすことができる。すなわち、検査用ゲート電源22の出力電圧は、トランジスタTrのゲート/エミッタ間電圧VGEに相当し、検査用コレクタ電源22の出力電圧は、トランジスタTrのコレクタ/エミッタ間電圧VCEに相当する。
The emitter current measuring
制御回路28は、CPU、ROM、RAM等を備える制御用のコンピュータである。制御回路28はROMに格納されたプログラムに従い、検査用ゲート電源22および検査用コレクタ電源24を制御して、トランジスタTrの良否を判定し、図示されない出力手段に判定結果を出力する。
The
図2を参照しながら、検査装置20によるトランジスタTrの検査方法について説明する。
With reference to FIG. 2, a method for inspecting a transistor T r by the
ステップS202で、検査装置20は、トランジスタTrの常温でのゲートしきい値電圧を第1ゲートしきい値電圧Vth1として測定する。ステップS202の時点では、トランジスタTrは常温のままである。トランジスタTrの第1ゲートしきい値電圧Vth1は、検査用コレクタ電源24の出力電圧を所定値に固定しておいて、検査用ゲート電源22の出力電圧を0Vから徐々に増加させていき、エミッタ電流計測器24で計測されるエミッタ電流IEが所定値に達したときの検査用ゲート電源22の出力電圧を取得することで測定される。ステップS202では、トランジスタTrに微弱な電流しか流れないので、トランジスタTrは常温に維持される。制御回路28は、測定されたトランジスタTrの第1ゲートしきい値電圧Vth1をRAMに格納する。
In step S202, the
ステップS204で、検査装置20は、トランジスタTrのコレクタ/エミッタ間に大電流を流して発熱させ、トランジスタTrを高温状態にする。
図3は一般的なトランジスタTrにおいて所定のゲート/エミッタ間電圧VGEを印加した状態における、コレクタ/エミッタ間電圧VCEとコレクタ電流ICとの関係を例示している。図3に示すように、コレクタ/エミッタ間電圧VCEの増加に伴い、コレクタ電流ICは増加していくが、ある程度のところでコレクタ電流ICは頭打ちとなり、それ以上コレクタ/エミッタ間電圧VCEを増加させてもコレクタ電流ICはほぼ一定に保たれる。このようにコレクタ電流ICがほぼ一定となるコレクタ/エミッタ間電圧VCEの範囲を、飽和領域という。飽和領域におけるコレクタ電流ICの大きさは、印加しているゲート/エミッタ間電圧VGEの大きさによって変動する。ゲート/エミッタ間電圧VGEを増加させると、飽和領域におけるコレクタ電流ICは増加し、ゲート/エミッタ間電圧VGEを減少させると、飽和領域におけるコレクタ電流ICは減少する。
In step S204, the
3 in a general transistor T r in a state of applying a predetermined gate / emitter voltage V GE, illustrates the relationship between the collector / emitter voltage V CE and the collector current I C. As shown in FIG. 3, the collector current I C increases as the collector-emitter voltage V CE increases. However, the collector current I C reaches a certain level, and the collector-emitter voltage V CE further increases . collector current I C also increased is kept substantially constant. Thus the scope of the collector current I C is the collector / emitter voltage V CE of approximately constant, that the saturation region. The magnitude of the collector current I C in the saturation region varies depending on the magnitude of the applied to that gate / emitter voltage V GE. Increasing the gate / emitter voltage V GE increases the collector current I C in the saturation region, and decreasing the gate / emitter voltage V GE decreases the collector current I C in the saturation region.
本実施例の検査装置20では、ステップS204において、トランジスタTrを飽和領域で所定時間駆動して、トランジスタTrを発熱させる。制御回路28は、検査用コレクタ電源24の出力電圧を飽和領域に固定し、エミッタ電流計測器24で計測されるエミッタ電流が所定値となるようにゲート電源22の出力電圧を調整した後、所定時間の間トランジスタTrを駆動し続ける。ステップS204によって、トランジスタTrは発熱して高温となる。
In the
ステップS206で、検査装置20は、トランジスタTrの高温でのゲートしきい値電圧を第2ゲートしきい値電圧Vth2として測定する。ステップS206の時点では、トランジスタTrはステップS204での発熱によって高温となっている。制御回路28は、ステップS202における第1ゲートしきい値電圧Vth1の測定と同様にして、トランジスタTrの第2ゲートしきい値電圧Vth2を測定する。制御回路28は、測定されたトランジスタTrの第2ゲートしきい値電圧Vth2をRAMに格納する。
In step S206, the
ステップS208で、検査装置20は、ステップS202で測定した第1ゲートしきい値電圧Vth1と、ステップS206で測定した第2ゲートしきい値電圧Vth2との差を計算し、トランジスタTrのゲートしきい値電圧差ΔVth=Vth1−Vth2を取得する。制御回路28は、計算されたゲートしきい値電圧差ΔVthをRAMに格納する。
In step S208, the
ステップS210で、検査装置20は、ステップS208で計算されたトランジスタTrのゲートしきい値電圧差ΔVthに基づいて、トランジスタTrの良否を判定する。
本実施例の検査装置20では、ゲートしきい値電圧差ΔVthが大きなトランジスタTrは、短絡耐量が低いものとして不良品と判定し、ゲートしきい値電圧差ΔVthが小さなトランジスタTrは、短絡耐量が高いものとして良品と判定する。
In step S210, the
In the
図4は本願の発明者が試験により取得した、ゲートしきい値電圧差ΔVthと、短絡耐量Scとの関係を示している。図4ではトランジスタTrが負荷短絡状態に入ってから破壊に至るまでにトランジスタTrに供給される電力量を短絡耐量Scとしている。図4から良く分かるように、トランジスタTrのゲートしきい値電圧差ΔVthが大きいほど、そのトランジスタTrの短絡耐量Scは低いものとなっている。これは、次のような理由によるものと考えられる。
トランジスタTrは並列に接続された複数のIGBTによって構成されている。個々のIGBTの特性にばらつきがあると、トランジスタTrを駆動した際の個々のIGBTのコレクタ電流にもばらつきが生じる。このため、このようなトランジスタTrをステップS204で発熱させると、各IGBTで発熱量にばらつきが生じ、トランジスタTr内では均一に温度が上昇せずに、局所的に過熱される。局所的に過熱されたトランジスタTrでは、ステップS206で測定される高温でのゲートしきい値電圧Vth2は低い値となり、その結果ゲートしきい値電圧差ΔVthは大きな値となる。
一方、このようなトランジスタTrが負荷短絡状態に入ると、やはり個々のIGBTのコレクタ電流にばらつきが生じ、トランジスタTr内で局所的に大電流が集中して流れ、その結果最も大きな電流が流れるIGBTから破壊される。このようなトランジスタTrは、個々のIGBTの特性にばらつきがなく、内部に電流が均一に流れるトランジスタTrにくらべて早く破壊してしまうため、短絡耐量は低下する。
Figure 4 is present inventor has obtained by the test indicates a gate threshold voltage difference [Delta] V th, the relationship between the short-circuit tolerance S c. 4 the transistor T r is the amount of power supplied to the transistor T r before reaching the fracture after entering the load short-circuit state and short-circuit tolerance S c. As best seen in FIG. 4, the larger the gate threshold voltage difference [Delta] V th of the transistor T r, short-circuit tolerance S c of the transistor T r has become low. This is considered due to the following reasons.
The transistor Tr is composed of a plurality of IGBTs connected in parallel. If the characteristics of the individual IGBTs vary, the collector currents of the individual IGBTs when the transistor Tr is driven also vary. Therefore, when heat is generated such a transistor T r in step S204, the variation in calorific value at the IGBT occurs, not uniformly increase the temperature within the transistor T r, is locally overheated. In locally superheated transistor T r, the gate threshold voltage V th2 at high temperature measured in step S206 becomes low, resulting gate threshold voltage difference [Delta] V th is a large value.
On the other hand, upon entry into such a transistor T r is the load short-circuit state, also variations occur in the collector current of each IGBT, flows locally concentrated high current in the transistor T r, as a result the greatest current It is destroyed from the flowing IGBT. Such transistor T r is no variation in characteristics of the individual IGBT, since the current therein destroyed earlier than the transistor T r uniformly flows, the short-circuit tolerance is reduced.
本実施例の検査装置20では、上記したゲートしきい値電圧差ΔVthと短絡耐量Scとの関係に着目して、ゲートしきい値電圧差ΔVthに基づいてトランジスタTrの良否を判定する。ステップS210で、検査装置20は、ステップS208で計算されたゲートしきい値電圧差ΔVthを、制御回路28のRAMに予め格納されている所定の基準値ΔVthcと比較し、しきい値電圧差ΔVthが基準値ΔVthcを超えている場合にはトランジスタTrを不良品と判定し、しきい値電圧差ΔVthが基準値ΔVthcを下回る場合にはトランジスタTrを良品と判定する。その後、検査装置20はトランジスタTrの良否判定の結果を出力する。
In the
以上のように本実施例の検査装置20を用いることで、トランジスタTrの短絡耐量に関する良否を適切に判定することができる。トランジスタTrを破壊することなく、短絡耐量の低いトランジスタTrを不良品として発見することができる。
By using the
本実施例の検査装置20では、ステップS202やステップS206におけるゲートしきい値電圧Vthの測定において、トランジスタTrにはわずかな電流しか流れないため、トランジスタTrはほとんど発熱しない。このため、ステップS204ではトランジスタTrは発熱によって温度上昇するが、ステップS202やステップS206でゲートしきい値電圧Vthを測定している間は、トランジスタTrの発熱による温度上昇がほとんどない。従って、ゲートしきい値電圧差ΔVthを適切に評価して、トランジスタTrの良否の判定を精度よく行うことができる。
In the
本実施例の検査装置20では、トランジスタTrの発熱の前後におけるゲートしきい値電圧差ΔVthを評価して、その評価結果に基づいてトランジスタTrの良否判定を行っている。トランジスタTrのゲートしきい値電圧Vthは、他の電気的特性とは異なり、トランジスタの温度が上昇すると常に減少していく傾向を示す。従って、本実施例の検査装置20は、どのような仕様のトランジスタTrについても、検査の基準を大きく変更することがなく、少ない労力で検査を行うことができる。
In the
なおステップS202やステップS206でのゲートしきい値電圧Vthの測定におけるコレクタ/エミッタ間電圧VCEやエミッタ電流IEの具体的な数値や、ステップS204でのトランジスタTrの発熱におけるコレクタ/エミッタ間電圧VCE、コレクタ電流ICおよび発熱時間tの具体的な数値は、検査対象とするトランジスタTrの大きさや放熱性に応じて、適切に変更することができる。 Note and specific values of the collector / emitter voltage V CE and the emitter current I E in the measurement of the gate threshold voltage V th at step S202 or step S206, the collector / emitter of the heat generation of the transistor T r in step S204 specific numerical values between the voltage V CE, the collector current I C and heating time t may, depending on the size and heat dissipation of the transistor T r to be inspected, appropriately modified.
なお本実施例ではステップS204においてトランジスタTrを飽和領域で所定時間駆動することでトランジスタTrを高温状態とする場合について説明したが、トランジスタTrを所定時間駆動する代わりに、例えばトランジスタTrの温度を監視する温度センサを用意しておいて、温度センサが検出するトランジスタTrの温度が所定温度に達するまでトランジスタTrを飽和領域で駆動する構成としてもよい。 Note that this embodiment has been described a case where the transistor T r and a high temperature state by a predetermined time drives the transistor T r in the saturation region in step S204, instead of a predetermined time drives the transistor T r, for example, a transistor T r keep in preparing a temperature sensor for monitoring the temperature of the transistor T r to a temperature of the transistor T r detected by the temperature sensor reaches a predetermined temperature may be driven in a saturation region.
なお本実施例では複数のIGBTを集積したディスクリートデバイスであるトランジスタTrを検査する場合について説明したが、検査対象とするトランジスタはこれに限られない。本実施例の検査装置20が検査対象とするトランジスタは、例えば複数のMOSFETを集積したディスクリートデバイスであってもよい。
Note that this embodiment has described the case of inspecting a transistor T r is a discrete device that integrates a plurality of IGBT, transistor to be inspected is not limited thereto. The transistor to be inspected by the
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
20:検査装置
22:検査用ゲート電源
24:検査用コレクタ電源
26:エミッタ電流計測器
28:制御回路
20: Inspection device 22: Gate power supply for inspection 24: Collector power supply for inspection 26: Emitter current measuring instrument 28: Control circuit
Claims (2)
発熱させる前の前記トランジスタのゲートしきい値電圧を測定して第1ゲートしきい値電圧を特定する工程と、
所定時間にわたって前記トランジスタのコレクタ/エミッタ間またはソース/ドレイン間に所定の大きさの電流を流して前記トランジスタを発熱させる工程と、
発熱して高温となった前記トランジスタのゲートしきい値電圧を測定して第2ゲートしきい値電圧を特定する工程と、
前記第1ゲートしきい値電圧と前記第2ゲートしきい値電圧からゲートしきい値電圧差を計算する工程と、
前記ゲートしきい値電圧差に基づいて前記トランジスタの良否を判定する工程を備えるトランジスタの検査方法。 A method for inspecting a transistor comprising:
Measuring a gate threshold voltage of the transistor before generating heat to determine a first gate threshold voltage;
Passing a current of a predetermined magnitude between the collector / emitter or the source / drain of the transistor over a predetermined time, and heating the transistor;
Measuring a gate threshold voltage of the transistor that has become high temperature due to heat generation to determine a second gate threshold voltage;
Calculating a gate threshold voltage difference from the first gate threshold voltage and the second gate threshold voltage;
A transistor inspection method comprising a step of determining whether the transistor is good or bad based on the gate threshold voltage difference.
発熱させる前の前記トランジスタのゲートしきい値電圧を測定して第1ゲートしきい値電圧を特定する手段と、
所定時間にわたって前記トランジスタのコレクタ/エミッタ間またはソース/ドレイン間に所定の大きさの電流を流して前記トランジスタを発熱させる手段と、
発熱して高温となった前記トランジスタのゲートしきい値電圧を測定して第2ゲートしきい値電圧を特定する手段と、
前記第1ゲートしきい値電圧と前記第2ゲートしきい値電圧からゲートしきい値電圧差を計算する手段と、
前記ゲートしきい値電圧差に基づいて前記トランジスタの良否を判定する手段を備えるトランジスタの検査装置。 A device for inspecting a transistor,
Means for determining a first gate threshold voltage by measuring a gate threshold voltage of the transistor before heat generation ;
Means for causing the transistor to generate heat by flowing a current of a predetermined magnitude between the collector / emitter or the source / drain of the transistor over a predetermined time;
Means for determining a second gate threshold voltage by measuring a gate threshold voltage of the transistor which has been heated to a high temperature;
Means for calculating a gate threshold voltage difference from the first gate threshold voltage and the second gate threshold voltage;
A transistor inspection apparatus comprising means for determining whether or not the transistor is good based on the gate threshold voltage difference.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239398A JP5045325B2 (en) | 2007-09-14 | 2007-09-14 | Transistor inspection method and inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239398A JP5045325B2 (en) | 2007-09-14 | 2007-09-14 | Transistor inspection method and inspection apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009069058A JP2009069058A (en) | 2009-04-02 |
JP5045325B2 true JP5045325B2 (en) | 2012-10-10 |
Family
ID=40605461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007239398A Expired - Fee Related JP5045325B2 (en) | 2007-09-14 | 2007-09-14 | Transistor inspection method and inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5045325B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102364939B1 (en) * | 2020-12-30 | 2022-02-18 | 한양대학교 산학협력단 | Short detection circuit for power switch |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2490656C2 (en) * | 2010-05-25 | 2013-08-20 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Method for sorting out of potentially unreliable transistors |
JP2014070895A (en) * | 2012-09-27 | 2014-04-21 | Denso Corp | Semiconductor device inspection method and inspection device |
JP5911450B2 (en) * | 2013-05-30 | 2016-04-27 | エスペック株式会社 | Power semiconductor device temperature characteristic calculation device |
JP6180372B2 (en) | 2014-06-06 | 2017-08-16 | 三菱電機株式会社 | Semiconductor element inspection method and inspection apparatus |
CN106959408A (en) * | 2016-01-08 | 2017-07-18 | 株洲南车时代电气股份有限公司 | GE tracks automatic testing method and device |
JP6737193B2 (en) | 2017-01-25 | 2020-08-05 | 株式会社デンソー | Method of manufacturing semiconductor device |
CN113533923A (en) * | 2021-06-17 | 2021-10-22 | 深圳天狼芯半导体有限公司 | GaN HEMT device testing method and device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2617611B2 (en) * | 1990-09-20 | 1997-06-04 | 日本電気アイシーマイコンシステム株式会社 | Semiconductor integrated circuit |
JP3243902B2 (en) * | 1993-09-17 | 2002-01-07 | 株式会社日立製作所 | Semiconductor device |
JP2865559B2 (en) * | 1994-05-26 | 1999-03-08 | 本田技研工業株式会社 | Inspection method of transistor |
JP4321444B2 (en) * | 2004-11-19 | 2009-08-26 | パナソニック株式会社 | Motor drive device with MOS FET, MOS FET, and motor with MOS FET |
JP4967476B2 (en) * | 2005-07-04 | 2012-07-04 | 株式会社デンソー | Inspection method of semiconductor device |
-
2007
- 2007-09-14 JP JP2007239398A patent/JP5045325B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102364939B1 (en) * | 2020-12-30 | 2022-02-18 | 한양대학교 산학협력단 | Short detection circuit for power switch |
Also Published As
Publication number | Publication date |
---|---|
JP2009069058A (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5045325B2 (en) | Transistor inspection method and inspection apparatus | |
Baker et al. | IGBT junction temperature measurement via peak gate current | |
Yang et al. | A fast IGBT junction temperature estimation approach based on ON-state voltage drop | |
KR101601363B1 (en) | Apparatus and method for power cycle test | |
US11397209B2 (en) | Methods of monitoring conditions associated with aging of silicon carbide power MOSFET devices in-situ, related circuits and computer program products | |
Pu et al. | A practical on-board SiC MOSFET condition monitoring technique for aging detection | |
Strauss et al. | Measuring the junction temperature of an IGBT using its threshold voltage as a temperature sensitive electrical parameter (TSEP) | |
US20100150202A1 (en) | Method for measuring temperature of semiconductor device and apparatus for measuring temperature of semiconductor device | |
JP4720586B2 (en) | Inspection method and inspection apparatus | |
Zhang et al. | Online junction temperature monitoring using turn-off delay time for silicon carbide power devices | |
Brandelero et al. | Online junction temperature measurements for power cycling power modules with high switching frequencies | |
Weckbrodt et al. | Monitoring of gate leakage current on SiC power MOSFETs: An estimation method for smart gate drivers | |
Chen et al. | Driver Integrated Online R ds-on Monitoring Method for SiC Power Converters | |
Yang et al. | A novel on-line IGBT junction temperature measurement method based on on-state voltage drop | |
JP2019027929A (en) | Power cycle tester and power cycle test method | |
CN112731091B (en) | SiC MOSFET power cycle test method | |
US10955297B2 (en) | Systems and methods for monitoring junction temperature of a semiconductor switch | |
CN114217202A (en) | IGBT module bonding wire state monitoring and evaluating method based on multiple electrical parameters | |
Su et al. | A novel electrical evaluation approach for inhomogeneous current distribution in parallel-connected IGBT modules | |
Górecki et al. | Influence of thermal phenomena on dc characteristics of the IGBT | |
JP6409697B2 (en) | Semiconductor device inspection circuit and inspection method | |
Sarkany et al. | Effect of power cycling parameters on predicted IGBT lifetime | |
Kulothungan et al. | Novel method for accelerated thermal cycling of gallium nitride power devices to perform reliability assessment | |
Zhang et al. | Guideline for Reproducible SiC MOSFET Thermal Characterization Based on Source-Drain Voltage | |
CN112327125A (en) | Method and device for monitoring crusting thermal resistance state of power semiconductor device and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5045325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |