JP5042162B2 - Semiconductor processing method - Google Patents

Semiconductor processing method Download PDF

Info

Publication number
JP5042162B2
JP5042162B2 JP2008207902A JP2008207902A JP5042162B2 JP 5042162 B2 JP5042162 B2 JP 5042162B2 JP 2008207902 A JP2008207902 A JP 2008207902A JP 2008207902 A JP2008207902 A JP 2008207902A JP 5042162 B2 JP5042162 B2 JP 5042162B2
Authority
JP
Japan
Prior art keywords
etching
film
metal film
gas
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008207902A
Other languages
Japanese (ja)
Other versions
JP2010045171A (en
Inventor
哲郎 小野
剛 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2008207902A priority Critical patent/JP5042162B2/en
Publication of JP2010045171A publication Critical patent/JP2010045171A/en
Application granted granted Critical
Publication of JP5042162B2 publication Critical patent/JP5042162B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体加工方法に係り、特に高誘電率絶縁膜上に金属膜を堆積した構造の半導体を加工する半導体加工方法に関する。   The present invention relates to a semiconductor processing method, and more particularly to a semiconductor processing method for processing a semiconductor having a structure in which a metal film is deposited on a high dielectric constant insulating film.

近年、トランジスタのより高速化を図るため、high−k膜と呼ばれるHfOやZrOなどの誘電率が高いゲート絶縁膜上にTiN、TaNなどの仕事関数の制御を目的とした金属を堆積した構造のゲート電極を備える半導体素子が製造されるようになった。この構造を備える半導体素子は、その加工に際して、ゲートを構成するhigh−k膜(通常はHfあるいはZrの酸化物の膜)上にTiNあるいはTaNのような仕事関数を制御する目的の金属を堆積して、さらにこれらの金属上に多結晶Si(poly−Si)を堆積させた構造を、レジストなどをマスクとしてエッチングする。   In recent years, in order to increase the speed of transistors, a high-k film called a high-k dielectric such as HfO or ZrO has a structure in which a metal such as TiN or TaN is deposited for the purpose of controlling the work function. Semiconductor devices having a gate electrode have been manufactured. When processing a semiconductor device having this structure, a metal for the purpose of controlling the work function, such as TiN or TaN, is deposited on a high-k film (usually an oxide film of Hf or Zr) constituting the gate. Further, a structure in which polycrystalline Si (poly-Si) is deposited on these metals is etched using a resist or the like as a mask.

前記TiNあるいはTaNのエッチングする方法としては、TiNあるいはTaNをBCl3/N2ガス(混合ガス)を用いてエッチングする方法、TaNをSiCl4/NF3ガスを用いてエッチングする方法、TiNあるいはTaNをBCl3ガスを用いてエッチングする方法、TaNをBCl3/Ar/O2ガスを用いてエッチングする方法が知られている。また、特許文献1には、TaNあるいはTiNをCl2/HBr/O2ガスを用いてエッチングする方法が記載されている。また、特許文献2には、TaNをSF6ガスを用いてエッチングする方法が記載されている。
Journal of Vacuum Science and Technology,A 23(4),Jul/Aug 2005 P964-970 American Vacuum Society Journal of Vacuum Science and Technology,B 15(6),Nov/Dec 1997 P2259-2263 American Vacuum Society
As a method of etching TiN or TaN, TiN or TaN is etched using BCl3 / N2 gas (mixed gas), TaN is etched using SiCl4 / NF3 gas, TiN or TaN is etched using BCl3 gas. A method of etching using TaN and a method of etching TaN using BCl 3 / Ar / O 2 gas are known. Patent Document 1 describes a method of etching TaN or TiN using Cl2 / HBr / O2 gas. Patent Document 2 describes a method of etching TaN using SF6 gas.
Journal of Vacuum Science and Technology, A 23 (4), Jul / Aug 2005 P964-970 American Vacuum Society Journal of Vacuum Science and Technology, B 15 (6), Nov / Dec 1997 P2259-2263 American Vacuum Society

前述のように、TiNあるいはTaNをエッチングする方法は開示されている。しかし、ゲートを構成するhigh−k膜上にTiN膜あるいはTaN膜のような仕事関数を制御する目的の金属膜を堆積して、さらにこれらの金属上に多結晶Siを堆積させた構造を、レジストなどをマスクとしてエッチングする場合、要求される加工のサイズ(ラインの幅)は微細化し、現在では45nm以下となっている。   As described above, a method for etching TiN or TaN is disclosed. However, a structure in which a metal film for controlling the work function such as a TiN film or a TaN film is deposited on the high-k film constituting the gate, and further, polycrystalline Si is deposited on these metals. When etching using a resist or the like as a mask, the required processing size (line width) is miniaturized and is currently 45 nm or less.

さらにCMOSと呼ばれる半導体素子を製造する場合においては、CMOSトランジスタを構成する2つのゲート電極はそれぞれ異なる金属材料で形成されており、この異なる2種類の金属材料およびその上に堆積されている多結晶Siをそれぞれ垂直にエッチングしなければならない。   Further, in the case of manufacturing a semiconductor element called CMOS, two gate electrodes constituting a CMOS transistor are formed of different metal materials, respectively, and the two different metal materials and the polycrystals deposited thereon. Each Si must be etched vertically.

ここで、多結晶Siを下地金属材料上に堆積する場合、堆積される多結晶Siの状態(例えば配向性)は下地金属材料の種類毎に異なることになる。すなわち堆積する結晶の状態は下地金属材料に影響されることになる。このため、堆積した多結晶Siのエッチング速度は前記下地金属材料毎に異なり、前記それぞれの下地金属材料上に形成された多結晶Siを均等に加工することは困難である。   Here, when polycrystal Si is deposited on the base metal material, the state of the deposited polycrystal Si (for example, orientation) varies depending on the type of the base metal material. That is, the state of the deposited crystal is affected by the underlying metal material. For this reason, the etching rate of the deposited polycrystalline Si differs for each of the underlying metal materials, and it is difficult to uniformly process the polycrystalline Si formed on each of the underlying metal materials.

本発明は、このような問題点に鑑みてなされたもので、高誘電率絶縁膜上に金属膜及び多結晶Siを堆積した構造の半導体を垂直にかつ微細に加工することのできる半導体加工方法を提供するものである。   The present invention has been made in view of such problems, and a semiconductor processing method capable of vertically and finely processing a semiconductor having a structure in which a metal film and polycrystalline Si are deposited on a high dielectric constant insulating film. Is to provide.

本発明は上記課題を解決するため、次のような手段を採用した。   In order to solve the above problems, the present invention employs the following means.

半導体基板上に形成されたHfあるいはZrを含む絶縁膜、該絶縁膜上に並置して形成された互いに仕事関数が異なる第1および第2の金属膜、該第1および第2の金属膜上に堆積して形成した多結晶シリコン膜を有し、該多結晶シリコン膜上に形成したレジストを用いて、プラズマ雰囲気中で前記多結晶シリコン膜並びに前記第1および第2の金属膜をエッチング加工する半導体加工方法において、前記第1の金属膜はTiを含む金属膜であり、第2の金属膜はTaを含む金属膜であり、前記第2の金属膜上の多結晶シリコン膜のエッチング終了後は、前記処理ガスとして、HBrおよび酸素を含むガスを用いる。 An insulating film containing Hf or Zr formed on a semiconductor substrate, first and second metal films formed in parallel on the insulating film and having different work functions, and on the first and second metal films And etching the polycrystalline silicon film and the first and second metal films in a plasma atmosphere using a resist formed on the polycrystalline silicon film. In the semiconductor processing method, the first metal film is a metal film containing Ti, the second metal film is a metal film containing Ta, and the etching of the polycrystalline silicon film on the second metal film is completed. Thereafter, a gas containing HBr and oxygen is used as the processing gas.

本発明は、以上の構成を備えるため、高誘電率絶縁膜上に金属膜および多結晶Siを堆積した構造の半導体を垂直にかつ微細に加工することができる。   Since the present invention has the above configuration, a semiconductor having a structure in which a metal film and polycrystalline Si are deposited on a high dielectric constant insulating film can be vertically and finely processed.

以下、最良の実施形態を添付図面を参照しながら説明する。図1は、実施形態にかかる半導体加工方法を説明する図であり、図1(a)は加工対象となる半導体素子の断面図である。半導体素子は、図1(a)に示すようにSi基板101、Si基板101上に形成した高誘電率絶縁膜としてのHfSiON膜102、前記高誘電率絶縁膜としてのHfSiON膜102上に併置して形成したp型チャネルFET用の仕事関数制御金属としての第1の金属膜103およびn形チャネルFET用としての第2の金属膜104を備える。   Hereinafter, the best embodiment will be described with reference to the accompanying drawings. FIG. 1 is a view for explaining a semiconductor processing method according to the embodiment, and FIG. 1A is a cross-sectional view of a semiconductor element to be processed. As shown in FIG. 1A, the semiconductor element is disposed on the Si substrate 101, the HfSiON film 102 as a high dielectric constant insulating film formed on the Si substrate 101, and the HfSiON film 102 as the high dielectric constant insulating film. A first metal film 103 as a work function control metal for a p-type channel FET and a second metal film 104 for an n-type channel FET.

ここで、第1の金属膜には仕事関数が比較的大きいTiあるいはMoなどの金属あるいはその化合物が用いられ、第2の金属膜には比較的仕事関数が小さいTaあるいはその化合物などが用いられる。   Here, a metal such as Ti or Mo having a relatively high work function or a compound thereof is used for the first metal film, and Ta or a compound having a relatively low work function is used for the second metal film. .

第1および第2の金属膜上には、電極材料としての多結晶Si膜105、キャップとしてのSiN膜106、反射防止膜107およびリソグラフィーによりパタニングされたレジスト108が順次堆積されている。   On the first and second metal films, a polycrystalline Si film 105 as an electrode material, a SiN film 106 as a cap, an antireflection film 107, and a resist 108 patterned by lithography are sequentially deposited.

それぞれの膜厚はHfSiON膜102が2nm、TiN膜103が10nm、多結晶Si膜105が50nm、SiN膜106が50nm、反射防止膜107が80nm、レジスト108が200nmである。   The thicknesses of the HfSiON film 102 are 2 nm, the TiN film 103 is 10 nm, the polycrystalline Si film 105 is 50 nm, the SiN film 106 is 50 nm, the antireflection film 107 is 80 nm, and the resist 108 is 200 nm.

図1(a)は、処理の初期状態を示し、リソグラフィーによりパタニングされたレジスト108が最上層にある。   FIG. 1A shows an initial state of processing, and a resist 108 patterned by lithography is in the uppermost layer.

この構造をドライエッチングすると、図1(b)の構造が得られる。すなわち、第1の金属膜(Ti)103上に形成された多結晶Si膜および第2の金属膜(Ta)104上に形成された多結晶Si膜は、その膜厚が同じであるにもかかわらず、第1の金属膜(Ti)103上の多結晶Si膜と第2の金属膜(Ta)104上の多結晶Si膜とではエッチングの進行状況が異なることが観察される。この原因は、金属膜の構造の差によりその上に堆積する多結晶Siの配向性など構造に差が生じ、これによりエッチング速度に差が生じたものと考えられる。   When this structure is dry-etched, the structure of FIG. 1B is obtained. That is, the polycrystalline Si film formed on the first metal film (Ti) 103 and the polycrystalline Si film formed on the second metal film (Ta) 104 have the same film thickness. Regardless, it is observed that the progress of etching is different between the polycrystalline Si film on the first metal film (Ti) 103 and the polycrystalline Si film on the second metal film (Ta) 104. This is considered to be due to a difference in structure such as the orientation of the polycrystalline Si deposited thereon due to the difference in the structure of the metal film, resulting in a difference in the etching rate.

このため、図1(b)に示すように、第2の金属膜104上の多結晶Siのエッチングが終了した時点では、第1の金属膜103上の多結晶Siは残っている。また、第2の金属膜104上の多結晶Siはテーパ形状をしている。   For this reason, as shown in FIG. 1B, the polycrystalline Si on the first metal film 103 remains at the time when the etching of the polycrystalline Si on the second metal film 104 is completed. Further, the polycrystalline Si on the second metal film 104 has a tapered shape.

なお、図1(b)の時点(第2の金属膜104上の多結晶Siのエッチングが終了した時点)以降に処理ガスとして、多結晶Siのエッチングに際して通常用いられるフッ素あるいはCl2を多く含むガスを用いると、第2の金属膜104上の多結晶Siにサイドエッチングが入ってしまう。   Note that a gas containing a large amount of fluorine or Cl 2 that is usually used in etching of polycrystalline Si is used as a processing gas after the time of FIG. 1B (the time when etching of polycrystalline Si on the second metal film 104 is completed). Is used, side etching occurs in the polycrystalline Si on the second metal film 104.

これを防ぐためには、第1の金属膜103上の多結晶Siのエッチングが終了していない時点でガスをサイドエッチングが入りにくいものに変えればよい。   In order to prevent this, the gas may be changed to one in which side etching is difficult to enter when the etching of the polycrystalline Si on the first metal film 103 is not completed.

具体例としては図1(b)の時点(第2の金属膜104上の多結晶Siのエッチングが終了する時点)までを、例えばSF6/CHF3/CF4/Arの混合ガスを、流量7/35/115/30ml/min 圧力0.8Paで供給し、ウエハバイアス40Wでエッチングする。さらに、図1(c)の時点までをCl2/HBr/O2/Arの混合ガスを流量10/80/4/30ml/min、圧力0.4Paで供給し、ウエハバイアス30Wでエッチングする。   As a specific example, a gas mixture of, for example, SF6 / CHF3 / CF4 / Ar is used up to a time point of FIG. / 115/30 ml / min Supply at a pressure of 0.8 Pa and etch with a wafer bias of 40 W. Further, until the time shown in FIG. 1C, a mixed gas of Cl2 / HBr / O2 / Ar is supplied at a flow rate of 10/80/4/30 ml / min and a pressure of 0.4 Pa, and etching is performed with a wafer bias of 30 W.

ここでHBr/Cl2の流量比を1以上,10以下にすることで図1(c)に示すように第1の金属膜103上の多結晶Siのエッチングが終了した時点で第2の金属膜104上の多結晶Siを垂直形状に保つことができる。Cl2流量が多すぎると下地の金属膜104が削れてしまう。また、少なすぎると多結晶Siのエッチング速度が非常に遅くなる。また、酸素の割合は0%以上5%以下が適正である。酸素は多結晶Siの側壁を保護する目的で微量添加されているが、多すぎるとエッチングが停止してしまう。   Here, when the flow rate ratio of HBr / Cl2 is set to 1 or more and 10 or less, as shown in FIG. 1C, when the etching of the polycrystalline Si on the first metal film 103 is completed, the second metal film is formed. The polycrystalline Si on 104 can be kept in a vertical shape. If the Cl2 flow rate is too high, the underlying metal film 104 is scraped off. On the other hand, if the amount is too small, the etching rate of polycrystalline Si becomes very slow. In addition, an appropriate ratio of oxygen is 0% or more and 5% or less. Although a small amount of oxygen is added for the purpose of protecting the side walls of the polycrystalline Si, if it is too much, the etching stops.

次に、処理ガスを例えばHBr200ml/min、圧力5Pa、ウエハバイアス20Wに切り替えてエッチングを行い、図1(d)に示すように、第1の金属膜(Ti)103上の多結晶Siにオーバエッチング施す。これにより、第1および第2の金属膜上の多結晶Siを垂直形状にエッチングすることができる。このようにHBrガスの流量比が高いガス系は下地の金属をエッチングしないので、このガス系でオーバエッチングすることで、多結晶Siの側壁のみがエッチングされて、テーパ形状が改善される。   Next, etching is performed by switching the processing gas to, for example, HBr 200 ml / min, pressure 5 Pa, wafer bias 20 W, and over the polycrystalline Si on the first metal film (Ti) 103 as shown in FIG. Etch. Thereby, the polycrystalline Si on the first and second metal films can be etched into a vertical shape. Since the gas system having a high flow rate ratio of the HBr gas does not etch the underlying metal, only the side walls of the polycrystalline Si are etched and the taper shape is improved by over-etching with the gas system.

図2は、半導体素子を加工する加工装置(プラズマエッチング装置)を説明する図である。この装置は電子スピン共鳴(ECR)方式と呼ばれる装置であり、プラズマ電源201から放出された電磁波をアンテナ202、石英などの電磁波を透過する窓203を通して真空チャンバ(減圧処理室)204内に導入する。チャンバ204内はエッチングガスが一定の圧力で保持されており、前記電磁波によりガスをプラズマ化し、反応性イオンをウエハ206に入射させることでエッチングが進行する。  FIG. 2 is a diagram for explaining a processing apparatus (plasma etching apparatus) for processing a semiconductor element. This apparatus is called an electron spin resonance (ECR) system, and introduces electromagnetic waves emitted from a plasma power source 201 into a vacuum chamber (decompression processing chamber) 204 through an antenna 202 and a window 203 that transmits electromagnetic waves such as quartz. . Etching gas is held in the chamber 204 at a constant pressure, and etching proceeds by making the gas into plasma by the electromagnetic wave and causing reactive ions to enter the wafer 206.

ウエハ206を保持する試料台205には入射イオンを加速するためのバイアス電源207が接続されている。この装置では電磁コイル208によりチャンバ204内に磁場を発生する。プラズマ中の電子スピン周波数と、プラズマ電源201の周波数が一致するように磁場強度を設定すると、電力が効率よくプラズマに吸収されて、低圧にて高いプラズマ密度を維持することができる。電磁コイル208に流す電流値を変えることにより磁場強度をECRが生じるように設定することができる。なお、エッチングに用いる加工装置は、ECR方式に限られるものではなく、例えば誘導結合型あるいは容量結合型のプラズマ処理装置などを用いることができる。   A bias power source 207 for accelerating incident ions is connected to the sample stage 205 that holds the wafer 206. In this apparatus, a magnetic field is generated in the chamber 204 by the electromagnetic coil 208. When the magnetic field strength is set so that the electron spin frequency in the plasma matches the frequency of the plasma power source 201, the power is efficiently absorbed by the plasma, and a high plasma density can be maintained at a low pressure. By changing the value of the current passed through the electromagnetic coil 208, the magnetic field strength can be set so that ECR occurs. Note that the processing apparatus used for etching is not limited to the ECR system, and for example, an inductively coupled or capacitively coupled plasma processing apparatus can be used.

次に、前記第1および第2の金属膜、ならびに前記金属膜上に堆積した多結晶Si膜を加工する方法について説明する。   Next, a method for processing the first and second metal films and the polycrystalline Si film deposited on the metal film will be described.

金属膜の加工においては、これらを構成する材料を垂直に加工するとともに、前記金属膜上に堆積した多結晶Si膜のサイドエッチングを極力抑制しなければならない。このためには金属材料に対するエッチング速度が極力大きなガス系を選ぶことが重要である。実験によると、TiN膜に対してはCl2を主体とするガスを、また、TaSi、TaSiNあるいはTaC膜に対してはCF4などFを主体とするガスを用いてエッチングすればよいことが分かった。   In the processing of the metal film, the materials constituting them must be processed vertically and side etching of the polycrystalline Si film deposited on the metal film must be suppressed as much as possible. For this purpose, it is important to select a gas system that has a maximum etching rate for the metal material. According to experiments, it has been found that the TiN film may be etched using a gas mainly composed of Cl2, and the TaSi, TaSiN or TaC film may be etched using a gas mainly composed of F such as CF4.

図3はCl2とN2の混合ガスを用いた場合のTiNおよびTaSiNのエッチング速度を、また図4はCF4とN2の混合ガスを用いた場合のTiNおよびTaSiNのエッチング速度を示す。   FIG. 3 shows the etching rate of TiN and TaSiN when a mixed gas of Cl2 and N2 is used, and FIG. 4 shows the etching rate of TiN and TaSiN when a mixed gas of CF4 and N2 is used.

図3に示すようにTiNのエッチング速度を増加するには、エッチングガスにおけるCl2の割合を増加すればよく、TaSiNのエッチング速度を増加するにはCF4の割合を増加すればよいことが分かる。   As shown in FIG. 3, it can be seen that to increase the etching rate of TiN, the proportion of Cl2 in the etching gas should be increased, and to increase the etching rate of TaSiN, the proportion of CF4 should be increased.

ところで、図3に示すように、TiNはCl2ガスを100%含むエッチングガスを用いた場合エッチング速度が最大となる。しかし、Cl2ガスを用いてエッチングを開始する前にCF4などのフッ素を含むガスを用いて、TiN表面に形成された酸化膜などの変性膜を除去しておかないとエッチングが進行しないことが分かった。   Incidentally, as shown in FIG. 3, TiN has the highest etching rate when an etching gas containing 100% Cl 2 gas is used. However, it is understood that the etching does not proceed unless a modified film such as an oxide film formed on the TiN surface is removed using a gas containing fluorine such as CF4 before the etching is started using the Cl2 gas. It was.

すなわち、エッチング時間を最短にするとともに多結晶Si膜に対するサイドエッチングを抑制するためには、CF4ガスを用いてTaSiNに対するエッチングを先に行い、これにより、TiN膜上に形成された変性層を除去しておくことが望ましい。このようにして変成層を除去しておくと、後続するCl2ガスを用いたTiN膜に対するエッチングが支障なく進行する。   That is, in order to minimize the etching time and suppress side etching on the polycrystalline Si film, etching with respect to TaSiN is first performed using CF4 gas, thereby removing the modified layer formed on the TiN film. It is desirable to keep it. If the metamorphic layer is removed in this way, the subsequent etching with respect to the TiN film using Cl2 gas proceeds without any trouble.

例えば、図1(d)に示す多結晶Siのオーバエッチング終了後、CF4ガスを流量100ml/min、圧力0.2Pa、ウエハバイアスを10Wで15s供給して第2の金属膜(TaSiN)104をエッチングし、その後、Cl2ガスを流量100ml/min、圧力0.4Pa、ウエハバイアスを20Wで5s供給して第1の金属膜(TiN)103にエッチングを施す。これにより、多結晶Si膜がサイドエッチングされることがなく、かつTiN膜およびTaSiN膜を垂直にエッチングすることができた。   For example, after the over-etching of polycrystalline Si shown in FIG. 1D, the second metal film (TaSiN) 104 is formed by supplying CF 4 gas at a flow rate of 100 ml / min, a pressure of 0.2 Pa, and a wafer bias of 10 W for 15 s. Etching is performed, and then the first metal film (TiN) 103 is etched by supplying Cl 2 gas at a flow rate of 100 ml / min, a pressure of 0.4 Pa, and a wafer bias of 20 W for 5 s. As a result, the polycrystalline Si film was not side-etched, and the TiN film and the TaSiN film could be etched vertically.

第2の金属膜104としてTaSiNに代えてTaSiあるいはTaCを用いた場合においても、同じガスを用いて垂直に加工することができた。なお、エッチングガスにおけるCl2およびCF4の割合はどちらも60%以上ならば垂直加工が可能であった。   Even when TaSi or TaC was used as the second metal film 104 instead of TaSiN, it could be processed vertically using the same gas. If the ratios of Cl2 and CF4 in the etching gas were both 60% or more, vertical processing was possible.

それぞれのガス比が小さくなるとTiNおよびTaSiNのエッチング速度が低下して、エッチング時間が長くなり、この間にラジカルによる多結晶Siのサイドエッチングなどが進行して形状が劣化する。またCF4の代わりにNF3あるいはSF6を用いても垂直加工ができる。またTiNおよびTaSiNをエッチングするときの圧力は1Pa以下0.05Pa以上が望ましい。圧力が低いとプラズマ中のイオン/ラジカル比が増加するので、垂直形状が保たれる。なお、圧力が低すぎるとプラズマが不安定になる。   When the respective gas ratios are reduced, the etching rate of TiN and TaSiN is reduced and the etching time is increased. During this time, the side etching of polycrystalline Si by radicals proceeds and the shape deteriorates. Also, vertical machining can be performed by using NF3 or SF6 instead of CF4. The pressure when etching TiN and TaSiN is preferably 1 Pa or less and 0.05 Pa or more. When the pressure is low, the ion / radical ratio in the plasma increases, so that the vertical shape is maintained. If the pressure is too low, the plasma becomes unstable.

なお、前記エッチングの順序を上述とは逆にすると、第1の金属膜(TiN)103をエッチングするためにフッ素を含んだガスによる変性層除去処理が必要となり、この処理期間中に多結晶Si膜に対する余計なサイドエッチが進行することになる。   If the order of the etching is reversed from the above, a modified layer removal process using a gas containing fluorine is required to etch the first metal film (TiN) 103. During this process period, polycrystalline Si is removed. An extra side etch for the film will proceed.

図5は、第1および第2の金属膜を同時にエッチングする例を説明する図である。多結晶Si膜に対するサイドエッチングを抑制し、かつ、第1および第2の金属膜を短時間でエッチングするには、第1および第2の金属膜をほぼ同じ速度でエッチングすることのできるガスを用いるとよい。   FIG. 5 is a diagram for explaining an example of simultaneously etching the first and second metal films. In order to suppress side etching on the polycrystalline Si film and to etch the first and second metal films in a short time, a gas capable of etching the first and second metal films at substantially the same rate is used. Use it.

実験によると、第1の金属膜(TiN)および第2の金属膜(TaSiN)をほぼ同じ速度でエッチングするためには、CF4ガスとCl2ガスの混合ガスを用い、その混合比を適正値に制御すればよいことが分かった。   According to experiments, in order to etch the first metal film (TiN) and the second metal film (TaSiN) at approximately the same rate, a mixed gas of CF4 gas and Cl2 gas is used, and the mixing ratio is set to an appropriate value. It turns out that it only has to be controlled.

図5は、CF4ガスとCl2ガスを混合したガスを用いた場合における第1の金属膜(TiN)103および第2の金属膜(TaSiN)104のエッチング速度を示す図である。図に示すように、CF4の割合を増加すると第1の金属膜(TiN)のエッチング速度が低下して、第2の金属膜(TaSiN)のエッチング速度が増加する。ガスの混合比を変えてエッチングを施したところ、CF4の割合が35%から50%ににおいて、第1の金属膜(TiN)および第2の金属膜(TaSiN)のエッチング速度がほぼ同じになることがわかる。また、第1の金属膜(TiN)および第2の金属膜(TaSiN)ともに垂直に加工することができた。CF4およびCl2の混合ガスに希ガスや窒素などを混合する場合においてもCF4とCl2の混合の比率を35%から50%にすることにより、第1の金属膜(TiN)および第2の金属膜(TaSiN)をほぼ同じ速度でのエッチングすることができる。また、第1の金属膜(TiN)および第2の金属膜(TaSiN)を垂直に加工することができた。   FIG. 5 is a diagram showing etching rates of the first metal film (TiN) 103 and the second metal film (TaSiN) 104 when a gas in which CF4 gas and Cl2 gas are mixed is used. As shown in the figure, when the ratio of CF4 is increased, the etching rate of the first metal film (TiN) is decreased, and the etching rate of the second metal film (TaSiN) is increased. When etching was performed while changing the gas mixture ratio, the etching rates of the first metal film (TiN) and the second metal film (TaSiN) were almost the same when the CF4 ratio was 35% to 50%. I understand that. Further, both the first metal film (TiN) and the second metal film (TaSiN) could be processed vertically. Even when a rare gas or nitrogen is mixed with the mixed gas of CF4 and Cl2, the mixing ratio of CF4 and Cl2 is changed from 35% to 50%, so that the first metal film (TiN) and the second metal film are mixed. (TaSiN) can be etched at approximately the same rate. Also, the first metal film (TiN) and the second metal film (TaSiN) could be processed vertically.

なお、以上において説明したエッチングに際しては、ウエハに印加するバイアス電圧の振幅は下地HfSiON膜との選択比を高く保つために350V以下にするのが望ましい。電圧が高すぎるとHfSiON膜のエッチング速度が高くなり、選択比が低下する。また低すぎると金属のエッチング速度が低下して形状が悪化する。   In the etching described above, it is desirable that the amplitude of the bias voltage applied to the wafer is 350 V or less in order to keep the selection ratio with the underlying HfSiON film high. If the voltage is too high, the etching rate of the HfSiON film increases, and the selection ratio decreases. On the other hand, if it is too low, the metal etching rate decreases and the shape deteriorates.

また、プラズマ中のイオン/ラジカル比を高くして垂直加工を行うためには、圧力は1Pa以下0.05Pa以上にするのが望ましい。   Further, in order to perform vertical processing with a high ion / radical ratio in the plasma, the pressure is desirably 1 Pa or less and 0.05 Pa or more.

以上説明したように、本実施形態によれば、その上に堆積される多結晶Si膜のエッチング速度が相対的に遅くなる第1の金属膜と相対的に速くなる第2の金属膜を並設し、前記第1および第2の金属膜上に形成した多結晶Siにエッチングを施す際、エッチング速度が遅くなる方の金属膜(第1の金属膜)上の多結晶Siのエッチング終了に合わせて、エッチング時間あるいはオーバエッチング時間を設定する。   As described above, according to the present embodiment, the first metal film having a relatively slow etching rate of the polycrystalline Si film deposited thereon and the second metal film having a relatively fast etching speed are arranged side by side. When the polycrystalline Si formed on the first and second metal films is etched, the etching of the polycrystalline Si on the metal film (first metal film) whose etching rate is slower is terminated. In addition, an etching time or an over-etching time is set.

また、エッチング速度が速くなる方の金属膜(第2の金属膜)上の多結晶Siのサイドエッチングを防ぐために、すくなくとも第2の金属膜上のエッチングが終了した後はエッチングガスとしてHBrおよびO2を含むガスを用いる。   Further, in order to prevent side etching of polycrystalline Si on the metal film (second metal film) whose etching rate is higher, at least after the etching on the second metal film is finished, HBr and O2 are used as etching gases. A gas containing is used.

なお、ウエハ上に第1の金属膜および第2の金属膜が混在する場合において、第1および第2の金属膜上に形成された多結晶Siのエッチングの終了時点は、発光波形の変化、例えば2段階に変化する発光波形の変化、あるいは、エッチング途中の様子を電子顕微鏡などで観察することにより知ることができる。   When the first metal film and the second metal film are mixed on the wafer, the end point of the etching of the polycrystalline Si formed on the first and second metal films is a change in the light emission waveform, For example, it can be known by observing a change in the light emission waveform that changes in two stages or a state during the etching with an electron microscope or the like.

ここで発光を用いる場合は、エッチングの終了を以下のように定める。図6はプラズマからのSiの反応生成物からの発光強度の時間変化を表す。発光強度の最大を100%とすると、発光強度が低下して90%から0%の間をエッチング終了期間と定め、この期間の間にエッチングステップを切り替えればよい。   Here, when light emission is used, the end of etching is determined as follows. FIG. 6 shows the change over time of the emission intensity from the reaction product of Si from the plasma. Assuming that the maximum of the emission intensity is 100%, the emission intensity decreases and the period between 90% and 0% is determined as the etching end period, and the etching step may be switched during this period.

また、前述のように多結晶Siのエッチングに続く第1および第2の金属膜のエッチング処理に際しては、前記金属膜のエッチング中に多結晶Siがサイドエッチングされないようにしておくことが必要である。このためには前記金属膜の垂直方向のエッチング速度を多結晶Siのサイドエッチング速度より十分大きく設定しておく必要がある。   Further, as described above, in the etching process of the first and second metal films following the etching of the polycrystalline Si, it is necessary that the polycrystalline Si is not side-etched during the etching of the metal film. . For this purpose, it is necessary to set the etching rate in the vertical direction of the metal film sufficiently higher than the side etching rate of polycrystalline Si.

また、本実施形態では、第1の金属膜がTiを主成分に含み、第2の金属膜がTaを主成分に含む場合には、第1の金属膜をCl2を主成分としたガスでエッチングし、第2の金属膜をCF4,NF3,SF6などのFを含むガスでエッチングし、さらに第2の金属膜を第1の金属膜よりも先にエッチングする。すなわち、Tiを含む金属膜(第1の金属膜)は、その表面に酸化膜などの変成層が存在する場合が多く、この層を取り除かないとCl2を主体とするガスでは第1の金属膜のエッチング進行しないからである。このように第2の金属膜をFを含むガスで先にエッチングすることにより、第1の金属膜に形成された酸化膜を取り除いておくことにより、次のCl2を主体としたガスによる第1の金属膜に対するエッチングを良好に実施できる。   In the present embodiment, when the first metal film contains Ti as a main component and the second metal film contains Ta as a main component, the first metal film is made of a gas containing Cl2 as a main component. Etching is performed, and the second metal film is etched with a gas containing F such as CF4, NF3, SF6, and the second metal film is further etched before the first metal film. That is, the metal film containing Ti (first metal film) often has a metamorphic layer such as an oxide film on the surface thereof, and if this layer is not removed, the first metal film is mainly composed of Cl2. This is because the etching does not proceed. Thus, by etching the second metal film with a gas containing F in advance, the oxide film formed on the first metal film is removed, so that the first gas by the next gas mainly composed of Cl 2 is used. Etching of the metal film can be carried out satisfactorily.

実施形態にかかる半導体加工方法を説明する図である。It is a figure explaining the semiconductor processing method concerning an embodiment. 半導体素子を加工する加工装置を説明する図である。It is a figure explaining the processing apparatus which processes a semiconductor element. TiNのエッチング速度を示す図である。It is a figure which shows the etching rate of TiN. TaSiNのエッチング速度を示す図である。It is a figure which shows the etching rate of TaSiN. TiNおよびTaSiNのエッチング速度を示す図である。It is a figure which shows the etching rate of TiN and TaSiN. プラズマからの発光強度の時間変化を示す図である。It is a figure which shows the time change of the emitted light intensity from a plasma.

符号の説明Explanation of symbols

101 Si基板
102 HfSiON
103 第1の金属膜
104 第2の金属膜
105 多結晶Si膜
106 SiN
107 反射防止膜
108 レジスト
201 プラズマ電源
202 アンテナ
203 窓
204 真空チャンバ
205 試料台
206 ウエハ
207 バイアス電源
208 電磁コイル
101 Si substrate 102 HfSiON
103 First metal film 104 Second metal film 105 Polycrystalline Si film 106 SiN
DESCRIPTION OF SYMBOLS 107 Antireflection film 108 Resist 201 Plasma power supply 202 Antenna 203 Window 204 Vacuum chamber 205 Sample stand 206 Wafer 207 Bias power supply 208 Electromagnetic coil

Claims (4)

半導体基板上に形成されたHfあるいはZrを含む絶縁膜、該絶縁膜上に並置して形成された互いに仕事関数が異なる第1および第2の金属膜、該第1および第2の金属膜上に堆積して形成した多結晶シリコン膜を有し、該多結晶シリコン膜上に形成したレジストを用いて、プラズマ雰囲気中で前記多結晶シリコン膜並びに前記第1および第2の金属膜をエッチング加工する半導体加工方法において、
前記第1の金属膜はTiを含む金属膜であり、第2の金属膜はTaを含む金属膜であり、前記第2の金属膜上の多結晶シリコン膜のエッチング終了後は、前記処理ガスとして、HBrおよび酸素を含むガスを用いることを特徴とする半導体加工方法。
An insulating film containing Hf or Zr formed on a semiconductor substrate, first and second metal films formed in parallel on the insulating film and having different work functions, and on the first and second metal films And etching the polycrystalline silicon film and the first and second metal films in a plasma atmosphere using a resist formed on the polycrystalline silicon film. In the semiconductor processing method to
The first metal film is a metal film containing Ti, the second metal film is a metal film containing Ta, and after the etching of the polycrystalline silicon film on the second metal film, the processing gas is used. As a semiconductor processing method, a gas containing HBr and oxygen is used.
請求項1記載の半導体加工方法において、
前記第1および第2の金属膜上の多結晶シリコンのエッチング終了後、前記第2の金属膜をCF4あるいはNF3あるいはSF6を含むガスを用いてエッチングした後、第1の金属膜をCl2を含むガスを用いてエッチングすることを特徴とする半導体加工方法。
The semiconductor processing method according to claim 1,
After the etching of the polycrystalline silicon on the first and second metal films is completed, the second metal film is etched using a gas containing CF4, NF3, or SF6, and then the first metal film contains Cl2. semiconductor processing wherein that you etched using gas.
請求項1記載の半導体加工方法において、
前記第1および第2の金属膜上の多結晶シリコンのエッチング終了後、前記第2の金属膜をCF4あるいはNF3あるいはSF6を60%以上含むガスを用いてエッチングした後、第1の金属膜をCl2を60%以上含むガスを用いてエッチングすることを特徴とする半導体加工方法。
The semiconductor processing method according to claim 1 ,
After the etching of the polycrystalline silicon on the first and second metal films, the second metal film is etched using a gas containing 60% or more of CF4, NF3 or SF6, and then the first metal film is formed. Etching using a gas containing 60% or more of Cl 2 .
請求項1記載の半導体加工方法において、
前記第1および第2の金属膜上の多結晶シリコンのエッチング終了後、前記第1の金属膜および第2の金属膜を、CF4およびCl2の総和に対してCF4を35%ないし50%含む混合ガスを用いてエッチングすることを特徴とする半導体加工方法。
The semiconductor processing method according to claim 1 ,
After the etching of polycrystalline silicon on the first and second metal films, the first metal film and the second metal film are mixed containing 35% to 50% of CF4 with respect to the sum of CF4 and Cl2. A semiconductor processing method, wherein etching is performed using a gas .
JP2008207902A 2008-08-12 2008-08-12 Semiconductor processing method Expired - Fee Related JP5042162B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008207902A JP5042162B2 (en) 2008-08-12 2008-08-12 Semiconductor processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008207902A JP5042162B2 (en) 2008-08-12 2008-08-12 Semiconductor processing method

Publications (2)

Publication Number Publication Date
JP2010045171A JP2010045171A (en) 2010-02-25
JP5042162B2 true JP5042162B2 (en) 2012-10-03

Family

ID=42016326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008207902A Expired - Fee Related JP5042162B2 (en) 2008-08-12 2008-08-12 Semiconductor processing method

Country Status (1)

Country Link
JP (1) JP5042162B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9486237B2 (en) 1999-08-19 2016-11-08 Covidien Lp Methods and devices for cutting tissue
US9532844B2 (en) 2012-09-13 2017-01-03 Covidien Lp Cleaning device for medical instrument and method of use
US9615850B2 (en) 1999-08-19 2017-04-11 Covidien Lp Atherectomy catheter with aligned imager
US9687267B2 (en) 2009-12-02 2017-06-27 Covidien Lp Device for cutting tissue
US9687266B2 (en) 2009-04-29 2017-06-27 Covidien Lp Methods and devices for cutting and abrading tissue
US9770259B2 (en) 2011-09-01 2017-09-26 Covidien Lp Catheter with helical drive shaft and methods of manufacture
US9788854B2 (en) 1999-08-19 2017-10-17 Covidien Lp Debulking catheters and methods
US9801647B2 (en) 2006-05-26 2017-10-31 Covidien Lp Catheter including cutting element and energy emitting element
US9855072B2 (en) 2010-06-14 2018-01-02 Covidien Lp Material removal device and method of use
US9913659B2 (en) 2009-12-11 2018-03-13 Covidien Lp Material removal device having improved material capture efficiency and methods of use
US9943329B2 (en) 2012-11-08 2018-04-17 Covidien Lp Tissue-removing catheter with rotatable cutter
US9999438B2 (en) 2003-04-22 2018-06-19 Covidien Lp Methods and devices for cutting tissue at a vascular location
US10213224B2 (en) 2014-06-27 2019-02-26 Covidien Lp Cleaning device for catheter and catheter including the same
US10219824B2 (en) 2008-02-25 2019-03-05 Covidien Lp Methods and devices for cutting tissue
US10292721B2 (en) 2015-07-20 2019-05-21 Covidien Lp Tissue-removing catheter including movable distal tip
US10314664B2 (en) 2015-10-07 2019-06-11 Covidien Lp Tissue-removing catheter and tissue-removing element with depth stop
US10314667B2 (en) 2015-03-25 2019-06-11 Covidien Lp Cleaning device for cleaning medical instrument
US10507037B2 (en) 2008-10-13 2019-12-17 Covidien Lp Method for manipulating catheter shaft

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5642427B2 (en) * 2010-05-24 2014-12-17 株式会社日立ハイテクノロジーズ Plasma processing method
KR102545968B1 (en) * 2014-08-05 2023-06-20 도쿄엘렉트론가부시키가이샤 Methods for dry hard mask removal on a microelectronic substrate
JP2018511935A (en) * 2015-02-25 2018-04-26 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Method and apparatus for using alkylamines to selectively remove metal nitrides
CN111403278B (en) * 2019-11-29 2023-02-10 上海华力微电子有限公司 Method for forming mandrel pattern
KR20230012459A (en) * 2021-07-14 2023-01-26 주식회사 히타치하이테크 Plasma treatment method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646718B2 (en) * 2002-10-04 2005-05-11 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP2004165555A (en) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2004266249A (en) * 2003-02-10 2004-09-24 Nec Electronics Corp Method for manufacturing semiconductor device
JP3880968B2 (en) * 2004-02-04 2007-02-14 松下電器産業株式会社 Manufacturing method of semiconductor device
US7208424B2 (en) * 2004-09-17 2007-04-24 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a metal layer
JP4850458B2 (en) * 2005-09-12 2012-01-11 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof
JP4849881B2 (en) * 2005-12-08 2012-01-11 株式会社日立ハイテクノロジーズ Plasma etching method
JP5011921B2 (en) * 2006-09-29 2012-08-29 富士通セミコンダクター株式会社 Semiconductor integrated circuit device and manufacturing method thereof
JP2008181957A (en) * 2007-01-23 2008-08-07 Toshiba Corp Method of manufacturing semiconductor device
JP2009021550A (en) * 2007-07-12 2009-01-29 Panasonic Corp Manufacturing method of semiconductor device

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9788854B2 (en) 1999-08-19 2017-10-17 Covidien Lp Debulking catheters and methods
US10022145B2 (en) 1999-08-19 2018-07-17 Covidien Lp Methods and devices for cutting tissue
US9532799B2 (en) 1999-08-19 2017-01-03 Covidien Lp Method and devices for cutting tissue
US9486237B2 (en) 1999-08-19 2016-11-08 Covidien Lp Methods and devices for cutting tissue
US9615850B2 (en) 1999-08-19 2017-04-11 Covidien Lp Atherectomy catheter with aligned imager
US9999438B2 (en) 2003-04-22 2018-06-19 Covidien Lp Methods and devices for cutting tissue at a vascular location
US9801647B2 (en) 2006-05-26 2017-10-31 Covidien Lp Catheter including cutting element and energy emitting element
US10588653B2 (en) 2006-05-26 2020-03-17 Covidien Lp Catheter including cutting element and energy emitting element
US11666355B2 (en) 2006-05-26 2023-06-06 Covidien Lp Catheter including cutting element and energy emitting element
US10219824B2 (en) 2008-02-25 2019-03-05 Covidien Lp Methods and devices for cutting tissue
US10507037B2 (en) 2008-10-13 2019-12-17 Covidien Lp Method for manipulating catheter shaft
US9687266B2 (en) 2009-04-29 2017-06-27 Covidien Lp Methods and devices for cutting and abrading tissue
US10555753B2 (en) 2009-04-29 2020-02-11 Covidien Lp Methods and devices for cutting and abrading tissue
US10499947B2 (en) 2009-12-02 2019-12-10 Covidien Lp Device for cutting tissue
US9687267B2 (en) 2009-12-02 2017-06-27 Covidien Lp Device for cutting tissue
US10751082B2 (en) 2009-12-11 2020-08-25 Covidien Lp Material removal device having improved material capture efficiency and methods of use
US9913659B2 (en) 2009-12-11 2018-03-13 Covidien Lp Material removal device having improved material capture efficiency and methods of use
US9855072B2 (en) 2010-06-14 2018-01-02 Covidien Lp Material removal device and method of use
US10335188B2 (en) 2011-09-01 2019-07-02 Covidien Lp Methods of manufacture of catheter with helical drive shaft
US9770259B2 (en) 2011-09-01 2017-09-26 Covidien Lp Catheter with helical drive shaft and methods of manufacture
US9579157B2 (en) 2012-09-13 2017-02-28 Covidien Lp Cleaning device for medical instrument and method of use
US9532844B2 (en) 2012-09-13 2017-01-03 Covidien Lp Cleaning device for medical instrument and method of use
US9943329B2 (en) 2012-11-08 2018-04-17 Covidien Lp Tissue-removing catheter with rotatable cutter
US10932811B2 (en) 2012-11-08 2021-03-02 Covidien Lp Tissue-removing catheter with rotatable cutter
US10213224B2 (en) 2014-06-27 2019-02-26 Covidien Lp Cleaning device for catheter and catheter including the same
US10314667B2 (en) 2015-03-25 2019-06-11 Covidien Lp Cleaning device for cleaning medical instrument
US10292721B2 (en) 2015-07-20 2019-05-21 Covidien Lp Tissue-removing catheter including movable distal tip
US10314664B2 (en) 2015-10-07 2019-06-11 Covidien Lp Tissue-removing catheter and tissue-removing element with depth stop

Also Published As

Publication number Publication date
JP2010045171A (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP5042162B2 (en) Semiconductor processing method
US9984890B2 (en) Isotropic silicon and silicon-germanium etching with tunable selectivity
US7442651B2 (en) Plasma etching method
JP4891906B2 (en) Method for forming a semiconductor device having a metal layer
US6855643B2 (en) Method for fabricating a gate structure
US20080146034A1 (en) Method for recess etching
US20090017633A1 (en) Alternative method for advanced cmos logic gate etch applications
KR102304163B1 (en) Etching method
JP5248063B2 (en) Semiconductor element processing method
US8440513B2 (en) Method of semiconductor processing
US20110201204A1 (en) Precisely Tuning Feature Sizes on Hard Masks Via Plasma Treatment
US20110171833A1 (en) Dry etching method of high-k film
KR102254447B1 (en) Plasma etching method
JP5579374B2 (en) Semiconductor processing method
KR101133697B1 (en) Method for manufacturing semiconductor device
US20200006081A1 (en) Method of Isotropic Etching of Silicon Oxide Utilizing Fluorocarbon Chemistry
JPH053178A (en) Manufacture of semiconductor device
KR100321226B1 (en) Manufacturing method of semiconductor device
JP4436463B2 (en) Etching chamber apparatus having three independent control electrodes
JP2014131086A (en) Plasma processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees