JP5034439B2 - DC / DC converter operation mode determination circuit - Google Patents
DC / DC converter operation mode determination circuit Download PDFInfo
- Publication number
- JP5034439B2 JP5034439B2 JP2006289084A JP2006289084A JP5034439B2 JP 5034439 B2 JP5034439 B2 JP 5034439B2 JP 2006289084 A JP2006289084 A JP 2006289084A JP 2006289084 A JP2006289084 A JP 2006289084A JP 5034439 B2 JP5034439 B2 JP 5034439B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- channel field
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 172
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 241001481833 Coryphaena hippurus Species 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
Images
Description
本発明はＤＣ／ＤＣコンバータの動作モード判定回路に関し、特に、ＤＣ／ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定する方法に適用して好適なものである。 The present invention relates to an operation mode determination circuit for a DC / DC converter, and is particularly suitable for application to a method for determining whether a DC / DC converter is operating in a current continuous mode or a current discontinuous mode. It is.
携帯機器等では、駆動時間を延ばすためにパワーマネジメントが重視され、レギュレータと比較して電力変換効率が高いＤＣ／ＤＣコンバータが用いられるようになってきている。
図８は、従来のＤＣ／ＤＣコンバータの回路構成を示す図である。
図８において、インダクタＬ５１の一方の端子には、スイッチング素子ＳＷ５１を介して入力電圧Ｖｉｎの出力端子が接続されるとともに、ダイオードＤ５１のカソードが接続され、インダクタＬ５１の他方の端子には、キャパシタＣ５１を介してダイオードＤ５１のアノードが接続されている。
In portable devices and the like, power management is emphasized in order to extend the driving time, and DC / DC converters having higher power conversion efficiency than regulators are being used.
FIG. 8 is a diagram showing a circuit configuration of a conventional DC / DC converter.
In FIG. 8, the output terminal of the input voltage Vin is connected to one terminal of the inductor L51 via the switching element SW51, the cathode of the diode D51 is connected, and the capacitor C51 is connected to the other terminal of the inductor L51. The anode of the diode D51 is connected via
そして、スイッチング素子ＳＷ５１がオンすると、スイッチング素子の出力端子電圧Ｖｓｗは概ね入力電圧Ｖｉｎに一致し、インダクタＬ５１を介してキャパシタＣ５１に電流が流れる。
一方、スイッチング素子ＳＷ５１がオフすると、インダクタ電流ＩＬが大きい時には電流連続モードで動作し、インダクタ電流ＩＬが小さい時には電流不連続モードで動作する。
When the switching element SW51 is turned on, the output terminal voltage Vsw of the switching element substantially matches the input voltage Vin, and a current flows through the capacitor C51 through the inductor L51.
On the other hand, when the switching element SW51 is turned off, it operates in the current continuous mode when the inductor current IL is large, and operates in the current discontinuous mode when the inductor current IL is small.
この電流連続モードでは、インダクタＬ５１に蓄積された磁気エネルギーによってインダクタＬ５１に電流が流れ続け、キャパシタＣ５１およびダイオードＤ５１を介して還流する。このため、スイッチング素子の出力端子電圧Ｖｓｗは、グランド電位からダイオードＤ５１の順方向電圧降下分だけ低下した値になる。
また、電流不連続モードでは、インダクタＬ５１に蓄積された磁気エネルギーによってインダクタＬ５１に電流が流れ続ける際に、インダクタ電流が０まで減少すると、ダイオードＤ５１が遮断し、キャパシタＣ５１およびスイッチング端子の寄生容量による共振を起してスイッチング素子の出力端子電圧Ｖｓｗが振動する。
In the current continuous mode, the current continues to flow through the inductor L51 by the magnetic energy accumulated in the inductor L51, and flows back through the capacitor C51 and the diode D51. For this reason, the output terminal voltage Vsw of the switching element has a value that is reduced by the forward voltage drop of the diode D51 from the ground potential.
In the current discontinuous mode, when the current continues to flow through the inductor L51 due to the magnetic energy accumulated in the inductor L51, when the inductor current decreases to 0, the diode D51 is cut off, which is caused by the parasitic capacitance of the capacitor C51 and the switching terminal. Resonance occurs and the output terminal voltage Vsw of the switching element vibrates.
ここで、位相補償の定数を変えたり、負荷の大きさを判定するために、ＤＣ／ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することがある。
この電流連続モードか電流不連続モードかを判定する方法として、インダクタＬ５１に直列に抵抗を挿入し、その抵抗の両端の電圧降下の平均値がピーク値の１／２以下となれば電流不連続モード、その電圧降下の平均値がピーク値の１／２を越えれば電流連続モードとする方法がある。
Here, in order to change the phase compensation constant or determine the size of the load, it may be determined whether the DC / DC converter is operating in the current continuous mode or the current discontinuous mode. .
As a method for determining whether the current continuous mode or the current discontinuous mode, a resistor is inserted in series with the inductor L51, and if the average value of the voltage drop across the resistor is ½ or less of the peak value, the current is discontinuous. If the average value of the mode and the voltage drop exceeds 1/2 of the peak value, there is a method of setting the current continuous mode.
また、例えば、特許文献１には、検出したコイル電流からＤＣ／ＤＣコンバータの動作状態を検出し、その動作状態に合わせてｎ個のスイッチをオン・オフさせることによりＬＣフィルタのインダクタンス値を可変し、最適なインダクタンス値を設定することにより、不連続動作領域での出力リップルによる出力電圧変動を抑え、低リップル・高安定度の出力電圧を供給できるようにする方法が開示されている。
しかしながら、電流連続モードか電流不連続モードかを判定するために、インダクタＬ５１に直列に抵抗を挿入する方法では、その抵抗に流れる電流による損失が発生し、ＤＣ／ＤＣコンバータの電力変換効率が低下するという問題があった。
また、インダクタ電流ＩＬが小さくなると、インダクタＬ５１に直列に挿入された抵抗の両端の電圧降下の平均値とピーク値との電圧差が微小になることから、その抵抗の両端の電圧降下の平均値およびピーク値を高精度に検出する検出回路が必要になり、検出回路の構成が複雑化するという問題があった。
そこで、本発明の目的は、ＤＣ／ＤＣコンバータの電力変換効率を低下させることなく、ＤＣ／ＤＣコンバータの動作モードを簡易な回路構成にて精度よく判定することが可能なＤＣ／ＤＣコンバータの動作モード判定回路を提供することである。
However, in the method of inserting a resistor in series with the inductor L51 in order to determine whether the current continuous mode or the current discontinuous mode, a loss due to the current flowing through the resistor occurs, and the power conversion efficiency of the DC / DC converter decreases. There was a problem to do.
Further, when the inductor current IL becomes small, the voltage difference between the average value of the voltage drop across the resistor inserted in series with the inductor L51 and the peak value becomes small, so the average value of the voltage drop across the resistor In addition, a detection circuit that detects the peak value with high accuracy is required, and the configuration of the detection circuit is complicated.
Therefore, an object of the present invention is to operate the DC / DC converter capable of accurately determining the operation mode of the DC / DC converter with a simple circuit configuration without reducing the power conversion efficiency of the DC / DC converter. A mode determination circuit is provided.
上述した課題を解決するために、請求項１記載のＤＣ／ＤＣコンバータの動作モード判定回路によれば、電界効果型トランジスタのオン／オフ動作によってインダクタおよびキャパシタにおけるエネルギーの充放電現象を制御することにより直流電圧を出力するＤＣ／ＤＣコンバータと、前記電界効果型トランジスタのオフ期間における前記電界効果型トランジスタの出力端子電圧の検出結果に基づいて、前記ＤＣ／ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定する動作モード判定部と、を備え、前記動作モード判定部には第１および第２のフリップフロップが設けられ、前記第１のフリップフロップは、前記電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記電界効果型トランジスタのドレイン電位によってセットされ、前記第２のフリップフロップは、前記電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする。
In order to solve the above-described problem, according to the operation mode determination circuit of the DC / DC converter according to
また、請求項２記載のＤＣ／ＤＣコンバータの動作モード判定回路によれば、前記ＤＣ／ＤＣコンバータは降圧型ＤＣ／ＤＣコンバータであり、前記電界効果型トランジスタとしてＰチャンネル電界効果型トランジスタが設けられ、前記インダクタの一方の端子には、前記Ｐチャンネル電界効果型トランジスタを介して入力電圧の出力端子が接続されるとともに、ダイオードのカソードが接続され、前記インダクタの他方の端子には、前記キャパシタを介して前記ダイオードのアノードが接続され、前記動作モード判定部の前記第１のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記Ｐチャンネル電界効果型トランジスタのドレイン電位によってセットされ、前記第２のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする。 Further, according to the operation mode judging circuit of the DC / DC converter according to claim 2, wherein the DC / DC converter is a step-down DC / DC converter, P-channel field effect transistor is provided as the field-effect transistor The one terminal of the inductor is connected to the output terminal of the input voltage through the P-channel field effect transistor and the cathode of the diode, and the other terminal of the inductor is connected to the capacitor. The anode of the diode is connected to the first flip-flop of the operation mode determination unit, and the first flip-flop of the operation mode determination unit is reset by a signal obtained by delaying the gate potential of the P-channel field effect transistor. Set by the drain potential of the transistor It said second flip-flop, the synchronism with the control signal immediately before it is applied to the gate of the P-channel field effect transistor, characterized in that it is set by the output of said first flip-flop.
また、請求項３記載のＤＣ／ＤＣコンバータの動作モード判定回路によれば、前記ＤＣ／ＤＣコンバータは同期整流方式ＤＣ／ＤＣコンバータであり、前記電界効果型トランジスタとしてＰチャンネル電界効果型トランジスタが設けられるとともに、同期整流素子として機能する前記電界効果型トランジスタとしてＮチャンネル電界効果型トランジスタが設けられ、前記インダクタの一方の端子には、前記Ｐチャンネル電界効果型トランジスタを介して入力電圧の出力端子が接続されるとともに、前記Ｎチャンネル電界効果型トランジスタのドレインが接続され、前記インダクタの他方の端子には、前記キャパシタを介して前記Ｎチャンネル電界効果型トランジスタのソースが接続され、前記動作モード判定部の前記第１のフリップフロップは、前記Ｎチャンネル電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記Ｐチャンネル電界効果型トランジスタのドレイン電位によってセットされ、前記第２のフリップフロップは、前記Ｎチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする。
Further, according to the operation mode judging circuit of the DC / DC converter according to
また、請求項４記載のＤＣ／ＤＣコンバータの動作モード判定回路によれば、前記ＤＣ／ＤＣコンバータは昇圧型ＤＣ／ＤＣコンバータであり、前記電界効果型トランジスタとしてＮチャンネル電界効果型トランジスタが設けられ、前記インダクタの一方の端子には、入力電圧の出力端子が接続され、前記インダクタの他方の端子には、前記Ｎチャンネル電界効果型トランジスタのドレインが接続されるとともに、ダイオードを介して前記キャパシタが接続され、前記動作モード判定部の前記第１のフリップフロップは、前記Ｎチャンネル電界効果型トランジスタのゲート電位を遅延させた信号によってリセットされるとともに、前記Ｎチャンネル電界効果型トランジスタのドレイン電位によってセットされ、前記第２のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする。 Further, according to the operation mode judging circuit of the DC / DC converter according to claim 4, wherein the DC / DC converter is a step-up DC / DC converter, N-channel field effect transistor is provided as the field-effect transistor The output terminal of the input voltage is connected to one terminal of the inductor, the drain of the N-channel field effect transistor is connected to the other terminal of the inductor, and the capacitor is connected via a diode. The first flip-flop of the connected operation mode determination unit is reset by a signal obtained by delaying the gate potential of the N-channel field effect transistor and is set by the drain potential of the N-channel field effect transistor. And the second flip-flop In synchronism with the control signal immediately before it is applied to the gate of the P-channel field effect transistor, characterized in that it is set by the output of said first flip-flop.
また、請求項５記載のＤＣ／ＤＣコンバータの動作モード判定回路によれば、前記ＤＣ／ＤＣコンバータは反転型ＤＣ／ＤＣコンバータであり、前記電界効果型トランジスタとしてＰチャンネル電界効果型トランジスタが設けられ、前記インダクタの一方の端子には、前記Ｐチャンネル電界効果型トランジスタを介して入力電圧の出力端子が接続されるとともに、ダイオードのカソードが接続され、前記ダイオードのアノードには前記キャパシタが接続され、前記動作モード判定部の前記第１のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記Ｐチャンネル電界効果型トランジスタのドレイン電位によってセットされ、前記第２のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする。
Further, according to the operation mode judging circuit of the DC / DC converter according to
以上説明したように、本発明によれば、電界効果型トランジスタのオフ期間における電界効果型トランジスタの出力端子電圧を検出することで、電界効果型トランジスタのオフ期間に電界効果型トランジスタの出力端子電圧が振動しているか振動していないかを判定することが可能となり、ＤＣ／ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することが可能となる。このため、ＤＣ／ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定するために、インダクタに直列に抵抗を挿入する必要がなくなり、ＤＣ／ＤＣコンバータの電力変換効率を低下させることなく、ＤＣ／ＤＣコンバータの動作モードを簡易な回路構成にて精度よく判定することが可能となる。 As described above, according to the present invention, by detecting the output terminal voltage of the field effect transistor in the OFF period of the field effect transistor, the output terminal voltage of the field effect transistor in the OFF period of the field-effect transistor Is oscillating or not oscillating, and it is possible to determine whether the DC / DC converter is operating in the current continuous mode or the current discontinuous mode. This eliminates the need to insert a resistor in series with the inductor in order to determine whether the DC / DC converter is operating in the continuous current mode or the discontinuous current mode. The operation mode of the DC / DC converter can be accurately determined with a simple circuit configuration without reducing the conversion efficiency.
以下、本発明の実施形態に係るＤＣ／ＤＣコンバータの動作モード判定回路について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るＤＣ／ＤＣコンバータの動作モード判定回路の概略構成を示すブロック図、図２（ａ）は、図１のＤＣ／ＤＣコンバータの電流不連続モードにおけるインダクタ電流ＩＬとスイッチング素子の出力端子電圧Ｖｓｗの波形を示す図、図２（ｂ）は、図１のＤＣ／ＤＣコンバータの電流連続モードにおけるインダクタ電流ＩＬとスイッチング素子の出力端子電圧Ｖｓｗの波形を示す図である。ここで、スイッチング素子に電圧効果型トランジスタ（ＭＯＳＦＥＴ）を用いた場合、スイッチング素子の出力端子電圧は、電圧効果型トランジスタのドレイン端子電圧である。なお、この第１実施形態では、ＤＣ／ＤＣコンバータとして降圧型ＤＣ／ＤＣコンバータを用いた場合を示す。
Hereinafter, an operation mode determination circuit of a DC / DC converter according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram illustrating a schematic configuration of an operation mode determination circuit of a DC / DC converter according to a first embodiment of the present invention, and FIG. 2A is a diagram illustrating a current discontinuous mode of the DC / DC converter of FIG. FIG. 2B shows the waveforms of the inductor current IL and the output terminal voltage Vsw of the switching element. FIG. 2B shows the waveforms of the inductor current IL and the output terminal voltage Vsw of the switching element in the continuous current mode of the DC / DC converter of FIG. FIG. Here, when a voltage effect transistor (MOSFET) is used as the switching element, the output terminal voltage of the switching element is the drain terminal voltage of the voltage effect transistor. In the first embodiment, a step-down DC / DC converter is used as the DC / DC converter.
図１において、ＤＣ／ＤＣコンバータの動作モード判定回路には、降圧型ＤＣ／ＤＣコンバータ１０１および動作モード判定部１０２が設けられている。
ここで、降圧型ＤＣ／ＤＣコンバータ１０１には、スイッチング素子としてＰチャンネル電界効果型トランジスタＭ１１が設けられ、降圧型ＤＣ／ＤＣコンバータ１０１は、Ｐチャンネル電界効果型トランジスタＭ１１のオン／オフ動作によってインダクタＬ１１およびキャパシタＣ１１におけるエネルギーの充放電現象を制御することにより直流電圧を降圧して出力することができる。
In FIG. 1, a step-down DC /
Here, the step-down DC /
また、動作モード判定部１０２は、Ｐチャンネル電界効果型トランジスタＭ１１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗの検出結果に基づいて、降圧型ＤＣ／ＤＣコンバータ１０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することができる。
具体的には、スイッチング素子の出力端子電圧Ｖｓｗの波形が、電流連続モードと電流不連続モードとでは、大きく異なる。このように動作モードが変わったとき、スイッチング素子の出力端子電圧波形にも顕著な変化が現れるため、この変化の有無を検出することにより動作モードを判別するものである。
Further, the operation
Specifically, the waveform of the output terminal voltage Vsw of the switching element is greatly different between the current continuous mode and the current discontinuous mode. When the operation mode changes in this way, a significant change also appears in the output terminal voltage waveform of the switching element. Therefore, the operation mode is determined by detecting the presence or absence of this change.
即ち、降圧型ＤＣ／ＤＣコンバータ１０１において、インダクタＬ１１の一方の端子には、Ｐチャンネル電界効果型トランジスタＭ１１を介して入力電圧Ｖｉｎの出力端子が接続されるとともに、ダイオードＤ１１のカソードが接続され、インダクタＬ１１の他方の端子には、キャパシタＣ１１を介してダイオードＤ１１のアノードが接続されている。また、Ｐチャンネル電界効果型トランジスタＭ１１のゲートにはドライバ１２を介して制御回路１１が接続されている。なお、制御回路１１は、Ｐチャンネル電界効果型トランジスタＭ１１をオン／オフ制御する制御信号を出力することができる。
That is, in the step-down DC /
また、動作モード判定部１０２において、ＲＳフリップフロップ１４のセット端子はＰチャンネル電界効果型トランジスタＭ１１のドレインに接続されるとともに、ＲＳフリップフロップ１４のリセット端子はドライバ１３を介してＰチャンネル電界効果型トランジスタＭ１１のゲートに接続されている。また、Ｄフリップフロップ１５のＤ端子にはＲＳフリップフロップ１４の出力端子が接続されるとともに、Ｄフリップフロップ１５のクロック端子には制御回路１１の制御信号が入力される。
In the operation
そして、制御回路１１から出力された制御信号はドライバ１２を介してＰチャンネル電界効果型トランジスタＭ１１のゲートに入力する。図２に示すように、Ｐチャンネル電界効果型トランジスタＭ１１がオンすると、スイッチング素子の出力端子電圧Ｖｓｗは概ね入力電圧Ｖｉｎに一致し、インダクタＬ１１を介してキャパシタＣ１１に電流が流れ、インダクタ電流ＩＬは直線的に増加する。
The control signal output from the
一方、Ｐチャンネル電界効果型トランジスタＭ１１がオフすると、インダクタ電流ＩＬが大きい時には電流連続モードで動作し、インダクタ電流ＩＬが小さい時には電流不連続モードで動作する。
この電流連続モードでは、図２（ｂ）に示すように、インダクタＬ１１に蓄積された磁気エネルギーによってインダクタＬ１１に電流が直線的に減少しながら流れ続け、キャパシタＣ１１およびダイオードＤ１１を介して還流する。このため、スイッチング素子の出力端子電圧Ｖｓｗは、グランド電位からダイオードＤ１１の順方向電圧降下分だけ低下した値になる。
On the other hand, when the P-channel field effect transistor M11 is turned off, it operates in the continuous current mode when the inductor current IL is large, and operates in the current discontinuous mode when the inductor current IL is small.
In this continuous current mode, as shown in FIG. 2B, the current continues to flow to the inductor L11 while linearly decreasing due to the magnetic energy accumulated in the inductor L11, and flows back through the capacitor C11 and the diode D11. For this reason, the output terminal voltage Vsw of the switching element has a value that is reduced by the forward voltage drop of the diode D11 from the ground potential.
また、電流不連続モードでは、図２（ａ）に示すように、インダクタＬ１１に蓄積された磁気エネルギーによってインダクタＬ１１に電流が流れ続ける際に、インダクタ電流が０まで減少すると、ダイオードＤ１１が遮断し、キャパシタＣ１１およびスイッチング端子の寄生容量による共振を起してスイッチング素子の出力端子電圧Ｖｓｗが振動する。
ここで、Ｐチャンネル電界効果型トランジスタＭ１１のゲート電位はドライバ１２を介してＲＳフリップフロップ１４のリセット端子に入力され、Ｐチャンネル電界効果型トランジスタＭ１１のゲート電位が立ち上がると、Ｐチャンネル電界効果型トランジスタＭ１１はオフし、ダイオードＤ１１が導通してスイッチング素子の出力端子電圧Ｖｓｗはロウレベルになるとともに、ＲＳフリップフロップ１４がリセットされる。なお、Ｐチャンネル電界効果型トランジスタＭ１１のゲート電位が立ち上がってからスイッチング素子の出力端子電圧Ｖｓｗがロウレベルに移行した後にＲＳフリップフロップ１４がリセットされるように、ドライバ１２による遅延時間を設定することができる。
In the current discontinuous mode, as shown in FIG. 2A, when the current continues to flow through the inductor L11 due to the magnetic energy accumulated in the inductor L11, the diode D11 is cut off when the inductor current decreases to zero. The resonance due to the parasitic capacitance of the capacitor C11 and the switching terminal is caused, and the output terminal voltage Vsw of the switching element vibrates.
Here, the gate potential of the P-channel field effect transistor M11 is input to the reset terminal of the RS flip-
そして、電流不連続モードでは、図２（ａ）に示すように、Ｐチャンネル電界効果型トランジスタＭ１１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗが振動することから、Ｐチャンネル電界効果型トランジスタＭ１１のオフ期間においてスイッチング素子の出力端子電圧Ｖｓｗが上昇する。そして、スイッチング素子の出力端子電圧Ｖｓｗが上昇すると、ＲＳフリップフロップ１４のセット端子がハイレベルになり、ＲＳフリップフロップ１４の出力がロウレベルからハイレベルに移行する。
In the current discontinuous mode, as shown in FIG. 2A, the output terminal voltage Vsw of the switching element oscillates during the off period of the P-channel field effect transistor M11. In the off period, the output terminal voltage Vsw of the switching element rises. When the output terminal voltage Vsw of the switching element rises, the set terminal of the RS flip-
そして、ＲＳフリップフロップ１４の出力がロウレベルからハイレベルに移行すると、Ｄフリップフロップ１５のＤ端子がハイレベルになり、Ｐチャンネル電界効果型トランジスタＭ１１のゲート電位が立ち上がる直前のタイミングでＤフリップフロップ１５のＤ端子のハイレベル状態が読み込まれ、Ｄフリップフロップ１５の出力ＤＣＭ／ＣＣＭはハイレベルになる。
When the output of the RS flip-
一方、電流連続モードでは、図２（ｂ）に示すように、Ｐチャンネル電界効果型トランジスタＭ１１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗがロウレベルを維持したままになることから、ＲＳフリップフロップ１４のセット端子はロウレベルを維持し、ＲＳフリップフロップ１４の出力はロウレベルのままになる。
そして、ＲＳフリップフロップ１４の出力がロウレベルのままであると、Ｄフリップフロップ１５のＤ端子がロウレベルになり、Ｐチャンネル電界効果型トランジスタＭ１１のゲート電位が立ち下がる直前のタイミングでＤフリップフロップ１５のＤ端子のロウレベル状態が読み込まれ、Ｄフリップフロップ１５の出力ＤＣＭ／ＣＣＭはロウレベルになる。
On the other hand, in the current continuous mode, as shown in FIG. 2B, the output terminal voltage Vsw of the switching element is maintained at the low level during the OFF period of the P-channel field effect transistor M11. The set terminal is kept at the low level, and the output of the RS flip-
If the output of the RS flip-
このため、Ｄフリップフロップ１５の出力ＤＣＭ／ＣＣＭがハイレベルかロウレベルかを参照することで、ＤＣ／ＤＣコンバータが電流不連続モードで動作しているか、電流連続モードで動作しているかを判定することができる。そして、Ｄフリップフロップ１５の出力ＤＣＭ／ＣＣＭは、例えば、制御回路１１に入力することができる。そして、制御回路１１は、Ｄフリップフロップ１５の出力ＤＣＭ／ＣＣＭがハイレベルの場合、降圧型ＤＣ／ＤＣコンバータ１０１が電流不連続モードで動作していると判断し、Ｄフリップフロップ１５の出力ＤＣＭ／ＣＣＭがロウレベルの場合、降圧型ＤＣ／ＤＣコンバータ１０１が電流連続モードで動作していると判断することができる。この結果を用いて、制御系の定数を変更することによる高速化や、軽負荷／重負荷に応じた制御回路の変更を実現することが可能である。
Therefore, it is determined whether the DC / DC converter is operating in the current discontinuous mode or the current continuous mode by referring to whether the output DCM / CCM of the D flip-
また、Ｐチャンネル電界効果型トランジスタＭ１１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗを検出することで、降圧型ＤＣ／ＤＣコンバータ１０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定するために、インダクタＬ１１に直列に抵抗を挿入する必要がなくなり、降圧型ＤＣ／ＤＣコンバータ１０１の電力変換効率を低下させることなく、降圧型ＤＣ／ＤＣコンバータ１０１の動作モードを簡易な回路構成にて精度よく判定することが可能となる。
Further, by detecting the output terminal voltage Vsw of the switching element during the OFF period of the P-channel field effect transistor M11, the step-down DC /
図３は、本発明の第２実施形態に係るＤＣ／ＤＣコンバータの動作モード判定回路の概略構成を示すブロック図である。なお、この第２実施形態では、ＤＣ／ＤＣコンバータとして同期整流方式ＤＣ／ＤＣコンバータを用いた場合を示す。
図３において、ＤＣ／ＤＣコンバータの動作モード判定回路には、同期整流方式ＤＣ／ＤＣコンバータ２０１および動作モード判定部２０２が設けられている。
FIG. 3 is a block diagram showing a schematic configuration of an operation mode determination circuit of the DC / DC converter according to the second embodiment of the present invention. In the second embodiment, a synchronous rectification DC / DC converter is used as the DC / DC converter.
In FIG. 3, a synchronous rectification DC /
ここで、同期整流方式ＤＣ／ＤＣコンバータ２０１には、スイッチング素子としてＰチャンネル電界効果型トランジスタＭ２１が設けられるとともに、図１のダイオードＤ１１の代わりにＮチャンネル電界効果型トランジスタＭ２２が設けられ、同期整流方式ＤＣ／ＤＣコンバータ２０１は、Ｐチャンネル電界効果型トランジスタＭ２１のオン／オフ動作によってインダクタＬ２１およびキャパシタＣ２１におけるエネルギーの充放電現象を制御することにより直流電圧を出力することができる。
Here, the synchronous rectification DC /
また、動作モード判定部２０２は、Ｐチャンネル電界効果型トランジスタＭ２１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗの検出結果に基づいて、同期整流方式ＤＣ／ＤＣコンバータ２０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することができる。
具体的には、同期整流方式ＤＣ／ＤＣコンバータ２０１において、インダクタＬ２１の一方の端子には、Ｐチャンネル電界効果型トランジスタＭ２１を介して入力電圧Ｖｉｎの出力端子が接続されるとともに、Ｎチャンネル電界効果型トランジスタＭ２２のドレインが接続され、インダクタＬ２１の他方の端子には、キャパシタＣ２１を介してＮチャンネル電界効果型トランジスタＭ２２のソースが接続されている。また、Ｐチャンネル電界効果型トランジスタＭ２１のゲートにはドライバ２２を介してデッドタイム回路２６の出力端子Ｐが接続されている。
In addition, the operation
Specifically, in the synchronous rectification type DC /
また、動作モード判定部２０２において、Ｎチャンネル電界効果型トランジスタＭ２２のゲートにはドライバ２３を介してデッドタイム回路２６の出力端子Ｎおよびフリップフロップ２５のクロック端子が接続され、デッドタイム回路２６の入力端子ＩＮには制御回路４１が接続されている。また、ＲＳフリップフロップ２４のセット端子はＰチャンネル電界効果型トランジスタＭ２１のドレインに接続されるとともに、ＲＳフリップフロップ２４のリセット端子はＮチャンネル電界効果型トランジスタＭ２２のゲートに接続されている。また、ＲＳフリップフロップ２４の出力端子にはＤフリップフロップ２５のＤ端子が接続されている。なお、制御回路２１は、Ｐチャンネル電界効果型トランジスタＭ２１をオン／オフ制御する制御信号を出力することができる。
In the operation
また、デッドタイム回路２６は、入力端子ＩＮに入力される入力信号の立ち上がりと同時に立ち上がる出力信号を出力端子Ｎを介して出力するとともに、入力端子ＩＮに入力される入力信号の立ち上がりから遅れて立ち上がる出力信号を出力端子Ｐを介して出力することができる。また、デッドタイム回路２６は、入力端子ＩＮに入力される入力信号の立ち下がりと同時に立ち下がる出力信号を出力端子Ｐを介して出力するとともに、入力端子ＩＮに入力される入力信号の立ち下がりから遅れて立ち下がる出力信号を出力端子Ｎを介して出力することができる。
The
また、ＤＣ／ＤＣコンバータには、インダクタＬ２１に流れる電流の逆流を検出する逆流検出・停止部２７が設けられ、ドライバ２３には、逆流検出・停止部２７にて駆動されるイネーブル端子が設けられている。
そして、制御回路２１から出力された制御信号が立ち上がると、Ｐチャンネル電界効果型トランジスタＭ２１のゲートには、その制御信号の立ち上がりがデッドタイム回路２６にて遅延された後、その制御信号がドライバ２２を介して入力されるとともに、Ｎチャンネル電界効果型トランジスタＭ２２のゲートには、その制御信号の立ち上がりがデッドタイム回路２６にて遅延されることなく、その制御信号がドライバ２３を介して入力される。
The DC / DC converter is provided with a backflow detection /
When the control signal output from the
そして、制御回路２１から出力された制御信号が立ち上がると、Ｎチャンネル電界効果型トランジスタＭ２２がオフするとともに、Ｎチャンネル電界効果型トランジスタＭ２２がオフしてから遅れてＰチャンネル電界効果型トランジスタＭ２１がオンする。そして、Ｎチャンネル電界効果型トランジスタＭ２２がオフするとともに、Ｐチャンネル電界効果型トランジスタＭ２１がオンすると、図２に示すように、スイッチング素子の出力端子電圧Ｖｓｗは概ね入力電圧Ｖｉｎに一致し、インダクタＬ２１を介してキャパシタＣ２１に電流が流れ、インダクタ電流ＩＬは直線的に増加する。
When the control signal output from the
一方、制御回路２１から出力された制御信号が立ち下がると、Ｐチャンネル電界効果型トランジスタＭ２１のゲートには、その制御信号の立ち下がりがデッドタイム回路２６にて遅延されることなく、その制御信号がドライバ２２を介して入力されるとともに、Ｎチャンネル電界効果型トランジスタＭ２２のゲートには、その制御信号の立ち下がりがデッドタイム回路２６にて遅延された後、その制御信号がドライバ２３を介して入力される。そして、制御回路２１から出力された制御信号が立ち下がると、Ｐチャンネル電界効果型トランジスタＭ２１がオフするとともに、Ｐチャンネル電界効果型トランジスタＭ２１がオフしてから遅れてＮチャンネル電界効果型トランジスタＭ２２がオンする。そして、Ｐチャンネル電界効果型トランジスタＭ２１がオフするとともに、Ｎチャンネル電界効果型トランジスタＭ２２がオンすると、インダクタ電流ＩＬが大きい時には電流連続モードで動作し、インダクタ電流ＩＬが小さい時には電流不連続モードで動作する。
On the other hand, when the control signal output from the
ここで、逆流検出・停止部２７はインダクタＬ２１に流れる電流の逆流を検出する。そして、逆流検出・停止部２７はインダクタＬ２１に流れる電流の逆流が検出すると、Ｎチャンネル電界効果型トランジスタＭ２２の駆動を停止するように指示する。そして、ドライバ２３は、Ｎチャンネル電界効果型トランジスタＭ２２の駆動を停止するように逆流検出・停止部２７から指示されると、Ｎチャンネル電界効果型トランジスタＭ２２の駆動を停止する。
Here, the backflow detection /
そして、電流連続モードでは、図２（ｂ）に示すように、インダクタＬ２１に蓄積された磁気エネルギーによってインダクタＬ２１に電流が直線的に減少しながら流れ続け、キャパシタＣ２１および電界効果トランジスタM２２を介して還流する。このため、スイッチング素子の出力端子電圧Ｖｓｗは、グランド電位から電界トランジスタM２２のオン抵抗による電圧降下分だけ低下した値になる。 In the current continuous mode, as shown in FIG. 2B, the current continues to flow in the inductor L21 while linearly decreasing due to the magnetic energy accumulated in the inductor L21, via the capacitor C21 and the field effect transistor M22. Reflux. For this reason, the output terminal voltage Vsw of the switching element has a value that is reduced from the ground potential by a voltage drop due to the on-resistance of the field transistor M22.
また、電流不連続モードでは、図２（ａ）に示すように、インダクタＬ２１に蓄積された磁気エネルギーによってインダクタＬ２１に電流が流れ続ける際に、インダクタ電流が０まで減少すると、逆流検出・停止部２７により、電界効果トランジスタM２２が遮断され、キャパシタＣ２１およびスイッチング端子の寄生容量による共振を起してスイッチング素子の出力端子電圧Ｖｓｗが振動する。
In the current discontinuous mode, as shown in FIG. 2A, when the current continues to flow through the inductor L21 due to the magnetic energy accumulated in the inductor L21, if the inductor current decreases to 0, the backflow detection /
ここで、Ｎチャンネル電界効果型トランジスタＭ２２のゲート電位はドライバ２３を介してＲＳフリップフロップ２４のリセット端子に入力され、Ｎチャンネル電界効果型トランジスタＭ２２のゲート電位が立ち上がると、Ｎチャンネル電界効果型トランジスタＭ２２はオンし、Ｎチャンネル電界効果型トランジスタＭ２２が導通してスイッチング素子の出力端子電圧Ｖｓｗはロウレベルになるとともに、ＲＳフリップフロップ２４がリセットされる。
Here, the gate potential of the N-channel field effect transistor M22 is input to the reset terminal of the RS flip-
そして、電流不連続モードでは、図２（ａ）に示すように、Ｐチャンネル電界効果型トランジスタＭ２１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗが振動することから、Ｐチャンネル電界効果型トランジスタＭ２１のオフ期間においてスイッチング素子の出力端子電圧Ｖｓｗが上昇する。そして、スイッチング素子の出力端子電圧Ｖｓｗが上昇すると、ＲＳフリップフロップ２４のセット端子がハイレベルになり、ＲＳフリップフロップ２４の出力がロウレベルからハイレベルに移行する。
In the current discontinuous mode, as shown in FIG. 2A, the output terminal voltage Vsw of the switching element oscillates during the OFF period of the P-channel field effect transistor M21. In the off period, the output terminal voltage Vsw of the switching element rises. When the output terminal voltage Vsw of the switching element rises, the set terminal of the RS flip-
そして、ＲＳフリップフロップ２４の出力がロウレベルからハイレベルに移行すると、Ｄフリップフロップ２５のＤ端子がハイレベルになり、Ｎチャンネル電界効果型トランジスタＭ２２のゲート電位が立ち下がる直前のタイミングでＤフリップフロップ２５のＤ端子のハイレベル状態が読み込まれ、Ｄフリップフロップ２５の出力ＤＣＭ／ＣＣＭはハイレベルになる。
When the output of the RS flip-
一方、電流連続モードにおいては、図２（ｂ）に示すように、Ｐチャンネル電界効果型トランジスタＭ２１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗがロウレベルを維持したままになることから、ＲＳフリップフロップ２４のセット端子はロウレベルを維持し、ＲＳフリップフロップ２４の出力はロウレベルのままになる。
そして、ＲＳフリップフロップ２４の出力がロウレベルのままであると、Ｄフリップフロップ２５のＤ端子がロウレベルになり、Ｐチャンネル電界効果型トランジスタＭ２１のゲート電位が立ち上がる直前のタイミングでＤフリップフロップ２５のＤ端子のロウレベル状態が読み込まれ、Ｄフリップフロップ１５の出力ＤＣＭ／ＣＣＭはロウレベルになる。
On the other hand, in the continuous current mode, as shown in FIG. 2B, the output terminal voltage Vsw of the switching element remains at the low level during the OFF period of the P-channel field effect transistor M21. The set
If the output of the RS flip-
このため、Ｄフリップフロップ２５の出力ＤＣＭ／ＣＣＭがハイレベルかロウレベルかを参照することで、同期整流方式ＤＣ／ＤＣコンバータ２０１が電流不連続モードで動作しているか、電流連続モードで動作しているかを判定することができる。
これにより、同期整流方式ＤＣ／ＤＣコンバータ２０１を用いた場合においても、Ｐチャンネル電界効果型トランジスタＭ２１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗを検出することで、同期整流方式ＤＣ／ＤＣコンバータ２０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することができ、同期整流方式ＤＣ／ＤＣコンバータ２０１の電力変換効率を低下させることなく、同期整流方式ＤＣ／ＤＣコンバータ２０１の動作モードを簡易な回路構成にて精度よく判定することが可能となる。
Therefore, by referring to whether the output DCM / CCM of the D flip-
Thus, even when the synchronous rectification DC /
図４は、本発明の第３実施形態に係るＤＣ／ＤＣコンバータの動作モード判定回路の概略構成を示すブロック図、図５（ａ）は、図４のＤＣ／ＤＣコンバータの電流不連続モードにおけるインダクタ電流ＩＬとスイッチング素子の出力端子電圧Ｖｓｗの波形を示す図、図５（ｂ）は、図４のＤＣ／ＤＣコンバータの電流連続モードにおけるインダクタ電流ＩＬとスイッチング素子の出力端子電圧Ｖｓｗの波形を示す図である。なお、この第３実施形態では、ＤＣ／ＤＣコンバータとして昇圧型ＤＣ／ＤＣコンバータを用いた場合を示す。 FIG. 4 is a block diagram showing a schematic configuration of the operation mode determination circuit of the DC / DC converter according to the third embodiment of the present invention, and FIG. FIG. 5B shows the waveforms of the inductor current IL and the output terminal voltage Vsw of the switching element. FIG. 5B shows the waveforms of the inductor current IL and the output terminal voltage Vsw of the switching element in the continuous current mode of the DC / DC converter of FIG. FIG. In the third embodiment, a step-up DC / DC converter is used as the DC / DC converter.
図４において、ＤＣ／ＤＣコンバータの動作モード判定回路には、昇圧型ＤＣ／ＤＣコンバータ３０１および動作モード判定部３０２が設けられている。
ここで、昇圧型ＤＣ／ＤＣコンバータ３０１には、スイッチング素子としてＮチャンネル電界効果型トランジスタＭ３１が設けられ、昇圧型ＤＣ／ＤＣコンバータ３０１は、Ｎチャンネル電界効果型トランジスタＭ３１のオン／オフ動作によってインダクタＬ３１およびキャパシタＣ３１におけるエネルギーの充放電現象を制御することにより直流電圧を昇圧して出力することができる。また、動作モード判定部３０２は、Ｎチャンネル電界効果型トランジスタＭ３１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗの検出結果に基づいて、昇圧型ＤＣ／ＤＣコンバータ３０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することができる。
In FIG. 4, the DC / DC converter operation mode determination circuit includes a step-up DC /
Here, the step-up DC /
具体的には、昇圧型ＤＣ／ＤＣコンバータ３０１において、インダクタＬ３１の一方の端子には、入力電圧Ｖｉｎの出力端子が接続され、インダクタＬ３１の他方の端子には、Ｎチャンネル電界効果型トランジスタＭ３１のドレインが接続されるとともに、ダイオードＤ３１を介してキャパシタＣ３１が接続されている。また、Ｎチャンネル電界効果型トランジスタＭ３１のゲートにはドライバ３２を介して制御回路３１が接続されている。なお、制御回路３１は、Ｎチャンネル電界効果型トランジスタＭ３１をオン／オフ制御する制御信号を出力することができる。
Specifically, in the step-up DC /
また、動作モード判定部３０２において、ＲＳフリップフロップ３４の反転セット端子はＮチャンネル電界効果型トランジスタＭ３１のドレインに接続されるとともに、ＲＳフリップフロップ３４の反転リセット端子はドライバ３３を介してＮチャンネル電界効果型トランジスタＭ３１のゲートに接続されている。また、Ｄフリップフロップ３５のＤ端子にはＲＳフリップフロップ３４の出力端子が接続されるとともに、Ｄフリップフロップ３５のクロック端子には制御回路３１の制御信号が入力される。
In the operation
そして、制御回路３１から出力された制御信号はドライバ３２を介してＮチャンネル電界効果型トランジスタＭ３１のゲートに入力され、Ｎチャンネル電界効果型トランジスタＭ３１がオンすると、図５に示すように、スイッチング素子の出力端子電圧Ｖｓｗは概ねグランド電位となり、インダクタＬ３１にはＮチャンネル電界効果型トランジスタＭ３１を介して電流が流れ、インダクタ電流ＩＬは直線的に増加する。
Then, the control signal output from the
一方、Ｎチャンネル電界効果型トランジスタＭ３１がオフすると、インダクタ電流ＩＬが大きい時には電流連続モードで動作し、インダクタ電流ＩＬが小さい時には電流不連続モードで動作する。
この電流連続モードでは、図５（ｂ）に示すように、インダクタＬ３１に蓄積された磁気エネルギーによって電流が直線的に減少しながらダイオードＤ３１およびキャパシタＣ３１を介してインダクタＬ３１に流れ続ける。このため、スイッチング素子の出力端子電圧Ｖｓｗは、インダクタＬ３１に発生した逆起電圧分だけ入力電圧Ｖｉｎよりも高くなり、出力電圧ＶｏｕｔはダイオードＤ３１による電圧降下分だけ低くなることから、入力電圧Ｖｉｎよりも出力電圧Ｖｏｕｔを大きな値にすることができる。
On the other hand, when the N-channel field effect transistor M31 is turned off, it operates in the current continuous mode when the inductor current IL is large, and operates in the current discontinuous mode when the inductor current IL is small.
In the current continuous mode, as shown in FIG. 5B, the current continues to flow to the inductor L31 via the diode D31 and the capacitor C31 while linearly decreasing by the magnetic energy accumulated in the inductor L31. Therefore, the output terminal voltage Vsw of the switching element becomes higher than the input voltage Vin by the back electromotive voltage generated in the inductor L31, and the output voltage Vout becomes lower by the voltage drop due to the diode D31. Also, the output voltage Vout can be increased.
また、電流不連続モードでは、図５（ａ）に示すように、インダクタＬ３１に蓄積された磁気エネルギーによってインダクタＬ３１に電流が流れ続ける際に、ダイオードＤ３１が遮断し、キャパシタＣ３１およびスイッチング端子の寄生容量による共振を起してスイッチング素子の出力端子電圧Ｖｓｗが振動する。
ここで、Ｎチャンネル電界効果型トランジスタＭ３１のゲート電位はドライバ３２を介してＲＳフリップフロップ３４の反転リセット端子に入力され、Ｎチャンネル電界効果型トランジスタＭ３１のゲート電位が立ち下がると、Ｎチャンネル電界効果型トランジスタＭ３１はオフし、ダイオードＤ３１が導通してスイッチング素子の出力端子電圧Ｖｓｗはハイレベルになるとともに、スイッチング素子の出力端子電圧Ｖｓｗがハイレベルに移行した後にＲＳフリップフロップ３４がリセットされる。
Further, in the current discontinuous mode, as shown in FIG. 5A, when the current continues to flow to the inductor L31 by the magnetic energy accumulated in the inductor L31, the diode D31 is cut off, and the capacitor C31 and the switching terminal are parasitic. The output terminal voltage Vsw of the switching element oscillates due to resonance caused by the capacitance.
Here, the gate potential of the N-channel field effect transistor M31 is input to the inverting reset terminal of the RS flip-
そして、電流不連続モードでは、図５（ａ）に示すように、Ｎチャンネル電界効果型トランジスタＭ３１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗが振動することから、Ｎチャンネル電界効果型トランジスタＭ３１のオフ期間においてスイッチング素子の出力端子電圧Ｖｓｗが下降する。そして、スイッチング素子の出力端子電圧Ｖｓｗが下降すると、ＲＳフリップフロップ３４の反転セット端子がロウレベルになり、ＲＳフリップフロップ３４の出力がロウレベルからハイレベルに移行する。
In the current discontinuous mode, as shown in FIG. 5A, the output terminal voltage Vsw of the switching element oscillates during the OFF period of the N-channel field effect transistor M31. During the off period, the output terminal voltage Vsw of the switching element decreases. When the output terminal voltage Vsw of the switching element decreases, the inversion set terminal of the RS flip-
そして、ＲＳフリップフロップ３４の出力がロウレベルからハイレベルに移行すると、Ｄフリップフロップ３５のＤ端子がハイレベルになり、Ｎチャンネル電界効果型トランジスタＭ３１のゲート電位が立ち上がる直前のタイミングでＤフリップフロップ３５のＤ端子のハイレベル状態が読み込まれ、Ｄフリップフロップ３５の出力ＤＣＭ／ＣＣＭはハイレベルになる。
When the output of the RS flip-
一方、電流連続モードでは、図５（ｂ）に示すように、Ｎチャンネル電界効果型トランジスタＭ３１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗがハイレベルを維持したままになることから、ＲＳフリップフロップ３４の反転セット端子はハイレベルを維持し、ＲＳフリップフロップ３４の出力はロウレベルのままになる。
そして、ＲＳフリップフロップ３４の出力がロウレベルのままであると、Ｄフリップフロップ３５のＤ端子がロウレベルになり、Ｎチャンネル電界効果型トランジスタＭ３１のゲート電位が立ち上がる直前のタイミングでＤフリップフロップ３５のＤ端子のロウレベル状態が読み込まれ、Ｄフリップフロップ３５の出力ＤＣＭ／ＣＣＭはロウレベルになる。
On the other hand, in the current continuous mode, as shown in FIG. 5B, the output terminal voltage Vsw of the switching element is maintained at the high level during the OFF period of the N-channel field effect transistor M31. The inversion set
If the output of the RS flip-
このため、Ｄフリップフロップ３５の出力ＤＣＭ／ＣＣＭがハイレベルかロウレベルかを参照することで、昇圧型ＤＣ／ＤＣコンバータ３０１が電流不連続モードで動作しているか、電流連続モードで動作しているかを判定することができる。
これにより、昇圧型ＤＣ／ＤＣコンバータ３０１を用いた場合においても、Ｎチャンネル電界効果型トランジスタＭ３１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗを検出することで、昇圧型ＤＣ／ＤＣコンバータ３０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することができ、昇圧型ＤＣ／ＤＣコンバータ３０１の電力変換効率を低下させることなく、昇圧型ＤＣ／ＤＣコンバータ３０１の動作モードを簡易な回路構成にて精度よく判定することが可能となる。
Therefore, referring to whether the output DCM / CCM of the D flip-
As a result, even when the step-up DC /
図６は、本発明の第４実施形態に係るＤＣ／ＤＣコンバータの動作モード判定回路の概略構成を示すブロック図、図７（ａ）は、図６のＤＣ／ＤＣコンバータの電流不連続モードにおけるインダクタ電流ＩＬとスイッチング素子の出力端子電圧Ｖｓｗの波形を示す図、図７（ｂ）は、図６のＤＣ／ＤＣコンバータの電流連続モードにおけるインダクタ電流ＩＬとスイッチング素子の出力端子電圧Ｖｓｗの波形を示す図である。なお、この第４実施形態では、ＤＣ／ＤＣコンバータとして反転型ＤＣ／ＤＣコンバータを用いた場合を示す。 FIG. 6 is a block diagram showing a schematic configuration of an operation mode determination circuit of the DC / DC converter according to the fourth embodiment of the present invention, and FIG. FIG. 7B shows the waveforms of the inductor current IL and the output terminal voltage Vsw of the switching element. FIG. 7B shows the waveforms of the inductor current IL and the output terminal voltage Vsw of the switching element in the continuous current mode of the DC / DC converter of FIG. FIG. In the fourth embodiment, an inverting DC / DC converter is used as the DC / DC converter.
図６において、ＤＣ／ＤＣコンバータの動作モード判定回路には、反転型ＤＣ／ＤＣコンバータ４０１および動作モード判定部４０２が設けられている。
ここで、反転型ＤＣ／ＤＣコンバータ４０１には、スイッチング素子としてＰチャンネル電界効果型トランジスタＭ４１が設けられ、反転型ＤＣ／ＤＣコンバータ４０１は、Ｐチャンネル電界効果型トランジスタＭ４１のオン／オフ動作によってインダクタＬ４１およびキャパシタＣ４１におけるエネルギーの充放電現象を制御することにより直流電圧を反転して出力することができる。また、動作モード判定部４０２は、Ｐチャンネル電界効果型トランジスタＭ４１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗの検出結果に基づいて、反転型ＤＣ／ＤＣコンバータ４０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することができる。
In FIG. 6, an inverting DC /
Here, the inverting DC /
具体的には、反転型ＤＣ／ＤＣコンバータ４０１において、インダクタＬ４１の一方の端子には、Ｐチャンネル電界効果型トランジスタＭ４１を介して入力電圧Ｖｉｎの出力端子が接続されるとともに、ダイオードＤ４１のカソードが接続され、ダイオードＤ４１のアノードにはキャパシタＣ４１が接続されている。また、Ｐチャンネル電界効果型トランジスタＭ４１のゲートにはドライバ４２を介して制御回路４１が接続されている。なお、制御回路４１は、Ｐチャンネル電界効果型トランジスタＭ４１をオン／オフ制御する制御信号を出力することができる。
Specifically, in the inverting DC /
また、動作モード判定部４０２において、ＲＳフリップフロップ４４のセット端子はＰチャンネル電界効果型トランジスタＭ４１のドレインに接続されるとともに、ＲＳフリップフロップ４４のリセット端子はドライバ４３を介してＰチャンネル電界効果型トランジスタＭ４１のゲートに接続されている。また、Ｄフリップフロップ４５のＤ端子にはＲＳフリップフロップ４４の出力端子が接続されるとともに、Ｄフリップフロップ４５のクロック端子には制御回路４１の制御信号が入力される。
In the operation
そして、制御回路４１から出力された制御信号はドライバ４２を介してＰチャンネル電界効果型トランジスタＭ４１のゲートに入力され、Ｐチャンネル電界効果型トランジスタＭ４１がオンすると、図７に示すように、スイッチング素子の出力端子電圧Ｖｓｗは、概ね入力電圧Ｖｉｎとなり、インダクタＬ４１にはＰチャンネル電界効果型トランジスタＭ４１を介して電流が流れ、インダクタ電流ＩＬは直線的に増加する。
Then, the control signal output from the control circuit 41 is input to the gate of the P-channel field effect transistor M41 via the
一方、Ｐチャンネル電界効果型トランジスタＭ４１がオフすると、インダクタ電流ＩＬが大きい時には電流連続モードで動作し、インダクタ電流ＩＬが小さい時には電流不連続モードで動作する。
この電流連続モードでは、図７（ｂ）に示すように、インダクタＬ４１に蓄積された磁気エネルギーによって電流が直線的に減少しながらキャパシタＣ４１およびダイオードＤ４１を介してインダクタＬ４１に流れ続ける。このため、スイッチング素子の出力端子電圧Ｖｓｗは、インダクタＬ４１に発生した逆起電圧分だけグランド電位よりも低くなり、出力電圧ＶｏｕｔはダイオードＤ４１による電圧降下分だけ高くなる。
On the other hand, when the P-channel field effect transistor M41 is turned off, it operates in the current continuous mode when the inductor current IL is large, and operates in the current discontinuous mode when the inductor current IL is small.
In this continuous current mode, as shown in FIG. 7B, the current continues to flow to the inductor L41 via the capacitor C41 and the diode D41 while linearly decreasing due to the magnetic energy accumulated in the inductor L41. Therefore, the output terminal voltage Vsw of the switching element becomes lower than the ground potential by the back electromotive voltage generated in the inductor L41, and the output voltage Vout becomes higher by the voltage drop due to the diode D41.
また、電流不連続モードでは、図７（ａ）に示すように、インダクタＬ４１に蓄積された磁気エネルギーによってインダクタＬ４１に電流が流れ続ける際に、ダイオードＤ４１が遮断し、キャパシタＣ４１およびスイッチング端子の寄生容量による共振を起してスイッチング素子の出力端子電圧Ｖｓｗが振動する。
ここで、Ｐチャンネル電界効果型トランジスタＭ４１のゲート電位はドライバ４２を介してＲＳフリップフロップ４４のリセット端子に入力され、Ｐチャンネル電界効果型トランジスタＭ４１のゲート電位が立ち上がると、Ｐチャンネル電界効果型トランジスタＭ４１はオフし、ダイオードＤ４１が導通してスイッチング素子の出力端子電圧Ｖｓｗはロウレベルになるとともに、スイッチング素子の出力端子電圧Ｖｓｗがロウレベルに移行した後にＲＳフリップフロップ４４がリセットされる。
Also, in the current discontinuous mode, as shown in FIG. 7A, when the current continues to flow through the inductor L41 by the magnetic energy accumulated in the inductor L41, the diode D41 is cut off, and the capacitor C41 and the switching terminal are parasitic. The output terminal voltage Vsw of the switching element oscillates due to resonance caused by the capacitance.
Here, the gate potential of the P-channel field effect transistor M41 is input to the reset terminal of the RS flip-
そして、電流不連続モードでは、図７（ａ）に示すように、Ｐチャンネル電界効果型トランジスタＭ４１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗが振動することから、Ｐチャンネル電界効果型トランジスタＭ４１のオフ期間においてスイッチング素子の出力端子電圧Ｖｓｗが上昇する。そして、スイッチング素子の出力端子電圧Ｖｓｗが上昇すると、ＲＳフリップフロップ４４のセット端子がハイレベルになり、ＲＳフリップフロップ４４の出力がロウレベルからハイレベルに移行する。
In the current discontinuous mode, as shown in FIG. 7A, the output terminal voltage Vsw of the switching element oscillates during the OFF period of the P-channel field effect transistor M41. In the off period, the output terminal voltage Vsw of the switching element rises. When the output terminal voltage Vsw of the switching element rises, the set terminal of the RS flip-
そして、ＲＳフリップフロップ４４の出力がロウレベルからハイレベルに移行すると、Ｄフリップフロップ４５のＤ端子がハイレベルになり、Ｐチャンネル電界効果型トランジスタＭ４１のゲート電位が立ち下がる直前のタイミングでＤフリップフロップ４５のＤ端子のハイレベル状態が読み込まれ、Ｄフリップフロップ４５の出力ＤＣＭ／ＣＣＭはハイレベルになる。
When the output of the RS flip-
一方、電流連続モードでは、図７（ｂ）に示すように、Ｐチャンネル電界効果型トランジスタＭ４１のオフ期間にスイッチング素子の出力端子電圧Ｖｓｗがロウレベルを維持したままになることから、ＲＳフリップフロップ４４のセット端子はロウレベルを維持し、ＲＳフリップフロップ４４の出力はロウレベルのままになる。
そして、ＲＳフリップフロップ４４の出力がロウレベルのままであると、Ｄフリップフロップ４５のＤ端子がロウレベルになり、Ｐチャンネル電界効果型トランジスタＭ４１のゲート電位が立ち上がる直前のタイミングでＤフリップフロップ４５のＤ端子のロウレベル状態が読み込まれ、Ｄフリップフロップ４５の出力ＤＣＭ／ＣＣＭはロウレベルになる。
On the other hand, in the current continuous mode, as shown in FIG. 7B, the output terminal voltage Vsw of the switching element is maintained at the low level during the OFF period of the P-channel field effect transistor M41. The set terminal is maintained at the low level, and the output of the RS flip-
If the output of the RS flip-
このため、Ｄフリップフロップ４５の出力ＤＣＭ／ＣＣＭがハイレベルかロウレベルかを参照することで、反転型ＤＣ／ＤＣコンバータ４０１が電流不連続モードで動作しているか、電流連続モードで動作しているかを判定することができる。
これにより、反転型ＤＣ／ＤＣコンバータ４０１を用いた場合においても、Ｐチャンネル電界効果型トランジスタＭ１１のオフ期間におけるスイッチング素子の出力端子電圧Ｖｓｗを検出することで、反転型ＤＣ／ＤＣコンバータ４０１が電流連続モードで動作しているか、電流不連続モードで動作しているかを判定することができ、反転型ＤＣ／ＤＣコンバータ４０１の電力変換効率を低下させることなく、反転型ＤＣ／ＤＣコンバータ４０１の動作モードを簡易な回路構成にて精度よく判定することが可能となる。
Therefore, by referring to whether the output DCM / CCM of the D flip-
As a result, even when the inverting DC /
１１、２１、３１、４１ 制御回路
１２、１３、２２、２３、３２、３３、４２、４３ ドライバ
１４、２４、３４、４４ ＲＳフリップフロップ
１５、２５、３５、４５ Ｄフリップフロップ
２６ デッドタイム回路
２７ 逆流検出・停止部
Ｍ１１、Ｍ２１、Ｍ４１ Ｐチャンネル電界効果型トランジスタ
Ｍ２２、Ｍ３１ Ｎチャンネル電界効果型トランジスタ
Ｌ１１、Ｌ２１、Ｌ３１、Ｌ４１ インダクタ
Ｃ１１、Ｃ２１、Ｃ３１、Ｃ４１ キャパシタ
Ｄ１１、Ｄ３１、Ｄ４１ ダイオード
１０１ 降圧型ＤＣ／ＤＣコンバータ
２０１ 同期整流方式ＤＣ／ＤＣコンバータ
３０１ 昇圧型ＤＣ／ＤＣコンバータ
１０２、２０２、３０２、４０２ 動作モード判定部
11, 21, 31, 41
Claims (5)
前記電界効果型トランジスタのオフ期間における前記電界効果型トランジスタの出力端子電圧の検出結果に基づいて、前記ＤＣ／ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定する動作モード判定部と、を備え、
前記動作モード判定部には第１および第２のフリップフロップが設けられ、
前記第１のフリップフロップは、前記電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記電界効果型トランジスタのドレイン電位によってセットされ、
前記第２のフリップフロップは、前記電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とするＤＣ／ＤＣコンバータの動作モード判定回路。 A DC / DC converter that outputs a DC voltage by controlling a charge / discharge phenomenon of energy in an inductor and a capacitor by ON / OFF operation of a field effect transistor ;
Based on the detection result of the output terminal voltage of the field effect transistor in an off period of the field effect transistor, or the DC / DC converter is operating in continuous current mode, whether operating in a current discontinuous mode and determining the operation mode judging unit includes a,
The operation mode determination unit is provided with first and second flip-flops,
The first flip-flop is reset by a signal obtained by delaying the gate potential of the field effect transistor, and is set by the drain potential of the field effect transistor.
The second flip-flop is set by an output of the first flip-flop in synchronization with a control signal immediately before being applied to the gate of the field effect transistor . Operation mode determination circuit.
前記動作モード判定部の前記第１のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記Ｐチャンネル電界効果型トランジスタのドレイン電位によってセットされ、
前記第２のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする請求項１記載のＤＣ／ＤＣコンバータの動作モード判定回路。 The DC / DC converter is a step-down DC / DC converter, the P-channel field effect transistor is provided as the field-effect transistor, to one terminal of the inductor, through the P-channel field effect transistor The output terminal of the input voltage is connected, the cathode of the diode is connected, the anode of the diode is connected to the other terminal of the inductor via the capacitor,
The first flip-flop of the operation mode determination unit is reset by a signal obtained by delaying the gate potential of the P channel field effect transistor, and is set by the drain potential of the P channel field effect transistor,
2. The second flip-flop is set by an output of the first flip-flop in synchronization with a control signal immediately before being applied to the gate of the P-channel field effect transistor. An operation mode determination circuit of the DC / DC converter according to claim.
前記動作モード判定部の前記第１のフリップフロップは、前記Ｎチャンネル電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記Ｐチャンネル電界効果型トランジスタのドレイン電位によってセットされ、
前記第２のフリップフロップは、前記Ｎチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする請求項１記載のＤＣ／ＤＣコンバータの動作モード判定回路。 The DC / DC converter is a synchronous rectification DC / DC converter, with P-channel field effect transistor is provided as the field-effect transistor, N-channel field-effect as the field-effect transistor which functions as a synchronous rectifier A transistor is provided, and an output terminal of an input voltage is connected to one terminal of the inductor via the P-channel field effect transistor, and a drain of the N-channel field effect transistor is connected to the inductor. Is connected to the source of the N-channel field-effect transistor via the capacitor,
The first flip-flop of the operation mode determination unit is reset by a signal obtained by delaying the gate potential of the N channel field effect transistor, and is set by the drain potential of the P channel field effect transistor,
2. The second flip-flop is set by an output of the first flip-flop while being synchronized with a control signal immediately before being applied to a gate of the N-channel field effect transistor. An operation mode determination circuit of the DC / DC converter according to claim.
前記動作モード判定部の前記第１のフリップフロップは、前記Ｎチャンネル電界効果型トランジスタのゲート電位を遅延させた信号によってリセットされるとともに、前記Ｎチャンネル電界効果型トランジスタのドレイン電位によってセットされ、
前記第２のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする請求項１記載のＤＣ／ＤＣコンバータの動作モード判定回路。 The DC / DC converter is a step-up DC / DC converter, N-channel field effect transistor is provided as the field-effect transistor, to one terminal of the inductor, the output terminal of the input voltage is connected, the The other terminal of the inductor is connected to the drain of the N-channel field effect transistor and to the capacitor via a diode.
The first flip-flop of the operation mode determination unit is reset by a signal obtained by delaying the gate potential of the N-channel field effect transistor, and is set by the drain potential of the N-channel field effect transistor,
2. The second flip-flop is set by an output of the first flip-flop in synchronization with a control signal immediately before being applied to the gate of the P-channel field effect transistor. An operation mode determination circuit of the DC / DC converter according to claim.
前記動作モード判定部の前記第１のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲート電位を遅らせた信号によってリセットされるとともに、前記Ｐチャンネル電界効果型トランジスタのドレイン電位によってセットされ、
前記第２のフリップフロップは、前記Ｐチャンネル電界効果型トランジスタのゲートに印加される直前の制御信号に同期しながら、前記第１のフリップフロップの出力によってセットされることを特徴とする請求項１記載のＤＣ／ＤＣコンバータの動作モード判定回路。 The DC / DC converter is an inverting type DC / DC converter, the P-channel field effect transistor is provided as the field-effect transistor, to one terminal of the inductor, through the P-channel field effect transistor The output terminal of the input voltage is connected, the cathode of the diode is connected, the capacitor is connected to the anode of the diode,
The first flip-flop of the operation mode determination unit is reset by a signal obtained by delaying the gate potential of the P channel field effect transistor, and is set by the drain potential of the P channel field effect transistor,
2. The second flip-flop is set by an output of the first flip-flop in synchronization with a control signal immediately before being applied to the gate of the P-channel field effect transistor. An operation mode determination circuit of the DC / DC converter according to claim.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006289084A JP5034439B2 (en) | 2006-10-24 | 2006-10-24 | DC / DC converter operation mode determination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006289084A JP5034439B2 (en) | 2006-10-24 | 2006-10-24 | DC / DC converter operation mode determination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008109761A JP2008109761A (en) | 2008-05-08 |
| JP5034439B2 true JP5034439B2 (en) | 2012-09-26 |
Family
ID=39442676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006289084A Expired - Fee Related JP5034439B2 (en) | 2006-10-24 | 2006-10-24 | DC / DC converter operation mode determination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5034439B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5369555B2 (en) * | 2008-09-08 | 2013-12-18 | 株式会社リコー | Current mode control switching regulator and operation control method thereof |
| JP5326634B2 (en) * | 2009-02-16 | 2013-10-30 | トヨタ自動車株式会社 | Synchronous rectification type DC-DC converter |
| JP5973801B2 (en) | 2012-06-19 | 2016-08-23 | ルネサスエレクトロニクス株式会社 | Switching regulator control circuit |
| JP6273896B2 (en) * | 2014-02-25 | 2018-02-07 | 東芝ライテック株式会社 | Power supply device and lighting device |
| CN111682764B (en) * | 2020-05-20 | 2021-09-17 | 珠海格力节能环保制冷技术研究中心有限公司 | Automatically-adjustable DC-DC voltage reduction circuit and control method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3511195B2 (en) * | 1997-09-03 | 2004-03-29 | 株式会社ルネサステクノロジ | Voltage conversion circuit |
-
2006
- 2006-10-24 JP JP2006289084A patent/JP5034439B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008109761A (en) | 2008-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3198710B1 (en) | Control method for buck-boost power converters | |
| EP2421137B1 (en) | Switching power supply unit | |
| US7224149B2 (en) | Current resonance type DC/DC converter capable of decreasing losses on no-load and a light load | |
| JP5397024B2 (en) | Switching power supply device, switching power supply control circuit, and switching power supply device control method | |
| US8665611B2 (en) | Controller for a resonant switched-mode power converter | |
| US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
| JPH1189222A (en) | Voltage converter circuit | |
| US20110109283A1 (en) | System and method for controlling a converter | |
| US20090174384A1 (en) | Switching regulator and method of controlling the same | |
| JP2007295761A (en) | Switching power supply | |
| TW201635685A (en) | Power converter and control method using same | |
| JP2013158231A (en) | Separation flyback converter having efficient light-load operation | |
| US9935547B2 (en) | System and method for a switched-mode power supply | |
| EP2704301B1 (en) | DC-DC converter and control method thereof | |
| JP5034439B2 (en) | DC / DC converter operation mode determination circuit | |
| US7821239B2 (en) | Switching power supply | |
| US20040246750A1 (en) | DC voltage conversion circuit | |
| JP2017070197A (en) | Dc/dc conversion apparatus | |
| US8059430B2 (en) | High efficiency DC-DC converter for reduced switching loss | |
| JP2008167506A (en) | Dc-dc converter and its control method | |
| JP2013236428A (en) | Dc conversion device | |
| JP2014003804A (en) | Switching regulator control circuit | |
| JP2006149067A (en) | Dc-dc converter | |
| US7400519B2 (en) | Switching power supply | |
| US20230223855A1 (en) | Control circuit for a resonant circuit and the method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5034439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |