JP5032626B2 - Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal - Google Patents
Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal Download PDFInfo
- Publication number
- JP5032626B2 JP5032626B2 JP2010087331A JP2010087331A JP5032626B2 JP 5032626 B2 JP5032626 B2 JP 5032626B2 JP 2010087331 A JP2010087331 A JP 2010087331A JP 2010087331 A JP2010087331 A JP 2010087331A JP 5032626 B2 JP5032626 B2 JP 5032626B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase shifter
- input
- transconductor
- gyrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
本発明は、位相シフトが調整可能で、インピーダンスが入力信号の周波数に少なくとも部分的に依存する、少なくとも1つの位相シフタに接続された、トランスコンダクタ・デバイスを少なくとも1つ備える増幅回路に関連する。 The invention relates to an amplifier circuit comprising at least one transconductor device connected to at least one phase shifter whose phase shift is adjustable and whose impedance depends at least in part on the frequency of the input signal.
本発明は更に、少なくともそのような増幅回路を備える回路及びデバイス、例えば、ジャイレータ・デバイスやフィルタ回路に関する。 The invention further relates to circuits and devices comprising at least such an amplifier circuit, for example gyrator devices and filter circuits.
増幅器は例えば、集積型IFフィルタ・デバイスで使用される積分器及びキャパシタによって実現され得る。例えば、Rudy J. van de Plassche, Willy M. C. Sansen, Johan H. Hujisingによる「アナログ回路設計、低電力低電圧、集積フィルタ、スマートパワー(Analog circuit design, low-power low-voltage, integrated filters, smart power)」、1994年、ISBN 0-7923-9513-1、から、フィルタ・デバイスの所望の伝達特性を得るために、トランスコンダクタンス増幅デバイス及びコンデンサを実現することは知られている。トランスコンダクタンス増幅デバイスは、例えば、フィルタ・デバイスの終端インピーダンスを実現するのに使用され得る。加えて、2つのトランスコンダクタンス増幅デバイスは、ジャイレータ、すなわち、負荷インピーダンスの逆数に比例する入力インピーダンスを有する電子デバイスとして使用され得る。従って、ジャイレータの出力がキャパシタに接続されている場合、すなわち、負荷インピーダンスがキャパシタンスである場合、入力インピーダンスはインダクタンスのように振舞う。このため、そのようなジャイレータ−キャパシタ回路はインダクタの特性を有し、周波数に依存するインピーダンスを有している。この特徴の利用は、物理的インダクタを実現するのが困難で高価となる集積回路で特に有用である。
しかしながら、問題はトランスコンダクタンス増幅デバイスが周波数に依存する伝達特性を呈することである。これはそのようなトランスコンダクタンス増幅デバイスが使用されるジャイレータ・デバイスやフィルタ・デバイスの特性の、理想的特性からの逸脱を生じることがある。また、フィルタ・デバイスでは、増幅デバイスの性能の周波数への依存は、フィルタの所望の周波数通過帯域外の周波数の減衰に影響を及ぼし、フィルタ・システムを不安定にすることさえあり得る。 However, the problem is that the transconductance amplification device exhibits frequency dependent transfer characteristics. This can lead to deviations from the ideal characteristics of gyrator and filter devices in which such transconductance amplifier devices are used. Also, in a filter device, the frequency dependence of the performance of the amplifying device can affect the attenuation of frequencies outside the desired frequency passband of the filter and even make the filter system unstable.
その上、ポリフェーズ・フィルタでは、ポリフェーズIFフィルタのイメージ除去特性は、最終的に異なる位相のブランチ内の回路間マッチング特性によって決定される。このマッチングは、相補性金属酸化膜半導体(CMOS)の形態において、領域をできるだけ多く占めるトランジスタを使用することによって得られるであろう。トランスコンダクタンスのカットオフ周波数は方形のトランジスタの長さに反比例するので、トランジスタのトランスコンダクタンス増幅の周波数依存は、それらの長さに大きく依存する。従って、ジャイレータ・デバイス又はフィルタ・デバイスの、(マッチング特性によって設定される)イメージ除去特性と、(トランスコンダクタンス段の超過の位相シフトによって決定される)通過帯域の傾斜及び/又は安定性との間で妥協が要求される。 Moreover, in the polyphase filter, the image removal characteristic of the polyphase IF filter is finally determined by the matching characteristics between circuits in the branches of different phases. This matching may be obtained by using transistors that occupy as much area as possible in the form of complementary metal oxide semiconductors (CMOS). Since the transconductance cut-off frequency is inversely proportional to the length of the square transistor, the frequency dependence of the transconductance amplification of the transistor depends greatly on their length. Thus, between the image rejection characteristics (set by the matching characteristics) and the passband slope and / or stability (determined by the phase shift exceeding the transconductance stage) of the gyrator device or filter device. A compromise is required.
バイポーラの形態においても、トランスコンダクタンス増幅デバイスについて同様の問題が存在する。バイポーラ・トランジスタでは、ベースの抵抗がゼロでないことによって増幅器の不必要な周波数依存が生じる。ベース抵抗の存在が、外部のベース−エミッタ電圧と内部のベース−エミッタ電圧との間の周波数依存型挙動を導き、トランジスタのゲインはこれに比例する。バイポーラ・トランジスタについてマッチングが関連する限りにおいては、大きなトランジスタ領域に対するマッチング特性は良好となるであろう。ベース抵抗と入力キャパシタンスに想到する値との積に等しい時定数は、スケーリングからは概して独立しているが、トランジスタがより大きなスケールにされる場合、所与のコレクタ電流に対するベース−エミッタ間の接続容量の影響は増大する。その結果、これにより所与の周波数に対するトランスコンダクタンス・ゲインにおける超過の位相シフトがより大きくなる。従って、バイポーラ・デバイスについても、高い周波数での挙動(high frequency behavior)とマッチング特性との間で妥協を見つける必要がある。 Similar problems exist for transconductance amplification devices in the bipolar form. In bipolar transistors, the non-zero resistance of the base causes unnecessary frequency dependence of the amplifier. The presence of the base resistance leads to a frequency dependent behavior between the external base-emitter voltage and the internal base-emitter voltage, and the transistor gain is proportional. As long as matching is relevant for bipolar transistors, the matching characteristics for large transistor regions will be good. A time constant equal to the product of the base resistance and the expected value of the input capacitance is generally independent of scaling, but if the transistor is scaled larger, the base-emitter connection for a given collector current The effect of capacity increases. As a result, this results in a larger excess phase shift in the transconductance gain for a given frequency. Therefore, for bipolar devices, a compromise must be found between high frequency behavior and matching characteristics.
本発明は、上述の問題を解決あるいは少なくとも緩和することを求めるものである。従って、本発明の目的は、周波数に依存しない伝達特性が改善された増幅回路を提供することである。このため、本発明によれば、上記で説明したような増幅デバイスは、使用時に前記調整可能な位相シフトが、前記トランスコンダクタ・デバイスの位相シフト量の反対の量となるように調整されることを特徴とする。 The present invention seeks to solve or at least mitigate the above-mentioned problems. SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an amplifier circuit with improved frequency-independent transfer characteristics. Thus, according to the present invention, an amplification device as described above is adjusted so that, in use, the adjustable phase shift is the opposite of the amount of phase shift of the transconductor device. It is characterized by.
調整可能な位相シフトにより、積分器の位相シフトはトランスコンダクタ・デバイスの周波数に依存する位相シフトを補償するように設定され得る。これにより、増幅器の増幅は実質的に周波数から独立し、フィルタの通過帯域の傾斜は補償され得る。 With an adjustable phase shift, the integrator phase shift can be set to compensate for the frequency shift of the transconductor device. This allows the amplification of the amplifier to be substantially frequency independent and the filter passband slope to be compensated.
その上、調整可能な位相シフトを補償することは、超過の位相シフトによって生じる右半分プレーン(Right Half Plane:RHP)へのフィルタの極のシフトを妨げるので、安定性の問題も解消され得る。また、フィルタの安定性を損なうことなく、良好なマッチング特性のためにより大きなサイズのトランジスタが使用できるので、イメージ除去の要件とフィルタの安定性の要件との間にトレード・オフがほとんど無い。更にまた、自動同調システム(ATS)が使用される場合、その時定数同調システムは、既に利用可能なフィルタ・デバイスの周波数同調システムと組み合わされてもよい。この補償に必要な消費電力は非常に小さいため、同じレベルの消費電力で良好な性能が得られる。 In addition, compensating for the adjustable phase shift can also eliminate stability problems because it prevents the shift of the filter pole to the right half plane (RHP) caused by excessive phase shift. Also, there is almost no trade-off between image removal requirements and filter stability requirements because larger size transistors can be used for good matching characteristics without compromising filter stability. Furthermore, if an automatic tuning system (ATS) is used, the time constant tuning system may be combined with a frequency tuning system of filter devices that are already available. Since the power consumption required for this compensation is very small, good performance can be obtained with the same level of power consumption.
添付の図面を参照して、以下に本発明の更なる詳細事項及び実施形態について説明する。 Further details and embodiments of the present invention will be described below with reference to the accompanying drawings.
ここで抵抗及びキャパシタとして表現するものは、少なくとも主に抵抗性或いは容量性の特性を有するあらゆるデバイス又は素子を含んでいる。図1は、本発明による増幅回路A1の実施形態の例の電気回路を示している。増幅回路は、2つの入力接点Uinと2つの出力接点Uoutとを有するトランスコンダクタ・デバイス1を備えている。概して、トランスコンダクタ・デバイスは、入力信号の電圧に基づいて出力接点に電流を出力する。トランスコンダクタ・デバイス1の出力接点Uoutは、位相シフタ部2に接続されている。位相シフタ・デバイス2は、トランスコンダクタ・デバイス1の出力接点Uoutに並列に接続されており、直列に接続された可調抵抗R及びキャパシタCを含んでいる。
What is expressed here as a resistor and a capacitor includes any device or element that has at least primarily resistive or capacitive characteristics. FIG. 1 shows an example electrical circuit of an embodiment of an amplifier circuit A1 according to the invention. The amplifier circuit comprises a
可調抵抗Rは、一定の抵抗値に調整され得る増幅デバイスRである。増幅デバイスRは、1つの入力接点Rinと2つの出力接点Rout1及びRout2とを有している。出力接点には、I1,I2の矢印で示す方向に電流I1,I2がそれぞれ供給される。通常は、電流I1,I2は等しい。一定の入力信号を入力接点Rinに印加することで、出力接点Rout1,Rout2での出力信号が制御され、その結果、出力接点間のインピーダンスが一定となる。このように、入力信号を変えることにより、インピーダンスが変えられる。 The adjustable resistance R is an amplification device R that can be adjusted to a constant resistance value. The amplifying device R has one input contact Rin and two output contacts Rout1 and Rout2. The output contacts, I 1, the current I 1, I 2 in the direction indicated by arrow I 2 are supplied. Usually, the currents I 1 and I 2 are equal. By applying a constant input signal to the input contact Rin, the output signals at the output contacts Rout1 and Rout2 are controlled, and as a result, the impedance between the output contacts becomes constant. Thus, the impedance can be changed by changing the input signal.
トランスコンダクタ・デバイス1は、入力接点間の電圧差に基づいた出力電流を出力する。出力電流は、数式:
Iu=gm・Ui (1)
で近似され得る。
The
I u = g m · U i (1)
Can be approximated by
この式で、Iuは図1において矢印Iuで示される方向の出力電流を表しており、Uiは2つの入力接点Uin上に印加される電圧を表しており、gmはトランスコンダクタ・デバイス1のゲインを表している。
In this equation, I u represents the output current in the direction indicated by the arrow I u in FIG. 1, U i represents the voltage applied on the two input contacts Uin, and g m represents the transconductor The gain of
トランスコンダクタンス増幅器のゲインは、概して入力接点に現れる信号の周波数に依存し、gm=g0/(1+jwτ)で表されるが、ここでg0は周波数が実質的に0Hzの信号に対するトランスコンダクタ・デバイスのトランスコンダクタンスを表し、wは2πで乗算された入力信号の周波数を表し、jは−1の平方根であり、τはトランスコンダクタの時定数である。図1に示された増幅回路の電圧変移は、以下の数式:
で表されるであろう。
The gain of the transconductance amplifier generally depends on the frequency of the signal appearing at the input contact and is expressed as g m = g 0 / (1 + jwτ), where g 0 is the transconductor for a signal with a frequency of substantially 0 Hz. Represents the transconductance of the device, w represents the frequency of the input signal multiplied by 2π, j is the square root of −1, and τ is the time constant of the transconductor. The voltage transition of the amplifier circuit shown in FIG.
It will be represented by
式(2)において、Ui及びUoはトランスコンダクタ・デバイスの入力接点間及び出力接点間の電位差をそれぞれ表し、Rは増幅デバイスRの抵抗値を表し、Cは図1のキャパシタCの容量を表している。 In Equation (2), U i and U o represent potential differences between the input contacts and the output contacts of the transconductor device, R represents the resistance value of the amplification device R, and C represents the capacitance of the capacitor C in FIG. Represents.
位相シフタ・デバイス2は、第1のシフタ接点21及び第2のシフタ接点22上の電圧とこれらシフタ接点を流れる電流との間に位相シフトΔφを有している。シフタ接点21,22上の電圧Uoと電流Iuとの関係は、数学的に:
で表されるであろう。
The phase shifter device 2 has a phase shift Δφ between the voltage on the
It will be represented by
この式において、CはキャパシタンスCの容量を表し、jは−1の平方根であり、wは周波数を表し、Iuは図1において矢印Iuで示される方向によって定義され、Rは増幅デバイスRの抵抗値を表している。 In this equation, C represents the capacitance of capacitance C, j is the square root of −1, w represents frequency, I u is defined by the direction indicated by arrow I u in FIG. Represents the resistance value.
説明したように、出力接点Rout1,Rout2上の増幅デバイスの抵抗値は、入力接点Rinに印加される信号によって制御され得る。これにより、位相シフタ部2の位相シフトも調整可能である。キャパシタCも調整可能であってもよく、例えばバラクタ・デバイスであっても良い。調整可能な抵抗値及び/又はキャパシタンスにより、トランスコンダクタ・デバイス1のゲインの位相シフト及び/又は周波数の依存性を補償すべく、位相シフトが設定され得る。
As explained, the resistance value of the amplifying device on the output contacts Rout1, Rout2 can be controlled by a signal applied to the input contact Rin. Thereby, the phase shift of the phase shifter unit 2 can also be adjusted. The capacitor C may also be adjustable, for example a varactor device. With an adjustable resistance value and / or capacitance, the phase shift can be set to compensate for the gain phase shift and / or frequency dependence of the
これにより、位相シフタ・デバイスの時定数、すなわち、抵抗値と容量との積は、時定数R・Cがトランスコンダクタ・デバイス1の時定数τに実質的に等しくなるように容易に調整され得る。結果として増幅回路A1の全伝達特性は、数式:
で表されるであろう。
Accordingly, the time constant of the phase shifter device, that is, the product of the resistance value and the capacitance can be easily adjusted so that the time constant R · C is substantially equal to the time constant τ of the
It will be represented by
これは理想的な積分器の動作である。 This is the ideal integrator behavior.
増幅器の入力は、トランスコンダクタ・デバイスの特性がモデル化された制御デバイスに接続されても良い。そしてこの制御デバイスは、上記で説明したように、トランスコンダクタンスにおける変化を増幅器が補償するように、増幅デバイスに信号を供給する。 The input of the amplifier may be connected to a control device in which the characteristics of the transconductor device are modeled. The control device then provides a signal to the amplification device so that the amplifier compensates for changes in transconductance, as described above.
増幅デバイスは、トランスコンダクタ・デバイスと実質的に類似していたり等価であってもよい。これにより、増幅デバイス及びトランスコンダクタ・デバイスの特性は、実質的に同じ依存性を有するであろう。そのため、例えば温度の変化による変化を補償するのに、外部の手段を全く必要としない。 The amplification device may be substantially similar or equivalent to the transconductor device. Thereby, the characteristics of the amplifying device and the transconductor device will have substantially the same dependence. Thus, no external means are required to compensate for changes due to temperature changes, for example.
抵抗内の増幅デバイスは、例えば、電界効果トランジスタ(FET)などのトランジスタ・デバイスであっても良い。本願においては、「増幅器」という用語は全てのトランジスタを含むものと理解されたい。可調抵抗がトランジスタ・デバイスである場合、増幅回路は単一の集積回路として実現されてもよい。これは、トランジスタがトランスコンダクタ・デバイス内のトランジスタなど集積回路内の他のトランジスタと同じタイプである場合に、特に好適である。この場合、集積回路内のデバイスが実質的に同じ処理を必要とするので、集積回路の処理がほとんど複雑とはならない。 The amplifying device in the resistor may be a transistor device such as a field effect transistor (FET), for example. In this application, the term “amplifier” should be understood to include all transistors. If the adjustable resistor is a transistor device, the amplifier circuit may be implemented as a single integrated circuit. This is particularly suitable when the transistor is of the same type as other transistors in the integrated circuit, such as transistors in transconductor devices. In this case, the processing of the integrated circuit is hardly complicated because the devices in the integrated circuit require substantially the same processing.
図2から6は、可調抵抗デバイスとして使用されるトランジスタRに接続されるキャパシタCの例を示している。これらの図では、電界効果トランジスタ(FET)を可調抵抗として使用しているが、他のタイプのトランジスタを使用しても良い。抵抗の接点Rout1、Rout2は、FETのドレイン及びソースである。FETの抵抗値は、デバイスの基板に関してFETのゲートRin,Rin1,Rin2に印加する電圧を変化させることによって調整されても良い。これにより、ソースとドレイン間のFET内の導通チャネルは拡大あるいは縮小され、結果としてソース及びドレイン間のFETの抵抗値が低くあるいは高くなる。ドレイン−ソースの接続はキャパシタに直列であるので、抵抗に直流電流は全く流れず、消費電力は実質的にゼロ又は少なくとも非常に少なくなる。図2から6では、FETのソース、ドレイン及びゲートにかかる電圧は、トランジスタが三極管領域で動作するように設定される。 2 to 6 show an example of a capacitor C connected to a transistor R used as an adjustable resistance device. In these figures, field effect transistors (FETs) are used as adjustable resistors, but other types of transistors may be used. Resistor contacts Rout1, Rout2 are the drain and source of the FET. The resistance value of the FET may be adjusted by changing the voltage applied to the gates Rin, Rin1, Rin2 of the FET with respect to the substrate of the device. As a result, the conduction channel in the FET between the source and the drain is enlarged or reduced, and as a result, the resistance value of the FET between the source and the drain is lowered or increased. Since the drain-source connection is in series with the capacitor, no direct current flows through the resistor and power consumption is substantially zero or at least very low. In FIGS. 2-6, the voltage across the source, drain and gate of the FET is set so that the transistor operates in the triode region.
図2及び6ではnタイプFETが抵抗として使用され、図3及び4ではpタイプFETが使用されている。図5では相補型FETが使用されている。相補型FETは、互いに非並行に接続されたpタイプFET RF1及びnタイプFET RF2を含んでいる。図5では、FETそれぞれのソース及びドレインは、容量2Cのキャパシタに接続されている。図2から6において、FETは例えば他の増幅デバイスに置き換えられても良い。そして増幅デバイスの抵抗値は、その増幅デバイスの入力に印加される電圧や電流を変化させることで調整され得る。 In FIGS. 2 and 6, an n-type FET is used as a resistor, and in FIGS. 3 and 4, a p-type FET is used. In FIG. 5, a complementary FET is used. The complementary FET includes a p-type FET RF1 and an n-type FET RF2 connected non-parallel to each other. In FIG. 5, the source and drain of each FET are connected to a capacitor having a capacitance 2C. 2 to 6, the FET may be replaced with another amplifying device, for example. The resistance value of the amplification device can be adjusted by changing the voltage or current applied to the input of the amplification device.
図7は、本発明による増幅回路を含むジャイレータ・デバイス10を示している。ジャイレータ・デバイス10は、入力Uin及び出力Uoutを有している。ジャイレータは、先端及び後端が互いに接続された2つのトランスコンダクタンス増幅器101、102を含んでいる。増幅器102のゲインの向きは、増幅器101のゲインと反対である。すなわち、図7に示すように、入力信号が入力端子Uiに入力されると、増幅器102は、増幅器101の出力電流の方向と反対の方向で、矢印Iuで示される電流を出力する。
FIG. 7 shows a
ジャイレータでは、増幅器101,102は、直列に接続されたキャパシタC1及び抵抗R1を含む位相シフタ・デバイスに接続されている。抵抗R1は、図1から6を参照して上記で説明したように、可調抵抗であり、例えば、キャパシタに接続されたFET又は増幅器であっても良い。
In the gyrator, the
時定数R1・C1が2つの合成したトランスコンダクタ101−102の時定数τと実質的に等しくなるように、抵抗R1の抵抗値が設定されている場合、ジャイレータのインピーダンスは、理想インダクタのインピーダンスを増幅器のゲインで乗じた値と等しい。2つの増幅器のゲインは、互いに反対で逆数であっても良い。この場合、増幅器102は、増幅器101の出力電流の大きさ以上の、実質的に等しい大きさを有する電流を出力し、ここでジャイレータは理想的インダクタと同じインピーダンスを有する。ジャイレータ102の入力接点Uiに接続されているのは、直列に接続された抵抗R2及びキャパシタC2を含むRC回路である。このように、入力接点Uiから見た図7の回路のインピーダンスは、互いに並列な理想インダクタ及び理想キャパシタのインピーダンスに事実上等しい。
When the resistance value of the resistor R1 is set so that the time constant R1 · C1 is substantially equal to the time constant τ of the two combined transconductors 101-102, the impedance of the gyrator is the impedance of the ideal inductor. Equal to the value multiplied by the gain of the amplifier. The gains of the two amplifiers may be opposite to each other. In this case,
図8はポリフェーズIFフィルタを示している。現在では、チャネル選択型(ロー)IFフィルタ又はIFアンチエリアシング・フィルタをチップ上に実現することが、一般的に実施されつつある。実際には、直交ミキサ及びポリフェーズIFフィルタと共に非ゼロのIF周波数を選択することは、イメージ周波数を本質的に抑圧するという点で、従来の単一のミキサとIFフィルタの組み合わせに対して、大きな利点をもたらす。この複雑な周波数処理の形態は、ミキサの前段においてRF周波数で複雑なイメージ除去フィルタが必要となることを回避する。イメージ周波数抑圧のレベルは、最終的に直交発信器の精度と同位相及び直交IFブランチ間のマッチングに依存する。図8のフィルタはポリフェーズ・フィルタの一例であり、本発明は他のタイプのポリフェース・フィルタにも適用できることに注意されたい。 FIG. 8 shows a polyphase IF filter. Currently, it is becoming common to implement a channel-selective (low) IF filter or IF anti-aliasing filter on a chip. In practice, selecting a non-zero IF frequency with a quadrature mixer and polyphase IF filter essentially suppresses the image frequency, compared to a conventional single mixer and IF filter combination, Bring great benefits. This form of complex frequency processing avoids the need for a complex image removal filter at the RF frequency before the mixer. The level of image frequency suppression ultimately depends on the accuracy of the quadrature transmitter and the matching between the in-phase and quadrature IF branches. It should be noted that the filter of FIG. 8 is an example of a polyphase filter, and the present invention can be applied to other types of polyface filters.
図8のフィルタ・デバイスは、互いに異なる位相を有する2つのブランチi及びqを有している。図示した例では、位相差は90度となるように想定されている。図示したフィルタ・デバイスは、1つの信号が供給される2つの同位相入力接点Iin_iと、この例では位相が±90度シフトされた同じ信号が供給される2つの位相シフト入力接点Iin_qとを有している。同位相出力接点Uout_iに出力信号が現れる。位相が±90度シフトされた同じ出力信号が、位相シフト出力接点Uout_qに現れる。対応する接点は、抵抗R5から8それぞれを介して互いに接続されている。2つの同位相入力接点Iin_iは、ジャイレータ・デバイス12及び2つの位相シフタ・デバイスF1,F2を介して同位相出力接点Uout_iに接続されている。ジャイレータ・デバイス12は、図7のジャイレータ・デバイスと類似していても良い。ジャイレータ・デバイス12の入力接点及び出力接点の両方は、直列に接続されたキャパシタ及び抵抗を含む位相シフタ・デバイスF1及びF2とそれぞれ並列に接続されている。位相シフト入力接点Iin_q及び位相シフト出力接点Uout_qは、ジャイレータ・デバイス14及び位相シフタF3、F4に同様な方法で接続されている。同位相ブランチi及び位相シフトブランチqは、入力接点Iin_i、Iin_q及び出力接点Uout_i、Uout_qにそれぞれ接続されたジャイレータ11,13を介して、互いに接続されている。調整可能な位相シフタ部F1−F4の位相補償により、位相シフタを有するジャイレータ・デバイスは理想的インダクタにより近い挙動を示すので、フィルタの特性は改善されている。
The filter device of FIG. 8 has two branches i and q having different phases. In the illustrated example, the phase difference is assumed to be 90 degrees. The illustrated filter device includes two in-phase input contacts I in_i supplied with one signal, and in this example, two phase-shifted input contacts I in_q supplied with the same signal with a phase shifted by ± 90 degrees. have. An output signal appears at the in-phase output contact Uout_i . The same output signal whose phase is shifted by ± 90 degrees appears at the phase shift output contact Uout_q . Corresponding contacts are connected to each other via resistors R5 to R8, respectively. The two in-phase input contacts I in — i are connected to the in-phase output contact U out — i via the
必要な部品がトランジスタ、抵抗及びキャパシタだけなので、図示したフィルタ・デバイスは、単一の集積回路で実現するのが特に好適である。その上、トランジスタ及びキャパシタを用いてインダクタがシミュレートされているので、集積回路は比較的小さくなり消費電力が少なくなる。従って、この回路は移動電話やブルートゥース・デバイスのような電源が制限されるアプリケーションに特に好適である。 Since the only necessary components are transistors, resistors and capacitors, the illustrated filter device is particularly suitable to be implemented in a single integrated circuit. In addition, because the inductor is simulated using transistors and capacitors, the integrated circuit is relatively small and consumes less power. Therefore, this circuit is particularly suitable for applications where power is limited, such as mobile phones and Bluetooth devices.
実際には、トランスコンダクタ・デバイスのゲインの周波数依存性は、例えば、挙動が電子回路シミュレータでは十分にモデル化できないので、十分正確には知られていない。また、電子回路の処理の後のデバイス特性のばらつきは通常大きく、そのため特定のデバイスの挙動は予測するのが困難である。図9の回路では、可調抵抗−キャパシタ回路の時定数をトランスコンダクタ・デバイスの時定数τに合わせるために自動同調システム(ATS)が示されており、このため抵抗−キャパシタ回路及びトランスコンダクタ・デバイスそれぞれの時定数の間の正確な対応を得ることができる。ATSを構成する素子は破線で示されている。図示されたATSは制御システムの単なる例であり、本発明による増幅回路の可調抵抗の抵抗値を制御するのに、他の制御システムが同様に使用されても良いことに注意されたい。 In practice, the frequency dependence of the gain of the transconductor device is not known accurately enough, for example, because the behavior cannot be modeled well by electronic circuit simulators. Also, variations in device characteristics after processing electronic circuits are usually large, so that the behavior of a particular device is difficult to predict. In the circuit of FIG. 9, an automatic tuning system (ATS) is shown to match the time constant of the adjustable resistor-capacitor circuit to the time constant τ of the transconductor device, so that the resistor-capacitor circuit and the transconductor An accurate correspondence between the time constants of each device can be obtained. Elements constituting the ATS are indicated by broken lines. It should be noted that the ATS shown is merely an example of a control system, and other control systems may be used as well to control the resistance value of the adjustable resistor of the amplifier circuit according to the present invention.
図9のATSは、この分野では良く知られているように、位相ロックループ(PLL)200に部分的に組み込まれている。PLL200は、PLL入力201とPLL出力202,203とを有している。PLL200は、位相検出器204、ローパスフィルタ205、電圧制御発振器(VCO)206、リミッタ・デバイス208及び周波数分割器207を有している。PLL入力201には、基準周波数(fref)の入力信号が供給されるであろう。この場合、PLLは出力周波数(fout)のVCO信号をPLL出力202,203に出力する。PLL出力202,203にはVCO信号が供給されるが、2つの出力間には位相差がある。VCO信号は、VCO入力信号の電圧に基づいてVCO206によって生成される。PLL200がロック状態となると、出力周波数foutは基準周波数frefを分割係数Nで乗じた値:
fout=fref・N
となる。
The ATS of FIG. 9 is partially integrated into a phase locked loop (PLL) 200, as is well known in the art. The
f out = f ref · N
It becomes.
VCO出力信号の周波数foutは、周波数分割器207によって分割比Nで分割される。これにより分割された信号の周波数fdivは:
fdiv=fout/N
に等しくなる。
The frequency f out of the VCO output signal is divided by the
f div = f out / N
Is equal to
分割された周波数fdivの信号は、基準周波数frefの入力信号と位相検出器204によって比較される。位相検出器204は、分割された周波数fdivと基準周波数frefとの間の位相の差に基づいて、差分信号を出力する。この差分信号はフィルタ205でローパスフィルタリングされ、VCO206の発振を制御するVCO入力信号として使用される。
The divided signal of frequency f div is compared with the input signal of reference frequency f ref by
図9のATSは、PLLの電圧制御発振デバイス(VCO)206を含んでいる。概して、VCOはVCOの入力に印加された電圧に依存する一定の周波数の信号を生成する。図9では、VCOはフィルタで使用されたようなジャイレータ・デバイスのコピーであり、例えば図7に示したようなジャイレータ・デバイスであっても良い。VCOジャイレータで使用される増幅回路は、ATSによって制御されるべき増幅回路内のトランスコンダクタと類似したものであっても良い。 The ATS of FIG. 9 includes a PLL voltage controlled oscillator device (VCO) 206. In general, a VCO generates a constant frequency signal that depends on the voltage applied to the input of the VCO. In FIG. 9, the VCO is a copy of the gyrator device as used in the filter, and may be, for example, a gyrator device as shown in FIG. The amplifier circuit used in the VCO gyrator may be similar to the transconductor in the amplifier circuit to be controlled by the ATS.
図9の例では、フィルタ205の出力は、本発明による増幅デバイス8内の不図示のトランスコンダクタ・デバイスに接続されている。このようにフィルタ205の出力は、トランスコンダクタ・デバイスのトランスコンダクタンス・ゲインを制御する。フィルタ205の出力はまた、例えば、本発明によるジャイレータ回路を含むVCOのジャイレータ内のトランスコンダクタ・デバイスのゲインを制御することによって、VCOの発振周波数を制御する。VCO206の出力は、例えば、可調抵抗内の増幅器のゲインを制御することによって、可調抵抗の抵抗値を制御するのに用いられ得る出力信号を供給する、位相補償処理(PC)デバイス71に接続されている。図示した例では、PCデバイス71の出力信号も、VCOとして動作するジャイレータ内の可調抵抗の増幅器のゲインを制御すべく、VCO206にフィードバックされている。
In the example of FIG. 9, the output of the
増幅回路8の代わりに、本発明によるジャイレータ・デバイス又はポリフェーズ・フィルタがATSによって制御されても良い。その上、ATS(の一部)が、通常はフィルタ・デバイス内に既に存在しているような、フィルタの同調ループ(の一部)と組み合わされてもよい。これにより、付加的に必要となる消費電力が最小化される。また、ATSはPLL内に部分的に組み込まれていないスタンド・アロンであってもよい。 Instead of the amplifier circuit 8, a gyrator device or polyphase filter according to the invention may be controlled by the ATS. Moreover, (part of) ATS may be combined with (part of) the tuning loop of the filter, usually as already present in the filter device. As a result, additionally required power consumption is minimized. The ATS may be a stand-alone that is not partially incorporated into the PLL.
本発明による増幅回路又は本発明によるIFフィルタは、制限された電源で無線を受信するための電子デバイスで好適に使用され得る。これらの電子デバイスは、例えば、電池を電源とする無線通信機器、移動電話又はブルートゥース・プロトコルを介して通信するデバイスであってもよく、そのようなデバイスとしては、ブルートゥース・リンクを介してローカル・エリア・ネットワークと通信するラップトップ・コンピュータや、ブルートゥース・リンクを介してコンピュータと通信する携帯情報端末(PDA)などがある。 The amplifier circuit according to the present invention or the IF filter according to the present invention can be suitably used in an electronic device for receiving radio waves with a limited power source. These electronic devices may be, for example, wireless communication devices powered by batteries, mobile phones or devices that communicate via the Bluetooth protocol, such as local devices via a Bluetooth link. There are laptop computers that communicate with area networks, and personal digital assistants (PDAs) that communicate with computers via a Bluetooth link.
Claims (6)
前記第1出力に接続され前記増幅された電流を入力する第2入力と、前記第1入力と接続され該電流を更に変換した電流を出力する第2出力とを有する第2トランスコンダクタ・デバイスと、 A second transconductor device having a second input connected to the first output for inputting the amplified current and a second output connected to the first input for outputting a current obtained by further converting the current; ,
前記第1出力を構成する2端子の間に接続された第1位相シフタ部と、 A first phase shifter connected between two terminals constituting the first output;
前記第2出力を構成する2端子の間に接続された第2位相シフタ部と、 A second phase shifter connected between two terminals constituting the second output;
を備え、With
前記第1位相シフタ部は、直列構成の第1キャパシタ・デバイスと第1可変抵抗デバイスを含み、前記第2位相シフタ部は、直列構成の第2キャパシタ・デバイスと第2可変抵抗デバイスを含み、 The first phase shifter unit includes a first capacitor device and a first variable resistance device in a series configuration, and the second phase shifter unit includes a second capacitor device and a second variable resistance device in a series configuration,
前記第1位相シフタ部および前記第2位相シフタ部は、前記第1入力に入力された信号に対して前記第1出力から出力された前記電流のジャイレータの共振周波数に対する位相シフトがなくなるように、前記第1出力の出力負荷の時定数を前記第1キャパシタ・デバイスの容量値と前記第1可変抵抗デバイスの抵抗値との積に等しくするために、前記第1位相シフタ部の第1可変抵抗デバイスと前記第2位相シフタ部の第2可変抵抗デバイスの両抵抗値を調整することを特徴とするジャイレータ回路。 The first phase shifter unit and the second phase shifter unit have a phase shift with respect to a resonance frequency of the gyrator of the current output from the first output with respect to a signal input to the first input, In order to make the time constant of the output load of the first output equal to the product of the capacitance value of the first capacitor device and the resistance value of the first variable resistance device, the first variable resistance of the first phase shifter unit A gyrator circuit that adjusts both resistance values of a device and a second variable resistance device of the second phase shifter unit.
前記第1トランスコンダクタ・デバイスにジャイレータの共振周波数を有する入力信号を第1入力に与えることで、該入力信号に対して増幅した電流を第1出力から出力させる工程と、 Providing the first transconductor device with an input signal having a resonance frequency of a gyrator to the first input, and outputting a current amplified with respect to the input signal from the first output;
前記増幅した電流を前記第2トランスコンダクタ・デバイスの第2入力に与えることで、該増幅した電流を更に変換した電流を該第2トランスコンダクタ・デバイスの第2出力へ出力させる工程と、 Providing the amplified current to a second input of the second transconductor device to output a further converted current of the amplified current to a second output of the second transconductor device;
前記第1トランスコンダクタ・デバイスの前記第1出力を構成する2端子の間に第1位相シフタ部を接続するする工程と、 Connecting a first phase shifter section between two terminals constituting the first output of the first transconductor device;
前記第2トランスコンダクタ・デバイスの前記第2出力を構成する2端子の間に第2位相シフタ部を接続する工程と、 Connecting a second phase shifter portion between two terminals constituting the second output of the second transconductor device;
を含み、Including
前記第1位相シフタ部は、直列構成の第1キャパシタ・デバイスと第1可変抵抗デバイスを含み、前記第2位相シフタ部は、直列構成の第2キャパシタ・デバイスと第2可変抵抗デバイスを含み、 The first phase shifter unit includes a first capacitor device and a first variable resistance device in a series configuration, and the second phase shifter unit includes a second capacitor device and a second variable resistance device in a series configuration,
前記第1位相シフタ部および前記第2位相シフタ部は、前記第1入力に入力された信号に対して前記第1出力から出力された前記電流のジャイレータの共振周波数に対する位相シフトがなくなるように、前記第1出力の出力負荷の時定数を前記第1キャパシタ・デバイスの容量値と前記第1可変抵抗デバイスの抵抗値との積に等しくするために、前記第1位相シフタ部の第1可変抵抗デバイスと前記第2位相シフタ部の第2可変抵抗デバイスの両抵抗値を調整することを特徴とする方法。 The first phase shifter unit and the second phase shifter unit have a phase shift with respect to a resonance frequency of the gyrator of the current output from the first output with respect to a signal input to the first input, In order to make the time constant of the output load of the first output equal to the product of the capacitance value of the first capacitor device and the resistance value of the first variable resistance device, the first variable resistance of the first phase shifter unit Adjusting both resistance values of the device and the second variable resistance device of the second phase shifter unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010087331A JP5032626B2 (en) | 2010-04-05 | 2010-04-05 | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010087331A JP5032626B2 (en) | 2010-04-05 | 2010-04-05 | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004510106A Division JP2005528836A (en) | 2002-06-03 | 2002-06-03 | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010200341A JP2010200341A (en) | 2010-09-09 |
JP5032626B2 true JP5032626B2 (en) | 2012-09-26 |
Family
ID=42824498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010087331A Expired - Fee Related JP5032626B2 (en) | 2010-04-05 | 2010-04-05 | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032626B2 (en) |
-
2010
- 2010-04-05 JP JP2010087331A patent/JP5032626B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010200341A (en) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7551033B2 (en) | Dynamic bandwidth compensating method and associated apparatus | |
US20030058048A1 (en) | Variable gain amplifier | |
US7443214B2 (en) | PLL circuit and frequency setting circuit using the same | |
KR100427878B1 (en) | Amplifier circuit | |
KR100491390B1 (en) | Active Phase Splitter | |
JP2007181032A (en) | Transconductor, integrator and filter circuit | |
Yesil et al. | Electronically controllable bandpass filters with high quality factor and reduced capacitor value: An additional approach | |
US6346804B2 (en) | Impedance conversion circuit | |
US20080297258A1 (en) | Variable impedance circuit; and variable impedance system, filter circuit, amplifier, and communication system using the same | |
JP2019041155A (en) | OTA circuit and filter | |
JP2005528836A (en) | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal | |
Minaei | A new high performance CMOS third generation current conveyor (CCIII) and its application | |
US8274320B2 (en) | Signal processing circuit with improved linearity | |
US9401679B1 (en) | Apparatus and method for improving power supply rejection ratio | |
Chaichana et al. | Current-mode MISO filter using CCCDTAs and grounded capacitors | |
JP2024038764A (en) | Amplifier circuit and communication device | |
JP5032626B2 (en) | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal | |
JP2012049882A (en) | Iq signal generating circuit | |
KR100618354B1 (en) | Ultra wide band filter for using cross-coupled transistor pair | |
US7196555B2 (en) | Apparatus and method for voltage conversion | |
Briem et al. | Fully integrated high quality factor G m C bandpass filter stage with highly linear operational transconductance amplifier | |
RU2394364C1 (en) | Two-channel controlled alternating current amplifier | |
JP2004282479A (en) | Transconductance amplifier | |
JP3884365B2 (en) | Mobility proportional current generator and bias generator and amplifier using the same | |
Kumngern et al. | Voltage-mode first-order allpass filter using single-ended OTAs and grounded capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5032626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |