JP5032588B2 - 3次元グラフィックスパイプラインの自動負荷分散 - Google Patents
3次元グラフィックスパイプラインの自動負荷分散 Download PDFInfo
- Publication number
- JP5032588B2 JP5032588B2 JP2009545664A JP2009545664A JP5032588B2 JP 5032588 B2 JP5032588 B2 JP 5032588B2 JP 2009545664 A JP2009545664 A JP 2009545664A JP 2009545664 A JP2009545664 A JP 2009545664A JP 5032588 B2 JP5032588 B2 JP 5032588B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- processing
- vertex
- screen
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Description
以下、出願当初の請求項を付記する。
(1) データが3次元グラフィックスパイプラインのピクセルレンダリング演算に利用可能であるときに、各処理スレッドがより前記ピクセルレンダリング演算を優先させる複数の処理スレッドを備えるプロセッサ。
(2) 前記複数の処理スレッドが並行に独立して動作する(1)に記載のプロセッサ。
(3) 各処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する(1)に記載のプロセッサ。
(4) 各処理スレッドが表示領域のための前記頂点出力情報をサブ画面に分割し、前記サブ画面からタスクリストの中にサブ画面タスクを作成して格納し、前記サブ画面タスクはデータである(3)に記載のプロセッサ。
(5) 各処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する(4)に記載のプロセッサ。
(6) 複数の処理スレッドであって、各処理スレッドは、ピクセルレンダリング演算のためのサブ画面タスクがタスクリストにおいて利用可能であるかどうかを判定し、前記サブ画面タスクが利用可能である場合には、前記サブ画面タスク上で前記ピクセルレンダリング演算を実行し、前記サブ画面タスクが利用可能でない場合には、頂点処理演算を実行し、これによって3次元(3D)グラフィックスパイプラインの作業負荷を分散する前記複数の処理スレッドを備えるプロセッサ。
(7) 前記複数の処理スレッドが並行に独立して動作する(6)に記載のプロセッサ。
(8) 各処理スレッドが、前記頂点処理演算を実行するときに、前記頂点処理演算の中間階層のデータのためにキューを検査し、前記キューが前記データを有する場合、前記中間階層の前記データを処理する(6)に記載のプロセッサ。
(9) 前記処理スレッドが、前記頂点処理演算を実行するときに、前記中間階層の前記キューが空である場合には、前記頂点処理演算のより高い階層のキューからのデータを処理する(8)に記載のプロセッサ。
(10) 前記処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する(8)に記載のプロセッサ。
(11) 前記処理スレッドが表示領域のための前記頂点出力情報をサブ画面に分割し、前記タスクリストの中に前記サブ画面タスクを作成して格納する(10)に記載のプロセッサ。
(12) 前記処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する(11)に記載のプロセッサ。
(13) 並行に独立して動作する前記複数の処理スレッドが、前記頂点処理演算より前記ピクセルレンダリング演算を優先させる(12)に記載のプロセッサ。
(14) 携帯情報端末(PDA)、Palm Pilot、移動電話、セルラ電話、衛星電話、ラップトップ、ノートブック、タブレット型PCおよび無線通信デバイスのうちの1つに埋められた(6)に記載のプロセッサ。
(15) 複数の処理スレッドを有するプロセッサであって、各処理スレッドが、ピクセルレンダリング演算のためのサブ画面タスクがタスクリストにおいて利用可能であるかどうかを判定し、前記サブ画面タスクが利用可能である場合、前記サブ画面タスク上で前記ピクセルレンダリング演算を実行し、前記サブ画面タスクが利用可能でない場合、頂点処理演算を実行し、これによって3次元(3D)グラフィックスパイプラインの作業負荷を分散する、プロセッサと、 前記タスクリストを格納するために前記プロセッサに結合されたメモリと、を備える無線デバイス。
(16) 前記複数の処理スレッドが並行に独立して動作する(15)に記載のデバイス。
(17) 各処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する(15)に記載のデバイス。
(18) 各処理スレッドが表示領域の前記頂点出力情報をサブ画面に分割し、前記サブ画面から前記タスクリストの中に前記サブ画面タスクを作成して格納する(17)に記載のデバイス。
(19) 各処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する(18)に記載のデバイス。
(20) 複数の処理スレッドを有するプロセッサであって、各処理スレッドが、データが3次元グラフィックスパイプラインのピクセルレンダリング演算に利用可能であるときに、頂点処理演算より前記ピクセルレンダリング演算を優先させるプロセッサと、 前記プロセッサに結合されたメモリと、を備える無線デバイス。
(21) 前記複数の処理スレッドが並行に独立して動作する(20)に記載のデバイス。
(22) 各処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する(20)に記載のデバイス。
(23) 各処理スレッドが表示領域のための前記頂点出力情報をサブ画面に分割し、前記サブ画面から前記タスクリストの中に前記サブ画面タスクを作成して格納し、前記サブ画面タスクはデータである(22)に記載のデバイス。
(24) 各処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する(22)に記載のデバイス。
(25) コンピュータ可読媒体を含むコンピュータプログラム製品であって、前記コンピュータ可読媒体が、 ピクセルレンダリング演算のためのサブ画面タスクがタスクリストにおいて利用可能であるかどうかを判定するための第1の命令列と、 前記サブ画面タスクが利用可能である場合、前記サブ画面タスク上で前記ピクセルレンダリング演算を実行するための第2の命令列と、 3次元(3D)グラフィックスパイプラインの作業負荷を分散するために、前記サブ画面タスクが利用可能でない場合、頂点処理演算を実行するための第3の命令列と、をコンピュータに実行させるための命令を有するコンピュータプログラム製品。
(26) 前記第3の命令列が3Dグラフィックスイメージの頂点出力情報を作成する(25)に記載のコンピュータプログラム製品。
(27) 表示領域に重ね合わせた前記頂点出力情報をサブ画面に分割し、前記タスクリストに前記サブ画面を表すサブ画面タスクを作成して格納するための第4の命令列をさらに備える(26)に記載のコンピュータプログラム製品。
(28) 前記第2の命令列が、前記サブ画面タスクにおけるピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する(25)に記載のコンピュータプログラム製品。
(29) ピクセルレンダリング演算のためのサブ画面タスクがタスクリストにおいて利用可能であるかどうかを処理スレッドによって判定し、 前記サブ画面タスクが利用可能である場合、前記サブ画面タスク上で前記処理スレッドによって前記ピクセルレンダリング演算を実行し、 前記サブ画面タスクが利用可能でない場合、前記処理スレッドによって頂点処理演算を実行し、これによって3次元(3D)グラフィックスパイプラインの作業負荷を分散することを備える方法。
(30) 前記判定と前記ピクセルレンダリング演算および頂点処理演算の前記実行またはこれらの置換を前記3Dグラフィックスパイプラインによって使用されるプロセッサの1セットの処理スレッドによって並行に繰り返し、一方で前記判定と前記ピクセルレンダリングの前記実行とを優先させることをさらに備える(29)に記載の方法。
(31) 前記頂点処理演算の前記実行は、前記頂点処理演算を実行する中間階層からのデータのためのキューを検査し、前記中間階層のための前記キューがデータを有する場合には前記中間階層のための前記データを処理することを含む(29)に記載の方法。
(32) 前記頂点処理演算の前記実行は、前記中間階層のための前記キューが空である場合、前記頂点処理演算を実行するより高い階層のキューからのデータを処理することをさらに含む(31)に記載の方法。
(33) 前記頂点処理演算の前記実行は、3Dグラフィックスイメージの頂点出力情報を作成することを含む(29)に記載の方法。
(34) 表示領域の前記頂点出力情報をサブ画面に分割することと、前記サブ画面のサブ画面タスクを前記タスクリストの中に作成して格納することとをさらに備える(33)に記載の方法。
(35) 前記ピクセルレンダリング演算は、前記サブ画面タスクのピクセルをラスタ化し、前記ピクセルをブレンディングし、前記ピクセルをテクスチャ化することを含む(34)に記載の方法。
(36) 前記判定と前記ピクセルレンダリング演算および頂点処理演算の前記実行またはこれらの置換を前記3Dグラフィックスによって使用されるプロセッサの1セットの処理スレッドによって並行に繰り返すことをさらに備える(35)に記載の方法。
Claims (28)
- 頂点処理演算を行い、頂点出力情報を生成し、
表示領域を複数のサブ画面に分割し、
前記頂点出力情報を複数のサブ画面タスクとして複数のサブ画面タスクのリストに格納し、
複数のサブ画面タスクの前記リストでの前記複数のサブ画面タスクの1つがピクセルレンダリング演算に利用可能であるときに、前記頂点処理演算より前記ピクセルレンダリング演算を優先させる複数の処理スレッドを備え、
前記サブ画面タスクは、前記複数のサブ画面のうちのある特定のサブ画面に関する複数の前記頂点出力情報を備えるプロセッサ。 - 前記複数の処理スレッドが並行に独立して動作する請求項1に記載のプロセッサ。
- 各処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する請求項1に記載のプロセッサ。
- 各処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する請求項1に記載のプロセッサ。
- 各処理スレッドが、前記頂点処理演算を実行するときに、前記頂点処理演算の中間階層のデータのためにキューを検査し、前記キューが前記データを有する場合、前記中間階層の前記データを処理する請求項1に記載のプロセッサ。
- 前記処理スレッドが、前記頂点処理演算を実行するときに、前記中間階層の前記キューが空である場合には、前記頂点処理演算のより高い階層のキューからのデータを処理する請求項5に記載のプロセッサ。
- 携帯情報端末(PDA)、移動電話、セルラ電話、衛星電話、ラップトップ、ノートブック、タブレット型PCおよび無線通信デバイスのうちの1つに埋められた請求項1に記載のプロセッサ。
- 複数の処理スレッドを有するプロセッサであって、各処理スレッドが、
頂点処理演算を行い、頂点出力情報を生成し、
表示領域を複数のサブ画面に分割し、
前記頂点出力情報を複数のサブ画面タスクとして複数のサブ画面タスクのリストに格納し、
複数のサブ画面タスクの前記リストでの前記複数のサブ画面タスクの1つがピクセルレンダリング演算に利用可能であるときに、前記頂点処理演算より前記ピクセルレンダリング演算を優先させるプロセッサと、
前記プロセッサに結合されたメモリと、を備えるデバイス。 - 前記複数の処理スレッドが並行に独立して動作する請求項8に記載のデバイス。
- 各処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する請求項8に記載のデバイス。
- 前記デバイスは無線デバイスである請求項8に記載のデバイス。
- 各処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記複数のサブ画面タスクのうちの1つのタスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する請求項10に記載のデバイス。
- 頂点処理演算を行い、頂点出力情報を生成し、
表示領域を複数のサブ画面に分割し、
前記頂点出力情報を複数のサブ画面タスクとして複数のサブ画面タスクのリストに格納し、
複数のサブ画面タスクの前記リストでの前記複数のサブ画面タスクの1つがピクセルレンダリング演算に利用可能であるときに、前記頂点処理演算より前記ピクセルレンダリング演算を優先させることを備え、
前記サブ画面タスクは、前記複数のサブ画面のうちのある特定のサブ画面に関する複数の前記頂点出力情報を備え、
これらの処理はマルチスレッドプロセッサの複数の処理スレッドによって行われる方法。 - 前記頂点出力情報は、3Dグラフィックスイメージに関するものである請求項13に記載の方法。
- 各処理スレッドが、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行することをさらに備える請求項13に記載の方法。
- 各処理スレッドが、
前記頂点処理演算の中間階層のデータのためにキューを検査し、
前記キューが前記データを有する場合、前記中間階層の前記データを処理することをさらに備える請求項13に記載の方法。 - 各処理スレッドが、前記中間階層の前記キューが空である場合には、前記頂点処理演算のより高い階層のキューからのデータを処理することをさらに備える請求項16に記載の方法。
- コンピュータを、
頂点処理演算を行い、頂点出力情報を生成する手段と、
表示領域を複数のサブ画面に分割する手段と、
前記頂点出力情報を複数のサブ画面タスクとして複数のサブ画面タスクのリストに格納する手段と、
複数のサブ画面タスクの前記リストでの前記複数のサブ画面タスクの1つがピクセルレンダリング演算に利用可能であるときに、前記頂点処理演算より前記ピクセルレンダリング演算を優先させる手段として機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記プログラムはプロセッサの複数のスレッドによって行い、
前記サブ画面タスクは、前記複数のサブ画面のうちのある特定のサブ画面に関する複数の前記頂点出力情報を備えるコンピュータ読み取り可能な記録媒体。 - 各処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する請求項18に記載のコンピュータ読み取り可能な記録媒体。
- 各処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する請求項18に記載のコンピュータ読み取り可能な記録媒体。
- 各処理スレッドが、前記頂点処理演算を実行するときに、前記頂点処理演算の中間階層のデータのためにキューを検査し、前記キューが前記データを有する場合、前記中間階層の前記データを処理する請求項18に記載のコンピュータ読み取り可能な記録媒体。
- 前記処理スレッドが、前記頂点処理演算を実行するときに、前記中間階層の前記キューが空である場合には、前記頂点処理演算のより高い階層のキューからのデータを処理する請求項21に記載のコンピュータ読み取り可能な記録媒体。
- 複数の処理スレッドを有するプロセッサを備える装置であって、前記処理スレッドは、
頂点処理演算を行い、頂点出力情報を生成する手段と、
表示領域を複数のサブ画面に分割する手段と、
前記頂点出力情報を複数のサブ画面タスクとして複数のサブ画面タスクのリストに格納する手段と、
複数のサブ画面タスクの前記リストでの前記複数のサブ画面タスクの1つがピクセルレンダリング演算に利用可能であるときに、前記頂点処理演算より前記ピクセルレンダリング演算を優先させる手段と、を備え、
前記サブ画面タスクは、前記複数のサブ画面のうちのある特定のサブ画面に関する複数の前記頂点出力情報を備える装置。 - 前記複数の処理スレッドが並行に独立して動作する請求項23に記載の装置。
- 各処理スレッドが前記頂点処理演算を実行するときに、前記処理スレッドは3Dグラフィックスイメージの頂点出力情報を作成する請求項23に記載の装置。
- 各処理スレッドが、前記ピクセルレンダリング演算を実行するときに、前記サブ画面タスクのピクセルのラスタ化、前記ピクセルのブレンディング、および前記ピクセルのテクスチャ化を実行する請求項23に記載の装置。
- 各処理スレッドが、前記頂点処理演算を実行するときに、前記頂点処理演算の中間階層のデータのためにキューを検査し、前記キューが前記データを有する場合、前記中間階層の前記データを処理する請求項23に記載の装置。
- 前記処理スレッドが、前記頂点処理演算を実行するときに、前記中間階層の前記キューが空である場合には、前記頂点処理演算のより高い階層のキューからのデータを処理する請求項27に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/621,917 US7940261B2 (en) | 2007-01-10 | 2007-01-10 | Automatic load balancing of a 3D graphics pipeline |
US11/621,917 | 2007-01-10 | ||
PCT/US2008/050654 WO2008086432A1 (en) | 2007-01-10 | 2008-01-09 | Automatic load balancing of a 3d graphics pipeline |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010516001A JP2010516001A (ja) | 2010-05-13 |
JP5032588B2 true JP5032588B2 (ja) | 2012-09-26 |
Family
ID=39273141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009545664A Expired - Fee Related JP5032588B2 (ja) | 2007-01-10 | 2008-01-09 | 3次元グラフィックスパイプラインの自動負荷分散 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7940261B2 (ja) |
EP (1) | EP2102808A1 (ja) |
JP (1) | JP5032588B2 (ja) |
KR (1) | KR101087520B1 (ja) |
CN (1) | CN101578629B (ja) |
CA (1) | CA2674227C (ja) |
TW (1) | TWI381328B (ja) |
WO (1) | WO2008086432A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017523497A (ja) * | 2014-06-30 | 2017-08-17 | インテル・コーポレーション | 縮小ピクセルシェーディングのための技術 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8477143B2 (en) | 2008-03-04 | 2013-07-02 | Apple Inc. | Buffers for display acceleration |
US8289333B2 (en) * | 2008-03-04 | 2012-10-16 | Apple Inc. | Multi-context graphics processing |
WO2009145917A1 (en) * | 2008-05-30 | 2009-12-03 | Advanced Micro Devices, Inc. | Local and global data share |
US8972870B2 (en) * | 2009-08-27 | 2015-03-03 | International Business Machines Corporation | Providing alternative representations of virtual content in a virtual universe |
CN102736947A (zh) * | 2011-05-06 | 2012-10-17 | 新奥特(北京)视频技术有限公司 | 一种图形渲染中光栅化阶段的多线程实现方法 |
JP2015508528A (ja) * | 2011-12-28 | 2015-03-19 | インテル・コーポレーション | パイプライン化された画像処理シーケンサ |
KR101869939B1 (ko) | 2012-01-05 | 2018-06-21 | 삼성전자주식회사 | 멀티-쓰레딩을 사용하는 그래픽 처리를 위한 방법 및 장치 |
KR101399472B1 (ko) * | 2012-08-13 | 2014-06-27 | (주)투비소프트 | 다중 프로세싱을 이용한 렌더링 처리 장치 및 방법 |
KR101399473B1 (ko) * | 2012-08-13 | 2014-05-28 | (주)투비소프트 | 다중 프로세싱을 이용한 렌더링 처리 장치 및 방법 |
KR101393793B1 (ko) | 2012-10-05 | 2014-05-12 | (주)디지엔터테인먼트 | 3차원 그래픽 구현 기반의 cpu 부하 최적화 방법 및 3차원 그래픽 구현 기반의 cpu 부하 최적화 장치 |
CN103024583A (zh) * | 2012-12-26 | 2013-04-03 | 新奥特(北京)视频技术有限公司 | 一种数据显示的方法和装置 |
US10078911B2 (en) * | 2013-03-15 | 2018-09-18 | Nvidia Corporation | System, method, and computer program product for executing processes involving at least one primitive in a graphics processor, utilizing a data structure |
EP2793127B1 (en) * | 2013-04-19 | 2021-11-17 | Huawei Technologies Co., Ltd. | Method for displaying a 3D scene graph on a screen |
US9348602B1 (en) | 2013-09-03 | 2016-05-24 | Amazon Technologies, Inc. | Resource allocation for staged execution pipelining |
CN103942823B (zh) * | 2014-02-27 | 2018-07-24 | 广州爱九游信息技术有限公司 | 一种游戏引擎渲染方法及装置 |
US9710881B2 (en) * | 2014-04-05 | 2017-07-18 | Sony Interactive Entertainment America Llc | Varying effective resolution by screen location by altering rasterization parameters |
KR102252374B1 (ko) | 2014-09-05 | 2021-05-14 | 삼성전자주식회사 | 광선 추적 유닛 및 광선 데이터를 처리하는 방법 |
US9824413B2 (en) * | 2014-11-15 | 2017-11-21 | Intel Corporation | Sort-free threading model for a multi-threaded graphics pipeline |
KR20170014617A (ko) * | 2015-07-30 | 2017-02-08 | 삼성에스디에스 주식회사 | 3차원 모델의 비트맵 생성 방법과 이를 수행하기 위한 장치 및 시스템 |
CN105118089B (zh) * | 2015-08-19 | 2018-03-20 | 上海兆芯集成电路有限公司 | 三维图形管道中的可程序化像素设定方法及使用其的装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5136664A (en) * | 1988-02-23 | 1992-08-04 | Bersack Bret B | Pixel rendering |
US5230064A (en) * | 1991-03-11 | 1993-07-20 | Industrial Technology Research Institute | High resolution graphic display organization |
US6343309B1 (en) * | 1996-09-30 | 2002-01-29 | International Business Machines Corporaton | Method and apparatus for parallelizing a graphics pipeline |
US6111582A (en) * | 1996-12-20 | 2000-08-29 | Jenkins; Barry L. | System and method of image generation and encoding using primitive reprojection |
JP3763136B2 (ja) * | 1996-12-27 | 2006-04-05 | ソニー株式会社 | 描画方法および描画装置 |
WO2000011607A1 (en) * | 1998-08-20 | 2000-03-02 | Apple Computer, Inc. | Deferred shading graphics pipeline processor |
US6222550B1 (en) * | 1998-12-17 | 2001-04-24 | Neomagic Corp. | Multiple triangle pixel-pipelines with span-range pixel interlock for processing separate non-overlapping triangles for superscalar 3D graphics engine |
US6198488B1 (en) * | 1999-12-06 | 2001-03-06 | Nvidia | Transform, lighting and rasterization system embodied on a single semiconductor platform |
US6640299B1 (en) * | 2000-04-21 | 2003-10-28 | Ati International Srl | Method and apparatus for arbitrating access to a computational engine for use in a video graphics controller |
WO2002080520A2 (en) * | 2001-03-30 | 2002-10-10 | Siemens Dematic Postal Automation, L.P. | Method and system for image processing |
JP4158413B2 (ja) * | 2002-05-22 | 2008-10-01 | ソニー株式会社 | 画像処理装置 |
US7038685B1 (en) * | 2003-06-30 | 2006-05-02 | Nvidia Corporation | Programmable graphics processor for multithreaded execution of programs |
US7075541B2 (en) * | 2003-08-18 | 2006-07-11 | Nvidia Corporation | Adaptive load balancing in a multi-processor graphics processing system |
US7239322B2 (en) * | 2003-09-29 | 2007-07-03 | Ati Technologies Inc | Multi-thread graphic processing system |
WO2006117683A2 (en) * | 2005-01-25 | 2006-11-09 | Lucid Information Technology, Ltd. | Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction |
US7154500B2 (en) * | 2004-04-20 | 2006-12-26 | The Chinese University Of Hong Kong | Block-based fragment filtration with feasible multi-GPU acceleration for real-time volume rendering on conventional personal computer |
TWI326428B (en) * | 2005-03-18 | 2010-06-21 | Marvell World Trade Ltd | Real-time control apparatus having a multi-thread processor |
JP4637640B2 (ja) * | 2005-05-16 | 2011-02-23 | 三菱電機株式会社 | 図形描画装置 |
US7659899B2 (en) * | 2005-08-08 | 2010-02-09 | Via Technologies, Inc. | System and method to manage data processing stages of a logical graphics pipeline |
-
2007
- 2007-01-10 US US11/621,917 patent/US7940261B2/en active Active
-
2008
- 2008-01-09 CA CA2674227A patent/CA2674227C/en not_active Expired - Fee Related
- 2008-01-09 WO PCT/US2008/050654 patent/WO2008086432A1/en active Application Filing
- 2008-01-09 EP EP08705816A patent/EP2102808A1/en not_active Withdrawn
- 2008-01-09 JP JP2009545664A patent/JP5032588B2/ja not_active Expired - Fee Related
- 2008-01-09 CN CN2008800017698A patent/CN101578629B/zh not_active Expired - Fee Related
- 2008-01-09 KR KR1020097014397A patent/KR101087520B1/ko not_active IP Right Cessation
- 2008-01-10 TW TW097101010A patent/TWI381328B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017523497A (ja) * | 2014-06-30 | 2017-08-17 | インテル・コーポレーション | 縮小ピクセルシェーディングのための技術 |
Also Published As
Publication number | Publication date |
---|---|
KR101087520B1 (ko) | 2011-11-28 |
CN101578629B (zh) | 2013-05-01 |
JP2010516001A (ja) | 2010-05-13 |
TWI381328B (zh) | 2013-01-01 |
TW200842756A (en) | 2008-11-01 |
US20080165199A1 (en) | 2008-07-10 |
CA2674227C (en) | 2012-05-29 |
CN101578629A (zh) | 2009-11-11 |
WO2008086432A1 (en) | 2008-07-17 |
KR20090096717A (ko) | 2009-09-14 |
CA2674227A1 (en) | 2008-07-17 |
US7940261B2 (en) | 2011-05-10 |
EP2102808A1 (en) | 2009-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032588B2 (ja) | 3次元グラフィックスパイプラインの自動負荷分散 | |
KR101071073B1 (ko) | 퀵 픽셀 렌더링 프로세싱 | |
US7634637B1 (en) | Execution of parallel groups of threads with per-instruction serialization | |
JP6073533B1 (ja) | タイルベースのアーキテクチャ上での最適化されたマルチパスレンダリング | |
EP3471059B1 (en) | Geometry to tiling arbiter for tile-based rendering system | |
US7075542B1 (en) | Selectable multi-performance configuration | |
US9715750B2 (en) | System and method for layering using tile-based renderers | |
GB2472897A (en) | Post-clip storage in a graphics pipeline | |
KR101609079B1 (ko) | 그래픽 프로세싱 유닛에서의 명령 선별 | |
US8363059B2 (en) | Rendering processing apparatus, parallel processing apparatus, and exclusive control method | |
KR20170058113A (ko) | 그래픽 프로세싱 장치 및 그래픽 프로세싱 장치에서 그래픽스 파이프라인을 수행하는 방법 | |
US10262391B2 (en) | Graphics processing devices and graphics processing methods | |
CN113342485A (zh) | 任务调度方法、装置、图形处理器、计算机系统及存储介质 | |
CN108090943A (zh) | 渲染曲线的方法、装置和系统 | |
US11099685B2 (en) | Selective touch sensor activation for power savings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |