JP5016953B2 - Display element drive circuit and image display device - Google Patents

Display element drive circuit and image display device Download PDF

Info

Publication number
JP5016953B2
JP5016953B2 JP2007060277A JP2007060277A JP5016953B2 JP 5016953 B2 JP5016953 B2 JP 5016953B2 JP 2007060277 A JP2007060277 A JP 2007060277A JP 2007060277 A JP2007060277 A JP 2007060277A JP 5016953 B2 JP5016953 B2 JP 5016953B2
Authority
JP
Japan
Prior art keywords
transistor
period
display element
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007060277A
Other languages
Japanese (ja)
Other versions
JP2007272224A (en
Inventor
勝美 安部
日出也 雲見
享 林
政史 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007060277A priority Critical patent/JP5016953B2/en
Publication of JP2007272224A publication Critical patent/JP2007272224A/en
Application granted granted Critical
Publication of JP5016953B2 publication Critical patent/JP5016953B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、有機エレクトロルミネッセンス(Electro−Luminescence以下EL)素子等の表示素子を駆動する表示素子の駆動回路及びそれを用いた画像表示装置に関するものである。   The present invention relates to a display element driving circuit for driving a display element such as an organic electroluminescence (EL) element and an image display apparatus using the same.

従来、有機EL素子と駆動回路で構成される画素をマトリックス状に備えた発光表示デバイスとしてアクティブマトリックス(Active−Matrix,以下AM)型有機ELディスプレイが検討されている。   Conventionally, an active-matrix (hereinafter referred to as AM) type organic EL display has been studied as a light-emitting display device having pixels composed of organic EL elements and drive circuits in a matrix.

図23はその画素の構成を、図24はAM型有機ELディスプレイの構成を示す。AM型有機ELディスプレイでは、発光強度を制御することにより階調制御が行われている。   FIG. 23 shows the configuration of the pixel, and FIG. 24 shows the configuration of the AM type organic EL display. In the AM type organic EL display, gradation control is performed by controlling the emission intensity.

有機EL素子の電圧−発光特性は、経時変化すること、また、駆動回路に用いられている薄膜トランジスタ(Thin−Film−Transistor,以下TFT)の特性にはばらつきがあることが指摘されている。そのため、ばらつきのない表示を実現するには、有機EL素子特性の経時変化やTFTの特性ばらつきの影響を受けにくい駆動回路・駆動方法を用いる必要がある。   It has been pointed out that the voltage-luminescence characteristics of organic EL elements change with time, and that there are variations in the characteristics of thin film transistors (Thin-Film-Transistors, hereinafter referred to as TFTs) used in driving circuits. Therefore, in order to realize a display without variations, it is necessary to use a drive circuit and a drive method that are not easily affected by changes in the characteristics of organic EL elements over time and variations in TFT characteristics.

この課題を解決する第一の技術として、図25に示す駆動回路が提案されている(例えば、特許文献1)。TFTの特性ばらつきは、しきい値と移動度のばらつきと見る事ができるが、第一の技術では、駆動回路内のゲート−ドレイン間が短絡したTFT(Tr1)に外部から電流を供給する。そうする事で、TFTのゲートを、TFTのしきい値と移動度に応じて、外部からの電流が流れる電圧とすることができる。   As a first technique for solving this problem, a drive circuit shown in FIG. 25 has been proposed (for example, Patent Document 1). The variation in TFT characteristics can be regarded as a variation in threshold value and mobility. In the first technique, a current is supplied from the outside to the TFT (Tr1) in which the gate and the drain in the drive circuit are short-circuited. By doing so, the gate of the TFT can be set to a voltage through which an external current flows according to the threshold value and mobility of the TFT.

この後、ゲート電圧を保持した後に電流経路を有機EL素子LED1に向ければ、TFTのゲート−ソース間電圧が外部からの電流が流れた電圧と同じとなる。そのため、TFTは外部からの電流と同じ大きさの一定電流を供給する電流源として働き、外部からの電流と同じ大きさの電流を前記有機EL素子に流すことができる。   Thereafter, if the current path is directed to the organic EL element LED1 after the gate voltage is held, the voltage between the gate and the source of the TFT becomes the same as the voltage at which an external current flows. Therefore, the TFT functions as a current source that supplies a constant current having the same magnitude as the current from the outside, and can pass a current having the same magnitude as the current from the outside to the organic EL element.

従って、第一の技術では、外部からの電流にばらつきがなければ、TFTの特性ばらつきに拘わらず、有機EL素子に一定の電流を供給でき、ばらつきのない表示が可能となる。   Therefore, in the first technique, if there is no variation in the current from the outside, a constant current can be supplied to the organic EL element regardless of variations in TFT characteristics, and display without variation is possible.

また、上述の課題を解決する第二の技術として、図26に示す駆動回路が提案されている(特許文献2)。第二の技術は、電圧比較器(CMP)と、電圧比較器の出力がゲートに接続され、ソースとドレインが電源と有機EL素子LED1に接続されたスイッチTFT(Tr1)を備えている。   As a second technique for solving the above-described problem, a drive circuit shown in FIG. 26 has been proposed (Patent Document 2). The second technique includes a voltage comparator (CMP) and a switch TFT (Tr1) in which the output of the voltage comparator is connected to the gate, and the source and drain are connected to the power source and the organic EL element LED1.

第二の技術では、電圧比較器の入力に参照アナログ電圧を保持した後に適当な範囲のスイープ電圧を順に印加する。電圧比較器は、スイープ電圧が参照電圧に比べ高く(低く)なると高レベル(低レベル)の電圧を出力し、スイッチTFTがON(OFF)するため、有機EL素子への電圧印加のオンオフを制御することができる。従って、スイープ電圧の印加波形により有機EL素子の発光時間を制御でき、多階調の表示が可能となる。
特表2002−517806号公報 特開2003−223136号公報
In the second technique, after a reference analog voltage is held at the input of the voltage comparator, a sweep voltage in an appropriate range is sequentially applied. The voltage comparator outputs a high level (low level) voltage when the sweep voltage is higher (lower) than the reference voltage, and the switch TFT is turned on (OFF), so that the voltage application to the organic EL element is controlled on / off. can do. Therefore, the light emission time of the organic EL element can be controlled by the applied waveform of the sweep voltage, and multi-gradation display is possible.
JP-T-2002-517806 JP 2003-223136 A

現在、有機EL素子の電流−輝度特性の向上が進み、有機EL素子への供給電流は低下している。従って、特に低階調に相当する低い電流の場合、第一の従来技術では、駆動回路内のTFTのゲートを、TFTのしきい値と移動度に応じて、外部からの電流が流れる電圧とする動作に時間がかかるようになり、大画面の表示装置に適用する事が困難である。   Currently, the current-luminance characteristics of the organic EL element are improved, and the supply current to the organic EL element is decreasing. Therefore, particularly in the case of a low current corresponding to a low gradation, in the first prior art, the gate of the TFT in the drive circuit is connected to a voltage at which an external current flows according to the threshold value and mobility of the TFT. It takes time to perform the operation, and it is difficult to apply to a large screen display device.

一方、第二の従来技術では、駆動回路内のスイッチングTFTにより有機EL素子には電圧が印加されるため、有機EL素子の電圧−輝度特性の劣化による輝度低下に対応できないという課題がある。   On the other hand, in the second conventional technique, a voltage is applied to the organic EL element by the switching TFT in the drive circuit.

本発明の目的は、大画面の画像表示装置にも適用できると共に、表示素子の電圧−輝度特性の劣化にも対応することが可能な表示素子の駆動回路及びそれを用いた画像表示装置を提供することにある。   An object of the present invention is to provide a display element drive circuit that can be applied to a large-screen image display apparatus and can also cope with the deterioration of the voltage-luminance characteristics of the display element, and an image display apparatus using the same. There is to do.

本発明に係る駆動回路は、表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有することを特徴とする。そして、本発明は、表示素子の駆動回路において、前記表示素子に一定電流を供給する電流源回路と、前記電流源回路から表示素子に一定電流を供給する時間を制御する制御回路とを具備する。   The driving circuit according to the present invention includes a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element. And a period. The display device driving circuit includes a current source circuit for supplying a constant current to the display element and a control circuit for controlling a time for supplying the constant current from the current source circuit to the display element. .

そして、前記電流源回路は前記第1の期間に前記表示素子に供給する一定電流に応じた値を保持する保持回路を有する。更に、前記制御回路は前記第2の期間に供給された階調電圧に応じて前記第3の期間において前記電流源回路から前記表示素子に一定電流を供給する時間を制御する。   The current source circuit includes a holding circuit that holds a value corresponding to a constant current supplied to the display element in the first period. Further, the control circuit controls a time for supplying a constant current from the current source circuit to the display element in the third period in accordance with the gradation voltage supplied in the second period.

第1の本発明の骨子は、表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路であって、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートの電圧を前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタと、
一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタと、一端が前記第3のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間が制御される制御回路とを有し、
前記第2の期間に、前記容量素子に前記配線から供給された階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積され、
前記第3の期間に、前記第2のトランジスタのゲートにはオン電圧が印加されるとともに、前記容量素子にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることを特徴とする。
The gist of the first aspect of the present invention is that a first period for setting a current to be supplied to a display element, a second period for setting a gradation of the display element, and a drive current to the display element. A drive circuit for performing drive control including a third period for supply,
A current source circuit comprising: a first transistor; and a holding circuit for holding the voltage of the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor for switching a current from the current source circuit to the display element;
A third transistor having one terminal connected to the gate of the second transistor; a capacitor element having one end connected to the gate of the third transistor and the other end connected to a wiring; A control circuit in which the light emission time of the display element is controlled by controlling the second transistor in a period of 3,
In the second period, charges based on the difference between the gradation voltage supplied from the wiring to the capacitor and the threshold voltage of the third transistor are accumulated,
In the third period, an ON voltage is applied to the gate of the second transistor, and an ON time of the second transistor is controlled by applying a sweep voltage to the capacitor. It is characterized by.

第2の本発明の骨子は、表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路であって、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートの電圧を前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタと、
一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタと、一端が前記第3のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路とを有し、
前記第2の期間に前記配線から一定電圧が印加された後、階調電圧が印加され、前記容量素子には階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積され、
前記第3の期間に前記第2のトランジスタのゲートに前記第3のトランジスタを通して当該第2のトランジスタがオンする電圧が印加された後、前記容量素子にスイープ電圧が印加されることにより、前記第2のトランジスタのオン時間が制御されるのが特徴である。
According to a second aspect of the present invention, a first period for setting a current to be supplied to a display element, a second period for setting a gradation of the display element, and a driving current for the display element are provided. A drive circuit for performing drive control including a third period for supply,
A current source circuit comprising: a first transistor; and a holding circuit for holding the voltage of the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor for switching a current from the current source circuit to the display element;
A third transistor having one terminal connected to the gate of the second transistor; a capacitor element having one end connected to the gate of the third transistor and the other end connected to a wiring; A control circuit for controlling a light emission time of the display element by controlling the second transistor during a period of 3,
After a certain voltage is applied from the wiring in the second period, a gradation voltage is applied, and the capacitor element has a charge based on a difference between the gradation voltage and the threshold voltage of the third transistor. Accumulated,
In the third period, a voltage that turns on the second transistor through the third transistor is applied to the gate of the second transistor, and then a sweep voltage is applied to the capacitor element, whereby the second transistor is turned on. The on-time of the second transistor is controlled.

第3の本発明の骨子は、表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有する表示素子の駆動回路において、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートを前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記第1のトランジスタと直列に接続された第2のトランジスタと、一端が前記第2のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路とを有し、
前記第2の期間に前記容量素子に前記配線から供給された階調電圧と前記第2のトランジスタのゲート電圧との差に基づく電荷が蓄積され、
前記第3の期間に前記容量素子にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることを特徴とする。
According to a third aspect of the present invention, there is provided a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element. In a display element drive circuit having a period of
A current source circuit having a first transistor and a holding circuit for holding the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor connected in series with the first transistor; a capacitor element having one end connected to the gate of the second transistor and the other end connected to a wiring; and in the third period A control circuit for controlling a light emission time of the display element by controlling the second transistor;
In the second period, charges based on the difference between the gradation voltage supplied from the wiring to the capacitor element and the gate voltage of the second transistor are accumulated,
The on-time of the second transistor is controlled by applying a sweep voltage to the capacitor in the third period.

第4の本発明の骨子は、表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有する表示素子の駆動回路において、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートを前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路と直列に接続され、前記表示素子と並列に接続された第2のトランジスタと、一方の端子が前記第2のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路とを有し、
前記第1の期間に前記配線から一定電圧が印加され、
前記第2の期間に前記配線から階調電圧が印加され、且つ、前記第2のトランジスタのゲートと一方の端子とが短絡され、前記容量素子には階調電圧と前記第2のトランジスタのゲート電圧との差に基づく電荷が蓄積され、
前記第3の期間にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間を制御されることを特徴とする。
According to a fourth aspect of the present invention, there is provided a first period for setting a current supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element. In a display element drive circuit having a period of
A current source circuit having a first transistor and a holding circuit for holding the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor connected in series with the current source circuit and connected in parallel with the display element, and a capacitor element having one terminal connected to the gate of the second transistor and the other end connected to a wiring And a control circuit for controlling a light emission time of the display element by controlling the second transistor in the third period,
A constant voltage is applied from the wiring during the first period;
In the second period, a gradation voltage is applied from the wiring, the gate of the second transistor and one terminal are short-circuited, and the capacitor element has a gradation voltage and a gate of the second transistor. Charge based on the difference from the voltage is accumulated,
The on-time of the second transistor is controlled by applying a sweep voltage in the third period.

第5の本発明の骨子は、表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路であって、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートの電圧を前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタと、
一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタと、一端が前記第3のトランジスタのゲートに接続され、他端がスイッチを介して、配線に接続される容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間が制御される制御回路とを有し、
前記第2の期間に、前記容量素子に前記配線から供給された階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積され、
前記第3の期間に、前記第2のトランジスタのゲートにはオン電圧が印加されるとともに、前記容量素子にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることを特徴とする。
The fifth aspect of the present invention is that a first period for setting a current to be supplied to a display element, a second period for setting a gradation of the display element, and a drive current to the display element. A drive circuit for performing drive control including a third period for supply,
A current source circuit comprising: a first transistor; and a holding circuit for holding the voltage of the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor for switching a current from the current source circuit to the display element;
A third transistor having one terminal connected to the gate of the second transistor, a capacitor having one end connected to the gate of the third transistor and the other end connected to the wiring through a switch; A control circuit that controls the light emission time of the display element by controlling the second transistor in the third period,
In the second period, charges based on the difference between the gradation voltage supplied from the wiring to the capacitor and the threshold voltage of the third transistor are accumulated,
In the third period, an ON voltage is applied to the gate of the second transistor, and an ON time of the second transistor is controlled by applying a sweep voltage to the capacitor. It is characterized by.

また、別の本発明に係る画像表示装置は、基板上に、前記第1から第5の本発明に係る駆動回路と表示素子とがマトリックス状に配置されていることを特徴とする。   Another image display apparatus according to the present invention is characterized in that the drive circuits and display elements according to the first to fifth aspects of the present invention are arranged in a matrix on a substrate.

別の本発明に係る表示素子の駆動回路は、前記第1から第5の本発明に係る駆動回路において、前記制御回路内に電流源を備え、
前記電流源が、前記容量素子の一端に電荷を供給、あるいは電荷を取り去ることで、前記制御回路内で前記スイープ電圧を形成することを特徴とする。
Another display element drive circuit according to the present invention is the drive circuit according to any one of the first to fifth aspects of the present invention, comprising a current source in the control circuit,
The current source supplies the charge to one end of the capacitive element or removes the charge to form the sweep voltage in the control circuit.

また、別の本発明に係る表示素子の駆動回路は、前記第1から第4の本発明に係る駆動回路において、前記第2のトランジスタにおいて、前記一定電流がサブスレショールド領域の電流であり、オフ電流が前記一定電流の0.1%以下である事を特徴とする。   In another drive circuit for a display element according to the present invention, in the drive circuit according to the first to fourth inventions, in the second transistor, the constant current is a current in a subthreshold region, The off current is 0.1% or less of the constant current.

また、別の本発明に係る表示素子の駆動回路は、表示素子に供給する電流を設定するための第1の期間と、前記表示素子の階調を設定するための第2の期間と、前記表示素子に駆動電流を供給するための第3の期間とを有し、
前記第1の期間に前記表示素子に供給する一定電流に応じた値を保持する保持回路を有する電流源回路と、前記第2の期間に供給された階調電圧に応じて前記第3の期間に前記電流源回路から前記表示素子に一定電流を供給する時間を制御する制御回路とを備え、
前記電流源回路は、少なくとも第1のトランジスタを備え、
前記制御回路は、前記電流源回路と前記表示素子の間にソース・ドレインが直列に接続し、ゲートが直接、あるいはスイッチを経由して容量素子の一端に接続しており、前記一定電流が、ゲート電圧−ドレイン電流特性のサブスレショールド領域にあり、かつオフ電流が前記一定電流の0.1%以下である第2のトランジスタを備え、
前記第3の期間において、前記第2のトランジスタのゲート電圧を経時的に変え、前記第2のトランジスタのソース・ドレイン間がオンする時間を制御することで、前記表示素子への一定電流を供給する時間を制御することを特徴とする。
In another display element driving circuit according to the present invention, a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, A third period for supplying a driving current to the display element,
A current source circuit having a holding circuit for holding a value corresponding to a constant current supplied to the display element in the first period, and the third period in accordance with the gradation voltage supplied in the second period. And a control circuit for controlling a time for supplying a constant current from the current source circuit to the display element,
The current source circuit includes at least a first transistor,
In the control circuit, a source and a drain are connected in series between the current source circuit and the display element, a gate is connected to one end of a capacitive element directly or via a switch, and the constant current is A second transistor having a gate voltage-drain current characteristic in a subthreshold region and having an off-current of 0.1% or less of the constant current;
In the third period, a constant current is supplied to the display element by changing the gate voltage of the second transistor over time and controlling the time during which the source and drain of the second transistor are turned on. It is characterized by controlling the time to perform.

また、別の本発明に係る表示素子の駆動回路は、表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有し、
前記第1の期間に前記表示素子に供給する一定電流に応じた値を保持する保持回路を有する電流源回路と、前記第2の期間に供給された階調電圧に応じて前記第3の期間に前記電流源回路から前記表示素子に一定電流を供給する時間を制御する制御回路とを備え、
前記電流源回路は、少なくとも第1のトランジスタを備え、
前記制御回路は、電流源回路に対し、前記表示素子とソース・ドレインが並列に接続し、ゲートが直接、あるいはスイッチを経由して容量素子の一端に接続し、前記一定電流がゲート電圧−ドレイン電流特性のサブスレショールド領域にあり、かつオフ電流が前記一定電流の0.1%以下である第2のトランジスタを備え、
前記第3の期間において、前記第2のトランジスタのゲート電圧を経時的に変え、前記第2のトランジスタのソース・ドレイン間がオフする時間を制御することで、前記表示素子への一定電流を供給する時間を制御することを特徴とする。
In another display element driving circuit according to the present invention, a first period for setting a current supplied to the display element, a second period for setting a gradation of the display element, and driving the display element A third period for supplying current;
A current source circuit having a holding circuit for holding a value corresponding to a constant current supplied to the display element in the first period, and the third period in accordance with the gradation voltage supplied in the second period. And a control circuit for controlling a time for supplying a constant current from the current source circuit to the display element,
The current source circuit includes at least a first transistor,
In the control circuit, the display element and the source / drain are connected in parallel to the current source circuit, the gate is connected to one end of the capacitor element directly or via a switch, and the constant current is gate voltage-drain. A second transistor having a sub-threshold region of current characteristics and having an off-current of 0.1% or less of the constant current;
In the third period, a constant current is supplied to the display element by changing the gate voltage of the second transistor over time and controlling the time during which the source and drain of the second transistor are turned off. It is characterized by controlling the time to perform.

本発明によれば、大画面の画像表示装置へも適用ができると共に、表示素子の電圧−輝度特性の劣化による輝度の変化を低減できる新規な駆動回路を提供できる。   According to the present invention, it is possible to provide a novel driving circuit that can be applied to a large-screen image display device and can reduce a change in luminance due to deterioration of voltage-luminance characteristics of a display element.

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。なお、以下の実施形態では、有機EL素子を用いた場合の例を説明するが、本発明は有機EL素子に限定されるものではなく、他の表示素子の駆動にも適用できる。   Next, the best mode for carrying out the invention will be described in detail with reference to the drawings. In the following embodiments, an example in which an organic EL element is used will be described. However, the present invention is not limited to the organic EL element, and can be applied to driving other display elements.

(第一の実施形態)
本実施形態に係る駆動回路について説明する。図1を用いてその回路構成について説明する。ここでいう駆動回路とは、表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路である。
(First embodiment)
The drive circuit according to this embodiment will be described. The circuit configuration will be described with reference to FIG. The driving circuit here means a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a driving current to the display element. And a third circuit for performing drive control including the third period.

本発明に係る駆動回路は、第1のトランジスタ(Tr1)と、第1の期間に第1のトランジスタのゲート電圧を表示素子(例えば、LED1)に供給する一定電流に応じた電圧に保持するための保持回路(例えば、C1である。)とを有する電流源回路を有する。   The driving circuit according to the present invention holds the gate voltage of the first transistor (Tr1) and the first transistor in the first period at a voltage corresponding to a constant current supplied to the display element (for example, LED1). Current holding circuit (for example, C1).

更に、前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタ(Tr2)を有する。   Further, a second transistor (Tr2) for switching a current from the current source circuit to the display element is provided.

そして、ソース又はドレインのいずれか一方の端子が第2のトランジスタのゲートに接続された第3のトランジスタ(Tr3)と、一端が第3のトランジスタのゲートに接続され、他端が配線(L3)に接続された容量素子(C2)とを含む。そして第3の期間に第2のトランジスタを制御することにより表示素子の発光時間が制御される制御回路とを有する。   Then, the third transistor (Tr3) in which one of the source and drain terminals is connected to the gate of the second transistor, one end connected to the gate of the third transistor, and the other end to the wiring (L3) And a capacitive element (C2) connected to the capacitor. And a control circuit in which the light emission time of the display element is controlled by controlling the second transistor in the third period.

ここで、前記第2の期間に、前記容量素子(C2)に前記配線から供給された階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積される。   Here, in the second period, charges based on the difference between the grayscale voltage supplied from the wiring and the threshold voltage of the third transistor are accumulated in the capacitor (C2).

次に、前記第3の期間に、前記第2のトランジスタ(Tr2)の制御端子にはオン電圧が印加されるとともに、前記配線から前記容量素子にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御される。   Next, in the third period, an on-voltage is applied to the control terminal of the second transistor (Tr2), and a sweep voltage is applied from the wiring to the capacitive element, whereby the second voltage is applied. The on-time of the transistors is controlled.

斯かる構成により、表示素子に定電流を供給して駆動する場合に、その供給期間を制御できる。   With such a configuration, when the display element is driven by supplying a constant current, the supply period can be controlled.

以下、駆動回路を構成する具体的な構成要素と、タイミングチャートを利用して、本実施形態に斯かる発明を詳述する。なお、上述したトランジスタのゲートとは、ゲート電極を意味する。   Hereinafter, the invention according to this embodiment will be described in detail using specific components constituting the drive circuit and a timing chart. Note that the gate of the above transistor means a gate electrode.

本発明の第一の実施形態の構成を図1に示す。本実施形態では、一端が第一の配線L1に接続されている有機EL素子LED1と、有機EL素子LED1を駆動する駆動回路を備えている。駆動回路は以下のように構成されている。   The configuration of the first embodiment of the present invention is shown in FIG. In the present embodiment, an organic EL element LED1 having one end connected to the first wiring L1 and a drive circuit for driving the organic EL element LED1 are provided. The drive circuit is configured as follows.

まず、ソースが第一の容量C1の一端と第四の配線L4に、ゲートが第一の容量C1の他の一端に接続されている第一のトランジスタであるp型トランジスタTr1を備えている。また、一端が第一のトランジスタTr1のドレインに接続され、他の一端が第二の配線L2に接続された第一のスイッチSW1と、一端が第一のトランジスタTr1のゲートに接続され、他の一端が配線L2に接続された第二のスイッチSW2を備えている。   First, a p-type transistor Tr1 which is a first transistor having a source connected to one end of the first capacitor C1 and the fourth wiring L4 and a gate connected to the other end of the first capacitor C1 is provided. Also, one end is connected to the drain of the first transistor Tr1, the other end is connected to the second wiring L2, and one end is connected to the gate of the first transistor Tr1. A second switch SW2 having one end connected to the wiring L2 is provided.

これら第一の容量C1、第一のトランジスタTr1、第一のスイッチSW1、第二のスイッチSW2は電流源回路を構成している。   The first capacitor C1, the first transistor Tr1, the first switch SW1, and the second switch SW2 constitute a current source circuit.

更に、一端が第一のトランジスタTr1のドレインと接続されている第四のスイッチSW4を備えている。また、ソースが有機EL素子LED1の配線L1に接続されていない側の一端と接続され、ドレインが第一のトランジスタTr1のドレインに第四のスイッチSW4を介して接続されている第二のトランジスタであるn型トランジスタTr2を備えている。   Further, a fourth switch SW4 having one end connected to the drain of the first transistor Tr1 is provided. The second transistor has a source connected to one end of the organic EL element LED1 that is not connected to the wiring L1 and a drain connected to the drain of the first transistor Tr1 via the fourth switch SW4. An n-type transistor Tr2 is provided.

また、一端が第二のトランジスタTr2のゲートに第五のスイッチSW5を介して接続され、他の一端が第三の配線L3に接続されている第二の容量C2を備えている。また、ドレインとソースのいずれか一端が第五の配線L5に接続されている第三のトランジスタであるn型トランジスタTr3を備えている。   In addition, a second capacitor C2 having one end connected to the gate of the second transistor Tr2 via the fifth switch SW5 and the other end connected to the third wiring L3 is provided. In addition, an n-type transistor Tr3 which is a third transistor in which one end of either the drain or the source is connected to the fifth wiring L5 is provided.

第三のトランジスタTr3のゲートは第二の容量C2と第五のスイッチSW5の一端に接続され、ソースとドレインの他の一端は第二のトランジスタTr2のゲートとスイッチSW5の他の一端と接続されている。また、一端が第二のトランジスタTr2のゲートに、他の一端が配線L4に接続されている第七のスイッチSW7を備えている。   The gate of the third transistor Tr3 is connected to the second capacitor C2 and one end of the fifth switch SW5, and the other end of the source and drain is connected to the gate of the second transistor Tr2 and the other end of the switch SW5. ing. Further, a seventh switch SW7 having one end connected to the gate of the second transistor Tr2 and the other end connected to the wiring L4 is provided.

これら第二のトランジスタTr2、第三のトランジスタトランジスタTr3、第二の容量C2、スイッチSW4、SW5、SW7は、有機EL素子LED1の発光時間を制御する制御回路を構成している。   The second transistor Tr2, the third transistor Tr3, the second capacitor C2, and the switches SW4, SW5, and SW7 constitute a control circuit that controls the light emission time of the organic EL element LED1.

本実施形態の動作のタイミングチャートを図2に示す。なお、配線L1,L4,L5には一定電圧VSS1,VDD1,VSS2が印加され、配線L2には一定電流Idが供給されている。第二のトランジスタTr2のゲート電圧はVaとする。   A timing chart of the operation of this embodiment is shown in FIG. Note that constant voltages VSS1, VDD1, and VSS2 are applied to the wirings L1, L4, and L5, and a constant current Id is supplied to the wiring L2. The gate voltage of the second transistor Tr2 is Va.

まず、図2に示すように電流設定期間において、スイッチSW1、SW2をオンし、スイッチSW4,スイッチSW5,スイッチSW7をオフする。この時、第一のトランジスタTr1には配線L2より電流Idが供給され、安定状態では第一のトランジスタTr1のゲート電圧は、電流Idが流れるような電圧となる。その後、電流設定期間の終了とともにスイッチSW1,SW2をオフするため、電流Idが流れるような電圧が、第一のトランジスタTr1のゲート並びに第一の容量C1に保持される。   First, as shown in FIG. 2, in the current setting period, the switches SW1 and SW2 are turned on, and the switches SW4, SW5 and SW7 are turned off. At this time, the current Id is supplied to the first transistor Tr1 from the wiring L2, and the gate voltage of the first transistor Tr1 is a voltage at which the current Id flows in a stable state. Thereafter, the switches SW1 and SW2 are turned off with the end of the current setting period, so that a voltage at which the current Id flows is held in the gate of the first transistor Tr1 and the first capacitor C1.

次に、図2に示すように階調設定期間において、まず、スイッチSW5とSW7をオンする。これにより、Vaの電圧が配線L4からのVDD1近くの電圧となる。但し、スイッチSW4がオフであるため、有機EL素子LED1には電流が供給されず、有機EL素子LED1は発光しない。引き続き、スイッチSW7をオフする。   Next, as shown in FIG. 2, in the gradation setting period, first, the switches SW5 and SW7 are turned on. Thereby, the voltage of Va becomes a voltage near VDD1 from the wiring L4. However, since the switch SW4 is off, no current is supplied to the organic EL element LED1, and the organic EL element LED1 does not emit light. Subsequently, the switch SW7 is turned off.

その際、配線L3から容量C2の一端に階調電圧Vdを印加する。一方、この時、Vaの電圧は第三のトランジスタTr3のしきい値電圧Vthとなる。従って、第二の容量C2の一端に電圧Vdが印加され、他の一端には電圧Vthが印加される。この時、第二の容量C2には、C2の容量値をC2とすれば、電荷Q2=C2×(Vd−Vth)が蓄積される。その後、第五のスイッチSW5がオフすると第二の容量C2は電荷Q2を保持する。   At that time, the gradation voltage Vd is applied from the wiring L3 to one end of the capacitor C2. On the other hand, the voltage Va is the threshold voltage Vth of the third transistor Tr3. Accordingly, the voltage Vd is applied to one end of the second capacitor C2, and the voltage Vth is applied to the other end. At this time, if the capacitance value of C2 is C2, charge Q2 = C2 × (Vd−Vth) is accumulated in the second capacitor C2. Thereafter, when the fifth switch SW5 is turned off, the second capacitor C2 holds the charge Q2.

次に、図2に示すように発光期間において、まず、第七のスイッチSW7をオンする。これにより、Vaの電圧がVDD1となる。次に、スイッチSW7をオフした後、スイッチSW4をオンし、配線L3はVLからVHの範囲の電圧を適当な時間をかけてスイープする。その際、第二の容量C2が電荷Q2を保持するチャージポンプ効果により、配線L3がVLからVd未満の範囲において、第三のトランジスタTr3のゲート電圧がVth以下となる。   Next, as shown in FIG. 2, first, the seventh switch SW7 is turned on in the light emission period. As a result, the voltage of Va becomes VDD1. Next, after the switch SW7 is turned off, the switch SW4 is turned on, and the wiring L3 sweeps a voltage in a range from VL to VH over an appropriate time. At that time, the gate voltage of the third transistor Tr3 becomes Vth or less in the range where the wiring L3 is less than Vd due to the charge pump effect in which the second capacitor C2 holds the charge Q2.

この時、Vaの電圧はVDD1を保持し、第二のトランジスタTr2がオンであるため、有機EL素子LED1には、電流Idが供給されて発光する。同様に、配線L3がVd以上になると、第三のトランジスタTr3のゲート電圧がVth以上となるため、Vaの電圧は配線L5のVSS2となる。この時、第二のトランジスタTr2がオフするため、有機EL素子LED1に電流が供給されなくなり、発光しなくなる。   At this time, the voltage of Va holds VDD1, and the second transistor Tr2 is on, so that the current Id is supplied to the organic EL element LED1 to emit light. Similarly, when the wiring L3 becomes equal to or higher than Vd, the gate voltage of the third transistor Tr3 becomes equal to or higher than Vth, and thus the voltage of Va becomes VSS2 of the wiring L5. At this time, since the second transistor Tr2 is turned off, no current is supplied to the organic EL element LED1, and light is not emitted.

このように前記スイープ電圧は、前記第3のトランジスタのゲート電圧値が、前記しきい値電圧を超えるように、前記容量素子に印加される。   In this way, the sweep voltage is applied to the capacitor so that the gate voltage value of the third transistor exceeds the threshold voltage.

以上の結果、第三のトランジスタTr3の特性であるVthにばらつきがあっても、階調設定時に配線L3から印加する階調電圧Vdに応じて第二のトランジスタTr2をオンからオフに制御できる。そのため、階調電圧Vd値により有機EL素子LED1が発光する期間の制御を、トランジスタのばらつきによらず、行うことができる。   As a result, even if Vth, which is the characteristic of the third transistor Tr3, varies, the second transistor Tr2 can be controlled from on to off in accordance with the gradation voltage Vd applied from the wiring L3 when setting the gradation. Therefore, it is possible to control the period during which the organic EL element LED1 emits light based on the gradation voltage Vd value regardless of the variation of the transistors.

また、電流設定期間における書き込み電流を大きい電流とし、且つ、電流値一定としているため、低階調に相当する小さい電流であっても電流設定期間の時間を長く必要とせず、高精細、大画面の画像表示装置に使用する事が可能となる。   In addition, since the writing current in the current setting period is set to a large current and the current value is constant, the current setting period does not need to be long even for a small current corresponding to a low gradation, and a high definition, large screen It can be used for the image display apparatus.

更に、定電流により有機EL素子LED1を駆動しているため、有機EL素子LED1の電圧−輝度特性の劣化による輝度低下に対応できる。   Furthermore, since the organic EL element LED1 is driven by a constant current, it is possible to cope with a decrease in luminance due to deterioration of the voltage-luminance characteristics of the organic EL element LED1.

更に、背景技術の欄で第2の技術として説明したような比較器を用いて表示素子(有機EL素子)を駆動する構成ではないため、比較器のノイズやリーク電流の影響を受けることがなく、有機EL素子の電流が変動することはない。   Further, since the display element (organic EL element) is not driven by using the comparator as described as the second technique in the background art column, it is not affected by the noise or leakage current of the comparator. The current of the organic EL element does not fluctuate.

これらの効果は以下の全ての実施形態において同様に得られるものである。   These effects are obtained similarly in all the following embodiments.

なお、スイッチオフ時のリークによる第一の容量C1に保持された電圧変動が小さいならば、電流設定期間をフレーム毎や数フレーム毎に設けることが可能となる。この時、階調設定期間や発光期間をより長く取る事ができる。   If the voltage variation held in the first capacitor C1 due to leakage at the time of switch-off is small, the current setting period can be provided every frame or every several frames. At this time, the gradation setting period and the light emission period can be made longer.

更に、階調設定期間においてスイッチSW4をオンする事で、第二のトランジスタTr2には動作時の電圧が印加されるため、寄生容量の効果を低減できる。但し、この場合、階調設定期間に有機EL素子LED1に電流が流れて発光してしまうが、この階調設定時の発光期間が、階調表示時の発光期間に対し、非常に短い場合には問題とならない。   Further, by turning on the switch SW4 during the gradation setting period, an operating voltage is applied to the second transistor Tr2, so that the effect of parasitic capacitance can be reduced. However, in this case, a current flows through the organic EL element LED1 during the gradation setting period to emit light, but the light emission period at the time of gradation setting is very short compared to the light emission period at the time of gradation display. Is not a problem.

また、スイッチSW4の代わりに、第二のトランジスタTr2と有機EL素子LED1の間に第三のスイッチSW3を設けても、同じ動作並びに機能を実現できる。   Further, the same operation and function can be realized by providing the third switch SW3 between the second transistor Tr2 and the organic EL element LED1 instead of the switch SW4.

更に、第一のトランジスタTr1としてp型トランジスタの代わりに、n型トランジスタを用いることができる。その場合の回路例を図3に、タイミングチャートを図4に示す。図3では図1と同一部分には同一符号を付している。   Further, an n-type transistor can be used as the first transistor Tr1 instead of the p-type transistor. A circuit example in that case is shown in FIG. 3, and a timing chart is shown in FIG. In FIG. 3, the same parts as those in FIG.

この場合、第一のトランジスタTr1はソースとゲートの間に第一の容量C1を備えている。また、一端が第一のトランジスタTr1のドレインに接続され、他の一端が第二の配線L2に接続された第一のスイッチSW1と、一端が第一のトランジスタTr1のゲートに接続され、他の一端が配線L2に接続された第二のスイッチSW2を備えている。更に、一端が第四の配線L4に接続され、他の一端が第一のトランジスタTr1のドレインに接続されている第九のスイッチSW9を備えている。   In this case, the first transistor Tr1 includes a first capacitor C1 between the source and the gate. Also, one end is connected to the drain of the first transistor Tr1, the other end is connected to the second wiring L2, and one end is connected to the gate of the first transistor Tr1. A second switch SW2 having one end connected to the wiring L2 is provided. Furthermore, a ninth switch SW9 having one end connected to the fourth wiring L4 and the other end connected to the drain of the first transistor Tr1 is provided.

本回路では、図4に示すようにスイッチSW9がスイッチSW1,SW2の反転動作を行い、他の動作を図1の場合と同様に行うことで、同じ機能を実現できる。但し、図4に示すように電流設定期間において電流経路を確保するために、スイッチSW4をオンして有機EL素子LED1に電流を流す。この電流設定時の発光期間が、階調表示時の発光期間に対し、非常に短い場合には問題とならない。   In this circuit, the switch SW9 performs the inversion operation of the switches SW1 and SW2 as shown in FIG. 4, and the same function can be realized by performing other operations in the same manner as in FIG. However, as shown in FIG. 4, in order to secure a current path in the current setting period, the switch SW4 is turned on to pass a current through the organic EL element LED1. There is no problem when the light emission period at the time of this current setting is much shorter than the light emission period at the time of gradation display.

また、図5に示すように一端が第一のトランジスタTr1のソースとスイッチSW4の一端に接続され、他の一端が配線L1(あるいは配線L5)に接続された第十のスイッチであるSW10を備えてもよい。図3との違いは第十のスイッチSW10を設けている点である。その場合のタイミングチャートを図6に示す。   Further, as shown in FIG. 5, SW10 is provided as a tenth switch having one end connected to the source of the first transistor Tr1 and one end of the switch SW4 and the other end connected to the wiring L1 (or wiring L5). May be. The difference from FIG. 3 is that a tenth switch SW10 is provided. A timing chart in that case is shown in FIG.

まず、図6に示すように電流設定期間において、スイッチSW4をオフ、スイッチSW10をオンすることで、有機EL素子LED1とは異なる電流経路ができるため、電流設定時の発光を抑えることができる。スイッチSW10は電流設定期間以外は常にオフとする。   First, as shown in FIG. 6, in the current setting period, by turning off the switch SW4 and turning on the switch SW10, a current path different from that of the organic EL element LED1 is formed, and thus light emission at the time of current setting can be suppressed. The switch SW10 is always off except during the current setting period.

また、配線L2と第一のトランジスタTr1のゲート間にあるスイッチSW2を第一のトランジスタTr1のドレインとゲート間に配置しても同じ動作並びに機能を実現できる。これは、第一のトランジスタTr1がp型,n型でも同様である。   The same operation and function can be realized even if the switch SW2 between the wiring L2 and the gate of the first transistor Tr1 is arranged between the drain and gate of the first transistor Tr1. This is the same whether the first transistor Tr1 is p-type or n-type.

また、図3や図5に示す例のように第一のトランジスタTr1がn型トランジスタの場合には、電流設定期間以外、少なくとも発光期間において、配線L2にVDD1を印加し、スイッチSW1をオンにする。そうすることで、配線L4とスイッチSW9を用いることなく、同じ機能を実現できる。   When the first transistor Tr1 is an n-type transistor as in the examples shown in FIGS. 3 and 5, VDD1 is applied to the wiring L2 and the switch SW1 is turned on at least in the light emission period other than the current setting period. To do. By doing so, the same function can be realized without using the wiring L4 and the switch SW9.

また、例えば、配線L3と第二の容量C2との間にスイッチSW6を設け、階調電圧を保持する事で、Vaの電圧をVthに保持できる。VaがVthの場合に第二のトランジスタTr2がオフし、Vthより大きい場合にオンするような設計をすれば、スイッチSW4の代わりに第二のトランジスタTr2により有機EL素子LED1への電流経路が遮断される。そのため、階調電圧設定期間後に電流設定期間を設ける事で、スイッチSW4が無くとも同じ機能を実現できる。   Further, for example, by providing the switch SW6 between the wiring L3 and the second capacitor C2 and holding the gradation voltage, the voltage of Va can be held at Vth. If the design is such that the second transistor Tr2 is turned off when Va is Vth and turned on when Vth is greater than Vth, the current path to the organic EL element LED1 is blocked by the second transistor Tr2 instead of the switch SW4. Is done. Therefore, by providing the current setting period after the gradation voltage setting period, the same function can be realized without the switch SW4.

また、例えば、図7に示すようにスイッチSW7の代わりに第四のトランジスタTr4を設けても良い。即ち、ソースを配線L4に接続し、ドレインを第三のトランジスタTr3のドレインに接続し、ゲートを第三のトランジスタTr3のゲートと接続した第四のトランジスタとしてp型トランジスタTr4を用いる。その場合のタイミングチャートを図8に示す。図1との違いはスイッチSW7の代わりに第四のトランジスタTr4を用いた点のみである。   Further, for example, a fourth transistor Tr4 may be provided instead of the switch SW7 as shown in FIG. That is, the p-type transistor Tr4 is used as a fourth transistor having a source connected to the wiring L4, a drain connected to the drain of the third transistor Tr3, and a gate connected to the gate of the third transistor Tr3. A timing chart in that case is shown in FIG. The only difference from FIG. 1 is that a fourth transistor Tr4 is used instead of the switch SW7.

この時、第三、第四のトランジスタTr3、Tr4、スイッチSW5、第二の容量C2で、第三、第四のトランジスタTr3,Tr4の特性ばらつきによるインバータの論理反転電圧(Vinv)ばらつきをキャンセルするインバータ型コンパレータを構成できる。従って、同じ機能を実現できる。   At this time, the third and fourth transistors Tr3 and Tr4, the switch SW5, and the second capacitor C2 cancel the logical inversion voltage (Vinv) variation of the inverter due to the characteristic variation of the third and fourth transistors Tr3 and Tr4. An inverter type comparator can be configured. Therefore, the same function can be realized.

また、第二のトランジスタTr2は、有機EL素子LED1に供給する定電流では、しきい値以下のサブスレショールド領域となるような特性を備える事が望ましい。この場合、Tr2のゲート電圧のわずかな変動により、第2のトランジスタTr2はオン、あるいはオフする。従って、有機EL素子LED1に電流を供給するか否かが、速やかに変化させることができる。また、Tr2のオフ電流は、定電流の0.1%以下であれば、階調制御に影響を与えない。   Further, it is desirable that the second transistor Tr2 has such a characteristic that a constant current supplied to the organic EL element LED1 becomes a subthreshold region below a threshold value. In this case, the second transistor Tr2 is turned on or off by a slight change in the gate voltage of Tr2. Therefore, whether or not to supply current to the organic EL element LED1 can be quickly changed. Further, if the off current of Tr2 is 0.1% or less of the constant current, the gradation control is not affected.

第二のトランジスタTr2が定電流でサブスレショールド領域となるためには、Tr2の電流能力を十分高くする必要がある。これは、トランジスタのサイズを大きくする、あるいは移動度の高い半導体をチャネル層とするトランジスタを用いることで可能である。   In order for the second transistor Tr2 to become a subthreshold region with a constant current, it is necessary to sufficiently increase the current capability of Tr2. This can be achieved by increasing the size of the transistor or by using a transistor having a high mobility semiconductor as a channel layer.

また、本発明は、基板上に、上述のような有機EL素子LED1とその駆動回路を含む発光表示デバイスをマトリックス状に配置する。そして、電流設定期間や階調設定期間をライン毎に行い、配線L3をカラム毎に準備して階調電圧を供給する事で、マトリックス型発光表示デバイス(画像表示装置)を実現する事が可能である。   Moreover, this invention arrange | positions the light emitting display device containing the above organic EL element LED1 and its drive circuit in a matrix form on a board | substrate. A matrix light-emitting display device (image display device) can be realized by performing a current setting period and a gradation setting period for each line, preparing a wiring L3 for each column and supplying a gradation voltage. It is.

なお、上記説明においては、表示素子の例として有機エレクトロルミネッセンス素子を例に挙げて示したが、本発明はこれに限定されるものではなく、例えば、無機発光素子にも適用できる。   In the above description, an organic electroluminescence element is shown as an example of the display element. However, the present invention is not limited to this, and can be applied to, for example, an inorganic light emitting element.

また、前述したトランジスタやスイッチ素子は、薄膜トランジスタ(TFT)により構成できる。このTFTの材料としては特に限定されるものではないが、例えば、アモルファスシリコンや、多結晶シリコンや単結晶シリコンをチャネルに適用できる。また、このチャネル膜の材料としては、InやZnを含み構成されるアモルファス酸化物半導体膜も利用できる。本実施形態及び以降の実施形態に係る発明において、薄膜トランジスタは、n型薄膜トランジスタ、又はp型薄膜トランジスタが適用される。   Further, the above-described transistors and switch elements can be constituted by thin film transistors (TFTs). The material of the TFT is not particularly limited. For example, amorphous silicon, polycrystalline silicon, or single crystal silicon can be applied to the channel. In addition, as a material of the channel film, an amorphous oxide semiconductor film including In and Zn can be used. In the invention according to this embodiment and the following embodiments, an n-type thin film transistor or a p-type thin film transistor is applied as the thin film transistor.

特にアモルファス酸化物半導体膜をチャネル膜とするTFTは、移動度が高い、オフ電流が小さい、製造も容易などから、望ましいTFTである。更に、本実施形態に係る駆動回路を構成するトランジスタの導電型は、n型あるいはp型の一方のみからの構成になるようにしてもよい。   In particular, a TFT using an amorphous oxide semiconductor film as a channel film is a desirable TFT because of its high mobility, low off-state current, easy manufacturing, and the like. Furthermore, the conductivity type of the transistors constituting the drive circuit according to the present embodiment may be configured from only one of n-type and p-type.

上記説明した駆動回路を各画素毎に設け、そしてそれをマトリックス状に配置することで、画像表示装置を構成することもできる。なお、これら表示素子の例や、トランジスタの材料や導電型などについては、以降の実施形態に係る発明においても、矛盾しない限り適用できる。   An image display device can also be configured by providing the drive circuit described above for each pixel and arranging them in a matrix. Note that examples of these display elements, transistor materials, conductivity types, and the like can be applied to the inventions according to the following embodiments as long as no contradiction arises.

なお、有機EL素子LED素子と記載しているが、有機発光ダイオード(OLED)も適用できる。以下の実施形態でも同様である。   In addition, although described as an organic EL element LED element, an organic light emitting diode (OLED) is also applicable. The same applies to the following embodiments.

(第二の実施形態)
以下に、本実施形態に係る発明について、図9を用いて、その駆動回路の構成要素について説明する。
(Second embodiment)
Hereinafter, the components of the drive circuit according to the present embodiment will be described with reference to FIG.

なお、ここでいう駆動回路とは、表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路のことである。   Note that the driving circuit here means a first period for setting a current to be supplied to the display element, a second period for setting a gray level of the display element, and a driving current for the display element. A drive circuit for performing drive control including a third period for supplying the power.

本実施形態において、図9に示すように第1のトランジスタ(Tr1)と、第1の期間に第1のトランジスタのゲートの電圧を表示素子(LED1)に供給する一定電流に応じた電圧に保持するための保持回路(例えばC1)とを有する電流源回路を有する。   In this embodiment, as shown in FIG. 9, the voltage of the gate of the first transistor (Tr1) and the first transistor in the first period is maintained at a voltage corresponding to a constant current supplied to the display element (LED1). A current source circuit having a holding circuit (for example, C1).

さらに、前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタ(Tr2)と、ソース又はドレインのいずれか一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタ(Tr3)とを含む。また、一端が前記第3のトランジスタのゲートに接続され、他端が配線(L3)に接続された容量素子(C2)を含む。そして、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路を有する。   Further, a second transistor (Tr2) for switching a current from the current source circuit to the display element, and a third transistor in which one of a source and a drain is connected to the gate of the second transistor (Tr3). Further, it includes a capacitor element (C2) having one end connected to the gate of the third transistor and the other end connected to the wiring (L3). And a control circuit for controlling a light emission time of the display element by controlling the second transistor in the third period.

そして、前記第2の期間に前記配線から一定電圧が印加された後、階調電圧が印加され、前記容量素子(C2)には階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積される。   Then, after a certain voltage is applied from the wiring in the second period, a gradation voltage is applied, and the capacitance element (C2) has a gradation voltage and a threshold voltage of the third transistor. Charge based on the difference is accumulated.

前記第3の期間に前記第2のトランジスタのゲートに前記第3のトランジスタ(Tr3)を通して当該第2のトランジスタ(Tr2)がオンする電圧が印加された後、前記配線から前記容量素子にスイープ電圧が印加される。こうして、前記第2のトランジスタ(Tr2)のオン時間が制御される。   A voltage that turns on the second transistor (Tr2) through the third transistor (Tr3) is applied to the gate of the second transistor in the third period, and then a sweep voltage is applied from the wiring to the capacitor. Is applied. Thus, the on-time of the second transistor (Tr2) is controlled.

以下に、図9及び図10のタイミングチャートを利用して、より具体的に説明する。本発明の第二の実施形態の構成を図9に示す。本実施形態では、一端が第一の配線L1に接続されている有機EL素子LED1と、その駆動回路を備えている。駆動回路は以下のように構成されている。   Hereinafter, a more specific description will be given using the timing charts of FIGS. 9 and 10. The configuration of the second embodiment of the present invention is shown in FIG. In this embodiment, the organic EL element LED1 having one end connected to the first wiring L1 and a drive circuit thereof are provided. The drive circuit is configured as follows.

まず、ソースが第一の容量C1の一端と第四の配線L4に、ゲートが第一の容量C1の他の一端に接続されている第一のトランジスタであるp型トランジスタTr1を備えている。また、一端が第一のトランジスタTr1のドレインに接続され、他の一端が第二の配線L2に接続された第一のスイッチSW1と、一端が第一のトランジスタTr1のゲートに接続され、他の一端が配線L2に接続された第二のスイッチSW2を備えている。   First, a p-type transistor Tr1 which is a first transistor having a source connected to one end of the first capacitor C1 and the fourth wiring L4 and a gate connected to the other end of the first capacitor C1 is provided. Also, one end is connected to the drain of the first transistor Tr1, the other end is connected to the second wiring L2, and one end is connected to the gate of the first transistor Tr1. A second switch SW2 having one end connected to the wiring L2 is provided.

これら第一の容量C1、第一のトランジスタTr1、第一のスイッチSW1、第二のスイッチSW2は電流源回路を構成している。   The first capacitor C1, the first transistor Tr1, the first switch SW1, and the second switch SW2 constitute a current source circuit.

また、一端が第一のトランジスタTr1のドレインと接続されている第四のスイッチSW4を備えている。更に、ソースが有機EL素子LED1の配線L1に接続されていない側の一端と接続され、ドレインが第一のトランジスタTr1のドレインにスイッチSW4を介して接続されている第二のトランジスタであるn型トランジスタTr2を備えている。   Further, a fourth switch SW4 having one end connected to the drain of the first transistor Tr1 is provided. Further, the n-type transistor is a second transistor whose source is connected to one end of the organic EL element LED1 that is not connected to the wiring L1 and whose drain is connected to the drain of the first transistor Tr1 via the switch SW4. A transistor Tr2 is provided.

また、一端が第二のトランジスタTr2のゲートに第五のスイッチSW5を介して接続され、他の一端が第三の配線L3に接続されている第二の容量C2を備えている。更に、ドレインとソースの内の一端が第五の配線L5に接続されている第三のトランジスタであるn型トランジスタTr3を備えている。   In addition, a second capacitor C2 having one end connected to the gate of the second transistor Tr2 via the fifth switch SW5 and the other end connected to the third wiring L3 is provided. Further, an n-type transistor Tr3 which is a third transistor having one end of the drain and the source connected to the fifth wiring L5 is provided.

第三のトランジスタTr3のゲートは第二の容量C2とスイッチSW5の一端に接続され、ソースとドレインの内の他の一端は第二のトランジスタTr2のゲートとスイッチSW5の他の一端と接続されている。   The gate of the third transistor Tr3 is connected to the second capacitor C2 and one end of the switch SW5, and the other end of the source and drain is connected to the gate of the second transistor Tr2 and the other end of the switch SW5. Yes.

これら第二、第三のトランジスタTr2、Tr3、第二の容量C2、スイッチSW4、SW5は有機EL素子LED1の発光時間を制御する制御回路を構成している。   The second and third transistors Tr2 and Tr3, the second capacitor C2, and the switches SW4 and SW5 constitute a control circuit that controls the light emission time of the organic EL element LED1.

本実施形態の動作のタイミングチャートを図10に示す。但し、配線L1,L4には一定電圧VSS1,VDD1が印加され、配線L2には一定電流Idが供給されている。第二のトランジスタTr2のゲート電圧をVaとする。   A timing chart of the operation of this embodiment is shown in FIG. However, constant voltages VSS1 and VDD1 are applied to the wirings L1 and L4, and a constant current Id is supplied to the wiring L2. Let Va be the gate voltage of the second transistor Tr2.

まず、図10に示すように電流設定期間において、スイッチSW1,SW2をオンし、スイッチSW4,SW5をオフする。配線L5の電圧はVDLとする。この時、第一のトランジスタTr1には、配線L2より電流Idが供給され、安定状態では、第一のトランジスタTr1のゲート電圧は、電流Idが流れるような電圧となる。その後、電流設定期間の終了とともにスイッチSW1,SW2をオフするため、電流Idが流れるような電圧が、第一のトランジスタTr1のゲート並びに第一の容量C1に保持される。   First, as shown in FIG. 10, in the current setting period, the switches SW1 and SW2 are turned on and the switches SW4 and SW5 are turned off. The voltage of the wiring L5 is VDL. At this time, the current Id is supplied from the wiring L2 to the first transistor Tr1, and in a stable state, the gate voltage of the first transistor Tr1 becomes a voltage at which the current Id flows. Thereafter, the switches SW1 and SW2 are turned off with the end of the current setting period, so that a voltage at which the current Id flows is held in the gate of the first transistor Tr1 and the first capacitor C1.

次に、図10に示すように階調設定期間において、まず、配線L3から電圧VHHを印加する。ここで、VHHはチャージポンプ効果によって第三のトランジスタTr3のゲート電圧が、そのトランジスタTr3のしきい値Vth電圧よりも高い電圧にできる電圧とする。この時、第二のトランジスタTr2のゲート電圧に相当するVaの電圧がどのような電圧であっても、スイッチSW4はオフであるため、有機EL素子LED1には電流は供給されず、発光しない。引き続き、スイッチSW5をオンする。   Next, as shown in FIG. 10, in the gradation setting period, first, the voltage VHH is applied from the wiring L3. Here, VHH is a voltage that allows the gate voltage of the third transistor Tr3 to be higher than the threshold Vth voltage of the transistor Tr3 by the charge pump effect. At this time, no matter what the voltage of Va corresponding to the gate voltage of the second transistor Tr2 is, the switch SW4 is off, so that no current is supplied to the organic EL element LED1, and no light is emitted. Subsequently, the switch SW5 is turned on.

その際、配線L3から階調電圧Vdを印加する。この時、Vaの電圧は第三のトランジスタTr3のゲートとドレインが短絡しているため、第三のトランジスタTr3のしきい値電圧Vthとなる。従って、第二の容量C2の一端に電圧Vdが印加され、他の一端には電圧Vthが印加される。この時、第二の容量C2には、C2の容量値をC2とすれば、電荷Q2=C2×(Vd−Vth)が蓄積される。その後、スイッチSW5がオフすると第二の容量C2はQ2を保持する。   At that time, the gradation voltage Vd is applied from the wiring L3. At this time, the voltage of Va becomes the threshold voltage Vth of the third transistor Tr3 because the gate and drain of the third transistor Tr3 are short-circuited. Accordingly, the voltage Vd is applied to one end of the second capacitor C2, and the voltage Vth is applied to the other end. At this time, if the capacitance value of C2 is C2, charge Q2 = C2 × (Vd−Vth) is accumulated in the second capacitor C2. Thereafter, when the switch SW5 is turned off, the second capacitor C2 holds Q2.

次に、図10に示すように発光期間において、まず、配線L3をVHH、配線L5をVDHにする。ここで、VDHは第二の容量C2が電荷Q2を保持するチャージポンプ効果により、Vaの電圧をVthより数V程度高くすることができる電圧とする。   Next, as shown in FIG. 10, in the light emission period, first, the wiring L3 is set to VHH and the wiring L5 is set to VDH. Here, VDH is a voltage that allows the voltage of Va to be higher than Vth by several V due to the charge pump effect in which the second capacitor C2 holds the charge Q2.

続いて、配線L5をVDLとした後、スイッチSW4をオンし、配線L3はVLからVHの範囲の電圧を適当な時間をかけてスイープする。但し、VDLは第二のトランジスタTr2のゲートに印加した場合に、第二のトランジスタTr2がオフ状態となる電圧とする。   Subsequently, after setting the wiring L5 to VDL, the switch SW4 is turned on, and the wiring L3 sweeps a voltage in the range of VL to VH over an appropriate time. However, VDL is a voltage at which the second transistor Tr2 is turned off when applied to the gate of the second transistor Tr2.

チャージポンプ効果により、配線L3がVLからVd未満の範囲において、第三のトランジスタTr3のゲート電圧がVth以下となる。この時、Vaの電圧はVthから数V高い電圧を保持し、第二のトランジスタTr2がオンであるため、有機EL素子LED1には、電流Idが供給されて発光する。   Due to the charge pump effect, the gate voltage of the third transistor Tr3 is equal to or lower than Vth when the wiring L3 is in the range from VL to less than Vd. At this time, the voltage Va is maintained at a voltage several V higher than Vth, and the second transistor Tr2 is on, so that the current Id is supplied to the organic EL element LED1 to emit light.

同様に、配線L3がVd以上になると、第三のトランジスタTr3のゲート電圧がVth以上となるため、Vaの電圧はVDLとなる。この時、VDLにより第二のトランジスタTr2はオフするため、有機EL素子LED1に電流が供給されなくなり、発光しなくなる。   Similarly, when the wiring L3 becomes equal to or higher than Vd, the gate voltage of the third transistor Tr3 becomes equal to or higher than Vth, and thus the voltage of Va becomes VDL. At this time, since the second transistor Tr2 is turned off by VDL, no current is supplied to the organic EL element LED1, and light emission does not occur.

以上の結果、第三のトランジスタTr3の特性であるVthにばらつきがあっても、階調設定時に配線L3から印加する階調電圧Vdに応じて第二のトランジスタTr2をオンからオフに制御できる。そのため、Vd値により有機EL素子LED1が発光する期間の制御を、トランジスタのばらつきによらず、行うことができる。   As a result, even if Vth, which is the characteristic of the third transistor Tr3, varies, the second transistor Tr2 can be controlled from on to off in accordance with the gradation voltage Vd applied from the wiring L3 when setting the gradation. Therefore, control of the period during which the organic EL element LED1 emits light based on the Vd value can be performed regardless of the variation of the transistors.

また、スイッチオフ時のリークによる第一の容量C1に保持された電圧変動が小さいならば、電流設定期間をフレーム毎や数フレーム毎に設けることが可能となる。この時、階調設定期間や発光期間をより長く取る事ができる。   Further, if the voltage variation held in the first capacitor C1 due to leakage at the time of switch-off is small, the current setting period can be provided for each frame or every several frames. At this time, the gradation setting period and the light emission period can be made longer.

更に、階調設定期間において、スイッチSW4をオンする事で、第二のトランジスタTr2には動作時の電圧が印加されるため、寄生容量の効果を低減できる。但し、この場合、階調設定期間に有機EL素子LED1に電流が流れて発光してしまうが、この階調設定時の発光期間が、階調表示時の発光期間に対し、非常に短い場合には問題とならない。   Further, when the switch SW4 is turned on during the gradation setting period, the voltage at the time of operation is applied to the second transistor Tr2, so that the effect of the parasitic capacitance can be reduced. However, in this case, a current flows through the organic EL element LED1 during the gradation setting period to emit light, but the light emission period at the time of gradation setting is very short compared to the light emission period at the time of gradation display. Is not a problem.

また、スイッチSW4の代わりに、第二のトランジスタTr2と有機EL素子LED1の間に第三のスイッチSW3を設けても、同じ動作並びに機能を実現できる。   Further, the same operation and function can be realized by providing the third switch SW3 between the second transistor Tr2 and the organic EL element LED1 instead of the switch SW4.

また、第一の実施形態と同様に、第一のトランジスタTr1としてp型トランジスタの代わりに、n型トランジスタを用いることができる。その場合には、上述のようにトランジスタTr1及びその周辺を図3や図5と同様の構成とすれば良い。   As in the first embodiment, an n-type transistor can be used instead of the p-type transistor as the first transistor Tr1. In that case, as described above, the transistor Tr1 and its periphery may have the same configuration as that shown in FIGS.

また、配線L2と第一のトランジスタTr1のゲート間にあるスイッチSW2を第一のトランジスタTr1のドレインとゲート間に配置しても同じ動作並びに機能を実現できる。これは、第一のトランジスタTr1がp型,n型でも同様である。   The same operation and function can be realized even if the switch SW2 between the wiring L2 and the gate of the first transistor Tr1 is arranged between the drain and gate of the first transistor Tr1. This is the same whether the first transistor Tr1 is p-type or n-type.

更に、上述のように第一のトランジスタTr1がn型トランジスタの場合には、電流設定期間以外、少なくとも発光期間において、配線L2にVDD1を印加し、スイッチSW1をオンにする。そうすることで、配線L4とスイッチSW9を用いることなく、同じ機能を実現できる。   Further, when the first transistor Tr1 is an n-type transistor as described above, VDD1 is applied to the wiring L2 at least in the light emission period other than the current setting period, and the switch SW1 is turned on. By doing so, the same function can be realized without using the wiring L4 and the switch SW9.

また、例えば、配線L3と第二の容量C2の間にスイッチSW6を設け、階調電圧を保持する事で、Vaの電圧をVthに保持できる。VaがVthの場合に第二のトランジスタTr2がオフし、Vthより高い電圧の場合にオフするような設計をすれば、スイッチSW4の代わりに第二のトランジスタTr2により有機EL素子LED1への電流経路が遮断される。そのため、階調電圧設定期間後に電流設定期間を設ける事で、スイッチSW4が無くとも同じ機能を実現できる。   Further, for example, by providing the switch SW6 between the wiring L3 and the second capacitor C2 and holding the gradation voltage, the voltage of Va can be held at Vth. If the design is such that the second transistor Tr2 is turned off when Va is Vth and turned off when the voltage is higher than Vth, the current path to the organic EL element LED1 by the second transistor Tr2 instead of the switch SW4. Is cut off. Therefore, by providing the current setting period after the gradation voltage setting period, the same function can be realized without the switch SW4.

また、第二のトランジスタTr2は、有機EL素子LED1に供給する定電流では、しきい値以下のサブスレショールド領域となるような特性を備える事が望ましい。この場合、Tr2のゲート電圧のわずかな変動により、第2のトランジスタTr2はオン、あるいはオフする。従って、有機EL素子LED1に電流を供給するか否かが、速やかに変化させることができる。また、Tr2のオフ電流は、定電流の0.1%以下であれば、階調制御に影響を与えない。   Further, it is desirable that the second transistor Tr2 has such a characteristic that a constant current supplied to the organic EL element LED1 becomes a subthreshold region below a threshold value. In this case, the second transistor Tr2 is turned on or off by a slight change in the gate voltage of Tr2. Therefore, whether or not to supply current to the organic EL element LED1 can be quickly changed. Further, if the off current of Tr2 is 0.1% or less of the constant current, the gradation control is not affected.

なお、第2の期間に供給された階調電圧に応じて前記第3の期間に前記電流源回路から前記表示素子に一定電流を供給する時間を制御する制御回路としては以下の要件を充足する構成がよい。即ち、当該制御回路が、前記電流源回路と前記表示素子の間にソース・ドレインが直列に接続し、ゲートが直接、あるいはスイッチを経由して容量素子の一端に接続していることである。そして、前記一定電流が、ゲート電圧−ドレイン電流特性のサブスレショールド領域にあり、かつオフ電流が前記一定電流の0.1%以下である第2のトランジスタを備えていることである。   The control circuit that controls the time for supplying a constant current from the current source circuit to the display element in the third period in accordance with the gradation voltage supplied in the second period satisfies the following requirements. Configuration is good. That is, the control circuit has a source / drain connected in series between the current source circuit and the display element, and a gate connected to one end of the capacitor element directly or via a switch. The constant current is in a subthreshold region of gate voltage-drain current characteristics, and the second transistor has an off-current of 0.1% or less of the constant current.

そして、第3の期間において、前記第2のトランジスタのゲート電圧を経時的に変え、前記第2のトランジスタのソース・ドレイン間がオンする時間を制御して、前記表示素子への一定電流を供給する時間を制御する。   In the third period, the gate voltage of the second transistor is changed over time, and the time during which the source and drain of the second transistor is turned on is controlled to supply a constant current to the display element. Control the time to do.

第二のトランジスタTr2が定電流でサブスレショールド領域となるためには、Tr2の電流能力を十分高くする必要がある。これは、トランジスタのサイズを大きくする、あるいは移動度の高い半導体をチャネル層とするトランジスタを用いることで可能である。   In order for the second transistor Tr2 to become a subthreshold region with a constant current, it is necessary to sufficiently increase the current capability of Tr2. This can be achieved by increasing the size of the transistor or by using a transistor having a high mobility semiconductor as a channel layer.

なお、本実施形態及びその他の実施形態に係る発明において、Tr2のオフ電流は、定電流の5%以下、好ましくは1%以下、好適には0.1%以下であることは好ましいが、本発明はそれのみに限定されるものではない。   In the invention according to this embodiment and other embodiments, the off-state current of Tr2 is preferably 5% or less, preferably 1% or less, and preferably 0.1% or less of the constant current. The invention is not limited to that.

更に、本発明は、基板上に、上述のような有機EL素子LED1とその駆動回路を含む発光表示デバイスをマトリックス状に配置する。そして、電流設定期間や階調設定期間をライン毎に行い、配線L3をカラム毎に準備して階調電圧を供給する事で、マトリックス型発光表示デバイス(画像表示装置)を実現する事が可能である。   Furthermore, in the present invention, a light-emitting display device including the organic EL element LED1 as described above and its driving circuit is arranged in a matrix on a substrate. A matrix light-emitting display device (image display device) can be realized by performing a current setting period and a gradation setting period for each line, preparing a wiring L3 for each column and supplying a gradation voltage. It is.

(第三の実施形態)
図11を用いて、本実施形態に係る発明について、その駆動回路の構成を説明する。ここでいう駆動回路は、表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有する表示素子の駆動回路である。
(Third embodiment)
The configuration of the drive circuit of the invention according to this embodiment will be described with reference to FIG. Here, the driving circuit includes a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element. A display element drive circuit including:

本実施形態において、図11に示すように第1のトランジスタ(Tr1)と、第1の期間に第1のトランジスタのゲートを表示素子(LED1)に供給する一定電流に応じた電圧に保持するための保持回路(例えばC1)とを有する電流源回路を有する。   In the present embodiment, as shown in FIG. 11, the first transistor (Tr1) and the gate of the first transistor in the first period are held at a voltage corresponding to a constant current supplied to the display element (LED1). Current holding circuit (for example, C1).

そして、前記第1のトランジスタ(Tr1)と直列に接続された第2のトランジスタ(Tr2)と、一端が前記第2のトランジスタのゲートに接続され、他端が配線(L3)に接続された容量素子(C2)とを含む。そして、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路とを有する。   A second transistor (Tr2) connected in series with the first transistor (Tr1) and a capacitor having one end connected to the gate of the second transistor and the other end connected to the wiring (L3) Element (C2). And a control circuit for controlling a light emission time of the display element by controlling the second transistor in the third period.

前記第2の期間に前記容量素子(C2)に前記配線から供給された階調電圧と前記第2のトランジスタのゲート電圧との差に基づく電荷が蓄積される。そして、前記第3の期間に前記配線(L3)から前記容量素子(C2)にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることになる。   In the second period, charges based on the difference between the grayscale voltage supplied from the wiring and the gate voltage of the second transistor are accumulated in the capacitor (C2). Then, the on-time of the second transistor is controlled by applying a sweep voltage from the wiring (L3) to the capacitor (C2) in the third period.

以下、図11とタイミングチャート(図12)を用いて、本実施形態に係る発明を詳述する。本発明の第三の実施形態の構成を図11に示す。本実施形態では、一端が第一の配線L1に接続されている有機EL素子LED1と、その駆動回路を備えている。駆動回路は以下のように構成されている。   Hereinafter, the invention according to this embodiment will be described in detail with reference to FIG. 11 and a timing chart (FIG. 12). The configuration of the third embodiment of the present invention is shown in FIG. In this embodiment, the organic EL element LED1 having one end connected to the first wiring L1 and a drive circuit thereof are provided. The drive circuit is configured as follows.

まず、ソースが第一の容量C1の一端に、ゲートが第一の容量C1の他の一端に接続されている第一のトランジスタであるp型トランジスタTr1を備えている。また、一端が第一のトランジスタTr1のドレインに接続され、他の一端が第二の配線L2に接続された第一のスイッチSW1と、一端が第一のトランジスタTr1のゲートに接続され、他の一端が配線L2に接続された第二のスイッチSW2を備えている。   First, a p-type transistor Tr1 which is a first transistor having a source connected to one end of the first capacitor C1 and a gate connected to the other end of the first capacitor C1 is provided. Also, one end is connected to the drain of the first transistor Tr1, the other end is connected to the second wiring L2, and one end is connected to the gate of the first transistor Tr1. A second switch SW2 having one end connected to the wiring L2 is provided.

これら第一のトランジスタTr1、第一の容量C1、第一、第二のスイッチSW1、SW2は電流源回路を構成している。   The first transistor Tr1, the first capacitor C1, and the first and second switches SW1 and SW2 constitute a current source circuit.

また、一端が第一のトランジスタTr1のドレインと接続されている第四のスイッチSW4を備えている。更に、ソースが有機EL素子LED1の配線L1に接続されていない側の一端と接続され、ドレインが第一のトランジスタTr1のドレインにスイッチSW4を介して接続された第二のトランジスタであるn型トランジスタTr2を備えている。   Further, a fourth switch SW4 having one end connected to the drain of the first transistor Tr1 is provided. Further, an n-type transistor which is a second transistor whose source is connected to one end of the organic EL element LED1 that is not connected to the wiring L1 and whose drain is connected to the drain of the first transistor Tr1 via the switch SW4. Tr2 is provided.

また、一端が第二のトランジスタTr2のゲートに接続され、他の一端が第三の配線L3に接続されている第二の容量C2を備えている。更に、一端が第二のトランジスタTr2のゲートに接続され、他の一端が第二のトランジスタTr2のドレインに接続されている第七のスイッチSW7を備えている。これら第二のトランジスタTr2、第二の容量C2、スイッチSW4、SW7は有機EL素子LED1の発光時間を制御する制御回路を構成している。   In addition, a second capacitor C2 is provided that has one end connected to the gate of the second transistor Tr2 and the other end connected to the third wiring L3. Further, a seventh switch SW7 having one end connected to the gate of the second transistor Tr2 and the other end connected to the drain of the second transistor Tr2 is provided. The second transistor Tr2, the second capacitor C2, and the switches SW4 and SW7 constitute a control circuit that controls the light emission time of the organic EL element LED1.

本実施形態の動作のタイミングチャートを図12に示す。但し、配線L1,L4には一定電圧VSS1,VDD1が印加され、配線L2には一定電流Idが供給されている。第二のトランジスタTr2のドレイン電圧をVaとする。   A timing chart of the operation of this embodiment is shown in FIG. However, constant voltages VSS1 and VDD1 are applied to the wirings L1 and L4, and a constant current Id is supplied to the wiring L2. The drain voltage of the second transistor Tr2 is Va.

まず、図12に示すように電流設定期間において、スイッチSW1,SW2をオンし、スイッチSW4,SW7をオフする。この時、第一のトランジスタTr1には、配線L2より電流Idが供給され、安定状態では、第一のトランジスタTr1のゲート電圧は、電流Idが流れるような電圧となる。その後、図12に示すように電流設定期間の終了とともに、スイッチSW1,SW2をオフするため、電流Idが流れるような電圧が、第一のトランジスタTr1のゲート並びに第一の容量C1に保持される。   First, as shown in FIG. 12, in the current setting period, the switches SW1 and SW2 are turned on and the switches SW4 and SW7 are turned off. At this time, the current Id is supplied from the wiring L2 to the first transistor Tr1, and in a stable state, the gate voltage of the first transistor Tr1 becomes a voltage at which the current Id flows. After that, as shown in FIG. 12, with the end of the current setting period, the switches SW1 and SW2 are turned off, so that a voltage at which the current Id flows is held in the gate of the first transistor Tr1 and the first capacitor C1. .

次に、図12に示すように階調設定期間において、スイッチSW4,SW7をオンし、配線L3から階調電圧Vdを印加する。この時、スイッチSW4がオンしていることから、第一のトランジスタTr1より第二のトランジスタTr2、有機EL素子LED1に向けて電流Idが供給される。また、スイッチSW7がオンしていることから、第二のトランジスタTr2のゲートとドレインが短絡され、第二のトランジスタTr2は電流Idを流す。   Next, as shown in FIG. 12, in the gradation setting period, the switches SW4 and SW7 are turned on, and the gradation voltage Vd is applied from the wiring L3. At this time, since the switch SW4 is on, the current Id is supplied from the first transistor Tr1 to the second transistor Tr2 and the organic EL element LED1. In addition, since the switch SW7 is on, the gate and drain of the second transistor Tr2 are short-circuited, and the second transistor Tr2 passes a current Id.

従って、Va並びに第二のトランジスタTr2のゲート電圧は、電流Idが流れるような電圧Vinvとなる。そのため、第二の容量C2の一端に電圧Vdが印加され、他の一端には電圧Vinvが印加される。この時、第二の容量C2には、第二の容量C2の容量値をC2とすれば、電荷Q2=2×(Vd−Vinv)が蓄積される。その後、スイッチSW4,SW7がオフし、第二の容量C2は電荷Q2を保持する。   Therefore, Va and the gate voltage of the second transistor Tr2 are voltages Vinv through which the current Id flows. Therefore, the voltage Vd is applied to one end of the second capacitor C2, and the voltage Vinv is applied to the other end. At this time, if the capacitance value of the second capacitor C2 is C2, the charge Q2 = 2 × (Vd−Vinv) is accumulated in the second capacitor C2. Thereafter, the switches SW4 and SW7 are turned off, and the second capacitor C2 holds the charge Q2.

次に、図12に示すように発光期間において、スイッチSW4をオンし、配線L3はVLからVHの範囲の電圧を適当な時間をかけてスイープする。その際、第二の容量C2が電荷Q2を保持するチャージポンプ効果により、配線L3がVLからVd未満の範囲において、第二のトランジスタTr2のゲート電圧がVinv未満となる。   Next, as shown in FIG. 12, in the light emission period, the switch SW4 is turned on, and the wiring L3 sweeps a voltage in the range of VL to VH over an appropriate time. At that time, due to the charge pump effect in which the second capacitor C2 holds the charge Q2, the gate voltage of the second transistor Tr2 becomes less than Vinv when the wiring L3 is in the range from VL to less than Vd.

この時、Vaの電圧はVinvより大きくなるが、第二のトランジスタTr2での電圧降下が大きいため、第二のトランジスタTr2のソースと有機EL素子LED1の一端の電圧は低い。従って、有機EL素子LED1に電流が流れず、発光しない。配線L3がVd以上になると、第二のトランジスタTr2のゲート電圧がVinV以上となる。この時、Vaの電圧はVinvとなり、有機EL素子LED1に電流Idが供給されて発光する。   At this time, the voltage of Va becomes higher than Vinv, but since the voltage drop in the second transistor Tr2 is large, the voltage at the source of the second transistor Tr2 and one end of the organic EL element LED1 is low. Therefore, no current flows through the organic EL element LED1, and no light is emitted. When the wiring L3 becomes Vd or higher, the gate voltage of the second transistor Tr2 becomes VinV or higher. At this time, the voltage of Va becomes Vinv, and the current Id is supplied to the organic EL element LED1 to emit light.

以上の結果、第二のトランジスタTr2の特性であるVinvにばらつきがあっても、階調設定時に配線L3から印加する階調電圧Vdに応じて第二のトランジスタTr2が電流Idを有機EL素子LED1に流さない状態から電流Idを流す状態に制御できる。そのため、Vd値により有機EL素子LED1が発光する期間の制御を、トランジスタのばらつきによらず、行うことができる。   As a result, even if Vinv, which is the characteristic of the second transistor Tr2, varies, the second transistor Tr2 supplies the current Id according to the gradation voltage Vd applied from the wiring L3 during gradation setting, and the organic EL element LED1. The current Id can be controlled to flow from a state in which no current flows. Therefore, control of the period during which the organic EL element LED1 emits light based on the Vd value can be performed regardless of the variation of the transistors.

また、スイッチオフ時のリークによる第一の容量C1に保持された電圧変動が小さいならば、電流設定期間をフレーム毎や数フレーム毎に設けることが可能となる。この時、階調設定期間や発光期間をより長く取る事ができる。   Further, if the voltage variation held in the first capacitor C1 due to leakage at the time of switch-off is small, the current setting period can be provided for each frame or every several frames. At this time, the gradation setting period and the light emission period can be made longer.

また、スイッチSW4の代わりに、第二のトランジスタTr2と有機EL素子LED1の間に第三のスイッチSW3を設けても、同じ動作並びに機能を実現できる。   Further, the same operation and function can be realized by providing the third switch SW3 between the second transistor Tr2 and the organic EL element LED1 instead of the switch SW4.

また、第一の実施形態と同様に第一のトランジスタTr1としてp型トランジスタの代わりにn型トランジスタを用いることができる。その場合には、上述のようにトランジスタTr1及びその周辺を図3や図5と同様の構成とすれば良い。   As in the first embodiment, an n-type transistor can be used instead of the p-type transistor as the first transistor Tr1. In that case, as described above, the transistor Tr1 and its periphery may have the same configuration as that shown in FIGS.

また、配線L2と第一のトランジスタTr1のゲート間にあるスイッチSW2を第一のトランジスタTr1のドレインとゲート間においても、同じ動作並びに機能を実現できる。これは、第一のトランジスタTr1がp型,n型でも同様である。   Further, the same operation and function can be realized even when the switch SW2 between the wiring L2 and the gate of the first transistor Tr1 is connected between the drain and gate of the first transistor Tr1. This is the same whether the first transistor Tr1 is p-type or n-type.

また、第一のトランジスタTr1がn型トランジスタの場合には、電流設定期間以外、少なくとも発光期間において、配線L2にVDD1を印加し、スイッチSW1をオンにすることで、配線L4とスイッチSW9を用いることなく同じ機能を実現できる。   When the first transistor Tr1 is an n-type transistor, the wiring L4 and the switch SW9 are used by applying VDD1 to the wiring L2 and turning on the switch SW1 at least in the light emission period other than the current setting period. The same function can be realized without.

また、配線L4の電圧を変動する事でスイッチSW4を削減できる。その場合の構成を図13に、タイミングチャートを図14に示す。この場合、図14に示すように配線L4の電圧を階調設定期間と発光期間においてVDD1とし、電流設定期間を含む他の期間ではVSS1とする。電流設定期間において、配線L2に電流Idを流すために配線L2の電圧をVSS1以下にすると、Vaの電圧はVSS1以下となる。   Further, the switch SW4 can be reduced by changing the voltage of the wiring L4. The configuration in that case is shown in FIG. 13 and the timing chart is shown in FIG. In this case, as shown in FIG. 14, the voltage of the wiring L4 is set to VDD1 in the gradation setting period and the light emission period, and is set to VSS1 in other periods including the current setting period. In the current setting period, when the voltage of the wiring L2 is set to VSS1 or lower in order to pass the current Id through the wiring L2, the voltage of Va becomes VSS1 or lower.

このため、有機EL素子LED1には、カソードにVSS1、アノードにVSS1以下の電圧という負バイアスが印加され、電流は有機EL素子LED1に流れない。電流設定動作を正確に行うには、他の電流経路に流れることなく、第一のトランジスタTr1にのみ電流Idが流れるようにする必要がある。   For this reason, a negative bias of VSS1 is applied to the cathode and a voltage equal to or lower than VSS1 is applied to the anode of the organic EL element LED1, and no current flows through the organic EL element LED1. In order to perform the current setting operation accurately, it is necessary to allow the current Id to flow only through the first transistor Tr1 without flowing through other current paths.

本構成では有機EL素子LED1に電流が流れないため、第一のトランジスタTr1の電流設定が可能となる。この後、階調設定期間と発光期間は前記と同様な動作を行う。   In this configuration, since no current flows through the organic EL element LED1, the current of the first transistor Tr1 can be set. Thereafter, the same operation as described above is performed during the gradation setting period and the light emission period.

なお、本構成・動作と同様なものは、第一、第二の実施形態、更に以下の全て実施形態でも適用可能であるが、本実施形態が最も素子数が少ない構成である上、更にスイッチを減らすことができるという意味で、本実施形態に適用するのが最も効果的である。   The same configurations and operations as those of the first and second embodiments and all the following embodiments can be applied. However, the present embodiment has the smallest number of elements, and further switches. It is most effective to apply to the present embodiment in the sense that can be reduced.

また、第二のトランジスタTr2は、有機EL素子LED1に供給する定電流では、しきい値以下のサブスレショールド領域となるような特性を備える事が望ましい。この場合、Tr2のゲート電圧のわずかな変動により、第2のトランジスタTr2はオン、あるいはオフする。従って、有機EL素子LED1に電流を供給するか否かが、速やかに変化させることができる。また、Tr2のオフ電流は、定電流の0.1%以下であれば、階調制御に影響を与えない。   Further, it is desirable that the second transistor Tr2 has such a characteristic that a constant current supplied to the organic EL element LED1 becomes a subthreshold region below a threshold value. In this case, the second transistor Tr2 is turned on or off by a slight change in the gate voltage of Tr2. Therefore, whether or not to supply current to the organic EL element LED1 can be quickly changed. Further, if the off current of Tr2 is 0.1% or less of the constant current, the gradation control is not affected.

第二のトランジスタTr2が定電流でサブスレショールド領域となるためには、Tr2の電流能力を十分高くする必要がある。これは、トランジスタのサイズを大きくする、あるいは、移動度の高い半導体をチャネル層とするトランジスタを用いることで可能である。   In order for the second transistor Tr2 to become a subthreshold region with a constant current, it is necessary to sufficiently increase the current capability of Tr2. This can be achieved by increasing the size of the transistor or using a transistor having a high mobility semiconductor as a channel layer.

また、上記に示した本実施の形態では、階調設定期間において、有機EL素子LED1に電流が流れ、発光する。この期間は発光期間全体に比べ十分小さくする事で表示に問題が現れないようにする事ができる。   Moreover, in this Embodiment shown above, an electric current flows into organic EL element LED1 in the gradation setting period, and it light-emits. This period can be made sufficiently smaller than the entire light emission period to prevent display problems.

ここで、配線L1と同電圧、あるいは有機EL素子LED1の動作電圧以下の電圧が印加されている配線L5と、第二のトランジスタTr2のソースとL5の間にスイッチSW8を設け、階調設定期間のみSW8をオン、他の期間ではオフとする。それにより階調設定期間における有機EL素子LED1の発光を抑え、コントラストをより高めることができる。   Here, a switch SW8 is provided between the wiring L5 to which the same voltage as the wiring L1 or a voltage lower than the operating voltage of the organic EL element LED1 is applied, and the source of the second transistor Tr2 and L5, and a gradation setting period. Only SW8 is turned on and turned off in other periods. Thereby, the light emission of the organic EL element LED1 in the gradation setting period can be suppressed, and the contrast can be further increased.

更に、本発明は、基板上に、上述のような有機EL素子LED1とその駆動回路を含む発光表示デバイスをマトリックス状に配置する。そして、電流設定期間や階調設定期間をライン毎に行い、配線L3をカラム毎に準備して階調電圧を供給する事で、マトリックス型発光表示デバイス(画像表示装置)を実現する事が可能である。   Furthermore, in the present invention, a light-emitting display device including the organic EL element LED1 as described above and its driving circuit is arranged in a matrix on a substrate. A matrix light-emitting display device (image display device) can be realized by performing a current setting period and a gradation setting period for each line, preparing a wiring L3 for each column and supplying a gradation voltage. It is.

(第四の実施形態)
図15を用いて、本実施形態に係る駆動回路の構成要素について説明する。ここでいう駆動回路とは、表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有する駆動回路である。
(Fourth embodiment)
The components of the drive circuit according to the present embodiment will be described with reference to FIG. The driving circuit here means a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element. A driving circuit having a period.

本実施形態において、図15に示すように、第1のトランジスタ(Tr1)と、第1の期間に前記第1のトランジスタのゲートを表示素子に供給する一定電流に応じた電圧に保持するための保持回路(例えばC1)とを有する電流源回路を有する。   In the present embodiment, as shown in FIG. 15, the first transistor (Tr1) and the gate of the first transistor in the first period are held at a voltage corresponding to a constant current supplied to the display element. A current source circuit having a holding circuit (for example, C1).

そして、前記電流源回路と直列に接続され、前記表示素子(LED1)と並列に接続された第2のトランジスタ(Tr2)と、一方の端子が前記第2のトランジスタのゲートに接続され、他端が配線(L3)に接続された容量素子(C2)とを含む。そして、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路を有する。   The second transistor (Tr2) connected in series with the current source circuit and connected in parallel with the display element (LED1), one terminal is connected to the gate of the second transistor, and the other end Includes a capacitor (C2) connected to the wiring (L3). And a control circuit for controlling a light emission time of the display element by controlling the second transistor in the third period.

そして、前記第1の期間に前記配線(L3)から一定電圧が印加される。更に、前記第2の期間に前記配線から階調電圧が印加され、且つ、前記第2のトランジスタのゲートと一方の端子とが短絡され、前記容量素子には階調電圧と前記第2のトランジスタのゲート電圧との差に基づく電荷が蓄積される。   Then, a constant voltage is applied from the wiring (L3) in the first period. Further, a gradation voltage is applied from the wiring in the second period, and the gate and one terminal of the second transistor are short-circuited, and the gradation voltage and the second transistor are connected to the capacitor element. Charge based on the difference from the gate voltage is accumulated.

更に、前記第3の期間に前記配線(L3)からスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間を制御される。   Further, the on-time of the second transistor is controlled by applying a sweep voltage from the wiring (L3) in the third period.

以下、図15とタイミングチャート(図16)を用いて、より詳細に説明する。本発明の第四の実施形態の構成を図15に示す。本実施形態では、一端が第一の配線L1に接続されている有機EL素子LED1と、その駆動回路を備えている。駆動回路は、以下のように構成されている。   Hereinafter, a more detailed description will be given using FIG. 15 and a timing chart (FIG. 16). The configuration of the fourth embodiment of the present invention is shown in FIG. In this embodiment, the organic EL element LED1 having one end connected to the first wiring L1 and a drive circuit thereof are provided. The drive circuit is configured as follows.

まず、ソースが第一の容量C1の一端に、ゲートが第一の容量C1の他の一端に接続されている第一のトランジスタであるp型トランジスタTr1を備えている。また、一端が第一のトランジスタTr1のドレインに接続され、他の一端が第二の配線L2に接続された第一のスイッチSW1と、一端が第一のトランジスタTr1のゲートに接続され、他の一端が配線L2に接続された第二のスイッチSW2を備えている。   First, a p-type transistor Tr1 which is a first transistor having a source connected to one end of the first capacitor C1 and a gate connected to the other end of the first capacitor C1 is provided. Also, one end is connected to the drain of the first transistor Tr1, the other end is connected to the second wiring L2, and one end is connected to the gate of the first transistor Tr1. A second switch SW2 having one end connected to the wiring L2 is provided.

これら第一のトランジスタTr1、第一の容量C1、第一のスイッチSW1、第二のスイッチSW2は、電流源回路を構成している。   The first transistor Tr1, the first capacitor C1, the first switch SW1, and the second switch SW2 constitute a current source circuit.

更に、一端が第一のトランジスタTr1のドレインに接続されている第四のスイッチSW4と、一端が有機EL素子LED1の配線L1と接続されていない側の一端と接続されている第三のスイッチSW3を備えている。   Furthermore, a fourth switch SW4 whose one end is connected to the drain of the first transistor Tr1 and a third switch SW3 whose one end is connected to one end not connected to the wiring L1 of the organic EL element LED1. It has.

また、ソースが第六の配線L6と接続され、ドレインがスイッチSW4の第一のトランジスタTr1のドレインと接続されていない側の一端と接続されている第二のトランジスタであるn型トランジスタTr2を備えている。   In addition, an n-type transistor Tr2 which is a second transistor having a source connected to the sixth wiring L6 and a drain connected to one end of the switch SW4 on the side not connected to the drain of the first transistor Tr1 is provided. ing.

更に、一端が第二のトランジスタTr2のゲートに接続され、他の一端が第三の配線L3に接続されている第二の容量C2を備えている。また、一端が第二のトランジスタTr2のゲートに接続され、他の一端が第二のトランジスタTr2のドレインに接続されている第七のスイッチSW7を備えている。   Furthermore, a second capacitor C2 having one end connected to the gate of the second transistor Tr2 and the other end connected to the third wiring L3 is provided. Further, a seventh switch SW7 having one end connected to the gate of the second transistor Tr2 and the other end connected to the drain of the second transistor Tr2 is provided.

これら第二のトランジスタTr2、第二の容量C2、第三のスイッチSW3、第四のスイッチSW4、第七のスイッチSW7は、有機EL素子LED1の発光時間を制御する制御回路を構成している。   The second transistor Tr2, the second capacitor C2, the third switch SW3, the fourth switch SW4, and the seventh switch SW7 constitute a control circuit that controls the light emission time of the organic EL element LED1.

本実施形態の動作のタイミングチャートを図16に示す。但し、配線L1,L4,L6には、それぞれ一定電圧VSS1,VDD1,VSS1以下の電圧であるVSS2が印加され、配線L2には一定電流Idが供給されている。また、第二のトランジスタTr2のドレインの電圧をVaとする。   A timing chart of the operation of this embodiment is shown in FIG. However, VSS2 that is a voltage equal to or lower than the constant voltages VSS1, VDD1, and VSS1 is applied to the wirings L1, L4, and L6, respectively, and a constant current Id is supplied to the wiring L2. The voltage at the drain of the second transistor Tr2 is Va.

まず、図16に示すように電流設定期間において、スイッチSW1,SW2をオンし、スイッチSW3,SW4,SW7をオフする。配線L3の電圧はVH又はそれ以上の電圧する。この時、第一のトランジスタTr1には、配線L2より電流Idが供給され、安定状態では、第一のトランジスタTr1のゲート電圧は、電流Idが流れるような電圧となる。その後、電流設定期間の終了とともに、スイッチSW1,SW2がオフするため、電流Idが流れるような電圧が、第一のトランジスタTr1のゲート並びに第一の容量C1に保持される。   First, as shown in FIG. 16, in the current setting period, the switches SW1 and SW2 are turned on, and the switches SW3, SW4 and SW7 are turned off. The voltage of the wiring L3 is VH or higher. At this time, the current Id is supplied from the wiring L2 to the first transistor Tr1, and in a stable state, the gate voltage of the first transistor Tr1 becomes a voltage at which the current Id flows. Thereafter, since the switches SW1 and SW2 are turned off with the end of the current setting period, a voltage at which the current Id flows is held in the gate of the first transistor Tr1 and the first capacitor C1.

次に、図16に示すように階調設定期間において、スイッチSW4,SW7をオンし、配線L3から階調電圧Vdを印加する。この時、スイッチSW4がオンしていることから、第一のトランジスタTr1より第二のトランジスタTr2に向けて電流Idが供給される。また、スイッチSW7がオンしていることから、第二のトランジスタTr2のゲートとドレインが短絡され、第二のトランジスタTr2は電流Idを流す。   Next, as shown in FIG. 16, in the gradation setting period, the switches SW4 and SW7 are turned on, and the gradation voltage Vd is applied from the wiring L3. At this time, since the switch SW4 is on, the current Id is supplied from the first transistor Tr1 to the second transistor Tr2. In addition, since the switch SW7 is on, the gate and drain of the second transistor Tr2 are short-circuited, and the second transistor Tr2 passes a current Id.

従って、Va並びに第二のトランジスタTr2のゲート電圧は、電流Idが流れるような電圧Vinvとなる。よって、第二の容量C2の一端に電圧Vdが印加され、他の一端には電圧Vinvが印加される。この時、第二の容量C2には、第二の容量C2の容量値をC2とすれば、電荷Q2=C2×(Vd−Vinv)が蓄積される。その後、スイッチSW4,SW7がオフし、第二の容量C2は電荷Q2を保持する。   Therefore, Va and the gate voltage of the second transistor Tr2 are voltages Vinv through which the current Id flows. Therefore, the voltage Vd is applied to one end of the second capacitor C2, and the voltage Vinv is applied to the other end. At this time, if the capacitance value of the second capacitor C2 is C2, the charge Q2 = C2 × (Vd−Vinv) is accumulated in the second capacitor C2. Thereafter, the switches SW4 and SW7 are turned off, and the second capacitor C2 holds the charge Q2.

次に、図16に示すように発光期間において、スイッチSW4をオンし、配線L3はVHからVLの範囲の電圧を適当な時間をかけてスイープする。その際、第二の容量C2が電荷Q2を保持するチャージポンプ効果により、配線L3がVHからVdの範囲において、第二のトランジスタTr2のゲート電圧がVinv以上となる。   Next, as shown in FIG. 16, in the light emission period, the switch SW4 is turned on, and the wiring L3 sweeps a voltage in the range of VH to VL over an appropriate time. At that time, due to the charge pump effect in which the second capacitor C2 holds the charge Q2, the gate voltage of the second transistor Tr2 becomes equal to or higher than Vinv when the wiring L3 is in the range of VH to Vd.

この時、配線L6の電圧VSS2をVSS1以下とすることで、Vaの電圧は第二のトランジスタTr2のソースと有機EL素子LED1の一端電圧を、有機EL素子LED1に電流が流れない程度に低くすることができ、有機EL素子LED1は発光しない。   At this time, by setting the voltage VSS2 of the wiring L6 to VSS1 or less, the voltage of Va lowers the source of the second transistor Tr2 and the one end voltage of the organic EL element LED1 so that no current flows through the organic EL element LED1. The organic EL element LED1 does not emit light.

一方、配線L3がVd未満になると、第二のトランジスタTr2のゲート電圧がVinV以下となる。この時、第二のトランジスタTr2は高抵抗となるため電流が第二のトランジスタTr2に流れず、有機EL素子LED1に電流Idが供給されて発光する。   On the other hand, when the wiring L3 becomes less than Vd, the gate voltage of the second transistor Tr2 becomes VinV or less. At this time, since the second transistor Tr2 has a high resistance, no current flows through the second transistor Tr2, and the current Id is supplied to the organic EL element LED1 to emit light.

以上の結果、第二のトランジスタTr2の特性であるVinvにばらつきがあっても、階調設定時に配線L3から印加する階調電圧Vdに応じて第二のトランジスタTr2が電流Idを有機EL素子LED1に流さない状態から電流Idを流す状態に制御できる。そのため、Vd値により有機EL素子LED1が発光する期間の制御を、トランジスタのばらつきによらず、行うことができる。   As a result, even if Vinv, which is the characteristic of the second transistor Tr2, varies, the second transistor Tr2 supplies the current Id according to the gradation voltage Vd applied from the wiring L3 during gradation setting, and the organic EL element LED1. The current Id can be controlled to flow from a state in which no current flows. Therefore, control of the period during which the organic EL element LED1 emits light based on the Vd value can be performed regardless of the variation of the transistors.

また、スイッチオフ時のリークによる第一の容量C1に保持された電圧変動が小さいならば、電流設定期間をフレーム毎や数フレーム毎に設けることが可能となる。この時、階調設定期間や発光期間をより長く取る事ができる。   Further, if the voltage variation held in the first capacitor C1 due to leakage at the time of switch-off is small, the current setting period can be provided for each frame or every several frames. At this time, the gradation setting period and the light emission period can be made longer.

また、スイッチSW4の代わりに、第二のトランジスタTr2と有機EL素子LED1の間に第三のスイッチSW3を設けても、同じ動作並びに機能を実現できる。   Further, the same operation and function can be realized by providing the third switch SW3 between the second transistor Tr2 and the organic EL element LED1 instead of the switch SW4.

また、スイッチSW4の代わりに、図17に示すように第二のトランジスタTr2のゲートとソースの間に第八のスイッチSW8を設ける事で同様な動作が可能である。その場合のタイミングチャートを図18に示す。第八のスイッチSW8は図18に示すように電流設定期間にオンし、階調設定期間と発光期間はオフする。   Further, instead of the switch SW4, the same operation is possible by providing an eighth switch SW8 between the gate and source of the second transistor Tr2 as shown in FIG. A timing chart in that case is shown in FIG. As shown in FIG. 18, the eighth switch SW8 is turned on during the current setting period, and the gradation setting period and the light emission period are turned off.

また、第一の実施形態と同様に第一のトランジスタTr1としてp型トランジスタの代わりにn型トランジスタを用いることができる。その場合には、上述のようにトランジスタTr1及びその周辺を図3や図5と同様の構成とすれば良い。   As in the first embodiment, an n-type transistor can be used instead of the p-type transistor as the first transistor Tr1. In that case, as described above, the transistor Tr1 and its periphery may have the same configuration as that shown in FIGS.

更に、配線L2と第一のトランジスタTr1のゲート間にあるスイッチSW2を第一のトランジスタTr1のドレインとゲート間に配置しても同じ動作並びに機能を実現できる。これは、第一のスタTr1がp型,n型でも同様である。   Further, the same operation and function can be realized even if the switch SW2 between the wiring L2 and the gate of the first transistor Tr1 is arranged between the drain and gate of the first transistor Tr1. This is the same whether the first star Tr1 is p-type or n-type.

また、第一のトランジスタTr1がn型トランジスタの場合には、電流設定期間以外、少なくとも発光期間において、配線L2にVDD1を印加し、スイッチSW1をオンにすることで、配線L4とスイッチSW9を用いることなく、同じ機能を実現できる。   When the first transistor Tr1 is an n-type transistor, the wiring L4 and the switch SW9 are used by applying VDD1 to the wiring L2 and turning on the switch SW1 at least in the light emission period other than the current setting period. The same function can be realized without any problem.

また、第二のトランジスタTr2は、有機EL素子LED1に供給する定電流では、しきい値以下のサブスレショールド領域となるような特性を備える事が望ましい。この場合、Tr2のゲート電圧のわずかな変動により、第2のトランジスタTr2はオン、あるいはオフする。従って、有機EL素子LED1に電流を供給するか否かが、速やかに変化させることができる。また、Tr2のオフ電流は、定電流の0.1%以下であれば、階調制御に影響を与えない。   Further, it is desirable that the second transistor Tr2 has such a characteristic that a constant current supplied to the organic EL element LED1 becomes a subthreshold region below a threshold value. In this case, the second transistor Tr2 is turned on or off by a slight change in the gate voltage of Tr2. Therefore, whether or not to supply current to the organic EL element LED1 can be quickly changed. Further, if the off current of Tr2 is 0.1% or less of the constant current, the gradation control is not affected.

第二のトランジスタTr2が定電流でサブスレショールド領域となるためには、Tr2の電流能力を十分高くする必要がある。これは、トランジスタのサイズを大きくする、あるいは、移動度の高い半導体をチャネル層とするトランジスタを用いることで可能である。   In order for the second transistor Tr2 to become a subthreshold region with a constant current, it is necessary to sufficiently increase the current capability of Tr2. This can be achieved by increasing the size of the transistor or using a transistor having a high mobility semiconductor as a channel layer.

更に、本発明は、基板上に、上述のような有機EL素子LED1とその駆動回路を含む発光表示デバイスをマトリックス状に配置する。そして、電流設定期間や階調設定期間をライン毎に行い、配線L3をカラム毎に準備して階調電圧を供給する事で、マトリックス型発光表示デバイス(画像表示装置)を実現する事が可能である。   Furthermore, in the present invention, a light-emitting display device including the organic EL element LED1 as described above and its driving circuit is arranged in a matrix on a substrate. A matrix light-emitting display device (image display device) can be realized by performing a current setting period and a gradation setting period for each line, preparing a wiring L3 for each column and supplying a gradation voltage. It is.

(第五の実施形態)
図19を用いて、本実施形態に係る駆動回路について、その構成要素につき説明する。ここで、駆動回路とは、表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための回路である。
(Fifth embodiment)
Components of the drive circuit according to the present embodiment will be described with reference to FIG. Here, the driving circuit means a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a driving current to the display element. And a third period for performing drive control.

図19に示すように、第1のトランジスタ(Tr1)と、前記第1の期間に前記第1のトランジスタのゲートの電圧を前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路(例えばC1)とを有する電流源回路を有する。   As shown in FIG. 19, the first transistor (Tr1) and the holding for holding the voltage of the gate of the first transistor in the first period at a voltage corresponding to a constant current supplied to the display element. A current source circuit having a circuit (eg, C1).

そして、前記電流源回路から前記表示素子(LED1)への電流をスイッチする第2のトランジスタ(Tr2)を含む。   A second transistor (Tr2) that switches a current from the current source circuit to the display element (LED1) is included.

また一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタ(Tr3)と、一端が前記第3のトランジスタのゲートに接続され、他端がスイッチ(SW6)を介して、配線に接続される容量素子(C2)とを含む。そして、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間が制御される制御回路とを有する。   In addition, a third transistor (Tr3) having one terminal connected to the gate of the second transistor, one end connected to the gate of the third transistor, and the other end connected via a switch (SW6) And a capacitor element (C2) connected to the capacitor. And a control circuit in which the light emission time of the display element is controlled by controlling the second transistor in the third period.

そして、前記第2の期間に、前記容量素子(C2)に前記配線から供給された階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積される。   In the second period, charges based on the difference between the grayscale voltage supplied from the wiring and the threshold voltage of the third transistor are accumulated in the capacitor (C2).

その後、前記第3の期間に、前記第2のトランジスタ(Tr2)のゲートにはオン電圧が印加されるとともに、前記容量素子にスイープ電圧が印加される。斯かる構成により、前記第2のトランジスタ(Tr2)のオン時間が制御される。   Thereafter, in the third period, an ON voltage is applied to the gate of the second transistor (Tr2), and a sweep voltage is applied to the capacitor. With this configuration, the on-time of the second transistor (Tr2) is controlled.

次に、図19に記載の駆動回路と、タイミングチャート(図20)を用いて、より詳細に本実施形態に斯かる発明を説明する。本発明の第五の実施形態の構成を図19に示す。本実施形態では、一端が第一の配線L1に接続されている有機EL素子LED1と、その駆動回路を備えている。駆動回路は、以下のように構成されている。   Next, the invention according to this embodiment will be described in more detail using the drive circuit shown in FIG. 19 and a timing chart (FIG. 20). The configuration of the fifth embodiment of the present invention is shown in FIG. In this embodiment, the organic EL element LED1 having one end connected to the first wiring L1 and a drive circuit thereof are provided. The drive circuit is configured as follows.

まず、ソースが第一の容量C1の一端と第四の配線L4に、ゲートが第一の容量C1の他の一端に接続されている第一のトランジスタであるp型トランジスタTr1を備えている。また、一端が第一のトランジスタTr1のドレインに接続され、他の一端が第二の配線L2に接続された第一のスイッチSW1と、一端が第一のトランジスタTr1のゲートに接続され、他の一端が配線L2に接続された第二のスイッチSW2を備えている。   First, a p-type transistor Tr1 which is a first transistor having a source connected to one end of the first capacitor C1 and the fourth wiring L4 and a gate connected to the other end of the first capacitor C1 is provided. Also, one end is connected to the drain of the first transistor Tr1, the other end is connected to the second wiring L2, and one end is connected to the gate of the first transistor Tr1. A second switch SW2 having one end connected to the wiring L2 is provided.

これら第一のトランジスタTr1、第一の容量C1、第一のスイッチSW1、第二のスイッチSW2は、電流源回路を構成している。   The first transistor Tr1, the first capacitor C1, the first switch SW1, and the second switch SW2 constitute a current source circuit.

更に、一端が第一のトランジスタTr1のドレインと接続されている第四のスイッチSW4を備えている。また、ソースが有機EL素子LED1の配線L1に接続されていない側の一端と接続され、ドレインが第一のトランジスタTr1のドレインにスイッチSW4を介して接続された第二のトランジスタであるn型トランジスタTr2を備えている。   Further, a fourth switch SW4 having one end connected to the drain of the first transistor Tr1 is provided. An n-type transistor is a second transistor whose source is connected to one end of the organic EL element LED1 that is not connected to the wiring L1 and whose drain is connected to the drain of the first transistor Tr1 via the switch SW4. Tr2 is provided.

また、一端が第二のトランジスタTr2のゲートに第五のスイッチSW5を介して接続され、他の一端が第六のスイッチSW6を介して第三の配線L3に接続されている第二の容量C2を備えている。   The second capacitor C2 has one end connected to the gate of the second transistor Tr2 via the fifth switch SW5 and the other end connected to the third wiring L3 via the sixth switch SW6. It has.

また、ドレインとソースの内の一端が配線L5に接続され、ゲートが容量C2の一端に接続され、ドレイン又はソースの配線L5に接続されていない側の一端がトランジスタTr2のゲートに接続された第三のトランジスタTr3を備えている。第三のトランジスタTr3はn型トランジスタである。   In addition, one end of the drain and the source is connected to the wiring L5, the gate is connected to one end of the capacitor C2, and one end on the side not connected to the drain or source wiring L5 is connected to the gate of the transistor Tr2. Three transistors Tr3 are provided. The third transistor Tr3 is an n-type transistor.

更に、一端が第二のトランジスタTr2のゲートに、他の一端が配線L4に接続された第七のスイッチSW7、ソースが配線L4に接続され、ゲートが第一のトランジスタTr1のゲートに接続された第四のトランジスタTr4を備えている。第四のトランジスタTr4はp型トランジスタである。第四のトランジスタTr4のドレインは第十一のスイッチSW11を介して第二の容量C2の一端に接続され、更にスイッチSW6を介して配線L3に接続されている。   Furthermore, one end is connected to the gate of the second transistor Tr2, the other end is connected to the wiring L4, the seventh switch SW7, the source is connected to the wiring L4, and the gate is connected to the gate of the first transistor Tr1. A fourth transistor Tr4 is provided. The fourth transistor Tr4 is a p-type transistor. The drain of the fourth transistor Tr4 is connected to one end of the second capacitor C2 via the eleventh switch SW11, and further connected to the wiring L3 via the switch SW6.

これら第二、第三、第四のトランジスタTr2、Tr3、Tr4、第二の容量C2、スイッチSW4〜SW7、スイッチSW11は、有機EL素子LED1の発光時間を制御する制御回路を構成している。   The second, third, and fourth transistors Tr2, Tr3, Tr4, the second capacitor C2, the switches SW4 to SW7, and the switch SW11 constitute a control circuit that controls the light emission time of the organic EL element LED1.

本実施形態の動作のタイミングチャートを図20に示す。但し、配線L1,L4,L5には一定電圧VSS1,VDD1,VSS2が印加され、配線L2には一定電流Idが供給されている。また、第二のトランジスタTr2のゲート電圧をVa、スイッチSW6を介して配線L3に接続されている第二の容量C2の一端の電圧をVbとする。   A timing chart of the operation of this embodiment is shown in FIG. However, constant voltages VSS1, VDD1, and VSS2 are applied to the wirings L1, L4, and L5, and a constant current Id is supplied to the wiring L2. The gate voltage of the second transistor Tr2 is Va, and the voltage at one end of the second capacitor C2 connected to the wiring L3 via the switch SW6 is Vb.

まず、図20に示すように電流設定期間において、スイッチSW1,SW2をオンし、スイッチSW4,SW5,SW6,SW7,SW11をオフする。この時、第一のトランジスタTr1には、配線L2より電流Idが供給され、安定状態では、第一のトランジスタTr1のゲート電圧は、流Idが流れるような電圧となる。その後、電流設定期間の終了とともにスイッチSW1、SW2をオフするため、電流Idが流れるような電圧が、第一のトランジスタTr1のゲート並びに第一の容量C1に保持される。   First, as shown in FIG. 20, in the current setting period, the switches SW1 and SW2 are turned on, and the switches SW4, SW5, SW6, SW7, and SW11 are turned off. At this time, the current Id is supplied from the wiring L2 to the first transistor Tr1, and in a stable state, the gate voltage of the first transistor Tr1 becomes a voltage at which the current Id flows. Thereafter, the switches SW1 and SW2 are turned off with the end of the current setting period, so that a voltage at which the current Id flows is held in the gate of the first transistor Tr1 and the first capacitor C1.

次に、図20に示すように階調設定期間において、まず、スイッチSW5,SW6,SW7をオンする。これにより、Vaの電圧がVDD1近くの電圧となり、Vbの電圧がVdとなる。但し、スイッチSW4がオフであるため、有機EL素子LED1には電流が供給されず、有機EL素子LED1は発光しない。引き続き、スイッチSW7をオフする。   Next, as shown in FIG. 20, in the gradation setting period, first, the switches SW5, SW6, SW7 are turned on. Thereby, the voltage of Va becomes a voltage near VDD1, and the voltage of Vb becomes Vd. However, since the switch SW4 is off, no current is supplied to the organic EL element LED1, and the organic EL element LED1 does not emit light. Subsequently, the switch SW7 is turned off.

その際、配線L3から階調電圧Vdを印加する。この時、Vaの電圧は第三のトランジスタTr3のしきい値電圧Vthとなる。従って、第二の容量C2の一端に電圧Vdが印加され、他の一端には電圧Vthが印加される。   At that time, the gradation voltage Vd is applied from the wiring L3. At this time, the voltage Va becomes the threshold voltage Vth of the third transistor Tr3. Accordingly, the voltage Vd is applied to one end of the second capacitor C2, and the voltage Vth is applied to the other end.

この時、第二の容量C2には、第二の容量C2の容量値をC2とすれば、電荷Q2=C2×(Vd−Vth)が蓄積される。その後、スイッチSW5,SW6がオフするとVa,Vbの電圧はVth,Vdを保持し、第二の容量C2はQ2を保持する。   At this time, if the capacitance value of the second capacitor C2 is C2, the charge Q2 = C2 × (Vd−Vth) is accumulated in the second capacitor C2. After that, when the switches SW5 and SW6 are turned off, the voltages Va and Vb hold Vth and Vd, and the second capacitor C2 holds Q2.

次に、図20に示すように発光期間において、まず、スイッチSW6,SW7をオンする。但し、配線L3からVLを印加する。これにより、Vaの電圧がVDD1,Vbの電圧がVLとなる。続いて、スイッチSW6,SW7をオフした後、スイッチSW4,SW11をオンする。すると、第四のトランジスタTr4より電荷が注入され、Vbの電圧はVLから徐々にVHまで変動する。但し、VHは第四のトランジスタTr4のしきい値特性で決まる電圧である。   Next, as shown in FIG. 20, first, the switches SW6 and SW7 are turned on in the light emission period. However, VL is applied from the wiring L3. As a result, the voltage of Va becomes VDD1 and the voltage of Vb becomes VL. Subsequently, after the switches SW6 and SW7 are turned off, the switches SW4 and SW11 are turned on. Then, charges are injected from the fourth transistor Tr4, and the voltage of Vb changes gradually from VL to VH. However, VH is a voltage determined by the threshold characteristic of the fourth transistor Tr4.

その際、第二の容量C2がQ2を保持するチャージポンプ効果により、VbがVLからVd未満の範囲において、第三のトランジスタTr3のゲート電圧がVth以下となる。この時、Vaの電圧はVDD1を保持し、第二のトランジスタTr2がオンであるため、有機EL素子LED1には電流Idが供給されて発光する。   At this time, due to the charge pump effect in which the second capacitor C2 holds Q2, the gate voltage of the third transistor Tr3 becomes Vth or less in a range where Vb is less than Vd from VL. At this time, the voltage of Va holds VDD1, and the second transistor Tr2 is on, so that the current Id is supplied to the organic EL element LED1 to emit light.

同様に、VbがVd以上になると、第三トランジスタTr3のゲート電圧がVth以上となるため、Vaの電圧はVSS2となる。この時、第二のトランジスタTr2がオフするため、有機EL素子LED1に電流が供給されなくなり、発光しなくなる。   Similarly, when Vb becomes equal to or higher than Vd, the gate voltage of the third transistor Tr3 becomes equal to or higher than Vth, and thus the voltage of Va becomes VSS2. At this time, since the second transistor Tr2 is turned off, no current is supplied to the organic EL element LED1, and light is not emitted.

この結果、第三のトランジスタTr3の特性であるVthにばらつきがあっても、階調設定時に配線L3から印加する階調電圧Vdに応じて第二のトランジスタTr2をオンからオフに制御できる。そのため、Vd値により有機EL素子LED1が発光する期間の制御を、トランジスタのばらつきによらず、行うことができる。   As a result, even if there is a variation in the characteristic Vth of the third transistor Tr3, the second transistor Tr2 can be controlled from on to off according to the gradation voltage Vd applied from the wiring L3 at the time of gradation setting. Therefore, control of the period during which the organic EL element LED1 emits light based on the Vd value can be performed regardless of the variation of the transistors.

また、発光期間に電流源トランジスタTr4を用いて第二の容量C2の電圧Vbをスイープするように構成することにより、画面サイズが大きくなる等の配線負荷が大きくなった場合にも、全ての領域でスイープ電圧を印加できる。そのため、画面上の位置によって輝度が異なり、表示精度が低下することがない。   In addition, by configuring the current source transistor Tr4 to sweep the voltage Vb of the second capacitor C2 during the light emission period, even if the wiring load such as the screen size becomes large, all regions A sweep voltage can be applied. For this reason, the luminance differs depending on the position on the screen, and the display accuracy does not deteriorate.

また、第二のトランジスタTr2は、有機EL素子LED1に供給する定電流では、しきい値以下のサブスレショールド領域となるような特性を備える事が望ましい。この場合、Tr2のゲート電圧のわずかな変動により、第2のトランジスタTr2はオン、あるいはオフする。従って、有機EL素子LED1に電流を供給するか否かが、速やかに変化させることができる。また、Tr2のオフ電流は、定電流の0.1%以下であれば、階調制御に影響を与えない。   Further, it is desirable that the second transistor Tr2 has such a characteristic that a constant current supplied to the organic EL element LED1 becomes a subthreshold region below a threshold value. In this case, the second transistor Tr2 is turned on or off by a slight change in the gate voltage of Tr2. Therefore, whether or not to supply current to the organic EL element LED1 can be quickly changed. Further, if the off current of Tr2 is 0.1% or less of the constant current, the gradation control is not affected.

第二のトランジスタTr2が定電流でサブスレショールド領域となるためには、Tr2の電流能力を十分高くする必要がある。これはトランジスタのサイズを大きくする、あるいは移動度の高い半導体をチャネル層とするトランジスタを用いることで可能である。   In order for the second transistor Tr2 to become a subthreshold region with a constant current, it is necessary to sufficiently increase the current capability of Tr2. This can be achieved by increasing the size of the transistor or using a transistor having a channel layer of a semiconductor with high mobility.

なお、本実施形態では、第一の実施形態を元に発光期間制御を電流源トランジスタTr4からの電流(電荷)を用いて行っているが、同様な発光期間制御は、第二、第三、第四の実施形態にも適用することができる。   In this embodiment, the light emission period control is performed using the current (charge) from the current source transistor Tr4 based on the first embodiment, but the same light emission period control is performed in the second, third, The present invention can also be applied to the fourth embodiment.

更に、本発明は、基板上に、上述のような有機EL素子LED1とその駆動回路を含む発光表示デバイスをマトリックス状に配置する。そして、電流設定期間や階調設定期間をライン毎に行い、配線L3をカラム毎に準備して階調電圧を供給する事で、マトリックス型発光表示デバイス(画像表示装置)を実現する事が可能である。   Furthermore, in the present invention, a light-emitting display device including the organic EL element LED1 as described above and its driving circuit is arranged in a matrix on a substrate. A matrix light-emitting display device (image display device) can be realized by performing a current setting period and a gradation setting period for each line, preparing a wiring L3 for each column and supplying a gradation voltage. It is.

また、本発明の第一から第五の実施形態において、n型トランジスタ、p型トランジスタと定義しているトランジスタは、印加電圧の極性や有機EL素子の接続を変えること等により、逆の極性のトランジスタを用いることが可能である。   In the first to fifth embodiments of the present invention, the transistors defined as n-type transistors and p-type transistors have opposite polarities by changing the polarity of applied voltage or the connection of organic EL elements. Transistors can be used.

また、各スイッチSWをトランジスタで構成することが可能である。例えば、第三の実施形態において、スイッチをトランジスタで構成した場合の例を図21に示す。   Each switch SW can be formed of a transistor. For example, in the third embodiment, an example in which the switch is configured by a transistor is shown in FIG.

例えば、第三の実施形態のスイッチSW1は、CL1で動くSWTr1対応する。全てのスイッチはn型トランジスタであるため、スイッチのタイミングチャートの通り、Hで短絡、Lで開放となる。従って、図12(第三の実施形態のタイミングチャート)の通りに動作すると、第三の実施形態で説明した動作・機能が可能である。   For example, the switch SW1 of the third embodiment corresponds to SWTr1 that moves by CL1. Since all the switches are n-type transistors, H is short-circuited and L is open as shown in the switch timing chart. Therefore, if the operation is performed as shown in FIG. 12 (timing chart of the third embodiment), the operation / function described in the third embodiment is possible.

更に、本発明の第一から第五の実施の形態では、トランジスタとスイッチを、n型トランジスタ、p型トランジスタのみで構成することが可能である。例えば、第三の実施形態においてn型トランジスタのみで構成した場合の一例を図22に示す。   Furthermore, in the first to fifth embodiments of the present invention, it is possible to configure the transistors and switches only with n-type transistors and p-type transistors. For example, FIG. 22 shows an example of the case where the n-type transistor alone is used in the third embodiment.

ここで、本発明においては、電流源回路から有機EL素子に供給するのは一定電流であるため、電圧に対する特性の劣化の影響を抑える効果が得られる。また、一定電流は有機EL素子に供給する電流の最大値のため、負荷を高速に駆動できる。   Here, in the present invention, since it is a constant current that is supplied from the current source circuit to the organic EL element, an effect of suppressing the influence of deterioration of characteristics with respect to the voltage can be obtained. Further, since the constant current is the maximum value of the current supplied to the organic EL element, the load can be driven at high speed.

更に、電流源回路内の第一のトランジスタTr1のゲートは有機EL素子へ電流を供給する期間において、第一の容量C1の一端を除き、他の部分と切り離されている。そのため第一のトランジスタのドレイン並びに第一の容量C1における第一のトランジスタと接続されている側とは異なる側(配線L4)の電圧が一定であれば、第一のトランジスタのゲート電圧が安定になり、電流源回路から有機EL素子への電流が安定となる。   Further, the gate of the first transistor Tr1 in the current source circuit is separated from the other parts except for one end of the first capacitor C1 during a period in which current is supplied to the organic EL element. Therefore, if the voltage on the side different from the side connected to the first transistor in the drain of the first transistor and the first capacitor C1 (wiring L4) is constant, the gate voltage of the first transistor is stable. Thus, the current from the current source circuit to the organic EL element becomes stable.

また、電流源回路と有機EL素子との間にスイッチ(SW4)を用いることで、有機EL素子への余分な電流を抑制する効果が得られる。   Further, by using the switch (SW4) between the current source circuit and the organic EL element, an effect of suppressing an excess current to the organic EL element can be obtained.

また、図19に示すように電流源回路とは異なる電流源を第二の容量C2の一端に接続し、電流源より電荷を注入又は引き出すことで、第二の容量の一端電圧を変動させることができる。従って、各画素において第二の容量の一端の電圧を変動できるため、配線負荷の大きな大型画像表示装置でも画面位置による輝度の変化を抑えられる。   Further, as shown in FIG. 19, a current source different from the current source circuit is connected to one end of the second capacitor C2, and the voltage at one end of the second capacitor is varied by injecting or extracting charge from the current source. Can do. Therefore, since the voltage at one end of the second capacitor can be varied in each pixel, a change in luminance due to the screen position can be suppressed even in a large image display device with a large wiring load.

また、上記全ての実施形態において、スイッチを含む全てのトランジスタは、チャネルに結晶Siを用いた電界効果トランジスタ、チャネルにアモルファスSi、ポリSi、有機半導体,酸化物半導体等を用いた薄膜トランジスタを用いることができる。特に、薄膜トランジスタを用いることで、ガラスやプラスチック基板上に大型のマトリックス型発光表示デバイス(画像表示装置)を作製することが可能となる。   In all the above embodiments, all transistors including switches use field effect transistors using crystalline Si for the channel, and thin film transistors using amorphous Si, poly-Si, organic semiconductor, oxide semiconductor, or the like for the channel. Can do. In particular, by using a thin film transistor, a large matrix light-emitting display device (image display device) can be manufactured over a glass or plastic substrate.

キャリア密度が1018(cm−3)未満であるアモルファス酸化物半導体を用いることで、アモルファスSi薄膜トランジスタより移動度が高く、オフ時の電流の少ない、室温形成が可能な薄膜トランジスタによりマトリックス型発光表示デバイスが作製できる。 By using an amorphous oxide semiconductor having a carrier density of less than 10 18 (cm −3 ), a matrix type light emitting display device can be formed by a thin film transistor that has higher mobility than an amorphous Si thin film transistor and has a low current during off and can be formed at room temperature. Can be made.

アモルファス酸化物半導体は移動度が高く、回路動作を高速に行えることから、大型,高精細且つ安価な画像表示装置を作製することが可能となる。なお、InやZnを含むアモルファス酸化物半導体材料をチャネルに利用する場合、キャリア電子密度は、以下の範囲にするのがよい。即ち、1018(cm−3)未満、好ましくは、1017(cm−3)以下、更に好ましくは、1016(cm−3)以下にするのがよい。 Since an amorphous oxide semiconductor has high mobility and can perform circuit operation at high speed, a large-sized, high-definition, and inexpensive image display device can be manufactured. Note that when an amorphous oxide semiconductor material containing In or Zn is used for a channel, the carrier electron density is preferably set in the following range. That is, it is less than 10 18 (cm −3 ), preferably 10 17 (cm −3 ) or less, and more preferably 10 16 (cm −3 ) or less.

なお、国際公開第2005/088726号公報パンフレットに記載されているような透明アモルファス酸化物をTFTの活性層に用いる場合にも、リペア回路の概念を導入することができる。例えば、有機ELなどの表示素子の駆動用TFTとして、1画素内に複数のTFTを用意しておく。そして、不良箇所があった場合には、エキシマレーザを用いてスペア用のTFTを用いるようにするのである。   Note that the concept of a repair circuit can also be introduced when a transparent amorphous oxide as described in the pamphlet of International Publication No. 2005/088726 is used for the active layer of a TFT. For example, a plurality of TFTs are prepared in one pixel as driving TFTs for a display element such as an organic EL. If there is a defective portion, a spare TFT is used using an excimer laser.

より具体的には、各画素毎のスイッチングトランジスタとして、2組のTFTを用意し、有機EL(ダイオード)を駆動するためのTFTとして、2組のTFTを用意する。不良個所がなければ、2組の内、一方はダミーのTFTとなる。透明なTFTであれば、リペア用に複数のTFTを用意しても、開口率には大きな影響を与えない。なお、リペア回路に関しては、特開2000−227769号公報に詳しい記載がある。   More specifically, two sets of TFTs are prepared as switching transistors for each pixel, and two sets of TFTs are prepared as TFTs for driving an organic EL (diode). If there is no defective part, one of the two sets is a dummy TFT. If the TFT is transparent, even if a plurality of TFTs are prepared for repair, the aperture ratio is not greatly affected. The repair circuit is described in detail in Japanese Patent Application Laid-Open No. 2000-227769.

本発明の第一の実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 1st embodiment of this invention. 第一の実施形態の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of 1st embodiment. 第一の実施形態の第一のトランジスタTr1としてn型トランジスタを用いた場合の例を示す回路図である。It is a circuit diagram showing an example at the time of using an n-type transistor as the first transistor Tr1 of the first embodiment. 図3の動作を示すタイミングチャートである。4 is a timing chart showing the operation of FIG. 3. 第一の実施形態においてスイッチSW10を追加した例を示す回路図である。It is a circuit diagram which shows the example which added switch SW10 in 1st embodiment. 図5の動作を示すタイミングチャートである。6 is a timing chart showing the operation of FIG. 5. 第一の実施形態においてスイッチSW7の代わりにトランジスタTr4を用いた場合の例を示す回路図である。5 is a circuit diagram illustrating an example in which a transistor Tr4 is used instead of the switch SW7 in the first embodiment. FIG. 図7の動作を示すタイミングチャートである。It is a timing chart which shows the operation | movement of FIG. 本発明の第二の実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 2nd embodiment of this invention. 第二の実施形態の動作を示すタイミングチャートである。It is a timing chart which shows operation of a second embodiment. 本発明の第三の実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 3rd embodiment of this invention. 第三の実施形態の動作を示すタイミングチャートである。It is a timing chart which shows operation of a third embodiment. 第三の実施形態においてSW4を削減した例を示す回路図である。It is a circuit diagram which shows the example which reduced SW4 in 3rd embodiment. 図13の動作を示すタイミングチャートである。14 is a timing chart showing the operation of FIG. 本発明の第四の実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 4th embodiment of this invention. 第四の実施形態の動作を示すタイミングチャートである。It is a timing chart which shows operation of a 4th embodiment. 第四の実施形態においてSW4の代わりにSW8を用いた例を示す回路図である。It is a circuit diagram which shows the example which used SW8 instead of SW4 in 4th embodiment. 図17の動作を示すタイミングチャートである。It is a timing chart which shows the operation | movement of FIG. 本発明の第五の実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of 5th embodiment of this invention. 第五の実施形態の動作を示すタイミングチャートである。It is a timing chart which shows operation of a 5th embodiment. 本発明の第三の実施形態においてスイッチをトランジスタで構成した場合の例を示す回路図である。It is a circuit diagram which shows the example at the time of comprising a switch with a transistor in 3rd embodiment of this invention. 本発明の第三の実施形態においてスイッチやトランジスタをn型トランジスタのみで構成した場合の例を示す回路図である。It is a circuit diagram which shows the example at the time of comprising a switch and a transistor only by n-type transistor in 3rd embodiment of this invention. 有機EL素子と駆動回路から成る画素の例を示す図である。It is a figure which shows the example of the pixel which consists of an organic EL element and a drive circuit. AM型有機EL表示装置の例を示す図である。It is a figure which shows the example of AM type organic electroluminescence display. 第一の従来技術を示す回路図である。It is a circuit diagram which shows a 1st prior art. 第二の従来技術を示す回路図である。It is a circuit diagram which shows a 2nd prior art.

符号の説明Explanation of symbols

LED1 有機EL素子
Tr1 第一のトランジスタ
Tr2 第二のトランジスタ
Tr3 第三のトランジスタ
Tr4 第四のトランジスタ
C1 第一の容量
C2 第二の容量
SW1 第一のスイッチ
SW2 第二一のスイッチ
SW3 第三のスイッチ
SW4 第四一のスイッチ
SW5 第五のスイッチ
SW6 第六のスイッチ
SW7 第七のスイッチ
SW8 第八のスイッチ
SW9 第九のスイッチ
SW10 第十のスイッチ
SW11 第十一のスイッチ
L1 第一の配線
L2 第二の配線
L3 第三の配線
L4 第四の配線
L5 第五の配線
L6 第六の配線
SWTr1 トランジスタ
SWTr2 トランジスタ
SWTr4 トランジスタ
SWTr7 トランジスタ
SWTr9 トランジスタ
LED1 Organic EL element Tr1 First transistor Tr2 Second transistor Tr3 Third transistor Tr4 Fourth transistor C1 First capacitor C2 Second capacitor SW1 First switch SW2 Second first switch SW3 Third switch SW4 41st switch SW5 5th switch SW6 6th switch SW7 7th switch SW8 8th switch SW9 9th switch SW10 10th switch SW11 11th switch L1 1st wiring L2 2nd Wiring L3 Third wiring L4 Fourth wiring L5 Fifth wiring L6 Sixth wiring SWTr1 transistor SWTr2 transistor SWTr4 transistor SWTr7 transistor SWTr9 transistor

Claims (12)

表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路であって、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートの電圧を前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタと、
一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタと、一端が前記第3のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間が制御される制御回路とを有し、
前記第2の期間に、前記容量素子に前記配線から供給された階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積され、
前記第3の期間に、前記第2のトランジスタのゲートにはオン電圧が印加されるとともに、前記容量素子の一端にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることを特徴とする表示素子の駆動回路。
A first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element; A drive circuit for performing drive control including:
A current source circuit comprising: a first transistor; and a holding circuit for holding the voltage of the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor for switching a current from the current source circuit to the display element;
A third transistor having one terminal connected to the gate of the second transistor; a capacitor element having one end connected to the gate of the third transistor and the other end connected to a wiring; A control circuit in which the light emission time of the display element is controlled by controlling the second transistor in a period of 3,
In the second period, charges based on the difference between the gradation voltage supplied from the wiring to the capacitor and the threshold voltage of the third transistor are accumulated,
During the third period, an on-voltage is applied to the gate of the second transistor, and a sweep voltage is applied to one end of the capacitor, thereby controlling the on-time of the second transistor. A display element drive circuit.
前記スイープ電圧は、前記第3のトランジスタのゲート電圧値が、前記しきい値電圧を超えるように、前記容量素子に印加されることを特徴とする請求項1に記載の表示素子の駆動回路。   2. The display element driving circuit according to claim 1, wherein the sweep voltage is applied to the capacitor so that a gate voltage value of the third transistor exceeds the threshold voltage. 3. 表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路であって、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートの電圧を前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタと、
一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタと、一端が前記第3のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路とを有し、
前記第2の期間に前記配線から一定電圧が印加された後、階調電圧が印加され、前記容量素子には階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積され、
前記第3の期間に前記第2のトランジスタのゲートに前記第3のトランジスタを通して当該第2のトランジスタがオンする電圧が印加された後、前記容量素子にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることを特徴とする表示素子の駆動回路。
A first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element; A drive circuit for performing drive control including:
A current source circuit comprising: a first transistor; and a holding circuit for holding the voltage of the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor for switching a current from the current source circuit to the display element;
A third transistor having one terminal connected to the gate of the second transistor; a capacitor element having one end connected to the gate of the third transistor and the other end connected to a wiring; A control circuit for controlling a light emission time of the display element by controlling the second transistor during a period of 3,
After a certain voltage is applied from the wiring in the second period, a gradation voltage is applied, and the capacitor element has a charge based on a difference between the gradation voltage and the threshold voltage of the third transistor. Accumulated,
In the third period, a voltage that turns on the second transistor through the third transistor is applied to the gate of the second transistor, and then a sweep voltage is applied to the capacitor, whereby the second transistor is turned on. A display element driving circuit, wherein an ON time of the second transistor is controlled.
表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有する表示素子の駆動回路において、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートを前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記第1のトランジスタと直列に接続された第2のトランジスタと、一端が前記第2のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路とを有し、
前記第2の期間に前記容量素子に前記配線から供給された階調電圧と前記第2のトランジスタのゲート電圧との差に基づく電荷が蓄積され、
前記第3の期間に前記容量素子の一端にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることを特徴とする表示素子の駆動回路。
Driving a display element having a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a drive current to the display element In the circuit
A current source circuit having a first transistor and a holding circuit for holding the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor connected in series with the first transistor; a capacitor element having one end connected to the gate of the second transistor and the other end connected to a wiring; and in the third period A control circuit for controlling a light emission time of the display element by controlling the second transistor;
In the second period, charges based on the difference between the gradation voltage supplied from the wiring to the capacitor element and the gate voltage of the second transistor are accumulated,
The display element driver circuit, wherein an on-time of the second transistor is controlled by applying a sweep voltage to one end of the capacitor in the third period.
表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有する表示素子の駆動回路において、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートを前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路と直列に接続され、前記表示素子と並列に接続された第2のトランジスタと、一方の端子が前記第2のトランジスタのゲートに接続され、他端が配線に接続された容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間を制御する制御回路とを有し、
前記第1の期間に前記配線から一定電圧が印加され、
前記第2の期間に前記配線から階調電圧が印加され、且つ、前記第2のトランジスタのゲートと一方の端子とが短絡され、前記容量素子には階調電圧と前記第2のトランジスタのゲート電圧との差に基づく電荷が蓄積され、
前記第3の期間に前記容量素子の一端にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間を制御されることを特徴とする表示素子の駆動回路。
Driving a display element having a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a drive current to the display element In the circuit
A current source circuit having a first transistor and a holding circuit for holding the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor connected in series with the current source circuit and connected in parallel with the display element, and a capacitor element having one terminal connected to the gate of the second transistor and the other end connected to a wiring And a control circuit for controlling a light emission time of the display element by controlling the second transistor in the third period,
A constant voltage is applied from the wiring during the first period;
In the second period, a gradation voltage is applied from the wiring, the gate of the second transistor and one terminal are short-circuited, and the capacitor element has a gradation voltage and a gate of the second transistor. Charge based on the difference from the voltage is accumulated,
The display element driver circuit, wherein an on-time of the second transistor is controlled by applying a sweep voltage to one end of the capacitor in the third period.
表示素子に供給する電流を設定するための第1の期間と、該表示素子の階調を設定するための第2の期間と、該表示素子に駆動電流を供給するための第3の期間とを含む駆動制御を行うための駆動回路であって、
第1のトランジスタと、前記第1の期間に前記第1のトランジスタのゲートの電圧を前記表示素子に供給する一定電流に応じた電圧に保持するための保持回路とを有する電流源回路と、
前記電流源回路から前記表示素子への電流をスイッチする第2のトランジスタと、
一方の端子が前記第2のトランジスタのゲートに接続された第3のトランジスタと、一端が前記第3のトランジスタのゲートに接続され、他端がスイッチを介して、配線に接続される容量素子とを含み、前記第3の期間に前記第2のトランジスタを制御することにより前記表示素子の発光時間が制御される制御回路とを有し、
前記第2の期間に、前記容量素子に前記配線から供給された階調電圧と前記第3のトランジスタのしきい値電圧との差に基づく電荷が蓄積され、
前記第3の期間に、前記第2のトランジスタのゲートにはオン電圧が印加されるとともに、前記容量素子にスイープ電圧が印加されることによって、前記第2のトランジスタのオン時間が制御されることを特徴とする表示素子の駆動回路。
A first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a driving current to the display element; A drive circuit for performing drive control including:
A current source circuit comprising: a first transistor; and a holding circuit for holding the voltage of the gate of the first transistor at a voltage corresponding to a constant current supplied to the display element in the first period;
A second transistor for switching a current from the current source circuit to the display element;
A third transistor having one terminal connected to the gate of the second transistor, a capacitor having one end connected to the gate of the third transistor and the other end connected to the wiring through a switch; A control circuit that controls the light emission time of the display element by controlling the second transistor in the third period,
In the second period, charges based on the difference between the gradation voltage supplied from the wiring to the capacitor and the threshold voltage of the third transistor are accumulated,
In the third period, an ON voltage is applied to the gate of the second transistor, and an ON time of the second transistor is controlled by applying a sweep voltage to the capacitor. A display element driving circuit.
前記第2のトランジスタにおいて、前記一定電流がサブスレショールド領域の電流であり、オフ電流が前記一定電流の0.1%以下であることを特徴とする請求項1から6のいずれか1項に記載の表示素子の駆動回路。   7. The device according to claim 1, wherein, in the second transistor, the constant current is a current in a subthreshold region, and an off-current is 0.1% or less of the constant current. A driving circuit for the display element. 前記表示素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項1からのいずれか1項に記載の表示素子の駆動回路。 The display element, a drive circuit for a display device according to any one of claims 1 to 7, characterized in that the organic electroluminescent device. 基板上に、表示素子と、請求項1からのいずれか1項に記載の表示素子の駆動回路とがマトリックス状に配置されていることを特徴とする画像表示装置。 On a substrate, a display device, an image display apparatus characterized by a drive circuit of a display device according to any one of claims 1 to 7 are arranged in a matrix. 表示素子に供給する電流を設定するための第1の期間と、前記表示素子の階調を設定するための第2の期間と、前記表示素子に駆動電流を供給するための第3の期間とを有する表示素子の駆動回路において、
前記第1の期間に前記表示素子に供給する一定電流に応じた値を保持する保持回路を有する電流源回路と、前記第2の期間に供給された階調電圧に応じて前記第3の期間に前記電流源回路から前記表示素子に一定電流を供給する時間を制御する制御回路とを備え、
前記電流源回路は、少なくとも第1のトランジスタを備え、
前記制御回路は、前記電流源回路と前記表示素子の間にソース・ドレインが直列に接続し、ゲートが直接、あるいはスイッチを経由して容量素子の一端に接続しており、前記一定電流が、ゲート電圧−ドレイン電流特性のサブスレショールド領域にあり、かつオフ電流が前記一定電流の0.1%以下である第2のトランジスタを備え、
前記第3の期間において、前記第2のトランジスタのゲート電圧を経時的に変え、前記第2のトランジスタのソース・ドレイン間がオンする時間を制御することで、前記表示素子への一定電流を供給する時間を制御することを特徴とする表示素子の駆動回路。
A first period for setting a current to be supplied to the display element; a second period for setting a gradation of the display element; and a third period for supplying a drive current to the display element; In a display element drive circuit having
A current source circuit having a holding circuit for holding a value corresponding to a constant current supplied to the display element in the first period, and the third period in accordance with the gradation voltage supplied in the second period. And a control circuit for controlling a time for supplying a constant current from the current source circuit to the display element,
The current source circuit includes at least a first transistor,
In the control circuit, a source and a drain are connected in series between the current source circuit and the display element, a gate is connected to one end of a capacitive element directly or via a switch, and the constant current is A second transistor having a gate voltage-drain current characteristic in a subthreshold region and having an off-current of 0.1% or less of the constant current;
In the third period, a constant current is supplied to the display element by changing the gate voltage of the second transistor over time and controlling the time during which the source and drain of the second transistor are turned on. A display element driving circuit, characterized by controlling a time for the display element to operate.
表示素子に供給する電流を設定する第1の期間と、前記表示素子の階調を設定する第2の期間と、前記表示素子に駆動電流を供給する第3の期間とを有する表示素子の駆動回路において、
前記第1の期間に前記表示素子に供給する一定電流に応じた値を保持する保持回路を有する電流源回路と、前記第2の期間に供給された階調電圧に応じて前記第3の期間に前記電流源回路から前記表示素子に一定電流を供給する時間を制御する制御回路とを備え、
前記電流源回路は、少なくとも第1のトランジスタを備え、
前記制御回路は、電流源回路に対し、前記表示素子とソース・ドレインが並列に接続し、ゲートが直接、あるいはスイッチを経由して容量素子の一端に接続し、前記一定電流がゲート電圧−ドレイン電流特性のサブスレショールド領域にあり、かつオフ電流が前記一定電流の0.1%以下である第2のトランジスタを備え、
前記第3の期間において、前記第2のトランジスタのゲート電圧を経時的に変え、前記第2のトランジスタのソース・ドレイン間がオフする時間を制御することで、前記表示素子への一定電流を供給する時間を制御することを特徴とする表示素子の駆動回路。
Driving a display element having a first period for setting a current to be supplied to the display element, a second period for setting a gradation of the display element, and a third period for supplying a drive current to the display element In the circuit
A current source circuit having a holding circuit for holding a value corresponding to a constant current supplied to the display element in the first period, and the third period in accordance with the gradation voltage supplied in the second period. And a control circuit for controlling a time for supplying a constant current from the current source circuit to the display element,
The current source circuit includes at least a first transistor;
In the control circuit, the display element and the source / drain are connected in parallel to the current source circuit, the gate is connected to one end of the capacitor element directly or via a switch, and the constant current is gate voltage-drain. A second transistor having a sub-threshold region of current characteristics and having an off-current of 0.1% or less of the constant current;
In the third period, a constant current is supplied to the display element by changing the gate voltage of the second transistor over time and controlling the time during which the source and drain of the second transistor are turned off. A display element driving circuit, characterized by controlling a time for the display element to operate.
前記第2のトランジスタのゲートとソース(又はドレイン)が接続している第3のトランジスタを備え、前記第3のトランジスタのゲートが前記容量素子の一端に接続していることを特徴とする請求項10に記載の表示素子の駆動回路。 3. A third transistor in which a gate and a source (or drain) of the second transistor are connected to each other, and the gate of the third transistor is connected to one end of the capacitor. a drive circuit for a display device according to 10.
JP2007060277A 2006-03-10 2007-03-09 Display element drive circuit and image display device Expired - Fee Related JP5016953B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007060277A JP5016953B2 (en) 2006-03-10 2007-03-09 Display element drive circuit and image display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006065902 2006-03-10
JP2006065902 2006-03-10
JP2007060277A JP5016953B2 (en) 2006-03-10 2007-03-09 Display element drive circuit and image display device

Publications (2)

Publication Number Publication Date
JP2007272224A JP2007272224A (en) 2007-10-18
JP5016953B2 true JP5016953B2 (en) 2012-09-05

Family

ID=38675021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007060277A Expired - Fee Related JP5016953B2 (en) 2006-03-10 2007-03-09 Display element drive circuit and image display device

Country Status (1)

Country Link
JP (1) JP5016953B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100058140A (en) * 2008-11-24 2010-06-03 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using the same
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101745749B1 (en) 2010-01-20 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP5982147B2 (en) * 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 Light emitting device
US9336718B2 (en) * 2012-05-30 2016-05-10 Sharp Kabushiki Kaisha Display device and method for driving same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246320A (en) * 2003-01-20 2004-09-02 Sanyo Electric Co Ltd Active matrix drive type display device
JP5051565B2 (en) * 2003-12-10 2012-10-17 奇美電子股▲ふん▼有限公司 Image display device
JP5011682B2 (en) * 2005-09-02 2012-08-29 セイコーエプソン株式会社 Electronic device and electronic equipment
JP2007148222A (en) * 2005-11-30 2007-06-14 Hitachi Displays Ltd Image display apparatus

Also Published As

Publication number Publication date
JP2007272224A (en) 2007-10-18

Similar Documents

Publication Publication Date Title
US8629817B2 (en) Driving circuit of display element and image display apparatus
US9852687B2 (en) Display device and driving method
US8674914B2 (en) Display device and method of driving the same
KR101014899B1 (en) Organic light emitting display device
JP4360121B2 (en) Pixel circuit, display device, and driving method of pixel circuit
JP5157467B2 (en) Self-luminous display device and driving method thereof
JP6857779B2 (en) Deterioration delay method for OLED pixel circuits and OLED elements
US8068071B2 (en) Pixel circuit and image display apparatus having the pixel circuit
WO2018045667A1 (en) Amoled pixel driving circuit and driving method
US20150029079A1 (en) Drive circuit, display device, and drive method
WO2005045797A1 (en) Pixel circuit, display apparatus, and method for driving pixel circuit
JP5214384B2 (en) Display device and driving method thereof
JP2005196114A (en) Electroluminescence display device and driving method therefor
JP5016953B2 (en) Display element drive circuit and image display device
KR20100053233A (en) Organic electro-luminescent display device and driving method thereof
JP5034208B2 (en) Display device and driving method of display device
JP5109302B2 (en) Display device and manufacturing method thereof
JP5789585B2 (en) Display device and electronic device
US8648776B2 (en) Display device, pixel circuit, and method for driving same
WO2022162941A1 (en) Pixel circuit and display device
US20090201278A1 (en) Unit pixels and active matrix organic light emitting diode displays including the same
JP5473199B2 (en) Luminescent display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5016953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees