JP5014619B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5014619B2
JP5014619B2 JP2005338686A JP2005338686A JP5014619B2 JP 5014619 B2 JP5014619 B2 JP 5014619B2 JP 2005338686 A JP2005338686 A JP 2005338686A JP 2005338686 A JP2005338686 A JP 2005338686A JP 5014619 B2 JP5014619 B2 JP 5014619B2
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
insulating resin
optical element
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005338686A
Other languages
Japanese (ja)
Other versions
JP2007149751A (en
Inventor
孝直 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005338686A priority Critical patent/JP5014619B2/en
Publication of JP2007149751A publication Critical patent/JP2007149751A/en
Application granted granted Critical
Publication of JP5014619B2 publication Critical patent/JP5014619B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip size/scale Package)等の半導体装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor device such as a wafer level CSP (Chip size / scale Package) that does not use a wiring board (interposer), and a method for manufacturing the semiconductor device .

従来、半導体パッケージでは、デュアル・インライン・パッケージ(Dual Inline Package)やクァド・フラット・パッケージ(Quad Flat Package)など、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置が主流であった。
これに対し、高密度実装可能なチップ・サイズ/スケール・パッケージ(CSP)が提案され、実用に供されている。
CSPは、いわゆるボールグリッドアレイ(BGA)技術を応用したもので、パッケージの表面に複数の電極をロ字状あるいは格子状に配置した構造(BGA構造)のリードレス半導体パッケージである。かかる構造のCSPでは、電極格子数が同じでも、パッケージの占有面積を狭くすることができる。
Conventionally, in semiconductor packages, peripheral terminal arrangements, such as dual inline packages and quad flat packages, where metal leads are arranged on the side and periphery of resin packages have been the mainstream. It was.
On the other hand, a chip size / scale package (CSP) capable of high-density mounting has been proposed and put into practical use.
The CSP is an application of so-called ball grid array (BGA) technology, and is a leadless semiconductor package having a structure (BGA structure) in which a plurality of electrodes are arranged in a square shape or a lattice shape on the surface of the package. In the CSP having such a structure, even if the number of electrode lattices is the same, the area occupied by the package can be reduced.

近年、さらなる高密度実装化を目指して、上記CSPをさらに発展させた半導体パッケージとして、ウエハレベル(WL)CSPが提案されている。(例えば、特許文献1)。
図8に基づいて、従来のウエハレベルCSPの概略について簡単に説明する。図8は厚み方向の断面図である。
この半導体装置100は、電極102およびパッシベーション膜103が形成された半導体基板101と、該半導体基板101の上に設けられた絶縁樹脂層111と、この絶縁樹脂層111の前記電極102に整合する領域に形成された開口部111aと、この開口部111aを介して前記電極2に接続された配線層115と、前記半導体基板101、前記絶縁樹脂層111および前記配線層115を封止する封止樹脂層116と、この封止樹脂層116を貫通し上面に半田バンプ117が形成されたポスト118とを有する。
特開2002−270720号公報
In recent years, a wafer level (WL) CSP has been proposed as a semiconductor package in which the CSP is further developed in order to achieve higher density mounting. (For example, patent document 1).
An outline of a conventional wafer level CSP will be briefly described with reference to FIG. FIG. 8 is a cross-sectional view in the thickness direction.
The semiconductor device 100 includes a semiconductor substrate 101 on which an electrode 102 and a passivation film 103 are formed, an insulating resin layer 111 provided on the semiconductor substrate 101, and a region of the insulating resin layer 111 that matches the electrode 102. An opening 111a formed in the substrate, a wiring layer 115 connected to the electrode 2 through the opening 111a, and a sealing resin for sealing the semiconductor substrate 101, the insulating resin layer 111, and the wiring layer 115. And a post 118 having a solder bump 117 formed on the upper surface thereof.
JP 2002-270720 A

このような従来の半導体装置では、絶縁性樹脂(絶縁樹脂層および/または封止樹脂層)に不透明な樹脂を用いているので、封止後はX線装置や超音波装置などを用いなければ樹脂内部や素子内部の検査を行うことができず、また、撮像素子や赤外線センサーなどを備えた光学デバイスへの適応が困難であった。   In such a conventional semiconductor device, since an opaque resin is used for the insulating resin (insulating resin layer and / or sealing resin layer), an X-ray device, an ultrasonic device or the like must be used after sealing. The inside of the resin and the inside of the element could not be inspected, and it was difficult to adapt to an optical device equipped with an image sensor, an infrared sensor, and the like.

本発明は、上記実情に鑑みてなされたものであり、樹脂内部や素子内部の検査を容易にし、また、ウエハレベルCSPの光学デバイスへの適応を可能とした半導体装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a semiconductor device that facilitates inspection inside a resin or inside an element, and that can be applied to an optical device of a wafer level CSP. To do.

本発明の請求項1に係る半導体装置は、少なくとも一面に電極と光学素子とを備えた基板と、前記基板の一面側において、該基板とともに、前記光学素子とを覆い、該電極と重なる一部領域には開口部が設けられた絶縁樹脂層と、前記絶縁樹脂層上に設けられ、前記開口部を通して、一端が前記電極と電気的に接続された導電層と、前記絶縁樹脂層および前記導電層を被覆する封止樹脂層と、前記導電層の他端に形成された半田バンプと、を含む半導体装置であって、前記光学素子は、前記絶縁樹脂層によって被覆されており、前記絶縁樹脂層および前記封止樹脂層において、少なくとも前記光学素子と重なる部分は、前記光学素子が使用する波長域において透過性を有する材料からなることを特徴とする。
本発明の請求項2に係る半導体装置は、請求項1において、前記絶縁樹脂層および/または封止樹脂層において、前記光学素子と重なる部分は、他の部分に比べて薄いことを特徴とする。
本発明の請求項3に係る半導体装置は、請求項1において、前記封止樹脂層は、前記光学素子に対応する部分に開口部を有していることを特徴とする。
本発明の請求項4に係る半導体装置は、請求項3において、前記開口部の側面は、前記絶縁樹脂層および/または封止樹脂層の表面に対して傾斜していることを特徴とする。
本発明の請求項5に係る半導体装置は、請求項4において、前記傾斜は、断面方向から見てテーパ状をなすことを特徴とする。
本発明の請求項6に係る半導体装置は、請求項4において、前記傾斜は、断面方向から見て円弧状をなすことを特徴とする。
本発明の請求項7に係る半導体装置は、請求項4において、前記傾斜は、断面方向から見て凹凸状をなすことを特徴とする。
本発明の請求項8に係る半導体装置製造方法は、基板の一面に電極と光学素子とを形成する工程と、前記基板の一面側において、該基板とともに、前記光学素子とを覆い、該電極と重なる領域には開口部が設けられ、前記光学素子にとって透過性を有する材料からなる絶縁樹脂層を形成する工程と、前記絶縁樹脂層上に、前記開口部を通して、一端が前記電極に接続された導電層を形成する工程と、前記導電層および前記絶縁樹脂層を、前記光学素子が使用する波長域において透過性を有する材料からなる封止樹脂層で覆う工程と、前記導電層の他端に半田バンプを形成する工程と、を有することを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device including an electrode and an optical element on at least one surface, and a part of the one surface side of the substrate that covers the optical element together with the substrate and overlaps the electrode. An insulating resin layer provided with an opening in the region, a conductive layer provided on the insulating resin layer and having one end electrically connected to the electrode through the opening, the insulating resin layer and the conductive layer A semiconductor device including a sealing resin layer covering the layer and a solder bump formed on the other end of the conductive layer, wherein the optical element is covered with the insulating resin layer, and the insulating resin In the layer and the sealing resin layer, at least a portion overlapping with the optical element is made of a material having transparency in a wavelength region used by the optical element.
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, in the insulating resin layer and / or the sealing resin layer, a portion overlapping with the optical element is thinner than other portions. .
The semiconductor device according to claim 3 of the present invention, in claim 1, before Kifu sealing resin layer is characterized by having an opening in a portion corresponding to the optical element.
According to a fourth aspect of the present invention, in the semiconductor device according to the third aspect, the side surface of the opening is inclined with respect to the surface of the insulating resin layer and / or the sealing resin layer.
A semiconductor device according to a fifth aspect of the present invention is the semiconductor device according to the fourth aspect, characterized in that the slope is tapered when viewed from the cross-sectional direction.
A semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to the fourth aspect, characterized in that the slope has an arc shape when viewed from the cross-sectional direction.
The semiconductor device according to a seventh aspect of the present invention is the semiconductor device according to the fourth aspect, characterized in that the slope has an uneven shape when viewed from the cross-sectional direction.
According to an eighth aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: forming an electrode and an optical element on one surface of a substrate; and covering the optical element together with the substrate on one surface side of the substrate; An opening is provided in the overlapping region, and an insulating resin layer made of a material that is transparent to the optical element is formed, and one end of the insulating resin layer is connected to the electrode through the opening on the insulating resin layer. A step of forming a conductive layer, a step of covering the conductive layer and the insulating resin layer with a sealing resin layer made of a material having transparency in a wavelength region used by the optical element, and a second end of the conductive layer. And a step of forming solder bumps.

本発明では、絶縁樹脂層および/または封止樹脂層において、少なくとも光学素子と重なる部分を、前記光学素子にとって透過性を有する材料から構成しているので、X線装置や超音波装置を用いることなく、樹脂内部や素子内部の検査を行うことができる。また、本発明により、光学デバイスへのウエハレベルCSPの適応が可能となる。   In the present invention, in the insulating resin layer and / or the sealing resin layer, at least a portion that overlaps with the optical element is made of a material that is transparent to the optical element, and therefore an X-ray device or an ultrasonic device is used. In addition, the inside of the resin and the inside of the element can be inspected. Further, according to the present invention, the wafer level CSP can be applied to the optical device.

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。   Hereinafter, an embodiment of a semiconductor device according to the present invention will be described with reference to the drawings.

<第一の実施形態>
図1は、本発明の半導体装置の一例を示す断面図である。
この半導体装置10においては、集積回路(IC、図示略)および光学素子が形成された半導体基板1の表面に集積回路の電極2およびパッシベーション膜3が形成されている。
光学素子は、受光素子でも発光素子でも構わない。この半導体装置10は、光学素子としてフォトセンサ4を備える。
<First embodiment>
FIG. 1 is a cross-sectional view showing an example of a semiconductor device of the present invention.
In this semiconductor device 10, an integrated circuit electrode 2 and a passivation film 3 are formed on the surface of a semiconductor substrate 1 on which an integrated circuit (IC, not shown) and optical elements are formed.
The optical element may be a light receiving element or a light emitting element. The semiconductor device 10 includes a photosensor 4 as an optical element.

さらにこの半導体装置は、半導体基板1のパッシベーション膜3上に設けられた絶縁樹脂層11と、この絶縁樹脂層11の前記電極2に整合する領域に形成された開口部11aと、この開口部11aを介して前記電極2に接続された導電層12と、前記半導体基板1、前記絶縁樹脂層11および前記導電層12を覆う封止樹脂層13と、この封止樹脂層13を貫通し上面に形成された半田バンプ14とを有する。図1に示すように、フォトセンサ4は絶縁樹脂層11により覆われ、絶縁樹脂層11上に配された導電層12は、封止樹脂層13により覆われている。すなわちフォトセンサ4は、絶縁樹脂層11と封止樹脂層13の2層により覆われており、導電層12は、封止樹脂層13のみにより覆われた構造をなしている。 Further, this semiconductor device includes an insulating resin layer 11 provided on the passivation film 3 of the semiconductor substrate 1, an opening 11a formed in a region matching the electrode 2 of the insulating resin layer 11, and the opening 11a. A conductive layer 12 connected to the electrode 2 through the semiconductor substrate 1, a sealing resin layer 13 covering the semiconductor substrate 1, the insulating resin layer 11 and the conductive layer 12, and penetrating the sealing resin layer 13 on the upper surface. The solder bumps 14 are formed. As shown in FIG. 1, the photosensor 4 is covered with an insulating resin layer 11, and the conductive layer 12 disposed on the insulating resin layer 11 is covered with a sealing resin layer 13. That is, the photosensor 4 is covered with two layers of the insulating resin layer 11 and the sealing resin layer 13, and the conductive layer 12 has a structure covered only with the sealing resin layer 13.

半導体基板1は、少なくとも表層が絶縁部(図示略)をなす基材1aの一面上に、例えば電極2としてAlパッドを設け、さらにその上にSiNまたはSiO等のパッシベーション膜3(不動態化による絶縁膜)を形成してなるものである。このパッシベーション膜3には、電極2と整合する位置に開口部3a、フォトセンサ4と整合する位置に開口部3bが設けられており、この開口部3a,3bを通して電極2およびフォトセンサ4が露出されている。パッシベーション膜3は、例えばLP−CVD法等により形成することができ、その膜厚は例えば0.1〜0.5μmである。 The semiconductor substrate 1 is provided with, for example, an Al pad as an electrode 2 on at least one surface of a base material 1a whose surface layer forms an insulating portion (not shown), and further a passivation film 3 (passivation) such as SiN or SiO 2 on the surface. Insulating film) is formed. The passivation film 3 is provided with an opening 3a at a position aligned with the electrode 2 and an opening 3b at a position aligned with the photosensor 4, and the electrode 2 and the photosensor 4 are exposed through the openings 3a and 3b. Has been. The passivation film 3 can be formed by, for example, the LP-CVD method, and the film thickness is, for example, 0.1 to 0.5 μm.

導電層12は、電極2と半田バンプ14とを電気的に接続する再配線層(アンダーパス)である。導電層12の一端部は、開口部11aを介して絶縁樹脂層11を貫通し、電極2と電気的に接続されている。また、導電層12の他端部は半田バンプ14と整合する位置まで延びている。   The conductive layer 12 is a rewiring layer (underpass) that electrically connects the electrode 2 and the solder bump 14. One end of the conductive layer 12 penetrates the insulating resin layer 11 through the opening 11 a and is electrically connected to the electrode 2. The other end portion of the conductive layer 12 extends to a position where it is aligned with the solder bump 14.

そして本発明の半導体装置では、前記絶縁樹脂層11および封止樹脂層13において、少なくとも前記フォトセンサ4と重なる部分は、該フォトセンサ4にとって透過性を有する材料から構成されている。
ここで、透過性を有するとは、フォトセンサ4が使用される波長域にとって透過性を有することを意味する。
具体的には、例えば700〜1100nmの波長領域において、50%以上の透過率を有することが好ましい。
このような透過性を有する樹脂としては、ポリイミド、ポリフェニレンオキサイド(PPO)、ポリベンザオキサゾール等が挙げられる。
In the semiconductor device of the present invention, at least a portion of the insulating resin layer 11 and the sealing resin layer 13 that overlaps with the photosensor 4 is made of a material that is transparent to the photosensor 4.
Here, having transparency means having transparency for the wavelength range in which the photosensor 4 is used.
Specifically, for example, it is preferable to have a transmittance of 50% or more in a wavelength region of 700 to 1100 nm.
Examples of such a resin having transparency include polyimide, polyphenylene oxide (PPO), and polybenzoxazole.

半導体装置10では、絶縁樹脂層11および封止樹脂層13に透過性を有する材料を用いているので、X線装置や超音波装置を用いることなく、樹脂内部や素子内部の検査を行うことができる。これにより検査を簡略化することができる。また、フォトセンサ4の感度が向上し、半導体装置10の光学特性を優れたものとすることができる。
また、光学素子を備えた半導体装置において、該光学素子と重なる部分に透過性を有する材料を用いることにより、ウエハレベルCSPの光学デバイスへの適応が可能となる。これにより、従来に比べて工程を簡略化でき、設計の自由度が向上する。
In the semiconductor device 10, since the insulating resin layer 11 and the sealing resin layer 13 are made of a permeable material, the inside of the resin and the inside of the element can be inspected without using an X-ray device or an ultrasonic device. it can. As a result, the inspection can be simplified. In addition, the sensitivity of the photosensor 4 is improved, and the optical characteristics of the semiconductor device 10 can be improved.
Further, in a semiconductor device including an optical element, by using a material having transparency in a portion overlapping with the optical element, it is possible to adapt to an optical device of a wafer level CSP. Thereby, a process can be simplified compared with the past, and the freedom degree of design improves.

半導体基板1は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板1が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。   The semiconductor substrate 1 may be a semiconductor wafer such as a silicon wafer, or may be a semiconductor chip obtained by cutting (dicing) the semiconductor wafer into chip dimensions. When the semiconductor substrate 1 is a semiconductor chip, first, a plurality of semiconductor elements, ICs, induction elements, etc. are formed on a semiconductor wafer and then cut into chip dimensions to obtain a plurality of semiconductor chips. Can do.

絶縁樹脂層11は、電極2と整合する位置に形成された開口部11aを有する。絶縁樹脂層11は、少なくとも前記フォトセンサ4と重なる部分が、上述したような、フォトセンサ4にとって透過性を有する材料から構成され、その厚さは例えば5〜50μmである。
絶縁樹脂層11は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部11aは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
The insulating resin layer 11 has an opening 11 a formed at a position aligned with the electrode 2. The insulating resin layer 11 is made of a material that is transparent to the photosensor 4 as described above, at least a portion that overlaps the photosensor 4, and has a thickness of, for example, 5 to 50 μm.
The insulating resin layer 11 can be formed by, for example, a spin coating method, a printing method, a laminating method, or the like. The opening 11a can be formed, for example, by patterning using a photolithography technique.

導電層12は、シード膜(図示略)とその上に配された導電膜(図示略)とからなる積層体から構成される。
導電層12の材料としては、例えば銅等が用いられ、その厚さは例えば1〜20μmである。これにより十分な導電性が得られる。導電層12は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
The conductive layer 12 is composed of a laminate composed of a seed film (not shown) and a conductive film (not shown) disposed thereon.
As the material of the conductive layer 12, for example, copper is used, and the thickness thereof is, for example, 1 to 20 μm. Thereby, sufficient electrical conductivity is obtained. The conductive layer 12 can be formed by, for example, a plating method such as an electrolytic copper plating method, a sputtering method, a vapor deposition method, or a combination of two or more methods.

封止樹脂層13は、少なくとも前記フォトセンサ4と重なる部分が、上述したような、フォトセンサ4にとって透過性を有する材料から構成され、その厚さは例えば5〜150μmである。封止樹脂層13には、半田バンプ14を搭載するための開口部13aが設けられる。   The sealing resin layer 13 is made of a material having transparency for the photosensor 4 as described above, at least a portion overlapping with the photosensor 4, and has a thickness of, for example, 5 to 150 μm. The sealing resin layer 13 is provided with openings 13 a for mounting the solder bumps 14.

半田バンプ14は、例えば封止樹脂層13に形成された開口部13a上に半田材料を載せ、半田溶融温度以上に加熱するリフロー工程を経て形成することができる。
図1では、半導体基板上の素子1つに対応する部分のみを図示したが、本発明は、複数の素子を備えた半導体装置に適用することもできる。
The solder bump 14 can be formed through a reflow process in which a solder material is placed on the opening 13a formed in the sealing resin layer 13 and heated to a temperature equal to or higher than the solder melting temperature, for example.
Although only a portion corresponding to one element on the semiconductor substrate is illustrated in FIG. 1, the present invention can also be applied to a semiconductor device including a plurality of elements.

次に、図1に示す半導体装置の製造方法について説明する。
まず、図2(a)に示すように、集積回路(図示略)、フォトセンサ4、電極2およびパッシベーション膜3を有する半導体基板1を用意する。この半導体基板1は、上述したように、基材1aの一面上に電極2とフォトセンサ4とパッシベーション膜3とが形成されており、パッシベーション膜3には、電極2と整合する位置に開口部3a、フォトセンサ4と整合する位置に開口部3bが設けられた半導体ウエハである。
Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described.
First, as shown in FIG. 2A, a semiconductor substrate 1 having an integrated circuit (not shown), a photosensor 4, an electrode 2, and a passivation film 3 is prepared. As described above, the semiconductor substrate 1 has the electrode 2, the photosensor 4, and the passivation film 3 formed on one surface of the substrate 1 a, and the passivation film 3 has an opening at a position aligned with the electrode 2. 3a, a semiconductor wafer in which an opening 3b is provided at a position aligned with the photosensor 4.

次いで、図2(b)に示すように、半導体基板1のパッシベーション膜3の上に、開口部11aを有する絶縁樹脂層11を形成する。
このような絶縁樹脂層11は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによってパッシベーション膜3の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、電極2と整合する位置に開口部11aを形成することによって形成することができる。
Next, as shown in FIG. 2B, an insulating resin layer 11 having an opening 11 a is formed on the passivation film 3 of the semiconductor substrate 1.
Such an insulating resin layer 11 is formed by, for example, forming a film made of the above resin on the entire surface of the passivation film 3 by, for example, a spin coating method, a printing method, or a laminating method, and then performing patterning using, for example, a photolithography technique. It can be formed by forming the opening 11a at a position aligned with the electrode 2.

次いで、図2(c)に示すように、絶縁樹脂層11上に、導電層12を形成する。
ここで、導電層12を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード膜(図示略)を絶縁樹脂層11上の全面または必要な領域に形成する。シード膜は、例えばスパッタリング法により形成されたCu層およびCr層からなる積層体、またはCu層およびTi層からなる積層体である。また、無電解Cuめっき層でもよいし、蒸着法、塗布法または化学気相成長法(CVD)等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
Next, as illustrated in FIG. 2C, the conductive layer 12 is formed on the insulating resin layer 11.
Here, an example of a suitable method for forming the conductive layer 12 will be described.
First, a thin seed film (not shown) for electrolytic plating is formed on the entire surface of the insulating resin layer 11 or a necessary region by sputtering or the like. The seed film is, for example, a laminated body made of a Cu layer and a Cr layer formed by a sputtering method, or a laminated body made of a Cu layer and a Ti layer. Further, it may be an electroless Cu plating layer, a metal thin film layer formed by a vapor deposition method, a coating method, a chemical vapor deposition method (CVD), or the like, or a combination of the above metal layer forming methods. Good.

次に、シード膜の上に、電解めっき用のレジスト膜(図示略)を形成する。このレジスト膜には導電層12の形成すべき領域に開口部を設け、該開口部において、前記シード膜を露出させておく。レジスト膜は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
そして、前記レジスト膜をマスクとして露出したシード膜上に、電解めっき法等により、Cu等から構成された導電膜を形成する。このようにして、所望の領域に導電層12が形成される。その後、不要なレジスト膜およびシード膜はエッチングにより除去し、導電層12が形成された領域以外の部分では絶縁樹脂層11が露出されるようにする
Next, a resist film (not shown) for electrolytic plating is formed on the seed film. The resist film is provided with an opening in a region where the conductive layer 12 is to be formed, and the seed film is exposed in the opening. The resist film can be formed by, for example, patterning using a photolithography technique, a method of laminating a film resist, a method of spin-coating a liquid resist, or the like.
Then, a conductive film made of Cu or the like is formed on the exposed seed film using the resist film as a mask by an electrolytic plating method or the like. In this way, the conductive layer 12 is formed in a desired region. Thereafter, unnecessary resist film and seed film are removed by etching so that the insulating resin layer 11 is exposed in a portion other than the region where the conductive layer 12 is formed.

その後、図2(d)に示すように、導電層12を覆い、半田バンプ14を載せる部分に開口部13aを有するように封止樹脂層13を形成する。その厚さは5〜150μm程度である。
このような封止樹脂層13は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部13aを有する封止樹脂層13を形成することができる。なお、封止樹脂層13の形成方法は、この方法に限定されるものではなく、例えば印刷法によるパターン塗布でもよい。
Thereafter, as shown in FIG. 2D, the sealing resin layer 13 is formed so as to cover the conductive layer 12 and to have an opening 13a in a portion on which the solder bump 14 is placed. Its thickness is about 5 to 150 μm.
Such a sealing resin layer 13 can form the sealing resin layer 13 having the opening 13a at a desired position by patterning a photosensitive resin such as a photosensitive polyimide resin by a photolithography technique, for example. it can. In addition, the formation method of the sealing resin layer 13 is not limited to this method, For example, the pattern application | coating by a printing method may be sufficient.

次いで、図2(e)に示すように、封止樹脂層13に形成された開口部13a上に半田バンプ14を形成する。半田バンプ14には共晶タイプ、鉛フリータイプの半田を使用することができる。
半田バンプ14の形成方法としては、半田ボール搭載法、半田ペースト印刷法、メタルジェット法、半田ペーストディスペンス法により半田ペーストを載せた後リフローを実施、または電解半田めっき法、半田蒸着法等が挙げられる。
半田バンプ14の形成後、前記導電層12などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記導電層12がパッケージ化された半導体チップを得ることができる。
Next, as shown in FIG. 2 (e), solder bumps 14 are formed on the openings 13 a formed in the sealing resin layer 13. For the solder bump 14, eutectic type or lead-free type solder can be used.
Examples of the method of forming the solder bumps 14 include a solder ball mounting method, a solder paste printing method, a metal jet method, a solder paste dispensing method and then a reflow, or an electrolytic solder plating method and a solder vapor deposition method. It is done.
After the solder bumps 14 are formed, a semiconductor chip in which the conductive layer 12 is packaged can be obtained by dicing a semiconductor wafer on which various structures such as the conductive layer 12 are formed into predetermined dimensions.

この半導体装置10では、絶縁樹脂層11および封止樹脂層13に透過性を有する材料を用いているので、X線装置や超音波装置を用いることなく、樹脂内部や素子内部の検査を行うことができる。さらに、絶縁樹脂層11および/または封止樹脂層13の全面を透過性を有する材料から構成することで検査を簡略化することができる。また、フォトセンサ4の感度が向上し、半導体装置10の光学特性を優れたものとすることができる。
また、光学素子を備えた半導体装置において、光に感度を持つ部分、すなわち前記光学素子と重なる部分に透過性を有する材料を用いることにより、ウエハレベルCSPの光学デバイスへの適応が可能となる。これにより、従来に比べて工程を簡略化でき、設計の自由度が向上する。
<第二の実施形態>
In this semiconductor device 10, since the insulating resin layer 11 and the sealing resin layer 13 are made of a permeable material, the inside of the resin and the inside of the element can be inspected without using an X-ray device or an ultrasonic device. Can do. Furthermore, the inspection can be simplified by configuring the entire surface of the insulating resin layer 11 and / or the sealing resin layer 13 from a material having transparency. In addition, the sensitivity of the photosensor 4 is improved, and the optical characteristics of the semiconductor device 10 can be improved.
In addition, in a semiconductor device including an optical element, by using a material having transparency in a portion having sensitivity to light, that is, a portion overlapping with the optical element, it is possible to adapt to a wafer level CSP optical device. Thereby, a process can be simplified compared with the past, and the freedom degree of design improves.
<Second Embodiment>

以下、本発明の第二の実施形態について図面を参照しながら説明する。     Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

図3は、本実施形態の半導体装置の一例を示す断面図である。
なお、図3において、図1と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
半導体装置20は、半導体基板1上に設けられた絶縁樹脂層21と、この絶縁樹脂層21の前記電極2に整合する領域に形成された開口部21aと、この開口部21aを介して前記電極2に接続された導電層22と、前記半導体基板1、前記絶縁樹脂層21および前記導電層22を覆う封止樹脂層23とこの封止樹脂層23を貫通し上面に形成された半田バンプ24とを有する。図3に示すように、フォトセンサ4は絶縁樹脂層21により覆われ、絶縁樹脂層21上に配された導電層22は、封止樹脂層23により覆われている。すなわちフォトセンサ4は絶縁樹脂層21と封止樹脂層23の2層により覆われており、導電層22は、封止樹脂層23のみにより覆われた構造をなしている。
FIG. 3 is a cross-sectional view showing an example of the semiconductor device of this embodiment.
In FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description of common portions is omitted.
The semiconductor device 20 includes an insulating resin layer 21 provided on the semiconductor substrate 1, an opening 21a formed in a region matching the electrode 2 of the insulating resin layer 21, and the electrode through the opening 21a. 2, a conductive resin layer 22 covering the semiconductor substrate 1, the insulating resin layer 21, and the conductive layer 22, and solder bumps 24 penetrating the sealing resin layer 23 and formed on the upper surface. And have. As shown in FIG. 3, the photosensor 4 is covered with an insulating resin layer 21, and the conductive layer 22 disposed on the insulating resin layer 21 is covered with a sealing resin layer 23. That is, the photosensor 4 is covered with two layers of the insulating resin layer 21 and the sealing resin layer 23, and the conductive layer 22 has a structure covered only with the sealing resin layer 23.

そしてこの半導体装置20では、前記絶縁樹脂層21および/または封止樹脂層23において、フォトセンサ4と重なる部分が、他の部分に比べて薄くなされている。図3では、封止樹脂層23においてフォトセンサ4と重なる部分23aが薄い場合を例に挙げて示している。
フォトセンサ4と重なる部分を薄くすることにより、絶縁樹脂層21および/または封止樹脂層23のフォトセンサと重なる部分における透過性が向上する。これによりX線装置や超音波装置を用いることなく、素子内部の検査を行うことができる。また、フォトセンサ4の感度が向上し、半導体装置20の光学特性を優れたものとすることができる。
In the semiconductor device 20, a portion of the insulating resin layer 21 and / or the sealing resin layer 23 that overlaps with the photosensor 4 is thinner than other portions. FIG. 3 shows an example in which the portion 23 a overlapping the photosensor 4 in the sealing resin layer 23 is thin.
By thinning the portion that overlaps the photosensor 4, the transparency of the insulating resin layer 21 and / or the sealing resin layer 23 at the portion that overlaps the photosensor is improved. Thereby, the inside of the element can be inspected without using an X-ray apparatus or an ultrasonic apparatus. In addition, the sensitivity of the photosensor 4 is improved, and the optical characteristics of the semiconductor device 20 can be improved.

なお、上述した説明では、封止樹脂層23においてフォトセンサ4と重なる部分を薄くした場合を例に挙げて示説明したが、絶縁樹脂層21においてフォトセンサ4と重なる部分を薄くした場合でも、同様の効果を得ることができる。
<第三の実施形態>
In the above description, the case where the portion overlapping the photosensor 4 in the sealing resin layer 23 is thinned is described as an example. However, even when the portion overlapping the photosensor 4 in the insulating resin layer 21 is thinned, Similar effects can be obtained.
<Third embodiment>

以下、本発明の第三の実施形態について図面を参照しながら説明する。     Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

図4は、本実施形態の半導体装置の一例を示す断面図である。
なお、図4において、図1と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
半導体装置30は、半導体基板1上に設けられた絶縁樹脂層31と、この絶縁樹脂層31の前記電極2に整合する領域に形成された開口部31aと、この開口部31aを介して前記電極2に接続された導電層32と、前記半導体基板1、前記絶縁樹脂層31および前記導電層32を覆う封止樹脂層33とこの封止樹脂層33を貫通し上面に形成された半田バンプ34とを有する。図4に示すように、フォトセンサ4は絶縁樹脂層31により覆われ、絶縁樹脂層31上に配された導電層32は、封止樹脂層33により覆われている。すなわちフォトセンサ4は絶縁樹脂層31と封止樹脂層33の2層により覆われており、導電層32は、封止樹脂層33のみにより覆われた構造をなしている。
FIG. 4 is a cross-sectional view showing an example of the semiconductor device of this embodiment.
In FIG. 4, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description of common parts is omitted.
The semiconductor device 30 includes an insulating resin layer 31 provided on the semiconductor substrate 1, an opening 31a formed in a region matching the electrode 2 of the insulating resin layer 31, and the electrode through the opening 31a. 2, a conductive resin layer 32 covering the semiconductor substrate 1, the insulating resin layer 31, and the conductive layer 32, and solder bumps 34 penetrating the sealing resin layer 33 and formed on the upper surface. And have. As shown in FIG. 4, the photosensor 4 is covered with an insulating resin layer 31, and the conductive layer 32 disposed on the insulating resin layer 31 is covered with a sealing resin layer 33. That is, the photosensor 4 is covered with two layers of the insulating resin layer 31 and the sealing resin layer 33, and the conductive layer 32 has a structure covered only with the sealing resin layer 33.

そしてこの半導体装置30では、前記絶縁樹脂層31および/または封止樹脂層33の前記フォトセンサ4に対応する部分に開口部を有している。図4では、封止樹脂層33に開口部33aを形成した場合を例に挙げて示している。
絶縁樹脂層31および/または封止樹脂層33において、前記フォトセンサ4に対応する部分に開口部を形成することにより、該部分の透過性を向上することができる。これによりX線装置や超音波装置を用いることなく、素子内部の検査を行うことができる。また、フォトセンサ4の感度が向上し、半導体装置30の光学特性を優れたものとすることができる。
The semiconductor device 30 has an opening in a portion corresponding to the photosensor 4 of the insulating resin layer 31 and / or the sealing resin layer 33. In FIG. 4, the case where the opening 33a is formed in the sealing resin layer 33 is shown as an example.
In the insulating resin layer 31 and / or the sealing resin layer 33, by forming an opening in a portion corresponding to the photosensor 4, the transparency of the portion can be improved. Thereby, the inside of the element can be inspected without using an X-ray apparatus or an ultrasonic apparatus. In addition, the sensitivity of the photosensor 4 is improved, and the optical characteristics of the semiconductor device 30 can be improved.

前記開口部33aは、その側面が絶縁樹脂層31および/または封止樹脂層33の表面に対して傾斜していることが好ましい。開口部の側面が傾斜していることにより、フォトセンサ4の受発光の光軸を垂直以外の方向に可変することが可能となる。これにより、光路の幅を広げることができ、用途に応じた半導体装置を提供することができる。
前記傾斜の形状を変えることにより、半導体装置30に様々な光学機能を付与することができる。
It is preferable that the side surface of the opening 33 a is inclined with respect to the surface of the insulating resin layer 31 and / or the sealing resin layer 33. Since the side surface of the opening is inclined, the optical axis of light reception / emission of the photosensor 4 can be changed in a direction other than vertical. Thereby, the width of the optical path can be widened, and a semiconductor device suitable for the application can be provided.
Various optical functions can be given to the semiconductor device 30 by changing the shape of the inclination.

例えば図4に示すように、前記傾斜33bを、断面方向から見てテーパ状(台形状)とすることができる。
傾斜をテーパ状とし、その傾斜角度を調整することで、フォトセンサ4に入射/出射する光の光路を制御することができる。これにより、用途に応じた半導体装置を提供することができる。
For example, as shown in FIG. 4, the slope 33b can be tapered (trapezoidal) when viewed from the cross-sectional direction.
By making the inclination tapered and adjusting the inclination angle, the optical path of the light incident / exiting the photosensor 4 can be controlled. Thereby, the semiconductor device according to a use can be provided.

また、図5に示すように、傾斜33bを、断面方向から見て円弧状をなすように形成することができる。前記円弧状は凸状でも凹状でも構わない。
傾斜を円弧状とすることで、該傾斜にレンズ機能を付与することが可能となる。これにより、フォトセンサ4に入射/出射する光の光路を制御することができ、用途に応じた半導体装置を提供することができる。
Further, as shown in FIG. 5, the slope 33b can be formed in an arc shape when viewed from the cross-sectional direction. The arc shape may be convex or concave.
By making the inclination arc-shaped, it is possible to impart a lens function to the inclination. Thereby, the optical path of the light incident / exited to the photosensor 4 can be controlled, and a semiconductor device suitable for the application can be provided.

また、図6に示すように、傾斜33bを、断面方向から見て凹凸状をなすように形成することができる。前記凹凸は、例えば、階段状または鋸歯状である。前記凹凸は、ランダムに形成されていても、ストライプ状に形成されていても構わない。
傾斜を凹凸状とすることで、該傾斜に特殊なレンズ機能を付与することが可能となる。これにより、フォトセンサ4に入射/出射する光の光路を制御することができ、用途に応じた半導体装置を提供することができる。
In addition, as shown in FIG. 6, the slope 33b can be formed to have an uneven shape when viewed from the cross-sectional direction. The unevenness is, for example, stepped or sawtooth. The unevenness may be formed randomly or in a stripe shape.
By making the inclination uneven, a special lens function can be imparted to the inclination. Thereby, the optical path of the light incident / exited to the photosensor 4 can be controlled, and a semiconductor device suitable for the application can be provided.

なお、上述した説明では、封止樹脂層33に開口部を形成した場合を例に挙げて示説明したが、絶縁樹脂層31に開口部を形成した場合でも、同様の効果を得ることができる。   In the above description, the case where the opening is formed in the sealing resin layer 33 is described as an example, but the same effect can be obtained even when the opening is formed in the insulating resin layer 31. .

このような開口部の形成は、例えばプログラム制御によりレーザビームを移動させて絶縁樹脂層および/または封止樹脂層に照射することにより行うことができる。これにより、エッチングの結果残存する樹脂層の側面をその表面に対して傾斜したものとすることができる。また、メタルマスクを使用して一括加工を行ってもよい。
レーザとしては、例えばエキシマレーザおよびCOレーザ又はUV−YAGレーザ等が使用可能である。また、このエッチングは、レーザによるものに限定されるものではなく、例えばCFプラズマを使用した異方性プラズマエッチングとしてもよい。
さらに、絶縁樹脂層および/または封止樹脂層を感光性樹脂から形成しておき、フォトリソグラフィにより絶縁樹脂層および/または封止樹脂層に開口部を形成してもよい。なお、開口部の形成方法は、これらの方法に限定されるものではない。
Such an opening can be formed, for example, by irradiating the insulating resin layer and / or the sealing resin layer by moving the laser beam under program control. Thereby, the side surface of the resin layer remaining as a result of etching can be inclined with respect to the surface. Further, batch processing may be performed using a metal mask.
As the laser, for example, an excimer laser, a CO 2 laser, a UV-YAG laser, or the like can be used. This etching is not limited to laser etching, and may be anisotropic plasma etching using CF 4 plasma, for example.
Furthermore, the insulating resin layer and / or the sealing resin layer may be formed from a photosensitive resin, and the opening may be formed in the insulating resin layer and / or the sealing resin layer by photolithography. In addition, the formation method of an opening part is not limited to these methods.

以上、本発明の半導体装置およびその製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。   The semiconductor device and the method for manufacturing the same according to the present invention have been described above. However, the present invention is not limited to this, and can be appropriately changed without departing from the spirit of the present invention.

絶縁樹脂層および封止樹脂層に、透過性を有する樹脂を用いて、図1に示すような半導体装置を作製した。
図7は、使用した樹脂の可視〜近紫外領域の透過率を示すものである。光の波長が400nm以上の領域に透過率1%以上の領域を持っていることがわかる。
この半導体装置は、比較的安価な可視光領域を用いる外観検査装置を使うことにより、樹脂内の異物や配線形状の検査を全数行うことができた。
また、この半導体装置は、波長900nmの近赤外線に対して感度を持つことが確認された。
A semiconductor device as shown in FIG. 1 was manufactured using a resin having transparency for the insulating resin layer and the sealing resin layer.
FIG. 7 shows the transmittance of the used resin in the visible to near-ultraviolet region. It can be seen that there is a region with a transmittance of 1% or more in a region where the wavelength of light is 400 nm or more.
This semiconductor device was able to inspect all foreign substances and wiring shapes in the resin by using a relatively inexpensive appearance inspection apparatus using a visible light region.
Moreover, it was confirmed that this semiconductor device has sensitivity to near infrared rays having a wavelength of 900 nm.

本発明は、例えばフォトセンサのような各種光学素子を内蔵した各種半導体装置に適用可能である。   The present invention is applicable to various semiconductor devices incorporating various optical elements such as photosensors.

本発明の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device of this invention. 図1に示す半導体装置の製造方法の一例を工程順に示す断面図である。FIG. 2 is a cross-sectional view showing an example of a method for manufacturing the semiconductor device shown in FIG. 本発明の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device of this invention. 本発明の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device of this invention. 本発明の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device of this invention. 本発明の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device of this invention. 実施例において使用した樹脂の透過率を示す図である。It is a figure which shows the transmittance | permeability of resin used in the Example. 従来の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the conventional semiconductor device.

符号の説明Explanation of symbols

1 半導体基板(基板)、2 電極、3 パッシベーション膜、4 フォトセンサ(光学素子)、10、20、30 半導体装置、11 絶縁樹脂層、12 導電層、13 封止樹脂層、14 半田バンプ。
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate (board | substrate), 2 electrodes, 3 Passivation film | membrane, 4 Photosensor (optical element) 10, 20, 30 Semiconductor device, 11 Insulating resin layer, 12 Conductive layer, 13 Sealing resin layer, 14 Solder bump.

Claims (8)

少なくとも一面に電極と光学素子とを備えた基板と、
前記基板の一面側において、該基板とともに、前記光学素子とを覆い、該電極と重なる一部領域には開口部が設けられた絶縁樹脂層と、
前記絶縁樹脂層上に設けられ、前記開口部を通して、一端が前記電極と電気的に接続された導電層と、
前記絶縁樹脂層および前記導電層を被覆する封止樹脂層と、前記導電層の他端に形成された半田バンプと、を含む半導体装置であって、
前記光学素子は、前記絶縁樹脂層によって被覆されており、
前記絶縁樹脂層および前記封止樹脂層において、少なくとも前記光学素子と重なる部分は、前記光学素子が使用する波長域において透過性を有する材料からなることを特徴とする半導体装置。
A substrate having electrodes and optical elements on at least one surface;
An insulating resin layer that covers the optical element together with the substrate on one surface side of the substrate, and has an opening provided in a partial region overlapping the electrode;
A conductive layer provided on the insulating resin layer and having one end electrically connected to the electrode through the opening;
A semiconductor device comprising: a sealing resin layer covering the insulating resin layer and the conductive layer; and a solder bump formed on the other end of the conductive layer,
The optical element is covered with the insulating resin layer,
In the insulating resin layer and the sealing resin layer, at least a portion overlapping with the optical element is made of a material having transparency in a wavelength region used by the optical element.
前記絶縁樹脂層および/または封止樹脂層において、前記光学素子と重なる部分は、他の部分に比べて薄いことを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein in the insulating resin layer and / or the sealing resin layer, a portion overlapping with the optical element is thinner than other portions. 記封止樹脂層は、前記光学素子に対応する部分に開口部を有していることを特徴とする請求項1に記載の半導体装置。 Before Kifu sealing resin layer, the semiconductor device according to claim 1, characterized in that has an opening in a portion corresponding to the optical element. 前記開口部の側面は、前記絶縁樹脂層および/または封止樹脂層の表面に対して傾斜していることを特徴とする請求項3に記載の半導体装置。   The semiconductor device according to claim 3, wherein a side surface of the opening is inclined with respect to a surface of the insulating resin layer and / or the sealing resin layer. 前記傾斜は、断面方向から見てテーパ状をなすことを特徴とする請求項4に記載の半導体装置。   The semiconductor device according to claim 4, wherein the inclination is tapered when viewed from a cross-sectional direction. 前記傾斜は、断面方向から見て円弧状をなすことを特徴とする請求項4に記載の半導体装置。   The semiconductor device according to claim 4, wherein the inclination has an arc shape when viewed from a cross-sectional direction. 前記傾斜は、断面方向から見て凹凸状をなすことを特徴とする請求項4に記載の半導体装置。   The semiconductor device according to claim 4, wherein the inclination is uneven when viewed from a cross-sectional direction. 基板の一面に電極と光学素子とを形成する工程と、
前記基板の一面側において、該基板とともに、前記光学素子とを覆い、該電極と重なる領域には開口部が設けられ、前記光学素子にとって透過性を有する材料からなる絶縁樹脂層を形成する工程と、
前記絶縁樹脂層上に、前記開口部を通して、一端が前記電極に接続された導電層を形成する工程と、
前記導電層および前記絶縁樹脂層を、前記光学素子が使用する波長域において透過性を有する材料からなる封止樹脂層で覆う工程と、前記導電層の他端に半田バンプを形成する工程と、を有することを特徴とする半導体装置の製造方法。
Forming an electrode and an optical element on one surface of the substrate;
Forming an insulating resin layer made of a material that covers the optical element together with the substrate on the one surface side of the substrate and is provided with an opening in a region overlapping the electrode, the material having transparency to the optical element; ,
Forming a conductive layer having one end connected to the electrode through the opening on the insulating resin layer;
Covering the conductive layer and the insulating resin layer with a sealing resin layer made of a material having transparency in a wavelength region used by the optical element; forming a solder bump on the other end of the conductive layer; A method for manufacturing a semiconductor device, comprising:
JP2005338686A 2005-11-24 2005-11-24 Semiconductor device and manufacturing method of semiconductor device Active JP5014619B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005338686A JP5014619B2 (en) 2005-11-24 2005-11-24 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005338686A JP5014619B2 (en) 2005-11-24 2005-11-24 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2007149751A JP2007149751A (en) 2007-06-14
JP5014619B2 true JP5014619B2 (en) 2012-08-29

Family

ID=38210838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005338686A Active JP5014619B2 (en) 2005-11-24 2005-11-24 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5014619B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656820B2 (en) * 2015-05-18 2020-03-04 センサテック株式会社 Pachinko game machine handle contact detection device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296761A (en) * 2003-03-27 2004-10-21 Mitsumi Electric Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JP2007149751A (en) 2007-06-14

Similar Documents

Publication Publication Date Title
US7633133B2 (en) Semiconductor device and manufacturing method of the same
US7045908B2 (en) Semiconductor device and method for manufacturing the same
US7986021B2 (en) Semiconductor device
US7262475B2 (en) Image sensor device and method of manufacturing same
TWI474476B (en) Chip package and method for forming the same
JP4743631B2 (en) Semiconductor device and manufacturing method thereof
JP4486005B2 (en) Semiconductor imaging device and manufacturing method thereof
JP2006108690A (en) Method for manufacturing wafer-level chip scale package using redistribution line substrate
JP2008140819A (en) Solid-state imaging apparatus
TWI615958B (en) Packaging structure and packaging method for image sensor chip
US9355859B2 (en) Stacked chips with through electrodes
JP4324572B2 (en) Bump formation method
TWI351759B (en) Semiconductor device and method for making same
US7067929B2 (en) Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
JPH11354560A (en) Manufacture of semiconductor device
JP2004304151A (en) Semiconductor wafer, semiconductor device and its manufacturing method, circuit board, and electronic apparatus
JP5014619B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5870626B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI594409B (en) Packaging structure and packaging method for image sensor chip
JP3918941B2 (en) Manufacturing method of semiconductor device
JP2007095894A (en) Semiconductor device and method of manufacturing same
JP4873145B2 (en) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE INSPECTING METHOD
JP2009267152A (en) Semiconductor device, and manufacturing method thereof
CN116417484A (en) Gapless image sensor package and related methods
JP2010027886A (en) Semiconductor device and camera module using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110412

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5014619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250