JP5012309B2 - Switching pattern switching method for AC-AC direct conversion device - Google Patents

Switching pattern switching method for AC-AC direct conversion device Download PDF

Info

Publication number
JP5012309B2
JP5012309B2 JP2007210711A JP2007210711A JP5012309B2 JP 5012309 B2 JP5012309 B2 JP 5012309B2 JP 2007210711 A JP2007210711 A JP 2007210711A JP 2007210711 A JP2007210711 A JP 2007210711A JP 5012309 B2 JP5012309 B2 JP 5012309B2
Authority
JP
Japan
Prior art keywords
switching
sector
switching pattern
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007210711A
Other languages
Japanese (ja)
Other versions
JP2009050037A (en
Inventor
裕吾 只野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2007210711A priority Critical patent/JP5012309B2/en
Publication of JP2009050037A publication Critical patent/JP2009050037A/en
Application granted granted Critical
Publication of JP5012309B2 publication Critical patent/JP5012309B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、多相の交流電源から任意の電圧または周波数に変換した多相出力を得る交流−交流直接変換装置(マトリックスコンバータ)に係り、特に仮想間接形空間ベクトル変調方式におけるセクター移行過渡時のスイッチングパターンを最適化する交流−交流直接変換装置のスイッチングパターン切替方法に関する。   The present invention relates to an AC-AC direct conversion device (matrix converter) that obtains a multi-phase output converted into an arbitrary voltage or frequency from a multi-phase AC power source, and particularly at the time of sector transition in a virtual indirect space vector modulation system. The present invention relates to a switching pattern switching method of an AC-AC direct conversion device that optimizes a switching pattern.

従来から存在するこの種の交流−交流直接変換装置は、自己消弧形の半導体素子を用いた双方向スイッチを高速に切替え、単相または多相の電源交流から任意の周波数・大きさの交流に直接電力変換する変換装置であり、図1のように構成されている。   This type of AC-AC direct conversion device that has existed in the past switches high-speed bidirectional switches using self-extinguishing semiconductor elements, and can switch from single-phase or multi-phase power supply AC to any frequency and size. 1 is a conversion device that directly converts power into a power source, and is configured as shown in FIG.

図1は、三相/三相交流−交流直接変換装置の基本構成を示し、三相交流電源1は、リアクトルとコンデンサによる入力フィルタ部2および9つの双方向スイッチ(Sru〜Srw、Ssu〜Ssw、Stu〜Stw)で構成された半導体電力変換部3を介して任意の負荷4に接続される。   FIG. 1 shows a basic configuration of a three-phase / three-phase AC-AC direct conversion device. A three-phase AC power source 1 includes an input filter unit 2 including a reactor and a capacitor and nine bidirectional switches (Sru to Srw, Ssu to Ssw). , Stu to Stw), it is connected to an arbitrary load 4 via a semiconductor power conversion unit 3 configured by the following.

9つの双方向スイッチSru〜Srw、Ssu〜Ssw、Stu〜Stwは、逆阻止IGBT18個で構成する場合や、通常のIGBT等の半導体素子とダイオードを組み合わせるなど、その細部の構成方法には拘らないが、双方向に電力授受できるスイッチング素子で構成されている。   Nine bidirectional switches Sru to Srw, Ssu to Ssw, and Stu to Stw are not limited to the detailed configuration method, such as when configured with 18 reverse blocking IGBTs or combining a semiconductor element such as a normal IGBT and a diode. However, it is comprised with the switching element which can transfer electric power bidirectionally.

なお、図1に示すように、以下、電源三相をRST相、出力三相をUVW相とする。   In addition, as shown in FIG. 1, hereinafter, the power three phases are RST phases and the output three phases are UVW phases.

上記のように構成される交流−交流直接変換装置の9つの双方向スイッチを用いて、空間ベクトル変調法により入力電流と出力電流を同時に正弦波化する手法は、例えば非特許文献1、2に記載されている。   A method of simultaneously converting the input current and the output current into a sine wave by the space vector modulation method using the nine bidirectional switches of the AC-AC direct conversion device configured as described above is disclosed in Non-Patent Documents 1 and 2, for example. Are listed.

交流−交流直接変換装置の基本制御方式には、大別して直接AC/AC変換に基づくもの(直接形)と、仮想の直流リンクをもつ仮想関接形変換器を考えて制御するもの(仮想間接形)がある。   Basic control methods for AC-AC direct conversion devices can be broadly divided into those based on direct AC / AC conversion (direct type) and those controlled based on a virtual articulated converter having a virtual DC link (virtual indirect). Shape).

非特許文献2の手法は、古くから用いられている仮想間接形に基づくものであり、図2に示すように仮想的なPWM整流器とインバータを考えて、それぞれ独立に制御する。制御方式としては、従来から一般的に用いられているPWMインバータ制御用の空間ベクトル変調方式を適用している。図2において、半導体電力変換部3の9つの双方向スイッチSru〜Srw、Ssu〜Ssw、Stu〜Stwは、12個の仮想スイッチSrp,Srn,Ssp,Ssn,Stp,Stn,Sup,Sun,Svp,Svn,Swp,Swnに等価的に置換される。   The method of Non-Patent Document 2 is based on a virtual indirect type that has been used for a long time. As shown in FIG. 2, a virtual PWM rectifier and an inverter are considered and controlled independently. As a control method, a space vector modulation method for controlling a PWM inverter that has been conventionally used is applied. In FIG. 2, the nine bidirectional switches Sru to Srw, Ssu to Ssw, Stu to Stw of the semiconductor power conversion unit 3 are twelve virtual switches Srp, Srn, Ssp, Ssn, Stp, Stn, Sup, Sun, Svp. , Svn, Swp, Swn are equivalently replaced.

図3に入力側と出力側の空間ベクトルの定義を示す。図3(a)において、入力側空間ベクトルは、i1およびi6を用いて電流指令値Ii*に一致するようにPWM制御する(例えばi1ならば、図2の仮想スイッチSrpとSsnがオンする)。   FIG. 3 shows the definition of space vectors on the input side and output side. In FIG. 3A, the input side space vector is PWM controlled to match the current command value Ii * using i1 and i6 (for example, if i1, virtual switches Srp and Ssn in FIG. 2 are turned on). .

入力電流の大きさは負荷に依存するため、位相のみを指令値として与え、常に最大円軌跡を描くように制御する。力率を1としたい場合は、電源電圧位相に一致させればよい。   Since the magnitude of the input current depends on the load, only the phase is given as a command value, and control is performed so that the maximum circular locus is always drawn. When it is desired to set the power factor to 1, it is sufficient to match the power supply voltage phase.

また図3(b)において、出力側空間ベクトルも同様に、v1(PNN)とv2(PPN)を用いて出力電圧指令値Vo*に一致するようにPWM制御する(例えばv1(PNN)ならば、図2の仮想スイッチSup,Svn,Swnがオンする)。   In FIG. 3B, the output side space vector is similarly PWM controlled using v1 (PNN) and v2 (PPN) so as to match the output voltage command value Vo * (for example, if v1 (PNN)). , The virtual switches Sup, Svn, Swn in FIG. 2 are turned on).

インバータの制御に用いる仮想直流電圧Vpnは、入力側の電源電圧位相で決定できるので、出力電圧は大きさと位相の両方を制御する。   Since the virtual DC voltage Vpn used for controlling the inverter can be determined by the power supply voltage phase on the input side, the output voltage controls both magnitude and phase.

図4は任意1セクターにおける空間ベクトルおよびその出力時間(デューティ)を定義した例である。図中の数式で示すとおり、仮想整流器のデューティdA,dBおよび仮想インバータのデューティdX,dYは、各々を掛け合わせて合成し、交流−交流直接変換装置のデューティとスイッチングパターンを得る(非特許文献1,2参照)。 FIG. 4 shows an example in which a space vector in one arbitrary sector and its output time (duty) are defined. As indicated by the mathematical expressions in the figure, the duties d A and d B of the virtual rectifier and the duties d X and d Y of the virtual inverter are multiplied and synthesized to obtain the duty and switching pattern of the AC-AC direct conversion device. (See Non-Patent Documents 1 and 2.)

上記の仮想間接形空間ベクトル変調方式では、PWMの1制御周期において5つのパルスを出力して入出力波形を正弦波化している。そのパルスの出力順序については、スイッチング回数、損失、高調波等を考慮して配置することが望ましい。   In the above virtual indirect space vector modulation method, five pulses are output in one PWM control cycle to make the input / output waveform sinusoidal. The output order of the pulses is preferably arranged in consideration of the switching frequency, loss, harmonics, and the like.

ここで、図5のように空間を区切って入力・出力セクターを定義する。図5(a)の入力電流空間ベクトルの場合、入力電流指令ベクトルの位相が0度から30度の時をセクター1とし、30度から60度をセクター2とする。同様に360度にわたって続けていくと位相によって1〜12の12個のセクターが定義できる。また図5(b)の出力電圧指令ベクトルの場合は60度毎に6つのセクターを定義できる。   Here, the input and output sectors are defined by dividing the space as shown in FIG. In the case of the input current space vector in FIG. 5A, the sector 1 is set when the phase of the input current command vector is 0 degrees to 30 degrees, and the sector 2 is set between 30 degrees and 60 degrees. Similarly, if it continues over 360 degree | times, 12 sectors of 1-12 can be defined with a phase. In the case of the output voltage command vector shown in FIG. 5B, six sectors can be defined every 60 degrees.

そしてこの図5の入力電流空間ベクトルおよび出力電圧空間ベクトルのセクターから、表1のようにセクターモードを定義する。   Then, sector modes are defined as shown in Table 1 from the sectors of the input current space vector and the output voltage space vector of FIG.

Figure 0005012309
Figure 0005012309

入力セクターが1,4,5,8,9,12のときに出力セクターが1,3,5または入力セクターが2,3,6,7,10,11のときに出力セクターが2,4,6ならばセクターモード1(sm1)とし、入力セクターが1,4,5,8,9,12のときに出力セクターが2,4,6または入力セクターが2,3,6,7,10,11のときに出力セクターが1,3,5ならばセクターモード2(sm2)と定義する。   When the input sector is 1, 4, 5, 8, 9, 12, the output sector is 1, 3, 5 or when the input sector is 2, 3, 6, 7, 10, 11, the output sector is 2, 4, If it is 6, sector mode 1 (sm1) is set, and when the input sector is 1, 4, 5, 8, 9, 12, the output sector is 2, 4, 6, or the input sector is 2, 3, 6, 7, 10, If the output sector is 1, 3 or 5 at 11, the sector mode 2 (sm2) is defined.

これらの定義と入力セクターの偶奇性の判別から、表2のようにスイッチング遷移パターンを定義する。   Based on these definitions and discrimination of the input sector evenness, switching transition patterns are defined as shown in Table 2.

Figure 0005012309
Figure 0005012309

尚、表2中のデューティは、図4で定義したデューティdAX(=dA×dX)の空間ベクトルのパルスおよび出力時間を意味する。他のdAY,dBX,dBY,dZも同様である。 The duty in Table 2 means the space vector pulse and output time of duty d AX (= d A × d X ) defined in FIG. The same applies to the other d AY , d BX , d BY and d Z.

表2において、ベクトルv1→v2→v3→v4→v5、もしくはベクトルv5→v4→v3→v2→v1の順で両者を折り返しながらスイッチングすることを意味している。この順序でスイッチングすると、パルス切替時に1相毎切り替わるので、2相以上が同時にスイッチングすることなく、スイッチング回数を最少化できる。   In Table 2, it means that switching is performed while folding both vectors v1 → v2 → v3 → v4 → v5 or vectors v5 → v4 → v3 → v2 → v1 in this order. If switching is performed in this order, each phase is switched at the time of pulse switching, so that the number of times of switching can be minimized without simultaneously switching two or more phases.

上記までのパルス配置順序の工夫は、基本的に非特許文献1,2ですでに開示されている従来技術である。
Y.Tadano,S.Urushibata,M.Nomura,Y.Sato,andM.Ishida:“Direct Space Vector PWM Strategies for Three−Phase to Three−Phase Matrix Converter”,IEEE Proc. of the 4th Power Conversion Conference(PCC-Nagoya/Japan),April,2007,LS4-1-3、pp.1064 -1071(2007) “Space Vector Modulated Three-Phase to Three−Phase Matrix Converter with Input Power Factor Correction”L.Huver他IEEE trans.On Industry Applications,vol.31,No.6,1995
The above arrangement of the pulse arrangement order is basically the conventional technique already disclosed in Non-Patent Documents 1 and 2.
Y. Tadano, S .; Urushibata, M .; Nomura, Y. et al. Sato, andM. Ishida: “Direct Space Vector PWM Strategies for Three-Phase to Three-Phase Matrix Converter”, IEEE Proc. of the 4th Power Convergence Conference (PCC-Nagoya / Japan), April, 2007, LS4-1-3, pp. 1064-1071 (2007) “Space Vector Modulated Three-Phase to Three-Phase Matrix Converter with Input Power Factor Correction” L. Huber et al. IEEE trans. On Industry Applications, vol. 31, no. 6,1995

しかしながら、前記パターン配置は1制御周期内のみ最適化されており、図5の定義におけるセクターに変化がない場合は最少化できるが、セクターが移行する過渡時についてはその限りではない。すなわち、入力電流指令値や出力電圧指令値が存在するセクターが移行する瞬間というのは、入力電源電圧R相、S相、T相の瞬時値の大中小関係が切り替わる瞬間に相当する。このようなときに、上記の単純な折り返しスイッチングでは必ずしも最適化されない。   However, the pattern arrangement is optimized only within one control period, and can be minimized when there is no change in the sector in the definition of FIG. 5, but this is not the case when the sector transitions. That is, the moment when the sector in which the input current command value or the output voltage command value exists shifts corresponds to the moment when the magnitude relationship between the instantaneous values of the input power supply voltage R phase, S phase, and T phase switches. In such a case, the above simple loop switching is not necessarily optimized.

例えば、図5で定義した出力セクターが「1」のとき、入力セクターが「12→1」に変化する瞬間を考える。このときの入力電源電圧の大中小関係はVr>Vs>Vt、出力電圧指令値の大中小関係はVu>Vv>Vwである。5つのPWMパルスのベクトルとデューティの関係は表3に示すとおりである。   For example, when the output sector defined in FIG. 5 is “1”, consider the moment when the input sector changes from “12 → 1”. The large / medium / small relationship of the input power supply voltage at this time is Vr> Vs> Vt, and the large / medium / small relationship of the output voltage command value is Vu> Vv> Vw. Table 3 shows the relationship between the vectors of the five PWM pulses and the duty.

Figure 0005012309
Figure 0005012309

表3において、例えば「RSS」はU相にR相、V相にS相、W相にS相を各々接続するスイッチングパターンを意味している。表3の上段は入力セクター12かつ出力セクター1のとき、下段は入力セクター1かつ出力セクター1のときである。セクターが移行した瞬間、上段から下段のパターンへ移る。折り返しスイッチングでは、ベクトルv1→v2→v3→v4→v5→(更新)→v5→v4→v3→v2→v1→(更新)→v1→v2→…といった順序で繰り返しているので、更新タイミングとしてはv1もしくはv5のときである。   In Table 3, for example, “RSS” means a switching pattern that connects the R phase to the U phase, the S phase to the V phase, and the S phase to the W phase. The upper part of Table 3 is for input sector 12 and output sector 1, and the lower part is for input sector 1 and output sector 1. The moment the sector changes, the pattern moves from the upper level to the lower level. In the loop switching, the vector v1 → v2 → v3 → v4 → v5 → (update) → v5 → v4 → v3 → v2 → v1 → (update) → v1 → v2 →... This is when v1 or v5.

例えば、v1のときに表3の上段から下段へ移行した場合、スイッチングパターンは「RSS」→「RTT」となり、V相、W相が同時に変化してしまう。v5更新時ならば「TTT」→「SSS」となり、3相全相が同時にスイッチングしてしまう。すなわち、単純な折り返しスイッチング法では、セクター移行過渡時にスイッチング回数を最少化しているとは限らないことがわかる。   For example, when transitioning from the upper stage to the lower stage of Table 3 at v1, the switching pattern changes from “RSS” to “RTT”, and the V phase and the W phase change simultaneously. If v5 is updated, “TTT” → “SSS” and all three phases are switched simultaneously. That is, it can be seen that the simple folding switching method does not always minimize the number of switching times during a sector transition transition.

他のセクター移行のパターンについても、v1→更新→v1,v5→更新→v5では最適化されない場合が発生し得る。   As for other sector transition patterns, there may occur a case where optimization is not performed in v1 → update → v1, v5 → update → v5.

本発明は上記の問題点を解消するものでありその目的は、セクター移行過渡時のスイッチング回数を低減した交流−交流直接変換装置のスイッチングパターン切替方法を提供することにある。   The present invention solves the above-described problems, and an object of the present invention is to provide a switching pattern switching method for an AC-AC direct conversion device in which the number of switching operations during a sector transition transition is reduced.

上記課題を解決するための請求項1に記載の発明は、複数の双方向スイッチを備えた交流−交流直接変換装置における、入力側仮想整流器の空間ベクトルのデューティおよび出力側仮想インバータの空間ベクトルのデューティを合成し、1制御周期あたり5つの空間ベクトルが配列されたスイッチングパターンを複数生成し、該スイッチングパターンにより前記双方向スイッチをPWM制御する交流−交流直接変換装置のスイッチングパターン切替方法であって、前記入、出力側空間ベクトルの空間を各々複数に区切って構成される、入力電流指令値ベクトル、出力電圧指令値ベクトルが各々存在する領域を入、出力セクターと定義し、該入力セクターと出力セクターの組み合わせから2つのセクターモードを定義し、前記入、出力セクターおよびセクターモードに基づいて、スイッチング回数を低減させるためのスイッチングパターンを決定する処理を行い、該決定されたスイッチングパターンによって前記双方向スイッチをPWM制御することを特徴としている。   The invention according to claim 1 for solving the above-mentioned problem is that the duty of the space vector of the input-side virtual rectifier and the space vector of the output-side virtual inverter in the AC-AC direct conversion device having a plurality of bidirectional switches. A switching pattern switching method for an AC-AC direct conversion device that synthesizes a duty, generates a plurality of switching patterns in which five space vectors are arranged per control cycle, and PWM-controls the bidirectional switch based on the switching patterns. A region where the input current command value vector and the output voltage command value vector exist, each of which is configured by dividing the input and output side space vectors into a plurality of spaces, is defined as an input sector, and the input sector and output Two sector modes are defined from the combination of sectors, and the input and output sectors And based on the sector mode, performs a process of determining a switching pattern for reducing the number of switching, is characterized by the PWM controlling said bidirectional switch by a switching pattern the determined.

また請求項2に記載の発明は、請求項1において、前記スイッチングパターンを決定する処理は、前記セクターモードが変化せず且つ入力セクターが移行する過渡時に、前記生成されたスイッチングパターンの一端に配置された空間ベクトルのタイミングでスイッチングパターンを更新するときは、次のPWM制御に供されるスイッチングパターンの他端に配置された空間ベクトルに移行し、前記スイッチングパターンの他端に配置された空間ベクトルのタイミングでスイッチングパターンを更新するときは、次のPWM制御に供されるスイッチングパターンの一端に配置された空間ベクトルに移行する更新時切替処理を行うことを特徴としている。   According to a second aspect of the present invention, in the first aspect, the process for determining the switching pattern is arranged at one end of the generated switching pattern during a transition in which the sector mode does not change and the input sector shifts. When the switching pattern is updated at the timing of the space vector, the space vector placed at the other end of the switching pattern used for the next PWM control is transferred to the space vector placed at the other end of the switching pattern. When the switching pattern is updated at this timing, the switching process at the time of updating is performed to shift to the space vector arranged at one end of the switching pattern used for the next PWM control.

また請求項3に記載の発明は、請求項1において、前記スイッチングパターンを決定する処理は、出力セクターが移行する過渡時に、スイッチングパターンを更新することによりスイッチング回数が2回となるモード時は、移行前のセクター状態を維持しながら、更新前のスイッチングパターンを折り返してPWM制御し、その後前記セクター維持を解除し、スイッチングを伴わない、次のPWM制御に供されるスイッチングパターンの端部に配置された空間ベクトルに移行する1制御周期遅延処理を行うことを特徴としている。   According to a third aspect of the present invention, in the first aspect, the process of determining the switching pattern is performed in a mode in which the number of times of switching is two by updating the switching pattern during a transition in which the output sector shifts. While maintaining the sector state before the transition, the switching pattern before the update is turned back and PWM control is performed, and then the sector maintenance is released and arranged at the end of the switching pattern used for the next PWM control without switching. It is characterized in that one control cycle delay process for shifting to the space vector is performed.

また請求項4に記載の発明は、請求項3において、前記スイッチングパターンを決定する処理は、出力セクターが2つ以上移行するときには前記1制御周期遅延処理を行わないことを特徴としている。   According to a fourth aspect of the present invention, in the third aspect of the present invention, the process of determining the switching pattern does not perform the one control cycle delay process when two or more output sectors are transferred.

また請求項5に記載の発明は、請求項1において、前記スイッチングパターンを決定する処理は、出力セクターが移行し、且つ入力セクターが奇数セクターから偶数セクターに移行する過渡時に、前記生成されたスイッチングパターンのいずれか一方の端部に配置された空間ベクトルから、次のPWM制御に供されるスイッチングパターンの前記と同一端部に配置された空間ベクトルに移行する通常更新処理を行い、出力セクターが移行し、且つ入力セクターが偶数セクターから奇数セクターに移行する過渡時に、前記請求項2に記載の更新時切替処理を行うことを特徴としている。   According to a fifth aspect of the present invention, in the first aspect, the process of determining the switching pattern is performed by the generated switching during a transition in which an output sector shifts and an input sector shifts from an odd sector to an even sector. A normal update process is performed in which the space vector arranged at one end of the pattern is shifted to the space vector arranged at the same end of the switching pattern used for the next PWM control, and the output sector is The switching process at the time of updating according to claim 2 is performed at the time of transition when the input sector shifts from an even sector to an odd sector.

また請求項6に記載の発明は、請求項5において、前記スイッチングパターンを決定する処理は、出力セクターが移行し、且つ入力セクターが奇数セクターから偶数セクターに移行する過渡時であり、且つスイッチングパターンの更新によりスイッチング回数が3回となるモード時は、前記通常更新処理に代えて前記請求項3に記載の1制御周期遅延処理を行うことを特徴としている。   According to a sixth aspect of the present invention, in the fifth aspect, the process of determining the switching pattern is a transition time when the output sector is shifted and the input sector is shifted from the odd sector to the even sector, and the switching pattern is determined. In the mode in which the number of times of switching is 3 by updating, the one control cycle delay process according to claim 3 is performed instead of the normal update process.

また請求項7に記載の発明は、請求項1ないし6のいずれか1項において、前記スイッチングパターンのうち、更新前のスイッチングパターンのベクトルのデューティを第1のキャリア波と比較し、次のPWM制御に供されるスイッチングパターンのベクトルのデューティを、前記第1のキャリア波とは180度位相のずれた第2のキャリア波と比較して、前記PWM制御を行うためのスイッチング信号を得ることを特徴としている。   According to a seventh aspect of the present invention, in any one of the first to sixth aspects, the duty of the vector of the switching pattern before the update among the switching patterns is compared with the first carrier wave, and the next PWM A switching signal for performing the PWM control is obtained by comparing a duty of a vector of a switching pattern used for control with a second carrier wave that is 180 degrees out of phase with the first carrier wave. It is a feature.

(1)請求項1〜7に記載の発明によれば、交流−交流直接変換装置において、入力セクターが移行する過渡時(入力電流指令値ベクトルが存在するセクターが移行する瞬間、すなわち入力電源電圧R相、S相、T相の瞬時値の大中小関係が切り替わる瞬間)や、出力セクターが移行する過渡時(出力電圧指令値ベクトルが存在するセクターが移行する瞬間、すなわち出力電圧U相、V相、W相の指令値の大中小関係が切り替わる瞬間)に、スイッチング回数を低減することができる。これによってスイッチング損失を低減することができる。
(2)また請求項2に記載の発明によれば、セクターモードが変化せず且つ入力セクターが移行する過渡時に更新時切替処理を行うことにより、当該過渡時のスイッチング回数を低減することができる。
(3)また請求項3に記載の発明によれば、1制御周期遅延処理を行うことにより、出力セクターが移行する過渡時に、一時的に1制御周期分の遅れが発生するものの、スイッチング回数ゼロ回で移行することができる。
(4)また請求項4に記載の発明によれば、急激な負荷変動やトルク指令/速度指令値のステップ変化などにより出力電圧指令値ベクトルが急変し、過渡的に出力セクターが2つ以上変化する場合に、前記1制御周期遅延処理を行わないので、スイッチング回数は1回又は2回発生するものの、当該急変時の過渡応答を優先することができる。
(5)また請求項5に記載の発明によれば、入力セクターと出力セクターが同時に移行する過渡時に通常更新処理又は更新時切替処理を行うことにより、当該過渡時のスイッチング回数を低減することができる。
(6)また請求項6に記載の発明によれば、1制御周期遅延処理を行うことにより、スイッチグ回数が3回となる移行パターンを完全になくすことができ、スイッチング回数を低減することができるとともに、3相同時スイッチングによる電流・電圧の脈動成分を低減することができる。
(7)また請求項7に記載の発明によれば、キャリア比較方式によりPWM制御を行う場合に、前記(1)〜(6)と同様の効果が得られ、セクター移行の過渡時にスイッチング回数を低減することができる。
(1) According to the first to seventh aspects of the present invention, in the AC-AC direct conversion device, at the time of transition when the input sector shifts (the moment when the sector where the input current command value vector exists shifts, that is, the input power supply voltage The moment when the large, medium, and small relations of the instantaneous values of the R phase, S phase, and T phase are switched), or when the output sector transitions (the moment when the sector where the output voltage command value vector exists transitions, that is, the output voltage U phase, V The switching frequency can be reduced at the moment when the large / medium / small relationship between the command values of the phase and the W phase is switched. As a result, switching loss can be reduced.
(2) According to the invention described in claim 2, the switching frequency at the time of transition can be reduced by performing the switching process at the time of transition when the sector mode does not change and the input sector shifts. .
(3) According to the invention described in claim 3, although one control cycle delay process is performed, a delay of one control cycle is temporarily generated at the time of transition of the output sector, but the number of switching times is zero. Can be migrated at a time.
(4) According to the invention described in claim 4, the output voltage command value vector changes suddenly due to a sudden load fluctuation or a step change of the torque command / speed command value, and two or more output sectors change transiently. In this case, since the one control cycle delay process is not performed, the transient response at the time of the sudden change can be given priority although the number of times of switching occurs once or twice.
(5) According to the invention described in claim 5, by performing the normal update process or the update time switching process at the time of transition in which the input sector and the output sector simultaneously shift, the number of times of switching at the time of the transition can be reduced. it can.
(6) According to the invention described in claim 6, by performing one control cycle delay process, the transition pattern in which the number of times of switching is three can be completely eliminated, and the number of times of switching can be reduced. At the same time, it is possible to reduce the pulsating component of current and voltage due to the simultaneous switching of the three phases.
(7) According to the invention described in claim 7, when PWM control is performed by the carrier comparison method, the same effects as in the above (1) to (6) can be obtained, and the number of times of switching can be reduced at the time of sector transition. Can be reduced.

以下、交流−交流直接変換装置は、前記双方向スイッチをPWM制御するマトリックスコンバータとして、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。   Hereinafter, the AC-AC direct conversion device will be described as an embodiment of the present invention with reference to the drawings as a matrix converter that PWM-controls the bidirectional switch, but the present invention is limited to the following embodiments. It is not a thing.

本発明では、空間ベクトル変調法のスイッチングパターンの並べ替えの自由度を活かして、前記図5のように定義される入力セクター、出力セクターと、それらの組み合わせから定義した表1のセクターモードとに基づいて、セクター移行過渡時のスイッチング回数を低減させるためのスイッチングパターンを決定し、スイッチングパターンの配列順序を切り替えるように構成した。   In the present invention, taking advantage of the freedom of rearrangement of the switching pattern of the space vector modulation method, the input sector and the output sector defined as shown in FIG. 5 and the sector mode defined in Table 1 defined from the combination thereof are used. Based on this, a switching pattern for reducing the number of times of switching at the sector transition transition time is determined, and the arrangement order of the switching patterns is switched.

(実施例1)
本実施例では前記セクターモードおよび入力セクターの変化に着目した。前記表3の事例(入力セクターが12→1に変化し、出力セクター1は変わらない例)に着目すると、上段v1(スイッチングパターンの一端に配置されたベクトル)更新時は下段v5(スイッチングパターンの他端に配置されたベクトル)へ、上段v5更新時は下段v1に移行する、更新時切替処理を行うと、スイッチングパターンは、RSS→SSS,TTT→RTTとなり、どちらもU相のみのスイッチングとなる。したがってこの事例では、単純な折り返しスイッチングを行う場合に比べて、スイッチング回数を1〜2回低減できることが分かる。
Example 1
In this embodiment, attention is paid to the change of the sector mode and the input sector. Focusing on the example in Table 3 (an example in which the input sector changes from 12 to 1 and the output sector 1 does not change), when updating the upper stage v1 (vector arranged at one end of the switching pattern), the lower stage v5 (switching pattern When the upper-stage v5 is updated to the lower-stage v1 when the update-time switching process is performed, the switching pattern becomes RSS → SSS, TTT → RTT, both of which are U-phase switching. Become. Therefore, in this case, it can be seen that the number of times of switching can be reduced by 1 to 2 times compared to the case where simple loop switching is performed.

上記のように、入力セクターが変化する瞬間について全パターンを考えると、結果として表4のように最適移行パターンを定義することができる。   As described above, when all patterns are considered at the moment when the input sector changes, the optimum transition pattern can be defined as shown in Table 4.

Figure 0005012309
Figure 0005012309

表4は、入力セクターの変化を前記表1で定義したセクターモードの変化に集約してv1,v5の各タイミングで移行すべき最適パターンを示している。v1→v1,v5→v5は通常の折り返しパターン、v1→v5,v5→v1は瞬時に折り返し方を切り替えているパターンである。   Table 4 shows the optimum pattern to be shifted at each timing of v1 and v5 by integrating the change of the input sector into the change of the sector mode defined in Table 1. v1 → v1, v5 → v5 are normal folding patterns, and v1 → v5, v5 → v1 are patterns in which the way of folding is switched instantaneously.

尚、入力は電源に接続しているものと仮定しているので、セクターの移行順序は…11→12→1→2→3→…となる。逆転パターンについては通常発生しないが、同じテーブルを用いれば、その場合でも最適化されている。   Since it is assumed that the input is connected to the power source, the sector transition order is: 11 → 12 → 1 → 2 → 3 →. The reverse pattern does not usually occur, but if the same table is used, it is optimized even in that case.

本実施例では、入力セクターが移行する過渡時に着目し、表4の最適移行パターンに従ってスイッチングするので、スイッチング回数を低減できるとともに、同時スイッチングによる電流・電圧の脈動成分を低減することができる。   In this embodiment, attention is paid at the time of transition when the input sector shifts, and switching is performed according to the optimum transition pattern of Table 4. Therefore, the number of switching can be reduced and the pulsating components of current and voltage due to simultaneous switching can be reduced.

(実施例2)
実施例1は入力セクターの変化に着目したが、本実施例では出力セクターの変化に着目する。例えば、出力電圧指令値が正転方向(セクターの移行が図5(b)の1→2→3→4→5→6→1→…の順序)として、入力セクター1、出力セクター1→2に変化する瞬間に着目すると、表5のようなスイッチングパターンとなる。
(Example 2)
In the first embodiment, attention is paid to the change in the input sector. In this embodiment, attention is paid to the change in the output sector. For example, when the output voltage command value is in the normal rotation direction (sector transition is the order of 1 → 2 → 3 → 4 → 5 → 6 → 1 →... In FIG. 5B), the input sector 1 and the output sector 1 → 2 When attention is paid to the moment of change, the switching pattern shown in Table 5 is obtained.

Figure 0005012309
Figure 0005012309

表5において、上段は入力セクター1かつ出力セクター1、下段は入力セクター1かつ出力セクター2の場合である。   In Table 5, the upper stage is for input sector 1 and output sector 1, and the lower stage is for input sector 1 and output sector 2.

上段から下段へ移行する際、v1更新時はv1に移行した方がスイッチング回数は少ない。すなわちv1→v1:RTT→TRT(スイッチング2回)、v1→v5:RTT→SSS(スイッチング3回)となる。また、v5更新時はそのままv5に移行した方がスイッチング回数は少ない。すなわちv5→v1:SSS→TRT(スイッチング3回)、v5→v5:SSS→SSS(スイッチング0回)となる。また、出力電圧指令値が逆転するパターン(出力セクターの移行が図5(b)の6→5→4→3→2→1→6→…の順序)の場合も同様に、そのままの移行パターンで良い。   When shifting from the upper stage to the lower stage, the number of times of switching is smaller when v1 is updated and the transition is made to v1. That is, v1 → v1: RTT → TRT (switching twice), v1 → v5: RTT → SSS (switching three times). Further, when v5 is updated, the number of times of switching is smaller when the process is shifted to v5 as it is. That is, v5 → v1: SSS → TRT (3 times switching), v5 → v5: SSS → SSS (0 times switching). Similarly, in the case of a pattern in which the output voltage command value is reversed (output sector transition is the order of 6 → 5 → 4 → 3 → 2 → 1 → 6 →... In FIG. 5B), the transition pattern remains unchanged. Good.

上記の結果から、出力セクター移行時は特別な処理をせずに、従来通りに通常の折り返しパターンでも良いことになるが、本実施例では、正転v1更新時と逆転v1更新時に発生するスイッチング回数を1回以下にする手法を提案する。表6は、出力セクター変化時の移行パターンについてまとめたものである。   From the above result, when the output sector is shifted, a normal loop pattern may be used as usual without performing any special processing. However, in this embodiment, switching that occurs at the time of forward rotation v1 update and reverse rotation v1 update. We propose a method to reduce the number of times to 1 or less. Table 6 summarizes the transition pattern when the output sector changes.

Figure 0005012309
Figure 0005012309

表6の上側(a)は正転、下側(b)は逆転パターンを各々示している。表6の×印の付いている箇所が、スイッチング回数2回となる上述のモードであるので、このときはセクター移行せずに、1つ前のセクター状態を維持しながら通常の折り返しパターンv1→v1を行う(同一段のv1→v1に移行する)。そして例えば表5の同一段のv1→v2→v3→v4→v5をスイッチングし、1制御周期の時間だけ遅れて発生するv5→v5のタイミングでセクター情報のラッチを解除し、スイッチング回数0回で移行できるv5更新パターンにおいて移行を完了する(表5ではv5→v5:SSS→SSS)。   In Table 6, the upper side (a) shows the normal rotation, and the lower side (b) shows the reverse rotation pattern. Since the portion marked with x in Table 6 is the above-described mode in which the number of times of switching is two times, the normal folding pattern v1 → while maintaining the previous sector state without shifting to the sector at this time v1 is performed (shift from v1 to v1 in the same stage). Then, for example, v1 → v2 → v3 → v4 → v5 in the same stage in Table 5 is switched, and the sector information latch is released at the timing of v5 → v5 generated with a delay of one control cycle time, and the switching frequency is 0 times. The migration is completed in the v5 update pattern that can be migrated (in Table 5, v5 → v5: SSS → SSS).

本実施例によれば、一時的に1制御周期分の遅れを発生するが、出力セクターが変化する過渡時に全くスイッチングを伴わない(0回で移行できる)パターンで移行することが可能となる。   According to the present embodiment, a delay corresponding to one control period is temporarily generated, but it is possible to shift in a pattern that does not involve switching at all (changes can be performed zero times) during a transition in which the output sector changes.

(実施例3)
入力電源電圧に関しては、商用交流電源であれば50HZないし60HZで動作させる場合が多く、ガスタービン等の分散電源を入力にした場合でも、大きな変動を伴って入力セクターが2つ以上セクターを飛び越える状態は発生し難い。一方、出力電圧指令値に関しては、急激な負荷変動やトルク指令/速度指令値のステップ変化などにより、出力セクターが2つ以上飛び越えて発生する場合も考えられる(上述までの実施例では、セクターが1つずつ変化する場合のみ考えている)。入力セクター1、出力セクター1〜6の事例を表7にまとめて示す。
(Example 3)
For the input supply voltage, when operating at 60H Z to no 50H Z If the commercial AC power source is large and even when the input of the distributed power supply such as a gas turbine, the input sector with a large variation of two or more sectors It is difficult for jumping to occur. On the other hand, with regard to the output voltage command value, there may be a case where two or more output sectors are generated due to a sudden load fluctuation or a step change in the torque command / speed command value (in the above embodiments, the sector is Only when it changes one by one). Examples of input sector 1 and output sectors 1 to 6 are summarized in Table 7.

Figure 0005012309
Figure 0005012309

表7において、v5更新時についてはそのままv5→v5で折り返せば、常にSSSであるのでスイッチング回数0回で移行できる。次に、v1更新時に着目すると、v1→v1のときに、スイッチング回数1回もしくは2回で移行できることが分かる。したがって、出力セクターがどこからどこへ飛んだとしても、1回もしくは2回で移行できるが、実施例2と同様にv5での移行パターンに限定するかどうかを選択できるようにする。つまり、出力セクターが1つずつ移行するときは実施例2の1制御周期遅延処理により1制御周期の遅れを持ってもさほど影響がないが、セクターが2個以上飛ぶような電圧指令が加えられたときは、過渡的な応答を要求するモードであるので、1制御周期遅れる実施例2の処理はパスしてスイッチング回数1回又は2回の発生を許容するように切り換える。   In Table 7, when v5 is updated, if it is returned as v5 → v5 as it is, it is always SSS, and the transition can be made with 0 switching times. Next, focusing on v1 update, it can be seen that when v1 → v1, the switching can be performed once or twice. Therefore, wherever the output sector flies, it can be shifted once or twice, but it is possible to select whether to limit to the transition pattern in v5 as in the second embodiment. That is, when the output sectors are shifted one by one, there is not much influence even if there is a delay of one control cycle by the one control cycle delay process of the second embodiment, but a voltage command is applied so that two or more sectors fly. In this case, since it is a mode that requires a transient response, the process of the second embodiment delayed by one control cycle is passed and switched so as to allow the occurrence of one or two switching times.

(実施例4)
本実施例では、入力セクターと出力セクターが同時に変化する場合を考える。入力セクターは前述のとおり、正転方向で1つずつ移行し、出力セクターはどのようなセクター状態にも飛ぶ可能性があると仮定する。
Example 4
In this embodiment, a case is considered where the input sector and the output sector change simultaneously. As described above, it is assumed that the input sector shifts one by one in the forward direction, and the output sector can jump to any sector state.

表8は、入力セクター1〜3、出力セクター1〜6の5つのパルスパターンを抜粋して示したものである。   Table 8 shows five pulse patterns extracted from input sectors 1 to 3 and output sectors 1 to 6.

Figure 0005012309
Figure 0005012309

表8において、例えば、入力セクターが1→2(奇数セクター→偶数セクター)に変化し、出力セクターは1〜6までどこからどこに移行するか限定しない場合を考える。   In Table 8, for example, consider a case where the input sector changes from 1 to 2 (odd sector → even sector), and the output sector is not limited from 1 to 6 from where to where.

v1更新時で、v1→v1の移行パターンでは「RTT/TRT/TTR」のいずれかから、「RRT/TRR/RTR」のいずれかに移行し、スイッチング回数は1回か3回のどちらかである。v1→v5の移行パターンでは「RTT/TRT/TTR」のいずれかから、「SSS」に移行して常に3回のスイッチングとなるので、この場合はv1→v1の移行パターンを選択する。また、v5更新時では、v5→v5であれば「SSS」→「SSS」となってスイッチング回数0回となるので、この移行パターン(通常更新処理)を常に選択する。   When v1 is updated, the transition pattern from v1 to v1 transitions from “RTT / TRT / TTR” to any one of “RRT / TRR / RTR”, and the switching frequency is either one or three times. is there. In the transition pattern of v1 → v5, the switching is always performed three times from any one of “RTT / TRT / TTR” to “SSS”. In this case, the transition pattern of v1 → v1 is selected. In addition, when v5 is updated, if v5 → v5, “SSS” → “SSS” and the number of times of switching is 0, so this transition pattern (normal update processing) is always selected.

次に、入力セクターが2→3(偶数セクター→奇数セクター)に変化し、出力セクターは1〜6までどこからどこに移行するか限定しない場合を考える。   Next, consider a case where the input sector changes from 2 to 3 (even number sector to odd number sector), and the output sector does not limit where from 1 to 6 shifts.

v1更新時は、v1→v1の移行パターンだと「RRT/TRR/RTR」のいずれかから、「SST/TSS/STS」のいずれかに移行することになり、2回もしくは3回のスイッチング回数となる。v1→v5の移行パターンでは「RRT/TRR/RTR」のいずれかから「RRR」に移行して常に1回のスイッチング回数となるので、この場合はv1→v5の移行パターン(更新時切替処理)を選択する。また、v5更新時は、v5→v5であれば「SSS」→「RRR」となって常に3回スイッチングするので、v5→v1の移行パターン(更新時切替処理)「SSS」→「SST/TSS/STS」を選択して、常に1回のスイッチングで移行する。   When v1 is updated, if the transition pattern is v1 → v1, the transition will be from either “RRT / TRR / RTR” to any one of “SST / TSS / STS”. It becomes. In the transition pattern from v1 to v5, one of “RRR / TRR / RTR” is shifted to “RRR” and the number of times of switching is always one. In this case, the transition pattern from v1 to v5 (switching process at the time of update) Select. Also, when v5 is updated, if v5 → v5, “SSS” → “RRR” and switching is always performed three times. Therefore, the transition pattern of v5 → v1 (switching process at update) “SSS” → “SST / TSS” / STS "is selected, and transition is always performed with one switching.

以上をまとめると、表9のように表現することができるので、入力セクターと出力セクターが同時に移行する場合は、表9の移行パターンに従って処理する。   Summarizing the above, since it can be expressed as shown in Table 9, when the input sector and the output sector are simultaneously shifted, processing is performed according to the transition pattern of Table 9.

Figure 0005012309
Figure 0005012309

表9の上段は、出力セクターが移行し且つ入力セクターが奇数セクターから偶数セクターに移行する場合にv1→v1又はv5→v5の通常更新処理を行うことを示し、表9の下段は、出力セクターが移行し且つ入力セクターが偶数セクターから奇数セクターに移行する場合にv1→v5又はv5→v1の更新時切替処理を行うことを示している。   The upper part of Table 9 indicates that the normal update process of v1 → v1 or v5 → v5 is performed when the output sector is changed and the input sector is changed from the odd sector to the even sector, and the lower part of Table 9 is the output sector. And when the input sector is shifted from the even sector to the odd sector, the switching process at the time of updating v1 → v5 or v5 → v1 is performed.

(実施例5)
実施例4のv1更新時で、スイッチング回数が1回もしくは3回となる移行パターンについて、3回となる可能性を回避するため、実施例2と同様に1制御周期のラッチ処理(1制御周期遅延処理)を施し、v5更新時に移行パターンを実施する。すなわち、入力と出力が同時に移行する場合には、表10の処理を行う。
(Example 5)
In order to avoid the possibility that the transition pattern in which the number of times of switching is 1 or 3 at the time of updating v1 in the fourth embodiment will be three times, a latch process (one control cycle) as in the second embodiment. (Delay processing) is performed, and a transition pattern is executed when v5 is updated. That is, when the input and output shift simultaneously, the processing shown in Table 10 is performed.

Figure 0005012309
Figure 0005012309

表10において、括弧内の数字はスイッチング回数を意味している。表10の×印の付いている箇所が、スイッチング回数0又は3回となるモードであるので、このときはセクター移行せずに、1つ前のセクター状態を維持しながら通常の折り返しパターンv1→v1を行う(例えば表8の同一段のv1→v1に移行する)。そして表8の同一段のv1→v2→v3→v4→v5をスイッチングし、1制御周期の時間だけ遅れて発生するv5→v5のタイミングでセクター情報のラッチを解除し、スイッチング回数0回で移行できるv5更新パターンにおいて移行を完了する。ただし、出力指令値が急変する場合であるので、上記ラッチ処理を行うかどうかは選択できるようにしておく。   In Table 10, the numbers in parentheses mean the number of switching times. Since the portion marked with X in Table 10 is a mode in which the number of times of switching is 0 or 3, the normal folding pattern v1 → while maintaining the previous sector state without shifting to the sector at this time v1 is performed (for example, v1 → v1 of the same stage in Table 8 is shifted). Then, v1 → v2 → v3 → v4 → v5 in the same stage in Table 8 is switched, and the sector information latch is released at the timing of v5 → v5 generated with a delay of one control cycle, and the transition is made with 0 switching times. Complete the migration in a v5 update pattern that can. However, since the output command value changes suddenly, it is possible to select whether or not to perform the latch processing.

本実施例により、入、出力セクターが同時に移行する場合でもスイッチング回数を常に1回以下にすることが可能となる。   According to this embodiment, even when the input and output sectors are shifted at the same time, it is possible to always reduce the number of switching to one or less.

(実施例6)
上述までの実施例はマトリックスコンバータの一般的な仮想間接形空間ベクトル変調法に適用する場合を述べてきたが、上記の処理はキャリア比較方式でも同様に行うことができる。例えば図6のように、互いに180度位相のずれた2つのキャリア三角波信号を予め用意しておき、セクター移行時には2つのキャリア波のうち一方から他方の逆位相のキャリア波に瞬時に切り換えることで、v1→v5,v5→v1に相当する移行パターン(更新時切替処理)を形成することができる。そのほか、ラッチ処理(1制御周期遅延処理)などについても空間ベクトル変調法かキャリア比較方式かで限定される処理ではないので、同様の作用、効果をキャリア比較方式でも実現することができる。
(Example 6)
Although the above embodiments have been described for the case of applying to a general virtual indirect space vector modulation method of a matrix converter, the above processing can be similarly performed by a carrier comparison method. For example, as shown in FIG. 6, two carrier triangular wave signals that are 180 degrees out of phase with each other are prepared in advance, and at the time of sector transition, one of the two carrier waves is instantaneously switched from one to the opposite carrier wave. , V1 → v5, v5 → v1, a transition pattern (update switching process) can be formed. In addition, since the latch process (one control cycle delay process) is not limited to the space vector modulation method or the carrier comparison method, the same operation and effect can be realized by the carrier comparison method.

本発明が適用される交流−交流直接変換装置の基本構成図。1 is a basic configuration diagram of an AC-AC direct conversion device to which the present invention is applied. 仮想DCリンク方式の交流−交流直接変換装置の等価回路図。FIG. 3 is an equivalent circuit diagram of a virtual DC link type AC-AC direct conversion device. 空間ベクトルを表し、(a)は入力仮想整流器側の空間ベクトル図、(b)は出力仮想インバータの空間ベクトル図。(A) is a space vector diagram on the input virtual rectifier side, and (b) is a space vector diagram of an output virtual inverter. 入力電流指令ベクトル図及び出力電圧指令ベクトル図。An input current command vector diagram and an output voltage command vector diagram. 空間ベクトルの入力側セクターと出力側セクターの定義例の説明図。Explanatory drawing of the example of a definition of the input side sector and output side sector of a space vector. 本発明のキャリア比較方式による実施例の説明図。Explanatory drawing of the Example by the carrier comparison system of this invention.

符号の説明Explanation of symbols

1…三相交流電源、2…入力フィルタ部、3…半導体電力変換部、4…負荷。   DESCRIPTION OF SYMBOLS 1 ... Three-phase alternating current power supply, 2 ... Input filter part, 3 ... Semiconductor power converter part, 4 ... Load.

Claims (7)

複数の双方向スイッチを備えた交流−交流直接変換装置における、入力側仮想整流器の空間ベクトルのデューティおよび出力側仮想インバータの空間ベクトルのデューティを合成し、1制御周期あたり5つの空間ベクトルが配列されたスイッチングパターンを複数生成し、該スイッチングパターンにより前記双方向スイッチをPWM制御する交流−交流直接変換装置のスイッチングパターン切替方法であって、
前記入、出力側空間ベクトルの空間を各々複数に区切って構成される、入力電流指令値ベクトル、出力電圧指令値ベクトルが各々存在する領域を入、出力セクターと定義し、該入力セクターと出力セクターの組み合わせから2つのセクターモードを定義し、
前記入、出力セクターおよびセクターモードに基づいて、スイッチング回数を低減させるためのスイッチングパターンを決定する処理を行い、該決定されたスイッチングパターンによって前記双方向スイッチをPWM制御することを特徴とする交流−交流直接変換装置のスイッチングパターン切替方法。
In the AC-AC direct conversion device having a plurality of bidirectional switches, the space vector duty of the input-side virtual rectifier and the space vector duty of the output-side virtual inverter are combined, and five space vectors are arranged per control cycle. A switching pattern switching method for an AC-AC direct conversion device that generates a plurality of switching patterns and performs PWM control of the bidirectional switch according to the switching patterns,
A region where the input current command value vector and the output voltage command value vector exist, each defined by dividing the input and output side space vector spaces into a plurality, is defined as an output sector, and the input sector and the output sector Define two sector modes from the combination of
AC-, characterized in that, based on the input, output sector, and sector mode, a process for determining a switching pattern for reducing the number of switching is performed, and the bidirectional switch is PWM controlled by the determined switching pattern. Switching pattern switching method for AC direct conversion device.
前記スイッチングパターンを決定する処理は、
前記セクターモードが変化せず且つ入力セクターが移行する過渡時に、前記生成されたスイッチングパターンの一端に配置された空間ベクトルのタイミングでスイッチングパターンを更新するときは、次のPWM制御に供されるスイッチングパターンの他端に配置された空間ベクトルに移行し、前記スイッチングパターンの他端に配置された空間ベクトルのタイミングでスイッチングパターンを更新するときは、次のPWM制御に供されるスイッチングパターンの一端に配置された空間ベクトルに移行する更新時切替処理を行う
ことを特徴とする請求項1に記載の交流−交流直接変換装置のスイッチングパターン切替方法。
The process for determining the switching pattern includes:
When the switching mode is updated at the timing of the space vector arranged at one end of the generated switching pattern during the transition in which the sector mode does not change and the input sector shifts, the switching for the next PWM control is performed. When shifting to the space vector arranged at the other end of the pattern and updating the switching pattern at the timing of the space vector arranged at the other end of the switching pattern, one end of the switching pattern used for the next PWM control The switching pattern switching method of the AC-AC direct conversion device according to claim 1, wherein a switching process at the time of updating to shift to the arranged space vector is performed.
前記スイッチングパターンを決定する処理は、
出力セクターが移行する過渡時に、スイッチングパターンを更新することによりスイッチング回数が2回となるモード時は、移行前のセクター状態を維持しながら、更新前のスイッチングパターンを折り返してPWM制御し、その後前記セクター維持を解除し、スイッチングを伴わない、次のPWM制御に供されるスイッチングパターンの端部に配置された空間ベクトルに移行する1制御周期遅延処理を行うことを特徴とする請求項1に記載の交流−交流直接変換装置のスイッチングパターン切替方法。
The process for determining the switching pattern includes:
In the mode where the number of times of switching becomes 2 by updating the switching pattern at the transition when the output sector transitions, while maintaining the sector state before the transition, the switching pattern before the updating is turned back and PWM control is performed, and then 2. The control period delay processing for canceling the sector maintenance and performing a transition to a space vector arranged at an end of a switching pattern used for the next PWM control without switching is performed. Switching method of the AC-AC direct conversion device.
前記スイッチングパターンを決定する処理は、
出力セクターが2つ以上移行するときには前記1制御周期遅延処理を行わないことを特徴とする請求項3に記載の交流−交流直接変換装置のスイッチングパターン切替方法。
The process for determining the switching pattern includes:
The switching pattern switching method for an AC-AC direct conversion device according to claim 3, wherein the one control cycle delay process is not performed when two or more output sectors are transferred.
前記スイッチングパターンを決定する処理は、
出力セクターが移行し、且つ入力セクターが奇数セクターから偶数セクターに移行する過渡時に、
前記生成されたスイッチングパターンのいずれか一方の端部に配置された空間ベクトルから、次のPWM制御に供されるスイッチングパターンの前記と同一端部に配置された空間ベクトルに移行する通常更新処理を行い、
出力セクターが移行し、且つ入力セクターが偶数セクターから奇数セクターに移行する過渡時に、
前記請求項2に記載の更新時切替処理を行うことを特徴とする請求項1に記載の交流−交流直接変換装置のスイッチングパターン切替方法。
The process for determining the switching pattern includes:
During the transition when the output sector transitions and the input sector transitions from odd sector to even sector,
A normal update process for shifting from a space vector arranged at one end of the generated switching pattern to a space vector arranged at the same end of the switching pattern used for the next PWM control. Done
During a transition when the output sector transitions and the input sector transitions from an even sector to an odd sector,
3. The switching pattern switching method for an AC-AC direct conversion device according to claim 1, wherein the switching process at the time of update according to claim 2 is performed.
前記スイッチングパターンを決定する処理は、
出力セクターが移行し、且つ入力セクターが奇数セクターから偶数セクターに移行する過渡時であり、且つスイッチングパターンの更新によりスイッチング回数が3回となるモード時は、前記通常更新処理に代えて前記請求項3に記載の1制御周期遅延処理を行うことを特徴とする請求項5に記載の交流−交流直接変換装置のスイッチングパターン切替方法。
The process for determining the switching pattern includes:
In the mode in which the output sector transitions and the input sector transitions from an odd sector to an even sector, and in a mode in which the number of switching is three by updating the switching pattern, the claim is replaced with the normal update process. 6. The switching pattern switching method for an AC-AC direct conversion device according to claim 5, wherein the one control cycle delay process according to claim 3 is performed.
前記スイッチングパターンのうち、更新前のスイッチングパターンのベクトルのデューティを第1のキャリア波と比較し、次のPWM制御に供されるスイッチングパターンのベクトルのデューティを、前記第1のキャリア波とは180度位相のずれた第2のキャリア波と比較して、前記PWM制御を行うためのスイッチング信号を得ることを特徴とする請求項1ないし6のいずれか1項に記載の交流−交流直接変換装置のスイッチングパターン切替方法。   Of the switching patterns, the duty of the vector of the switching pattern before the update is compared with the first carrier wave, and the duty of the vector of the switching pattern used for the next PWM control is 180.degree. 7. The AC-AC direct conversion device according to claim 1, wherein a switching signal for performing the PWM control is obtained in comparison with a second carrier wave whose phase is shifted by a predetermined degree. Switching pattern switching method.
JP2007210711A 2007-08-13 2007-08-13 Switching pattern switching method for AC-AC direct conversion device Expired - Fee Related JP5012309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007210711A JP5012309B2 (en) 2007-08-13 2007-08-13 Switching pattern switching method for AC-AC direct conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007210711A JP5012309B2 (en) 2007-08-13 2007-08-13 Switching pattern switching method for AC-AC direct conversion device

Publications (2)

Publication Number Publication Date
JP2009050037A JP2009050037A (en) 2009-03-05
JP5012309B2 true JP5012309B2 (en) 2012-08-29

Family

ID=40501732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007210711A Expired - Fee Related JP5012309B2 (en) 2007-08-13 2007-08-13 Switching pattern switching method for AC-AC direct conversion device

Country Status (1)

Country Link
JP (1) JP5012309B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE554524T1 (en) * 2009-09-29 2012-05-15 Abb Schweiz Ag DIRECT CONVERTER AND SYSTEM WITH SUCH A DIRECT CONVERTER
KR101628431B1 (en) * 2009-12-17 2016-06-08 에이비비 슈바이쯔 아게 Method for operating a direct converter circuit and device for carrying out the method
KR101407450B1 (en) 2013-02-26 2014-06-17 경상대학교산학협력단 Controller for Controlling Inverter
CN109831136B (en) * 2019-04-12 2021-03-16 广东工业大学 Method, system and device for driving three-phase alternating current motor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315183U (en) * 1986-07-14 1988-02-01
JP4029282B2 (en) * 2002-11-26 2008-01-09 富士電機ホールディングス株式会社 AC / AC direct conversion power converter
US7701740B2 (en) * 2005-04-27 2010-04-20 Kabushiki Kaisha Yaskawa Denki Apparatus for three phase PWM cycloconverter
JP4826730B2 (en) * 2005-10-21 2011-11-30 株式会社安川電機 Power converter

Also Published As

Publication number Publication date
JP2009050037A (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP4957303B2 (en) Space vector modulation method for AC-AC direct conversion device
JP5892955B2 (en) Power converter
EP2214301B1 (en) Power conversion systems and methods for controlling harmonic distortion
JP4957304B2 (en) Space vector modulation method for AC-AC direct conversion device
JP4862477B2 (en) Input / output duty control method for AC-AC direct conversion device
CN202160117U (en) Power conversion system
JP4862475B2 (en) Switching pattern generation method for AC-AC direct conversion device
JP5569583B2 (en) Matrix converter
CN107425758B (en) Method and system for controlling a motor control device
KR20150088777A (en) Matrix converter and method for controlling matrix converter
JP5012309B2 (en) Switching pattern switching method for AC-AC direct conversion device
JP2004120979A (en) Power converter
JP4862476B2 (en) Switching pattern generation method for AC-AC direct conversion device
JP4893151B2 (en) Space vector modulation method for AC-AC direct conversion device
JP2016042772A (en) Method for controlling three levels of inverters and controller
RU2387069C1 (en) Method to produce switching configuration for direct ac-to-dc converter
JP4893152B2 (en) Space vector modulation method for AC-AC direct conversion device
JP5012310B2 (en) Switching pattern switching method for AC-AC direct conversion device
JP5498664B2 (en) Inverter control device
JP4932301B2 (en) Inverter control device and motor control system using the same
JP2008048529A (en) Spatial vector modulation method of ac-ac direct converter
JP5012311B2 (en) Switching pattern switching method for AC-AC direct conversion device
JP5849632B2 (en) Power converter
JP5534052B1 (en) Matrix converter
JP5028940B2 (en) Output voltage control apparatus and method for serial multiple AC / DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5012309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees