JP4985136B2 - SOLID ELECTROLYTIC CAPACITOR, SUBSTRATE WITH SOLID ELECTROLYTIC CAPACITOR AND METHOD FOR PRODUCING THEM - Google Patents

SOLID ELECTROLYTIC CAPACITOR, SUBSTRATE WITH SOLID ELECTROLYTIC CAPACITOR AND METHOD FOR PRODUCING THEM Download PDF

Info

Publication number
JP4985136B2
JP4985136B2 JP2007161074A JP2007161074A JP4985136B2 JP 4985136 B2 JP4985136 B2 JP 4985136B2 JP 2007161074 A JP2007161074 A JP 2007161074A JP 2007161074 A JP2007161074 A JP 2007161074A JP 4985136 B2 JP4985136 B2 JP 4985136B2
Authority
JP
Japan
Prior art keywords
insulating layer
hole
layer
metal foil
valve metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007161074A
Other languages
Japanese (ja)
Other versions
JP2009004417A (en
Inventor
裕之 石富
俊行 朝日
康博 菅谷
剛司 檜森
晃 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007161074A priority Critical patent/JP4985136B2/en
Publication of JP2009004417A publication Critical patent/JP2009004417A/en
Application granted granted Critical
Publication of JP4985136B2 publication Critical patent/JP4985136B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Description

本発明は、固体電解コンデンサ、固体電解コンデンサを内蔵する基板およびその製造方法に関するものである。   The present invention relates to a solid electrolytic capacitor, a substrate incorporating the solid electrolytic capacitor, and a method for manufacturing the same.

近年、テレビのデジタル化、高精細化にともない、画像信号を高速に処理するLSIが求められている。このLSIは、CPU、ランバス、インターフェースなどとともにパッケージングされており、システムLSIとして各種電子機器に搭載されている。   In recent years, with the digitalization and high definition of television, LSIs that process image signals at high speed have been demanded. The LSI is packaged together with a CPU, a RAM bus, an interface, and the like, and is mounted on various electronic devices as a system LSI.

CPUは、外部の交流電源からAC−DCコンバータ、DC−DCコンバータを介し電源ラインから電源を供給されている。そして、OFFからONへスイッチングする際に、CPUは瞬間的に上記電源ラインからの電流だけでは十分に電圧が復帰することができず、CPUの実質の処理スピードが低下してしまう。そのために、一般的には、CPUの瞬間的な電流不足を補い、速やかな電圧復帰を促すために電源ラインに並列にコンデンサを接続している。   The CPU is supplied with power from an external AC power supply via a power line via an AC-DC converter and a DC-DC converter. Then, when switching from OFF to ON, the CPU cannot instantaneously recover the voltage with only the current from the power supply line instantaneously, and the actual processing speed of the CPU decreases. Therefore, in general, a capacitor is connected in parallel with the power supply line in order to compensate for an instantaneous current shortage of the CPU and to promptly restore the voltage.

このコンデンサに要求される特性としては、主として、大容量、低ESLである。   The characteristics required for this capacitor are mainly large capacity and low ESL.

従来、このような固体電解コンデンサは、陽極箔と陰極箔とが水平方向に離間して配置して、貫通孔に通された導電性ペーストなどにより、陽極箔と三端子コンデンサ陽極、陰極箔と三端子コンデンサ陰極とが電気的に接合されている(特許文献1)。   Conventionally, in such a solid electrolytic capacitor, an anode foil and a three-terminal capacitor anode, a cathode foil, and the like are formed by using a conductive paste or the like in which an anode foil and a cathode foil are spaced apart in the horizontal direction and passed through a through hole A three-terminal capacitor cathode is electrically joined (Patent Document 1).

また、コンデンサを実装した実装基板としても薄型化が求められている。この要求を満たすために、表面実装部品としてコンデンサを実装基板中に埋設する方法も考えられている(特許文献2)。
特開2003−158042号公報 特開2003−197849号公報
Further, the mounting substrate on which the capacitor is mounted is also required to be thin. In order to satisfy this requirement, a method of embedding a capacitor as a surface-mounted component in a mounting substrate is also considered (Patent Document 2).
JP 2003-158042 A JP 2003-197849 A

しかしながら、このような従来の低ESLの固体電解コンデンサは大容量に適さないことが問題となっていた。   However, there is a problem that such a conventional low ESL solid electrolytic capacitor is not suitable for a large capacity.

すなわち、上記従来の構成においては、低ESLの実現のために陰極のリード線の長さを短くすることを目的とし、陽極箔と陰極箔とを離間して配置していた。そのために三端子コンデンサ陽極と三端子コンデンサ陰極とを対向位置に存在させることができず、大容量化に適さない構造となっていた。   That is, in the above-described conventional configuration, the anode foil and the cathode foil are separated from each other for the purpose of shortening the length of the cathode lead wire in order to realize low ESL. For this reason, the three-terminal capacitor anode and the three-terminal capacitor cathode cannot be present at opposite positions, and the structure is not suitable for increasing the capacity.

また、薄型化を図ることにより、取り出し電極部も確保しなければならないので、コンデンサとしての体積も減少することで、コンデンサとしての容量も確保できない構造となっていた。   Further, since it is necessary to secure the extraction electrode portion by reducing the thickness, the capacity as the capacitor cannot be secured by reducing the volume as the capacitor.

上記課題を解決するために、本発明は、少なくとも表面に誘電体被膜が形成された多孔質部を有する弁金属箔の一部において、この弁金属箔の一部に第1の貫通孔が形成され、この第1の貫通孔の内壁に第1の絶縁層を形成し、かつ、第2の絶縁層からなる陽陰極分離部を有し、陽極部となる弁金属箔と陰極部となる集電体層とが電気的に絶縁されている固体電解コンデンサであって、前記誘電体被膜の一部に形成された少なくとも一つ以上の浮島状の第3の絶縁層と、この第3の絶縁層外側部分における誘電体被膜上に形成された固体電解質層と、この固体電解質層上面に形成された集電体層とを備え、前記第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する第2の貫通孔が設けられ、前記第1の絶縁層が形成された前記第1の貫通孔内に、前記第1の絶縁層を貫通する第3の貫通孔が設けられ、前記第2および第3の貫通孔にスルーホール電極が設けられることで少なくとも一つ以上の前記浮島状の第3の絶縁層部分に貫通配線が形成されたことを特徴とする固体電解コンデンサであって、前記誘電体被膜の表面は多孔質化してなる多孔質部を有し、前記第2の絶縁層および前記第3の絶縁層は、前記誘電体被膜の表面および前記多孔質部の内部を充填し、前記第1の貫通孔は、前記第2の絶縁層および前記第3の絶縁層を貫通していることを特徴とする固体電解コンデンサである。 In order to solve the above-described problems, the present invention provides a first through hole formed in a part of the valve metal foil at least in a part of the valve metal foil having a porous portion having a dielectric film formed on the surface thereof. In addition, a first insulating layer is formed on the inner wall of the first through-hole, and a positive-cathode separating portion made of the second insulating layer is provided. A solid electrolytic capacitor electrically insulated from an electric conductor layer, wherein at least one floating island-shaped third insulating layer formed on a part of the dielectric film, and the third insulating layer A solid electrolyte layer formed on the dielectric coating in the outer portion of the layer; and a current collector layer formed on the upper surface of the solid electrolyte layer, wherein a part of the first insulating layer is not formed. 3, the third insulating layer, the dielectric coating under the third insulating layer, and the anode are penetrated. A second through hole is provided, and a third through hole penetrating the first insulating layer is provided in the first through hole in which the first insulating layer is formed, and the second through hole is provided. and it a solid electrolytic capacitor, wherein the at least one through-wiring to the floating island of the third insulating layer portion is formed by the through-hole electrode is provided in the third through hole, wherein The surface of the dielectric coating has a porous portion that is made porous, and the second insulating layer and the third insulating layer fill the surface of the dielectric coating and the inside of the porous portion, The solid electrolytic capacitor is characterized in that the first through hole penetrates the second insulating layer and the third insulating layer .

本発明の固体電解コンデンサは、少なくとも一つ以上の浮島状の第3の絶縁層の外部に固体電解質層を形成することができ、かつ少なくとも一つ以上の浮島状の第3の絶縁層の内部に貫通配線を形成できることにより、配線の自由度を増加させることができ、また、配線以外のところに自由にコンデンサを形成できるため容量の増大をさせることができるので、高速IC・LSIを用いた機器の高機能化、小型化に寄与するものである。   In the solid electrolytic capacitor of the present invention, a solid electrolyte layer can be formed outside at least one or more floating island-shaped third insulating layers, and the inside of at least one or more floating island-shaped third insulating layers. The through-wiring can be formed in the wiring, so that the degree of freedom of wiring can be increased, and since the capacitor can be freely formed in places other than the wiring, the capacity can be increased, so a high-speed IC / LSI is used. This contributes to higher functionality and downsizing of equipment.

(実施の形態1)
以下、本発明の実施の形態1における固体電解コンデンサについて図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, the solid electrolytic capacitor according to Embodiment 1 of the present invention will be described with reference to the drawings.

図1は本発明における固体電解コンデンサの断面図、図2は本発明における固体電解コンデンサの図1のA−A’方向の平面図であり、図3は本発明における固体電解コンデンサの図1のB−B’方向の平面図である。   1 is a cross-sectional view of a solid electrolytic capacitor according to the present invention, FIG. 2 is a plan view of the solid electrolytic capacitor according to the present invention in the AA ′ direction of FIG. 1, and FIG. It is a top view of a BB 'direction.

図1に示す陽極部となる弁金属箔1はAlやTa、Nbおよびその合金などの材料であり、薬液処理等の手法によって表面が多孔質化した誘電体被膜2を形成している。弁金属箔1を用いることで、容易に誘電体被膜を形成できる。また、誘電体被膜2を形成することで、容量を増加することができる。   A valve metal foil 1 serving as an anode shown in FIG. 1 is made of a material such as Al, Ta, Nb, or an alloy thereof, and forms a dielectric film 2 having a porous surface by a technique such as chemical treatment. By using the valve metal foil 1, a dielectric coating can be easily formed. Further, by forming the dielectric coating 2, the capacity can be increased.

ここで、第1の絶縁層3は、弁金属箔1と、第1のスルーホール電極8とを電気的に絶縁する機能を有する。この第1の絶縁層3としては、エポキシ樹脂、フェノール樹脂、シリコン樹脂等を用いることができる。   Here, the first insulating layer 3 has a function of electrically insulating the valve metal foil 1 and the first through-hole electrode 8. As the first insulating layer 3, an epoxy resin, a phenol resin, a silicon resin, or the like can be used.

ここで、第2の絶縁層4および第3の絶縁層14は、誘電体被膜2の表面および多孔質部の内部に充填され、固体電解質層5の広がりを防止するとともに、第1のスルーホール電極8、第2のスルーホール電極9形成時のめっき薬液等の流入を防止する作用も有する。   Here, the second insulating layer 4 and the third insulating layer 14 are filled in the surface of the dielectric coating 2 and the inside of the porous portion to prevent the solid electrolyte layer 5 from spreading and the first through hole. It also has an effect of preventing the inflow of a plating solution or the like when forming the electrode 8 and the second through-hole electrode 9.

ここで、誘電体被膜2上に固体電解質層5が形成されている。この固体電解質層5は、ピロールやチオフェン等からなる機能性高分子を化学重合や電解重合によって形成することができる。界面抵抗が低いので、低ESR化が可能となる。   Here, the solid electrolyte layer 5 is formed on the dielectric coating 2. The solid electrolyte layer 5 can be formed by chemical polymerization or electrolytic polymerization of a functional polymer made of pyrrole, thiophene, or the like. Since the interface resistance is low, the ESR can be reduced.

ここで、陰極部となる集電体層6は、固体電解質層5上に形成され、たとえば、Agペーストを塗布して硬化することで形成される。   Here, the current collector layer 6 serving as the cathode portion is formed on the solid electrolyte layer 5 and is formed, for example, by applying and curing an Ag paste.

ここで、第1のスルーホール電極8は、第1の絶縁層3が形成されていない第2の貫通孔7の内部に形成され、弁金属箔1と電気的に接続されるように形成されていて、表層へ取り出しが可能となる。   Here, the first through-hole electrode 8 is formed inside the second through hole 7 where the first insulating layer 3 is not formed, and is formed so as to be electrically connected to the valve metal foil 1. And can be taken out to the surface layer.

ここで、第2のスルーホール電極9は、第1の絶縁層3が形成されている第3の貫通孔15を形成した部分に形成され、弁金属箔1とは電気的に絶縁されて形成されている。   Here, the second through-hole electrode 9 is formed in a portion where the third through hole 15 in which the first insulating layer 3 is formed and is electrically insulated from the valve metal foil 1. Has been.

また、第2のスルーホール電極9は、配線10を通じて、集電体層6と電気的に接続していても構わなく、電気的に接続されている場合は、第2のスルーホール電極9は、陰極として機能する。また、第2のスルーホール電極9は、集電体層6と電気的に接続していない場合は、上下貫通配線の一部として機能し、配線の自由度を上げることができる。   In addition, the second through-hole electrode 9 may be electrically connected to the current collector layer 6 through the wiring 10. When the second through-hole electrode 9 is electrically connected, the second through-hole electrode 9 is , Function as a cathode. Further, when the second through-hole electrode 9 is not electrically connected to the current collector layer 6, it functions as a part of the upper and lower through-hole wiring, and the degree of freedom of wiring can be increased.

ここで、スルーホール電極の構成としては、Ni−Cuめっき、Cuめっきなどがふさわしい。   Here, Ni-Cu plating, Cu plating, or the like is suitable as the configuration of the through-hole electrode.

ここで、配線10は、めっきなどで形成した金属層であり、エッチングなどで、パターニングされている。パターニングすることで、高密度な配線を実現できる。配線10の金属としては、パターニング性、導電率から見て、Cuがふさわしい。   Here, the wiring 10 is a metal layer formed by plating or the like, and is patterned by etching or the like. High-density wiring can be realized by patterning. As a metal of the wiring 10, Cu is suitable in view of patterning property and conductivity.

ここで、図2のA−A’部分(つまり、固体電解質層5形成部)の上面図において、浮島状の第3の絶縁層14の周辺の部分に固体電解質層5を形成することができる。これによって、浮島状の第3の絶縁層14の内部に貫通配線を形成することができるので、配線の自由度増加させることができ、また、配線以外のところに自由にコンデンサを形成できるので容量の増大をさせることができる。また、第1の絶縁層3が形成されている部分に貫通配線が形成しているところは、陽極とは電気的には絶縁されている。 Here, in the top view of the AA ′ portion (that is, the solid electrolyte layer 5 forming portion) in FIG. 2, the solid electrolyte layer 5 can be formed in the peripheral portion of the floating island-shaped third insulating layer 14. . Thereby, it is possible to form a through wiring in the interior of the third insulating layer 14 floating island-like, it is possible to increase the degree of freedom of the wiring, also, since the freely possible to form a capacitor at other than the wiring The capacity can be increased. Further, where the through wiring is formed in the portion where the first insulating layer 3 is formed, it is electrically insulated from the anode.

ここで、図3のB−B’部分(つまり、弁金属箔1部)において、貫通孔を形成した後に、第1の絶縁層3を形成することで、第2のスルーホール電極9は、弁金属箔1と電気的に絶縁されており、陽陰極分離が実現できている。   Here, in the BB ′ portion of FIG. 3 (that is, 1 part of the valve metal foil), the second through-hole electrode 9 is formed by forming the first insulating layer 3 after forming the through hole. It is electrically insulated from the valve metal foil 1, and positive and negative electrode separation can be realized.

なお、固体電解質層5と集電体層6の間にたとえば、カーボンなどを塗布しても構わない。   For example, carbon or the like may be applied between the solid electrolyte layer 5 and the current collector layer 6.

なお、たとえば、第1の貫通孔12、第2の貫通孔7、第3の貫通孔15を形成した後に、コンデンサの特性改善のために修復化成を行い、貫通孔形成部における漏れ電流を低減してもよい。   For example, after forming the first through-hole 12, the second through-hole 7, and the third through-hole 15, repair formation is performed to improve capacitor characteristics, and leakage current in the through-hole forming portion is reduced. May be.

なお、第1のスルーホール電極8、第2のスルーホール電極9はフィルドめっきされていてもよく、また、樹脂を充填していてもよい。   In addition, the 1st through-hole electrode 8 and the 2nd through-hole electrode 9 may be filled-plated, and may be filled with resin.

(実施の形態2)
以下は本発明の実施の形態2における固体電解コンデンサ内蔵基板について図面を参照しながら説明する。なお、実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。
(Embodiment 2)
The following describes the solid electrolytic capacitor built-in substrate according to Embodiment 2 of the present invention with reference to the drawings. In addition, about the thing which has the structure similar to the structure of Embodiment 1, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

図4は本発明における固体電解コンデンサ内蔵基板の断面図、図5は本発明における固体電解コンデンサ内蔵基板の図4のC−C’方向の平面図であり、図6は本発明における固体電解コンデンサ内蔵基板の図4のD−D’方向の平面図である。   4 is a cross-sectional view of the solid electrolytic capacitor built-in substrate according to the present invention, FIG. 5 is a plan view of the solid electrolytic capacitor built-in substrate according to the present invention in the direction CC ′ of FIG. 4, and FIG. FIG. 6 is a plan view of a built-in substrate in the direction DD ′ of FIG. 4.

図4において、第1の絶縁層3の内壁に第2のスルーホール電極9を形成し、配線10によって、陰極となる集電体層6と電気的に接続されているが、陽極となる弁金属箔1とは電気的に接続していない構成を取ることで陰極配線層を形成することができる。   In FIG. 4, the second through-hole electrode 9 is formed on the inner wall of the first insulating layer 3 and is electrically connected to the current collector layer 6 serving as the cathode by the wiring 10, but the valve serving as the anode. The cathode wiring layer can be formed by adopting a configuration that is not electrically connected to the metal foil 1.

第1のスルーホール電極8を形成し、配線10によって、陽極となる弁金属箔1と電気的に接続しているが、集電体層6とは電気的に接続していない構成をとることで、陽極配線層を形成することができる。   The first through-hole electrode 8 is formed, and is electrically connected to the valve metal foil 1 serving as the anode by the wiring 10 but is not electrically connected to the current collector layer 6. Thus, the anode wiring layer can be formed.

コンデンサとは陽極および陰極とも電気的に接続しないように、第1の絶縁層3上に第3のスルーホール電極11を形成し、配線10は弁金属箔1、集電体層6とも電気的に接続していない構成をとることで、貫通配線層を形成することができる。そうすることで、配線の自由度が向上することができる。   A third through-hole electrode 11 is formed on the first insulating layer 3 so that the capacitor is not electrically connected to the anode and the cathode, and the wiring 10 is electrically connected to the valve metal foil 1 and the current collector layer 6. A through wiring layer can be formed by adopting a structure that is not connected to the wiring. By doing so, the freedom degree of wiring can be improved.

ここで、図5のC−C’部分(つまり、固体電解質層5部)において、たとえば、陽極配線層と陰極配線層の外部の自由なスペースにコンデンサを形成することで、大容量を実現することができる。   Here, in the CC ′ portion of FIG. 5 (that is, the solid electrolyte layer 5), for example, a capacitor is formed in a free space outside the anode wiring layer and the cathode wiring layer, thereby realizing a large capacity. be able to.

ここで、図6のD−D’部分(つまり、弁金属箔1部)において、貫通配線と陰極配線部に関しては、第1の絶縁層3を形成することで、弁金属箔1と電気的に絶縁することが可能である。   Here, in the DD ′ portion of FIG. 6 (that is, 1 part of the valve metal foil), the through wiring and the cathode wiring part are electrically connected to the valve metal foil 1 by forming the first insulating layer 3. It is possible to insulate.

なお、固体電解質層5と集電体層6の間にたとえば、カーボンなどを塗布しても構わない。   For example, carbon or the like may be applied between the solid electrolyte layer 5 and the current collector layer 6.

なお、たとえば、第2の貫通孔7を形成した後に、コンデンサの特性改善のために修復化成を行い、貫通孔形成部における漏れ電流を低減してもよい。   For example, after the second through hole 7 is formed, repair formation may be performed to improve the characteristics of the capacitor to reduce the leakage current in the through hole forming portion.

なお、第1のスルーホール電極8、第2のスルーホール電極9、第3のスルーホール電極11はフィルドめっきされていてもよく、また、樹脂を充填していてもよい。   Note that the first through-hole electrode 8, the second through-hole electrode 9, and the third through-hole electrode 11 may be filled-plated or filled with resin.

なお、この固体電解コンデンサ内蔵基板にさらにビルドアップ化して配線の高密度化を実現してもよい。   Note that a higher density of wiring may be realized by further building up the solid electrolytic capacitor built-in substrate.

なお、この固体電解コンデンサ内蔵基板の少なくとも一面に高密度の配線基板と未硬化の樹脂を介して合体し、貫通スルーホールめっきなどで電気的に接続し、配線の高密度化を実現してもよい。   In addition, even if high density wiring is realized by combining at least one surface of the substrate with a built-in solid electrolytic capacitor with a high-density wiring board via an uncured resin and electrically connecting through through-hole plating or the like. Good.

(実施の形態3)
以下、本発明の固体電解コンデンサの製造方法について図面を参照しながら説明する。
(Embodiment 3)
Hereinafter, the manufacturing method of the solid electrolytic capacitor of this invention is demonstrated, referring drawings.

図7(a)〜(c)、図8(a)(b)、図9(a)(b)、図10(a)(b)、図11(a)は本発明の実施の形態3に記載の固体電解コンデンサの製造方法を示す断面工程図である。実施の形態1の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。   7 (a) to (c), FIGS. 8 (a) and (b), FIGS. 9 (a) and (b), FIGS. 10 (a) and (b), and FIG. 11 (a) are the third embodiment of the present invention. It is a cross-sectional process drawing which shows the manufacturing method of the solid electrolytic capacitor as described in 1 above. Components having the same configuration as that of the first embodiment are denoted by the same reference numerals and description thereof is omitted.

図7(a)まず、誘電体被膜2が形成された弁金属箔1を用意する。なお、誘電体被膜2の形成は弁金属箔1の片面であっても両面であってもよい。   FIG. 7 (a) First, a valve metal foil 1 on which a dielectric coating 2 is formed is prepared. The dielectric coating 2 may be formed on one side or both sides of the valve metal foil 1.

図7(b)次に、弁金属箔1上の固体電解質層を形成しない部位に未硬化状態の第2の絶縁層4と少なくとも一つ以上の浮島状の第3の絶縁層14を形成し、硬化させる。手法としては、インクジェット印刷・スクリーン印刷といった手法を用いることができる。   Next, an uncured second insulating layer 4 and at least one floating island-shaped third insulating layer 14 are formed on the portion of the valve metal foil 1 where the solid electrolyte layer is not formed. , Cure. As a technique, a technique such as inkjet printing or screen printing can be used.

図7(c)次に、弁金属箔1に第1の貫通孔12を形成する。手法としては、ドリル加工、レーザ加工、パンチ加工、金型によるくり抜きといった手法を用いることができる。このとき、第1の貫通孔12に修復化成を行ってもよい。   Next, a first through hole 12 is formed in the valve metal foil 1. As a technique, a technique such as drilling, laser machining, punching, or cutting with a die can be used. At this time, the repair formation may be performed on the first through hole 12.

図8(a)次に、第1の貫通孔12の内壁にエポキシ樹脂、フェノール樹脂、シリコン樹脂等からなる第1の絶縁層3を形成し、硬化させる。   Next, the first insulating layer 3 made of epoxy resin, phenol resin, silicon resin or the like is formed on the inner wall of the first through hole 12 and cured.

図8(b)次に、誘電体被膜2の第2の絶縁層4を形成していない部分に固体電解質層5を形成する。固体電解質層5は重合法を用いることで形成することができる。重合法の一例としては、たとえば、チオフェンを含有する薬液を塗布して硬化させる化学重合をさせる方法がある。化学重合後、さらに電解重合をして固体電解質層5を成長させても構わない。   Next, the solid electrolyte layer 5 is formed on the portion of the dielectric coating 2 where the second insulating layer 4 is not formed. The solid electrolyte layer 5 can be formed by using a polymerization method. As an example of the polymerization method, for example, there is a method of chemical polymerization in which a chemical solution containing thiophene is applied and cured. After the chemical polymerization, the solid electrolyte layer 5 may be grown by further electrolytic polymerization.

図9(a)次に、固体電解質層5上にAgペースト等を塗布した後、硬化して集電体層6を形成する。手法としては、転写法やスクリーン印刷法などが用いられる。   Next, after applying an Ag paste or the like on the solid electrolyte layer 5, the current collector layer 6 is formed by curing. As a technique, a transfer method, a screen printing method, or the like is used.

図9(b)次に、めっき法によって、表層に金属層13を形成する。金属としては、パターニング性、導電率から見て、Cuがふさわしい。めっき法の一例としては、ドライデスミア処理やウエットでのデスミア処理を行い、第2の絶縁層4に凹凸をつけた後、Pdなどで核付けした後、無電解めっき、電解めっきの順で形成することができる。   Next, the metal layer 13 is formed on the surface layer by plating. As a metal, Cu is suitable in view of patterning property and conductivity. As an example of the plating method, dry desmear treatment or wet desmear treatment is performed, the second insulating layer 4 is made uneven, nucleated with Pd, etc., and then formed in the order of electroless plating and electrolytic plating. can do.

図10(a)次に、ドリル加工等によって、(1)金属層13、第3の絶縁層14、誘電体被膜2、弁金属箔1、誘電体被膜2、第2の絶縁層4、金属層13を貫通させる第2の貫通孔7を形成する。また、(2)金属層13、第1の絶縁層3、金属層13を貫通させる第3の貫通孔15を同時に形成する。なお、第2の貫通孔7と第3の貫通孔15は別々に形成してもよい。   10 (a) Next, by drilling or the like, (1) metal layer 13, third insulating layer 14, dielectric coating 2, valve metal foil 1, dielectric coating 2, second insulating layer 4, metal A second through hole 7 that penetrates the layer 13 is formed. In addition, (2) the metal layer 13, the first insulating layer 3, and the third through hole 15 that penetrates the metal layer 13 are formed at the same time. The second through hole 7 and the third through hole 15 may be formed separately.

図10(b)次に、めっき法によって、第2の貫通孔7と第3の貫通孔15にめっきを行い、(1)第2のスルーホール電極9、(2)第1のスルーホール電極8を形成する。めっき法の一例としては、たとえば、弁金属箔1がアルミニウムの場合では、ジンケート処理を行い、AlをZnに置換した後、Niめっき、Cuめっきといった手法が用いられる。また、第2の貫通孔7と第3の貫通孔15の内壁は、ジンケート処理前に、ドライデスミア処理などを行うことで、接続信頼性が向上する。   Next, plating is performed on the second through-hole 7 and the third through-hole 15 by a plating method, and (1) a second through-hole electrode 9 and (2) a first through-hole electrode. 8 is formed. As an example of the plating method, for example, when the valve metal foil 1 is aluminum, a zincate treatment is performed, and after Al is replaced with Zn, a technique such as Ni plating or Cu plating is used. In addition, the inner wall of the second through hole 7 and the third through hole 15 is subjected to dry desmear treatment or the like before the zincate treatment, thereby improving connection reliability.

図11(a)その後、金属層13を形成後、レジスト形成−露光−現像−エッチングといった通常の配線パターン形成の工程を行うことで、配線10を形成する。そうすることで、第1のスルーホール電極8と第2のスルーホール電極9は、電気的に絶縁される。第1のスルーホール電極8は、陽極として取り出し電極を形成でき、第2のスルーホール電極9を集電体層6と電気的に接続した場合は、陰極として機能させることができ、第2のスルーホール電極9を集電体層6と電気的に絶縁した場合は、貫通配線層として機能でき、配線の自由度を向上させることができる。   11A, after forming the metal layer 13, the wiring 10 is formed by performing a normal wiring pattern forming process such as resist formation-exposure-development-etching. By doing so, the first through-hole electrode 8 and the second through-hole electrode 9 are electrically insulated. The first through-hole electrode 8 can form an extraction electrode as an anode. When the second through-hole electrode 9 is electrically connected to the current collector layer 6, the first through-hole electrode 8 can function as a cathode. When the through-hole electrode 9 is electrically insulated from the current collector layer 6, it can function as a through wiring layer, and the degree of freedom of wiring can be improved.

この製造方法により、本発明の固体電解コンデンサを容易に製造することができる。   By this manufacturing method, the solid electrolytic capacitor of the present invention can be easily manufactured.

(実施の形態4)
以下、本発明の固体電解コンデンサ内蔵基板の製造方法について図面を参照しながら説明する。
(Embodiment 4)
Hereinafter, the manufacturing method of the board | substrate with a built-in solid electrolytic capacitor of this invention is demonstrated, referring drawings.

図12(a)〜(c)、図13(a)(b)、図14(a)(b)、図15(a)(b)、図16(a)は本発明の実施の形態4に記載の固体電解コンデンサの製造方法を示す断面工程図である。実施の形態2の構成と同様の構成を有するものについては、同一符号を付してその説明を省略する。   FIGS. 12A to 12C, FIGS. 13A and 13B, FIGS. 14A and 14B, FIGS. 15A and 15B, and FIG. 16A are the fourth embodiment of the present invention. It is a cross-sectional process drawing which shows the manufacturing method of the solid electrolytic capacitor as described in 1 above. Components having the same configuration as that of the second embodiment are denoted by the same reference numerals and description thereof is omitted.

図12(a)まず、誘電体被膜2が形成された弁金属箔1を用意する。なお、誘電体被膜2の形成は弁金属箔1の片面であっても両面であってもよい。   FIG. 12 (a) First, a valve metal foil 1 on which a dielectric coating 2 is formed is prepared. The dielectric coating 2 may be formed on one side or both sides of the valve metal foil 1.

図12(b)次に、弁金属箔1上の固体電解質層を形成しない部位に未硬化状態の第2の絶縁層4と少なくとも一つ以上の浮島状の第3の絶縁層14を形成し、硬化させる。手法としては、インクジェット印刷・スクリーン印刷といった手法を用いることができる。   Next, an uncured second insulating layer 4 and at least one floating island-shaped third insulating layer 14 are formed on the portion of the valve metal foil 1 where the solid electrolyte layer is not formed. , Cure. As a technique, a technique such as inkjet printing or screen printing can be used.

図12(c)次に、弁金属箔1に第1の貫通孔12を形成する。手法としては、ドリル加工、レーザ加工、パンチ加工、金型によるくり抜きといった手法を用いることができる。このとき、第1の貫通孔12に修復化成を行ってもよい。   Next, the first through hole 12 is formed in the valve metal foil 1. As a technique, a technique such as drilling, laser machining, punching, or cutting with a die can be used. At this time, the repair formation may be performed on the first through hole 12.

図13(a)次に、第1の貫通孔12にエポキシ樹脂、フェノール樹脂、シリコン樹脂等からなる第1の絶縁層3を形成し、硬化させる。   Next, the first insulating layer 3 made of epoxy resin, phenol resin, silicon resin or the like is formed in the first through hole 12 and cured.

図13(b)次に、誘電体被膜2の第2の絶縁層4を形成していない部分に固体電解質層5を形成する。固体電解質層5は重合法を用いることで形成することができる。重合法の一例としては、たとえば、チオフェンを含有する薬液を塗布して硬化させる化学重合をさせる方法がある。化学重合後、さらに電解重合をして固体電解質層5を成長させても構わない。   Next, the solid electrolyte layer 5 is formed on the portion of the dielectric coating 2 where the second insulating layer 4 is not formed. The solid electrolyte layer 5 can be formed by using a polymerization method. As an example of the polymerization method, for example, there is a method of chemical polymerization in which a chemical solution containing thiophene is applied and cured. After the chemical polymerization, the solid electrolyte layer 5 may be grown by further electrolytic polymerization.

図14(a)次に、固体電解質層5上にAgペースト等を塗布した後、硬化して集電体層6を形成する。手法としては、転写法やスクリーン印刷法などが用いられる。   Next, after applying an Ag paste or the like on the solid electrolyte layer 5, it is cured to form the current collector layer 6. As a technique, a transfer method, a screen printing method, or the like is used.

図14(b)次に、めっき法によって、表層に金属層13を形成する。金属としては、パターニング性、導電率から見て、Cuがふさわしい。めっき法の一例としては、ドライデスミア処理やウエットでのデスミア処理を行い、第2の絶縁層4に凹凸をつけた後、Pdなどで核付けした後、無電解めっき、電解めっきの順で形成することができる。   FIG. 14B Next, the metal layer 13 is formed on the surface layer by plating. As a metal, Cu is suitable in view of patterning property and conductivity. As an example of the plating method, dry desmear treatment or wet desmear treatment is performed, the second insulating layer 4 is made uneven, nucleated with Pd, etc., and then formed in the order of electroless plating and electrolytic plating. can do.

図15(a)次に、ドリル加工等によって、(1)金属層13、第3の絶縁層14、誘電体被膜2、弁金属箔1、誘電体被膜2、第3の絶縁層14、金属層13を貫通させる第2の貫通孔7を形成する。また、(2)金属層13、第1の絶縁層3、金属層13を貫通させる第3の貫通孔15を形成する。   15 (a) Next, by drilling or the like, (1) metal layer 13, third insulating layer 14, dielectric coating 2, valve metal foil 1, dielectric coating 2, third insulating layer 14, metal A second through hole 7 that penetrates the layer 13 is formed. In addition, (2) the metal layer 13, the first insulating layer 3, and the third through hole 15 that penetrates the metal layer 13 are formed.

図15(b)次に、めっき法によって、第2の貫通孔7、第3の貫通孔15にめっきを行い、(1)第2のスルーホール電極9、(2)第1のスルーホール電極8を形成する。めっき法の一例としては、たとえば、弁金属箔1がアルミニウムの場合では、ジンケート処理を行い、AlをZnに置換した後、Niめっき、Cuめっきといった手法が用いられる。また、第2の貫通孔7、第3の貫通孔15の内壁は、ジンケート処理前に、ドライデスミア処理などを行うことで、接続信頼性が向上する。   FIG. 15 (b) Next, the second through hole 7 and the third through hole 15 are plated by a plating method, and (1) the second through hole electrode 9 and (2) the first through hole electrode. 8 is formed. As an example of the plating method, for example, when the valve metal foil 1 is aluminum, a zincate treatment is performed, and after Al is replaced with Zn, a technique such as Ni plating or Cu plating is used. Further, the inner wall of the second through hole 7 and the third through hole 15 is subjected to a dry desmear process or the like before the zincate process, thereby improving connection reliability.

図16(a)その後、金属層13を形成後、レジスト形成−露光−現像−エッチングといった通常の配線パターン形成の工程を行うことで、配線10を形成する。そうすることで、第1のスルーホール電極8と第2のスルーホール電極9は、電気的に絶縁される。第2のスルーホール電極9は、陽極として取り出し電極を形成でき、第1のスルーホール電極8を集電体層6と電気的に接続した場合は、陰極として機能させることができる。第3のスルーホール電極11を集電体層6と電気的に絶縁した場合は、貫通配線層として機能でき、配線の自由度を向上させることができる。   16A, after forming the metal layer 13, the wiring 10 is formed by performing a normal wiring pattern forming process such as resist formation-exposure-development-etching. By doing so, the first through-hole electrode 8 and the second through-hole electrode 9 are electrically insulated. The second through-hole electrode 9 can form a take-out electrode as an anode, and can function as a cathode when the first through-hole electrode 8 is electrically connected to the current collector layer 6. When the third through-hole electrode 11 is electrically insulated from the current collector layer 6, it can function as a through wiring layer, and the degree of freedom of wiring can be improved.

この製造方法により、本発明の固体電解コンデンサ内蔵基板を容易に製造することができる。   By this manufacturing method, the solid electrolytic capacitor built-in substrate of the present invention can be easily manufactured.

以上のように本発明の固体電解コンデンサは、少なくとも一つ以上の浮島状の第3の絶縁層の外部に固体電解質層を形成することができる。これによって、少なくとも一つ以上の浮島状の第3の絶縁層の内部に貫通配線が形成できることにより、配線の自由度を増加させることができ、また、配線以外のところに自由にコンデンサを形成できるので容量の増大をさせることができるので、高速IC・LSIを用いた機器の高機能化、小型化に寄与する。   As described above, the solid electrolytic capacitor of the present invention can form a solid electrolyte layer outside at least one or more floating island-shaped third insulating layers. As a result, through-wiring can be formed inside at least one floating island-shaped third insulating layer, the degree of freedom of wiring can be increased, and a capacitor can be freely formed outside the wiring. Therefore, the capacity can be increased, which contributes to higher functionality and downsizing of equipment using high-speed IC / LSI.

本発明の実施の形態1における固体電解コンデンサの断面図Sectional drawing of the solid electrolytic capacitor in Embodiment 1 of this invention 本発明の実施の形態1における固体電解コンデンサの平面図FIG. 3 is a plan view of the solid electrolytic capacitor according to Embodiment 1 of the present invention. 本発明の実施の形態1における固体電解コンデンサの平面図FIG. 3 is a plan view of the solid electrolytic capacitor according to Embodiment 1 of the present invention. 本発明の実施の形態2における固体電解コンデンサ内蔵基板の断面図Sectional drawing of the board | substrate with a built-in solid electrolytic capacitor in Embodiment 2 of this invention 本発明の実施の形態2における固体電解コンデンサ内蔵基板の平面図The top view of the board | substrate with a built-in solid electrolytic capacitor in Embodiment 2 of this invention 本発明の実施の形態2における固体電解コンデンサ内蔵基板の平面図The top view of the board | substrate with a built-in solid electrolytic capacitor in Embodiment 2 of this invention (a)〜(c)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図(A)-(c) is process sectional drawing which shows the manufacturing method of the solid electrolytic capacitor in Embodiment 3 of this invention (a)、(b)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図(A), (b) is process sectional drawing which shows the manufacturing method of the solid electrolytic capacitor in Embodiment 3 of this invention (a)、(b)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図(A), (b) is process sectional drawing which shows the manufacturing method of the solid electrolytic capacitor in Embodiment 3 of this invention (a)、(b)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図(A), (b) is process sectional drawing which shows the manufacturing method of the solid electrolytic capacitor in Embodiment 3 of this invention (a)は本発明の実施の形態3における固体電解コンデンサの製造方法を示す工程断面図(A) is process sectional drawing which shows the manufacturing method of the solid electrolytic capacitor in Embodiment 3 of this invention (a)〜(c)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図(A)-(c) is process sectional drawing which shows the manufacturing method of the solid electrolytic capacitor built-in board | substrate in Embodiment 4 of this invention. (a)、(b)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図(A), (b) is process sectional drawing which shows the manufacturing method of the board | substrate with a built-in solid electrolytic capacitor in Embodiment 4 of this invention (a)、(b)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図(A), (b) is process sectional drawing which shows the manufacturing method of the board | substrate with a built-in solid electrolytic capacitor in Embodiment 4 of this invention (a)、(b)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図(A), (b) is process sectional drawing which shows the manufacturing method of the board | substrate with a built-in solid electrolytic capacitor in Embodiment 4 of this invention (a)は本発明の実施の形態4における固体電解コンデンサ内蔵基板の製造方法を示す工程断面図(A) Process sectional drawing which shows the manufacturing method of the solid electrolytic capacitor built-in board | substrate in Embodiment 4 of this invention.

1 弁金属箔
2 誘電体被膜
3 第1の絶縁層
4 第2の絶縁層
5 固体電解質層
6 集電体層
7 第2の貫通孔
8 第1のスルーホール電極
9 第2のスルーホール電極
10 配線
12 第1の貫通孔
13 金属層
14 第3の絶縁層
15 第3の貫通孔
DESCRIPTION OF SYMBOLS 1 Valve metal foil 2 Dielectric film 3 1st insulating layer 4 2nd insulating layer 5 Solid electrolyte layer 6 Current collector layer 7 2nd through-hole 8 1st through-hole electrode 9 2nd through-hole electrode 10 Wiring 12 First through hole 13 Metal layer 14 Third insulating layer 15 Third through hole

Claims (6)

少なくとも表面に誘電体被膜が形成された多孔質部を有する弁金属箔の一部において、この弁金属箔の一部に第1の貫通孔が形成され、この第1の貫通孔の内壁に第1の絶縁層を形成し、かつ、第2の絶縁層からなる陽陰極分離部を有し、陽極部となる弁金属箔と陰極部となる集電体層とが電気的に絶縁されている固体電解コンデンサであって、
前記誘電体被膜の一部に形成された少なくとも一つ以上の浮島状の第3の絶縁層と、この第3の絶縁層外側部分における誘電体被膜上に形成された固体電解質層と、この固体電解質層上面に形成された集電体層とを備え、
前記第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する第2の貫通孔が設けられ、
前記第1の絶縁層が形成された前記第1の貫通孔内に、前記第1の絶縁層を貫通する第3の貫通孔が設けられ、
前記第2および第3の貫通孔にスルーホール電極が設けられることで少なくとも一つ以上の前記浮島状の第3の絶縁層部分に貫通配線が形成されたことを特徴とする固体電解コンデンサであって、
前記誘電体被膜の表面は多孔質化してなる多孔質部を有し、
前記第2の絶縁層および前記第3の絶縁層は、前記誘電体被膜の表面および前記多孔質部の内部を充填し、
前記第1の貫通孔は、前記第2の絶縁層および前記第3の絶縁層を貫通していることを特徴とする固体電解コンデンサ。
At least a part of the valve metal foil having a porous portion having a dielectric film formed on the surface thereof, a first through hole is formed in a part of the valve metal foil, and a first through hole is formed on the inner wall of the first through hole. 1 has an anode-cathode separation portion formed of a second insulation layer, and a valve metal foil serving as an anode portion and a current collector layer serving as a cathode portion are electrically insulated. A solid electrolytic capacitor,
At least one floating island-shaped third insulating layer formed on a part of the dielectric coating; a solid electrolyte layer formed on the dielectric coating in an outer portion of the third insulating layer; A current collector layer formed on the upper surface of the electrolyte layer,
A second through-hole penetrating the third insulating layer, the dielectric coating under the third insulating layer, and the anode in a part of the third insulating layer portion where the first insulating layer is not formed Is provided,
A third through hole penetrating the first insulating layer is provided in the first through hole in which the first insulating layer is formed;
It met solid electrolytic capacitor, wherein the second and third through-holes through wiring on the third insulating layer portion of at least one of the floating-island by through-hole electrodes are provided is formed And
The surface of the dielectric coating has a porous portion that is made porous,
The second insulating layer and the third insulating layer fill the surface of the dielectric film and the inside of the porous portion,
The solid electrolytic capacitor, wherein the first through hole penetrates the second insulating layer and the third insulating layer.
第2の貫通孔と第3の貫通孔とが電気的に絶縁されていることを特徴とする請求項1に記載の固体電解コンデンサ。 The solid electrolytic capacitor according to claim 1, wherein the second through hole and the third through hole are electrically insulated. 弁金属箔は、アルミニウム、タンタル、ニオブ、または、それらの合金等からなる請求項1に記載の固体電解コンデンサ。 The solid electrolytic capacitor according to claim 1, wherein the valve metal foil is made of aluminum, tantalum, niobium, or an alloy thereof. 少なくとも表面に誘電体被膜が形成された多孔質部を有する弁金属箔の一部において、この弁金属箔の一部に第1の貫通孔が形成され、この第1の貫通孔の内壁に第1の絶縁層を形成し、かつ、第2の絶縁層からなる陽陰極分離部を有し、陽極部となる弁金属箔と陰極部となる集電体層とが電気的に絶縁されている固体電解コンデンサであって、
前記誘電体被膜の一部に形成された少なくとも一つ以上の浮島状の第3の絶縁層と、この第3の絶縁層外側部分における誘電体被膜上に形成された固体電解質層と、この固体電解質層上面に形成された集電体層とを備え、
前記第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極とを貫通する第2の貫通孔が設けられ、
前記第1の絶縁層が形成された前記第1の貫通孔内に、前記第1の絶縁層を貫通する第3の貫通孔が設けられ、
前記第2および第3の貫通孔にスルーホール電極が設けられることで少なくとも一つ以上の前記浮島状の第3の絶縁層部分に貫通配線が形成されたことを特徴とする固体電解コンデンサであって、
前記第2の絶縁層および前記第3の絶縁層は、前記誘電体被膜の表面および多孔質部の内部を充填し、
前記第1の貫通孔は、前記第2の絶縁層および前記第3の絶縁層を貫通していることを特徴とする固体電解コンデンサが内蔵され、陽極配線・陰極配線および貫通配線が形成されることを特徴とする固体電解コンデンサ内蔵基板。
At least a part of the valve metal foil having a porous portion having a dielectric film formed on the surface thereof, a first through hole is formed in a part of the valve metal foil, and a first through hole is formed on the inner wall of the first through hole. 1 has an anode-cathode separation portion formed of a second insulation layer, and a valve metal foil serving as an anode portion and a current collector layer serving as a cathode portion are electrically insulated. A solid electrolytic capacitor,
At least one floating island-shaped third insulating layer formed on a part of the dielectric coating; a solid electrolyte layer formed on the dielectric coating in an outer portion of the third insulating layer; A current collector layer formed on the upper surface of the electrolyte layer,
A second through-hole penetrating the third insulating layer, the dielectric coating under the third insulating layer, and the anode in a part of the third insulating layer portion where the first insulating layer is not formed Is provided,
A third through hole penetrating the first insulating layer is provided in the first through hole in which the first insulating layer is formed;
A solid electrolytic capacitor characterized in that a through-hole wiring is formed in at least one of the floating island-shaped third insulating layer portions by providing through-hole electrodes in the second and third through-holes. And
The second insulating layer and the third insulating layer fill the surface of the dielectric film and the inside of the porous portion,
The first through hole has a built-in solid electrolytic capacitor that penetrates the second insulating layer and the third insulating layer to form an anode wiring / cathode wiring and a through wiring. A solid electrolytic capacitor built-in substrate.
陽極部となる弁金属箔の陰極部を形成しない部位に第2の絶縁層と少なくとも1つ以上の浮島状の第3の絶縁層とを形成する第1工程と、
この第1工程で得た弁金属箔に第1の貫通孔を形成する第2工程と、
この第2工程で得た第1の貫通孔内に第1の絶縁層を形成する第3工程と、
この第3工程で得た弁金属箔の陰極部を形成する部位に重合法によって固体電解質層を形成する第4工程と、
この第4工程で得た固体電解質層の表面を覆う形で導電性ペーストを形成し、硬化させて陰極部となる集電体層を形成する第5工程と、
第5工程で得た第2の絶縁層および導電性ペーストが形成されている弁金属箔上にめっきを行い、金属層を形成する第6工程と、
第6工程で得た弁金属箔に第1の絶縁層が形成されていない一部の前記第3の絶縁層部分に、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極となる弁金属箔とを貫通する第2の貫通孔を設け、かつ、前記第1の貫通孔内の前記第1の絶縁層を貫通する第3の貫通孔を形成する第7工程と、
第7工程で得た前記第2および第3の貫通孔にスルーホールめっきを行い、金属層と電気的に接続する第8工程と、
前記金属層をパターニングすることで、前記第2の貫通孔と前記第3の貫通孔とを電気的に絶縁する第9工程とを少なくとも有する固体電解コンデンサの製造方法であって、
前記第1工程において、前記弁金属箔は表面が多孔質化した誘電体被膜を有し、前記第2の絶縁層および前記第3の絶縁層は、前記誘電体被膜の表面および多孔質部の内部に充填され、
前記第2工程において、前記第1の貫通孔は前記第2の絶縁層および前記第3の絶縁層を貫通することを特徴とする固体電解コンデンサの製造方法。
A first step of forming a second insulating layer and at least one or more floating island-shaped third insulating layers in a portion where the cathode portion of the valve metal foil serving as the anode portion is not formed;
A second step of forming a first through hole in the valve metal foil obtained in the first step;
A third step of forming a first insulating layer in the first through-hole obtained in the second step;
A fourth step of forming a solid electrolyte layer by a polymerization method at a site where the cathode portion of the valve metal foil obtained in the third step is formed;
Forming a conductive paste so as to cover the surface of the solid electrolyte layer obtained in the fourth step, and curing the conductive paste to form a current collector layer serving as a cathode;
A sixth step of plating the valve metal foil on which the second insulating layer and the conductive paste obtained in the fifth step are formed to form a metal layer;
The third insulating layer, the dielectric coating below the third insulating layer, and the anode are formed on a part of the third insulating layer where the first insulating layer is not formed on the valve metal foil obtained in the sixth step. A seventh step of providing a second through hole penetrating through the valve metal foil and forming a third through hole penetrating the first insulating layer in the first through hole;
An eighth step of performing through-hole plating on the second and third through holes obtained in the seventh step and electrically connecting to the metal layer;
A method of manufacturing a solid electrolytic capacitor having at least a ninth step of electrically insulating the second through hole and the third through hole by patterning the metal layer ,
In the first step, the valve metal foil has a dielectric coating having a porous surface, and the second insulating layer and the third insulating layer are formed on the surface of the dielectric coating and the porous portion. Filled inside,
In the second step, the first through hole penetrates the second insulating layer and the third insulating layer.
陽極となる弁金属箔の陰極部を形成しない部位に第2の絶縁層と少なくとも1つ以上の浮島状の第3の絶縁層を形成する第1工程と、
この第1工程で得た弁金属箔に第1の貫通孔を形成する第2工程と、
この第2工程で得た前記第1の貫通孔に第1の絶縁層を形成する第3工程と、
この第3工程で得た前記弁金属箔の陰極部を形成する部位に重合法によって固体電解質層を形成する第4工程と、
この第4工程で得た固体電解質層の表面を覆う形で導電性ペーストを形成し、硬化させて陰極部となる集電体層を形成する第5工程と、
第5工程で得た前記第2の絶縁層と前記第3の絶縁層および導電性ペーストが形成されている前記弁金属箔上にめっきを行い、金属層を形成する第6工程と、
第6工程で得た前記弁金属箔に第1の絶縁層が形成されていない一部の前記第2の絶縁層部分または前記第3の絶縁層部分には、この第3の絶縁層とその下側の前記誘電体被膜、前記陽極となる弁金属箔とを貫通する第2の貫通孔を設け、かつ、前記第1の貫通孔内の前記第1の絶縁層を貫通する第3の貫通孔を形成する第7工程と、
第7工程で得た第2および第3の貫通孔にスルーホールめっきを行い、金属層と電気的に接続する第8工程と、
金属層をパターニングすることで、第2の貫通孔と第3の貫通孔を電気的に絶縁する第9工程とを少なくとも有する固体電解コンデンサ内蔵基板の製造方法であって、
前記第1工程において、前記弁金属箔は表面が多孔質化した誘電体被膜を有し、前記第2の絶縁層および前記第3の絶縁層は、前記誘電体被膜の表面および多孔質部の内部に充填され、
前記第2工程において、前記第1の貫通孔は前記第2の絶縁層および前記第3の絶縁層を貫通することを特徴とする固体電解コンデンサ内蔵基板の製造方法。
A first step of forming a second insulating layer and at least one or more floating island-shaped third insulating layers on a portion of the valve metal foil serving as an anode where the cathode portion is not formed;
A second step of forming a first through hole in the valve metal foil obtained in the first step;
A third step of forming a first insulating layer in the first through hole obtained in the second step;
A fourth step of forming a solid electrolyte layer by a polymerization method at a site for forming the cathode portion of the valve metal foil obtained in the third step;
Forming a conductive paste so as to cover the surface of the solid electrolyte layer obtained in the fourth step, and curing the conductive paste to form a current collector layer serving as a cathode;
A sixth step of forming a metal layer by plating on the valve metal foil on which the second insulating layer, the third insulating layer and the conductive paste obtained in the fifth step are formed;
A part of the second insulating layer portion or the third insulating layer portion in which the first insulating layer is not formed on the valve metal foil obtained in the sixth step includes the third insulating layer and the third insulating layer. A third through hole is provided which has a second through hole penetrating the lower dielectric coating and the valve metal foil serving as the anode, and penetrates the first insulating layer in the first through hole. A seventh step of forming holes;
An eighth step of performing through-hole plating on the second and third through holes obtained in the seventh step and electrically connecting to the metal layer;
A method of manufacturing a substrate with a built-in solid electrolytic capacitor having at least a ninth step of electrically insulating the second through hole and the third through hole by patterning the metal layer ,
In the first step, the valve metal foil has a dielectric coating having a porous surface, and the second insulating layer and the third insulating layer are formed on the surface of the dielectric coating and the porous portion. Filled inside,
In the second step, the first through-hole penetrates the second insulating layer and the third insulating layer, and the method for manufacturing a substrate with a built-in solid electrolytic capacitor is characterized in that:
JP2007161074A 2007-06-19 2007-06-19 SOLID ELECTROLYTIC CAPACITOR, SUBSTRATE WITH SOLID ELECTROLYTIC CAPACITOR AND METHOD FOR PRODUCING THEM Expired - Fee Related JP4985136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007161074A JP4985136B2 (en) 2007-06-19 2007-06-19 SOLID ELECTROLYTIC CAPACITOR, SUBSTRATE WITH SOLID ELECTROLYTIC CAPACITOR AND METHOD FOR PRODUCING THEM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161074A JP4985136B2 (en) 2007-06-19 2007-06-19 SOLID ELECTROLYTIC CAPACITOR, SUBSTRATE WITH SOLID ELECTROLYTIC CAPACITOR AND METHOD FOR PRODUCING THEM

Publications (2)

Publication Number Publication Date
JP2009004417A JP2009004417A (en) 2009-01-08
JP4985136B2 true JP4985136B2 (en) 2012-07-25

Family

ID=40320517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161074A Expired - Fee Related JP4985136B2 (en) 2007-06-19 2007-06-19 SOLID ELECTROLYTIC CAPACITOR, SUBSTRATE WITH SOLID ELECTROLYTIC CAPACITOR AND METHOD FOR PRODUCING THEM

Country Status (1)

Country Link
JP (1) JP4985136B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2023276695A1 (en) * 2021-06-29 2023-01-05
WO2023157705A1 (en) * 2022-02-16 2023-08-24 株式会社村田製作所 Solid electrolytic capacitor and capacitor array

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294291A (en) * 2004-03-31 2005-10-20 Nec Tokin Corp Solid-state electrolytic capacitor and its manufacturing method, and complex electronic component
JP4747569B2 (en) * 2004-12-06 2011-08-17 パナソニック株式会社 Manufacturing method of substrate with built-in solid electrolytic capacitor
EP1890329A1 (en) * 2005-07-13 2008-02-20 Matsushita Electric Industrial Co., Ltd. Mounted board, mounted body, and electronic device using same

Also Published As

Publication number Publication date
JP2009004417A (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP3711343B2 (en) Printed wiring board, manufacturing method thereof, and semiconductor device
JP4019837B2 (en) Solid electrolytic capacitor and manufacturing method thereof
JP4508193B2 (en) Mounting board, mounting body and electronic device using the same
JP2006147606A (en) Sheet-like capacitor and its manufacturing method
JP4839824B2 (en) Capacitor-embedded substrate and manufacturing method thereof
JP4753380B2 (en) Bottom electrode type solid electrolytic capacitor
WO2003005387A9 (en) Method for producing solid electrolytic capacitor
JP4985136B2 (en) SOLID ELECTROLYTIC CAPACITOR, SUBSTRATE WITH SOLID ELECTROLYTIC CAPACITOR AND METHOD FOR PRODUCING THEM
JP4899775B2 (en) Solid electrolytic capacitor manufacturing method and solid electrolytic capacitor built-in substrate manufacturing method
JP2003086463A (en) Manufacturing method for solid electrolytic capacitor
CN106341945B (en) A kind of flexible circuit board and preparation method thereof
JP2006147607A (en) Printed wiring board, its manufacturing method and semiconductor device
JP4747569B2 (en) Manufacturing method of substrate with built-in solid electrolytic capacitor
JP4558257B2 (en) Solid electrolytic capacitor
JP2009252764A (en) Wiring board having built-in electronic component
JP5003226B2 (en) Electrolytic capacitor sheet, wiring board, and manufacturing method thereof
JP7173418B2 (en) Composite semiconductor device and method for manufacturing composite semiconductor device
JP2005294291A (en) Solid-state electrolytic capacitor and its manufacturing method, and complex electronic component
JP2014086481A (en) Sheet capacitor integrated semiconductor device and manufacturing method thereof
WO2023286484A1 (en) Capacitor
JP2004288793A (en) Substrate with built-in dc power supply circuit and its manufacturing method
JP2007281110A (en) Substrate incorporating solid electrolytic capacitor and manufacturing method thereof
JP2005236090A (en) Solid electrolytic capacitor and transmission line element, and their manufacturing methods, and composite electronic component using them
JP2009253136A (en) Substrate with built-in capacitor and manufacturing method thereof, and electronic apparatus using the same
JP2005012084A (en) Circuit module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees