JP4976442B2

JP4976442B2 - Monopulse Doppler radar device

Info

Publication number: JP4976442B2
Application number: JP2009078194A
Authority: JP
Inventors: 靖青柳; 和孝上村
Original assignee: THE FURUKAW ELECTRIC CO., LTD.; Furukawa Automotive Systems Inc
Current assignee: THE FURUKAW ELECTRIC CO., LTD.; Furukawa Automotive Systems Inc
Priority date: 2009-03-27
Filing date: 2009-03-27
Publication date: 2012-07-18
Anticipated expiration: 2029-03-27
Also published as: JP2010230473A

Description

本発明は、近傍のターゲットまでの距離とその相対速度、および方位を同時に検知するモノパルスドップラレーダ装置に関し、特に、超広帯域パルスを利用するモノパルスドップラレーダ装置に関する。 The present invention relates to a monopulse Doppler radar apparatus that simultaneously detects a distance to a nearby target, its relative velocity, and an azimuth, and more particularly to a monopulse Doppler radar apparatus that uses ultra-wideband pulses.

従来、距離と相対速度を検知する車載用パルスレーダ装置として、例えば特許文献１に記載のものが知られている。特許文献１に記載の車載用パルスレーダ装置のブロック図を図１１に示す。特許文献１では、送受切り替えスイッチ９０１を送信アンプ９０２側に切り替えてパルスを放射し、これがターゲットで反射された反射波を受信するように構成されている。 2. Description of the Related Art Conventionally, as an in-vehicle pulse radar device that detects a distance and a relative speed, for example, a device described in Patent Document 1 is known. A block diagram of the on-vehicle pulse radar device described in Patent Document 1 is shown in FIG. In Patent Document 1, the transmission / reception changeover switch 901 is switched to the transmission amplifier 902 side to emit a pulse, and this receives a reflected wave reflected by the target.

受信された反射波は、ＡＤ変換器９０３で距離ゲート（又はレンジビン）毎にサンプリングされ、サンプリングされたデータを信号処理装置９０４に出力している。信号処理装置９０４では、ＡＤ変換器９０３から入力したデータをプリサム処理し、その結果をＦＦＴ処理している。このＦＦＴ処理の結果であるスペクトルの周波数及び振幅情報から、自車両とターゲットとの距離及び相対速度を求めている。さらに、Ｓ／Ｎ比を向上させるために、受信回路で複数の距離ゲートにまたがるプリサム処理を行うことが提案されている。特許文献１では、ＡＤ変換器９０３でディジタルデータに変換されたのちの処理を、信号処理装置９０４ですべて行っている。 The received reflected wave is sampled for each distance gate (or range bin) by the AD converter 903, and the sampled data is output to the signal processing device 904. In the signal processing device 904, the data input from the AD converter 903 is subjected to presum processing, and the result is subjected to FFT processing. The distance and relative speed between the host vehicle and the target are obtained from the frequency and amplitude information of the spectrum as a result of the FFT process. Furthermore, in order to improve the S / N ratio, it has been proposed to perform presum processing across a plurality of distance gates in the receiving circuit. In Patent Document 1, all processing after conversion to digital data by the AD converter 903 is performed by the signal processing device 904.

特開２００４−１２５５９１号公報JP 2004-125591 A

しかしながら、車載用のレーダ装置では、ターゲットの距離及び相対速度だけでなく、その方位の検出も要求されることが多い。ターゲットの方位を検出する方法として、超広帯域レーダではモノパルス処理により角度計測を行う方法が知られている。モノパルス処理では、モノパルスアンテナに付随するハイブリッド回路の出力である和信号、差信号毎に、検出されたターゲットからの反射波の位相と振幅情報が必要となる。 However, in-vehicle radar devices are often required not only to detect the target distance and relative speed, but also to detect its orientation. As a method for detecting the azimuth of a target, a method of measuring an angle by monopulse processing is known in an ultra-wideband radar. In the monopulse processing, the phase and amplitude information of the reflected wave from the detected target is required for each sum signal and difference signal that are outputs of the hybrid circuit associated with the monopulse antenna.

すなわち、ターゲットの方位を計測するためには、ＦＦＴ処理結果である距離ゲートと周波数ゲートをパラメータとする２次元の振幅データを、和信号と差信号のそれぞれに対して作成する必要がある。そして、各距離ゲート及び各周波数ゲートに対して和信号と差信号の振幅比を算出し、これを事前に作成された振幅比と方位との関係を示すテーブルと比較することで方位を求める必要がある。 That is, in order to measure the azimuth of the target, it is necessary to create two-dimensional amplitude data using the distance gate and the frequency gate as parameters as the FFT processing results for each of the sum signal and the difference signal. Then, the amplitude ratio of the sum signal and the difference signal is calculated for each distance gate and each frequency gate, and it is necessary to obtain the azimuth by comparing this with a table showing the relationship between the amplitude ratio and the azimuth created in advance. There is.

このように、ターゲットの方位の検出といったより高機能な車載レーダを実現しようとすると、ターゲットの有無の判定処理に伴う演算が膨大で複雑となってしまい、安全システムとして重要なターゲット情報の報知周期が長くなってしまうといった問題があった。 In this way, if a more sophisticated on-vehicle radar such as target orientation detection is to be realized, the computation involved in the target presence / absence determination process becomes enormous and complicated, and the target information notification cycle that is important as a safety system There was a problem that would become longer.

そこで、本発明は、上記課題に鑑みてなされたものであり、方位を含むターゲット検知データを短い周期で算出できるモノパルスドップラレーダ装置を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a monopulse Doppler radar apparatus that can calculate target detection data including a direction in a short cycle.

上記課題を解決するため、本発明のモノパルスドップラレーダ装置の第１の態様は、搬送波を発振させる高周波発振部と、所定の時間間隔でパルストリガ信号を入力すると所定の帯域幅のインパルスを生成する広帯域インパルス生成部と、前記広帯域インパルス生成部から入力した前記インパルスを前記高周波発振部から入力した前記搬送波でアップコンバートして高周波送信パルスを生成する送信信号生成手段と、前記送信信号生成手段から前記高周波送信パルスを入力して送信パルスとして空間に放射する送信アンテナと、前記送信パルスがターゲットで反射されて戻ってきた反射パルスを所定の間隔だけ離れて受信し、２つの受信信号として出力するモノパルス受信アンテナと、前記モノパルス受信アンテナから前記２つの受信信号を入力して和信号、差信号を生成するハイブリッド回路と、前記送信パルス毎に所定の選択信号に従って前記和信号と前記差信号のいずれか一方を選択して通過させる受信スイッチと、前記受信スイッチから前記和信号または前記差信号のいずれか一方を入力して前記搬送波で直交位相検波し、位相が直交するＩ信号及びＱ信号を出力する直交位相検波部と、前記パルストリガ信号及び距離ゲート設定信号を入力し、前記パルストリガ信号の入力時点を基準として前記距離ゲート設定信号で指定された距離ゲートの遅延時間から決定されるタイミングで距離ゲート信号を出力する距離ゲート設定部と、前記直交位相検波部から前記Ｉ信号及びＱ信号を入力し、前記距離ゲート設定部から前記距離ゲート信号を入力したタイミングで前記Ｉ信号及びＱ信号をＡ／Ｄ変換してＩ信号ディジタル値及びＱ信号ディジタル値を出力するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部から前記Ｉ信号ディジタル値及びＱ信号ディジタル値を入力し、それぞれを所定の回数に達するまで積算して積算Ｉ信号、積算Ｑ信号を出力するプリサムユニットと、前記プリサムユニットから前記和信号及び差信号のそれぞれの前記積算Ｉ信号、積算Ｑ信号を入力し、前記和信号及び差信号毎に周波数解析を行って前記距離ゲート毎及び周波数ゲート毎の振幅値を算出するＦＦＴ処理ユニットと、前記和信号及び差信号に対して、前記ＦＦＴ処理ユニットから入力した前記距離ゲート毎及び周波数ゲート毎の振幅値から所定の閾値を減算した結果の符号ビットの否定の論理和をとり、該論理和の結果が”１”のときをターゲット有りと判定し、”０”のときをターゲット無しと判定するターゲット判定ユニットとを有する補助演算処理部と、前記ターゲット判定ユニットから前記符号ビットの否定の論理和の結果を入力し、これが”１”となっている前記距離ゲート及び周波数ゲートの前記積算Ｉ信号、積算Ｑ信号から前記ターゲットの方位を算出する方位算出処理ユニットを有する主演算処理部と、を備えることを特徴とする。 In order to solve the above-described problems, a first aspect of the monopulse Doppler radar apparatus according to the present invention generates an impulse having a predetermined bandwidth when a high-frequency oscillator that oscillates a carrier wave and a pulse trigger signal input at a predetermined time interval. A wideband impulse generator, a transmission signal generator that generates a high-frequency transmission pulse by up-converting the impulse input from the broadband impulse generator with the carrier wave input from the high-frequency oscillator, and from the transmission signal generator A transmission antenna that receives a high-frequency transmission pulse and radiates it as a transmission pulse to the space, and a monopulse that receives the reflected pulse returned from the transmission pulse reflected by a target at a predetermined interval and outputs it as two reception signals Receive the two received signals from the receiving antenna and the monopulse receiving antenna. A hybrid circuit that generates a sum signal and a difference signal by force, a reception switch that selects and passes either the sum signal or the difference signal according to a predetermined selection signal for each transmission pulse, and the reception switch A quadrature detection unit that inputs either the sum signal or the difference signal and performs quadrature detection with the carrier wave and outputs an I signal and a Q signal that are orthogonal in phase; the pulse trigger signal and the distance gate setting signal A distance gate setting unit that outputs a distance gate signal at a timing determined from a delay time of the distance gate specified by the distance gate setting signal with reference to an input time point of the pulse trigger signal, and the quadrature detection The I signal and Q signal are input from the unit, and the I signal and Q signal are input at the timing when the distance gate signal is input from the range gate setting unit. An A / D converter that A / D converts the Q signal and outputs an I signal digital value and a Q signal digital value, and the I signal digital value and the Q signal digital value are input from the A / D converter, respectively. A presum unit that integrates and outputs an integrated I signal and an integrated Q signal until reaching a predetermined number of times, and inputs the integrated I signal and integrated Q signal of the sum signal and difference signal from the presum unit. An FFT processing unit that performs frequency analysis for each sum signal and difference signal to calculate an amplitude value for each distance gate and each frequency gate, and inputs the sum signal and difference signal from the FFT processing unit. A negative logical sum of sign bits obtained by subtracting a predetermined threshold value from the amplitude value for each distance gate and each frequency gate is calculated, and the result when the logical sum is “1” is the target. An auxiliary arithmetic processing unit having a target determination unit that determines that there is no target and determines that there is no target when “0”, and inputs the result of the negative OR of the sign bit from the target determination unit, A main operation processing unit having an azimuth calculation processing unit for calculating the azimuth of the target from the integrated I signal and integrated Q signal of the distance gate and the frequency gate which are “1”.

本発明の第１の態様によれば、プリサム処理、ＦＦＴ処理、及びターゲット判定処理を補助演算処理部で行わせ、前記距離ゲート及び周波数ゲート毎の振幅値から所定の閾値を減算した結果の符号ビットの否定の結果が“１”となっている距離ゲート及び周波数ゲートについてのみ方位を算出することで、主演算処理部と補助演算処理部との通信量を削減し、方位を含むターゲット検知データを短い周期で報知できるモノパルスドップラレーダ装置を提供することができる。また、本発明の第１の態様によれば、和信号及び差信号のそれぞれに対する符号ビットの否定の論理和を取ることで、和信号と差信号の両方の検知範囲でターゲットを検知できる。 According to the first aspect of the present invention, the sign of the result obtained by subtracting a predetermined threshold from the amplitude value for each distance gate and frequency gate is performed by the auxiliary arithmetic processing unit in the presum processing, the FFT processing, and the target determination processing. By calculating the azimuth only for distance gates and frequency gates whose bit negation result is “1”, the amount of communication between the main arithmetic processing unit and the auxiliary arithmetic processing unit is reduced, and target detection data including the azimuth. Can be provided in a short cycle. Further, according to the first aspect of the present invention, the target can be detected in the detection range of both the sum signal and the difference signal by taking the negative logical sum of the sign bits for each of the sum signal and the difference signal.

本発明のモノパルスドップラレーダ装置の他の態様は、前記主演算処理部は、前記所定の時間間隔で前記広帯域インパルス生成部及び前記距離ゲート設定部に前記パルストリガ信号を出力し、前記受信スイッチに前記選択信号を出力する制御ユニットをさらに備えるとともに、前記距離ゲート設定部及び前記プリサムユニットに前記距離ゲート設定信号を出力することを特徴とする。これにより、主演算処理部で、モノパルスドップラレーダ装置の動作を管理することができる。 In another aspect of the monopulse Doppler radar apparatus according to the present invention, the main arithmetic processing unit outputs the pulse trigger signal to the broadband impulse generation unit and the distance gate setting unit at the predetermined time interval, and outputs the pulse trigger signal to the reception switch. A control unit that outputs the selection signal is further provided, and the distance gate setting signal is output to the distance gate setting unit and the presum unit. Thus, the operation of the monopulse Doppler radar apparatus can be managed by the main arithmetic processing unit.

本発明のモノパルスドップラレーダ装置の他の態様は、前記方位算出処理ユニットは、前記符号ビットの否定の論理和の結果が”１”となっている前記距離ゲート及び周波数ゲートのうち、接近するターゲットに対応する距離ゲート及び周波数ゲートについてのみ前記ターゲットの方位を算出することを特徴とする。周波数ゲートのうち相対速度が接近する方向のものを優先的に読み出すことで、接近中のターゲットを優先的に検知するとともに、データ転送量を半減して処理時間をさらに短縮することが可能となる。 In another aspect of the monopulse Doppler radar device according to the present invention, the azimuth calculation processing unit is configured such that the approaching target is one of the distance gate and the frequency gate in which the result of the logical sum of the sign bits is “1”. The direction of the target is calculated only for the distance gate and the frequency gate corresponding to. By preferentially reading out the frequency gates in the direction in which the relative speed approaches, it is possible to preferentially detect the approaching target and reduce the data transfer amount by half and further shorten the processing time. .

本発明のモノパルスドップラレーダ装置の他の態様は、前記ＦＦＴ処理ユニットは、１つ置き、あるいはそれ以上の間隔毎に前記距離ゲートを選択して前記周波数ゲート毎の振幅値を算出することを特徴とする。これにより、ターゲット検出をさらに高速に処理することが可能となる。 In another aspect of the monopulse Doppler radar apparatus according to the present invention, the FFT processing unit selects the distance gate at every other interval or more intervals and calculates an amplitude value for each frequency gate. And This makes it possible to process target detection at a higher speed.

本発明のモノパルスドップラレーダ装置の他の態様は、前記補助演算処理部は、前記主演算処理部よりも高いタイミング制御精度を有していることを特徴とする。プリサム処理、ＦＦＴ処理、及びターゲット判定処理を高いタイミング制御精度による演算が可能な補助演算処理部で行わせることで、時間分解能の高いモノパルスドップラレーダ装置を提供することができる。 Another aspect of the monopulse Doppler radar apparatus according to the present invention is characterized in that the auxiliary arithmetic processing unit has higher timing control accuracy than the main arithmetic processing unit. A monopulse Doppler radar device with high time resolution can be provided by performing the presum processing, the FFT processing, and the target determination processing in an auxiliary calculation processing unit capable of performing calculation with high timing control accuracy.

本発明によれば、プリサム処理、ＦＦＴ処理、及びターゲット判定処理を別の演算部で行わせることで、方位の算出量を減らして方位を含むターゲット検知データを短い周期で報知できるモノパルスドップラレーダ装置を提供することができる。 According to the present invention, the monopulse Doppler radar device can reduce the amount of calculation of the azimuth and notify the target detection data including the azimuth in a short cycle by causing the presum processing, the FFT processing, and the target determination processing to be performed by separate arithmetic units. Can be provided.

本発明の実施形態のモノパルスドップラレーダ装置の構成を示すブロック図である。It is a block diagram which shows the structure of the monopulse Doppler radar apparatus of embodiment of this invention. 本実施形態のモノパルスドップラレーダ装置の動作の流れを示すフローチャートである。It is a flowchart which shows the flow of operation | movement of the monopulse Doppler radar apparatus of this embodiment. １つの距離ゲートに対するプリサム処理の一例を示す模式図である。It is a schematic diagram which shows an example of the presum process with respect to one distance gate. 本実施形態のプリサムユニットのブロック図である。It is a block diagram of the presum unit of this embodiment. 本実施形態のＦＦＴ処理ユニットの概要を説明するためのフローチャートである。It is a flowchart for demonstrating the outline | summary of the FFT processing unit of this embodiment. 本実施形態のターゲット判定ユニットの概要を説明するためのフローチャートである。It is a flowchart for demonstrating the outline | summary of the target determination unit of this embodiment. 本実施形態のターゲット判定ユニットにおけるターゲット判定処理を説明するための模式図である。It is a schematic diagram for demonstrating the target determination process in the target determination unit of this embodiment. 和信号による検知範囲と差信号による検知範囲を模式的に示す説明図である。It is explanatory drawing which shows typically the detection range by a sum signal, and the detection range by a difference signal. 距離ゲートと周波数ゲートの２次元からなるビットマップを説明するための説明図である。It is explanatory drawing for demonstrating the bit map which consists of two dimensions of a distance gate and a frequency gate. 本実施形態の方位算出処理ユニットの概要を説明するためのフローチャートである。It is a flowchart for demonstrating the outline | summary of the azimuth | direction calculation processing unit of this embodiment. 従来の車載用パルスレーダ装置のブロック図である。It is a block diagram of the conventional on-vehicle pulse radar device.

本発明の好ましい実施の形態におけるモノパルスドップラレーダ装置について、図面を参照して詳細に説明する。同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。以下では、本発明のモノパルスドップラレーダ装置を車両に搭載して用いる場合を例に説明する。 A monopulse Doppler radar apparatus according to a preferred embodiment of the present invention will be described in detail with reference to the drawings. Each component having the same function is denoted by the same reference numeral for simplification of illustration and description. Hereinafter, a case where the monopulse Doppler radar apparatus of the present invention is mounted on a vehicle and used will be described as an example.

本発明の実施の形態に係るモノパルスドップラレーダ装置の構成を、図１を用いて説明する。図１は、本実施形態のモノパルスドップラレーダ装置１００の構成を示すブロック図である。モノパルスドップラレーダ装置１００は、送信系として、所定の時間間隔でパルストリガ信号を入力すると所定の帯域幅のインパルスを生成する広帯域インパルス生成部１１１と、広帯域インパルス生成部１１１からインパルスを入力するととともに高周波発振部１０１から搬送波を入力し、インパルスを搬送波でアップコンバートして高周波送信パルスを生成する送信信号生成手段１１２と、送信信号生成手段１１２から高周波送信パルスを入力して空間に放射する送信アンテナ１１３と、を備えている。 A configuration of a monopulse Doppler radar apparatus according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of a monopulse Doppler radar apparatus 100 of the present embodiment. The monopulse Doppler radar apparatus 100, as a transmission system, receives a pulse trigger signal at a predetermined time interval and generates a wideband impulse generator 111 that generates an impulse of a predetermined bandwidth. A transmission signal generation unit 112 that receives a carrier wave from the oscillating unit 101 and upconverts the impulse with the carrier wave to generate a high-frequency transmission pulse; and a transmission antenna 113 that receives the high-frequency transmission pulse from the transmission signal generation unit 112 and radiates it to space. And.

また、受信系として、送信アンテナ１１３から放射された送信パルスがターゲットで反射されて戻ってきた反射パルスを所定の間隔だけ離れた位置で受信し、２つの受信信号を出力するモノパルス受信アンテナ１２１と、モノパルス受信アンテナ１２１から２つの受信信号を入力して和信号、差信号を生成するハイブリッド回路１２２と、送信パルスが放射される毎にハイブリッド回路１２２から和信号と差信号を交互に選択して通過させる受信スイッチ１２３と、受信スイッチ１２３を通過して入力した和信号または前記差信号を、送信パルスの搬送波で直交位相検波してＩ信号、Ｑ信号を出力する直交位相検波部１２４と、Ｉ信号、Ｑ信号をサンプリングするタイミングで距離ゲート信号を出力する距離ゲート設定部１２５と、直交位相検波部１２４からＩ信号、Ｑ信号を入力し、これを距離ゲート設定部１２５から距離ゲート信号を入力したタイミングでＡ／Ｄ変換するＡ／Ｄ変換部１２６と、を備えている。 Further, as a reception system, a monopulse receiving antenna 121 that receives a reflected pulse returned from a transmission pulse radiated from the transmission antenna 113 at a predetermined interval and outputs two reception signals; The hybrid circuit 122 that inputs two received signals from the monopulse receiving antenna 121 to generate a sum signal and a difference signal, and alternately selects the sum signal and the difference signal from the hybrid circuit 122 every time a transmission pulse is emitted. A reception switch 123 that passes through, a quadrature detection unit 124 that outputs the I signal and the Q signal by quadrature detection of the sum signal or the difference signal input through the reception switch 123 with a carrier wave of a transmission pulse; Distance gate setting unit 125 that outputs a distance gate signal at the timing of sampling the signal and Q signal, and quadrature phase I signal from the decoupling unit 124 receives the Q signal, and a, an A / D converter 126 for A / D conversion at the timing of inputting the range gate signal it from range gate setting part 125.

モノパルス受信アンテナ１２１は、所定の間隔だけ離れて受信した２つの受信信号を出力する。すなわち、所定の間隔で配置された２つのアンテナで受信した２つの信号を、上記の２つの受信信号として出力する。あるいは、例えば２以上の受信アンテナを垂直方向に１列に配置し、これを所定の間隔で２列配置することもでき、各列の受信信号をそれぞれで合計したものを上記の２つの受信信号としてもよい。 The monopulse receiving antenna 121 outputs two received signals received with a predetermined interval apart. That is, two signals received by two antennas arranged at a predetermined interval are output as the above two received signals. Alternatively, for example, two or more receiving antennas can be arranged in one column in the vertical direction, and these can be arranged in two rows at a predetermined interval, and the sum of the received signals in each column is the above two received signals. It is good.

ハイブリッド回路１２２は、モノパルス受信アンテナ１２１から２つの受信信号を入力し、これを加算した和信号（Σ）と、一方の受信信号から他方の受信信号を減算した差信号（Δ）を出力する。直交位相検波部１２４は、受信スイッチ１２３から入力した和信号または差信号を、高周波発振部１０１から入力した搬送波でダウンコンバートし、これを位相が同相のＩ信号と、位相が９０°ずれたＱ信号とに変換して出力する。 The hybrid circuit 122 inputs two reception signals from the monopulse reception antenna 121, and outputs a sum signal (Σ) obtained by adding the two reception signals and a difference signal (Δ) obtained by subtracting the other reception signal from one reception signal. The quadrature detection unit 124 down-converts the sum signal or the difference signal input from the reception switch 123 with the carrier wave input from the high-frequency oscillation unit 101, and converts this to the I signal having the same phase as the Q signal whose phase is shifted by 90 °. Convert to signal and output.

距離ゲート設定部１２５は、Ａ／Ｄ変換部１２６でＩ信号、Ｑ信号をサンプリングするタイミングを決定し、そのタイミングでＡ／Ｄ変換部１２６に距離ゲート信号を出力する。距離ゲート信号が出力されるタイミングは、広帯域インパルス生成部１１１が受け取るパルストリガ信号を基準に、サンプリングの対象とする距離ゲートに相当する遅延時間から決定される。Ａ／Ｄ変換部１２６は、距離ゲート設定部１２５から距離ゲート信号を入力すると、そのタイミングで直交位相検波部１２４から入力したＩ信号、Ｑ信号をＡ／Ｄ変換し、これをＩ信号ディジタル値、Ｑ信号ディジタル値として出力する。 The distance gate setting unit 125 determines the timing at which the A / D conversion unit 126 samples the I signal and the Q signal, and outputs the distance gate signal to the A / D conversion unit 126 at that timing. The timing at which the distance gate signal is output is determined from the delay time corresponding to the distance gate to be sampled with reference to the pulse trigger signal received by the broadband impulse generator 111. When the distance gate signal is input from the distance gate setting unit 125, the A / D conversion unit 126 performs A / D conversion on the I signal and the Q signal input from the quadrature detection unit 124 at the timing, and converts the signal into an I signal digital value. , Q signal is output as a digital value.

本実施形態のモノパルスドップラレーダ装置１００では、Ａ／Ｄ変換部１２６からＩ信号ディジタル値、Ｑ信号ディジタル値を入力してターゲットの距離、相対速度及び方位を算出するディジタル演算処理部として、主演算処理部１３０と補助演算処理部１４０の２つを備える構成としている。主演算処理部１３０は、通常のタイミング制御精度（例えば、1us程度）を有するディジタル演算処理部であり、補助演算処理部１４０は、主演算処理部１３０より高いタイミング制御精度（例えば、0.5ns程度）を有するディジタル演算処理部である。 In the monopulse Doppler radar apparatus 100 of the present embodiment, the main calculation is performed as a digital calculation processing unit that inputs the I signal digital value and the Q signal digital value from the A / D conversion unit 126 and calculates the target distance, relative speed, and direction. The processing unit 130 and the auxiliary calculation processing unit 140 are provided. The main arithmetic processing unit 130 is a digital arithmetic processing unit having normal timing control accuracy (for example, about 1 us), and the auxiliary arithmetic processing unit 140 has higher timing control accuracy (for example, about 0.5 ns) than the main arithmetic processing unit 130. ).

Ｉ信号ディジタル値、Ｑ信号ディジタル値の演算処理として、Ｉ信号ディジタル値、Ｑ信号ディジタル値を所定回数に達するまで積算して積算Ｉ信号、積算Ｑ信号を算出するプリサム処理と、所定個数の積算Ｉ信号、積算Ｑ信号を用いて周波数解析を行い、これから距離ゲート毎及び周波数ゲート毎に振幅値を算出するＦＦＴ処理と、距離ゲート毎及び周波数ゲート毎の振幅値からターゲットの有無を判定し、ターゲットが検出されるとターゲットまでの距離及びその相対速度を算出するターゲット判定処理と、積算Ｉ信号、積算Ｑ信号からターゲットの方位を算出する方位算出処理とがある。上記のプリサム処理、ＦＦＴ処理、及びターゲット判定処理は、和信号および差信号のそれぞれについて行われる。また、方位算出処理では、和信号と差信号の両方の積算Ｉ信号、積算Ｑ信号を用いて方位の算出が行われる。 As a calculation process of the I signal digital value and the Q signal digital value, a presum process for calculating the integrated I signal and the integrated Q signal by integrating the I signal digital value and the Q signal digital value until reaching a predetermined number of times, and a predetermined number of integrations. Analyzing the frequency using the I signal and the integrated Q signal, calculating the amplitude value for each distance gate and each frequency gate, and determining the presence or absence of the target from the amplitude value for each distance gate and each frequency gate, When a target is detected, there are a target determination process for calculating the distance to the target and its relative speed, and an azimuth calculation process for calculating the azimuth of the target from the integrated I signal and integrated Q signal. The presum processing, the FFT processing, and the target determination processing are performed for each of the sum signal and the difference signal. In the azimuth calculation process, the azimuth is calculated using the integrated I signal and integrated Q signal of both the sum signal and the difference signal.

上記演算処理のうち、プリサム処理、ＦＦＴ処理、及びターゲット判定処理は、演算量が膨大であり、ターゲット情報を適正な周期で報知するためにはこれらを高速に行う必要がある。特にこれらの処理は、送信側へのパルストリガ信号の発出に高精度に同期させて、高い時間分解能で処理する必要がある。また、方位算出処理も、距離ゲートと周波数ゲートの組み合わせ毎に和信号と差信号の振幅比を算出し、その結果を事前に作成されたテーブルに参照させて方位を求めるといった時間のかかる処理となる。そこで、本実施形態のモノパルスドップラレーダ装置１００では、ターゲット判定処理でターゲットが検出された距離ゲートおよび周波数ゲートに対してのみ方位算出処理を行うようにすることで、方位算出処理で行う演算量を大幅に低減している。 Among the arithmetic processes described above, the presum process, the FFT process, and the target determination process have an enormous amount of calculations, and it is necessary to perform them at high speed in order to notify the target information at an appropriate period. In particular, these processes must be processed with high time resolution in synchronization with the generation of the pulse trigger signal to the transmission side with high accuracy. In addition, the azimuth calculation processing is time-consuming processing such as calculating the amplitude ratio of the sum signal and the difference signal for each combination of the distance gate and the frequency gate, and obtaining the azimuth by referring the result to a previously created table. Become. Therefore, in the monopulse Doppler radar apparatus 100 according to the present embodiment, the azimuth calculation process is performed only on the distance gate and the frequency gate in which the target is detected in the target determination process, thereby reducing the amount of calculation performed in the azimuth calculation process. It is greatly reduced.

上記のように、方位算出処理の演算処理量を大幅に低減することで、この処理を主演算処理部１３０で行えるようにし、高速演算処理が必要なプリサム処理、ＦＦＴ処理、及びターゲット判定処理を補助演算処理部１４０で行わせる構成とすることができる。このような構成とすることで、ターゲット情報を適正な周期で報知することが可能となっている。モノパルスドップラレーダ装置１００では、補助演算処理部１４０にプリサム処理を行うプリサムユニット１４１、ＦＦＴ処理を行うＦＦＴ処理ユニット１４２、及びターゲット判定処理を行うターゲット判定ユニット１４３を設けている。また、主演算処理部１３０には、方位算出処理を行う方位算出処理ユニット１３１を設けている。 As described above, by greatly reducing the calculation processing amount of the azimuth calculation processing, this processing can be performed by the main calculation processing unit 130, and presum processing, FFT processing, and target determination processing that require high-speed calculation processing are performed. The auxiliary arithmetic processing unit 140 may be configured to perform the operation. By setting it as such a structure, it is possible to alert | report target information with a suitable period. In the monopulse Doppler radar apparatus 100, the auxiliary arithmetic processing unit 140 includes a presum unit 141 that performs presum processing, an FFT processing unit 142 that performs FFT processing, and a target determination unit 143 that performs target determination processing. Further, the main calculation processing unit 130 is provided with an azimuth calculation processing unit 131 that performs azimuth calculation processing.

主演算処理部１３０は、距離ゲート毎の遅延時間を決定して距離ゲート設定部１２５及び補助演算処理部１４０のプリサムユニット１４１に距離ゲート設定信号を出力している。主演算処理部１３０は、さらに制御ユニット１３２を備えている。制御ユニット１３２は、広帯域インパルス生成部１１１及び距離ゲート設定部１２５にパルストリガ信号を出力する。また、制御ユニット１３２は、受信スイッチ１２３に対し、和信号と差信号のいずれかを選択する選択信号を出力している。 The main arithmetic processing unit 130 determines a delay time for each distance gate, and outputs a distance gate setting signal to the distance gate setting unit 125 and the presum unit 141 of the auxiliary arithmetic processing unit 140. The main arithmetic processing unit 130 further includes a control unit 132. The control unit 132 outputs a pulse trigger signal to the broadband impulse generator 111 and the distance gate setting unit 125. The control unit 132 outputs a selection signal for selecting either the sum signal or the difference signal to the reception switch 123.

次に、本実施形態のモノパルスドップラレーダ装置１００における動作を、図２を用いてさらに詳細に説明する。図２は、モノパルスドップラレーダ装置１００の動作の流れを示すフローチャートである。モノパルスドップラレーダ装置１００によるターゲットの計測を開始すると、まずステップＳ１において、主演算処理部１３０の制御ユニット１３２で計測処理に必要なパラメータの初期化を行う。パラメータの初期化として、距離ゲートカウンタｎ、パルス送信カウンタｉをそれぞれ１に設定する。次のステップＳ２では、主演算処理部１３０から距離ゲート設定部１２５及び補助演算処理部１４０のプリサムユニット１４１に距離ゲート設定信号を転送して距離ゲートｎを設定する。ステップＳ３では、制御ユニット１３２が受信スイッチ１２３を和信号側に切り替える。 Next, the operation of the monopulse Doppler radar apparatus 100 according to the present embodiment will be described in more detail with reference to FIG. FIG. 2 is a flowchart showing an operation flow of the monopulse Doppler radar apparatus 100. When the measurement of the target by the monopulse Doppler radar apparatus 100 is started, first, in step S1, the control unit 132 of the main arithmetic processing unit 130 initializes parameters necessary for the measurement processing. As initialization of parameters, the distance gate counter n and the pulse transmission counter i are set to 1, respectively. In the next step S2, the distance gate setting signal is transferred from the main arithmetic processing unit 130 to the distance gate setting unit 125 and the presum unit 141 of the auxiliary arithmetic processing unit 140 to set the distance gate n. In step S3, the control unit 132 switches the reception switch 123 to the sum signal side.

続いて送信アンテナ１１３から送信パルスを放射させるために、ステップＳ４では、送信系の送信処理を行う。すなわち、制御ユニット１３２が所定のタイミングでパルストリガ信号を広帯域インパルス生成部１１１及び距離ゲート設定部１２５に発出する。これにより、広帯域インパルス生成部１１１は直ちに広帯域インパルス信号を送信信号生成手段１１２に出力し、送信信号生成手段１１２は入力した広帯域インパルス信号を高周波発振部１０１から入力した搬送波でアップコンバートして高周波送信パルスを生成する。生成された高周波送信パルスは、送信信号生成手段１１２から送信アンテナ１１３に出力され、送信アンテナ１１３から空間に放射される。 Subsequently, in order to radiate a transmission pulse from the transmission antenna 113, in step S4, transmission processing of a transmission system is performed. That is, the control unit 132 issues a pulse trigger signal to the broadband impulse generator 111 and the distance gate setting unit 125 at a predetermined timing. As a result, the wideband impulse generator 111 immediately outputs the wideband impulse signal to the transmission signal generator 112, and the transmission signal generator 112 upconverts the input wideband impulse signal with the carrier wave input from the high frequency oscillator 101 and transmits the high frequency signal. Generate a pulse. The generated high-frequency transmission pulse is output from the transmission signal generation unit 112 to the transmission antenna 113 and is radiated from the transmission antenna 113 to space.

送信アンテナ１１３から放射された電波は、ターゲットなどで反射されてモノパルス受信アンテナ１２１に受信され、ステップＳ５で受信処理を行う。すなわち、モノパルス受信アンテナ１２１は、２以上のアンテナで構成されており、モノパルス受信アンテナ１２１からハイブリッド回路１２２に２つの受信信号を出力する。ハイブリッド回路１２２は、２つの受信信号から和信号及び差信号を算出して受信スイッチ１２３に出力する。受信スイッチ１２３では、制御ユニット１３２からの制御により和信号側に切り替えられていることから、和信号のみが直交位相検波部１２４に出力される。直交位相検波部１２４では、和信号を高周波発振部１０１から入力した搬送波でダウンコンバートし、広帯域複素ベースバンド信号に変換してＩ信号及びＱ信号をＡ／Ｄ変換部１２６に出力する。Ａ／Ｄ変換部１２６では、距離ゲート設定部１２５から距離ゲート信号が出力されるタイミングでＩ信号及びＱ信号をＡ／Ｄ変換し、Ｉ信号ディジタル値及びＱ信号ディジタル値を補助演算処理部１４０に出力する。 The radio wave radiated from the transmission antenna 113 is reflected by the target or the like and received by the monopulse reception antenna 121, and reception processing is performed in step S5. That is, the monopulse receiving antenna 121 is composed of two or more antennas, and outputs two received signals from the monopulse receiving antenna 121 to the hybrid circuit 122. The hybrid circuit 122 calculates a sum signal and a difference signal from the two reception signals and outputs them to the reception switch 123. Since the reception switch 123 is switched to the sum signal side under the control of the control unit 132, only the sum signal is output to the quadrature phase detection unit 124. The quadrature detection unit 124 down-converts the sum signal with the carrier wave input from the high-frequency oscillation unit 101, converts the sum signal into a wideband complex baseband signal, and outputs the I signal and the Q signal to the A / D conversion unit 126. The A / D converter 126 A / D-converts the I signal and the Q signal at the timing when the distance gate signal is output from the distance gate setting unit 125, and converts the I signal digital value and the Q signal digital value into the auxiliary arithmetic processing unit 140. Output to.

ステップＳ５の受信処理の結果、Ｉ信号ディジタル値及びＱ信号ディジタル値が補助演算処理部１４０に出力されると、補助演算処理部１４０において、ステップＳ６でプリサムユニット１４１がＡ／Ｄ変換部１２６から入力したＩ信号及びＱ信号をそれぞれプリサム処理する。 When the I signal digital value and the Q signal digital value are output to the auxiliary arithmetic processing unit 140 as a result of the reception processing in step S5, the presum unit 141 is converted into the A / D conversion unit 126 in step S6 in the auxiliary arithmetic processing unit 140. The I signal and the Q signal input from are presumed.

上記のステップＳ３からステップＳ６では和信号の処理を行ったが、続くステップＳ７からステップＳ１０では、上記と同様にして差信号の処理を行う。まず、ステップＳ７で制御ユニット１３２が受信スイッチ１２３を差信号側に切り替え、続くステップＳ８で送信系の送信処理を行う。すなわち、ステップＳ８ではステップＳ４と同様に、制御ユニット１３２が所定のタイミングでパルストリガ信号を広帯域インパルス生成部１１１及び距離ゲート設定部１２５に発出し、これにより広帯域インパルス生成部１１１が直ちに広帯域インパルス信号を送信信号生成手段１１２に出力し、送信信号生成手段１１２がこれを高周波発振部１０１から入力した搬送波でアップコンバートして高周波送信パルスを生成し、これを送信アンテナ１１３から空間に放射する。 Although the sum signal is processed in steps S3 to S6, the difference signal is processed in the same manner as described above in steps S7 to S10. First, in step S7, the control unit 132 switches the reception switch 123 to the difference signal side, and performs transmission processing of the transmission system in the subsequent step S8. That is, in step S8, as in step S4, the control unit 132 issues a pulse trigger signal to the wideband impulse generator 111 and the distance gate setting unit 125 at a predetermined timing, whereby the wideband impulse generator 111 immediately transmits the wideband impulse signal. Is transmitted to the transmission signal generation means 112, and the transmission signal generation means 112 up-converts this with the carrier wave input from the high frequency oscillation unit 101 to generate a high frequency transmission pulse, which is radiated from the transmission antenna 113 to space.

送信アンテナ１１３から放射された電波が、ターゲットなどで反射されてモノパルス受信アンテナ１２１に受信されると、ステップＳ９でステップＳ５と同様の受信処理を行う。すなわち、モノパルス受信アンテナ１２１からハイブリッド回路１２２に２つの受信信号が出力されると、ハイブリッド回路１２２は、２つの受信信号から和信号及び差信号を算出して受信スイッチ１２３に出力する。受信スイッチ１２３では、制御ユニット１３２からの制御により、ここでは差信号側に切り替えられていることから、差信号のみが直交位相検波部１２４に出力される。直交位相検波部１２４では、差信号を高周波発振部１０１から入力した搬送波でダウンコンバートして広帯域複素ベースバンド信号に変換し、Ｉ信号及びＱ信号をＡ／Ｄ変換部１２６に出力する。Ａ／Ｄ変換部１２６では、距離ゲート設定部１２５から距離ゲート信号が出力されるタイミング（ステップＳ５と同じ遅延時間のタイミング）でＩ信号及びＱ信号をＡ／Ｄ変換し、Ｉ信号ディジタル値及びＱ信号ディジタル値を補助演算処理部１４０に出力する。 When the radio wave radiated from the transmission antenna 113 is reflected by the target or the like and received by the monopulse reception antenna 121, the reception process similar to step S5 is performed in step S9. That is, when two reception signals are output from the monopulse reception antenna 121 to the hybrid circuit 122, the hybrid circuit 122 calculates a sum signal and a difference signal from the two reception signals and outputs them to the reception switch 123. Since the reception switch 123 is switched to the difference signal side here under the control of the control unit 132, only the difference signal is output to the quadrature detection unit 124. The quadrature detection unit 124 down-converts the difference signal with the carrier wave input from the high-frequency oscillation unit 101 to convert it into a wideband complex baseband signal, and outputs the I signal and the Q signal to the A / D conversion unit 126. The A / D converter 126 A / D-converts the I signal and the Q signal at the timing when the distance gate signal is output from the distance gate setting unit 125 (the same delay time as in step S5), and converts the I signal digital value and The Q signal digital value is output to the auxiliary arithmetic processing unit 140.

ステップＳ９の受信処理の結果、Ｉ信号ディジタル値及びＱ信号ディジタル値が補助演算処理部１４０に出力されると、ステップＳ１０では、補助演算処理部１４０において、プリサムユニット１４１がＡ／Ｄ変換部１２６から入力したＩ信号及びＱ信号をそれぞれプリサム処理する。 When the I signal digital value and the Q signal digital value are output to the auxiliary arithmetic processing unit 140 as a result of the reception processing in step S9, in step S10, the presum unit 141 is converted into an A / D conversion unit in the auxiliary arithmetic processing unit 140. The I signal and the Q signal input from 126 are respectively subjected to presum processing.

ステップＳ２からステップＳ１０までの処理で、和信号及び差信号の両方について、距離ゲートｎに対するサンプリングが実施される。これが終了すると、ステップＳ１１において、パルス送信カウンタｉが所定の回数（図２では２０４８回としている）に達したか否かを制御ユニット１３２で判定する。その結果、目標回数に達していないと判定した場合には、ステップＳ１２において制御ユニット１３２がパルス送信カウンタｉに１を加算し、再びステップＳ３に戻る。以下、ステップＳ１１でパルス送信カウンタｉが所定の回数に達したと判定されるまで、ステップＳ３からステップＳ１０までの処理を繰り返し実施する。一方、ステップＳ１１でパルス送信カウンタｉが所定の回数に達したと判定されると、次にステップＳ１３に進む。 In the processing from step S2 to step S10, sampling for the distance gate n is performed for both the sum signal and the difference signal. When this is finished, the control unit 132 determines in step S11 whether or not the pulse transmission counter i has reached a predetermined number of times (2048 in FIG. 2). As a result, if it is determined that the target number of times has not been reached, the control unit 132 adds 1 to the pulse transmission counter i in step S12 and returns to step S3 again. Thereafter, the processing from step S3 to step S10 is repeated until it is determined in step S11 that the pulse transmission counter i has reached a predetermined number of times. On the other hand, if it is determined in step S11 that the pulse transmission counter i has reached the predetermined number of times, the process proceeds to step S13.

ステップＳ１３では、距離ゲートカウンタｎが最大ゲート数（図２では３２０としている）に達したか否かを制御ユニット１３２で判定する。その結果、距離ゲートカウンタｎが最大ゲート数に達していないと判定された場合には、制御ユニット１３２がステップＳ１４で距離ゲートカウンタｎに１を加算し、ステップＳ１５でパルス送信カウンタｉを１に初期化する。その後、再びステップＳ２に戻る。以下、ステップＳ１３で距離ゲートカウンタｎが最大ゲート数に達したと判定されるまで、ステップＳ２からステップＳ１２までの処理を繰り返し実施する。一方、ステップＳ１３で距離ゲートカウンタｎが最大ゲート数に達したと判定されると、次にステップＳ１６に進む。 In step S13, the control unit 132 determines whether or not the distance gate counter n has reached the maximum number of gates (320 in FIG. 2). As a result, if it is determined that the distance gate counter n has not reached the maximum number of gates, the control unit 132 adds 1 to the distance gate counter n in step S14, and sets the pulse transmission counter i to 1 in step S15. initialize. Then, it returns to step S2 again. Thereafter, the processing from step S2 to step S12 is repeatedly performed until it is determined in step S13 that the distance gate counter n has reached the maximum number of gates. On the other hand, if it is determined in step S13 that the distance gate counter n has reached the maximum number of gates, the process proceeds to step S16.

ステップＳ１６では、補助演算処理部１４０において、ステップＳ６及びステップＳ１０で行ったプリサム処理の結果を用いてＦＦＴ処理ユニット１４２がＦＦＴ処理を行う。続くステップＳ１７でも、補助演算処理部１４０においてターゲット判定ユニット１４３がＦＦＴ処理結果を用いてターゲットの有無を判定するターゲット判定処理を行う。ターゲット判定ユニット１４３の処理が終了したことが主演算処理部１３０に通知されると、ステップＳ１８において、主演算処理部１３０の方位算出処理ユニット１３１が、補助演算処理部１４０からデータを入力してターゲットが検出された距離ゲート及び周波数ゲートについてのみ方位演算を実施する。 In step S16, in the auxiliary arithmetic processing unit 140, the FFT processing unit 142 performs the FFT processing using the result of the presum processing performed in step S6 and step S10. Also in the subsequent step S17, the target determination unit 143 performs target determination processing for determining the presence or absence of a target using the FFT processing result in the auxiliary arithmetic processing unit 140. When the main arithmetic processing unit 130 is notified that the processing of the target determination unit 143 has been completed, the direction calculation processing unit 131 of the main arithmetic processing unit 130 inputs data from the auxiliary arithmetic processing unit 140 in step S18. The azimuth calculation is performed only for the distance gate and the frequency gate where the target is detected.

以上の処理により、ターゲットまでの距離、ターゲットの相対速度及び方位が得られ、これらのターゲット情報が上位に伝達されて適宜所定の表示部等から報知される。以下、同様にして観測周期毎にターゲットの検出処理を繰り返し行うことができる。なお、次の検出処理は主演算処理部１３０における方位算出処理ユニット１３１の終了を待つ必要はなく、補助演算処理部１４０からのデータ転送処理が終了すると直ちに開始することができる。 Through the above processing, the distance to the target, the relative speed and direction of the target are obtained, and the target information is transmitted to the upper level and appropriately notified from a predetermined display unit or the like. In the same manner, the target detection process can be repeated for each observation period. The next detection process does not need to wait for the end of the azimuth calculation processing unit 131 in the main calculation processing unit 130, and can be started immediately after the data transfer process from the auxiliary calculation processing unit 140 is completed.

次に、プリサムユニット１４１におけるプリサム処理の概要を、図３、４を用いて説明する。図３は、一例として１つの距離ゲートの和信号に対するプリサム処理を示す模式図であり、図４は、プリサムユニット１４１の動作を説明するためのブロック図である。プリサムユニット１４１では、加算手段１４１ａがＡ／Ｄ変換部１２６からＡ／Ｄ変換されたＩ信号ディジタル値及びＱ信号ディジタル値を入力し、これをプリサム処理する。和信号及び差信号のそれぞれに対してＡ／Ｄ変換部１２６からＩ信号ディジタル値及びＱ信号ディジタル値を入力するが、この複素ディジタル値のそれぞれ（以下では、単にサンプル値と称する）をｓｉとすると、図３に示すように、サンプル値ｓｉが所定個数ずつ加算されて圧縮され、これをプリサム値Ｐｊとする。 Next, an outline of the presum processing in the presum unit 141 will be described with reference to FIGS. FIG. 3 is a schematic diagram showing presum processing for the sum signal of one distance gate as an example, and FIG. 4 is a block diagram for explaining the operation of the presum unit 141. In the presum unit 141, the adding means 141a inputs the I signal digital value and the Q signal digital value which have been A / D converted from the A / D converter 126, and presums them. The I signal digital value and the Q signal digital value are input from the A / D conversion unit 126 to each of the sum signal and the difference signal, and each of the complex digital values (hereinafter simply referred to as a sample value) is denoted by si. Then, as shown in FIG. 3, a predetermined number of sample values si are added and compressed, and this is set as a presum value Pj.

図２のフローチャートでは、パルス送信繰り返し回数ｉの目標回数を２０４８として説明したが、この場合、例えばパルス送信繰り返し回数３２回分のサンプル値をプリサム処理すると、６４点のプリサム値Ｐｊが得られる。図３は、このようなプリサム処理を行ったときのサンプル値ｓｉとプリサム値Ｐｊとの関係を模式的に示している。プリサムユニット１４１は、図４に示すように、内部にメモリ１４１ｂを備えており、ここにプリサム値Ｐｊを保存している。加算手段１４１ａがＡ／Ｄ変換部１２６からＩ信号ディジタル値及びＱ信号ディジタル値（サンプル値ｓｉ）を入力すると、データ読出手段１４１ｃを用いてメモリ１４１ｂに保存されているそれまでの加算結果（それぞれの加算結果をＳＩ、ＳＱとする）を読み出し、これにサンプル値ｓｉを加算して再びメモリ１４１ｂに保存する。そして、加算回数が３２回に達すると、次のサンプル値からはプリサム値Ｐｊ＋１に対する加算を行う。 In the flowchart of FIG. 2, the target number of repetitions of pulse transmission i has been described as 2048. In this case, for example, if the sample values for 32 repetitions of pulse transmission are presumed, 64 presum values Pj are obtained. FIG. 3 schematically shows the relationship between the sample value si and the presum value Pj when such presum processing is performed. As shown in FIG. 4, the presum unit 141 includes a memory 141b therein, and stores a presum value Pj therein. When the adding means 141a inputs the I signal digital value and the Q signal digital value (sample value si) from the A / D converter 126, the previous addition results (respectively stored in the memory 141b using the data reading means 141c) Are added to each other, and the sample value si is added to this and stored in the memory 141b again. When the number of additions reaches 32, addition to the presum value Pj + 1 is performed from the next sample value.

上記のようにして、１つの距離ゲートの和信号及び差信号のそれぞれに対して、Ｉ信号ディジタル値及びＱ信号ディジタル値を用いてそれぞれ６４点のプリサム値Ｐｊがメモリ１４１ｂに保存される。これにより、メモリ１４１ｂには、６４点×２（Ｉ信号、Ｑ信号）×２（和信号、差信号）×３２０（距離ゲート数）のデータが保存される。 As described above, for each sum signal and difference signal of one distance gate, 64 presum values Pj are stored in the memory 141b using the I signal digital value and the Q signal digital value, respectively. Thereby, data of 64 points × 2 (I signal, Q signal) × 2 (sum signal, difference signal) × 320 (number of distance gates) is stored in the memory 141b.

次に、補助演算処理部１４０のＦＦＴ処理ユニット１４２におけるＦＦＴ処理の概要を、図５を用いて説明する。図５は、ＦＦＴ処理の概要を説明するためのフローチャートである。まず、ステップＳ１６−１において、距離ゲートカウンタｎを１に初期化する。ステップＳ１６−２では、距離ゲートｎに対応する和信号のプリサム値Ｐｊをメモリ１４１ｂから読み込む。和信号のプリサム値Ｐｊとして、Ｉ信号に対するプリサム値６４点とＱ信号に対するプリサム値６４点の１２８点がメモリ１４１ｂから読み込まれる。ステップＳ１６−３では、Ｉ信号及びＱ信号に対するそれぞれ６４点のプリサム値を用いて複素ＦＦＴ演算が行われる。ＦＦＴ演算結果として、和信号のＩ信号に対する周波数ゲート毎の振幅ＡＩとＱ信号に対する周波数ゲート毎の振幅ＡＱがそれぞれ６４点ずつ算出され、所定のメモリに保存される。 Next, the outline of the FFT processing in the FFT processing unit 142 of the auxiliary arithmetic processing unit 140 will be described with reference to FIG. FIG. 5 is a flowchart for explaining the outline of the FFT processing. First, in step S16-1, the distance gate counter n is initialized to 1. In step S16-2, the presum value Pj of the sum signal corresponding to the distance gate n is read from the memory 141b. As the presum value Pj of the sum signal, 128 points of the presum value of 64 points for the I signal and the 64 presum values of the Q signal are read from the memory 141b. In step S16-3, a complex FFT operation is performed using 64 presum values for the I signal and the Q signal. As the FFT operation result, 64 points of amplitude AI for each frequency gate for the I signal of the sum signal and 64 points of amplitude AQ for each frequency gate for the Q signal are calculated and stored in a predetermined memory.

ステップＳ１６−２、３で距離ゲートｎの和信号に対するＦＦＴ演算が行われると、続くステップＳ１６−４、５で差信号に対するＦＦＴ処理を行う。すなわち、ステップＳ１６−４で距離ゲートｎに対応する差信号のプリサム値Ｐｊをメモリ１４１ｂから読み込み、ステップＳ１６−５で読み込んだプリサム値を用いて複素ＦＦＴ演算を行う。ＦＦＴ演算結果として、差信号のＩ信号に対する周波数ゲート毎の振幅ＡＩとＱ信号に対する周波数ゲート毎の振幅ＡＱがそれぞれ６４点ずつ算出され、所定のメモリに保存される。 When the FFT operation is performed on the sum signal of the distance gate n in steps S16-2 and 3, FFT processing is performed on the difference signal in subsequent steps S16-4 and 5. That is, the presum value Pj of the difference signal corresponding to the distance gate n is read from the memory 141b in step S16-4, and the complex FFT operation is performed using the presum value read in step S16-5. As the FFT calculation results, 64 points of amplitude AI per frequency gate for the I signal of the difference signal and 64 points of amplitude AQ per frequency gate for the Q signal are calculated and stored in a predetermined memory.

その後、ステップＳ１６−６において距離ゲートカウンタｎが最大ゲート数に達したか否かを判定し、最大ゲート数に達していないと判定されると、ステップＳ１６−７に進む。ステップＳ１６−７で距離ゲートカウンタｎに１を加算し、その後再びステップＳ１６−２〜５の処理を行う。一方、ステップＳ１６−６において距離ゲートカウンタｎが最大ゲート数に達したと判定されると、ＦＦＴ処理ユニット１４２の処理を終了する。 Thereafter, in step S16-6, it is determined whether or not the distance gate counter n has reached the maximum number of gates. If it is determined that the maximum number of gates has not been reached, the process proceeds to step S16-7. In step S16-7, 1 is added to the distance gate counter n, and then the processing of steps S16-2 to 5 is performed again. On the other hand, if it is determined in step S16-6 that the distance gate counter n has reached the maximum number of gates, the processing of the FFT processing unit 142 is terminated.

なお、図５のフローチャートでは、ステップＳ１６−７で距離ゲートカウンタｎに１を加算するとしたが、ターゲットの形状や配置状況等によっては、例えば距離ゲートカウンタｎに２、３等の１より大きい数を加算する、あるいは距離ゲートカウンタｎが偶数または奇数のものだけを選択するように、ステップＳ１６−７の処置を観測の途中で変更可能としてもよい。距離ゲートカウンタｎの更新をこのように変更する一例として、例えばターゲットの形状に拡がりがあるため隣接する距離ゲートが同じターゲットからの反射波をサンプリングしている場合がある。この場合、距離ゲートカウンタｎに１より大きい数を加算してＦＦＴ処理する距離ゲートを間引くことで、高速に処理することが可能となる。 In the flowchart of FIG. 5, it is assumed that 1 is added to the distance gate counter n in step S16-7. However, depending on the shape and arrangement of the target, for example, the distance gate counter n is a number greater than 1, such as 2, 3. Or the processing of step S16-7 may be changed during the observation so that only the even or odd distance gate counter n is selected. As an example of changing the update of the distance gate counter n in this way, there is a case where the adjacent distance gate samples the reflected wave from the same target because the shape of the target spreads, for example. In this case, it is possible to process at high speed by adding a number larger than 1 to the distance gate counter n and thinning out the distance gate for FFT processing.

次に、補助演算処理部１４０のターゲット判定ユニット１４３におけるターゲット判定処理の概要を、図６、７を用いて説明する。図６は、ターゲット判定処理の概要を説明するためのフローチャートであり、図７は、ターゲット判定処理を説明するための模式図である。ターゲット判定ユニット１４３は、ＦＦＴ処理ユニット１４２で処理されたＦＦＴ演算結果を用いてターゲットの有無を判定する。まずステップＳ１７−１において、距離ゲートカウンタｎを１に初期化する。ステップＳ１７−２では、距離ゲートｎに対応する和信号のＦＦＴ結果である周波数ゲート６４点の振幅ＡＩ、ＡＱを所定のメモリから読み出し、ステップＳ１７−３で周波数ゲート毎の振幅の絶対値の２乗（以下では単に振幅の絶対値という）ＡＩ^２＋ＡＱ^２を算出する。次のステップＳ１７−４では、周波数ゲート毎のＡＩ^２＋ＡＱ^２からターゲット有無判定のための所定の閾値Ｔｈを減算する。 Next, an outline of the target determination process in the target determination unit 143 of the auxiliary arithmetic processing unit 140 will be described with reference to FIGS. FIG. 6 is a flowchart for explaining the outline of the target determination process, and FIG. 7 is a schematic diagram for explaining the target determination process. The target determination unit 143 determines the presence / absence of a target using the FFT operation result processed by the FFT processing unit 142. First, in step S17-1, the distance gate counter n is initialized to 1. In step S17-2, the amplitudes AI and AQ of 64 frequency gates, which are the FFT results of the sum signal corresponding to the distance gate n, are read from a predetermined memory, and in step S17-3, the absolute value of the amplitude of each frequency gate is 2 A power (hereinafter simply referred to as an absolute value of amplitude) AI ² + AQ ² is calculated. In the next step S17-4, a predetermined threshold Th for target presence / absence determination is subtracted from AI ² + AQ ^{2 for} each frequency gate.

さらに、ステップＳ１７−５では、周波数ゲート毎に算出した（ＡＩ^２＋ＡＱ^２−Ｔｈ）の最上位ビットを抽出し、その否定を記録する。（ＡＩ^２＋ＡＱ^２−Ｔｈ）が正、すなわちＡＩ^２＋ＡＱ^２が閾値Ｔｈより大きいときは、（ＡＩ^２＋ＡＱ^２−Ｔｈ）の減算結果の最上位ビットが”０”となる。そこで、その否定”１”を記録しておく。また、（ＡＩ^２＋ＡＱ^２−Ｔｈ）が負、すなわちＡＩ^２＋ＡＱ^２が閾値Ｔｈより小さいときは、（ＡＩ^２＋ＡＱ^２−Ｔｈ）の減算結果の最上位ビットが”１”となる。そこで、その否定”０”を記録しておく。これにより、距離ゲートｎに対応する和信号においてターゲットが検知された周波数ゲートに”１”のビットが記録され、ターゲットが検知されない周波数ゲートに”０”のビットが記録された６４ビットのビット列からなる判定結果（ＳＴｎとする）が記録される。 In step S17-5, the most significant bit of (AI ² + AQ ² −Th) calculated for each frequency gate is extracted, and the negative result is recorded. When (AI ² + AQ ² −Th) is positive, that is, when AI ² + AQ ² is larger than the threshold Th, the most significant bit of the subtraction result of (AI ² + AQ ² −Th) becomes “0”. Therefore, the negative “1” is recorded. When (AI ² + AQ ² −Th) is negative, that is, when AI ² + AQ ² is smaller than the threshold Th, the most significant bit of the subtraction result of (AI ² + AQ ² −Th) is “1”. Therefore, the negative “0” is recorded. As a result, in the sum signal corresponding to the distance gate n, a bit of “1” is recorded in the frequency gate where the target is detected, and a bit string of “0” is recorded in the frequency gate where the target is not detected. The determination result (STn) is recorded.

ステップＳ１７−２〜５で距離ゲートｎの和信号に対するターゲット判定の処理が行われると、続くステップＳ１７−６〜９で差信号に対するターゲット判定の処理を行う。すなわち、ステップＳ１７−６で距離ゲートｎに対応する差信号の周波数ゲート毎の振幅ＡＩ、ＡＱを所定のメモリから読み出し、ステップＳ１７−７で周波数ゲート毎の振幅の絶対値ＡＩ^２＋ＡＱ^２を算出する。次のステップＳ１７−８では、周波数ゲート毎のＡＩ^２＋ＡＱ^２から所定の閾値Ｔｈを減算する。さらに、ステップＳ１７−９では、周波数ゲート毎に算出した（ＡＩ^２＋ＡＱ^２−Ｔｈ）の最上位ビットを抽出し、その否定を記録する。これにより、距離ゲートｎに対応する差信号による判定結果（ＤＴｎとする）が６４ビットのビット列として記録される。 When the target determination process is performed on the sum signal of the distance gate n in steps S17-2 to S5-5, the target determination process is performed on the difference signal in subsequent steps S17-6 to S9-9. That is, the amplitude AI and AQ for each frequency gate of the difference signal corresponding to the distance gate n is read from a predetermined memory in step S17-6, and the absolute value AI ² + AQ ² of the amplitude for each frequency gate is calculated in step S17-7. To do. In the next step S17-8, a predetermined threshold Th is subtracted from AI ² + AQ ^{2 for} each frequency gate. In step S17-9, the most significant bit of (AI ² + AQ ² −Th) calculated for each frequency gate is extracted, and the negative result is recorded. As a result, the determination result (denoted as DTn) by the difference signal corresponding to the distance gate n is recorded as a 64-bit bit string.

図７（ａ）は、距離ゲートｎに対応する和信号（上段）及び差信号（下段）のＦＦＴ結果であるＡＩ、ＡＱの一例を模式的に示している。ここでは、２つの周波数ゲートにスペクトルピークが存在していることを示している。この周波数ゲートにおけるＡＩ、ＡＱから周波数ゲート毎の振幅の絶対値ＡＩ^２＋ＡＱ^２を算出した結果を、図７（ｂ）に模式的に示している。さらに、ＡＩ^２＋ＡＱ^２から閾値Ｔｈを減算した結果を図７（ｃ）に模式的に示す。図７（ｃ）に示す（ＡＩ^２＋ＡＱ^２−Ｔｈ）の最上位のビット（符号ビット）だけを抽出したものを、図７（ｄ）に示す。さらに、その否定を求めたものが図７（ｅ）に示すビット列である。上記のＳＴｎ及びＤＴｎは、図７（ｅ）に示すような６４ビットのビット列となっている。 FIG. 7A schematically shows an example of AI and AQ which are FFT results of the sum signal (upper stage) and the difference signal (lower stage) corresponding to the distance gate n. Here, it is shown that spectrum peaks exist in two frequency gates. FIG. 7B schematically shows the result of calculating the absolute value AI ² + AQ ² of the amplitude for each frequency gate from the AI and AQ in the frequency gate. Furthermore, the result of subtracting the threshold value Th from AI ² + AQ ² is schematically shown in FIG. FIG. 7D shows a result of extracting only the most significant bit (sign bit) of (AI ² + AQ ² −Th) shown in FIG. 7C. Further, the bit string shown in FIG. The above STn and DTn are 64-bit bit strings as shown in FIG.

距離ゲートｎの和信号及び差信号に対するターゲット判定の処理が終了すると、ステップＳ１７−１０において、和信号に対する判定結果であるＳＴｎと差信号に対する判定結果であるＤＴｎとの論理和（ＣＴｎとする）を求める。すなわち、
ＣＴｎ＝ＳＴｎＯＲＤＴｎ
となる。ＣＴｎは、長さ６４ビット長の”１”と”０”とからなる符号列となり、その要素が”１”の周波数ゲートには、距離ゲートｎにおいて閾値Ｔｈ以上の反射波が和信号、差信号のいずれか、あるいはその両方に存在することを示している。 When the target determination processing for the sum signal and the difference signal of the distance gate n is completed, in step S17-10, the logical sum (CTn) of STn, which is the determination result for the sum signal, and DTn, which is the determination result for the difference signal. Ask for. That is,
CTn = STn OR DTn
It becomes. CTn is a code string composed of “1” and “0” having a length of 64 bits, and a frequency wave whose element is “1” includes a reflected wave having a threshold Th or more at the distance gate n as a sum signal and a difference. It is present in either or both of the signals.

和信号によるターゲットの検知範囲と差信号による検知範囲を、模式的に図８に示す。一般にモノパルス処理においては、和信号による検知範囲と差信号によるターゲットの検知範囲に差があることから、両方の検知範囲でターゲットを検出する方が、検知範囲をより広くすることができる。図８では、所定の間隔で配置された２つの受信アンテナ（モノパルスアンテナ）の出力を加算した和信号で検知できる領域を和信号検知範囲、減算した差信号で検知できる領域を差信号検知範囲として示している。和信号検知範囲は２つの受信アンテナの両方で検知できる範囲、差信号検知範囲は、２つの受信アンテナのいずれか一方で検知できる範囲となる。 FIG. 8 schematically shows the target detection range based on the sum signal and the detection range based on the difference signal. In general, in monopulse processing, there is a difference between the detection range based on the sum signal and the target detection range based on the difference signal. Therefore, the detection range can be made wider by detecting the target in both detection ranges. In FIG. 8, a region that can be detected by a sum signal obtained by adding the outputs of two receiving antennas (monopulse antennas) arranged at a predetermined interval is defined as a sum signal detection range, and a region that can be detected by a subtraction difference signal is defined as a difference signal detection range. Show. The sum signal detection range is a range that can be detected by both of the two reception antennas, and the difference signal detection range is a range that can be detected by one of the two reception antennas.

ステップＳ１７−１０において、和信号に対する判定結果ＳＴｎと差信号に対する判定結果ＤＴｎとの論理和を求めることにより、和信号検知範囲と差信号検知範囲を合わせた広い検知範囲でターゲットを検知していることになる。なお、ステップＳ１７−１０の論理和の処理を行わず、例えば和信号から求めたビット列ＳＴｎのみを用いるようにすることも可能である。 In step S17-10, by calculating the logical sum of the determination result STn for the sum signal and the determination result DTn for the difference signal, the target is detected in a wide detection range including the sum signal detection range and the difference signal detection range. It will be. It is also possible to use only the bit string STn obtained from the sum signal, for example, without performing the logical sum processing in step S17-10.

次に、ステップＳ１７−１１において、距離ゲートカウンタｎが最大ゲート数に達したか否かを判定し、最大ゲート数に達していないと判定されると、ステップＳ１７−１２に進む。ステップＳ１７−１２で距離ゲートカウンタｎに１を加算し、その後再びステップＳ１７−２〜１０の処理を行う。一方、ステップＳ１７−１１において距離ゲートカウンタｎが最大ゲート数に達したと判定されると、ターゲット判定ユニット１４３の処理を終了する。 Next, in step S17-11, it is determined whether or not the distance gate counter n has reached the maximum number of gates. If it is determined that the maximum number of gates has not been reached, the process proceeds to step S17-12. In step S17-12, 1 is added to the distance gate counter n, and then the processing of steps S17-2 to 10 is performed again. On the other hand, if it is determined in step S17-11 that the distance gate counter n has reached the maximum number of gates, the processing of the target determination unit 143 is terminated.

ターゲット判定ユニット１４３における判定結果は、距離ゲートと周波数ゲートの２次元からなるビットマップで表すことができる。すなわち、距離ゲートｎに対して算出した６４ビットのビット列からなるＣＴｎを１列とし、これをすべての距離ゲート（３２０点）について配列すると、図９に示すような６４×３２０の２次元のビットマップとなる。同図において、”１”が設定されているところ以外は、”０”が設定されている。 The determination result in the target determination unit 143 can be expressed by a two-dimensional bitmap of a distance gate and a frequency gate. That is, if CTn consisting of a 64-bit bit string calculated with respect to the distance gate n is set as one column and arranged for all the distance gates (320 points), 64 × 320 two-dimensional bits as shown in FIG. It becomes a map. In the figure, “0” is set except where “1” is set.

次に、主演算処理部１３０の方位算出処理ユニット１３１における方位算出処理を、図１０を用いて以下に説明する。図１０は、方位算出処理の概要を説明するためのフローチャートである。方位算出処理ユニット１３１は、補助演算処理部１４０における処理の終了を補助演算処理部１４０から通知されると、まず、ステップＳ１８−１において、距離ゲートカウンタｎを１に初期化する。ステップＳ１８−２では、距離ゲートｎに対するターゲット判定ユニット１４３の判定結果ＣＴｎを読み込む。次に、ステップＳ１８−３において、ＣＴｎで”１”が立っている周波数ゲートに対してのみ、補助演算処理部１４０からＦＦＴ結果、すなわち、和信号及び差信号のそれぞれの振幅の絶対値ＡＩ^２＋ＡＱ^２を読み込む。 Next, the azimuth calculation processing in the azimuth calculation processing unit 131 of the main arithmetic processing unit 130 will be described below with reference to FIG. FIG. 10 is a flowchart for explaining the outline of the azimuth calculation process. The azimuth calculation processing unit 131, when notified from the auxiliary calculation processing unit 140 of the end of the process in the auxiliary calculation processing unit 140, first initializes the distance gate counter n to 1 in step S18-1. In step S18-2, the determination result CTn of the target determination unit 143 for the distance gate n is read. Next, in step S18-3, only the frequency gate for which “1” is set in CTn, the FFT result from the auxiliary arithmetic processing unit 140, that is, the absolute value AI ² of each amplitude of the sum signal and the difference signal. + AQ ² is read.

ステップＳ１８−４では、方位算出処理として和信号ＡＩ^２＋ＡＱ^２と差信号ＡＩ^２＋ＡＱ^２の比を求め、事前に作成したテーブルを参照して方位を求める。その後、ステップＳ１８−５において、距離ゲートカウンタｎが最大ゲート数に達したか否かを判定し、最大ゲート数に達していないと判定されると、ステップＳ１８−６に進む。ステップＳ１８−６で距離ゲートカウンタｎに１を加算し、その後再びステップＳ１８−２〜４の処理を行う。一方、ステップＳ１８−５において距離ゲートカウンタｎが最大ゲート数に達したと判定されると、方位算出処理ユニット１３１の処理を終了する。 In step S18-4, the ratio of the sum signal AI ² + AQ ² and the difference signal AI ² + AQ ² is obtained as the direction calculation processing, and the direction is obtained by referring to a table created in advance. Thereafter, in step S18-5, it is determined whether or not the distance gate counter n has reached the maximum number of gates. If it is determined that the maximum number of gates has not been reached, the process proceeds to step S18-6. In step S18-6, 1 is added to the distance gate counter n, and then the processing of steps S18-2 to S4-4 is performed again. On the other hand, if it is determined in step S18-5 that the distance gate counter n has reached the maximum number of gates, the processing of the azimuth calculation processing unit 131 is terminated.

なお、上記ではＣＴｎの６４ビットすべてについて、”１”が立っている周波数ゲートのＦＦＴ結果を補助演算処理部１４０から読み込むようにしたが、周波数ゲートのうち接近するターゲットに対応するものを優先的に読み出すようにすると、接近中のターゲットを優先的に検知することになり、より好ましいモノパルスドップラレーダ装置を提供することができる。また、データ転送量を半減して処理時間をさらに短縮することが可能となる。 In the above, for all 64 bits of CTn, the FFT result of the frequency gate where “1” is set is read from the auxiliary arithmetic processing unit 140, but the frequency gate corresponding to the approaching target is prioritized. When reading is performed, the approaching target is preferentially detected, and a more preferable monopulse Doppler radar apparatus can be provided. In addition, the processing time can be further shortened by halving the data transfer amount.

演算処理部１３０において、方位算出処理ユニット１３１で算出した方位とともに、距離ゲートｎに対応する距離及び周波数ゲートに対応する相対速度を１つの配列としてメモリに記録しておき、ターゲット検出データとして報知することができる。 The arithmetic processing unit 130 records the distance corresponding to the distance gate n and the relative velocity corresponding to the frequency gate in the memory together with the direction calculated by the direction calculation processing unit 131 and notifies the target detection data as target detection data. be able to.

補助演算処理部１４０におけるプリサムユニット１４１、ＦＦＴ処理ユニット１４２、及びターゲット判定ユニット１４３の処理は、処理データ量が膨大になることから、メモリバンクを切り替える方式を用いて並列に処理させることによりさらに高速化を図るように構成することも可能である。 The processing of the presum unit 141, the FFT processing unit 142, and the target determination unit 143 in the auxiliary arithmetic processing unit 140 is further increased by processing in parallel using a method of switching memory banks because the amount of processing data becomes enormous. It is also possible to configure so as to increase the speed.

なお、本実施の形態における記述は、本発明に係るモノパルスドップラレーダ装置の一例を示すものであり、これに限定されるものではない。本実施の形態におけるモノパルスドップラレーダ装置の細部構成及び詳細な動作などに関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。 The description in the present embodiment shows an example of the monopulse Doppler radar apparatus according to the present invention, and the present invention is not limited to this. The detailed configuration and detailed operation of the monopulse Doppler radar apparatus in the present embodiment can be changed as appropriate without departing from the spirit of the present invention.

１００モノパルスドップラレーダ装置
１０１高周波発振部
１１１広帯域インパルス生成部
１１２送信信号生成手段
１１３送信アンテナ
１２１モノパルス受信アンテナ
１２２ハイブリッド回路
１２３受信スイッチ
１２４直交位相検波部
１２５距離ゲート設定部
１２６Ａ／Ｄ変換部
１３０主演算処理部
１３１方位算出処理ユニット
１３２制御ユニット
１４０補助演算処理部
１４１プリサムユニット
１４２ＦＦＴ処理ユニット
１４３ターゲット判定ユニット DESCRIPTION OF SYMBOLS 100 Monopulse Doppler radar apparatus 101 High frequency oscillation part 111 Broadband impulse generation part 112 Transmission signal generation means 113 Transmission antenna 121 Monopulse reception antenna 122 Hybrid circuit 123 Reception switch 124 Quadrature phase detection part 125 Distance gate setting part 126 A / D conversion part 130 Main Arithmetic Processing Unit 131 Direction Calculation Processing Unit 132 Control Unit 140 Auxiliary Arithmetic Processing Unit 141 Presum Unit 142 FFT Processing Unit 143 Target Determination Unit

Claims

A high-frequency oscillator that oscillates a carrier wave;
A broadband impulse generator that generates an impulse of a predetermined bandwidth when a pulse trigger signal is input at a predetermined time interval;
A transmission signal generation means for generating a high-frequency transmission pulse by up-converting the impulse input from the wide-band impulse generation unit with the carrier wave input from the high-frequency oscillation unit;
A transmission antenna that inputs the high-frequency transmission pulse from the transmission signal generation means and radiates the transmission pulse as a transmission pulse;
A monopulse receiving antenna that receives the reflected pulse returned from the transmission pulse reflected by the target at a predetermined interval, and outputs the received pulse as two received signals;
A hybrid circuit that inputs the two received signals from the monopulse receiving antenna and generates a sum signal and a difference signal;
A reception switch that selects and passes either the sum signal or the difference signal according to a predetermined selection signal for each transmission pulse;
A quadrature detection unit that inputs either the sum signal or the difference signal from the reception switch and performs quadrature phase detection on the carrier wave, and outputs an I signal and a Q signal that are orthogonal in phase;
The distance that inputs the pulse trigger signal and the distance gate setting signal and outputs the distance gate signal at a timing determined from the delay time of the distance gate specified by the distance gate setting signal with reference to the input time point of the pulse trigger signal A gate setting section;
The I signal and the Q signal are input from the quadrature detection unit, and the I signal and the Q signal are A / D-converted at a timing when the distance gate signal is input from the distance gate setting unit. An A / D converter for outputting a signal digital value;
A presum unit that inputs the I signal digital value and the Q signal digital value from the A / D converter, integrates them until a predetermined number of times are reached, and outputs an integrated I signal and an integrated Q signal; and the presum The integrated I signal and integrated Q signal of the sum signal and difference signal are input from the unit, and frequency analysis is performed for each of the sum signal and difference signal to calculate an amplitude value for each distance gate and each frequency gate. For the FFT processing unit, a negative logical sum of sign bits as a result of subtracting a predetermined threshold value from the amplitude value for each distance gate and frequency gate input from the FFT processing unit for the sum signal and the difference signal. And a target determination unit that determines that the target is present when the logical sum is “1” and determines that there is no target when the logical sum is “0”. And a co arithmetic processing unit,
The result of the negative OR of the sign bit is input from the target determination unit, and the direction of the target is calculated from the integrated I signal and integrated Q signal of the distance gate and frequency gate, which are “1”. A monopulse Doppler radar device comprising: a main arithmetic processing unit having an azimuth calculation processing unit.

The main arithmetic processing unit further includes a control unit that outputs the pulse trigger signal to the wideband impulse generation unit and the distance gate setting unit at the predetermined time interval, and outputs the selection signal to the reception switch,
The monopulse Doppler radar device according to claim 1, wherein the distance gate setting signal is output to the distance gate setting unit and the presum unit.

The azimuth calculation processing unit has only one of the distance gate and the frequency gate corresponding to the approaching target among the distance gate and the frequency gate in which the negative OR result of the sign bit is “1”. The monopulse Doppler radar device according to claim 1 or 2, wherein an azimuth is calculated.

4. The FFT processing unit according to any one of claims 1 to 3, wherein the FFT processing unit calculates the amplitude value for each of the frequency gates by selecting the distance gate every other interval or more. The monopulse Doppler radar device described.

5. The monopulse Doppler radar device according to claim 1, wherein the auxiliary arithmetic processing unit has higher timing control accuracy than the main arithmetic processing unit.