JP4975569B2 - Plasma oxidation treatment method and silicon oxide film formation method - Google Patents
Plasma oxidation treatment method and silicon oxide film formation method Download PDFInfo
- Publication number
- JP4975569B2 JP4975569B2 JP2007235733A JP2007235733A JP4975569B2 JP 4975569 B2 JP4975569 B2 JP 4975569B2 JP 2007235733 A JP2007235733 A JP 2007235733A JP 2007235733 A JP2007235733 A JP 2007235733A JP 4975569 B2 JP4975569 B2 JP 4975569B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- region
- oxidation treatment
- oxidation
- treatment step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、例えばCMOS素子の製造過程でシリコン酸化膜を形成する際に利用可能なプラズマを用いる酸化処理技術に関する。 The present invention relates to an oxidation processing technique using plasma that can be used when a silicon oxide film is formed in a process of manufacturing a CMOS device, for example.
nチャネルMOSトランジスタは、伝導に寄与するキャリアが電子であるため、pチャネルMOSトランジスタに比べてキャリアの移動度が大きい。通常、ゲート酸化膜の膜厚が同じで、かつトランジスタサイズが同じ(つまり、チャネル長およびチャネル幅が同じ)であれば、nチャネルMOSトランジスタはpチャネルMOSトランジスタに比べてドライブカレント(Ion電流)を大きくとることができる。このため、LSIのデジタル回路を高速で動作させる上で、Keyトリガー信号を処理するスイッチングトランジスタとしてnチャネルMOSトランジスタが用いられる。しかし、nチャネルMOSトランジスタだけでデジタル回路を構成した場合、高速ではあるが、消費電力が大きくなるという問題がある。これを解決するために、Vcc(電源電圧)側にpチャネルMOSトランジスタを配置し、Vccからの不必要な電流を遮断する機構を付加する方式(CMOS回路構成)が一般的に採用されている。 In an n-channel MOS transistor, carriers that contribute to conduction are electrons, so the mobility of carriers is larger than that of a p-channel MOS transistor. Normally, when the gate oxide film thickness is the same and the transistor size is the same (that is, the channel length and the channel width are the same), the n-channel MOS transistor has a drive current (I on current) as compared to the p-channel MOS transistor. ) Can be taken large. For this reason, an n-channel MOS transistor is used as a switching transistor for processing a Key trigger signal in order to operate an LSI digital circuit at a high speed. However, when a digital circuit is composed of only n-channel MOS transistors, there is a problem that the power consumption increases although the speed is high. In order to solve this, a system (CMOS circuit configuration) is generally employed in which a p-channel MOS transistor is arranged on the Vcc (power supply voltage) side and a mechanism for interrupting unnecessary current from Vcc is added. .
LSIをCMOS回路で設計する場合には、回路を構成するトランジスタが次のような要件を満たすことが必要となる。まず、デジタル回路において回路の動作速度を決定するトリガー信号の信号線のステートは、LowからHighへ移行する速度と、逆にHighからLowへ移行するスイッチング速度とを揃える必要がある。そのため、CMOSインバータ回路を組む場合、Vcc側のPull−Up用pチャネルMOSトランジスタとGND側のPull−Down用nチャネルMOSトランジスタのVth(しきい値電圧)は、+/−対称に同じ値に設定する必要があり、かつ両方のトランジスタのドライブカレント(Ion電流)が等しいことが要求される。 When designing an LSI with a CMOS circuit, it is necessary that the transistors constituting the circuit satisfy the following requirements. First, the state of the signal line of the trigger signal that determines the operation speed of the circuit in the digital circuit needs to match the speed at which the signal shifts from Low to High and the switching speed at which the signal shifts from High to Low. Therefore, when a CMOS inverter circuit is assembled, V th (threshold voltage) of the pull-up p-channel MOS transistor on the Vcc side and the pull-down n-channel MOS transistor on the GND side have the same value in a +/− symmetry. And the drive current ( Ion current) of both transistors is required to be equal.
上記の要件を満たすために、従来はnチャネルMOSトランジスタと対をなすpチャネルMOSトランジスタのチャネル幅を大きく設計することによって対応していた。すなわち、pチャネルMOSトランジスタのドライブカレント(Ion電流)を補完するため、一般に、pチャネルMOSトランジスタのチャネル幅は、nチャネルMOSトランジスタに比べて1.5倍から2倍程度大きく設計される。 In order to satisfy the above requirements, conventionally, the channel width of a p-channel MOS transistor paired with an n-channel MOS transistor has been designed to be large. That is, in order to complement the drive current ( Ion current) of the p-channel MOS transistor, the channel width of the p-channel MOS transistor is generally designed to be about 1.5 to 2 times larger than that of the n-channel MOS transistor.
今後、消費電力を低減しつつ高速動作を目指すCMOS素子において、トランジスタサイズを小さくすることを考慮すると、nチャネルMOSトランジスタと同様に、pチャネルMOSトランジスタを微細化すること、およびpチャネルMOSトランジスタのドライブカレントを向上させる取り組みが必要となる。現在、従来の埋め込みチャネル型のpチャネルMOSトランジスタから、表面チャネル型のpチャネルMOSトランジスタに技術がシフトする傾向があるのは、以上のような理由によるものである。 In the future, in a CMOS device aiming at high-speed operation while reducing power consumption, in consideration of reducing the transistor size, the p-channel MOS transistor can be miniaturized as well as the n-channel MOS transistor. Efforts to improve drive current are required. The reason why the technology tends to shift from the conventional buried channel type p-channel MOS transistor to the surface channel type p-channel MOS transistor is as described above.
pチャネルMOSトランジスタにおいて、ドライブカレント(Ion電流)は大きければ大きいほどよく、かつリーク電流特性(Ioff)は小さいほどよい。リーク電流特性(Ioff)は、時にはドライブカレント特性(Ion)よりも重要であるため、リーク電流特性(Ioff)を考慮すると、しきい値電圧(Vth)を無理に下げることは困難である。そして、ゲート酸化膜の膜厚は、ゲート上部から基板方向へ向けてのリーク電流が問題となるレベルまで大きくならない限り、極力薄く形成することがトランジスタの性能[つまり、ドライブカレント特性(Ion)およびリーク電流特性(Ioff)]を改善させる方向になるので有利である。また、本来、nチャネルMOSトランジスタおよびpチャネルMOSトランジスタにおけるゲート酸化膜の膜厚の最適化は、それぞれ独立して行うことが理想的であると考えられる。pチャネルMOSトランジスタは、ゲート酸化膜の膜厚が同じ場合には、nチャネルMOSトランジスタに比べてIonおよびIoffの両特性がともに小さい。このことから、pチャネルMOSトランジスタのゲート酸化膜の膜厚を、nチャネルMOSトランジスタのゲート酸化膜よりも薄く形成できる余地は十分にある。 In a p-channel MOS transistor, the larger the drive current (I on current), the better, and the smaller the leak current characteristic (I off ), the better. Since the leakage current characteristic (I off ) is sometimes more important than the drive current characteristic (I on ), it is difficult to forcibly reduce the threshold voltage (V th ) in consideration of the leakage current characteristic (I off ). It is. The thickness of the gate oxide film should be as thin as possible unless the leakage current from the upper part of the gate toward the substrate becomes a problem level. That is, the transistor performance [that is, drive current characteristics (I on ) And the leakage current characteristics (I off )] are advantageously improved. In addition, it is considered that the optimization of the gate oxide film thickness in the n-channel MOS transistor and the p-channel MOS transistor is ideally performed independently. A p-channel MOS transistor has both I on and I off characteristics smaller than those of an n-channel MOS transistor when the gate oxide film has the same thickness. Thus, there is sufficient room for forming the gate oxide film of the p-channel MOS transistor thinner than the gate oxide film of the n-channel MOS transistor.
しかし、実際のCMOSトランジスタ形成プロセスでは、nチャネルとpチャネルのゲート酸化膜の膜厚を独立に調整することは多くの場合敬遠される。その理由は、ゲート酸化膜の形成工程が複雑化することが避けられず、製造コストを増大させたり、デバイスの信頼性を低下させるなどの弊害が生じるためである。
すなわち、従来技術でnチャネル形成領域(導電型はp型)とpチャネル形成領域(導電型はn型)に膜厚の異なるシリコン酸化膜を形成するためには、一旦これらの領域にシリコン酸化膜を形成した後、酸化膜を厚く形成したい方の領域に選択的にフォトレジストマスクを形成し、それ以外の部分の酸化膜を、希フッ酸(HF)水溶液を用いたウェットエッチングによって除去し、その後でもう一度酸化処理を行って薄い酸化膜を形成する、という複雑な工程が必要であった。このようにゲート酸化膜の形成工程が複雑になると、コスト高になるとともに、プロセス上のクロスコンタミネーションが発生しやすくなり、トランジスタ性能の安定性や信頼性を低下させてしまうおそれがある。
However, in the actual CMOS transistor formation process, it is often avoided to independently adjust the thicknesses of the n-channel and p-channel gate oxide films. The reason is that the formation process of the gate oxide film is inevitably complicated, and adverse effects such as an increase in manufacturing cost and a decrease in device reliability occur.
That is, in order to form silicon oxide films having different thicknesses in the n-channel formation region (conductivity type is p-type) and the p-channel formation region (conductivity type is n-type) in the prior art, silicon oxide is temporarily formed in these regions. After the film is formed, a photoresist mask is selectively formed in the region where the oxide film is to be formed thick, and the oxide film in other portions is removed by wet etching using a dilute hydrofluoric acid (HF) aqueous solution. After that, a complicated process of performing another oxidation treatment to form a thin oxide film is necessary. If the gate oxide film forming process is complicated as described above, the cost is increased and cross contamination in the process is likely to occur, which may reduce the stability and reliability of the transistor performance.
ところで、ゲート酸化膜としてのシリコン酸化膜を形成するための代表的な技術として、熱酸化法やプラズマ酸化法などが知られている。例えば、特許文献1では、Kr等の希ガスと酸素を用いてプラズマ酸化処理を行うことにより、シリコン表面に面方位に依存しない均一で高品質なシリコン酸化膜を形成する技術が提案されている。プラズマ酸化処理の場合、プラズマの均一化を図ることにより、シリコン基板面内での処理の均一性(つまり、酸化膜厚の面内均一性)を確保することが重要と考えられてきた。
Incidentally, as a typical technique for forming a silicon oxide film as a gate oxide film, a thermal oxidation method, a plasma oxidation method, and the like are known. For example,
従来のプラズマ酸化処理では、同一のシリコン基板表面において、均一な酸化処理を実現することが指向されており、部位によって異なる膜厚でシリコン酸化膜を形成することについては検討されていない。しかし、複雑な工程を必要とせずに、p型拡散領域のシリコン酸化膜に比べてn型拡散領域のシリコン酸化膜を薄く形成できる方法があれば、上述のようにpチャネルMOSトランジスタにおいて、ゲート絶縁膜の薄膜化とトランジスタの小型化を図ることが可能となり、さらには、CMOS素子において低消費電力と高速動作を維持しつつ、ダウンサイジングと集積度の向上を実現できる可能性がある。 In the conventional plasma oxidation treatment, it is aimed to realize a uniform oxidation treatment on the same silicon substrate surface, and it has not been studied to form a silicon oxide film with a different film thickness depending on the part. However, if there is a method capable of forming the silicon oxide film in the n-type diffusion region thinner than the silicon oxide film in the p-type diffusion region without requiring a complicated process, the gate in the p-channel MOS transistor as described above can be obtained. It is possible to reduce the thickness of the insulating film and the size of the transistor. Further, there is a possibility that downsizing and improvement in integration can be realized while maintaining low power consumption and high speed operation in the CMOS device.
本発明は、かかる実情に鑑みてなされたものであり、複雑なプロセスを必要とせずに、同一のシリコン層に形成されたp型拡散領域およびn型拡散領域に、それぞれ異なる膜厚でシリコン酸化膜を形成することが可能なプラズマ酸化処理方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and does not require a complicated process, so that silicon oxides having different thicknesses can be formed in p-type diffusion regions and n-type diffusion regions formed in the same silicon layer. An object of the present invention is to provide a plasma oxidation processing method capable of forming a film.
本発明の第1の観点のプラズマ酸化処理方法は、
プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、
複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
を備えたプラズマ酸化処理方法であって、
前記シリコン層には、第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域とがそれぞれ表面に露出して設けられており、前記第1の領域と前記第2の領域とを、前記第1の領域における酸化レートが、前記第2の領域における酸化レートの1.2〜2.0倍となるように酸化処理することを特徴とする。
The plasma oxidation treatment method according to the first aspect of the present invention includes:
Introducing a processing gas containing an oxygen-containing compound and an inert gas into the processing chamber of the plasma processing apparatus;
Introducing a microwave into the processing chamber by a planar antenna having a plurality of holes to generate plasma;
A plasma oxidation process for oxidizing the surface of the silicon layer with the plasma;
A plasma oxidation treatment method comprising:
A first region having a first conductivity type and a second region having a second conductivity type opposite to the first conductivity type are exposed on the surface of the silicon layer. In the first region and the second region, the oxidation rate in the first region is 1.2 to 2.0 times the oxidation rate in the second region. Thus, the oxidation treatment is performed.
また、本発明の第1の観点のプラズマ酸化処理方法において、前記第1の領域に形成されるシリコン酸化膜の膜厚は、前記第2の領域に形成されるシリコン酸化膜の膜厚に比べて1.2〜2.0倍であってもよい。 In the plasma oxidation method according to the first aspect of the present invention, the thickness of the silicon oxide film formed in the first region is larger than the thickness of the silicon oxide film formed in the second region. It may be 1.2 to 2.0 times.
また、本発明の第1の観点のプラズマ酸化処理方法において、前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比O2/Arが0.001以上0.2以下の範囲内であってもよい。 In the plasma oxidation treatment method of the first aspect of the present invention, the oxygen-containing compound is oxygen, the inert gas is argon, and the flow rate ratio O 2 / Ar is 0.001 or more and 0.00. It may be within a range of 2 or less.
また、本発明の第1の観点のプラズマ酸化処理方法において、前記プラズマ酸化処理工程における処理圧力が1.3Pa以上6.7Pa未満の範囲内、または667Pa超1333Pa以下の範囲内のいずれかであってもよい。 Further, in the plasma oxidation treatment method of the first aspect of the present invention, the treatment pressure in the plasma oxidation treatment step is either in the range of 1.3 Pa or more and less than 6.7 Pa, or in the range of more than 667 Pa and 1333 Pa or less. May be.
また、本発明の第1の観点のプラズマ酸化処理方法において、前記プラズマ酸化処理工程におけるマイクロ波のパワー密度が、0.08W/cm2以上0.42W/cm2未満の範囲内であってもよい。 In the first aspect of the plasma oxidation processing method of the present invention, the power density of the microwave in the plasma oxidation process is, even within a range of less than 0.08 W / cm 2 or more 0.42 W / cm 2 Good.
本発明の第2の観点のプラズマ酸化処理方法は、
プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、
複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
を備えたプラズマ酸化処理方法であって、
前記シリコン層には、第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域とが、それぞれ表面に露出して設けられており、
前記プラズマ酸化処理工程は、前記第1の領域に対する酸化レートが、前記第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むことを特徴とする。
The plasma oxidation treatment method according to the second aspect of the present invention is as follows.
Introducing a processing gas containing an oxygen-containing compound and an inert gas into the processing chamber of the plasma processing apparatus;
Introducing a microwave into the processing chamber by a planar antenna having a plurality of holes to generate plasma;
A plasma oxidation process for oxidizing the surface of the silicon layer with the plasma;
A plasma oxidation treatment method comprising:
The silicon layer has a first region having a first conductivity type and a second region having a second conductivity type opposite to the first conductivity type on the surface. It is exposed and provided
The plasma oxidation treatment step includes a first oxidation treatment step for performing an oxidation treatment such that an oxidation rate for the first region is higher than an oxidation rate for the second region;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
It is characterized by including.
本発明の第2の観点のプラズマ酸化処理方法では、前記第1の酸化処理工程において、前記第1の領域における酸化レートが、前記第2の領域における酸化レートの1.2〜2.0倍であってもよい。 In the plasma oxidation processing method of the second aspect of the present invention, in the first oxidation processing step, the oxidation rate in the first region is 1.2 to 2.0 times the oxidation rate in the second region. It may be.
また、本発明の第2の観点のプラズマ酸化処理方法では、前記第1の酸化処理工程において、前記第1の領域に形成されるシリコン酸化膜の膜厚が、前記第2の領域に形成されるシリコン酸化膜の膜厚に比べて1.2〜2.0倍であってもよい。 In the plasma oxidation method according to the second aspect of the present invention, in the first oxidation treatment step, the thickness of the silicon oxide film formed in the first region is formed in the second region. It may be 1.2 to 2.0 times the thickness of the silicon oxide film.
また、本発明の第2の観点のプラズマ酸化処理方法において、前記第1の酸化処理工程における前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比O2/Arが0.001以上0.25以下の範囲内であるとともに、処理圧力が1.3Pa以上6.7Pa未満の範囲内、または667Pa超1333Pa以下の範囲内のいずれかであってもよい。 Moreover, in the plasma oxidation treatment method of the second aspect of the present invention, the oxygen-containing compound in the first oxidation treatment step is oxygen, the inert gas is argon, and a flow rate ratio O 2 / Ar may be in the range of 0.001 to 0.25, and the processing pressure may be in the range of 1.3 Pa to less than 6.7 Pa, or in the range of more than 667 Pa to 1333 Pa.
また、本発明の第2の観点のプラズマ酸化処理方法では、前記第1の酸化処理工程におけるマイクロ波のパワー密度が、0.08W/cm2以上0.42W/cm2未満の範囲内であってもよい。 In the second aspect of the plasma oxidation processing method of the present invention, the power density of the microwaves in the first oxidation treatment step, there in the range of less than 0.08 W / cm 2 or more 0.42 W / cm 2 May be.
また、本発明の第2の観点のプラズマ酸化処理方法では、前記第2の酸化処理工程における前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比O2/Arが0.0025以上0.4以下の範囲内であるとともに、前記第2の酸化処理工程の処理圧力が、6.7Pa以上667Pa以下の範囲内であってもよい。 In the plasma oxidation treatment method of the second aspect of the present invention, the oxygen-containing compound in the second oxidation treatment step is oxygen, the inert gas is argon, and a flow rate ratio O 2 / Ar may be in the range of 0.0025 to 0.4, and the processing pressure in the second oxidation treatment step may be in the range of 6.7 Pa to 667 Pa.
また、本発明の第2の観点のプラズマ酸化処理方法では、前記第2の酸化処理工程におけるマイクロ波のパワー密度が、0.42W/cm2以上4.19W/cm2以下の範囲内であってもよい。 In the second aspect of the plasma oxidation processing method of the present invention, the power density of the microwave in the second oxidation step is a by 0.42 W / cm 2 or more 4.19W / cm 2 within the range May be.
また、本発明の第2の観点のプラズマ酸化処理方法において、前記第1の領域がp型拡散領域であり、前記第2の領域がn型拡散領域であってもよい。 In the plasma oxidation processing method of the second aspect of the present invention, the first region may be a p-type diffusion region and the second region may be an n-type diffusion region.
また、本発明の第2の観点のプラズマ酸化処理方法において、前記p型拡散領域におけるホウ素の濃度が1×1016〜5×1018cm−3の範囲内であり、前記n型拡散領域におけるリンの濃度が1×1016〜5×1018cm−3の範囲内であってもよい。 Moreover, in the plasma oxidation treatment method of the second aspect of the present invention, the boron concentration in the p-type diffusion region is in the range of 1 × 10 16 to 5 × 10 18 cm −3 , and the n-type diffusion region The concentration of phosphorus may be in the range of 1 × 10 16 to 5 × 10 18 cm −3 .
本発明の第3の観点のシリコン酸化膜の形成方法は、プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理してシリコン酸化膜を形成するプラズマ酸化処理工程と、を備え、
前記プラズマ酸化処理工程は、前記シリコン層の表面に設けられた、第1の導電型を有する第1の領域に対する酸化レートが、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とする。
A method for forming a silicon oxide film according to a third aspect of the present invention includes a step of introducing a processing gas containing an oxygen-containing compound and an inert gas into a processing chamber of a plasma processing apparatus, and a planar antenna having a plurality of holes. A step of introducing a microwave into the processing chamber to generate plasma, and a plasma oxidation treatment step of oxidizing the surface of the silicon layer with the plasma to form a silicon oxide film ,
In the plasma oxidation treatment step, the oxidation rate for the first region having the first conductivity type provided on the surface of the silicon layer is a second conductivity type opposite to the first conductivity type. A first oxidation treatment step for performing an oxidation treatment so as to be larger than an oxidation rate for the second region having the conductivity type;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
It is characterized by including .
本発明の第4の観点のCMOS素子の製造方法は、
nチャネルトランジスタとpチャネルトランジスタとを備えたCMOS素子の製造方法であって、
シリコン層に、第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域と、をそれぞれ形成する工程と、
前記第1の領域と前記第2の領域の表面に、それぞれシリコン酸化膜を形成するシリコン酸化膜形成工程と、
前記第1の領域に形成されたシリコン酸化膜および前記第2の領域に形成されたシリコン酸化膜より上層に、それぞれゲート電極を形成する工程と、
を備え、
前記シリコン酸化膜形成工程は、
プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を有し、
前記プラズマ酸化処理工程は、前記第1の領域に対する酸化レートが、前記第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とする。
A method of manufacturing a CMOS device according to the fourth aspect of the present invention is as follows.
A method of manufacturing a CMOS device comprising an n-channel transistor and a p-channel transistor,
Forming a first region having a first conductivity type and a second region having a second conductivity type opposite to the first conductivity type in the silicon layer; ,
A silicon oxide film forming step of forming a silicon oxide film on the surface of each of the first region and the second region;
Forming gate electrodes on the silicon oxide film formed in the first region and the silicon oxide film formed in the second region, respectively;
With
The silicon oxide film forming step includes
Introducing a processing gas containing an oxygen-containing compound and an inert gas into a processing chamber of the plasma processing apparatus; and introducing a microwave into the processing chamber by a planar antenna having a plurality of holes to generate plasma. , by the plasma, possess a plasma oxidation process for oxidizing the surface of the silicon layer, and
The plasma oxidation treatment step includes a first oxidation treatment step for performing an oxidation treatment such that an oxidation rate for the first region is higher than an oxidation rate for the second region;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
It is characterized by including .
本発明の第5の観点のコンピュータ読み取り可能な記憶媒体は、
コンピュータ上で動作する制御プログラムが記憶された記憶媒体であって、
前記制御プログラムは、実行時に、プラズマ処理装置の処理室内でプラズマ酸化処理方法が行われるように、前記プラズマ処理装置を制御するものであり、
前記プラズマ酸化処理方法は、
前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を備え、
前記プラズマ酸化処理工程は、前記シリコン層の表面に設けられた、第1の導電型を有する第1の領域に対する酸化レートが、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とする。
A computer-readable storage medium according to the fifth aspect of the present invention is provided.
A storage medium storing a control program that runs on a computer,
The control program controls the plasma processing apparatus so that the plasma oxidation processing method is performed in the processing chamber of the plasma processing apparatus at the time of execution.
The plasma oxidation treatment method includes:
Introducing a processing gas containing an oxygen-containing compound and an inert gas into the processing chamber; introducing a microwave into the processing chamber by a planar antenna having a plurality of holes; generating plasma; and And a plasma oxidation process for oxidizing the surface of the silicon layer,
In the plasma oxidation treatment step, the oxidation rate for the first region having the first conductivity type provided on the surface of the silicon layer is a second conductivity type opposite to the first conductivity type. A first oxidation treatment step for performing an oxidation treatment so as to be larger than an oxidation rate for the second region having the conductivity type;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
It is characterized by including .
本発明の第6の観点のプラズマ処理装置は、
プラズマを用いて被処理体を処理するための処理室と、
前記処理室内にマイクロ波を導入するための、複数の孔を有する平面アンテナと、
前記処理室内にガスを供給するガス供給機構と、
前記処理室内を減圧排気する排気機構と、
前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスとマイクロ波とを導入してプラズマを生成させ、シリコン層の表面に設けられた第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域とを、それぞれ酸化処理するプラズマ酸化処理工程を行なうように制御する制御部と、を備え、
前記プラズマ酸化処理工程は、前記第1の領域に対する酸化レートが、前記第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とする。
A plasma processing apparatus according to a sixth aspect of the present invention provides:
A processing chamber for processing an object to be processed using plasma;
A planar antenna having a plurality of holes for introducing microwaves into the processing chamber;
A gas supply mechanism for supplying gas into the processing chamber;
An exhaust mechanism for exhausting the processing chamber under reduced pressure;
A first region having a first conductivity type provided on the surface of the silicon layer by introducing a processing gas containing an oxygen-containing compound and an inert gas and a microwave into the processing chamber to generate plasma; A control unit for controlling the second region having a second conductivity type opposite to the first conductivity type to perform a plasma oxidation process for oxidizing each of the second regions .
The plasma oxidation treatment step includes a first oxidation treatment step for performing an oxidation treatment such that an oxidation rate for the first region is higher than an oxidation rate for the second region;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
It is characterized by including .
本発明のプラズマ酸化処理方法によれば、第1の導電型の第1の領域と第2の導電型の第2の領域とを、それぞれ異なる酸化レートで酸化処理するので、フォトリソグラフィーやエッチングなどの工程数を従来に比べて削減しながら、第1の領域と第2の領域に、それぞれ異なる膜厚のシリコン酸化膜を形成することが可能である。従って、例えばCMOSトランジスタの製造過程において、nチャネル形成のためのp型拡散領域と、pチャネル形成のためのn型拡散領域とに形成されるゲート絶縁膜の膜厚設計の自由度を大幅に高めることが可能となる。その結果、CMOS素子をはじめとする半導体装置において、優れた信頼性を維持しながら、微細化や高集積化への対応を図ることが可能になる、という効果を奏する。 According to the plasma oxidation processing method of the present invention, the first conductivity type first region and the second conductivity type second region are oxidized at different oxidation rates, so that photolithography, etching, etc. It is possible to form silicon oxide films having different thicknesses in the first region and the second region, respectively, while reducing the number of steps compared to the conventional method. Therefore, for example, in the process of manufacturing a CMOS transistor, the degree of freedom in designing the thickness of the gate insulating film formed in the p-type diffusion region for forming the n-channel and the n-type diffusion region for forming the p-channel is greatly increased. It becomes possible to raise. As a result, in a semiconductor device such as a CMOS element, it is possible to cope with miniaturization and high integration while maintaining excellent reliability.
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1〜図3は、本発明の第1の実施の形態に係るプラズマ酸化処理方法の概要を示す説明図である。図1に示したように、シリコン層101上には、第1の導電型を有する第1の領域としてp型不純物がドープされたp型拡散領域103と、第2の導電型を有する第2の領域としてn型不純物がドープされたn型拡散領域105と、が形成されている。p型不純物としては、例えばホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)などの3価の元素を挙げることができる。n型不純物としては、例えばリン(P)、砒素(As)、アンチモン(Sb)などの5価の元素を挙げることができる。なお、p型拡散領域103およびn型拡散領域105は、共に不純物の濃度分布を有していてもよい。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. 1 to 3 are explanatory views showing an outline of the plasma oxidation processing method according to the first embodiment of the present invention. As shown in FIG. 1, on the
また、p型拡散領域103は、1種類のp型不純物に限らず、2種以上のp型不純物を含んでいてもよい。同様に、n型拡散領域105は、1種類のn型不純物に限らず、2種以上のn型不純物を含んでいてもよい。さらに、p型拡散領域103は、p型が優勢であればよいので、p型不純物のみを含む場合に限らず、p型不純物とn型不純物の両方を含んでいてもよい。同様に、n型拡散領域105も、n型が優勢であればよいので、n型不純物のみを含む場合に限らず、n型不純物とp型不純物の両方を含んでいてもよい。
The p-
なお、図1〜図3では、説明の便宜上、p型拡散領域103とn型拡散領域105がシリコン層101に個別に設けられているように図示したが、例えば、n型のシリコン層101を第2の領域として、その一部に第1の領域としてのp型拡散領域103が設けられていてもよく、あるいは、p型のシリコン層101を第1の領域として、その一部に第2の領域としてのn型拡散領域105が設けられていてもよい。また、シリコン層101は、多結晶シリコン層やアモルファスシリコン層でもよく、あるいは単結晶シリコン基板であってもよい。
1 to 3, for convenience of explanation, the p-
図2に示したように、酸素含有ガスのプラズマPを用いて、シリコン層101の表面をプラズマ酸化処理する。このプラズマ酸化処理は、p型拡散領域103とn型拡散領域105とを、それぞれ異なる酸化レートで酸化処理する工程を含む。そして、p型拡散領域103に形成されるシリコン酸化膜の厚みが、n型拡散領域105に形成されるシリコン酸化膜の厚みに比べて大きくなるようにプラズマ酸化処理を行う。このプラズマ酸化処理に用いるプラズマ処理装置やプラズマ酸化処理条件については、後で詳細に説明する。
As shown in FIG. 2, the surface of the
図3は、プラズマ酸化処理によって、シリコン層101の表面にシリコン酸化膜107が形成された状態を示したものである。シリコン酸化膜107は、p型拡散領域103の表面に形成された厚膜部107aと、n型拡散領域105の表面に形成された、厚膜部107aよりも膜厚が薄い薄膜部107bとを有している。つまり、厚膜部107aの膜厚T1と、薄膜部107bの膜厚T2との関係は、T1>T2である。
FIG. 3 shows a state in which the
このように本実施の形態のプラズマ酸化処理方法は、同一の基板面内(シリコン層101内)において、膜厚が異なる厚膜部107aと薄膜部107bとを形成することができる方法である。このようにして形成されたシリコン酸化膜107の厚膜部107aと薄膜部107bとを、それぞれゲート絶縁膜として利用することにより、同一基板面内(シリコン層101内)で、異なる厚みのゲート絶縁膜を有する複数のトランジスタを作製することが可能である。従って、後述するように、異なる膜厚のゲート絶縁膜によって形成されたnチャネルトランジスタとpチャネルトランジスタを有するCMOS素子を容易に製造することができる。
As described above, the plasma oxidation treatment method of this embodiment is a method in which the
次に、図4から図6を参照しながら、本実施の形態のプラズマ酸化処理方法に好適に利用可能なプラズマ処理装置100について説明する。図4は、プラズマ酸化処理に利用可能なプラズマ処理装置100の概略構成を模式的に示す断面図である。また、図5は、図4のプラズマ処理装置100の平面アンテナを示す平面図である。さらに、図6は、図4のプラズマ処理装置100の制御部の構成例を示す図面である。
Next, a
プラズマ処理装置100は、複数のスロット状の孔を有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置100では、1×1010〜5×1012/cm3のプラズマ密度で、かつ0.7〜2eVの低電子温度を有するプラズマによる処理が可能である。従って、プラズマ処理装置100は、各種半導体装置の製造過程において、シリコンを酸化してシリコン酸化膜を形成する目的で好適に利用できる。
The
プラズマ処理装置100は、主要な構成として、気密に構成されたチャンバー(処理室)1と、チャンバー1内にガスを供給するガス供給機構18と、チャンバー1内を減圧排気するための排気機構としての排気装置24と、チャンバー1の上部に設けられ、チャンバー1内にマイクロ波を導入するマイクロ波導入機構27と、これらプラズマ処理装置100の各構成部を制御する制御部50と、を備えている。
The
チャンバー1は、接地された略円筒状の容器により形成されている。なお、チャンバー1は角筒形状の容器により形成してもよい。チャンバー1は、アルミニウム等の材質からなる底壁1aと側壁1bとを有している。
The
チャンバー1の内部は、被処理体であるシリコンウエハ(以下、単に「ウエハ」と記す)Wを水平に支持するための載置台2が設けられている。載置台2は、熱伝導性の高い材質例えばAlN等のセラミックスにより構成されている。この載置台2は、排気室11の底部中央から上方に延びる円筒状の支持部材3により支持されている。支持部材3は、例えばAlN等のセラミックスにより構成されている。
Inside the
また、載置台2には、その外縁部をカバーし、ウエハWをガイドするためのカバーリング4が設けられている。このカバーリング4は、例えば石英、AlN、Al2O3、SiN等の材質で構成された環状部材である。 Further, the mounting table 2 is provided with a cover ring 4 that covers the outer edge portion thereof and guides the wafer W. The cover ring 4 is an annular member made of a material such as quartz, AlN, Al 2 O 3 , or SiN.
また、載置台2には、温度調節機構としての抵抗加熱型のヒータ5が埋め込まれている。このヒータ5は、ヒータ電源5aから給電されることにより載置台2を加熱して、その熱で被処理基板であるウエハWを均一に加熱する。
In addition, a resistance heating type heater 5 as a temperature adjusting mechanism is embedded in the mounting table 2. The heater 5 is heated by the
また、載置台2には、熱電対(TC)6が配備されている。この熱電対6によって温度計測を行うことにより、ウエハWの加熱温度を例えば室温から900℃までの範囲で制御可能となっている。
The mounting table 2 is provided with a thermocouple (TC) 6. By measuring the temperature with the
また、載置台2には、ウエハWを支持して昇降させるためのウエハ支持ピン(図示せず)が設けられている。各ウエハ支持ピンは、載置台2の表面に対して突没可能に設けられている。 The mounting table 2 is provided with wafer support pins (not shown) for supporting the wafer W and raising and lowering it. Each wafer support pin is provided so as to protrude and retract with respect to the surface of the mounting table 2.
チャンバー1の内周には、石英からなる円筒状のライナー7が設けられている。また、載置台2の外周側には、チャンバー1内を均一排気するため、多数の排気孔8aを有する石英製のバッフルプレート8が環状に設けられている。このバッフルプレート8は、複数の支柱9により支持されている。
A
チャンバー1の底壁1aの略中央部には、円形の開口部10が形成されている。底壁1aにはこの開口部10と連通し、下方に向けて突出する排気室11が設けられている。この排気室11には、排気管12が接続されており、この排気管12を介して排気装置24に接続されている。
A
チャンバー1の上部には、環状のアッパープレート13が接合されている。アッパープレート13の内周は、内側(チャンバー内空間)へ向けて突出し、環状の支持部13aを形成している。
An annular
チャンバー1の側壁1bには、環状をなすガス導入部15が設けられている。このガス導入部15は、酸素含有ガスやプラズマ励起用ガスを供給するガス供給機構18に接続されている。なお、ガス導入部15はノズル状またはシャワー状に設けてもよい。
An annular
また、チャンバー1の側壁1bには、プラズマ処理装置100と、これに隣接する搬送室(図示せず)との間で、ウエハWの搬入出を行うための搬入出口16と、この搬入出口16を開閉するゲートバルブ17とが設けられている。
Further, on the
ガス供給機構18は、例えば不活性ガス供給源19aおよび酸素含有ガス(O含有ガス)供給源19bを有している。なお、ガス供給機構18は、上記以外の図示しないガス供給源として、例えばチャンバー1内雰囲気を置換する際に用いるパージガス供給源、チャンバー1内をクリーニングする際に用いるクリーニングガス供給源等を有していてもよい。
The
不活性ガスとしては、例えばN2ガスや希ガスなどを用いることができる。希ガスとしては、例えばArガス、Krガス、Xeガス、Heガスなどを用いることができる。これらの中でも、経済性に優れている点でArガスを用いることが特に好ましい。また、酸素含有ガスとしては、例えば酸素ガス(O2)、水蒸気(H2O)、一酸化窒素(NO)などを用いることができる。 As the inert gas, for example, N 2 gas or rare gas can be used. As the rare gas, for example, Ar gas, Kr gas, Xe gas, He gas, or the like can be used. Among these, it is particularly preferable to use Ar gas because it is economical. As the oxygen-containing gas, for example, oxygen gas (O 2 ), water vapor (H 2 O), nitric oxide (NO), or the like can be used.
不活性ガスおよび酸素含有ガスは、ガス供給機構18の不活性ガス供給源19aおよび酸素含有ガス供給源19bから、ガスライン20を介してガス導入部15に至り、ガス導入部15からチャンバー1内に導入される。各ガス供給源に接続する各々のガスライン20には、マスフローコントローラ21およびその前後の開閉バルブ22が設けられている。このようなガス供給機構18の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。
The inert gas and the oxygen-containing gas reach from the inert
排気機構としての排気装置24は、例えばターボ分子ポンプなどの高速真空ポンプを備えている。前記のように、排気装置24は、排気管12を介してチャンバー1の排気室11に接続されている。チャンバー1内のガスは、排気室11の空間11a内へ均一に流れ、さらに空間11aから排気装置24を作動させることにより、排気管12を介して外部へ排気される。これにより、チャンバー1内を所定の真空度、例えば0.133Paまで高速に減圧することが可能となっている。
The exhaust device 24 as an exhaust mechanism includes a high-speed vacuum pump such as a turbo molecular pump. As described above, the exhaust device 24 is connected to the
次に、マイクロ波導入機構27の構成について説明する。マイクロ波導入機構27は、主要な構成として、透過板28、平面アンテナ31、遅波材33、シールド蓋体34、導波管37、マッチング回路38およびマイクロ波発生装置39を備えている。
Next, the configuration of the
マイクロ波を透過させる透過板28は、アッパープレート13において内周側に張り出した支持部13a上に配備されている。透過板28は、誘電体、例えば石英やAl2O3、AlN等のセラミックスから構成されている。この透過板28と支持部13aとの間は、シール部材29を介して気密にシールされている。したがって、チャンバー1内は気密に保持される。
The
平面アンテナ31は、透過板28の上方において、載置台2と対向するように設けられている。平面アンテナ31は、円板状をなしている。なお、平面アンテナ31の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ31は、アッパープレート13の上端に係止されている。
The
平面アンテナ31は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ31は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔32を有している。マイクロ波放射孔32は、所定のパターンで平面アンテナ31を貫通して形成されている。
The
個々のマイクロ波放射孔32は、例えば図5に示すように、細長い長方形状(スロット状)をなしている。そして、典型的には隣接するマイクロ波放射孔32が「T」字状に配置されている。また、このように所定の形状(例えばT字状)に組み合わせて配置されたマイクロ波放射孔32は、さらに全体として同心円状に配置されている。
Each
マイクロ波放射孔32の長さや配列間隔は、マイクロ波の波長(λg)に応じて決定される。例えば、マイクロ波放射孔32の間隔は、λg/4、λg/2またはλgとなるように配置される。なお、図5においては、同心円状に形成された隣接するマイクロ波放射孔32どうしの間隔をΔrで示している。なお、マイクロ波放射孔32の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔32の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
The length and arrangement interval of the microwave radiation holes 32 are determined according to the wavelength (λg) of the microwave. For example, the interval between the microwave radiation holes 32 is arranged to be λg / 4, λg / 2, or λg. In FIG. 5, the interval between the adjacent microwave radiation holes 32 formed concentrically is indicated by Δr. Note that the
平面アンテナ31の上面には、真空よりも大きい誘電率を有する遅波材33が設けられている。この遅波材33は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。
A
なお、平面アンテナ31と透過板28との間、また、遅波材33と平面アンテナ31との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
The
チャンバー1の上部には、これら平面アンテナ31および遅波材33を覆うように、シールド蓋体34が設けられている。シールド蓋体34は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。アッパープレート13の上端とシールド蓋体34とは、シール部材35によりシールされている。また、シールド蓋体34の内部には、冷却水流路34aが形成されている。この冷却水流路34aに冷却水を通流させることにより、シールド蓋体34、遅波材33、平面アンテナ31および透過板28を冷却できるようになっている。なお、シールド蓋体34は接地されている。
A
シールド蓋体34の上壁(天井部)の中央には、開口部36が形成されており、この開口部36には導波管37が接続されている。導波管37の他端側には、マッチング回路38を介してマイクロ波を発生するマイクロ波発生装置39が接続されている。
An
導波管37は、上記シールド蓋体34の開口部36から上方へ延出する断面円形状の同軸導波管37aと、この同軸導波管37aの上端部にモード変換器40を介して接続された水平方向に延びる矩形導波管37bとを有している。モード変換器40は、矩形導波管37b内をTEモードで伝播するマイクロ波をTEMモードに変換する機能を有している。
The
同軸導波管37aの中心には内導体41が延在している。この内導体41は、その下端部において平面アンテナ31の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管37aの内導体41を介して平面アンテナ31へ放射状に効率よく均一に伝播される。
An
以上のような構成のマイクロ波導入機構27により、マイクロ波発生装置39で発生したマイクロ波が導波管37を介して平面アンテナ31へ伝搬され、さらに透過板28を介してチャンバー1内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば2.45GHzが好ましく用いられ、他に8.35GHz、1.98GHz等を用いることもできる。
By the
プラズマ処理装置100の各構成部は、制御部50に接続されて制御される構成となっている。制御部50は、図6に示すように、CPUを備えたプロセスコントローラ51と、このプロセスコントローラ51に接続されたユーザーインターフェース52および記憶部53を備えている。プロセスコントローラ51は、プラズマ処理装置100において、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係する各構成部(例えば、ヒータ電源5a、ガス供給機構18、排気装置24、マイクロ波発生装置39など)を統括して制御する制御手段である。
Each component of the
ユーザーインターフェース52は、工程管理者がプラズマ処理装置100を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置100の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部53には、プラズマ処理装置100で実行される各種処理をプロセスコントローラ51の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが保存されている。
The
そして、必要に応じて、ユーザーインターフェース52からの指示等にて任意のレシピを記憶部53から呼び出してプロセスコントローラ51に実行させることで、プロセスコントローラ51の制御下、プラズマ処理装置100のチャンバー1内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリ、DVD、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
If necessary, an arbitrary recipe is called from the
このように構成されたプラズマ処理装置100では、800℃以下の低温で下地膜等へのダメージフリーなプラズマ処理を行うことができる。また、プラズマ処理装置100は、プラズマの均一性に優れていることから、プロセスの均一性を実現できる。
In the
次に、RLSA方式のプラズマ処理装置100を用いたプラズマ酸化処理について説明する。まず、ゲートバルブ17を開にして搬入出口16からウエハWをチャンバー1内に搬入し、載置台2上に載置する。なお、ウエハWには、第1の拡散領域としてのp型拡散領域103と、第2の拡散領域としてのn型拡散領域105が形成されている(図1〜図3を参照)。
Next, plasma oxidation processing using the RLSA type
次に、チャンバー1内を減圧排気しながら、ガス供給機構18の不活性ガス供給源19aおよび酸素含有ガス供給源19bから、酸素含有ガスおよび不活性ガスを所定の流量でそれぞれガス導入部15を介してチャンバー1内に導入する。このようにして、チャンバー1内を所定の圧力に調節する。
Next, while the
次に、マイクロ波発生装置39で発生させた所定周波数例えば2.45GHzのマイクロ波を、マッチング回路38を介して導波管37に導く。導波管37に導かれたマイクロ波は、矩形導波管37bおよび同軸導波管37aを順次通過し、内導体41を介して平面アンテナ31に供給される。つまり、マイクロ波は、矩形導波管37b内ではTEモードで伝搬し、このTEモードのマイクロ波はモード変換器40でTEMモードに変換されて、同軸導波管37a内を平面アンテナ31に向けて伝搬されていく。そして、マイクロ波は、平面アンテナ31に貫通形成されたスロット状のマイクロ波放射孔32から透過板28を介してチャンバー1内におけるウエハWの上方空間に放射される。この際のマイクロ波出力は、例えば200mm径以上のウエハWを処理する場合には、100〜5000Wの範囲内から目的に応じて選択することができる。
Next, a microwave having a predetermined frequency, for example, 2.45 GHz, generated by the
平面アンテナ31から透過板28を経てチャンバー1に放射されたマイクロ波により、チャンバー1内で電磁界が形成され、不活性ガスおよび酸素含有ガスがそれぞれプラズマ化する。このマイクロ波励起プラズマは、マイクロ波が平面アンテナ31の多数のマイクロ波放射孔32から放射されることにより、略1×1010〜5×1012/cm3の高密度で、かつウエハW近傍では、略1.5eV以下の低電子温度プラズマとなる。このようにして形成されるマイクロ波励起高密度プラズマは、下地膜へのイオン等によるプラズマダメージが少ないものである。そして、プラズマ中の活性種例えばラジカルやイオンの作用によりウエハWのシリコン表面が酸化されてシリコン酸化膜SiO2の薄膜が形成される。
An electromagnetic field is formed in the
プラズマ処理装置100においては、プラズマ処理の条件を選定することにより、シリコン酸化膜の形成速度(つまり、シリコンの酸化レート)を所望の大きさにコントロールすることができる。例えば、p型拡散領域103を優勢的に酸化させ、n型拡散領域105を僅かしか酸化させないプラズマ処理条件として、次に示す条件を挙げることができる。
In the
<プラズマ酸化処理条件>
本実施の形態では、p型拡散領域103における不純物(例えばホウ素)の濃度が、1×1016cm−3〜5×1018cm−3の範囲内であり、n型拡散領域105として、不純物(例えばリン)の濃度が、1×1016cm−3〜5×1018cm−3の範囲内である場合を例に挙げて説明する。
<Plasma oxidation treatment conditions>
In the present embodiment, the concentration of impurities (for example, boron) in the p-
処理ガスとしては、希ガスとしてArガスを、酸素含有ガスとしてO2ガスをそれぞれ使用することが好ましい。このとき、Arガスに対するO2ガスの流量比(O2ガス流量/Arガス流量)は、プラズマ安定性を高める観点から、0.001以上0.2以下の範囲内とすることが好ましい。例えば200mm径以上のウエハWを処理する場合には、Arガスの流量は500mL/min(sccm)以上5000mL/min(sccm)以下の範囲内、O2ガスの流量は5mL/min(sccm)以上100mL/min(sccm)以下の範囲内から、上記流量比になるように設定することができる。 As the processing gas, it is preferable to use Ar gas as a rare gas and O 2 gas as an oxygen-containing gas. In this case, the flow ratio of O 2 gas to the Ar gas (O 2 gas flow rate / Ar flow rate) is, in view of enhancing the plasma stability, it is preferably in the range of 0.001 to 0.2. For example, when processing a wafer W having a diameter of 200 mm or more, the flow rate of Ar gas is in the range of 500 mL / min (sccm) to 5000 mL / min (sccm) and the flow rate of O 2 gas is 5 mL / min (sccm) or more. The flow rate ratio can be set within the range of 100 mL / min (sccm) or less.
また、処理圧力は、1.3Pa以上6.7Pa未満の範囲内、または667Pa超1333Pa以下の範囲内のいずれかに設定することが好ましい。 Moreover, it is preferable to set processing pressure in the range of 1.3 Pa or more and less than 6.7 Pa, or in the range of more than 667 Pa and 1333 Pa or less.
また、マイクロ波のパワー密度は、プラズマ安定性を高め、かつ酸化レートをコントロールする観点から、0.08W/cm2以上0.42W/cm2未満の範囲内とすることが好ましい。なお、本発明においてマイクロ波のパワー密度は、プラズマ形成空間に面する透過板28(図4参照)の面積1cm2あたりのマイクロ波パワーを意味する。例えば200mm径以上のウエハWを処理する場合には、マイクロ波パワーを100W以上500W未満の範囲内とすることが好ましい。 The power density of the microwave, increase the plasma stability, and from the standpoint of controlling the oxidation rate, it is preferable to 0.08 W / cm 2 or more 0.42 W / cm 2 less than the range. In the present invention, the microwave power density means the microwave power per 1 cm 2 area of the transmission plate 28 (see FIG. 4) facing the plasma formation space. For example, when processing a wafer W having a diameter of 200 mm or more, it is preferable to set the microwave power within the range of 100 W or more and less than 500 W.
また、ウエハWの加熱温度は、載置台2の温度として、例えば300℃以上800℃以下の範囲内とすることが好ましく、400℃以上600℃以下の範囲内に設定することがより好ましい。 In addition, the heating temperature of the wafer W is preferably set, for example, in the range of 300 ° C. to 800 ° C., more preferably in the range of 400 ° C. to 600 ° C. as the temperature of the mounting table 2.
さらに、プラズマ処理装置100におけるギャップ(透過板28の下面から載置台2の上面までの間隔)Gは、プラズマ密度と酸化レートをコントロールする観点から、例えば50mm以上200mm以下の範囲内に設定することが好ましい。
Furthermore, the gap (interval from the lower surface of the
以上の条件は、制御部50の記憶部53にレシピとして保存されている。そして、プロセスコントローラ51がそのレシピを読み出してプラズマ処理装置100の各構成部例えばガス供給機構18、排気装置24、マイクロ波発生装置39、ヒータ電源5aなどへ制御信号を送出することにより、所望の条件でのプラズマ酸化処理が実現する。
The above conditions are stored as a recipe in the
上記条件でのプラズマ酸化処理は、p型拡散領域103に所望の膜厚でシリコン酸化膜が形成されるまで行われる。酸化処理の終点は、例えば酸化レートと時間から求めることが可能である。あるいは、例えばチャンバー1に膜厚監視装置を設置してリアルタイムでシリコン酸化膜の膜厚をモニターすることによって終点を検出することもできる。
The plasma oxidation process under the above conditions is performed until a silicon oxide film having a desired thickness is formed in the p-
以上の条件で、p型拡散領域103とn型拡散領域105とが形成されたウエハW(シリコン層101)をプラズマ酸化処理することにより、p型拡散領域103のシリコンを優勢的に酸化し、n型拡散領域105に比べて厚いシリコン酸化膜を形成することができる。すなわち、上記条件の下では、p型拡散領域103は速やかに酸化されるが、n型拡散領域105での酸化の進行はp型拡散領域103に比べて遅い。例えば、p型拡散領域103における酸化レートを、n型拡散領域105における酸化レートに比べて1.2〜2.0倍の範囲内、好ましくは1.6〜2.0倍の範囲内にすることができる。そして、このような酸化レートの違いによって、同一の酸化処理時間で、形成されるp型拡散領域103のシリコン酸化膜の膜厚を、n型拡散領域105に比べて1.2〜2.0倍の範囲内、好ましくは1.6〜2.0倍の範囲内で厚く形成することができる。
Under the above conditions, the wafer W (silicon layer 101) on which the p-
<作用>
従来のプラズマ酸化処理は、プラズマ中のラジカル密度を高めて、ラジカル主体の酸化処理を行うことにより、ウエハWの面内で均一なシリコン酸化膜を形成することを目標としてきた。従って、ウエハWの面内で部位によって積極的に酸化レートを変え、異なる膜厚のシリコン酸化膜を形成する手法については検討されてこなかった。本発明者らは、複数のマイクロ波放射孔32を有する平面アンテナ31によってチャンバー1内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置100において、特定のプラズマ生成条件を選択することにより、シリコンに形成された導電型が異なる複数の領域において、酸化レートに差が生じることを発見した。このように、酸化レートに差が生じる原因は未だ明らかではないが、以下のように推測される。シリコンの導電型の相違によって各領域におけるシリコンの極性に相違が生じる。この極性の相違によって、p型拡散領域103の方がn型拡散領域105に比べてわずかに酸化されやすい状態になる。この「酸化されやすさ」のわずかな違いが酸化レートの差として際立って現れるのは、弱い酸化力の限られた酸化処理条件で酸化処理を行う場合である。
<Action>
Conventional plasma oxidation treatment has been aimed at forming a uniform silicon oxide film within the surface of the wafer W by increasing the density of radicals in the plasma and performing oxidation treatment mainly of radicals. Therefore, a method for forming a silicon oxide film having a different film thickness by actively changing the oxidation rate depending on the part within the surface of the wafer W has not been studied. The inventors select specific plasma generation conditions in the
本発明では、上記現象を利用して、例えばp型拡散領域とn型拡散領域とを有するシリコン表面をプラズマ酸化処理することにより、p型拡散領域とn型拡散領域に膜厚が異なるシリコン酸化膜を容易に形成できることが見出された。
すなわち、従来技術で一つのウエハWに形成されたp型拡散領域とn型拡散領域にそれぞれ膜厚の異なるシリコン酸化膜を形成するためには、これらの領域に一旦シリコン酸化膜を形成した後、酸化膜を厚く形成したい方の領域に選択的にフォトレジストマスクを形成し、それ以外の部分の酸化膜を、希フッ酸(HF)水溶液を用いたウェットエッチングによって除去し、その後でもう一度酸化処理を行って薄い酸化膜を形成する、という複雑な手順が必要であった。このようにフォトリソグラフィー技術を利用して膜厚差を持たせる場合には、レジスト塗布、露光、現像、エッチング、洗浄などの多くの工程が必要であり、さらに少なくとも2回の酸化処理工程が必要であった。これに対して、本実施の形態では、プラズマ酸化処理工程だけで、p型拡散領域とn型拡散領域にそれぞれ膜厚の異なるシリコン酸化膜を形成できることから、従来法に比べて工程数を大幅に削減できるという顕著な効果を奏する。そして、このようにして形成されたシリコン酸化膜を例えばCMOS素子のゲート絶縁膜として用いることで、簡単なプロセスでデバイス性能への悪影響を極力排除しながら、ゲート絶縁膜の膜厚設計の自由度を大きくすることが可能になる。
In the present invention, by utilizing the above phenomenon, for example, by performing plasma oxidation treatment on a silicon surface having a p-type diffusion region and an n-type diffusion region, silicon oxides having different thicknesses are formed in the p-type diffusion region and the n-type diffusion region. It has been found that the film can be easily formed.
That is, in order to form silicon oxide films having different thicknesses in the p-type diffusion region and the n-type diffusion region formed on one wafer W in the conventional technique, after forming the silicon oxide film in these regions once, Then, a photoresist mask is selectively formed in the region where the oxide film is to be formed thick, and the oxide film in the other part is removed by wet etching using a dilute hydrofluoric acid (HF) aqueous solution, and then oxidized once again. A complicated procedure of forming a thin oxide film by performing the treatment is necessary. In this way, in order to give a difference in film thickness using photolithography technology, many steps such as resist coating, exposure, development, etching, and washing are required, and at least two oxidation treatment steps are required. Met. In contrast, in the present embodiment, silicon oxide films having different film thicknesses can be formed in the p-type diffusion region and the n-type diffusion region only by the plasma oxidation treatment step, so the number of steps is greatly increased compared to the conventional method. There is a remarkable effect that it can be reduced. By using the silicon oxide film thus formed as a gate insulating film of, for example, a CMOS device, the degree of freedom in designing the film thickness of the gate insulating film is eliminated while minimizing adverse effects on device performance with a simple process. Can be increased.
[第2の実施の形態]
次に、図7〜図9を参照しながら、本発明の第2の実施の形態に係るプラズマ酸化処理方法について説明を行う。本実施の形態に係るプラズマ酸化処理方法では、主にp型拡散領域103が酸化される条件でプラズマ酸化処理を行った後、p型拡散領域103とn型拡散領域105の両方を酸化できる条件でプラズマ酸化処理を行う2ステップの酸化処理を行う点で、第1の実施の形態と異なる。従って、以下では、第1の実施の形態との相違点を中心に説明し、第1の実施の形態と同様の内容については、図示および説明を省略する。
[Second Embodiment]
Next, a plasma oxidation method according to the second embodiment of the present invention will be described with reference to FIGS. In the plasma oxidation processing method according to the present embodiment, the conditions under which both the p-
図7は、第2の実施の形態における手順の一例を示したフロー図である。この図7に示したように、本実施の形態では、ほぼp型拡散領域103のみを酸化する条件で行われる第1のプラズマ酸化処理工程の後に、第1のプラズマ酸化処理工程よりも酸化力が強い条件で行われる第2のプラズマ酸化処理工程を行う。第2のプラズマ酸化処理工程では、p型拡散領域103に対する酸化レートとn型拡散領域105に対する酸化レートが同程度となるように酸化処理を行うことが好ましい。
FIG. 7 is a flowchart showing an example of a procedure in the second embodiment. As shown in FIG. 7, in the present embodiment, after the first plasma oxidation process performed under the condition of oxidizing only the p-
まず、ステップS1では、プラズマ処理装置100のチャンバー1内に図示しない搬送装置によってウエハWを搬入し、載置台2上に載置する。このウエハWには、p型拡散領域103とn型拡散領域105とが設けられている。
First, in step S <b> 1, the wafer W is loaded into the
次に、ステップS2では、チャンバー1内にガス供給機構18からArガスおよびO2ガスを所定の流量で導入する。ステップS3では、排気装置24を作動させ、チャンバー1内を所定の圧力に減圧し、安定化させる。
Next, in step S2, Ar gas and O 2 gas are introduced into the
次に、ステップS4では、マイクロ波発生装置39のパワーを「オン」にして、所定の周波数例えば2.45GHzのマイクロ波を発生させ、第1のプラズマ酸化処理を行う。マイクロ波発生装置39で発生したマイクロ波は、マッチング回路38、導波管37および平面アンテナ31を介してチャンバー1内空間に導入され、チャンバー1内に酸素含有プラズマを生成させる。この酸素含有プラズマによって、ウエハW表面のシリコンをプラズマ酸化処理してシリコン酸化膜を形成する。この第1のプラズマ酸化処理工程では、p型拡散領域103のシリコンは酸化されるが、n型拡散領域105のシリコンはほとんど酸化されない酸化力の弱い条件が選択される。
Next, in step S4, the power of the
<第1のプラズマ酸化処理条件>
本実施の形態では、p型拡散領域103における不純物(例えばリン)の濃度が、1×1016〜5×1018cm−3であり、n型拡散領域105として、不純物(例えばホウ素)の濃度が、1×1016〜5×1018cm−3である場合を例に挙げて説明する。
<First plasma oxidation treatment condition>
In the present embodiment, the concentration of the impurity (for example, phosphorus) in the p-
処理ガスとしては、希ガスとしてArガスを、酸素含有ガスとしてO2ガスをそれぞれ使用することが好ましい。このとき、Arガスに対するO2ガスの流量比(O2ガス流量/Arガス流量)は、プラズマ安定性を高める観点から、0.001以上0.2以下の範囲内とすることが好ましい。例えば200mm径以上のウエハWを処理する場合には、Arガスの流量は100mL/min(sccm)以上5000mL/min(sccm)以下の範囲内、好ましくは100mL/min(sccm)以上500mL/min(sccm)以下の範囲内もしくは2000mL/min(sccm)以上5000mL/min(sccm)以下の範囲内、O2ガスの流量は0.1mL/min(sccm)以上500mL/min(sccm)以下の範囲内、好ましくは1mL/min(sccm)以上5mL/min(sccm)以下の範囲内もしくは200mL/min(sccm)以上500mL/min(sccm)以下の範囲内から、それぞれ上記流量比になるように設定することができる。 As the processing gas, it is preferable to use Ar gas as a rare gas and O 2 gas as an oxygen-containing gas. In this case, the flow ratio of O 2 gas to the Ar gas (O 2 gas flow rate / Ar flow rate) is, in view of enhancing the plasma stability, it is preferably in the range of 0.001 to 0.2. For example, when processing a wafer W having a diameter of 200 mm or more, the flow rate of Ar gas is in the range of 100 mL / min (sccm) to 5000 mL / min (sccm), preferably 100 mL / min (sccm) to 500 mL / min ( sccm) or less, or 2000 mL / min (sccm) or more and 5000 mL / min (sccm) or less, and the flow rate of O 2 gas is 0.1 mL / min (sccm) or more and 500 mL / min (sccm) or less. Preferably, the flow rate ratio is set within the range from 1 mL / min (sccm) to 5 mL / min (sccm) or from 200 mL / min (sccm) to 500 mL / min (sccm). be able to.
また、処理圧力は、1.3Pa以上6.7Pa未満の範囲内、または667Pa超1333Pa以下の範囲内のいずれかに設定することが好ましい。 Moreover, it is preferable to set processing pressure in the range of 1.3 Pa or more and less than 6.7 Pa, or in the range of more than 667 Pa and 1333 Pa or less.
また、マイクロ波のパワー密度は、プラズマ安定性を高め、かつ酸化レートをコントロールする観点から、0.08W/cm2以上0.42W/cm2未満の範囲内とすることが好ましい。例えば200mm径以上のウエハWを処理する場合には、マイクロ波パワーを100W以上500W未満の範囲内とすることが好ましい。 The power density of the microwave, increase the plasma stability, and from the standpoint of controlling the oxidation rate, it is preferable to 0.08 W / cm 2 or more 0.42 W / cm 2 less than the range. For example, when processing a wafer W having a diameter of 200 mm or more, it is preferable to set the microwave power within the range of 100 W or more and less than 500 W.
また、ウエハWの加熱温度は、載置台2の温度として、例えば300℃以上800℃以下の範囲内とすることが好ましく、400℃以上600℃以下の範囲内に設定することがより好ましい。 In addition, the heating temperature of the wafer W is preferably set, for example, in the range of 300 ° C. to 800 ° C., more preferably in the range of 400 ° C. to 600 ° C. as the temperature of the mounting table 2.
さらに、プラズマ処理装置100におけるギャップ(透過板28の下面から載置台2の上面までの間隔)Gは、プラズマ密度と酸化レートをコントロールする観点から、例えば50mm以上200mm以下の範囲内に設定することが好ましい。
Furthermore, the gap (interval from the lower surface of the
以上の条件は、制御部50の記憶部53にレシピとして保存されている。そして、プロセスコントローラ51がそのレシピを読み出してプラズマ処理装置100の各構成部例えばガス供給機構18、排気装置24、マイクロ波発生装置39、ヒータ電源5aなどへ制御信号を送出することにより、所望の条件でのプラズマ酸化処理が実現する。
The above conditions are stored as a recipe in the
レシピによって規定された処理時間が経過した後は、ステップS5でマイクロ波パワーを「オフ」にし、第1のプラズマ酸化処理工程を終了させる。この第1のプラズマ酸化処理工程によって、図8に示したように、p型拡散領域103の表面は酸化されて所定の膜厚T3でシリコン酸化膜106が形成されるが、n型拡散領域105の表面はほとんど酸化されず、シリコン酸化膜もほぼ無視できる程度の厚み(図示せず)でしか形成されない。
After the processing time specified by the recipe has elapsed, the microwave power is turned “off” in step S5, and the first plasma oxidation process is completed. This first plasma oxidation treatment step, as shown in FIG. 8, the surface of the p-
ステップS5の終了後は、引き続き第2のプラズマ酸化処理へ向けて、ステップS6でガス流量を調整し、ステップS7ではチャンバー内圧力を調整する。 After the end of step S5, the gas flow rate is adjusted in step S6 and the pressure in the chamber is adjusted in step S7 toward the second plasma oxidation process.
次に、ステップS8では、再び、マイクロ波発生装置39のパワーを「オン」にして、所定の周波数例えば2.45GHzのマイクロ波を発生させ、第2のプラズマ酸化処理を行う。チャンバー1内空間に導入されたマイクロ波により、チャンバー1内に酸素含有プラズマを生成させ、その酸素含有プラズマによって、ウエハW表面のシリコンをプラズマ酸化処理してシリコン酸化膜を形成する。この第2のプラズマ酸化処理工程では、第1のプラズマ酸化処理工程(ステップS4)よりも酸化力が強い条件が選択される。その結果、第2のプラズマ酸化処理工程では、p型拡散領域103とn型拡散領域105の酸化レートが同程度で酸化反応が進行する。
Next, in step S8, the power of the
<第2のプラズマ酸化処理条件>
処理ガスとしては、希ガスとしてArガスを、酸素含有ガスとしてO2ガスをそれぞれ使用することが好ましい。このとき、Arガスに対するO2ガスの流量比(O2ガス流量/Arガス流量)は、プラズマ安定性を高める観点から、0.0025以上0.4以下の範囲内とすることが好ましい。例えば200mm径以上のウエハWを処理する場合には、Arガスの流量は500mL/min(sccm)以上2000mL/min(sccm)以下の範囲内、O2ガスの流量は5mL/min(sccm)以上200mL/min(sccm)以下の範囲内から、上記流量比になるように設定する。
<Second plasma oxidation treatment condition>
As the processing gas, it is preferable to use Ar gas as a rare gas and O 2 gas as an oxygen-containing gas. In this case, the flow ratio of O 2 gas to the Ar gas (O 2 gas flow rate / Ar flow rate) is, in view of enhancing the plasma stability, it is preferably in the range of 0.0025 to 0.4. For example, when processing a wafer W having a diameter of 200 mm or more, the flow rate of Ar gas is in the range of 500 mL / min (sccm) to 2000 mL / min (sccm), and the flow rate of O 2 gas is 5 mL / min (sccm) or more. The flow rate ratio is set within the range of 200 mL / min (sccm) or less.
また、処理圧力は、6.7Pa以上667Pa以下の範囲内にすることが好ましい。 Moreover, it is preferable to make processing pressure into the range of 6.7 Pa or more and 667 Pa or less.
また、マイクロ波のパワー密度は、プラズマ安定性を高め、かつ酸化レートをコントロールする観点から、0.42W/cm2以上4.19W/cm2以下の範囲内とすることが好ましい。例えば200mm径以上のウエハWを処理する場合には、マイクロ波パワーを500W以上5000W以下の範囲内とすることが好ましい。 The power density of the microwave, increase the plasma stability, and from the standpoint of controlling the oxidation rate, it is preferable to 0.42 W / cm 2 or more 4.19W / cm 2 within the following ranges. For example, when processing a wafer W having a diameter of 200 mm or more, it is preferable that the microwave power is in the range of 500 W to 5000 W.
また、ウエハWの加熱温度は、載置台2の温度として、例えば300℃以上800℃以下の範囲内とすることが好ましく、400℃以上600℃以下の範囲内に設定することがより好ましい。 In addition, the heating temperature of the wafer W is preferably set, for example, in the range of 300 ° C. to 800 ° C., more preferably in the range of 400 ° C. to 600 ° C. as the temperature of the mounting table 2.
さらに、プラズマ処理装置100におけるギャップ(透過板28の下面から載置台2の上面までの間隔)Gは、プラズマ密度と酸化レートをコントロールする観点から、例えば70mm以上150mm以下の範囲内に設定することが好ましい。
Further, the gap (interval from the lower surface of the
第2のプラズマ酸化処理の条件は、第1のプラズマ酸化処理工程(ステップS4)と同様に、制御部50の記憶部53にレシピとして保存されている。そして、プロセスコントローラ51による制御の下で、所望の条件での第2のプラズマ酸化処理が実現する。レシピによって規定された処理時間が経過した後は、ステップS9でマイクロ波パワーを「オフ」にし、第2のプラズマ酸化処理工程を終了させる。
The conditions for the second plasma oxidation process are stored as a recipe in the
上記条件を選択したことにより、第2のプラズマ酸化処理工程では、第1のプラズマ酸化処理工程とは異なり、p型拡散領域103に対する酸化レートと、n型拡散領域105に対する酸化レートは同程度である。ここで、酸化レートが「同程度」とは、例えばn型拡散領域105の酸化レートに対して、p型拡散領域103の酸化レートが1〜1.1倍の範囲内である。従って、p型拡散領域103だけでなく、n型拡散領域105についても所定の膜厚でシリコン酸化膜が形成される。図9に示したように、p型拡散領域103では図8に示した状態よりもさらに酸化が進行して厚いシリコン酸化膜107aが形成される。このシリコン酸化膜107aの膜厚T4は、第1のプラズマ酸化処理工程で形成されたシリコン酸化膜106の膜厚T3と、第2のプラズマ酸化処理工程で形成された酸化膜の厚みとの総和である。一方、n型拡散領域105では、第1のプラズマ酸化処理工程においてほとんどシリコン酸化膜が形成されていなかったため、第2のプラズマ酸化処理工程で形成された薄い膜厚T5を有するシリコン酸化膜107bが形成される。つまり、膜厚T4>膜厚T5となる。
By selecting the above conditions, the second plasma oxidation process differs from the first plasma oxidation process in that the oxidation rate for the p-
第2のプラズマ酸化処理の終了後は、ステップS10でチャンバー内を昇圧し、さらにステップS11で処理ガスの供給を停止する。そして、ステップS12でウエハWをチャンバー1内から搬出し、1枚のウエハWに対する処理が終了する。
After completion of the second plasma oxidation process, the pressure in the chamber is increased in step S10, and the supply of process gas is stopped in step S11. In step S12, the wafer W is unloaded from the
このように、本実施の形態では、p型拡散領域103のシリコンを酸化し、n型拡散領域105のシリコンをほとんど酸化させない第1のプラズマ酸化処理工程と、p型拡散領域103のシリコンとn型拡散領域105のシリコンを略同等の酸化レートで酸化させる第2のプラズマ酸化処理工程とを行うことにより、p型拡散領域103とn型拡散領域105に異なる膜厚のシリコン酸化膜を形成することができる。つまり、第1のプラズマ酸化処理工程と第2のプラズマ酸化処理工程を行うことにより、p型拡散領域103には、n型拡散領域105に比べて、第1のプラズマ酸化処理工程で形成されたシリコン酸化膜の膜厚に相当する分だけ厚い膜厚T4のシリコン酸化膜が形成される。
As described above, in the present embodiment, the first plasma oxidation process in which the silicon in the p-
本実施の形態における他の構成、作用および効果は、第1の実施の形態と同様である。
なお、図7では、ステップS4の第1のプラズマ酸化処理工程およびステップS8の第2のプラズマ酸化処理工程を同一のチャンバー内で行うようにしたが、第1のプラズマ酸化処理工程と第2のプラズマ酸化処理工程を別チャンバーで実施することもできる。第1のプラズマ酸化処理工程と第2のプラズマ酸化処理工程を別チャンバーで実施する場合には、異なるギャップGで処理を行うことが容易になるという利点がある。
Other configurations, operations, and effects in the present embodiment are the same as those in the first embodiment.
In FIG. 7, the first plasma oxidation process in step S4 and the second plasma oxidation process in step S8 are performed in the same chamber. However, the first plasma oxidation process and the second plasma oxidation process are performed in the same chamber. The plasma oxidation process can be performed in a separate chamber. When the first plasma oxidation treatment step and the second plasma oxidation treatment step are performed in different chambers, there is an advantage that it is easy to perform the treatment with different gaps G.
[半導体装置の製造工程への適用例]
次に、本発明のプラズマ酸化処理方法を利用した半導体装置の製造例について説明する。図10〜図13は、本発明のプラズマ酸化処理方法を、nチャネルトランジスタとpチャネルトランジスタを備えたCMOS素子の製造過程でゲート絶縁膜の形成に適用した例を示している。
[Example of application to semiconductor device manufacturing process]
Next, an example of manufacturing a semiconductor device using the plasma oxidation processing method of the present invention will be described. 10 to 13 show an example in which the plasma oxidation processing method of the present invention is applied to the formation of a gate insulating film in the process of manufacturing a CMOS device including an n-channel transistor and a p-channel transistor.
先ず、シリコン基板201の表面に、例えばSTI(Shallow Trench Isolation;STI)法やLOCOS(Local Oxidation of silicon)法により酸化シリコン(SiO2)から成る素子分離膜202を形成する。素子分離膜202によって、nMOS形成領域220及びpMOS形成領域221が区画される。次に、nMOS形成領域220に露出したシリコン基板201にホウ素イオンを、pMOS形成領域221に露出したシリコン基板201にリンイオンまたは砒素イオンを、それぞれ選択的に注入する。このようにして、図10に示したように、nMOS形成領域220にp型拡散領域であるpウエル203を、また、pMOS形成領域221にn型拡散領域であるnウエル205をそれぞれ形成する。なお、図示は省略するが、トランジスタの閾値電圧を決定するために、チャネル形成予定部位にチャネルドープを行ってもよい。本実施の形態の場合、チャネルドープは、例えば、pウエル203、nウエル205における表面付近のチャネル形成予定部位に、各ウエルと同じ導電型の不純物をそれぞれイオン注入することにより行われる。なお、別の実施の形態では、チャネルドープの際に、各ウエルとは反対の導電型の不純物をそれぞれイオン注入する場合もある。
First, an
次に、プラズマ処理装置100を用い、nMOS形成領域220及びpMOS形成領域221を有するシリコン基板201を、プラズマ酸化処理する。これによって、図11に示したように、pウエル203の表面にシリコン酸化膜207aが形成され、nウエル205の表面には、シリコン酸化膜207aよりも薄いシリコン酸化膜207bが形成される。本実施の形態では、膜厚の異なるシリコン酸化膜207a,207bの形成を、第1の実施の形態のように、1回のプラズマ酸化処理工程により行ってもよいし、あるいは第2の実施の形態のように、2ステップのプラズマ酸化処理によって行ってもよい。なお、以上のようにして形成されたシリコン酸化膜207a,207bを窒化処理することにより、シリコン窒化酸化膜(SiON膜)を形成してもよい。
Next, using the
なお、従来技術では、pウエル203とnウエル205に異なる膜厚でシリコン酸化膜を形成するためには、一旦所定の膜厚になるようにシリコン酸化膜を形成した後、nMOS形成領域220とpMOS形成領域221のうち、膜厚を厚く残したい方にフォトリソグラフィー技術を利用してマスクを形成し、残りの部分の酸化膜を除去した後、再度酸化処理を行って薄膜を形成する必要があった。これに対して、本実施の形態では、プラズマ処理装置100を用いて選択的なプラズマ酸化処理を行うことで、フォトリソグラフィー工程やエッチング工程などを削減できる。従って、従来技術よりも少ない工程数で、プラズマ酸化処理工程のみによってpウエル203のシリコン酸化膜207aをnウエル205のシリコン酸化膜207bに比べて厚く形成することができる利点がある。
In the prior art, in order to form silicon oxide films with different thicknesses in the p-well 203 and the n-well 205, a silicon oxide film is once formed to a predetermined thickness, and then the
次に、シリコン酸化膜207上に、例えばCVD法によりポリシリコン層を成膜する。そして、フォトリソグラフィー技術によりポリシリコン層の上に所定パターンのマスクを形成し、ポリシリコン層およびシリコン酸化膜207を順次エッチングする。これにより、図12に示すように、pウエル203上には、ゲート絶縁膜208aにポリシリコン電極層209aが積層形成されたゲート電極210aが形成される。また、nウエル205上には、ゲート絶縁膜208bにポリシリコン電極層209bが積層形成されたゲート電極210bが形成される。なお、ゲート電極210a,210bは、ポリシリコン電極層209a,209b以外に、例えばタングステンなどの金属もしくはそのシリサイドなどからなる電極層や、窒化珪素膜などの絶縁層を有する積層構造体としてもよい。
Next, a polysilicon layer is formed on the
次いで、図13に示したようにゲート電極210a,210bの側面に窒化シリコンから成るサイドウォール(スペーサ)211を形成する。また、nMOS形成領域220のpウエル203の上部に選択的にリンを注入して、ゲート電極210aの両脇にn型のソース・ドレイン領域212を形成するとともに、pMOS形成領域221のnウエル205の上部に選択的にホウ素を注入して、ゲート電極110bの両脇にp型ソース・ドレイン領域213を形成する。その後、公知の方法を用いて図示しないコンタクトや配線などを形成することによって、pウエル203にnチャネルMOSFETを備え、nウエル205にpチャネルMOSFETを備えたCMOS素子を形成することが出来る。なお、CMOS素子の形態およびその製造方法には、上記以外にも多くのバリエーションがあるが、pウエル203の表面およびnウエル205の表面に、異なる膜厚でシリコン酸化膜を形成できる本発明のプラズマ酸化処理方法は、他の形態のCMOS素子およびその製造過程にも適用可能である。
Next, sidewalls (spacers) 211 made of silicon nitride are formed on the side surfaces of the
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、第1の実施の形態では、プラズマ酸化処理の対象であるp型拡散領域103およびn型拡散領域105として、シリコン層101にpウエルおよびnウエルが形成されたツインウエル構造を例に挙げたが、これに限定されるものではない。例えば、p型拡散領域としてのp型シリコン基板(あるいはp型シリコン層)と、その内部に形成されたn型拡散領域としてのnウエルとの組み合わせや、n型拡散領域としてのn型シリコン基板(あるいはn型シリコン層)と、その内部に形成されたp型拡散領域としてのpウエルとの組み合わせに対しても、同様に、本発明のプラズマ酸化処理方法を適用できる。
As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, A various deformation | transformation is possible. For example, in the first embodiment, as a p-
また、p型拡散領域103およびn型拡散領域105は、ウエルに限らず、例えばチャネルドープなどの目的で、ウエルに比べてより高濃度に不純物がドープされた領域(ウエルの一部分を含む)であってもよい。また、異なる不純物濃度を持つ複数のp型拡散領域103や、異なる不純物濃度を持つ複数のn型拡散領域105を有するシリコン層101(シリコン基板)に対して、本発明のプラズマ酸化処理方法を適用することにより、同一基板面内で3段階以上の膜厚差を持たせることも可能である。
The p-
1…チャンバー(処理室)、2…載置台、3…支持部材、5…ヒータ、12…排気管、15…ガス導入部、16…搬入出口、17…ゲートバルブ、18…ガス供給機構、19a…不活性ガス供給源、19b…酸素含有ガス供給源、24…排気装置、27…マイクロ波導入機構、28…透過板、29…シール部材、31…平面アンテナ、32…マイクロ波放射孔、37…導波管、37a…同軸導波管、37b…矩形導波管、39…マイクロ波発生装置、50…制御部、51…プロセスコントローラ、52…ユーザーインターフェース、53…記憶部、100…プラズマ処理装置、101…シリコン層、103…p型拡散領域、105…n型拡散領域、107…シリコン酸化膜、107a…厚膜部、107b…薄膜部、W…半導体ウエハ(基板)
DESCRIPTION OF
Claims (18)
複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
を備えたプラズマ酸化処理方法であって、
前記シリコン層には、第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域とがそれぞれ表面に露出して設けられており、前記第1の領域と前記第2の領域とを、前記第1の領域における酸化レートが、前記第2の領域における酸化レートの1.2〜2.0倍となるように酸化処理することを特徴とするプラズマ酸化処理方法。 Introducing a processing gas containing an oxygen-containing compound and an inert gas into the processing chamber of the plasma processing apparatus;
Introducing a microwave into the processing chamber by a planar antenna having a plurality of holes to generate plasma;
A plasma oxidation process for oxidizing the surface of the silicon layer with the plasma;
A plasma oxidation treatment method comprising:
A first region having a first conductivity type and a second region having a second conductivity type opposite to the first conductivity type are exposed on the surface of the silicon layer. In the first region and the second region, the oxidation rate in the first region is 1.2 to 2.0 times the oxidation rate in the second region. plasma oxidation process wherein the oxidizing treatment as.
複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
を備えたプラズマ酸化処理方法であって、
前記シリコン層には、第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域とが、それぞれ表面に露出して設けられており、
前記プラズマ酸化処理工程は、前記第1の領域に対する酸化レートが、前記第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むことを特徴とするプラズマ酸化処理方法。 Introducing a processing gas containing an oxygen-containing compound and an inert gas into the processing chamber of the plasma processing apparatus;
Introducing a microwave into the processing chamber by a planar antenna having a plurality of holes to generate plasma;
A plasma oxidation process for oxidizing the surface of the silicon layer with the plasma;
A plasma oxidation treatment method comprising:
The silicon layer has a first region having a first conductivity type and a second region having a second conductivity type opposite to the first conductivity type on the surface. It is exposed and provided
The plasma oxidation treatment step includes a first oxidation treatment step for performing an oxidation treatment such that an oxidation rate for the first region is higher than an oxidation rate for the second region;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
A plasma oxidation treatment method comprising:
前記プラズマ酸化処理工程は、前記シリコン層の表面に設けられた、第1の導電型を有する第1の領域に対する酸化レートが、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とするシリコン酸化膜の形成方法。 Introducing a processing gas containing an oxygen-containing compound and an inert gas into a processing chamber of the plasma processing apparatus; and introducing a microwave into the processing chamber by a planar antenna having a plurality of holes to generate plasma. A plasma oxidation treatment step of oxidizing the surface of the silicon layer with the plasma to form a silicon oxide film ,
In the plasma oxidation treatment step, the oxidation rate for the first region having the first conductivity type provided on the surface of the silicon layer is a second conductivity type opposite to the first conductivity type. A first oxidation treatment step for performing an oxidation treatment so as to be larger than an oxidation rate for the second region having the conductivity type;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
A method for forming a silicon oxide film.
シリコン層に、第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域と、をそれぞれ形成する工程と、
前記第1の領域と前記第2の領域の表面に、それぞれシリコン酸化膜を形成するシリコン酸化膜形成工程と、
前記第1の領域に形成されたシリコン酸化膜および前記第2の領域に形成されたシリコン酸化膜より上層に、それぞれゲート電極を形成する工程と、
を備え、
前記シリコン酸化膜形成工程は、
プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を有し、
前記プラズマ酸化処理工程は、前記第1の領域に対する酸化レートが、前記第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とするCMOS素子の製造方法。 A method of manufacturing a CMOS device comprising an n-channel transistor and a p-channel transistor,
Forming a first region having a first conductivity type and a second region having a second conductivity type opposite to the first conductivity type in the silicon layer; ,
A silicon oxide film forming step of forming a silicon oxide film on the surface of each of the first region and the second region;
Forming gate electrodes on the silicon oxide film formed in the first region and the silicon oxide film formed in the second region, respectively;
With
The silicon oxide film forming step includes
Introducing a processing gas containing an oxygen-containing compound and an inert gas into a processing chamber of the plasma processing apparatus; and introducing a microwave into the processing chamber by a planar antenna having a plurality of holes to generate plasma. And a plasma oxidation treatment step of oxidizing the surface of the silicon layer with the plasma,
The plasma oxidation treatment step includes a first oxidation treatment step for performing an oxidation treatment such that an oxidation rate for the first region is higher than an oxidation rate for the second region;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
A method of manufacturing a CMOS device.
前記制御プログラムは、実行時に、プラズマ処理装置の処理室内でプラズマ酸化処理方法が行われるように、前記プラズマ処理装置を制御するものであり、
前記プラズマ酸化処理方法は、
前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を備え、
前記プラズマ酸化処理工程は、前記シリコン層の表面に設けられた、第1の導電型を有する第1の領域に対する酸化レートが、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とするコンピュータ読み取り可能な記憶媒体。 A computer-readable storage medium storing a control program that runs on a computer,
The control program controls the plasma processing apparatus so that the plasma oxidation processing method is performed in the processing chamber of the plasma processing apparatus at the time of execution.
The plasma oxidation treatment method includes:
Introducing a processing gas containing an oxygen-containing compound and an inert gas into the processing chamber; introducing a microwave into the processing chamber by a planar antenna having a plurality of holes; generating plasma; and And a plasma oxidation process for oxidizing the surface of the silicon layer,
In the plasma oxidation treatment step, the oxidation rate for the first region having the first conductivity type provided on the surface of the silicon layer is a second conductivity type opposite to the first conductivity type. A first oxidation treatment step for performing an oxidation treatment so as to be larger than an oxidation rate for the second region having the conductivity type;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
Including a computer-readable storage medium.
前記処理室内にマイクロ波を導入するための、複数の孔を有する平面アンテナと、
前記処理室内にガスを供給するガス供給機構と、
前記処理室内を減圧排気する排気機構と、
前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスとマイクロ波とを導入してプラズマを生成させ、シリコン層の表面に設けられた第1の導電型を有する第1の領域と、前記第1の導電型とは反対の導電型である第2の導電型を有する第2の領域とを、それぞれ酸化処理するプラズマ酸化処理工程を行なうように制御する制御部と、を備え、
前記プラズマ酸化処理工程は、前記第1の領域に対する酸化レートが、前記第2の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第1の酸化処理工程と、
前記第1の酸化処理工程の後に、前記第1の領域に対する酸化レートと前記第2の領域に対する酸化レートが同程度となるように酸化処理を行う第2の酸化処理工程と、
を含むこと、を特徴とするプラズマ処理装置。 A processing chamber for processing an object to be processed using plasma;
A planar antenna having a plurality of holes for introducing microwaves into the processing chamber;
A gas supply mechanism for supplying gas into the processing chamber;
An exhaust mechanism for exhausting the processing chamber under reduced pressure;
A first region having a first conductivity type provided on the surface of the silicon layer by introducing a processing gas containing an oxygen-containing compound and an inert gas and a microwave into the processing chamber to generate plasma; A control unit for controlling the second region having a second conductivity type opposite to the first conductivity type to perform a plasma oxidation process for oxidizing each of the second regions .
The plasma oxidation treatment step includes a first oxidation treatment step for performing an oxidation treatment such that an oxidation rate for the first region is higher than an oxidation rate for the second region;
A second oxidation treatment step for performing an oxidation treatment after the first oxidation treatment step so that an oxidation rate for the first region and an oxidation rate for the second region are approximately the same;
The plasma processing apparatus according to claim, comprises a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007235733A JP4975569B2 (en) | 2007-09-11 | 2007-09-11 | Plasma oxidation treatment method and silicon oxide film formation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007235733A JP4975569B2 (en) | 2007-09-11 | 2007-09-11 | Plasma oxidation treatment method and silicon oxide film formation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070919A JP2009070919A (en) | 2009-04-02 |
JP4975569B2 true JP4975569B2 (en) | 2012-07-11 |
Family
ID=40606891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007235733A Expired - Fee Related JP4975569B2 (en) | 2007-09-11 | 2007-09-11 | Plasma oxidation treatment method and silicon oxide film formation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4975569B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310736A (en) * | 2005-03-30 | 2006-11-09 | Tokyo Electron Ltd | Manufacturing method of gate insulating film and of semiconductor device |
JP2007173356A (en) * | 2005-12-20 | 2007-07-05 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
-
2007
- 2007-09-11 JP JP2007235733A patent/JP4975569B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009070919A (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101097574B1 (en) | microwave plasma processing apparatus | |
JP5229711B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
JP4633729B2 (en) | Semiconductor device manufacturing method and plasma oxidation processing method | |
US7825018B2 (en) | Plasma oxidation method and method for manufacturing semiconductor device | |
TWI388004B (en) | A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus | |
JP5073482B2 (en) | Silicon oxide film manufacturing method, control program thereof, storage medium, and plasma processing apparatus | |
KR100966927B1 (en) | Method of fabricating insulating layer and method of fabricating semiconductor device | |
JP5078617B2 (en) | Selective plasma processing method and plasma processing apparatus | |
JPWO2006129643A1 (en) | Plasma processing apparatus and plasma processing method | |
US20120184107A1 (en) | Semiconductor device manufacturing method | |
JP2008251855A (en) | Formation method of silicon oxide film | |
JP2006332555A (en) | Plasma treatment method | |
JP4906659B2 (en) | Method for forming silicon oxide film | |
KR20120069755A (en) | Selective plasma nitriding method and plasma nitriding device | |
KR101089988B1 (en) | Plasma oxidizing method, plasma processing apparatus, and storage medium | |
JP5057816B2 (en) | Plasma processing equipment | |
WO2010038887A1 (en) | Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device | |
JP4975569B2 (en) | Plasma oxidation treatment method and silicon oxide film formation method | |
JP2009246210A (en) | Method for forming silicon nitride film, method for manufacturing silicon nitride film laminate, computer-readable storage medium and plasma cvd apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100825 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |