JP4960912B2 - Automatic visual inspection apparatus and automatic visual inspection method - Google Patents
Automatic visual inspection apparatus and automatic visual inspection method Download PDFInfo
- Publication number
- JP4960912B2 JP4960912B2 JP2008071586A JP2008071586A JP4960912B2 JP 4960912 B2 JP4960912 B2 JP 4960912B2 JP 2008071586 A JP2008071586 A JP 2008071586A JP 2008071586 A JP2008071586 A JP 2008071586A JP 4960912 B2 JP4960912 B2 JP 4960912B2
- Authority
- JP
- Japan
- Prior art keywords
- field illumination
- dark field
- chip
- illumination means
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000011179 visual inspection Methods 0.000 title claims description 21
- 238000007689 inspection Methods 0.000 claims description 119
- 238000005286 illumination Methods 0.000 claims description 117
- 239000004065 semiconductor Substances 0.000 claims description 82
- 230000003287 optical effect Effects 0.000 claims description 51
- 238000003384 imaging method Methods 0.000 claims description 43
- 239000000126 substance Substances 0.000 claims description 3
- 230000000007 visual effect Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 53
- 239000000523 sample Substances 0.000 description 32
- 238000012545 processing Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 238000006073 displacement reaction Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 239000013307 optical fiber Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 230000001788 irregular Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は自動外観検査装置及び自動外観検査方法に関する。 The present invention relates to an automatic appearance inspection apparatus and an automatic appearance inspection method.
半導体の製造は、半導体ウェーハを主体にした種々のプロセスを経て行われる。半導体製造プロセスの一つに、プローブ検査を行うプロセスがある。プローブ検査では、半導体ウェーハの表面に配列形成された多数の半導体チップ(回路パターン)の電気的特性を検査する。プローブ検査は、半導体ウェーハの状態で専用のプローブ装置により行う。プローブ検査の結果、良品と判定された半導体チップのみを、後段のボンディングやパッケージング工程での実装対象とし、最終製品の歩留まりの向上を図っている。 Semiconductor manufacturing is performed through various processes mainly using semiconductor wafers. One of the semiconductor manufacturing processes is a process for performing probe inspection. In probe inspection, the electrical characteristics of a large number of semiconductor chips (circuit patterns) arranged on the surface of a semiconductor wafer are inspected. The probe inspection is performed by a dedicated probe device in the state of the semiconductor wafer. Only semiconductor chips that are determined to be non-defective products as a result of probe inspection are targeted for mounting in subsequent bonding and packaging processes, thereby improving the yield of the final product.
プローブ装置は、図12に示すように、検査用の探針101が設けられたプローブカード100を備える。探針101は、例えばカンチレバーとよばれる片持ち梁形状のものが使用される。プローブ検査時に、この探針101を半導体チップDのバンプ電極に接触させる。探針101の接触動作は、バンプ電極に適当な圧力をかけ、たわみとスライドを伴ってなされる。この探針101を介してバンプ電極に電気信号を通電し、適正な導通が有るか否かを判定することで半導体チップDの電気的特性を検査する(例えば特許文献1参照)。
ところで、半導体ウェーハKの表面には、半導体チップ領域DRとチップ無効領域HRとがある。前者は、複数の有効な半導体チップDが形成された領域であり、半導体ウェーハKの内側表面一帯にある。後者は、有効な半導体チップDが形成されない領域であり、半導体ウェーハKの外周囲表面一帯にある。半導体製造プロセスでは、各プロセス間で半導体ウェーハKを移載するにあたり、その外周端部を把持することが多い。このためチップ無効領域HRには、比較的大きな異物IBが付着しやすい。チップ無効領域HRにこのような異物IBが付着していた状態でプローブ検査を行った場合、図12の右端の探針101に示すように、そのアーム部分が異物IBに当たり、無理な変形を起こすことで探針101が破損してしまうことがある。探針101が破損した場合、その修理費は非常に高くつく。
Incidentally, the surface of the semiconductor wafer K has a semiconductor chip region DR and a chip invalid region HR. The former is a region where a plurality of effective semiconductor chips D are formed, and is located on the inner surface of the semiconductor wafer K. The latter is a region where an effective semiconductor chip D is not formed, and is located around the outer peripheral surface of the semiconductor wafer K. In the semiconductor manufacturing process, when the semiconductor wafer K is transferred between the processes, the outer peripheral end is often gripped. For this reason, relatively large foreign matter IB tends to adhere to the chip invalid region HR. When the probe inspection is performed in a state where such a foreign substance IB is attached to the chip invalid region HR, as shown by the
一般にはプローブ検査を行う前に、専用の外観検査装置によりパターンの外観検査を行う。しかし、外観検査は主に半導体チップ領域DRに対してのみ行い、チップ無効領域HRに対しては行わない。その理由を以下に示す。半導体チップ領域DRでは半導体チップDのパターンは全て同一形状であるが、チップ無効領域HRではそれぞれが互いに非同一形状である。同一形状のパターンに対しては、予め統計的に求めた良品チップのマスター画像を基準にして外観判定することができるが、非同一形状のパターンに対しては、基準となる一定のマスター画像が作成できないからである。 In general, a pattern appearance inspection is performed by a dedicated appearance inspection apparatus before probe inspection. However, the appearance inspection is mainly performed only on the semiconductor chip region DR and not on the chip invalid region HR. The reason is as follows. In the semiconductor chip region DR, all the patterns of the semiconductor chip D have the same shape, but in the chip ineffective region HR, each has a non-identical shape. For patterns with the same shape, the appearance can be determined with reference to a master image of non-defective chips statistically obtained in advance, but for a pattern with non-identical shapes, a fixed master image serving as a reference is used. This is because it cannot be created.
本発明は、このような事情に鑑みてなされたものであり、半導体ウェーハのチップ無効領域における自動外観検査を確実にし、プローブ検査時にチップ無効領域に付着した異物によりプローブ装置における探針が破損するのを防止することのできる外観検査装置及び外観検査方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and ensures an automatic appearance inspection in a chip invalid area of a semiconductor wafer, and a probe in the probe apparatus is damaged by a foreign matter adhering to the chip invalid area during the probe inspection. An object of the present invention is to provide an appearance inspection apparatus and an appearance inspection method capable of preventing the above-described problem.
上記目的は、下記の本発明により達成される。なお「特許請求の範囲」及び「課題を解決するための手段」の欄において各構成要素に付した括弧書きの符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 The above object is achieved by the present invention described below. In addition, the reference numerals in parentheses attached to each component in the “Claims” and “Means for Solving the Problems” indicate correspondence with the specific means described in the embodiments described later. is there.
請求項1および請求項2の発明は、半導体ウェーハ(K)の外周付近に形成されたチップ無効領域(HR)の外観検査を自動的に行う自動外観検査装置(1)であって、
暗視野照明手段(8)により暗視野照明された状態で撮像光学系(5)によりチップ無効領域(HR)を撮像したときに得られる散乱光(L1’,L2’)の画像に基づいてチップ無効領域(HR)における異物(IB)の有無を判定する判定手段(9B)を備える自動外観検査装置において、
暗視野照明手段(8)が、
撮像光学系(5)の光軸(J1)から第1の所定角度(φ1)傾いた方向からチップ無効領域(HR)に向けて暗視野照明を行う第1暗視野照明手段(84a)と、
撮像光学系(5)の光軸(J1)から第2の所定角度(φ2)傾いた方向からチップ無効領域(HR)に向けて暗視野照明を行う第2暗視野照明手段(84b)と、
第1暗視野照明手段(84a)及び第2暗視野照明手段(84b)とチップ無効領域(HR)との配置関係に応じて、第1暗視野照明手段(84a)の照明動作と第2暗視野照明手段(84b)の照明動作とを選択的に切り替える切替手段(9A)とを備え、
切替手段(9A)は、第1暗視野照明手段(84a)と第2暗視野照明手段(84b)のうち半導体ウェーハ(K)のエッジ面(KE)に照明が照射されない方を選択するように構成されたことを特徴とする自動外観検査装置、およびその方法を用いる自動外観検査方法である。
'S inventions claims 1 and 2, a semiconductor wafer automatic inspection system for automatically visual inspection of the outer periphery around the formed chip invalid region (HR) of (K) (1),
The chip based on the image of the scattered light (L1 ′, L2 ′) obtained when the chip invalid region (HR) is imaged by the imaging optical system (5) in the dark field illumination state by the dark field illumination means (8). In an automatic visual inspection apparatus comprising a determination means (9B) for determining the presence or absence of a foreign matter (IB) in an invalid area (HR),
The dark field illumination means (8)
First dark field illumination means (84a) for performing dark field illumination from the direction inclined to the first predetermined angle (φ1) from the optical axis (J1) of the imaging optical system (5) toward the chip invalid region (HR);
Second dark field illumination means (84b) for performing dark field illumination from the direction inclined to the second predetermined angle (φ2) from the optical axis (J1) of the imaging optical system (5) toward the chip invalid region (HR);
The first dark field illumination means (84a) and the second dark field illumination means (84a) according to the positional relationship between the first dark field illumination means (84a) and the second dark field illumination means (84b) and the chip ineffective area (HR). Switching means (9A) for selectively switching the illumination operation of the visual field illumination means (84b),
The switching means (9A) selects one of the first dark field illumination means (84a) and the second dark field illumination means (84b) that does not illuminate the edge surface (KE) of the semiconductor wafer (K). An automatic appearance inspection apparatus characterized by being configured, and an automatic appearance inspection method using the method.
請求項1および請求項2の発明によると、切替手段(9A)は、第1暗視野照明手段(84a)と第2暗視野照明手段(84b)のうち半導体ウェーハ(K)のエッジ面(KE)に照明が照射されない方を選択する。つまり撮像しようとするチップ無効領域(HR)のエッジ面(KE)に照射光が対向しない方を選択する。例えば、半導体ウェーハ(K)の右側半分(RR)におけるチップ無効領域(HR)の外観検査を行うときは、第1暗視野照明手段(84a)が選択される。そして撮像光学系(5)の光軸(J1)から第1の所定角度(φ1)傾いた方向からチップ無効領域(HR)に向けて暗視野照明を行う。半導体ウェーハ(K)のエッジ面(KE)に照明が照射されないため、エッジ面(KE)からの乱反射が無く、正確な外観検査を実現することできる。
According to the invention of
暗視野照明手段(8)は、照射口の先端に集光レンズ(841a,841b)を備える。 Dark field illumination means (8) is provided with a condenser lens (841a, 841b) at the tip of the irradiation port.
照射口の先端に集光レンズ(841a,841b)を備えることで照射範囲を必要最小限とすることができ、照明の明るさがより向上するので、より小さな異物(IB)を捉えるのに好適である。 A condenser lens at the tip of irradiation Iguchi (841a, 841b) can be a required minimum irradiation range by providing a so brightness of the illumination is further improved, to capture smaller foreign matter (IB) Is preferred.
撮像光学系(5)は、複数の対物レンズ(11)を保持するとともに、いずれかの対物レンズ(11)を検査用に選択するレボルバー(53)を備え、選択された対物レンズ(11)と半導体ウェーハ(K)との間に暗視野照明手段(8)を進退させる進退手段(85)を備える。 IMAGING optical system (5) holds the plurality of objective lenses (11), provided with a revolver (53) for selecting one of the objective lens (11) for inspection, selected objective lens (11) Advancing / retreating means (85) for advancing and retracting the dark field illumination means (8) between the semiconductor wafer (K) and the semiconductor wafer (K).
暗視野照明手段(8)は、選択された対物レンズ(11)と半導体ウェーハ(K)との間で進退可能な構成とされる。暗視野照明手段(8)を進入させた状態でチップ無効領域(HR)を照射することができる。暗視野照明手段(8)を退出させることで、レボルバー(53)の回転による対物レンズ(11)の選択時に対物レンズ(11)と暗視野照明手段(8)との干渉を避けることができる。 Dark field illumination means (8) is a possible retreat configuration between the selected objective lens (11) and the semiconductor wafer (K). The chip invalid region (HR) can be irradiated in a state where the dark field illumination means (8) is entered. By leaving the dark field illumination means (8), it is possible to avoid interference between the objective lens (11) and the dark field illumination means (8) when the objective lens (11) is selected by rotating the revolver (53).
本発明によると、半導体ウェーハのチップ無効領域における自動外観検査が確実になり、プローブ検査時にチップ無効領域に付着した異物によりプローブ装置における探針が破損するのを防止することができるようになる。 According to the present invention, the automatic appearance inspection in the chip invalid area of the semiconductor wafer is ensured, and the probe in the probe apparatus can be prevented from being damaged by the foreign matter adhering to the chip invalid area during the probe inspection.
以下、添付図面を用いて、本発明を実施するための最良の形態について説明する。図1は本発明に係る自動外観検査装置1の正面概略図、図2はレボルバー53の外観斜視図、図3は暗視野照明部8の三面図である。各図において直交座標系の3軸をX、Y、Zとし、XY平面は水平面、Z方向は鉛直方向である。なお、図3において(A)図は平面図、(B)図は正面図、(C)図は側面図である。
The best mode for carrying out the present invention will be described below with reference to the accompanying drawings. 1 is a schematic front view of an automatic
図1に示すように、自動外観検査装置1は、検査ステージ2、検査ステージ駆動部3、位置検出部4、撮像光学ユニット5、撮像光学ユニット駆動部6、明視野照明部7、暗視野照明部8、エアーシリンダ85、制御用コンピュータ9A及び画像処理用コンピュータ9Bなどから構成される。
As shown in FIG. 1, an automatic
検査ステージ2は、検査対象となる半導体ウェーハKを載置可能な円盤状のテーブルであり、表面に真空吸着孔または適当な固定部材が設けられる。これにより、半導体ウェーハKを真空吸着または固定して保持可能である。なお、半導体ウェーハKの表面には多数の半導体チップ(半導体素子)Dが形成されており、本明細書では、半導体チップDが形成されている領域をチップ領域DRと呼称する。また、チップ領域DRの外側領域は、有効なチップが形成されていない領域であり、この領域をチップ無効領域HRと呼称する。チップ領域DRにおける半導体チップDは全て同一パターンであり、チップ無効領域HRにおける無効な半導体チップは、互いに異なる形状を呈する、いわゆる非同一パターンである。 The inspection stage 2 is a disk-like table on which a semiconductor wafer K to be inspected can be placed, and a vacuum suction hole or an appropriate fixing member is provided on the surface. Thereby, the semiconductor wafer K can be held by vacuum suction or fixing. A large number of semiconductor chips (semiconductor elements) D are formed on the surface of the semiconductor wafer K. In this specification, a region where the semiconductor chips D are formed is referred to as a chip region DR. Further, the outer region of the chip region DR is a region where no effective chip is formed, and this region is referred to as a chip invalid region HR. The semiconductor chips D in the chip region DR are all the same pattern, and the invalid semiconductor chips in the chip invalid region HR are so-called non-identical patterns that have different shapes.
検査ステージ駆動部3は、検査ステージ2の下方においてX、Yのそれぞれの方向に沿うように配設されたリニアモータ、及び検査ステージ2をその回転中心軸J2回りのθ方向に回動駆動可能なDD(Direct Drive)モータから構成され、検査ステージ2をX、Yのそれぞれの方向に等速度で移動可能とすると共に、θ方向に回動可能とする。ステージ位置検出部4は、検査ステージ2のX、Y、θ方向位置を検出すると共に、検出した位置信号を制御用コンピュータ9Aに送信可能に構成される。
The inspection stage drive unit 3 can rotate and drive the linear motor arranged along the X and Y directions below the inspection stage 2 and the inspection stage 2 in the θ direction around the rotation center axis J2. The inspection stage 2 can be moved at a constant speed in the X and Y directions and can be rotated in the θ direction. The stage position detection unit 4 is configured to detect the position in the X, Y, and θ directions of the inspection stage 2 and to transmit the detected position signal to the
撮像光学ユニット5は、検査用カメラ51、金属顕微鏡52、レボルバー53及びレボルバー駆動部54を備える。検査用カメラ51は、CCD(Charge−Coupled−Device)等の撮像素子511を備え、この撮像素子511で得た画像データをデジタル信号に変換して出力可能である。金属顕微鏡52は、対物レンズ11により得た半導体チップDの拡大像が検査用カメラ51の撮像素子511上に結像可能となるように、また照明用光源70から供給された明視野照明用の閃光を半導体ウェーハKに向けて照射可能となるように、適当な反射ミラーやレンズなどにより構成される。
The imaging optical unit 5 includes an
レボルバー53は、図2に示すように、回転中心軸J0回りに回転自在とされ、5つの対物レンズ11A〜11Eを備える。
As shown in FIG. 2, the
レボルバー駆動部54は、図3(A)に示すように、レボルバー53をその回転中心軸J0回りに回動駆動することにより、対物レンズ11A〜11Eのうちいずれか一つを撮像位置P0に選択的に配置可能とする。対物レンズ11Aが撮像位置P0に配置されたときは、対物レンズ11Aを介して得られた半導体ウェーハKの拡大像が検査用カメラ51により撮像可能となる。対物レンズ11B,11C,11D,11Eについても同様である。対物レンズ11Eは、上記5つの対物レンズの中では最も倍率が高く、別置きのモニター画面での目視検査を行うときに選択配置される。なお、対物レンズの符号については、説明上、他の対物レンズと区別する必要のあるときは例えば「11A」「11B」などと数字の末尾にA〜Eのアルファベットを付すが、特に区別する必要のないときは、単に対物レンズ11と記す。
As shown in FIG. 3A, the
撮像光学ユニット駆動部6は、ステッピングモータなどで構成され、撮像光学ユニット5をZ方向に駆動可能とする。 The imaging optical unit driving unit 6 is configured by a stepping motor or the like, and enables the imaging optical unit 5 to be driven in the Z direction.
明視野照明部7は、照明用光源70、光ファイバケーブル71及び光学系73などからなる。照明用光源70にはキセノンランプが使用される。光ファイバケーブル71は、照明用光源70の光照射口と金属顕微鏡52の光入射口とを接続する。光学系73は、金属顕微鏡52内に設けられ、検査用カメラ51が半導体ウェーハKを撮像するときに、明視野照明用の閃光を半導体ウェーハKに向けて照射するように構成される。
The bright field illumination unit 7 includes an
暗視野照明部8は、図3に示すように、枠体83、第1照射ユニット84a及び第2照射ユニット84bを備える。
As shown in FIG. 3, the dark
枠体83は、図3(A)に示すように、互いに対向配置された横部材831,832と、これら横部材831,832の端部に連結した縦部材833とからなり、平面視形状がコの字型を呈する。この開口部は、対物レンズ11の外径よりも広いサイズとされる。
As shown in FIG. 3A, the
第1照射ユニット84aは、枠体83における横部材831の内壁に取り付けられると共に、光ファイバーケーブル81aを介して照明用光源80aに接続される。そして、照明用光源80aから送られた暗視野照明用の光を照射するための照射口を有する。照射口には、集光レンズ841aが設けられる。暗視野照明用の光は集光レンズ841aから、光軸J1に対して所定角φ1をもって半導体ウェーハKの表面に照射可能とされる。
The
第2照射ユニット84bは、枠体83における横部材832の内壁に取り付けられると共に、光ファイバーケーブル81bを介して照明用光源80bに接続される。そして、照明用光源80bから送られた暗視野照明用の光を照射するための照射口を有する。照射口には、集光レンズ841bが設けられる。暗視野照明用の光は集光レンズ841bから、光軸J1に対して所定角φ2をもって半導体ウェーハKの表面に照射可能とされる。なお、照明用光源80a,80bは、いずれも照明用光源70と同様に、キセノンランプが使用される。
The
暗視野照明部8は、制御用コンピュータ9Aからの指令信号により、次に示す3つのモードに切り替えられる。第1モードは、第1照射ユニット84aが照射動作を行い、第2照射ユニット84bは照射動作を行わない。第2モードは、第2照射ユニット84bが照射動作を行い、第1照射ユニット84aは照射動作を行わない。第3モードは、第1照射ユニット84aと第2照射ユニット84bとのどちらも照射動作を行わない。
The dark
エアーシリンダ85は、その本体部851はフレーム1Fに固設され、そのロッド852の先端は取付金具853を介して枠体83に連結される。エアーシリンダ85は、制御用コンピュータ9Aからの指令信号によって直線駆動され、その進退動作により、枠体83は照射位置P1と退避位置P2とに選択的に配置可能とされる。照射位置P1とは、選択された対物レンズ11と半導体ウェーハKとの間(Z方向について)の位置で、選択された対物レンズ11の光軸J1と、集光レンズ841aの光軸と、集光レンズ841bの光軸とが交わる点の枠体83と同一平面上でのXY位置である(図3(A)及び図3(C)参照)。また、退避位置P2とは、撮像位置P0にある対物レンズ11を他の対物レンズ11に切り替るときに、枠体83が全ての対物レンズ11から完全に退避して、いずれの対物レンズ11とも干渉しない位置である。枠体83が照射位置P1に配置されたときは、図3(A)に示すように、第1照射ユニット84aまたは第2照射ユニット84bにより、半導体ウェーハWの表面への暗視野照射が可能となる。
The
制御用コンピュータ9Aは、メモリを備えた記憶部91A、及びCPU(Central Processing Unit)を備えた演算処理部92Aを有し、自動外観検査装置1が一連の検査動作を行うように、搬送用ロボット、検査ステージ駆動部3、レボルバー駆動部54、撮像光学ユニット駆動部6及びエアーシリンダ85などを制御するためのコンピュータである。また記憶部91Aには、対物レンズ11A〜11Eのそれぞれの基準変位が予め記憶されている。基準変位とは、各対物レンズ11A〜11Eに固有の最適な合焦変位のことであり、半導体ウェーハKの所定の基準位置において予め求められている。基準位置は例えば半導体ウェーハKの中心部分とされる。基準変位を求める具体的手法としては、鮮鋭度方式のように画像の鮮鋭度を用いる方法や、測距方式のようにパターンまでの変位を変位センサによって測定する方法を用いることができる。特に本形態では、対物レンズ11A〜11Eのうち焦点深度が比較的浅く且つ自動検査に用いられる(目視検査でない)ものについての基準変位を正確に求めておくことが好ましい。倍率が高いことから生じるピントぼけを回避するためである。
The
画像処理用コンピュータ9Bは、メモリを備えた記憶部91B、及びCPUを備えた演算処理部92Bを有し、検査用カメラ51により半導体チップDを撮像したときの画像を取り込み、この画像に所定の解析処理を施すことで半導体チップDの外観検査を行うコンピュータである。
The
次に、自動外観検査装置1の検査動作について説明する。図4は自動外観検査装置1における検査処理の概要を示すフローチャート、図5はチップ領域検査ステップS20の詳細を示すフローチャート、図6はチップ領域検査時における検査ステージ2の動作を示す図、図7はチップ無効領域検査ステップS40の概要を示すフローチャート、図8はチップ無効領域検査ステップS40の一部詳細を示すフローチャート、図9はチップ無効領域検査時における検査ステージ2の動作を示す図、図10はチップ無効領域検査時における暗視野照明動作を説明するための図、図11は図10における暗視野照明動作の優利点を説明するための図である。
Next, the inspection operation of the automatic
図4に示すように、自動外観検査装置1における検査処理は、ウェーハロードステップS10、チップ領域検査ステップS20、チップ無効領域検査ステップS40及びウェーハアンロードステップS60からなる。
As shown in FIG. 4, the inspection process in the automatic
ウェーハロードステップS10において、検査ステージ2は図示しない搬送用ロボットから受け取った半導体ウェーハKを、その表面に真空吸着または固定することにより保持する。 In the wafer loading step S10, the inspection stage 2 holds the semiconductor wafer K received from a transfer robot (not shown) by vacuum suction or fixing to the surface thereof.
半導体ウェーハKの保持を終えると、チップ領域検査ステップS20に進み、図5のようにチップ領域検査を行う。チップ領域検査では、チップ領域DRに形成された複数の半導体チップDの外観検査を行う。 When the holding of the semiconductor wafer K is finished, the process proceeds to a chip area inspection step S20, and a chip area inspection is performed as shown in FIG. In the chip area inspection, an appearance inspection of a plurality of semiconductor chips D formed in the chip area DR is performed.
対物レンズ選択ステップS21において、レボルバー駆動部54は、制御用コンピュータ9Aからの指令信号により、指定の対物レンズ11を撮像位置P0に配置する。指定の対物レンズ11は、検出したい欠陥のサイズに合わせて、対物レンズ11A〜11Dのうちいずれか一つを選択する。
In the objective lens selection step S21, the
テーブルアラインメントステップS22において、必要に応じて、検査ステージ2をその回転中心軸J2の回りに微少角度回動させる制御を行う。これにより、保持された半導体ウェーハKのθ方向のズレを補正することができる。その結果、半導体ウェーハKに形成された半導体チップは、X,Yそれぞれの方向に精度の良い平行度を確保して移動可能となる。 In the table alignment step S22, if necessary, the inspection stage 2 is controlled to rotate by a minute angle around the rotation center axis J2. Thereby, the shift | offset | difference of the (theta) direction of the hold | maintained semiconductor wafer K can be correct | amended. As a result, the semiconductor chips formed on the semiconductor wafer K can be moved while ensuring a high degree of parallelism in the X and Y directions.
テーブル初期位置配置ステップS23において、検査ステージ駆動部3は、制御用コンピュータ9Aからの指令信号により、検査ステージ2と対物レンズ11との相対位置関係が図6に示す状態となるように検査ステージ2を駆動配置する。
In the table initial position arrangement step S23, the inspection stage drive unit 3 receives the command signal from the
合焦/撮像ステップS24において、検査ステージ駆動部3は、制御用コンピュータ9Aからの指令信号により、検査ステージ2と対物レンズ11との相対位置関係が図6に示す破線矢印B1の経路を辿るように検査ステージ2をX、Y方向に水平駆動する。対物レンズ11が各半導体チップDの上方に来る毎の所定のタイミングで、撮像光学ユニット駆動部6は、鮮鋭度方式などの自動合焦法に基づき、撮像光学ユニット5をZ軸方向に駆動し、自動合焦を行う。自動合焦後、照明用光源70が明視野用の閃光を発すると同時に、検査用カメラ51が半導体チップDの拡大像を撮像する。
In the focusing / imaging step S24, the inspection stage drive unit 3 causes the relative positional relationship between the inspection stage 2 and the
画像比較ステップS25において、上記撮像で得た画像は、画像処理用コンピュータ9Bに取り込まれ、画像処理(マスターの良品画像との比較)によりその外観の良否判断が行われる。もし、外観が不良と判断された半導体チップDが存在した場合には(ステップS26でノー)、その位置情報を制御用コンピュータ9Aの記憶部91Aに記憶しておき(ステップS27)、当該不良の半導体チップDは、後段のボンディングやパッケージング工程での実装対象から外すようにする。X方向の一列分についてこの処理が終了すると、検査ステージ2をY方向に1ピッチ分シフトさせて次の一列分についても同様な処理を行う(ステップS29)。このような処理を順次行うことで、半導体ウェーハKに形成された全ての半導体チップDについての外観検査を終了する(S28でイエス)。
In the image comparison step S25, the image obtained by the above imaging is taken into the
チップ領域検査を終えると、チップ無効領域検査ステップS40に進み、チップ無効領域検査を行う。チップ無効領域検査では、チップ無効領域HRに形成された非同一パターンの外観検査を行う。図7に示すように、チップ無効領域検査ステップS40は、右側チップ無効領域検査ステップS410、暗視野照明切替ステップS420、左側チップ無効領域検査ステップS430及び暗視野照明部退避ステップS440からなる。右側チップ無効領域とは、半導体ウェーハKにおける右側半分RRの外周付近領域に形成された非同一パターンである。また、左側チップ無効領域とは、半導体ウェーハKにおける先とは反対側である、左側半分LRの外周付近領域に形成された非同一パターンである。 When the chip area inspection is completed, the process proceeds to a chip invalid area inspection step S40, and a chip invalid area inspection is performed. In the chip invalid area inspection, an appearance inspection of non-identical patterns formed in the chip invalid area HR is performed. As shown in FIG. 7, the chip invalid area inspection step S40 includes a right chip invalid area inspection step S410, a dark field illumination switching step S420, a left chip invalid area inspection step S430, and a dark field illumination unit retreat step S440. The right chip invalid region is a non-identical pattern formed in a region near the outer periphery of the right half RR in the semiconductor wafer K. Further, the left chip invalid region is a non-identical pattern formed in a region near the outer periphery of the left half LR, which is the opposite side of the semiconductor wafer K.
図8,9,10,11を参照して、右側チップ無効領域検査ステップS410について説明する。対物レンズ選択ステップS41において、レボルバー駆動部54は、制御用コンピュータ9Aからの指令信号により、指定の対物レンズ11を撮像位置P0に配置する。検出したい欠陥のサイズに合わせて、対物レンズ11A〜11Dのうちいずれか一つを選択する。
The right chip invalid area inspection step S410 will be described with reference to FIGS. In the objective lens selection step S41, the
暗視野照明部進入ステップS42において、エアーシリンダ85は、制御用コンピュータ9Aからの指令信号によりロッド852を伸ばす。これにより、退避位置P2に配置されていた暗視野照明部8は、照射位置P1に配置される(図3(A)及び図3(B)の実線部分参照)。
In the dark field illumination unit entering step S42, the
テーブル初期位置配置ステップS43において、検査ステージ駆動部3は、制御用コンピュータ9Aからの指令信号により、検査ステージ2と対物レンズ11との相対位置関係が図9に示す状態となるように検査ステージ2を初期位置に駆動配置する。
In the table initial position arrangement step S43, the inspection stage drive unit 3 causes the inspection stage 2 so that the relative positional relationship between the inspection stage 2 and the
合焦/撮像ステップS44において、検査ステージ駆動部3は、制御用コンピュータ9Aからの指令信号により、検査ステージ2と対物レンズ11との相対位置関係が図9に示す破線矢印B2の経路を辿るように検査ステージ2をX、Y方向に水平駆動する。対物レンズ11が各非同一パターンの上方に来る毎の所定のタイミングで、撮像光学ユニット駆動部6は、鮮鋭度方式などの自動合焦法に基づき、撮像光学ユニット5をZ軸方向に駆動し、自動合焦を行う。自動合焦後、暗視野照明部8は第1モードとなり、照明用光源80aが暗視野用の閃光を発すると同時に、検査用カメラ51が非同一パターンを撮像する。撮像時に第1照射ユニット84aは図10(A)のように暗視野用光L1を照射する。照射の仕方は、撮像光学ユニット5の光軸J1に対して所定角度φ1傾いた方向からチップ無効領域HRに向けて暗視野照明を行うので、半導体ウェーハKのエッジ面KEに照明が照射されない。
In the focusing / imaging step S44, the inspection stage drive unit 3 causes the relative positional relationship between the inspection stage 2 and the
画像判定ステップS45において、上記撮像で得た画像は、画像処理用コンピュータ9Bに取り込まれ、画像処理によりその外観の良否判断が行われる。暗視野照明部8により暗視野照明されたため、異物IBが存在したら光の散乱が起きる。散乱光L1’の画像を検査用カメラ51が捉えて異物有りと判断する。異物有りと判断された場合には(ステップS46でノー)、その位置情報を制御用コンピュータ9Aの記憶部91Aに記憶しておき(ステップS47)、当該非同一パターン近傍の半導体チップDについては、後段のプローブ検査での検査対象から外すようにする。或いは、圧空噴射ノズル等を設けて、異物有りと判断された場合に当該非同一パターンにおける異物IBを吹き飛ばすようにしてもよい。これにより、プローブ装置の探針が破損するのを防止することができる。図9に示す破線矢印B2の経路を辿るように、検査ステージ2をX、Y方向に水平駆動させながら、上のような異物の有無判断処理を順次行うことで、半導体ウェーハKにおける右側非同一パターン全てについての外観検査を終了する(ステップS48でイエス)。
In the image determination step S45, the image obtained by the imaging is taken into the
右側チップ無効領域の検査が終了すると、図7のステップ420において、制御用コンピュータ9Aからの指令信号により、暗視野照明部8は第2モードとなり、第1照射ユニット84aから第2照射ユニット84bに照射動作が切り替えられる。撮像時には、図10(B)に示すように、第2照射ユニット84bが暗視野用光L2を照射する。そして左側チップ無効領域検査ステップS430に進む。左側非同一パターンとは、半導体ウェーハKにおける左側半分LRの外周付近の領域に形成された非同一パターンである。
When the inspection of the right chip ineffective area is completed, in step 420 of FIG. 7, the dark
左側チップ無効領域検査ステップS430は、右側チップ無効領域検査ステップS410と実質的に同様な要領で検査動作を行う。その際、検査ステージ駆動部3は、検査ステージ2と対物レンズ11との相対位置関係が図9に示す破線矢印B3の経路を辿るように検査ステージ2をX、Y方向に水平駆動する。
The left chip invalid area inspection step S430 performs an inspection operation in substantially the same manner as the right chip invalid area inspection step S410. At that time, the inspection stage drive unit 3 horizontally drives the inspection stage 2 in the X and Y directions so that the relative positional relationship between the inspection stage 2 and the
以上のようにして、右側チップ無効領域と左側チップ無効領域の検査が終わると、図7の暗視野照明部退避ステップS440に進む。暗視野照明部退避ステップS440では、暗視野照明部8は第3モードとなり、第1照射ユニット84a及び第2照射ユニット84bは消灯状態となる。また、エアーシリンダ85はロッド852を縮め、照射位置P1に配置されていた暗視野照明部8は、退避位置P2に配置される。このようにして、図4のチップ無効領域検査ステップS40が終了する。
When the inspection of the right chip invalid area and the left chip invalid area is completed as described above, the process proceeds to the dark field illumination unit retreat step S440 in FIG. In the dark field illumination unit retreat step S440, the dark
ウェーハアンロードステップS60において、検査済みの半導体ウェーハKを真空吸着または固定から解放し、搬送用ロボットに引き渡す。以降、新たな半導体ウェーハKを受け取り、上と同様な手順で処理を進める。 In the wafer unloading step S60, the inspected semiconductor wafer K is released from vacuum suction or fixation, and is delivered to the transfer robot. Thereafter, a new semiconductor wafer K is received, and the process proceeds in the same procedure as above.
以上に説明したように、自動外観検査装置1によると、暗視野照明部8は、撮像光学ユニット5の光軸J1に対して所定角度φ1,φ2傾いた方向からチップ無効領域HRに向けて暗視野照明を行う。異物IBが存在した場合、光の散乱が生じ、撮像光学ユニット5がその散乱光L1’,L2’の画像を捉えることで、チップ無効領域HRの外観検査を行う。このように、マスター画像によるアルゴリズムでは検査不可能なチップ無効領域HRの外観検査が可能となる。その結果、プローブ検査時にチップ無効領域HRに付着した異物IBによりプローブ装置における探針が破損するのを防止することができる。
As described above, according to the automatic
また、制御用コンピュータ9Aは、第1照射ユニット84aと第2照射ユニット84bのうち半導体ウェーハKのエッジ面KEに照明が照射されない方を選択する。つまり撮像しようとするチップ無効領域HRのエッジ面KEに照射光が対向しない方を選択する。例えば、半導体ウェーハKの右側半分RRにおけるチップ無効領域HRの外観検査を行うときは、第1照射ユニット84aが選択される。そして撮像光学ユニット5の光軸J1から所定角度φ1傾いた方向からチップ無効領域HRに向けて暗視野照明を行う。この場合は、図10(A)のように、半導体ウェーハKのエッジ面KEに照明が照射されないため、エッジ面KEからの乱反射が無く、正確な外観検査を実現することできる。もし、これとは反対に第2照射ユニット84bを選択したとすると、図11(A)のように、撮像光学ユニット5は、エッジ面KEからの乱反射光の成分を含んだ散乱光L2’’の画像を捉えるため、正確な外観検査ができなくなる。
Further, the
半導体ウェーハKの左側半分LRにおけるチップ無効領域HRの外観検査を行うときは、第2照射ユニット84bが選択される。そして撮像光学ユニット5の光軸J1から所定角度φ2傾いた方向からチップ無効領域HRに向けて暗視野照明を行う。この場合は、図10(B)のように、半導体ウェーハKのエッジ面KEに照明が照射されないため、エッジ面KEからの乱反射が無く、正確な外観検査を実現することできる。もし、これとは反対に第1照射ユニット84aを選択したとすると、図11(B)のように、撮像光学ユニット5は、エッジ面KEからの乱反射光の成分を含んだ散乱光L1’’の画像を捉えるため、正確な外観検査ができなくなる。
When the appearance inspection of the chip invalid region HR in the left half LR of the semiconductor wafer K is performed, the
また、第1照射ユニット84a及び第2照射ユニット84bは、照射口の先端にそれぞれ集光レンズ841a,841bを備えることで照射範囲を必要最小限とすることができ、照明の明るさがより向上するので、より小さな異物IBを捉えるのに好適である。
In addition, the
また、暗視野照明部8は、選択された対物レンズ11と半導体ウェーハKとの間で進退可能な構成とされる。暗視野照明部8を進入させた状態でチップ無効領域HRを照射することができる。暗視野照明部8を退出させることで、レボルバー53の回転による対物レンズ11の選択時に対物レンズ11と暗視野照明部8との干渉を避けることができる。
Further, the dark
また、エアーシリンダ85はレボルバー53とは別個に設けてあるため、暗視野照明部8に接続されている照明用光源80a,80bからの光ファイバケーブル81a,81bが、レボルバー53の回転によって捻れることもなく、その存在によるレボルバー53の動作に制約を受けない。
Since the
以上、本発明の実施の形態について説明を行ったが、上に開示した実施の形態は、あくまで例示であって、本発明の範囲はこれら実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、更に特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むことが意図される。例えば、直交座標系の3軸の方向については、必ずしもXY平面が水平面、Z方向が鉛直方向でなくてもよい。対物レンズ11の数は、5個に限らず、2個以上4個以下、または6個以上というように任意の複数個とすることができる。制御用コンピュータ9A及び画像処理用コンピュータ9Bでの処理は、1台のコンピュータで行うようにしてもよい。照明用光源70,80a,80bはそれぞれキセノンランプに限定されず、また一つの光源からの光を適当な光学系により分配する形態とすることもできる。その他、画像処理の手法、検査ステージ2の動作態様、検査処理の各ステップの順序などについても、本発明の主旨に沿い適宜変更してよい。
As mentioned above, although embodiment of this invention was described, embodiment disclosed above is an illustration to the last, Comprising: The scope of the present invention is not limited to these embodiment. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims. For example, with respect to the directions of the three axes of the orthogonal coordinate system, the XY plane is not necessarily the horizontal plane and the Z direction is not necessarily the vertical direction. The number of
1 自動外観検査装置
5 撮像光学ユニット(撮像光学系)
8 暗視野照明部(暗視野照明手段)
9A 制御用コンピュータ(切替手段)
9B 画像処理用コンピュータ(判定手段)
11 対物レンズ
53 レボルバー
84a 第1照射ユニット(第1暗視野照明手段)
84b 第2照射ユニット(第2暗視野照明手段)
841a 集光レンズ
841b 集光レンズ
S44 合焦/撮像ステップ(ステップ)
S45 画像判定ステップ(ステップ)
85 進退手段(エアーシリンダ)
HR チップ無効領域
IB 異物
J1 光軸
K 半導体ウェーハ
KE エッジ面
L1’ 散乱光
L2’ 散乱光
φ1 所定角度
φ2 所定角度
1 Automatic visual inspection device 5 Imaging optical unit (imaging optical system)
8 Dark field illumination unit (dark field illumination means)
9A Control computer (switching means)
9B Image processing computer (determination means)
11
84b Second irradiation unit (second dark field illumination means)
S45 Image determination step (step)
85 Advance / Retreat means (Air cylinder)
HR Chip invalid area IB Foreign object J1 Optical axis K Semiconductor wafer KE Edge surface L1 'Scattered light L2' Scattered light φ1 Predetermined angle φ2 Predetermined angle
Claims (2)
暗視野照明手段(8)により暗視野照明された状態で撮像光学系(5)によりチップ無効領域(HR)を撮像したときに得られる散乱光(L1’,L2’)の画像に基づいてチップ無効領域(HR)における異物(IB)の有無を判定する判定手段(9B)を備える自動外観検査装置において、
暗視野照明手段(8)が、
撮像光学系(5)の光軸(J1)から第1の所定角度(φ1)傾いた方向からチップ無効領域(HR)に向けて暗視野照明を行う第1暗視野照明手段(84a)と、
撮像光学系(5)の光軸(J1)から第2の所定角度(φ2)傾いた方向からチップ無効領域(HR)に向けて暗視野照明を行う第2暗視野照明手段(84b)と、
第1暗視野照明手段(84a)及び第2暗視野照明手段(84b)とチップ無効領域(HR)との配置関係に応じて、第1暗視野照明手段(84a)の照明動作と第2暗視野照明手段(84b)の照明動作とを選択的に切り替える切替手段(9A)とを備え、
切替手段(9A)は、第1暗視野照明手段(84a)と第2暗視野照明手段(84b)のうち半導体ウェーハ(K)のエッジ面(KE)に照明が照射されない方を選択するように構成されたことを特徴とする自動外観検査装置。 An automatic visual inspection apparatus (1) for automatically performing visual inspection of a chip invalid region (HR) formed near the outer periphery of a semiconductor wafer (K) ,
Dark field illumination means (8) by the imaging optical system in a state of being dark-field illumination (5) obtained scattered light when imaging the chip invalid region (HR) (L1 ', L2 ') based on an image of the chip in the self Dogaikan inspection apparatus that includes a determination means (9B) determines the presence or absence of foreign substance (IB) in the ineffective region (HR),
The dark field illumination means (8)
First dark field illumination means (84a) for performing dark field illumination from the direction inclined to the first predetermined angle (φ1) from the optical axis (J1) of the imaging optical system (5) toward the chip invalid region (HR);
Second dark field illumination means (84b) for performing dark field illumination from the direction inclined to the second predetermined angle (φ2) from the optical axis (J1) of the imaging optical system (5) toward the chip invalid region (HR);
The first dark field illumination means (84a) and the second dark field illumination means (84a) according to the positional relationship between the first dark field illumination means (84a) and the second dark field illumination means (84b) and the chip ineffective area (HR). Switching means (9A) for selectively switching the illumination operation of the visual field illumination means (84b),
The switching means (9A) selects one of the first dark field illumination means (84a) and the second dark field illumination means (84b) that does not illuminate the edge surface (KE) of the semiconductor wafer (K). An automatic visual inspection apparatus characterized by being configured.
暗視野照明手段(8)により暗視野照明された状態で撮像光学系(5)によりチップ無効領域(HR)を撮像したときに得られる散乱光(L1’,L2’)の画像に基づいてチップ無効領域(HR)における異物(IB)の有無を判定する判定手段(9B)を用いる自動外観検査方法において、The chip based on the image of the scattered light (L1 ′, L2 ′) obtained when the chip invalid region (HR) is imaged by the imaging optical system (5) in the dark field illumination state by the dark field illumination means (8). In the automatic visual inspection method using the determination means (9B) for determining the presence or absence of the foreign matter (IB) in the invalid area (HR),
暗視野照明手段(8)が、The dark field illumination means (8)
撮像光学系(5)の光軸(J1)から第1の所定角度(φ1)傾いた方向からチップ無効領域(HR)に向けて暗視野照明を行う第1暗視野照明手段(84a)と、First dark field illumination means (84a) for performing dark field illumination from the direction inclined to the first predetermined angle (φ1) from the optical axis (J1) of the imaging optical system (5) toward the chip invalid region (HR);
撮像光学系(5)の光軸(J1)から第2の所定角度(φ2)傾いた方向からチップ無効領域(HR)に向けて暗視野照明を行う第2暗視野照明手段(84b)と、Second dark field illumination means (84b) for performing dark field illumination from the direction inclined to the second predetermined angle (φ2) from the optical axis (J1) of the imaging optical system (5) toward the chip invalid region (HR);
第1暗視野照明手段(84a)及び第2暗視野照明手段(84b)とチップ無効領域(HR)との配置関係に応じて、第1暗視野照明手段(84a)の照明動作と第2暗視野照明手段(84b)の照明動作とを選択的に切り替える切替手段(9A)とを備え、The first dark field illumination means (84a) and the second dark field illumination means (84a) according to the positional relationship between the first dark field illumination means (84a) and the second dark field illumination means (84b) and the chip ineffective area (HR). Switching means (9A) for selectively switching the illumination operation of the visual field illumination means (84b),
切替手段(9A)は、第1暗視野照明手段(84a)と第2暗視野照明手段(84b)のうち半導体ウェーハ(K)のエッジ面(KE)に照明が照射されない方を選択して得られる散乱光の画像に基づいてチップ無効領域(HR)における異物(IB)の有無を判定手段(9B)により判定することを特徴とする自動外観検査方法。The switching means (9A) is obtained by selecting one of the first dark field illumination means (84a) and the second dark field illumination means (84b) that does not illuminate the edge surface (KE) of the semiconductor wafer (K). An automatic visual inspection method characterized in that the determination means (9B) determines the presence or absence of foreign matter (IB) in the chip invalid region (HR) based on the scattered light image.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071586A JP4960912B2 (en) | 2008-03-19 | 2008-03-19 | Automatic visual inspection apparatus and automatic visual inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071586A JP4960912B2 (en) | 2008-03-19 | 2008-03-19 | Automatic visual inspection apparatus and automatic visual inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009229105A JP2009229105A (en) | 2009-10-08 |
JP4960912B2 true JP4960912B2 (en) | 2012-06-27 |
Family
ID=41244693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008071586A Active JP4960912B2 (en) | 2008-03-19 | 2008-03-19 | Automatic visual inspection apparatus and automatic visual inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4960912B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5686012B2 (en) | 2011-03-22 | 2015-03-18 | 富士通株式会社 | Surface defect inspection apparatus and method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63226937A (en) * | 1987-03-16 | 1988-09-21 | Hitachi Electronics Eng Co Ltd | Foreign substance inspection system |
JP3102493B2 (en) * | 1990-09-19 | 2000-10-23 | 株式会社日立製作所 | Foreign matter inspection method and apparatus |
JP2001116529A (en) * | 1999-10-15 | 2001-04-27 | Canon Inc | Foreign matter inspection device and manufacturing method of device using same |
JP3584219B2 (en) * | 2001-06-28 | 2004-11-04 | 財団法人工業技術研究院 | Method of manufacturing probe card and probe card |
JP5085953B2 (en) * | 2006-02-24 | 2012-11-28 | 株式会社日立ハイテクノロジーズ | Surface inspection device |
JP2008021884A (en) * | 2006-07-13 | 2008-01-31 | Nikon Corp | Inspection apparatus |
JP4257863B2 (en) * | 2007-02-13 | 2009-04-22 | 東レエンジニアリング株式会社 | Automatic visual inspection equipment |
-
2008
- 2008-03-19 JP JP2008071586A patent/JP4960912B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009229105A (en) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4257863B2 (en) | Automatic visual inspection equipment | |
JP2007327836A (en) | Appearance inspection apparatus and method | |
CN110231352B (en) | Image inspection apparatus, image inspection method, and image inspection recording medium | |
JP6795479B2 (en) | Inspection equipment and inspection method | |
JP2008267904A (en) | Visual inspecting apparatus and method for inspecting surface state | |
JP2008032433A (en) | Substrate inspection device | |
JP2008224303A (en) | Automatic visual examination device | |
JP7007993B2 (en) | Dicing tip inspection device | |
JP6671309B2 (en) | Inspection device and inspection method | |
JP4960912B2 (en) | Automatic visual inspection apparatus and automatic visual inspection method | |
JP4951323B2 (en) | Defect correction method and defect correction apparatus | |
JP2000131037A (en) | Apparatus for inspecting shape of body | |
JP7368141B2 (en) | Wafer appearance inspection device and method | |
JP2011149814A (en) | Coating inspection device and coating inspection method | |
JP2009150718A (en) | Inspecting device and inspection program | |
JP2000329529A (en) | Inspection method and device for spark plug, and production method of spark plug | |
JP4641275B2 (en) | Automatic visual inspection apparatus and automatic visual inspection method | |
JP2014121727A (en) | Laser machining apparatus | |
JP7293046B2 (en) | Wafer visual inspection apparatus and method | |
JP2004031069A (en) | Manufacturing method and manufacturing device for spark plug | |
JP3885000B2 (en) | Spark plug inspection method, spark plug manufacturing method, and spark plug inspection device | |
WO2023162523A1 (en) | Wafer inspection device | |
KR102038289B1 (en) | Apparatus for inspecting welding part based on vision | |
JP4703273B2 (en) | Automatic visual inspection apparatus and automatic visual inspection method | |
JP2006308484A (en) | Automatic visual inspection device and automatic visual inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120323 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4960912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |