JP4957171B2 - Start-up control circuit, start-up control method, and multi-output power supply device or multi-output power supply start-up control method using the same - Google Patents

Start-up control circuit, start-up control method, and multi-output power supply device or multi-output power supply start-up control method using the same Download PDF

Info

Publication number
JP4957171B2
JP4957171B2 JP2006284149A JP2006284149A JP4957171B2 JP 4957171 B2 JP4957171 B2 JP 4957171B2 JP 2006284149 A JP2006284149 A JP 2006284149A JP 2006284149 A JP2006284149 A JP 2006284149A JP 4957171 B2 JP4957171 B2 JP 4957171B2
Authority
JP
Japan
Prior art keywords
terminal
input
output
activation
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006284149A
Other languages
Japanese (ja)
Other versions
JP2008102707A (en
Inventor
雅之 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2006284149A priority Critical patent/JP4957171B2/en
Publication of JP2008102707A publication Critical patent/JP2008102707A/en
Application granted granted Critical
Publication of JP4957171B2 publication Critical patent/JP4957171B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)

Description

本発明は、複数の端子を有し、入力端子からの入力オン・オフ信号に基づいて、出力端子からの起動信号の出力順序を制御する起動制御回路、起動制御方法及びこの起動制御回路を搭載した多出力電源装置とこの起動制御方法を用いた多出力電源起動制御方法に関する。   The present invention includes a start control circuit, a start control method, and a start control circuit that have a plurality of terminals and control the output order of start signals from output terminals based on input on / off signals from the input terminals. The present invention relates to a multi-output power supply apparatus and a multi-output power supply start control method using this start control method.

近年の電子機器は、内部回路を起動させるために複数の電圧を必要とするが、その場合において、電源出力の起動順を守らなければ、不具合を生じてしまう場合がある。この問題を解決するために、従来から、複数の電圧出力部の出力電圧のうちの１つと比較して、比較される出力電圧が所定電圧に達したときに他の電圧出力部をオンさせる多出力電源装置が知られている（例えば、特許文献１参照）。   In recent years, electronic devices require a plurality of voltages to activate an internal circuit. In this case, if the activation order of the power supply output is not observed, a problem may occur. In order to solve this problem, conventionally, compared to one of the output voltages of a plurality of voltage output units, when the output voltage to be compared reaches a predetermined voltage, the other voltage output unit is turned on. An output power supply device is known (see, for example, Patent Document 1).

図１１は、特許文献１に記載された多出力電源装置の構成を示したブロック図である。図１１において、入力端子ＶＴから、入力電圧ＶＩＮが入力される。電圧変換部Ｐ０〜Ｐ２において、入力電圧ＶＩＮが変換され、それぞれ出力端子ＯＴ０〜ＯＴ２に出力電圧ＶＯＵＴ０〜ＶＯＵＴ２を出力する。   FIG. 11 is a block diagram showing the configuration of the multi-output power supply device described in Patent Document 1. In FIG. In FIG. 11, an input voltage VIN is input from an input terminal VT. In the voltage converters P0 to P2, the input voltage VIN is converted, and output voltages VOUT0 to VOUT2 are output to the output terminals OT0 to OT2, respectively.

ここで、制御端子ＣＴから制御信号ＣＴＬ０が出力されるようになっており、制御信号ＣＴＬ０がアクティブのときに電圧変換部Ｐ０から出力電圧ＶＯＵＴ０が出力される。ＶＯＵＴ０は、制御信号発生部ＶＭ１に入力され、ＶＯＵＴ０が所定電圧以上であって、ＣＴＬ０がアクティブのときに制御信号ＣＴＬ１が出力され、電圧変換部Ｐ１へ送られる。そしてＶＯＵＴ１が出力され、ＶＯＵＴ１が所定の電圧より大きいときに、制御信号発生部ＶＭ２で制御信号ＣＴＬ２が出力され、電圧変換部Ｐ２から出力電圧ＶＯＵＴ２が出力される。   Here, the control signal CTL0 is output from the control terminal CT, and the output voltage VOUT0 is output from the voltage conversion unit P0 when the control signal CTL0 is active. VOUT0 is input to the control signal generator VM1, and when VOUT0 is equal to or higher than a predetermined voltage and CTL0 is active, the control signal CTL1 is output and sent to the voltage converter P1. When VOUT1 is output and VOUT1 is higher than a predetermined voltage, the control signal generator VM2 outputs the control signal CTL2, and the voltage converter P2 outputs the output voltage VOUT2.

このように、特許文献１に記載の多出力電源装置では、ＶＯＵＴ０〜ＶＯＵＴ２が、前の出力端子から出力電圧を出力後に、次の出力端子が順次電圧を出力するように構成されている。
特開２００６−１９１７０５号公報 As described above, the multi-output power supply device described in Patent Document 1 is configured such that after VOUT0 to VOUT2 output an output voltage from the previous output terminal, the next output terminal sequentially outputs the voltage.
JP 2006-191705 A

しかしながら、特許文献１に記載の構成では、いかなる場合であっても、出力電圧ＶＯＵＴ１を立ち上げるためにはＶＯＵＴ０が立ち上がっていなければならず、各端子を個別起動したいような場合でも、個別起動ができないという問題があった。また、前の端子の出力電圧の値に基づいて次の端子の電圧出力を行うため、出力電圧を検出する必要があり、そのため検出用端子をＩＣの外側に出す必要があった。更に、負電圧出力を検出する場合には、極性反転回路が必要となるという煩わしさもあった。   However, in the configuration described in Patent Document 1, in any case, VOUT0 must be raised in order to raise the output voltage VOUT1, and even if each terminal is desired to be individually activated, individual activation is not possible. There was a problem that I could not. In addition, since the voltage output of the next terminal is performed based on the value of the output voltage of the previous terminal, it is necessary to detect the output voltage, and therefore it is necessary to bring the detection terminal out of the IC. Further, when detecting a negative voltage output, there is also a trouble that a polarity inversion circuit is required.

そこで、本発明は、複数の入力端子に同時にオン信号が入力されたときには設定された起動順に起動制御信号又は電圧を出力し、個別にオン信号が入力されたときには、個別起動を行えるように構成した起動制御回路、起動制御方法、及びこれらを用いた多出力電源装置又は多出力電源起動制御方法を提供することを目的とする。   Therefore, the present invention is configured such that when an ON signal is simultaneously input to a plurality of input terminals, the startup control signal or voltage is output in the set startup order, and when the ON signal is input individually, the individual startup can be performed. It is an object of the present invention to provide a startup control circuit, a startup control method, and a multi-output power source apparatus or a multi-output power source startup control method using these.

上記目的を達成するため、第１の発明に係る起動制御回路（１００）は、優先順が定められて配置されたＮ個（Ｎは２以上の自然数）の入力端子（ＳＷｎ）と該入力端子（ＳＷｎ）に対応する起動制御信号出力端子（ＣＴＬｎ）とを有する端子を備え、該入力端子（ＳＷｎ）のオン信号に基づいて前記起動制御信号出力端子（ＣＴＬｎ）から出力される起動制御信号を制御する起動制御回路（１００）であって、
前記Ｎ個の入力端子（ＳＷｎ）にオン信号が同時に入力されたときには、所定の順番で前記起動制御信号出力端子（ＣＴＬｎ）から起動制御信号を出力し、
前記入力端子（ＳＷｎ）にオン信号が個別に入力されたときには、前記入力端子（ＳＷｎ）に対応する前記起動制御信号出力端子（ＣＴＬｎ）から個別に起動制御信号を出力することを特徴とする。これにより、予め設定された所定の順序で起動制御信号を出力するだけでなく、個別の起動も可能となり、柔軟な起動制御が可能となる。 In order to achieve the above object, the activation control circuit (100) according to the first aspect of the present invention includes N input terminals (SW n ) arranged in a priority order (N is a natural number of 2 or more) and the inputs. comprising a terminal and a start control signal output terminal corresponding to the terminal (SW n) (CTL n) , is output from the input terminal (SW n) of the on-signal the start control signal output terminal on the basis of the (CTL n) A start control circuit (100) for controlling the start control signal,
When ON signals are simultaneously input to the N input terminals (SW n ), start control signals are output from the start control signal output terminals (CTL n ) in a predetermined order;
When an ON signal to the input terminal (SW n) is input separately, characterized by outputting individually start control signal from the start control signal output terminal (CTL n) corresponding to said input terminal (SW n) And Thus, not only the activation control signals are output in a predetermined order set in advance, but also individual activation is possible, and flexible activation control is possible.

第２の発明は、第１の発明に係る起動制御回路（１００）において、
前記起動制御回路（１００）は、前記Ｎ個の入力端子（ＳＷｎ）に対応するソフトスタート信号出力端子（３０ａ、３１ａ、３２ａ）と、優先端子状態監視回路（１３）を有し、
該優先端子状態監視回路（１３）は、ｎ番目の入力端子（ＳＷｎ）、ｎ番目の前記起動制御信号出力端子（ＣＴＬｎ）及びｎ番目のソフトスタート信号出力端子（３０ａ、３１ａ、３２ａ）のオン・オフ信号に基づいて、前記入力端子（ＳＷｎ）がオフ状態であるとき、又は前記起動制御信号出力端子（ＣＴＬｎ）がオン状態でかつソフトスタート終了後のときに、自己の出力端子（Ｘ）から（ｎ＋１）番目の端子のソフトスタート起動が可能な状態であることを示すソフトスタート起動可能信号を出力することを特徴とする。これにより、起動順が優先するｎ番目の端子の状態を監視し、次の（ｎ＋１）番目の端子の順次起動と個別起動が可能な状態を定めることができる。 According to a second aspect of the present invention, in the activation control circuit (100) according to the first aspect,
The activation control circuit (100) includes soft start signal output terminals (30a, 31a, 32a) corresponding to the N input terminals (SW n ) and a priority terminal state monitoring circuit (13).
The priority terminal state monitoring circuit (13), the n-th input terminal (SW n), n th of the activation control signal output terminal (CTL n) and n th soft start signal output terminal (30a, 31a, 32a) When the input terminal (SW n ) is in an off state or when the start control signal output terminal (CTL n ) is in an on state and after the soft start is finished, A soft start activation enable signal indicating that the soft start activation of the (n + 1) th terminal from the terminal (X) is possible is output. Thus, it is possible to monitor the state of the nth terminal in which the activation order has priority, and to determine the state in which the next (n + 1) th terminal can be sequentially activated and individually activated.

第３の発明は、第２の発明に係る起動制御回路（１００）において、
前記起動制御回路（１００）は、（ｎ＋１）番目の前記ソフトスタート信号出力端子（３０ａ、３１ａ、３２ａ）及び（ｎ＋１）番目の前記起動制御信号出力端子（ＣＴＬｎ＋１）と、ｎ番目の前記入力端子（ＳＷｎ）に係る前記優先端子状態監視回路（１３）の出力端子（Ｘ）とを入力とする個別起動オン制御回路（１４）を有し、
該個別起動オン制御回路（１４）は、（ｎ＋１）番目の前記起動制御信号出力端子（ＣＴＬｎ＋１）がオン状態でかつソフトスタート終了後と、ｎ番目の前記ソフトスタート起動可能信号が出力されているときにオン信号を出力することを特徴とする。これにより、（ｎ＋１）番目の個別起動オン制御回路が、ソフトスタート終了後には独立して（ｎ＋１）番面の起動制御出力信号のオン状態を維持し、ソフトスタート期間中には、ｎ番目の優先端子状態監視回路の出力信号により起動制御出力信号をオンとすることができる。 According to a third aspect of the present invention, in the activation control circuit (100) according to the second aspect,
The activation control circuit (100) includes an (n + 1) th soft start signal output terminal (30a, 31a, 32a) and an (n + 1) th activation control signal output terminal (CTLn + 1 ) and an nth input. An individual start-on control circuit (14) having the output terminal (X) of the priority terminal state monitoring circuit (13) related to the terminal (SW n ) as an input;
The individual activation on control circuit (14) outputs the nth soft start activation enable signal when the (n + 1) th activation control signal output terminal (CTL n + 1 ) is in an on state and after the soft start is completed. It is characterized in that an on signal is output when the power is on. As a result, the (n + 1) th individual activation on control circuit maintains the on state of the activation control output signal of the (n + 1) th surface independently after the soft start ends, and during the soft start period, the nth The activation control output signal can be turned on by the output signal of the priority terminal state monitoring circuit.

第４の発明は、第３の発明に係る起動制御回路において、
前記起動制御回路は、（ｎ＋１）番目の入力端子（ＳＷｎ＋１）の入力信号と、（ｎ＋１）番目の前記個別起動オン制御回路（１４）の出力信号とがオン状態のときに最終的な（ｎ＋１）番目の起動制御信号を出力することを特徴とする。これにより、（ｎ＋１）番目の入力端子にオン信号が入っているときにのみ、（ｎ＋１）番目の起動制御出力信号を出力することができる。 According to a fourth aspect of the present invention, in the start control circuit according to the third aspect,
When the input signal of the (n + 1) th input terminal (SW n + 1 ) and the output signal of the (n + 1) th individual start-up control circuit (14) are in the ON state, the start control circuit The n + 1) th activation control signal is output. Thus, the (n + 1) th start control output signal can be output only when the (n + 1) th input terminal has an ON signal.

第５の発明は、第１の発明に係る起動制御回路（１００）において、
前記起動制御回路（１００）は、（１〜ｎ）番目の総ての前記入力端子（ＳＷ０〜ＳＷｎ−１）と該入力端子（ＳＷ０〜ＳＷｎ−１）に対応する（１〜ｎ）番目のソフトスタート信号出力端子（ＣＨ０ ＳＳＴＲＩＧ〜ＣＨｎ−１ ＳＳＴＲＩＧ）の出力信号を監視し、総てのソフトスタート起動が終了した時点で（ｎ＋１）番目の起動制御信号（ＣＴＬｎ）を出力する制御を行うことを特徴とする。これにより、（ｎ＋１）番目の端子と（１〜ｎ）番目の任意の端子を接続して同時にオンすることにより、任意の端子との組み合わせについて順次起動と個別起動を実行することができる。 According to a fifth aspect of the present invention, in the activation control circuit (100) according to the first aspect,
The start control circuit (100) corresponds to a (1 to n) th of all the input terminals (SW 0 ~SW n-1) and the input terminal (SW 0 ~SW n-1) (1~ n) Monitor the output signal of the first soft start signal output terminal (CH0 SSTRIG to CHn-1 SSTRIG), and output the (n + 1) th start control signal (CTL n ) when all the soft start start is completed. It is characterized by performing control. Thereby, by connecting the (n + 1) th terminal and the (1 to n) th arbitrary terminals and turning them on at the same time, it is possible to execute sequential activation and individual activation for combinations with arbitrary terminals.

第６の発明に係る多出力電源装置は、第１〜４の発明に係る起動制御回路（１００）を備え、前記起動制御信号出力端子（ＣＴＬｎ）の各々が電圧出力部（ＶＯＵＴｎ）に接続されている多出力電源装置であって、
前記入力端子からの入力電圧に基づいて、前記電圧出力部（ＶＯＵＴｎ）から複数の電圧を、前記起動制御回路（１００）により制御された順序で出力することを特徴とする。これにより、設定した起動順に電圧を出力するだけでなく、個別に入力オン信号を入力した場合に、個別に電圧を出力できる多出力電源装置を実現できるとともに、該多出力電源装置は単純なロジックで構成されているため、複合電源ＩＣ（集積回路）の縮小化にも寄与できる。 A multi-output power supply device according to a sixth aspect of the invention includes the activation control circuit (100) according to the first to fourth aspects of the invention, and each of the activation control signal output terminals (CTL n ) is connected to a voltage output unit (VOUT n ). A multi-output power supply connected,
Based on an input voltage from the input terminal, a plurality of voltages are output from the voltage output unit (VOUT n ) in the order controlled by the start control circuit (100). As a result, it is possible to realize a multi-output power supply device that not only outputs a voltage in the set starting order but also outputs a voltage individually when an input ON signal is inputted individually, and the multi-output power supply device has a simple logic. Therefore, it can contribute to the reduction of the composite power supply IC (integrated circuit).

第７の発名に係る起動制御方法は、Ｎ個（Ｎは２以上の自然数）の入力端子（ＳＷｎ）からの入力信号に基づいて、前記入力端子（ＳＷｎ）に対応する起動制御信号出力端子（ＣＴＬｎ）から順序を定めて起動制御信号を出力する起動制御方法であって、
前記Ｎ個の入力端子（ＳＷｎ）にオン信号が同時に入力されたときには、所定の順番で前記起動制御信号出力端子（ＣＴＬｎ）から起動制御信号を出力し、
前記入力端子（ＳＷｎ）にオン信号が個別に入力されたときには、前記入力端子（ＳＷｎ）に対応する前記起動制御信号出力端子（ＣＴＬｎ）から個別に起動制御信号を出力することを特徴とする。これにより、設定された起動順に起動制御信号を出力するだけでなく、設定された起動順に関わらず、個別に起動制御信号を出力することができる。 Activation control method according to the seventh originating name based on the input signals from the N (N is a natural number of 2 or more) input terminal of the (SW n), start control signal corresponding to the input terminal (SW n) An activation control method for outputting an activation control signal in a predetermined order from an output terminal (CTL n ),
When ON signals are simultaneously input to the N input terminals (SW n ), start control signals are output from the start control signal output terminals (CTL n ) in a predetermined order;
When an ON signal to the input terminal (SW n) is input separately, characterized by outputting individually start control signal from the start control signal output terminal (CTL n) corresponding to said input terminal (SW n) And As a result, not only the activation control signals are output in the set activation order but also the activation control signals can be output individually regardless of the established activation order.

第８の発明に係る多出力電源起動制御方法は、前記入力端子（ＳＷｎ）からの入力信号の電圧に基づいて電圧変換を行う電圧変換部（６０、６１、６２）を備え、第７の発明に係る起動制御方法により定められた出力順序で複数の電圧を出力することを特徴とする。これにより、多出力電源の出力電圧を、設定順に出力するだけでなく、個別に出力することも可能となる。 A multi-output power supply activation control method according to an eighth invention includes a voltage conversion unit (60, 61, 62) that performs voltage conversion based on the voltage of the input signal from the input terminal (SW n ), The present invention is characterized in that a plurality of voltages are output in the output order determined by the activation control method according to the invention. Thereby, it is possible not only to output the output voltages of the multi-output power supply in the order of setting but also to output them individually.

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。   Note that the reference numerals in the parentheses are given for ease of understanding, are merely examples, and are not limited to the illustrated modes.

本発明によれば、起動制御信号出力端子を複数有する起動制御回路において、設定された起動順に起動制御信号を出力するだけでなく、個別に起動制御信号を出力することができ、更にこの起動制御回路又は起動制御方法を、多出力電源装置や多出力電源装置の起動制御方法に適用できる。   According to the present invention, in a start control circuit having a plurality of start control signal output terminals, it is possible not only to output start control signals in the set start order but also to output start control signals individually. The circuit or the start control method can be applied to a start output control method for a multi-output power supply device or a multi-output power supply device.

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図１は、本発明に係る起動制御回路１００を多出力電源装置に適用する実施例の一態様を示した機能ブロック図である。図１において、主要な構成要素は、入力端子であるスイッチ端子ＳＷ０、ＳＷ１、ＳＷ２と、起動制御信号発生ロジック１１、１２と、起動制御出力端子ＣＴＬ０、ＣＴＬ１、ＣＴＬ２と、ソフトスタート起動回路２０、２１、２２とから構成される。また、ソフトスタート起動回路２０、２１、２２は、内部にソフトスタートトリガ出力回路３０、３１、３２を備え、ソフトトスタートリガ出力回路３０、３１、３２は、各々ソフトスタート信号出力端子３０ａ、３１ａ、３２ａを有している。   FIG. 1 is a functional block diagram showing an aspect of an embodiment in which a start control circuit 100 according to the present invention is applied to a multi-output power supply device. In FIG. 1, the main components are switch terminals SW0, SW1, and SW2, which are input terminals, start control signal generation logics 11 and 12, start control output terminals CTL0, CTL1, and CTL2, a soft start start circuit 20, 21 and 22. The soft start start circuits 20, 21, and 22 include soft start trigger output circuits 30, 31, and 32, respectively, and the soft toaster trigger output circuits 30, 31, and 32 are respectively soft start signal output terminals 30a and 31a. , 32a.

図１において、入力端子ＳＷ０、ＳＷ１、ＳＷ２は３個、起動制御信号発生ロジック１１、１２は２個、起動制御出力端子ＣＴＬ０、ＣＴＬ１、ＣＴＬ２は３個、ソフトスタート起動回路２０、２１、２２は３個示されているが、これらは、もっと多く備えられてよい。例えば、入力端子ＳＷ０、ＳＷ１、ＳＷ２は２個以上であれば何個あってもよく、Ｎ個（Ｎは２以上の自然数）存在してよい。他の構成要素についても同様であり、起動制御信号発生ロジック１１、１２が入力端子ＳＷ０、ＳＷ１、ＳＷ２より１個少なく備えられていることを除けば、入力端子ＳＷがＮ個ある場合には、他の構成要素は対応してＮ個設けられてよい。また、この場合、起動信号発生ロジック１１、１２は、例えば（Ｎ−１）個備えられてもよい。   In FIG. 1, there are three input terminals SW0, SW1, and SW2, two start control signal generation logics 11 and 12, three start control output terminals CTL0, CTL1, and CTL2, and soft start start circuits 20, 21, and 22. Three are shown, but more may be provided. For example, there may be any number of input terminals SW0, SW1, and SW2 as long as there are two or more, and there may be N (N is a natural number of 2 or more). The same applies to the other components, and when there are N input terminals SW, except that the activation control signal generation logics 11 and 12 are provided one less than the input terminals SW0, SW1 and SW2, N other components may be provided correspondingly. In this case, for example, (N−1) activation signal generation logics 11 and 12 may be provided.

以上が、本実施例に係る起動制御回路１００の主要構成要素であるが、本実施例においては、起動制御回路１００が多出力電源装置に適用されているので、更に電圧変換部６０、６１、６２と、電圧出力端子ＶＯＵＴ０、ＶＯＵＴ１、ＶＯＵＴ２とを備えてよい。また、本実施例に係る多出力電源装置は、例えば、複合電源ＩＣに適用されてよい。   The above is the main component of the startup control circuit 100 according to the present embodiment. However, in this embodiment, the startup control circuit 100 is applied to a multi-output power supply apparatus. 62 and voltage output terminals VOUT0, VOUT1, and VOUT2. Further, the multi-output power supply device according to the present embodiment may be applied to, for example, a composite power supply IC.

入力端子ＳＷ０、ＳＷ１、ＳＷ２には、オン又はオフの入力信号が入力される。なお、本明細書又は図面において、オン信号のときはＨ（ハイ）、オフ信号のときはＬ（ロー）と示す場合もあるが、同じ内容を意味する。入力信号の入力電圧は、ＩＣ内部の回路を動作するのに適切な電圧であってよい。入力端子は、同時にオン信号又はオフ信号が入力されるときには、例えば接続線８０、８１によって、総ての入力端子が接続されてよい。これにより、例えば入力端子ＳＷ０、ＳＷ１、ＳＷ２のいずれか１つにオン信号が入力されたときも、総ての入力端子ＳＷ０、ＳＷ１、ＳＷ２に同時にオン信号を入力することができる。   An ON or OFF input signal is input to the input terminals SW0, SW1, and SW2. In this specification or the drawings, the ON signal may be indicated as H (high), and the OFF signal may be indicated as L (low), which means the same contents. The input voltage of the input signal may be a voltage suitable for operating a circuit inside the IC. When the ON signal or the OFF signal is input at the same time, all the input terminals may be connected by connection lines 80 and 81, for example. Thus, for example, even when an on signal is input to any one of the input terminals SW0, SW1, and SW2, the on signal can be simultaneously input to all the input terminals SW0, SW1, and SW2.

一方、接続線８０、８１による入力端子ＳＷ０、ＳＷ１、ＳＷ２同士の接続は行わずに、入力端子ＳＷ０、ＳＷ１、ＳＷ２のいずれかに、個別にオン信号を入力してもよい。この場合は、入力端子ＳＷ０、ＳＷ１、ＳＷ２に入力されたオン信号は、他の入力端子には影響を与えず、オン信号を入力した入力端子のみが個別にオン状態になる。   On the other hand, without connecting the input terminals SW0, SW1, and SW2 by the connection lines 80 and 81, an on signal may be individually input to any one of the input terminals SW0, SW1, and SW2. In this case, the ON signal input to the input terminals SW0, SW1, and SW2 does not affect the other input terminals, and only the input terminal to which the ON signal is input is individually turned on.

なお、接続線８０、８１は、説明を分かり易くするために記載したものであり、実際の起動制御回路１００及び多出力電源装置においては、入力端子ＳＷ０、ＳＷ１、ＳＷ２に同時に入力信号を入力したり、個別に入力信号を入力できるように構成されていればよく、例えばソフト的にそのような信号処理をしてもよい。   The connection lines 80 and 81 are described for easy understanding. In the actual start control circuit 100 and the multi-output power supply apparatus, input signals are simultaneously input to the input terminals SW0, SW1, and SW2. Or may be configured so that input signals can be individually input. For example, such signal processing may be performed in software.

起動制御信号発生ロジック１１、１２は、入力のオン・オフ状態に基づいて、起動制御信号出力端子ＣＴＬ１、ＣＴＬ２に起動制御信号を出力するロジック回路である。ロジック回路の内容は後述するが、このロジックにより、入力端子ＳＷ０、ＳＷ１、ＳＷ２に同時にオン信号を入力した場合には所定の順番で起動制御信号の出力がなされ、個別に入力端子ＳＷ０、ＳＷ１、ＳＷ２のいずれかにオン信号が入力された場合には、単独で起動制御信号の出力を行う起動制御が実現される。   The activation control signal generation logics 11 and 12 are logic circuits that output activation control signals to the activation control signal output terminals CTL1 and CTL2 based on the input on / off state. The contents of the logic circuit will be described later. With this logic, when an ON signal is simultaneously input to the input terminals SW0, SW1, and SW2, the start control signals are output in a predetermined order, and the input terminals SW0, SW1, When an ON signal is input to any one of SW2, start control that outputs a start control signal independently is realized.

ソフトスタート起動回路２０、２１、２２は、オン信号が入力されたときに、ソフトスタートを起動させるための回路である。ソフトスタートは、設定入力が急激に変化しても、出力をゆるやかに変化させ、突入電流を抑える起動方法である。図２に、ソフトスタートの例を示す。   The soft start activation circuits 20, 21, and 22 are circuits for activating soft start when an ON signal is input. Soft start is a start-up method that suppresses inrush current by changing the output gradually even if the setting input changes suddenly. FIG. 2 shows an example of soft start.

図２は、入力端子ＳＷｎの入力信号と、出力端子ＶＯＵＴｎの出力信号の起動タイミングを示すタイミングチャートである。図２において、左側のＳＷ０がＯＮになっているタイミングの入力スイッチ端子ＳＷ０と、対応する電圧出力端子ＶＯＵＴ０の関係に着目すると、ＳＷ０がＯＮになり、Ｈの信号が出力されるのと同時に、ＶＯＵＴ０は出力電圧が立ち上がるが、すぐに出力電圧１００％を出力するのではなく、ｔＳＳＯＵＴ０の時間を掛けて徐々に立ち上がるように出力される。このような緩やかな出力電圧の立ち上がりが、ソフトスタート起動回路２０、２１、２２で実現される。なお、ソフトスタート起動回路２０、２１、２２は、ソフトスタートを実現できる回路として構成されていればよく、その種類や形式は問わない。例えばコンデンサ等を用いて構成されてもよい。 FIG. 2 is a timing chart showing the start timing of the input signal of the input terminal SW n and the output signal of the output terminal VOUT n . In FIG. 2, paying attention to the relationship between the input switch terminal SW0 at the timing when the left SW0 is ON and the corresponding voltage output terminal VOUT0, the SW0 is turned ON and the H signal is output simultaneously. Although the output voltage of VOUT0 rises, it does not output 100% of the output voltage immediately, but is output so as to gradually rise over the time of tSSOUT0. Such a gradual rise of the output voltage is realized by the soft start activation circuits 20, 21 and 22. The soft start activation circuits 20, 21, and 22 need only be configured as circuits that can realize soft start, and their types and formats are not limited. For example, you may comprise using a capacitor | condenser etc.

図１に戻り、ソフトスタート起動回路２０、２１、２２の内部に、ソフトスタートトリガ出力回路３０、３１、３２が設けられている。ソフトスタートトリガ出力回路３０、３１、３２は、ソフトスタートの起動状態を監視し、ソフトスタートのシャットダウン時はオフ信号、ソフトスタート期間中はオン信号、ソフトスタート終了後はオフ信号を、ソフトスタート信号出力端子３０ａ、３１ａ、３２ａから出力する。図３に、ソフトスタートトリガ出力回路３０、３１、３２の出力信号の例を示す。   Returning to FIG. 1, soft start trigger output circuits 30, 31, and 32 are provided inside the soft start activation circuits 20, 21, and 22. The soft start trigger output circuits 30, 31, and 32 monitor the start state of the soft start. When the soft start is shut down, the soft start signal is turned off, the soft start period is turned on, the soft start signal is turned off, and the soft start signal is turned off. Output from the output terminals 30a, 31a, 32a. FIG. 3 shows an example of output signals of the soft start trigger output circuits 30, 31, and 32.

図３は、同時に入力スイッチ端子ＳＷ０、ＳＷ１、ＳＷ２がオンされ、ＣＨ０、ＣＨ１、ＣＨ２と順次起動を行っている場合の、ソフトスタート信号出力端子３０ａ、３１ａ、３２ａから出力されたソフトスタート信号を示した図である。   FIG. 3 shows the soft start signals output from the soft start signal output terminals 30a, 31a, and 32a when the input switch terminals SW0, SW1, and SW2 are simultaneously turned on and sequentially activated with CH0, CH1, and CH2. FIG.

図３において、例えば、ＣＨ０のソフトスタート信号出力端子であるＣＨ０ ＳＳＴＲＩＧ（ソフトスタートトリガ）に着目すると、入力スイッチ端子ＳＷ０、ＳＷ１、ＳＷ２がオンしたのと同時に、ＣＨ０のソフトスタートが開始する。ソフトスタート起動前はオフ信号、ＣＨ０のソフトスタート期間中は、ＶＤＤ（Ｖ）のオン信号を出力している。そしてソフトスタートが終了すると、オン信号の方形波が立ち下がり、オフ信号を出力する。   In FIG. 3, for example, paying attention to CH0 SSTRIG (soft start trigger) which is the soft start signal output terminal of CH0, the soft start of CH0 starts at the same time as the input switch terminals SW0, SW1 and SW2 are turned on. An off signal is output before the start of soft start, and an on signal of VDD (V) is output during the soft start period of CH0. When the soft start ends, the square wave of the on signal falls and outputs an off signal.

次いで、ＣＨ０のソフトスタートが終了するのと同時にＣＨ１のソフトスタートが開始するが、このときＣＨ１ ＳＳＴＲＩＧも同様に、ソフトスタート期間中のみオンの方形波を出力する。ＣＨ２も同様である。   Next, the soft start of CH1 starts simultaneously with the end of the soft start of CH0. At this time, CH1 SSTRIG also outputs a square wave that is on only during the soft start period. The same applies to CH2.

このように、ソフトスタートトリガ出力回路３０、３１、３２は、ソフトスタート期間中のみＨを出力し、後述する起動制御信号発生ロジック１１、１２の入力信号となり、ソフトスタートの起動状態を示す役割を果たす。   As described above, the soft start trigger output circuits 30, 31, and 32 output H only during the soft start period, and serve as input signals for the start control signal generation logics 11 and 12 described later, and have a role of indicating the start state of the soft start. Fulfill.

図１に戻り、電圧変換部６０、６１、６２の説明をする。電圧変換部６０、６１、６２は、入力電圧に基づいて、電圧変換を行い、出力端子ＶＯＵＴ０、ＶＯＵＴ１、ＶＯＵＴ２から負荷に供給する電圧を出力する。図２において説明したように、ソフトスタート起動時は徐々に電圧が立ち上がり、ソフトスタート起動後は一定の電圧を供給するようにしてよい。このような起動制御は、起動制御信号出力端子ＣＴＬ０、ＣＴＬ１、ＣＴＬ２から送られてくる起動制御信号により実行されてよい。また、出力電圧は、端子毎に異なっていてもよい。なお、電圧変換部６０、６１、６２の種類や形式は問わず、入力電圧に基づいて所望の電圧に変換して出力する機能を達成できれば何でもよい。   Returning to FIG. 1, the voltage converters 60, 61 and 62 will be described. The voltage converters 60, 61, and 62 perform voltage conversion based on the input voltage, and output voltages supplied to the load from the output terminals VOUT0, VOUT1, and VOUT2. As described with reference to FIG. 2, the voltage gradually rises at the time of soft start activation, and a constant voltage may be supplied after the soft start activation. Such activation control may be executed by activation control signals sent from activation control signal output terminals CTL0, CTL1, and CTL2. Further, the output voltage may be different for each terminal. The type and form of the voltage converters 60, 61, 62 are not limited as long as the function of converting to a desired voltage based on the input voltage and outputting it can be achieved.

次に、図１を用いて本実施例に係る起動制御回路１００及びこれを用いた多出力電源装置の動作について説明する。   Next, the operation of the activation control circuit 100 according to the present embodiment and the multi-output power supply apparatus using the same will be described with reference to FIG.

まず、例えば入力端子ＳＷ０、ＳＷ１、ＳＷ２が接続線８０、８１により接続されており、入力端子ＳＷ０、ＳＷ１、ＳＷ２に同時にオン信号が入力された場合について説明する。   First, for example, a case where the input terminals SW0, SW1, and SW2 are connected by the connection lines 80 and 81 and an ON signal is simultaneously input to the input terminals SW0, SW1, and SW2 will be described.

入力端子ＳＷ０、ＳＷ１、ＳＷ２に同時にオン信号が入力されたときには、入力端子ＳＷ０の入力信号は、ＣＨ０ソフトスタート起動回路２０に向かう。そして、途中でまず１つ目の分岐点Ａから、オン信号が起動制御信号発生ロジック１１に入力される。一方、ＣＨ０ソフトスタート起動回路２０の方に真っ直ぐ進んだ信号は、Ｂ点で起動制御信号出力端子ＣＴＬ０をオン状態にし、そのオン信号はＣＨ１起動制御信号発生ロジック１１に入力されるとともに、他方はそのまま真直ぐ進み、ＣＨ０ソフトスタート起動回路２０に入力される。ＣＨ０ソフトスタート起動回路２０では、オン信号の入力によりソフトスタートが起動する。ＣＨ０ソフトスタート起動回路２０の内部に設けられたソフトスタートトリガ出力回路３０は、ソフトスタートの起動状態を監視しており、ソフトスタートの起動と同時に、ソフトスタート期間中はＨのソフトスタート信号をソフトスタート信号出力端子３０ａから出力する。出力されたソフトスタート信号は、ＣＨ１起動制御信号発生ロジック１１に入力される。   When ON signals are simultaneously input to the input terminals SW0, SW1, and SW2, the input signal of the input terminal SW0 is directed to the CH0 soft start activation circuit 20. Then, an ON signal is first input to the activation control signal generation logic 11 from the first branch point A on the way. On the other hand, the signal that goes straight to the CH0 soft start activation circuit 20 turns on the activation control signal output terminal CTL0 at the point B, and the on signal is input to the CH1 activation control signal generation logic 11, while the other is The process proceeds straight and is input to the CH0 soft start activation circuit 20. In the CH0 soft start activation circuit 20, soft start is activated by the input of an ON signal. The soft start trigger output circuit 30 provided in the CH0 soft start start circuit 20 monitors the start state of the soft start, and simultaneously with the start of the soft start, the soft start signal of the soft start signal is output during the soft start period. Output from the start signal output terminal 30a. The outputted soft start signal is inputted to the CH1 activation control signal generation logic 11.

一方、入力端子ＳＷ１に入力された入力信号は、ＣＨ１起動制御信号発生ロジック１１に入力されるとともに、Ｃ点で分岐して同時にＣＨ２起動制御信号発生ロジック１２に入力される。つまり、入力端子ＳＷ１からの入力信号は、ＣＨ１起動制御信号発生ロジック１１の入力を構成しているとともに、ＣＨ２起動制御信号発生信号ロジック１２の入力も構成している。ＣＨ１起動制御信号発生ロジック１１においては、後述するロジックに従い、起動制御信号出力端子ＣＴＬ１の起動制御信号のオン・オフが定められ、それによりＣＨ１ソフトスタート起動回路２１の起動が制御される。また、起動制御信号出力端子ＣＴＬ１の起動制御信号は、ＳＷ１の入力信号と同様に、ＣＨ２起動制御信号発生ロジック１２の入力を構成しているので、そのオン・オフ信号がＤ点から分岐してＣＨ２起動制御信号発生ロジック１２にも送られる。   On the other hand, the input signal inputted to the input terminal SW1 is inputted to the CH1 activation control signal generation logic 11, and is branched at the point C and simultaneously inputted to the CH2 activation control signal generation logic 12. That is, the input signal from the input terminal SW1 constitutes the input of the CH1 activation control signal generation logic 11 and also constitutes the input of the CH2 activation control signal generation signal logic 12. In the CH1 activation control signal generation logic 11, on / off of the activation control signal at the activation control signal output terminal CTL1 is determined according to the logic described later, and thereby the activation of the CH1 soft start activation circuit 21 is controlled. Also, the activation control signal at the activation control signal output terminal CTL1 constitutes the input of the CH2 activation control signal generation logic 12 like the input signal of SW1, so that the on / off signal branches from the point D. It is also sent to the CH2 activation control signal generation logic 12.

ＣＨ１ソフトスタート起動回路２１は、起動制御信号出力端子ＣＴＬ１のオン信号によりＣＨ１のソフトスタートを起動させる。ＣＨ１ソフトスタート起動回路２１内に備えられたソフトスタートトリガ出力回路３１は、上述のように、ソフトスタート起動状態を監視し、ソフトスタート期間中はオン信号、それ以外はオフ信号を出力するようになっている。ソフトスタートトリガ出力回路３１のソフトスタート信号は、ソフトスタート信号出力端子３１ａから出力され、これもＣＨ２起動制御信号発生ロジック１２の入力を構成している。   The CH1 soft start activation circuit 21 activates the soft start of CH1 by the ON signal of the activation control signal output terminal CTL1. As described above, the soft start trigger output circuit 31 provided in the CH1 soft start activation circuit 21 monitors the soft start activation state, and outputs an on signal during the soft start period and an off signal during the other periods. It has become. The soft start signal of the soft start trigger output circuit 31 is output from the soft start signal output terminal 31a, and this also constitutes the input of the CH2 activation control signal generation logic 12.

同様に、入力端子ＳＷ２に入力された入力信号は、ＣＨ２起動制御信号発生ロジック１２に入力される。ＣＨ２起動制御信号発生ロジック１２では、上述のＣＨ１からの入力端子ＳＷ１、起動制御信号出力端子ＣＴＬ１、ソフトスタート信号出力端子３１ａからの入力信号と、ＣＨ２における入力端子ＳＷ２及びソフトスタート信号出力端子３２ａからの信号を入力とし、後述するロジックに従って、起動制御信号出力端子ＣＴＬ２から出力される起動制御信号のオン・オフを制御する。   Similarly, the input signal input to the input terminal SW2 is input to the CH2 activation control signal generation logic 12. In the CH2 start control signal generation logic 12, the input signal SW1 from the CH1, the start control signal output terminal CTL1, the input signal from the soft start signal output terminal 31a, and the input terminal SW2 and the soft start signal output terminal 32a in CH2 are used. The input control signal controls the activation control signal output from the activation control signal output terminal CTL2 according to the logic described later.

入力端子ＳＷ０、ＳＷ１、ＳＷ２が同時にオンされたときは、入力端子ＳＷ０に係る端子ＣＨ０のオン信号は、すぐソフトスタート起動回路３０に入力されるので、ソフトスタートはすぐ起動する。しかし、その後は、ＣＨ０の端子のソフトスタート終了後にＣＨ１の端子のソフトスタートが起動するように、ソフトスタート出力信号出力端子３０ａの信号変化がトリガとなるように、ＣＨ１起動制御信号発生ロジック１１でロジックが組まれている。同様に、ＣＨ１のソフトスタート起動後に、ＣＨ２の端子のソフトスタートが起動するように、起動制御信号発生ロジック１２もロジックが組まれている。つまり、入力端子ＳＷ０、ＳＷ１、ＳＷ２が同時にオンされたときは、設定された起動順序に従って、各端子のソフトスタートが順次起動するような制御がなされるように起動制御回路１００が構成されているのである。   When the input terminals SW0, SW1, and SW2 are turned on at the same time, the ON signal of the terminal CH0 related to the input terminal SW0 is immediately input to the soft start starting circuit 30, so that the soft start starts immediately. However, after that, the CH1 start control signal generation logic 11 causes the signal change of the soft start output signal output terminal 30a to be triggered so that the soft start of the CH1 terminal starts after the soft start of the CH0 terminal ends. Logic is built. Similarly, the activation control signal generation logic 12 is also configured so that the soft start of the terminal of CH2 is activated after the soft start of CH1 is activated. That is, when the input terminals SW0, SW1, and SW2 are simultaneously turned on, the activation control circuit 100 is configured so that the soft start of each terminal is sequentially activated according to the set activation order. It is.

なお、各端子において、ソフトスタートが起動したら、入力電圧に基づいて、電圧変換部６０、６１、６２で電圧が変換され、出力端子ＶＯＵＴ０、ＶＯＵＴ１、ＶＯＵＴ２から出力電圧を出力してよい。また、ソフトスタート起動後は、一定の出力電圧を出力するように構成してよい。   In each terminal, when the soft start is activated, the voltage conversion units 60, 61, 62 may convert the voltage based on the input voltage, and the output voltage may be output from the output terminals VOUT0, VOUT1, VOUT2. Further, after the soft start is started, a constant output voltage may be output.

また、例えば接続線８０のみを用いて入力端子ＳＷ０、ＳＷ１のみを接続して同時にオンさせた場合には、ＣＨ０とＣＨ1の端子間でのみ、このような順次起動動作がなされ、ＣＨ２の端子は個別にオンされない限り、起動されないことになる。このような実施の態様で、本実施例を適用してもよい。   For example, when only the input terminals SW0 and SW1 are connected using only the connection line 80 and are turned on at the same time, such a sequential activation operation is performed only between the terminals of CH0 and CH1, and the terminal of CH2 is It will not be activated unless individually turned on. This embodiment may be applied in such an embodiment.

次に、個別起動の場合について説明する。   Next, the case of individual activation will be described.

例えば、接続線８０、８１が接続されず、例えば入力端子ＳＷ２が単独でオンされたとすると、オン信号はＣＨ２起動制御信号発生ロジック１２に入力される。ＣＨ２ソフトスタート起動回路２２内のソフトスタートトリガ出力端子３２ａは、起動制御信号発生ロジック１２の入力端子となっており、まだＣＨ２のソフトスタートが起動していない状態では、オフの状態であるので、ＣＨ２起動制御信号発生ロジック１２にはオフ信号が入力される。   For example, if the connection lines 80 and 81 are not connected and, for example, the input terminal SW2 is turned on alone, the ON signal is input to the CH2 activation control signal generation logic 12. The soft start trigger output terminal 32a in the CH2 soft start activation circuit 22 is an input terminal of the activation control signal generation logic 12, and is in an off state when the CH2 soft start has not yet been activated. An off signal is input to the CH2 activation control signal generation logic 12.

また、入力端子ＳＷ１は、オフ状態であるので、ＣＨ２起動制御発生信号ロジック１２の入力である、ＣＨ１の入力端子ＳＷ１、起動制御信号出力端子ＣＴＬ１、ソフトスタート信号出力端子３１ａからは、オフ信号が入力される。   Since the input terminal SW1 is in the off state, the off signal is input from the input terminal SW1, the start control signal output terminal CTL1, and the soft start signal output terminal 31a of the CH1, which are inputs of the CH2 start control generation signal logic 12. Entered.

起動制御信号発生ロジックでは、後述するロジック処理に従って、制御信号出力端子ＣＴＬ２から起動制御信号が出力され、オン信号が出力されれば、ソフトスタート起動回路２２によりソフトスタートが個別に起動することになる。このとき、入力端子ＳＷ２は、ＳＷ０及びＳＷ１には接続されていないので、オン信号が入力されても、ＳＷ０、ＳＷ１に係る端子ＣＨ０とＣＨ１には影響を与えず、ＣＨ０又はＣＨ１が連動して起動することはない。また、ＣＨ２に備えられた入力端子ＳＷ２、起動制御信号出力ＣＴＬ２、ソフトスタート信号出力端子３２ａは、ＣＨ１の起動制御信号発生ロジック１１の入力を構成していないので、ＣＨ２の各端子の信号のオン・オフ変化は、ＣＨ１のロジック処理には影響を与えないような構成となっている。   In the activation control signal generation logic, the activation control signal is output from the control signal output terminal CTL2 according to the logic processing described later, and if the ON signal is output, the soft start activation circuit 22 individually activates the soft start. . At this time, since the input terminal SW2 is not connected to SW0 and SW1, even if an ON signal is input, the terminals CH0 and CH1 related to SW0 and SW1 are not affected, and CH0 or CH1 is interlocked. It will never start. Further, since the input terminal SW2, the start control signal output CTL2, and the soft start signal output terminal 32a provided in CH2 do not constitute the input of the start control signal generation logic 11 of CH1, the signal of each terminal of CH2 is turned on. The OFF change has a configuration that does not affect the logic processing of CH1.

なお、本実施例に係る制御回路１００は、他の入力端子ＳＷ０又はＳＷ１が個別にオンされた場合についても同様の動作をする。   Note that the control circuit 100 according to the present embodiment performs the same operation even when the other input terminals SW0 or SW1 are individually turned on.

このように、本実施例に係る起動制御回路１００及びこれを用いた多出力電源装置は、起動順が優先する端子の状態変化は次に起動する端子の起動に影響を与え、設定された起動の優先順が下位の端子の起動は、上位の端子に影響を与えないような構成となっているのである。   As described above, in the activation control circuit 100 according to the present embodiment and the multi-output power supply apparatus using the activation control circuit 100, the change in the state of the terminal in which the activation order has priority affects the activation of the terminal to be activated next, and the set activation The activation of the lower priority terminal is configured so as not to affect the upper terminal.

また、図１においては、説明の容易のために、ＣＨ０、ＣＨ１、ＣＨ２の３端子で説明したが、もっと多くの端子、例えばＮ個の端子が設けられている場合であっても、同様に適用してよいことは言うまでもない。   Further, in FIG. 1, for ease of explanation, the description has been made with three terminals of CH0, CH1, and CH2. However, even when more terminals, for example, N terminals are provided, the same applies. Needless to say, it can be applied.

次に、本実施例に係る起動制御回路１００及びこれを用いた多出力電源装置の入力信号と出力信号の関係を、タイミングチャートを用いて説明する。   Next, the relationship between the input signal and the output signal of the start control circuit 100 according to the present embodiment and the multi-output power supply apparatus using the start control circuit 100 will be described using a timing chart.

図２は、入力端子ＳＷ０、ＳＷ１、ＳＷ２毎に個別にオン信号を入力してソフトスタート起動させた場合と、総ての入力端子ＳＷ０、ＳＷ１、ＳＷ２に同時にオン信号を入力して順次ソフトスタート起動させた場合の出力電圧ＶＯＵＴｎとの関係のタイミングチャートの比較を示している。 Fig. 2 shows a case where an ON signal is individually input to each of the input terminals SW0, SW1, and SW2 to start a soft start, and an ON signal is simultaneously input to all the input terminals SW0, SW1, and SW2 to sequentially start The comparison of the timing chart of the relationship with the output voltage VOUT n at the time of starting is shown.

図２において、左側のタイミングチャートは、個別起動及び個別終了の例を示している。左側の図において、ＳＷ０がＯＮした時に同時にＶＯＵＴ０がソフトスタート起動し、少し時間を空けてＳＷ１がＯＮしたら、同時にＶＯＵＴ１がソフトスタート起動している。ＳＷ２とＶＯＵＴ２の関係も同様である。そして、ＳＷ０をＯＦＦした時も、同時にＶＯＵＴ０のソフトダウンが開始している。ＳＷ１とＶＯＵＴ１、ＳＷ２とＶＯＵＴ２との関係も同様である。   In FIG. 2, the timing chart on the left shows an example of individual activation and individual termination. In the figure on the left side, VOUT0 is soft-started when SW0 is turned on, and when SW1 is turned on after a while, VOUT1 is soft-started. The relationship between SW2 and VOUT2 is the same. And when SW0 is turned off, the soft-down of VOUT0 is started at the same time. The relationship between SW1 and VOUT1 and SW2 and VOUT2 is the same.

一方、右側のタイミングチャートは、入力端子同時オンによる順次スタートの例を示している。右側の図において、ＳＷ０、ＳＷ１、ＳＷ２が同時にＯＮしたときに、ＶＯＵＴ０のみがまずソフトスタート起動している。続いて、ＶＯＵＴ０のソフトスタートの終了と同時に、ＶＯＵＴ１のソフトスタートが起動している。ＶＯＵＴ２も同様の動作を行っている。そして、ＳＷ０、ＳＷ１、ＳＷ２が同時に総てＯＦＦするのと同時に、ＶＯＵＴ０、ＶＯＵＴ１、ＶＯＵＴ２が同時にソフトダウンしている。   On the other hand, the timing chart on the right shows an example of sequential start by simultaneously turning on the input terminals. In the figure on the right side, when SW0, SW1, and SW2 are simultaneously turned ON, only VOUT0 is first soft-started. Subsequently, simultaneously with the end of the soft start of VOUT0, the soft start of VOUT1 is activated. VOUT2 performs the same operation. At the same time that SW0, SW1, and SW2 are all turned OFF at the same time, VOUT0, VOUT1, and VOUT2 are simultaneously soft-down.

図２より、個別のときは起動も終了も個別に行われるので任意のタイミングで起動及び終了でき、各々の入力端子ＳＷ０、ＳＷ１、ＳＷ２を連動させたときには、起動時はソフトスタートの順次起動、終了時は同時にソフトダウンの立下りとなっていることが理解できる。   As shown in FIG. 2, since the activation and termination are performed individually, the activation and termination can be performed at an arbitrary timing. When the input terminals SW0, SW1, and SW2 are linked, the soft activation is sequentially activated at the activation. It can be seen that at the end, the soft-down falls at the same time.

図４は、入力端子ＳＷ０、ＳＷ１、ＳＷ２を接続して同時にオンさせた順次起動の場合に、図１に示した動作を分かり易くするために、図１の必要部分を取り出した変形図である。   FIG. 4 is a modified view in which necessary parts of FIG. 1 are taken out in order to make the operation shown in FIG. 1 easier to understand in the case of sequential activation in which the input terminals SW0, SW1, and SW2 are connected and simultaneously turned on. .

図４において、ソフトスタート起動回路２０、２１、２２からソフトスタートトリガ出力回路３０、３１、３２のみを抜き出し、入力端子ＳＷ０、ＳＷ１、ＳＷ２の近くに移動させている。これにより、起動制御信号発生ロジック１１で実行するロジック処理の入力と出力との関係がより明確になる。   In FIG. 4, only the soft start trigger output circuits 30, 31, and 32 are extracted from the soft start activation circuits 20, 21, and 22 and moved close to the input terminals SW0, SW1, and SW2. Thereby, the relationship between the input and output of the logic processing executed by the activation control signal generation logic 11 becomes clearer.

図４において、ＣＨ１起動制御信号発生ロジック１１は、入力端子ＳＷ０、起動制御信号出力端子ＣＴＬ０及びソフトスタート信号出力端子ＣＨ０ ＳＳＴＲＩＧを入力端子ＳＷ０に係る端子からの入力としている。また、同様に、ＣＨ１起動制御信号発生ロジック１１は、入力端子ＳＷ１及びソフトスタート信号出力端子ＣＨ１ ＳＳＴＲＩＧを入力端子ＳＷ１に係る端子からの入力としている。このように、起動順位が先の端子からの信号と、自己の端子の信号を各々入力信号とし、これらの入力信号に基づいて、ＣＨ１起動制御信号発生ロジック１１は、起動制御信号出力端子ＣＴＬ１の信号出力を行う。   In FIG. 4, the CH1 activation control signal generation logic 11 uses an input terminal SW0, an activation control signal output terminal CTL0, and a soft start signal output terminal CH0 SSTRIG as inputs from the terminal related to the input terminal SW0. Similarly, the CH1 activation control signal generation logic 11 uses the input terminal SW1 and the soft start signal output terminal CH1 SSTRIG as inputs from the terminal related to the input terminal SW1. As described above, the signal from the terminal having the starting order and the signal of its own terminal are input signals, and based on these input signals, the CH1 start control signal generation logic 11 outputs the start control signal output terminal CTL1. Perform signal output.

一方、ＣＨ２起動制御信号発生ロジック１２においては、前の順番のＳＷ１に係る端子からの入力は、入力端子ＳＷ１、起動制御信号出力端子ＣＴＬ１及びソフトスタート信号出力端子ＣＨ１ ＳＳＴＲＩＧとなっている。そして、同様に、自己の端子のＳＷ２に係る端子からは、入力端子ＳＷ２、起動制御信号出力端子ＣＴＬ２及びソフトスタート信号出力端子ＣＨ２ ＳＳＴＲＩＧを入力としている。   On the other hand, in the CH2 activation control signal generation logic 12, the input from the terminal related to the previous SW1 is the input terminal SW1, the activation control signal output terminal CTL1, and the soft start signal output terminal CH1 SSTRIG. Similarly, the input terminal SW2, the start control signal output terminal CTL2, and the soft start signal output terminal CH2 SSTRIG are input from the terminal related to SW2 of its own terminal.

このような構成とすることにより、例えば、ＣＨ１起動制御信号発生ロジック１１では、起動制御信号出力端子ＣＴＬ１がオンを出力するためには、前の起動順の端子のソフトスタート信号出力端子ＣＨ０ ＳＳＴＲＩＧの信号状態が一定の条件を満たす必要があるようなロジック、即ち、ソフトスタートの起動状態がトリガとなって、起動制御信号の出力がなされるようなロジックを組むことが可能となる。   With such a configuration, for example, in the CH1 activation control signal generation logic 11, in order for the activation control signal output terminal CTL1 to output ON, the soft start signal output terminal CH0 SSTRIG of the previous activation order terminal It is possible to build a logic that requires a signal condition to satisfy a certain condition, that is, a logic that outputs a start control signal triggered by a soft start start state.

同様に、ＣＨ２起動制御信号発生ロジック１２においても、起動制御信号出力端子ＣＴＬ２がオンを出力するためには、ソフトスタート信号出力端子ＣＨ１ ＳＳＴＲＩＧの信号状態が一定条件を満たす必要があるようなロジックを組むことが可能となる。つまり、前の順番の優先度の高い端子のソフトスタート起動状態により、優先度の低い次の端子の起動制御信号の出力状態を定めるようなロジックを組むことが可能となる。   Similarly, in the CH2 activation control signal generation logic 12, a logic that the signal state of the soft start signal output terminal CH1 SSTRIG needs to satisfy a certain condition is required in order for the activation control signal output terminal CTL2 to output ON. It becomes possible to assemble. That is, it is possible to build a logic that determines the output state of the start control signal of the next terminal with the lower priority based on the soft start start state of the terminal with the higher priority in the previous order.

次に、図５を用いて、図１及び図４における起動制御信号発生ロジック１１、１２の内部回路について説明する。図５は、起動制御信号発生ロジック１１、１２の内部回路構成を示した図である。   Next, the internal circuits of the activation control signal generation logics 11 and 12 in FIGS. 1 and 4 will be described with reference to FIG. FIG. 5 is a diagram showing an internal circuit configuration of the activation control signal generation logics 11 and 12.

内部回路構成の主要構成要素は、優先端子状態監視回路１３と個別起動オン制御回路１４に大別される。それ以外の部分では、個別起動オン制御回路１４の出力信号Ｗと、ｎ番目の入力端子ＳＷｎとのＡＮＤ回路で、最終的な起動制御出力信号出力端子ＣＴＬｎの信号が定められるように構成されている。従って、ＣＴＬｎがオンとなるためには、ＳＷｎがオンでかつ、個別起動オン制御回路１４の出力Ｗがオンとなることが必要である。一方、ＳＷｎをオフにすると、そのＡＮＤ出力であるＣＴＬｎは同時にオフとなるので、ＳＷｎをオフにしたときの両者の出力は連動している。従って、個別起動オン制御回路の出力Ｗの状態をどのようにするかが、起動制御信号発生ロジック１１、１２の実質的な内容となる。以下、この点を踏まえて、起動制御信号発生ロジック１１、１２の構成について詳説する。 The main components of the internal circuit configuration are roughly divided into a priority terminal state monitoring circuit 13 and an individual activation on control circuit 14. In other parts, the final start control output signal output terminal CTL n signal is determined by the AND circuit of the output signal W of the individual start on control circuit 14 and the nth input terminal SW n. Has been. Therefore, in order for CTL n to be turned on, it is necessary that SW n is turned on and the output W of the individual activation on control circuit 14 is turned on. On the other hand, when SW n is turned off, CTL n which is the AND output thereof is turned off at the same time. Therefore, both outputs when SW n is turned off are linked. Therefore, how the state of the output W of the individual activation on control circuit is made is the substantial contents of the activation control signal generation logics 11 and 12. Hereinafter, based on this point, the configuration of the activation control signal generation logics 11 and 12 will be described in detail.

優先端子状態監視回路は、入力端子ＳＷ０、ＳＷ１、ＳＷ２を同時にオン状態にしたときに、所定の設定された起動順における、優先する順位の端子の状態を監視するための回路である。従って、優先端子状態監視回路の入力端子は、出力状態を最終的に定める端子の前の順番の端子の信号を入力するように構成されている。具体的には、起動制御信号の出力を定めようとしている注目している端子をｎ番目（ｎは自然数）の端子とすれば、（ｎ−１）番目の端子からの信号を入力信号としている。注目している端子が（ｎ＋１）番目の端子のときは、ｎ番目の端子が優先順位の端子となり、ｎ番目の信号が優先端子状態監視回路に入力されることになる。   The priority terminal state monitoring circuit is a circuit for monitoring the state of the terminal in the priority order in a predetermined set activation order when the input terminals SW0, SW1, and SW2 are simultaneously turned on. Therefore, the input terminal of the priority terminal state monitoring circuit is configured to input the signals of the terminals in the order before the terminal that finally determines the output state. Specifically, if the terminal of interest for determining the output of the activation control signal is the nth (n is a natural number) terminal, the signal from the (n−1) th terminal is used as the input signal. . When the terminal of interest is the (n + 1) th terminal, the nth terminal is a priority terminal, and the nth signal is input to the priority terminal state monitoring circuit.

図５においては、ＳＷｎ−１、ＣＴＬｎ−１及びＣＨｎ−１ＳＳＴＲＩＧが入力端子を構成している。ここで、優先端子状態監視回路の出力をＸとすると、Ｘのロジック回路出力は以下のようになる。 In FIG. 5, SW n−1 , CTL n−1 and CH n−1 SSTRIG constitute input terminals. Here, assuming that the output of the priority terminal state monitoring circuit is X, the logic circuit output of X is as follows.

Figure 0004957171
図１乃至図４において説明したように、ＣＴＬｎ−１は（ｎ−１）番目の端子の起動制御信号出力端子であり、ＣＨｎ−１ ＳＳＴＲＩＧは（ｎ−１）番目の端子のソフトスタート信号出力端子である。また、ＣＨｎ−１ ＳＳＴＲＩＧはソフトスタート期間中にオンを出力し、それ以外はオフ信号を出力する。従って、Ｘを示す論理式の最初の項は、ソフトスタート期間以外のときで起動制御信号がオンのときにオン信号を出力することを意味する。ここで、図１又は図４に示したように、起動制御信号出力端子ＣＴＬｎ−１がオンであるためには、入力端子ＳＷｎ−１がオンになっている必要があるから、実質的に最初の項は、ソフトスタート終了後の状態にオンとすることを意味している。
Figure 0004957171
 As described with reference to FIGS. 1 to 4, CTL n−1 is an activation control signal output terminal of the (n−1) th terminal, and CH n−1 SSTRIG is a soft start of the (n−1) th terminal. Signal output terminal. Further, CH n-1 SSTRIG outputs ON during the soft start period, and outputs an OFF signal otherwise. Therefore, the first term of the logical expression indicating X means that an ON signal is output when the start control signal is ON during a period other than the soft start period. Here, as shown in FIG. 1 or FIG. 4, in order for the activation control signal output terminal CTL n−1 to be on, the input terminal SW n−1 needs to be on. The first term means that the state after the soft start is turned on.

また、最後の項は、入力スイッチ端子ＳＷｎ−１がオフ状態にあることを意味しているので、（ｎ−１）番目の端子が起動していない状態であることを意味している。このとき個別に次の順番のｎ番目の端子が個別にオンしても、Ｘの出力はオンとなるので、そのオンを妨げることはない。 The last term means that the input switch terminal SW n-1 is in the OFF state, and thus the (n-1) th terminal is not activated. At this time, even if the n-th terminal in the next order is individually turned on, the output of X is turned on, so that the turn-on is not hindered.

以上から、Ｘは、ソフトスタート終了後又は起動していない状態でオン状態となり、優先端子状態監視回路１３は、（ｎ−１）番目の端子がソフトスタート終了後か、又は全く起動していない状態に次の順位のｎ番目の端子のソフトスタート起動可能信号を出力することになる。   From the above, X is turned on after the soft start is completed or not activated, and the priority terminal state monitoring circuit 13 is not activated at the (n-1) th terminal after the soft start is completed or not at all. The soft start activation signal of the n-th terminal of the next order is output to the state.

次に、個別起動オン制御回路１４の構成内容及び動作について説明する。まず、個別起動オン制御回路のＺ点における出力信号を考える。Ｚは以下の論理式で表現される。   Next, the configuration content and operation of the individual activation on control circuit 14 will be described. First, consider the output signal at point Z of the individual activation on control circuit. Z is expressed by the following logical expression.

Figure 0004957171
これは、Ｘの論理式の最初の項と同様に、ｎ番目の端子の起動制御信号出力端子ＣＴＬｎがオンで、かつソフトスタート期間でないときにオンとなることを示している。起動制御信号出力端子ＣＴＬｎがオンとなるためには、図１で説明したように、入力端子ＳＷｎがオンである必要があるので、Ｗは実質的に、ソフトスタート終了後にオン状態となることを意味する。つまり、個別起動オン制御回路１４は、ソフトスタート終了後は、独立してｎ番目の端子のオン信号を維持することができることを意味する。しかし、ソフトスタート期間中は、オン状態とはならないので、ｎ番目の入力端子ＳＷｎにオン信号が入力されても、次にソフトスタートに入ったときに、Ｚ点におけるオン状態は独自には維持できないことを示している。
Figure 0004957171
 This indicates that the start control signal output terminal CTL n of the nth terminal is on and is on when not in the soft start period, as in the first term of the logical expression of X. In order for the activation control signal output terminal CTL n to be turned on, the input terminal SW n needs to be turned on as described with reference to FIG. 1, so that W is substantially turned on after the soft start ends. Means that. That is, the individual activation on control circuit 14 can independently maintain the ON signal of the nth terminal after the soft start is completed. However, since the ON state is not set during the soft start period, even if an ON signal is input to the nth input terminal SW n , the ON state at the point Z is uniquely determined when the soft start is entered next. Indicates that it cannot be maintained.

次に、個別起動オン制御回路１４の出力Ｗについて考える。Ｗを論理式で表すと、以下のようになる。   Next, consider the output W of the individual activation on control circuit 14. When W is expressed by a logical expression, it is as follows.

Figure 0004957171
この式において、ｎ番目の端子を入力とする３番目の項は、上述のようにソフトスタート終了後は、オン信号を維持できることを意味している。しかし、ｎ番目の端子を起動させるためには、ソフトスタート期間中にＷがオン状態になっていることが必要である。
Figure 0004957171
 In this equation, the third term having the nth terminal as an input means that the ON signal can be maintained after the soft start is completed as described above. However, in order to activate the nth terminal, it is necessary that W is in an on state during the soft start period.

このため、ｎ番目の端子のソフトスタート期間中は、（ｎ−１）番面の端子の状態により定まる出力Ｘ、即ちＷの式の１番目か２番目の項のオン信号に依存して、ＣＴＬｎのオン信号を維持する必要がある。上述のように、出力Ｘは、（ｎ−１）番目の端子のソフトスタート期間終了後と、（ｎ−１）番目の端子が起動していないときにオン信号を出力する。 Therefore, during the soft start period of the nth terminal, depending on the output X determined by the state of the (n−1) th terminal, that is, depending on the ON signal of the first or second term of the W equation, It is necessary to maintain the ON signal of CTL n . As described above, the output X outputs an ON signal after the soft start period of the (n−1) th terminal and when the (n−1) th terminal is not activated.

従って、（ｎ−１）番目の端子のソフトスタート終了後か、起動していないときにｎ番目の端子がソフトスタートを起動できることになる。前者は、（ｎ−１）番目の入力端子とｎ番目の入力端子を同時起動させた場合に合致し、後者はｎ番目の入力端子を個別起動させたときの場合と確かに合致している。   Therefore, the nth terminal can start the soft start after the soft start of the (n-1) th terminal is finished or when it is not started. The former matches the case where the (n-1) th input terminal and the nth input terminal are simultaneously activated, and the latter certainly matches the case where the nth input terminal is individually activated. .

次に、個別起動オン制御回路１４の出力Ｗがオン状態であり、かつｎ番目の入力端子ＳＷｎもオン状態であれば、起動制御信号出力端子ＣＴＬｎには、オン信号が出力される。一方、（ｎ−１）番目の端子状態により、優先端子状態監視回路１３からオン信号が出力されて個別起動オン制御回路の出力Ｗからオン信号が出力されていても、ｎ番目の入力端子ＳＷｎがオン状態にならなければ、ｎ番目の起動制御信号出力端子ＣＴＬｎはオンとならないように構成されている。 Next, when the output W of the individual activation on control circuit 14 is in the on state and the nth input terminal SW n is also in the on state, an on signal is output to the activation control signal output terminal CTL n . On the other hand, even if the ON signal is output from the priority terminal state monitoring circuit 13 and the ON signal is output from the output W of the individual activation ON control circuit according to the (n−1) th terminal state, the nth input terminal SW If n is not turned on, the n-th activation control signal output terminal CTL n is not turned on.

以上説明したように、本実施例に係る起動制御発生ロジック１１、１２は、前の順番の、優先して立ち上がるべき（ｎ−１）番目の端子の状態を優先端子状態監視回路１３で監視し、個別に立ち上がった後はオン状態を維持できるが、立ち上がりのソフトスタートは優先端子状態監視回路１３からのオン信号に依存しなければ起動されない個別起動オン制御回路１４を組み合わせ、ソフトスタート期間中の状態を示すソフトスタート信号をうまく利用することにより、複雑な場合分けを要する制御を簡素なロジック回路で実現しているのである。   As described above, the activation control generation logics 11 and 12 according to the present embodiment monitor the state of the (n−1) -th terminal in the previous order that should rise with priority by the priority terminal state monitoring circuit 13. The ON state can be maintained after individually starting up, but the rising start soft start is combined with the individual start ON control circuit 14 which is not started unless it depends on the ON signal from the priority terminal state monitoring circuit 13, and during the soft start period By making good use of the soft start signal indicating the state, control that requires complicated case separation is realized by a simple logic circuit.

なお、本実施例の説明において、（ｎ−１）番目の端子とｎ番目の端子との関係において説明したが、これは単に連続する順位を示しているに過ぎないので、ｎ番目と（ｎ＋１）番目との関係も、他の連続する端子についても、どのように表現されていても同様であることは言うまでもない。   In the description of the present embodiment, the relationship between the (n−1) th terminal and the nth terminal has been described. However, since this is merely a sequential order, the nth and (n + 1) It goes without saying that the relationship with the) th and the other continuous terminals are the same regardless of how they are expressed.

次に、本実施例に係る起動制御回路１００を動作させた場合の、具体的な例について説明する。   Next, a specific example when the activation control circuit 100 according to the present embodiment is operated will be described.

図６は、図１又は図４における端子ＣＨ１と端子ＣＨ２について、入力端子ＳＷ１とＳＷ２を接続線８０により接続して、同時にオン状態にしたときの、起動制御回路１００の信号状態を示すタイミングチャートである。なお、図６の左に示されている項目は、図５に示されている位置と一致している。   FIG. 6 is a timing chart showing signal states of the activation control circuit 100 when the input terminals SW1 and SW2 are connected by the connection line 80 and are simultaneously turned on for the terminals CH1 and CH2 in FIG. 1 or FIG. It is. The items shown on the left side of FIG. 6 coincide with the positions shown in FIG.

図６において、ＳＷ１とＳＷ２に同時にオン信号（Ｈ）が入力されると、まずＳＷ１に対応する起動制御信号出力端子ＣＴＬ１とソフトスタート信号出力端子ＣＨ１ ＳＳＴＲＩＧが同時にオンとなる。これは、図５において説明したように、前の端子（ｎ−１）のＳＷ０に係る端子が起動していないときは、優先端子状態監視回路１３の出力Ｘは常にオン出力であるので、個別起動オン制御回路１４の出力Ｗも常にオンであり、次の順位のｎの端子ＳＷ１がオンになったら、同時にＣＴＬ１はオンになるように、起動制御信号発生ロジック１１は構成されている。また、図１又は図４において、ＣＴＬ１がオンとなったら、そのオン信号が同時にＣＨ１ソフトスタートトリガ出力回路３１に入力されるので、ＣＴＬ１のオンと同時にＣＨ１ ＳＳＴＲＩＧもオンとなり、ソフトスタートが起動することが分かる。   In FIG. 6, when the ON signal (H) is simultaneously input to SW1 and SW2, the start control signal output terminal CTL1 and the soft start signal output terminal CH1 SSTRIG corresponding to SW1 are simultaneously turned ON. As described with reference to FIG. 5, when the terminal related to SW0 of the previous terminal (n−1) is not activated, the output X of the priority terminal state monitoring circuit 13 is always on output. The activation control signal generation logic 11 is configured so that the output W of the activation on control circuit 14 is always on and the CTL1 is simultaneously turned on when the n-th terminal SW1 of the next order is turned on. In FIG. 1 or FIG. 4, when CTL1 is turned on, the on signal is simultaneously input to the CH1 soft start trigger output circuit 31, so that CH1 SSTRIG is turned on simultaneously with the turning on of CTL1, and soft start is activated. I understand that.

ここで、図６において、ＣＨ１のソフトスタート期間中、ＣＨ１ ＳＳＴＲＩＧはオン状態となっているが、このとき、まだＣＨ２のＣＴＬ２及びＣＨ２ ＳＳＴＲＩＧはオフ状態のままである。これは、図５においてｎ＝２の場合を考えると、（ｎ−１）番目の端子のＳＷ１、ＣＴＬ１、ＣＨ１ ＳＳＴＲＩＧは上述のように総てオンの状態なので、Ｙはオンとなり、優先端子状態監視回路１３の出力Ｘは、ソフトスタート期間中は、オフが出力される。このとき、図５において説明したように、ｎ番目の端子のＳＷ２に対応するＣＴＬ２とＣＨ２ ＳＳＴＲＩＧは、優先端子状態監視回路１３からオン信号が出力されない限り、ソフトスタートを起動することができないので、ＣＴＬ２及びＣＨ２ ＳＳＴＲＩＧはオフのままとなる。   Here, in FIG. 6, during the soft start period of CH1, CH1 SSTRIG is in the on state, but at this time, CTL2 and CH2 SSTRIG of CH2 are still in the off state. Considering the case of n = 2 in FIG. 5, since SW1, CTL1, and CH1 SSTRIG of the (n−1) th terminal are all on as described above, Y is on, and the priority terminal state The output X of the monitoring circuit 13 is turned off during the soft start period. At this time, as described in FIG. 5, CTL2 and CH2 SSTRIG corresponding to SW2 of the nth terminal cannot start soft start unless an ON signal is output from the priority terminal state monitoring circuit 13. CTL2 and CH2 SSTRIG remain off.

次に、図６に示すように、ＣＨ１のソフトスタートが終了すると、ＣＨ１ ＳＳＴＲＩＧはオフになる。このとき、ＣＨ１ ＳＳＴＲＩＧがオフに切り替わるのと同時に、Ｙはオンからオフへ、Ｘはオンからオフへと切り替わる。それに伴い、ＣＨ２のＣＴＬ２及びＣＨ２ ＳＳＴＲＩＧはオフからオンに切り替わり、ＣＨ２のソフトスタートが起動する。これは、ＣＨ１のソフトスタート期間中は、上述のように優先端子状態監視回路１３の出力Ｘはオフ状態であったが、ソフトスタート終了後にＣＨ１ ＳＳＴＲＩＧがオフに切り替わるので、Ｙがオフに切り替わり、従ってＸの出力は反転してオンに切り替わるからである。   Next, as shown in FIG. 6, when the soft start of CH1 ends, CH1 SSTRIG is turned off. At this time, at the same time that CH1 SSTRIG is switched off, Y is switched from on to off, and X is switched from on to off. Accordingly, CTL2 of CH2 and CH2 SSTRIG are switched from OFF to ON, and the soft start of CH2 is activated. This is because during the soft start period of CH1, the output X of the priority terminal state monitoring circuit 13 was in the off state as described above, but since CH1 SSTRIG is turned off after the soft start is finished, Y is turned off. Therefore, the output of X is inverted and turned on.

即ち、ソフトスタート終了後に、Ｘはオンを出力する。そして、このＸのオン信号を受けて、ＳＷ２はオン状態であるから、ＡＮＤ回路の出力としてＣＴＬ２はオン信号が出力される。これにより、ＣＨ２のソフトスタートが起動し、ＣＨ２ ＳＳＴＲＩＧからオン信号が出力されるが、これは他の信号には特に影響を与えない。もし、ＣＨ３が存在すれば、ＣＨ２ ＳＳＴＲＩＧがオフになったときに、ＣＨ３のソフトスタートが起動することになる。   That is, after the soft start is completed, X outputs ON. In response to the X ON signal, SW2 is in the ON state, and therefore, the CTL2 outputs an ON signal as an output of the AND circuit. As a result, the soft start of CH2 is started and an ON signal is output from CH2 SSTRIG, but this does not particularly affect other signals. If CH3 is present, CH3 soft start will be activated when CH2 SSTRIG is turned off.

このように、入力端子同士を接続して、同時にオン入力したときには、確かに順次起動するように構成されている。   In this way, when the input terminals are connected to each other and are simultaneously turned on, it is surely activated sequentially.

図７は、入力スイッチ端子ＳＷ１とＳＷ２を接続することなく、ＣＨ１が個別に起動して、ソフトスタートが終了してからＣＨ２を個別に起動した場合の起動制御回路１００の動作を示すタイミングチャートである。   FIG. 7 is a timing chart showing the operation of the activation control circuit 100 when CH1 is individually activated and CH2 is individually activated after the soft start is completed without connecting the input switch terminals SW1 and SW2. is there.

図７において、ＳＷ１がオンすると、上述のように、同時にＣＴＬ１とＣＨ１ ＳＳＴＲＩＧがオン状態になる。このとき、図６で説明したのと同様に、Ｙの信号状態は、ＣＴＬ１の否定とＣＨ１ ＳＳＴＲＩＧのＯＲ回路の出力なので、オン状態となる。ＳＷ１はオンであるから、ＹとＳＷ１のＮＡＮＤ回路の出力であるＸはオフ信号である。   In FIG. 7, when SW1 is turned on, CTL1 and CH1 SSTRIG are simultaneously turned on as described above. At this time, as described with reference to FIG. 6, the signal state of Y is turned on because it is negated of CTL1 and the output of the OR circuit of CH1 SSTRIG. Since SW1 is on, X, which is the output of the NAND circuit of Y and SW1, is an off signal.

次に、ＣＨ１のソフトスタートが終了すると、ＣＨ１ ＳＳＴＲＩＧはオフに変わるが、ＣＴＬ１はオンのままであるから、Ｙはオフに変わる。次に、ＳＷ１はオンであり、ＳＷ１とＹのＮＡＮＤ回路の出力であるＸは、オン状態となる。従って、優先端子状態監視回路１３の出力Ｘは、ＣＨ１のソフトスタート起動後は常にオン信号を出力し、ＳＷ２がソフトスタート起動可能な状態を保つことになる。   Next, when the soft start of CH1 ends, CH1 SSTRIG turns off, but CTL1 remains on, so Y turns off. Next, SW1 is turned on, and X, which is the output of the NAND circuit of SW1 and Y, is turned on. Therefore, the output X of the priority terminal state monitoring circuit 13 always outputs an on signal after the soft start activation of CH1, and SW2 keeps the soft start activation state.

次に、この状態でＳＷ２がオンとなると、個別起動オン制御回路１４の出力であるＷは常にオン状態であるから、ＣＴＬ２はオンとなり、ＣＨ２ ＳＳＴＲＩＧからソフトスタート信号のオン信号を出力する。そしてソフトスタートが終了してこれがオフになった後は、Ｚは常にオンとなり、独立してＣＴＬ２のオン状態を保つ。また、Ｘもオン状態が保たれたままである。   Next, when SW2 is turned on in this state, W, which is the output of the individual activation on control circuit 14, is always on, so CTL2 is turned on and an on signal of the soft start signal is output from CH2 SSTRIG. After the soft start is finished and turned off, Z is always turned on, and the CTL2 is kept on independently. X also remains on.

このように、所定の順番と同じ順番で、各端子を個別起動してもよい。これにより、ソフトスタートを起動するタイミングを、ユーザの都合に応じて、通常の順次起動のタイミングよりも遅らせて起動することができる。   Thus, each terminal may be activated individually in the same order as the predetermined order. Accordingly, the timing for starting the soft start can be started with a delay from the normal sequential starting timing according to the convenience of the user.

図８は、ＣＨ２の端子を個別起動させた後、ＣＨ１の端子を個別起動させた場合の起動制御回路１００の動作を示すタイミングチャートである。つまり、設定された優先起動順と逆に個別起動させる場合を示している。   FIG. 8 is a timing chart showing the operation of the activation control circuit 100 when the CH1 terminal is individually activated after the CH2 terminal is individually activated. That is, it shows a case where individual activation is performed in the reverse order of the set priority activation order.

図５及び図８において、ｎ＝２の場合を考えると、ＳＷ１に係る端子が総てオフ状態のとき、優先端子状態監視回路１３の出力Ｘはオン状態であり、ここでＳＷ２をオン状態とすると、ＣＴＬ２がオンとなる。ＣＴＬ２がオンになれば、図１又は図４の結線関係から、ＣＨ２ソフトスタートトリガ出力回路３２にオン信号が入力される。従って、ＳＷ２がオンになると、図８に示すように、ＣＴＬ２及びＣＨ２ ＳＳＴＲＩＧは同時にオンになる。   5 and 8, considering the case of n = 2, when all the terminals related to SW1 are in the off state, the output X of the priority terminal state monitoring circuit 13 is in the on state, where SW2 is in the on state. Then, CTL2 is turned on. When CTL2 is turned on, an on signal is input to the CH2 soft start trigger output circuit 32 from the connection relationship of FIG. 1 or FIG. Therefore, when SW2 is turned on, CTL2 and CH2 SSTRIG are simultaneously turned on as shown in FIG.

そして、ＣＨ２はソフトスタートを起動し、図８に示すように、ＣＨ２のソフトスタート起動中は、ＣＨ２ ＳＳＴＲＩＧはオン信号を出力する。このとき、図５のＺの信号状態はオフであるが、Ｘがオンであるので、Ｗのオン状態は維持され、ソフトスタートはそのまま継続する。また、ソフトスタート終了後は、ＣＨ２ ＳＳＴＲＩＧはオフに切り替わり、個別起動オン制御回路１４で独立してＺの信号をオンに保てるので、Ｗは常にオンとなり、ＣＴＬ２のオン状態も保たれる。   Then, CH2 activates soft start, and as shown in FIG. 8, CH2 SSTRIG outputs an ON signal during activation of CH2 soft start. At this time, the signal state of Z in FIG. 5 is OFF, but since X is ON, the ON state of W is maintained and the soft start continues as it is. Further, after the soft start is completed, CH2 SSTRIG is switched off, and the Z signal can be kept on independently by the individual activation on control circuit 14, so that W is always on and the CTL2 is kept on.

次に、この状態でＳＷ１がオンとなると、ＣＴＬ１とＣH１ ＳＳＴＲＩＧも同時にオンとなり、ＣＨ１のソフトスタートが起動する。ＣＨ１ ＳＳＴＲＩＧは、ソフトスタート期間中はオンとなるので、Ｙの出力もオンとなり、このとき優先端子状態監視回路１３の出力Ｘは、オフが出力される。しかし、ＣＨ２は既に立ち上がってソフトスタートが終了しているので、ＣＴＬ２のオン状態を自分で保つので、このオフ信号には影響されない。   Next, when SW1 is turned on in this state, CTL1 and CH1 SSTRIG are also turned on simultaneously, and soft start of CH1 is activated. Since CH1 SSTRIG is turned on during the soft start period, the output of Y is also turned on. At this time, the output X of the priority terminal state monitoring circuit 13 is turned off. However, since CH2 has already risen and the soft start has ended, CTL2 is kept on by itself and is not affected by this off signal.

次に、ＣＨ１のソフトスタートが終了すると、ＣＨ１ ＳＳＴＲＩＧはオフとなり、優先端子状態監視回路１３の出力Ｘもオンに切り替わる。   Next, when the soft start of CH1 ends, CH1 SSTRIG is turned off, and the output X of the priority terminal state monitoring circuit 13 is also turned on.

このように、優先順位を逆にしてソフトスタートを起動しても、優先順位の低いＣＨ２が既にソフトスタート期間を終了していれば、独自にＣＴＬ２のオン状態を保つので、ＣＨ１のソフトスタート起動には影響されない回路構成となっている。   In this way, even if soft start is activated with the priority reversed, if CH2 having a lower priority has already ended the soft start period, CTL2 will be kept on by itself, so soft start activation of CH1 The circuit configuration is unaffected by.

図９は、ＣＨ２が先に起動し、まだソフトスタート期間中であるときに、ＣＨ１の入力端子ＳＷ１にオン信号が入力された場合の起動制御回路１００の動作のタイミングチャートを示した図である。これは、個別に起動したと考えてもよいし、ＳＷ１とＳＷ２が接続され、同時にオンとされたが、何らかの理由で同時ではなくＳＷ２が少し先に起動した状態と考えてもよい。   FIG. 9 is a timing chart of the operation of the activation control circuit 100 when an ON signal is input to the input terminal SW1 of CH1 when CH2 is activated first and is still in the soft start period. . This may be considered to have been activated individually, or SW1 and SW2 are connected and turned on at the same time, but for some reason, it may be considered that SW2 has been activated a little earlier rather than simultaneously.

図９において、まずＳＷ１がオフ状態でＳＷ２がオンとなったときには、ＣＨ２は上述のようにソフトスタート起動できるので、ＣＴＬ２とＣＨ２ ＳＳＴＲＩＧは同時にオンとなり、ソフトスタート起動を開始する。   In FIG. 9, when SW1 is turned off and SW2 is turned on, CH2 can be soft-started as described above. Therefore, CTL2 and CH2 SSTRIG are simultaneously turned on and soft-start activation is started.

次に、この状態でＳＷ１がオンになった場合を考える。ＳＷ１は、優先順位にあるので、特に制約無くＳＷ１とＣＴＬ１とＣＨ１ ＳＳＴＲＩＧが同時にオンする。ＣＨ１ ＳＳＴＲＩＧは、ソフトスタート期間中はオンとなるので、図５におけるＹの信号状態は、オン状態となる。ＳＷ１はオンであり、ＹとのＮＡＮＤ回路出力がＸであるので、Ｘはオフが出力され、起動前のオン状態からオフ状態に切り替わる。ここで、優先端子状態監視回路１３の出力Ｘがオフ状態であると、個別起動オン制御回路１４内のＺは、ソフトスタート期間中はオフとなるので、個別起動オン制御回路１４の出力Ｗはオフとなる。よって、起動制御信号出力端子ＣＴＬ２もオフとなってしまい、ＣＨ２のソフトスタート起動は維持できずに中止されてしまう。ＣＨ２ ＳＳＴＲＩＧもオンからオフに切り替わる。   Next, consider a case where SW1 is turned on in this state. Since SW1 is in the priority order, SW1, CTL1, and CH1 SSTRIG are simultaneously turned on without any particular restriction. Since CH1 SSTRIG is turned on during the soft start period, the signal state of Y in FIG. 5 is turned on. Since SW1 is ON and the NAND circuit output with Y is X, X is output OFF, and the ON state before activation is switched to the OFF state. Here, if the output X of the priority terminal state monitoring circuit 13 is in the off state, Z in the individual activation on control circuit 14 is off during the soft start period, and therefore the output W of the individual activation on control circuit 14 is Turn off. Therefore, the start control signal output terminal CTL2 is also turned off, and the soft start start of CH2 cannot be maintained and is stopped. CH2 SSTRIG also switches from on to off.

次に、ＣＨ１のソフトスタートが終了すると、ＣＨ１ ＳＳＴＲＩＧはオフに切り替わり、従ってＹもオフに切り替わる。一方、ＳＷ１はオンのままであるから、これとのＮＡＮＤ出力である優先端子状態監視回路１３の出力Ｘは、オンに切り替わる。そうすると、ＣＨ２は、ソフトスタートを起動できる状態となるので、ＣＴＬ２がオンとなり、再びソフトスタートが起動する。ソフトスタート起動中は、ＣＨ２ ＳＳＴＲＩＧがオンになり、終了後はオフとなるが、これはＣＨ１には何ら影響を与えない。また、ソフトスタート終了後は、独立してＣＴＬ２のオン状態を維持することになる。   Next, when the soft start of CH1 ends, CH1 SSTRIG is switched off, and therefore Y is also switched off. On the other hand, since SW1 remains on, the output X of the priority terminal state monitoring circuit 13, which is a NAND output with the SW1, is turned on. Then, since CH2 is in a state in which soft start can be activated, CTL2 is turned on and soft start is activated again. While the soft start is activated, CH2 SSTRIG is turned on and turned off after completion, but this has no effect on CH1. Further, after the soft start is completed, the CTL2 is kept on independently.

このように、ソフトスタートのタイミングが重なったときには、優先順位が早い端子のソフトスタートを完了させ、ソフトスタート終了後に次の端子のソフトスタートを開始させることにより、原則は優先度順に立ち上げ、問題の無いときに例外的に個別起動を実行することができ、電源起動の際の安全性を高めることができる。   In this way, when the soft start timing overlaps, the principle starts up in order of priority by completing the soft start of the terminal with the higher priority and starting the soft start of the next terminal after the soft start ends. Individual startup can be executed exceptionally when there is no power, and safety at the time of power startup can be improved.

なお、図６乃至図９において、理解の容易のために端子を具体的にしてＣＨ１とＣＨ２との関係で説明したが、（ｎ−１）番目とｎ番目、ｎ番目と（ｎ＋１）番目というように、連続する端子に一般化して適用できることは言うまでもない。   6 to 9, the terminals are specifically described for the sake of easy understanding, and the relationship between CH1 and CH2 has been described. However, they are referred to as (n-1) th and nth, and nth and (n + 1) th. Thus, it goes without saying that it can be generalized and applied to continuous terminals.

図１０は、図５とは異なる態様の起動制御信号発生ロジック１１ａ、１２ａを示した図である。図１０において、優先端子状態監視回路１３ａが、直前の端子の状態だけでなく、優先順位の先の端子の総てを監視するように構成された点で図５の態様とは異なっている。   FIG. 10 is a diagram showing activation control signal generation logics 11a and 12a having a mode different from that in FIG. In FIG. 10, the priority terminal state monitoring circuit 13a is different from the mode of FIG. 5 in that it is configured not only to monitor the state of the previous terminal but also to monitor all of the terminals with priorities.

図１０において、ｎ番目の端子より前の順位の入力端子ＳＷ０〜ＳＷｎ−１と、ソフトスタート信号出力端子ＣＨ０ ＳＳＴＲＩＧ〜ＣＨｎ−１ ＳＳＴＲＩＧのＮＡＮＤ出力をＡＮＤ回路の入力としている。これにより、総ての端子のソフトスタートが終了した時点で、起動制御信号出力端子ＣＴＬｎをオンとし、ソフトスタートを開始する回路が実現できる。この回路においては、例えば、入力端子ＳＷｎ−２とＳＷｎのみ互いに接続して起動オンさせた場合、ＣＨｎ−２のソフトスタート終了後、ＣＨｎのソフトスタートが起動することになる。このように、任意の組み合わせで接続して、設定起動順が連続していない端子についても、同時オンの順次起動と個別起動の動作をするように設定できる。 In FIG. 10, the NAND outputs of the input terminals SW0 to SW n−1 and the soft start signal output terminals CH0 SSTRIG to CH n−1 SSTRIG in the order preceding the nth terminal are input to the AND circuit. Thereby, when the soft start of all the terminals is completed, a circuit that turns on the start control signal output terminal CTL n and starts the soft start can be realized. In this circuit, for example, when only the input terminals SW n−2 and SW n are connected to each other and activated, the soft start of CH n is activated after the soft start of CH n−2 is completed. In this way, even if terminals are connected in any combination and the setting activation order is not continuous, it can be set so that the simultaneous activation and individual activation operations are performed simultaneously.

図５に示した優先端子状態監視回路１３と、図１０の態様の優先端子状態監視回路１３ａを組み合わせることにより、入力スイッチ端子ＳＷの接続方法によって、様々な起動順となる回路を作成することに対応可能となる。   By combining the priority terminal state monitoring circuit 13 shown in FIG. 5 and the priority terminal state monitoring circuit 13a of the aspect of FIG. 10, circuits having various activation orders are created according to the connection method of the input switch terminals SW. It becomes possible to respond.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

本発明に係る起動制御回路１００を多出力電源装置に適用する実施例の一態様を示した機能ブロック図である。It is the functional block diagram which showed the one aspect | mode of the Example which applies the starting control circuit 100 which concerns on this invention to a multiple output power supply device. 端子毎に個別ソフトスタート起動させた場合と、総ての入力端子に同時にオン信号を入力して順次ソフトスタート起動させた場合の比較を示している。A comparison is shown between the case where individual soft start is activated for each terminal and the case where soft-start is sequentially activated by simultaneously inputting ON signals to all input terminals. 順次起動時のソフトスタート信号を示した図である。It is the figure which showed the soft start signal at the time of starting sequentially. 入力端子を同時にオンさせる順次起動の場合に、図１に示した動作を分かり易くするために、図１の必要部分を取り出した変形図である。In order to facilitate understanding of the operation shown in FIG. 1 in the case of sequential activation in which the input terminals are simultaneously turned on, FIG. 起動制御信号発生ロジック１１、１２の内部回路構成を示した図である。FIG. 3 is a diagram illustrating an internal circuit configuration of activation control signal generation logics 11 and 12. 入力端子同士を接続し、同時にオン状態にしたときの、起動制御回路１００の信号状態を示すタイミングチャートである。It is a timing chart which shows the signal state of the starting control circuit 100 when connecting input terminals and making it ON state simultaneously. ＣＨ１の個別起動ソフトスタート終了後、ＣＨ２を個別起動した場合の起動制御回路１００の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the starting control circuit 100 at the time of starting CH2 separately after completion | finish of the individual starting soft start of CH1. ＣＨ２の端子を個別起動させた後、ＣＨ１の端子を個別起動させた場合の起動制御回路１００の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the starting control circuit 100 at the time of starting individually the terminal of CH1, after starting the terminal of CH2 separately. ＣＨ２のソフトスタート期間中、ＣＨ１のソフトスタートが開始した場合の起動制御回路１００の動作のタイミングチャートを示した図である。It is the figure which showed the timing chart of the operation | movement of the starting control circuit 100 when the soft start of CH1 starts during the soft start period of CH2. 図５とは異なる態様の起動制御信号発生ロジック１１ａ、１２ａを示した図である。FIG. 6 is a diagram showing activation control signal generation logics 11a and 12a in a mode different from FIG. 従来技術の多出力電源装置を示す図である。It is a figure which shows the multiple output power supply device of a prior art.

符号の説明Explanation of symbols

１１、１１ａ、１２、１２ａ 起動制御信号発生ロジック
１３、１３ａ 優先端子状態監視回路
１４ 個別起動オン制御回路
２０、２１、２２ ソフトスタート起動回路
３０、３１、３２ ソフトスタートトリガ出力回路
３０ａ、３１ａ、３２ａ ソフトスタート信号出力端子
６０、６１、６２ 電圧変換部
８０、８１ 接続線
１００ 起動制御回路 11, 11a, 12, 12a Activation control signal generation logic 13, 13a Priority terminal state monitoring circuit 14 Individual activation on control circuit 20, 21, 22 Soft start activation circuit 30, 31, 32 Soft start trigger output circuit 30a, 31a, 32a Soft start signal output terminal 60, 61, 62 Voltage converter 80, 81 Connection line 100 Start control circuit

Claims (8)

優先順が定められて配置されたＮ個（Ｎは２以上の自然数）の入力端子と該入力端子に対応する起動制御信号出力端子とを有する端子を備え、該入力端子のオン信号に基づいて前記起動制御信号出力端子から出力される起動制御信号を制御する起動制御回路であって、
前記Ｎ個の入力端子にオン信号が同時に入力されたときには、所定の順番で前記起動制御信号出力端子から起動制御信号を出力し、
前記入力端子にオン信号が個別に入力されたときには、前記入力端子に対応する前記起動制御信号出力端子から個別に起動制御信号を出力することを特徴とする起動制御回路。 A terminal having N input terminals (N is a natural number of 2 or more) arranged in a priority order and an activation control signal output terminal corresponding to the input terminal, and based on an ON signal of the input terminal A start control circuit for controlling a start control signal output from the start control signal output terminal,
When an ON signal is simultaneously input to the N input terminals, a start control signal is output from the start control signal output terminal in a predetermined order,
An activation control circuit that individually outputs activation control signals from the activation control signal output terminals corresponding to the input terminals when ON signals are individually input to the input terminals. 前記起動制御回路は、前記Ｎ個の入力端子に対応するソフトスタート信号出力端子と、優先端子状態監視回路を有し、
該優先端子状態監視回路は、ｎ番目の入力端子、ｎ番目の前記起動制御信号出力端子及びｎ番目のソフトスタート信号出力端子のオン・オフ信号に基づいて、前記入力端子がオフ状態であるとき、又は前記起動制御信号出力端子がオン状態でかつソフトスタート終了後のときに、自己の出力端子から（ｎ＋１）番目の端子のソフトスタート起動が可能な状態であることを示すソフトスタート起動可能信号を出力することを特徴とする請求項１に記載の起動制御回路。 The activation control circuit includes a soft start signal output terminal corresponding to the N input terminals, and a priority terminal state monitoring circuit,
When the input terminal is in an OFF state based on ON / OFF signals of the nth input terminal, the nth start control signal output terminal, and the nth soft start signal output terminal Or a soft start start enable signal indicating that the soft start start of the (n + 1) th terminal from its output terminal is possible when the start control signal output terminal is in the ON state and after the soft start ends. The start control circuit according to claim 1, wherein: 前記起動制御回路は、（ｎ＋１）番目の前記ソフトスタート信号出力端子及び（ｎ＋１）番目の前記起動制御信号出力端子と、ｎ番目の前記入力端子に係る前記優先端子状態監視回路の出力端子とを入力とする個別起動オン制御回路を有し、
該個別起動オン制御回路は、（ｎ＋１）番目の前記起動制御信号出力端子がオン状態でかつソフトスタート終了後と、ｎ番目の前記ソフトスタート起動可能信号が出力されているときにオン信号を出力することを特徴とする請求項２に記載の起動制御回路。 The activation control circuit includes an (n + 1) th soft start signal output terminal, an (n + 1) th activation control signal output terminal, and an output terminal of the priority terminal state monitoring circuit related to the nth input terminal. Has an individual start-up control circuit as input,
The individual activation on control circuit outputs an on signal when the (n + 1) th activation control signal output terminal is in the on state and after the soft start is completed, and when the nth soft start activation enable signal is output. The start control circuit according to claim 2, wherein: 前記起動制御回路は、ｎ番目の入力端子の入力信号と、前記個別起動オン制御回路の出力信号とがオン状態のときに最終的な起動制御信号を出力することを特徴とする請求項３に記載の起動制御回路。   The start control circuit outputs a final start control signal when an input signal of an nth input terminal and an output signal of the individual start on control circuit are in an on state. The activation control circuit described. 前記起動制御回路は、（１〜ｎ）番目の総ての前記入力端子と該入力端子に対応する（１〜ｎ）番目のソフトスタート信号出力端子の出力信号を監視し、総てのソフトスタート起動が終了した時点で（ｎ＋１）番目の起動制御信号を出力する制御を行うことを特徴とする請求項１に記載の起動制御回路。   The start control circuit monitors all the (1 to n) th input terminals and the output signals of the (1 to n) th soft start signal output terminals corresponding to the input terminals, and performs all the soft start. 2. The start control circuit according to claim 1, wherein the start control circuit performs control to output an (n + 1) th start control signal when the start is completed. 請求項１乃至４に記載の起動制御回路を備え、前記起動制御信号出力端子の各々が電圧出力部に接続されている多出力電源装置であって、
前記入力端子からの入力電圧に基づいて、前記電圧出力部から複数の電圧を、前記起動制御回路により制御された順序で出力することを特徴とする多出力電源装置。 A multi-output power supply apparatus comprising the activation control circuit according to claim 1, wherein each of the activation control signal output terminals is connected to a voltage output unit,
A multi-output power supply apparatus that outputs a plurality of voltages from the voltage output unit in an order controlled by the start control circuit based on an input voltage from the input terminal. Ｎ個（Ｎは２以上の自然数）の入力端子からの入力信号に基づいて、前記入力端子に対応する起動制御信号出力端子から順序を定めて起動制御信号を出力する起動制御方法であって、
前記Ｎ個の入力端子にオン信号が同時に入力されたときには、所定の順番で前記起動制御信号出力端子から起動制御信号を出力し、
前記入力端子にオン信号が個別に入力されたときには、前記入力端子に対応する前記起動制御信号出力端子から個別に起動制御信号を出力することを特徴とする起動制御方法。 An activation control method for outputting an activation control signal in a predetermined order from an activation control signal output terminal corresponding to the input terminal based on input signals from N (N is a natural number of 2 or more) input terminals,
When an ON signal is simultaneously input to the N input terminals, a start control signal is output from the start control signal output terminal in a predetermined order,
An activation control method, wherein when an ON signal is individually input to the input terminal, an activation control signal is individually output from the activation control signal output terminal corresponding to the input terminal. 前記入力端子からの入力信号の電圧に基づいて電圧変換を行う電圧変換部を備え、請求項７に記載の起動制御方法により定められた出力順序で複数の電圧を出力することを特徴とする多出力電源起動制御方法。   A voltage conversion unit that performs voltage conversion based on a voltage of an input signal from the input terminal, and outputs a plurality of voltages in an output order determined by the start control method according to claim 7. Output power start control method.
JP2006284149A 2006-10-18 2006-10-18 Start-up control circuit, start-up control method, and multi-output power supply device or multi-output power supply start-up control method using the same Active JP4957171B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006284149A JP4957171B2 (en) 2006-10-18 2006-10-18 Start-up control circuit, start-up control method, and multi-output power supply device or multi-output power supply start-up control method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006284149A JP4957171B2 (en) 2006-10-18 2006-10-18 Start-up control circuit, start-up control method, and multi-output power supply device or multi-output power supply start-up control method using the same

Publications (2)

Publication Number Publication Date
JP2008102707A JP2008102707A (en) 2008-05-01
JP4957171B2 true JP4957171B2 (en) 2012-06-20

Family

ID=39436996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006284149A Active JP4957171B2 (en) 2006-10-18 2006-10-18 Start-up control circuit, start-up control method, and multi-output power supply device or multi-output power supply start-up control method using the same

Country Status (1)

Country Link
JP (1) JP4957171B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180385A (en) * 2002-11-26 2004-06-24 Fujitsu Ltd Switching power supply
JP4423468B2 (en) * 2004-03-01 2010-03-03 富士電機システムズ株式会社 Power start circuit, start / stop order control device, and start / stop order control method
JP2006191705A (en) * 2004-12-28 2006-07-20 Sharp Corp Multi-output power supply

Also Published As

Publication number Publication date
JP2008102707A (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP4098533B2 (en) Control circuit for switching power supply device and switching power supply device using the same
TWI568155B (en) System and method for high efficiency pfm control for buck-boost converter and regulator
JP2008079360A (en) Boosting converter and semiconductor integrated circuit
JP4899528B2 (en) Power supply
CN111726000A (en) Switching regulator and electronic apparatus including the same
CN101873062B (en) Power supply and power supply system with a plurality of power supplies
KR100797874B1 (en) Constant voltage power supply circuit and method of controlling the same
JP2006311729A (en) Dc-dc voltage converter
JP4957171B2 (en) Start-up control circuit, start-up control method, and multi-output power supply device or multi-output power supply start-up control method using the same
JP2009296852A (en) Power supply unit
JP2019017186A (en) Power supply device and electronic controller
JP5397227B2 (en) Power supply circuit device and voltage control method
CN106024777B (en) Semiconductor device and power supply method
US11545899B2 (en) Semiconductor device, system, and control method
JP7222753B2 (en) Voltage converter and control method
JP2000023453A (en) Dc/dc converter
JP6301663B2 (en) Power supply control apparatus, power supply control method, and information processing apparatus
JP5385641B2 (en) Boost control circuit control method and boost control circuit
TWI337798B (en) Low voltage circuit for starting up synchronous step-up dc/dc converter and method thereof
JP2010136577A (en) Start-up circuit and power supply apparatus
JP4642830B2 (en) Power supply apparatus and power supply method thereof
JP2008092779A (en) Switching power supply control system and mobile terminal
JP2007327745A (en) Measuring device
US11451142B2 (en) Voltage conversion device
KR101585872B1 (en) universal power suppply apparatus for system on chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4957171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250