JP4954249B2 - Electronic terminal device and electronic interlocking device - Google Patents

Electronic terminal device and electronic interlocking device Download PDF

Info

Publication number
JP4954249B2
JP4954249B2 JP2009170683A JP2009170683A JP4954249B2 JP 4954249 B2 JP4954249 B2 JP 4954249B2 JP 2009170683 A JP2009170683 A JP 2009170683A JP 2009170683 A JP2009170683 A JP 2009170683A JP 4954249 B2 JP4954249 B2 JP 4954249B2
Authority
JP
Japan
Prior art keywords
transmission
data
cpu
transmission data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009170683A
Other languages
Japanese (ja)
Other versions
JP2011025733A (en
Inventor
利浩 今澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Electric Manufacturing Co Ltd filed Critical Kyosan Electric Manufacturing Co Ltd
Priority to JP2009170683A priority Critical patent/JP4954249B2/en
Publication of JP2011025733A publication Critical patent/JP2011025733A/en
Application granted granted Critical
Publication of JP4954249B2 publication Critical patent/JP4954249B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Description

この発明は、鉄道の信号保安装置の入出力回路として使用する電子端末装置及び電子連動装置、特に送信データの信頼性の向上に関するものである。   The present invention relates to an electronic terminal device and an electronic interlocking device used as an input / output circuit of a railway signal security device, and more particularly to improvement in reliability of transmission data.

鉄道の２つ以上の信号機や転てつ器などの相互間で、その取扱いについて一定の順序及び制限を付ける電子連動装置１０は、図３に示すように、外部機器１２ａ〜１２ｎとの入出力回路に電子端末装置１１ａ〜１１ｎを使用し、電子端末装置１１ａ〜１１ｎと連動論理部９との間を光ＬＡＮからなる伝送路８で接続している。この電子端末装置１１は、図４に示すように、時間差同期処理する２つのＣＰＵ１３とＣＰＵ１４と論理和回路４及び外部機器１２ａに接続される入出力ユニット７を有し、２つのＣＰＵ１３とＣＰＵ１４を用いて連動論理部９に対して送信データを送信している。この２つのＣＰＵ１３とＣＰＵ１４を用いて連動論理部９に送信データを送信するとき、特許文献１に示すように、一方のＣＰＵ１３は入出力ユニット７から入力する外部機器１２の状態に応じてデータを生成し、他方のＣＰＵ１４は誤り検出符号であるＣＲＣを生成する。生成したデータとＣＲＣは２つのＣＰＵ１３とＣＰＵ１４の間で伝送の同期をとって論理和回路４に出力される。論理和回路４は入力したデータとＣＲＣの論理和を送信データとして伝送路８を介して連動論理部９に送信する。この電子端末装置１１から連動論理部９に送信した送信データの内容が正常であるかどうかの判断は連動論理部９が行っている。また、連動論理部９からの受信データは２つのＣＰＵ１３とＣＰＵ１４で処理して入出力ユニット７に出力している。   As shown in FIG. 3, the electronic interlocking device 10 that gives a certain order and restriction on the handling between two or more traffic lights and switchboards of railways is used for input / output with external devices 12a to 12n. The electronic terminal devices 11a to 11n are used in the circuit, and the electronic terminal devices 11a to 11n and the interlocking logic unit 9 are connected by a transmission line 8 formed of an optical LAN. As shown in FIG. 4, the electronic terminal device 11 has two CPUs 13 and 14 for time difference synchronization processing, an OR circuit 4 and an input / output unit 7 connected to the external device 12a. It is used to transmit transmission data to the interlocking logic unit 9. When transmitting transmission data to the interlocking logic unit 9 using the two CPUs 13 and 14, as shown in Patent Document 1, one CPU 13 transmits data according to the state of the external device 12 input from the input / output unit 7. The other CPU 14 generates a CRC that is an error detection code. The generated data and CRC are output to the OR circuit 4 in synchronization of transmission between the two CPUs 13 and 14. The logical sum circuit 4 transmits the logical sum of the input data and CRC as transmission data to the interlocking logic unit 9 via the transmission path 8. The interlocking logic unit 9 determines whether the content of the transmission data transmitted from the electronic terminal device 11 to the interlocking logic unit 9 is normal. The received data from the interlocking logic unit 9 is processed by the two CPUs 13 and 14 and output to the input / output unit 7.

電子端末装置１１は２つのＣＰＵ１３とＣＰＵ１４で時間差同期処理を行っているため、一方のＣＰＵ１３で生成して送信したデータと他方のＣＰＵ１４で生成して送信したＣＲＣが不一致でも電子端末装置１１は正常な送信データを送信していると判断してしまう。このため連動論理部９で電子端末装置１１から送信された送信データの内容が正常であるかどうかを判断して送信データの異常を検出したとき、連動論理部９と電子端末装置１１との間の伝送路８に故障等の異常が生じているのか、あるいは電子端末装置１１から送信された送信データが間違っているのかを判断できないという問題がある。   Since the electronic terminal device 11 performs time difference synchronization processing between the two CPUs 13 and 14, the electronic terminal device 11 is normal even if the data generated and transmitted by one CPU 13 and the CRC generated and transmitted by the other CPU 14 do not match. It is determined that the correct transmission data is being transmitted. Therefore, when the interlocking logic unit 9 determines whether or not the content of the transmission data transmitted from the electronic terminal device 11 is normal and detects an abnormality in the transmission data, the link between the interlocking logic unit 9 and the electronic terminal device 11 is detected. There is a problem that it cannot be determined whether an abnormality such as a failure has occurred in the transmission line 8 or whether the transmission data transmitted from the electronic terminal device 11 is incorrect.

この発明は、このような問題を解消し、連動論理部に送信する送信データが正常であるかどうかを判断して送信データの健全性を図り、送信データの信頼性を向上させることができる電子端末装置及び電子連動装置を提供することを目的とするものである。   The present invention solves such a problem, determines whether transmission data to be transmitted to the interlocking logic unit is normal, makes the transmission data sound, and improves the reliability of the transmission data. An object of the present invention is to provide a terminal device and an electronic interlocking device.

この発明の電子端末装置は、時間差同期処理している２つのＣＰＵと論理和回路と送信バッファ及び送信可否判定部を有し、前記２つのＣＰＵは、送信データに含まれるデータと誤り検出符号であるＣＲＣを生成し、一方のＣＰＵは生成したデータのみを前記論理和回路に出力し、他方のＣＰＵは生成したＣＲＣのみを前記論理和回路に出力し、前記論理和回路は、前記一方のＣＰＵから入力したデータと前記他方のＣＰＵから入力したＣＲＣの論理和を行って送信データを生成して前記送信バッファに出力するとともに生成した送信データを前記２つのＣＰＵに折り返して出力し、前記送信バッファは、入力した送信データを一時保存し、前記２つのＣＰＵは、入力した送信データに含まれるデータとＣＲＣとが自ＣＰＵで生成したデータとＣＲＣと一致しているか否を診断し、診断結果を前記送信可否判定部に出力し、前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果により、前記送信バッファに一時保存した送信データを送信するか否を判定することを特徴とする。   The electronic terminal device according to the present invention includes two CPUs that perform time difference synchronization processing, an OR circuit, a transmission buffer, and a transmission permission / inhibition determination unit, and the two CPUs include data included in transmission data and an error detection code. One CRC is generated, one CPU outputs only the generated data to the OR circuit, the other CPU outputs only the generated CRC to the OR circuit, and the OR circuit is the one CPU. ORed with the data input from the other CPU and the CRC input from the other CPU to generate transmission data and output it to the transmission buffer, and the generated transmission data is returned to the two CPUs for output, and the transmission buffer Temporarily stores the input transmission data, and the two CPUs generate the data included in the input transmission data and the CRC generated by the own CPU. Diagnose whether or not the data matches the CRC, and output a diagnosis result to the transmission permission / inhibition determination unit. The transmission permission / inhibition determination unit temporarily transmits the transmission data in the transmission buffer according to the diagnosis result input from the two CPUs. It is characterized by determining whether to transmit.

前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果で送信データの内容が正常であるとき、前記送信バッファに送信データの送信許可信号を出力し、診断結果で送信データの内容が異常であるとき、前記送信バッファと前記２つのＣＰＵに送信データの送信禁止信号を出力し、前記２つのＣＰＵは、送信データの送信禁止信号を入力すると、送信データに含まれるデータとＣＲＣの生成処理と送信データの診断処理をリトライし、あらかじめ設定した所定回数リトライすると、送信異常として次の送信まで待機する。   The transmission permission / inhibition determining unit outputs a transmission permission signal of transmission data to the transmission buffer when the content of transmission data is normal based on the diagnosis result input from the two CPUs, and the content of the transmission data is abnormal due to the diagnosis result. When the transmission data transmission prohibition signal is output to the transmission buffer and the two CPUs, and the two CPUs input the transmission prohibition signal of the transmission data, the data included in the transmission data and the CRC generation process If the transmission data diagnosis process is retried and a predetermined number of times are retried in advance, a transmission error is awaited until the next transmission.

この発明の電子連動装置は、前記電子端末装置と、電子端末装置に伝送路を介して接続された連動論理部を有することを特徴とする。   The electronic interlocking device according to the present invention includes the electronic terminal device and an interlocking logic unit connected to the electronic terminal device via a transmission path.

この発明は、時間差同期処理している２つのＣＰＵで送信データに含まれるデータとＣＲＣを生成し、一方のＣＰＵは生成したデータのみを出力し、他方のＣＰＵは生成したＣＲＣのみを出力し、２つのＣＰＵから出力したデータとＣＲＣの論理和を送信データとし、送信データに含まれるデータとＣＲＣと２つのＣＰＵでそれぞれ生成したデータとＣＲＣと照合して一致しているかどうかを診断し、２つのＣＰＵの診断結果が正常のときだけ送信データを送信するから、送信データの信頼性を向上させることができる。   In the present invention, two CPUs performing time difference synchronization processing generate data and CRC included in transmission data, one CPU outputs only the generated data, and the other CPU outputs only the generated CRC, The logical sum of the data output from the two CPUs and the CRC is used as transmission data, and the data and CRC included in the transmission data are compared with the data and CRC generated by the two CPUs, respectively, to determine whether they match. Since the transmission data is transmitted only when the diagnosis result of one CPU is normal, the reliability of the transmission data can be improved.

この電子端末装置から送信データを伝送路から連動論理部に送信することにより、電子端末装置から健全な送信データを連動論理部に送信するから、連動論理部で電子端末装置から送信された送信データの内容が正常であるかどうかを判断して送信データの異常を検出したとき、異常発生部位を明確にして早期に復旧させることができる。   By transmitting transmission data from the electronic terminal device to the interlocking logic unit from the transmission path, sound transmission data is transmitted from the electronic terminal device to the interlocking logic unit. Therefore, transmission data transmitted from the electronic terminal device by the interlocking logic unit When it is determined whether or not the content of the transmission data is normal and an abnormality in the transmission data is detected, the abnormality occurrence part can be clarified and recovered early.

この発明の電子端末装置の構成を示すブロック図である。It is a block diagram which shows the structure of the electronic terminal device of this invention. 電子端末装置で送信データを送信するときの処理を示すフローチャートである。It is a flowchart which shows a process when transmitting transmission data with an electronic terminal device. 電子連動装置の構成を示すブロック図である。It is a block diagram which shows the structure of an electronic interlocking device. 従来の電子端末装置の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional electronic terminal device.

図１は、この発明の電子端末装置の構成を示すブロック図である。電子端末装置１は、時間差同期処理している２つのＣＰＵ２とＣＰＵ３と、論理和回路４と送信バッファ５と送信可否判定部６及び外部機器に接続される入出力ユニット７を有し、電子連動装置の入出力回路として使用するものであり、光ＬＡＮからなる伝送路８を介して連動論理部９に接続されている。   FIG. 1 is a block diagram showing a configuration of an electronic terminal device according to the present invention. The electronic terminal device 1 includes two CPUs 2 and 3 that are performing time difference synchronization processing, an OR circuit 4, a transmission buffer 5, a transmission availability determination unit 6, and an input / output unit 7 connected to an external device. It is used as an input / output circuit of the apparatus, and is connected to the interlocking logic unit 9 via a transmission line 8 comprising an optical LAN.

電子端末装置１の２つのＣＰＵ２とＣＰＵ３は、連動論理部９から伝送路８を介して送信された受信データを処理して入出力ユニット７を介して外部機器に出力し、入出力ユニット７から入力する外部機器の状態に応じてデータと誤り検出符号であるＣＲＣを生成し、２つのＣＰＵ２とＣＰＵ３の間で伝送の同期をとり、一方のＣＰＵ２は生成したデータのみを論理和回路４に出力し、他方のＣＰＵ３は生成したＣＲＣのみを論理和回路４に出力するとともに送信データが正常であるか異常であるかを診断する。   The two CPUs 2 and 3 of the electronic terminal device 1 process the received data transmitted from the interlocking logic unit 9 via the transmission path 8 and output the processed data to an external device via the input / output unit 7. Data and CRC, which is an error detection code, are generated according to the state of the input external device, the transmission is synchronized between the two CPUs 2 and 3, and one CPU 2 outputs only the generated data to the OR circuit 4. Then, the other CPU 3 outputs only the generated CRC to the OR circuit 4 and diagnoses whether the transmission data is normal or abnormal.

論理和回路４は、ＣＰＵ２から入力したデータとＣＰＵ３から入力したＣＲＣの論理和の送信データを送信バッファ５に出力するとともに２つのＣＰＵ２とＣＰＵ３に折り返して出力する。送信バッファ５は入力した送信データを一時保存する。送信可否判定部６は、ＣＰＵ２とＣＰＵ３における送信データの診断結果を示す診断信号を入力して送信バッファ５に格納された送信データを連動論理部９に対する送信の適否を判断する。   The logical sum circuit 4 outputs the data input from the CPU 2 and the transmission data of the logical sum of the CRC input from the CPU 3 to the transmission buffer 5 and returns to the two CPUs 2 and 3 for output. The transmission buffer 5 temporarily stores the input transmission data. The transmission permission / inhibition determination unit 6 inputs a diagnostic signal indicating a diagnosis result of transmission data in the CPU 2 and CPU 3 and determines whether transmission data stored in the transmission buffer 5 is appropriate for transmission to the interlocking logic unit 9.

この電子端末装置１で送信データを生成して連動論理部９に送信するときの処理を図２のフローチャートを参照して説明する。   Processing when the electronic terminal device 1 generates transmission data and transmits it to the interlocking logic unit 9 will be described with reference to the flowchart of FIG.

電子端末装置１のＣＰＵ２とＣＰＵ３は連動論理部９から伝送路８を介して送信された受信データを受信すると、受信データを処理して入出力ユニット７を介して外部機器に出力し（ステップＳ１）、入出力ユニット７から入力する外部機器の状態に応じてデータとＣＲＣを生成する（ステップＳ２）。ＣＰＵ２とＣＰＵ３はデータとＣＲＣを生成すると、ＣＰＵ２とＣＰＵ３の間で伝送の同期をとり、一方のＣＰＵ２は生成したデータのみを論理和回路４に出力し、他方のＣＰＵ３は生成したＣＲＣのみを論理和回路４に出力する。論理和回路４はＣＰＵ２から入力したデータとＣＰＵ３から入力したＣＲＣの論理和の送信データを生成して送信バッファ５に出力する。送信バッファ５は入力した送信データを一時保存する（ステップＳ３）。   When the CPU 2 and the CPU 3 of the electronic terminal device 1 receive the received data transmitted from the interlocking logic unit 9 via the transmission path 8, the received data is processed and output to an external device via the input / output unit 7 (step S1). ) And data and CRC are generated according to the state of the external device input from the input / output unit 7 (step S2). When the CPU 2 and the CPU 3 generate the data and the CRC, the transmission is synchronized between the CPU 2 and the CPU 3, one CPU 2 outputs only the generated data to the OR circuit 4, and the other CPU 3 outputs only the generated CRC to the logic. Output to the sum circuit 4. The logical sum circuit 4 generates transmission data of the logical sum of the data input from the CPU 2 and the CRC input from the CPU 3 and outputs the transmission data to the transmission buffer 5. The transmission buffer 5 temporarily stores the input transmission data (step S3).

また、論理和回路４で生成した送信データはＣＰＵ２とＣＰＵ３に折り返して出力する。ＣＰＵ２は入力した送信データに含まれるＣＰＵ２自体で生成したデータとＣＰＵ３が生成したＣＲＣとがＣＰＵ２自体で生成したデータとＣＲＣと一致しているか否を診断し、一致している場合は送信データが正常であることを示す信号を送信可否判定部６に出力し、一致していない場合は送信データが異常であることを示す信号を送信可否判定部６に出力する。ＣＰＵ３も入力した送信データに含まれるＣＰＵ２で生成したデータとＣＰＵ３自体が生成したＣＲＣとがＣＰＵ３自体で生成したデータとＣＲＣと一致しているか否を診断し、一致している場合は送信データが正常であることを示す信号を送信可否判定部６に出力し、一致していない場合は送信データが異常であることを示す信号を送信可否判定部６に出力する（ステップＳ４）。送信可否判定部６はＣＰＵ２とＣＰＵ３の両方から送信データが正常であることを示す信号を入力すると、送信バッファ５に送信データの送信許可信号を出力する（ステップＳ６）。送信バッファ５は送信データの送信許可信号を入力すると、一時保存した送信データを伝送路８から連動論理部９に送信する（ステップＳ７）。この処理を受信データを受信するたびに繰り返す（ステップＳ１〜Ｓ７）。   The transmission data generated by the OR circuit 4 is returned to the CPU 2 and CPU 3 and output. The CPU 2 diagnoses whether the data generated by the CPU 2 itself included in the input transmission data and the CRC generated by the CPU 3 match the data and CRC generated by the CPU 2 itself. A signal indicating normality is output to the transmission permission / inhibition determining unit 6, and if they do not match, a signal indicating that the transmission data is abnormal is output to the transmission permission / inhibition determining unit 6. The CPU 3 also diagnoses whether the data generated by the CPU 2 included in the input transmission data and the CRC generated by the CPU 3 itself match the data and CRC generated by the CPU 3 itself. A signal indicating normality is output to the transmission permission / inhibition determination unit 6, and if they do not match, a signal indicating that the transmission data is abnormal is output to the transmission permission / inhibition determination unit 6 (step S4). When a signal indicating that the transmission data is normal is input from both the CPU 2 and the CPU 3, the transmission permission / inhibition determination unit 6 outputs a transmission permission signal for the transmission data to the transmission buffer 5 (step S 6). When the transmission buffer 5 receives a transmission permission signal for transmission data, the transmission buffer 5 transmits the temporarily stored transmission data from the transmission path 8 to the interlocking logic unit 9 (step S7). This process is repeated every time reception data is received (steps S1 to S7).

また、送信可否判定部６はＣＰＵ２とＣＰＵ３の両方又はいずれか一方から送信データが異常であることを示す信号を入力すると（ステップＳ５）、送信バッファ５に対して送信データの送信禁止信号を出力して送信バッファ５に一時保存した送信データを消去し、ＣＰＵ２とＣＰＵ３にも送信データの送信禁止信号を出力する（ステップＳ８）。   Further, when a signal indicating that the transmission data is abnormal is input from both or either of the CPU 2 and CPU 3 (step S5), the transmission permission / inhibition determination unit 6 outputs a transmission prohibition signal for the transmission data to the transmission buffer 5. Then, the transmission data temporarily stored in the transmission buffer 5 is erased, and a transmission prohibition signal for transmission data is also output to the CPU 2 and CPU 3 (step S8).

ＣＰＵ２とＣＰＵ３は送信可否判定部６から送信データの送信禁止信号を入力すると送信するデータとＣＲＣの生成をリトライする（ステップＳ９，Ｓ２）。この処理を所定回数繰り返しても送信データが異常の場合は、送信異常として次の送信までＣＰＵ２とＣＰＵ３を待機させる（ステップＳ８，Ｓ９，Ｓ１）。   When the CPU 2 and the CPU 3 input a transmission prohibition signal for transmission data from the transmission permission / inhibition determination unit 6, the CPU 2 and the CPU 3 retry the generation of data to be transmitted and CRC (steps S9 and S2). If the transmission data is abnormal even if this process is repeated a predetermined number of times, the CPU 2 and the CPU 3 are put on standby until the next transmission as a transmission abnormality (steps S8, S9, S1).

このようにＣＰＵ２で生成したデータとＣＰＵ３で生成したＣＲＣの論理和の送信データと、送信データに含まれるデータとＣＲＣをＣＰＵ２とＣＰＵ３でそれぞれ生成したデータとＣＲＣと照合して一致しているかどうかを診断し、ＣＰＵ２とＣＰＵ３の診断結果が正常のときだけ送信データを連動論理部９に送信するから、電子端末装置１から送信する送信データの信頼性を向上させることができる。   Whether the data generated by CPU 2 and the transmission data of the logical sum of the CRC generated by CPU 3 and the data and CRC included in the transmission data match with the data and CRC generated by CPU 2 and CPU 3 respectively, respectively. Since the transmission data is transmitted to the interlocking logic unit 9 only when the diagnosis results of the CPU 2 and CPU 3 are normal, the reliability of the transmission data transmitted from the electronic terminal device 1 can be improved.

また、連動論理部９は電子端末装置１から送信された送信データの内容が正常であるかどうかを判断して送信データの異常を検出したとき、電子端末装置１からは正常な送信データが送信されているから、異常発生部位は伝送路８であると判定できる。したがって異常発生部位を早期に復旧させることができる。   Further, when the interlocking logic unit 9 determines whether or not the content of the transmission data transmitted from the electronic terminal device 1 is normal and detects an abnormality in the transmission data, normal transmission data is transmitted from the electronic terminal device 1. Therefore, it can be determined that the abnormality occurrence site is the transmission path 8. Therefore, the abnormality occurrence site can be recovered early.

１；電子端末装置、２；ＣＰＵ、３；ＣＰＵ、４；論理和回路、５；送信バッファ、
６；送信可否判定部、７；入出力ユニット、８；伝送路、９；連動論理部。 DESCRIPTION OF SYMBOLS 1; Electronic terminal device, 2; CPU, 3; CPU, 4; OR circuit, 5; Transmission buffer,
6; Transmission enable / disable determining unit, 7; Input / output unit, 8; Transmission path, 9; Interlocking logic unit.

特開２００３−２３７５７９号公報JP 2003-237579 A

Claims (3)

時間差同期処理している２つのＣＰＵと論理和回路と送信バッファ及び送信可否判定部を有し、
前記２つのＣＰＵは、送信データに含まれるデータと誤り検出符号であるＣＲＣを生成し、一方のＣＰＵは生成したデータのみを前記論理和回路に出力し、他方のＣＰＵは生成したＣＲＣのみを前記論理和回路に出力し、
前記論理和回路は、前記一方のＣＰＵから入力したデータと前記他方のＣＰＵから入力したＣＲＣの論理和を行って送信データを生成して前記送信バッファに出力するとともに生成した送信データを前記２つのＣＰＵに折り返して出力し、
前記送信バッファは、入力した送信データを一時保存し、
前記２つのＣＰＵは、入力した送信データに含まれるデータとＣＲＣとが自ＣＰＵで生成したデータとＣＲＣと一致しているか否を診断し、診断結果を前記送信可否判定部に出力し、
前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果により、前記送信バッファに一時保存した送信データを送信するか否を判定することを特徴とする電子端末装置。 Two CPUs performing time difference synchronization processing, an OR circuit, a transmission buffer, and a transmission availability determination unit;
The two CPUs generate data included in the transmission data and a CRC that is an error detection code, one CPU outputs only the generated data to the OR circuit, and the other CPU outputs only the generated CRC. Output to the OR circuit,
The logical sum circuit performs a logical sum of data input from the one CPU and CRC input from the other CPU, generates transmission data, outputs the transmission data to the transmission buffer, and generates the generated transmission data. Return to CPU and output,
The transmission buffer temporarily stores input transmission data,
The two CPUs diagnose whether or not the data and CRC included in the input transmission data match the data and CRC generated by the CPU, and output a diagnosis result to the transmission permission determination unit.
The electronic terminal apparatus according to claim 1, wherein the transmission availability determination unit determines whether to transmit the transmission data temporarily stored in the transmission buffer based on a diagnosis result input from the two CPUs. 前記送信可否判定部は、前記２つのＣＰＵから入力した診断結果で送信データの内容が正常であるとき、前記送信バッファに送信データの送信許可信号を出力し、診断結果で送信データの内容が異常であるとき、前記送信バッファと前記２つのＣＰＵに送信データの送信禁止信号を出力し、
前記２つのＣＰＵは、送信データの送信禁止信号を入力すると、送信データに含まれるデータとＣＲＣの生成処理と送信データの診断処理をリトライし、あらかじめ設定した所定回数リトライすると、送信異常として次の送信まで待機する請求項１記載の電子端末装置。 The transmission permission / inhibition determining unit outputs a transmission permission signal of transmission data to the transmission buffer when the content of transmission data is normal based on the diagnosis result input from the two CPUs, and the content of the transmission data is abnormal due to the diagnosis result. Output a transmission prohibition signal of transmission data to the transmission buffer and the two CPUs,
When the transmission prohibition signal of the transmission data is input, the two CPUs retry the data included in the transmission data, the CRC generation process, and the transmission data diagnostic process. The electronic terminal device according to claim 1, which waits for transmission. 請求項１又は請求項２に記載の電子端末装置と、該電子端末装置に伝送路を介して接続された連動論理部を有することを特徴とする電子連動装置。   3. An electronic interlocking device comprising: the electronic terminal device according to claim 1; and an interlocking logic unit connected to the electronic terminal device via a transmission path.
JP2009170683A 2009-07-22 2009-07-22 Electronic terminal device and electronic interlocking device Active JP4954249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009170683A JP4954249B2 (en) 2009-07-22 2009-07-22 Electronic terminal device and electronic interlocking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009170683A JP4954249B2 (en) 2009-07-22 2009-07-22 Electronic terminal device and electronic interlocking device

Publications (2)

Publication Number Publication Date
JP2011025733A JP2011025733A (en) 2011-02-10
JP4954249B2 true JP4954249B2 (en) 2012-06-13

Family

ID=43635021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009170683A Active JP4954249B2 (en) 2009-07-22 2009-07-22 Electronic terminal device and electronic interlocking device

Country Status (1)

Country Link
JP (1) JP4954249B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5975753B2 (en) * 2012-06-27 2016-08-23 株式会社日立製作所 Information processing system, output control device, and data generation device
JP5839713B2 (en) * 2012-11-29 2016-01-06 株式会社京三製作所 Electronic terminal device and electronic interlocking device
JP6017344B2 (en) * 2013-02-26 2016-10-26 株式会社日立製作所 Control device, control system, and data generation method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208060B2 (en) * 1996-05-27 2001-09-10 三菱電機株式会社 Parallel dual electronic interlocking device
JP3579018B2 (en) * 2001-11-09 2004-10-20 大同信号株式会社 Railway signal transmission equipment
JP3642759B2 (en) * 2002-02-14 2005-04-27 大同信号株式会社 Intelligent terminal for railway signal security equipment
JP2005049967A (en) * 2003-07-30 2005-02-24 Toshiba Corp Failsafe processor and protection control unit for railroad
JP3866708B2 (en) * 2003-11-10 2007-01-10 株式会社東芝 Remote input / output device
JP4454538B2 (en) * 2005-05-31 2010-04-21 大同信号株式会社 Multi-system computer

Also Published As

Publication number Publication date
JP2011025733A (en) 2011-02-10

Similar Documents

Publication Publication Date Title
US11245547B2 (en) Monitoring controller area network (CAN) nodes
US9191030B2 (en) Memory controller, data storage device, and memory controlling method
KR20180066049A (en) COMMUNICATION DEVICE, COMMUNICATION METHOD, PROGRAM, AND COMMUNICATION SYSTEM
US8209594B2 (en) Sending device, receiving device, communication control device, communication system, and communication control method
JP2006209565A (en) Information processor and information processing method
TWI518500B (en) Data transmission detecing device, data transmission detecing method and electronic device thereof
WO2001025924A1 (en) Mechanism to improve fault isolation and diagnosis in computers
JP4954249B2 (en) Electronic terminal device and electronic interlocking device
JP2011232031A (en) Self-diagnosis system and inspection circuit determination method
JP2009053734A (en) Method for detecting disconnection and power discontinuity of i/o unit connected to numerical controller
US20230224289A1 (en) Communication device, vehicle, communication method, and recording medium recorded with program
JP2010102565A (en) Duplex controller
JP5161196B2 (en) Clock error detection system
JP2002252660A (en) Serial data communication apparatus and communication error detection method
JP2007293678A (en) Apparatus for diagnosing common bus connection
JP2008146222A (en) Computer failure detection system and computer failure detection method
JP2007043679A (en) Sending device, receiving device, and communication system
KR101623305B1 (en) Apparatus, Method for check in data and System using the same
KR20140055519A (en) System and method for stuck bit error occurrence distinction or serial peripheral interconnect receiver buffer
JP2007312208A (en) Redundancy communication control system and redundancy communication control method
JP2004234183A (en) Bus check method and system for computer controller
JP2006011576A (en) High-reliability controller
US20100223527A1 (en) Data protection circuit, data protection method, and data processing apparatus
JP3962956B2 (en) Information processing apparatus and information processing method
JP3962956B6 (en) Information processing apparatus and information processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120119

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4954249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250