JP4948141B2 - バス制御装置 - Google Patents
バス制御装置 Download PDFInfo
- Publication number
- JP4948141B2 JP4948141B2 JP2006327278A JP2006327278A JP4948141B2 JP 4948141 B2 JP4948141 B2 JP 4948141B2 JP 2006327278 A JP2006327278 A JP 2006327278A JP 2006327278 A JP2006327278 A JP 2006327278A JP 4948141 B2 JP4948141 B2 JP 4948141B2
- Authority
- JP
- Japan
- Prior art keywords
- snoop
- access
- request
- arbitration
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、本発明の第1の実施の形態におけるバス制御部を含んだマルチプロセッサシステムの構成例を示す図である。このマルチプロセッサシステムは、複数のマスタ1〜N(1−1〜1−N)と、バス制御部2と、共有メモリなどのスレーブ3とを含む。
図3は、本発明の第2の実施の形態におけるバス制御部を含んだマルチプロセッサシステムの構成例を示す図である。このマルチプロセッサシステムは、図1に示す第1の実施の形態におけるマルチプロセッサシステムと比較して、命令フェッチの要求とオペランドアクセスの要求とを別々の要求信号(要求1−I〜N−I、要求1−D〜N−D)としている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。
図4は、本発明の第3の実施の形態におけるバス制御部を含んだマルチプロセッサシステムの構成例を示す図である。このマルチプロセッサシステムは、図1に示す第1の実施の形態におけるマルチプロセッサシステムと比較して、命令フェッチ調停部およびオペランドアクセス調停部の機能が異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。
図5は、本発明の第4の実施の形態におけるバス制御部の内部構成を示すブロック図である。なお、図5においては、命令フェッチ調停部21または31と、命令アクセス部22とを省略している。スヌープ制御部24以外の構成および機能は、第1〜第3の実施の形態において説明したものと同様である。
図7は、本発明の第5の実施の形態におけるスヌープ制御部24のスヌープ選択テーブル51の設定処理を説明するための図である。なお、本実施の形態におけるマルチプロセッサシステムの構成は、第4の実施の形態におけるマルチプロセッサシステムの構成と同様である。
Claims (8)
- マルチプロセッサシステムにおいて複数のプロセッサからスレーブへのアクセス要求を制御するバス制御装置であって、
前記複数のプロセッサからのアクセス要求のうちスヌープの不要なアクセス要求を調停する第1の調停手段と、
前記複数のプロセッサからのアクセス要求のうちスヌープの必要なアクセス要求を調停する第2の調停手段と、
前記第2の調停手段によって調停されたアクセス要求に対応したスヌープ要求を前記複数のプロセッサに対して発行するスヌープ制御手段と、
前記複数のプロセッサによるスヌープ処理と並行して、前記スレーブに対して前記第1の調停手段によって調停されたアクセスを行なう第1のアクセス手段と、
前記スレーブに対して前記第2の調停手段によって調停されたアクセスを行なう第2のアクセス手段とを含む、バス制御装置。 - 前記スヌープの不要なアクセス要求は命令フェッチの要求であり、前記スヌープの必要なアクセス要求はオペランドアクセスの要求である、請求項1記載のバス制御装置。
- 前記複数のプロセッサからのアクセス要求は、命令フェッチおよびオペランドアクセスを含み、
前記第1の調停手段および第2の調停手段に、同一のアクセス要求が与えられ、請求項1または2記載のバス制御装置。 - 前記複数のプロセッサからのアクセス要求は、命令フェッチおよびオペランドアクセスを含み、
前記第1の調停手段に、命令フェッチのアクセス要求が与えられ、
前記第2の調停手段に、オペランドアクセスのアクセス要求が与えられる、請求項1または2記載のバス制御装置。 - 前記スヌープの不要なアクセス要求は命令フェッチの要求およびノンキャッシャブルなオペランドアクセスの要求であり、前記スヌープの必要なアクセス要求はキャッシャブルなオペランドアクセスの要求である、請求項1記載のバス制御装置。
- 前記スヌープ制御手段は、プロセッサ毎にスヌープが必要か否かを示す情報を保持するテーブルと、
前記テーブルを参照して、スヌープが必要なプロセッサに対するスヌープ要求を生成する生成手段とを含む、請求項1〜5のいずれかに記載のバス制御装置。 - 前記テーブルは、領域を示す情報と、
プロセッサ毎に当該領域のデータを保持しているか否かを示す情報とを含む、請求項6記載のバス制御装置。 - プロセッサが前記領域のデータにアクセスしたときに、プロセッサが当該領域のデータを保持していることを示す情報が設定され、当該領域のデータにアクセスすることがなくなったときに、当該領域の情報がクリアされる、請求項7記載のバス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327278A JP4948141B2 (ja) | 2006-12-04 | 2006-12-04 | バス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006327278A JP4948141B2 (ja) | 2006-12-04 | 2006-12-04 | バス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008140258A JP2008140258A (ja) | 2008-06-19 |
JP4948141B2 true JP4948141B2 (ja) | 2012-06-06 |
Family
ID=39601622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006327278A Expired - Fee Related JP4948141B2 (ja) | 2006-12-04 | 2006-12-04 | バス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4948141B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124235A (ja) * | 1992-08-25 | 1994-05-06 | Oki Electric Ind Co Ltd | キャッシュ制御方式 |
JP2819982B2 (ja) * | 1993-03-18 | 1998-11-05 | 株式会社日立製作所 | 範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム |
JPH1055314A (ja) * | 1996-08-12 | 1998-02-24 | Hitachi Ltd | キャッシュメモリ制御装置 |
JP2001043204A (ja) * | 1999-08-02 | 2001-02-16 | Nec Eng Ltd | キャッシュ・メモリ制御装置 |
-
2006
- 2006-12-04 JP JP2006327278A patent/JP4948141B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008140258A (ja) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6707605B2 (ja) | 異なるキャッシュ・コヒーレンス・ドメインの間の情報共有技法 | |
US7146468B2 (en) | Cache memory and method for handling effects of external snoops colliding with in-flight operations internally to the cache | |
US6519685B1 (en) | Cache states for multiprocessor cache coherency protocols | |
JP5078396B2 (ja) | 動作のスヌーピングに応答して無効コヒーレンシー状態を更新するデータ処理システム、キャッシュ・システム、および方法 | |
US7707361B2 (en) | Data cache block zero implementation | |
US8108619B2 (en) | Cache management for partial cache line operations | |
US7003635B2 (en) | Generalized active inheritance consistency mechanism having linked writes | |
US8117401B2 (en) | Interconnect operation indicating acceptability of partial data delivery | |
US20090198865A1 (en) | Data processing system, processor and method that perform a partial cache line storage-modifying operation based upon a hint | |
US7640401B2 (en) | Remote hit predictor | |
US8024527B2 (en) | Partial cache line accesses based on memory access patterns | |
US11714754B2 (en) | Shadow caches for level 2 cache controller | |
US6351791B1 (en) | Circuit arrangement and method of maintaining cache coherence utilizing snoop response collection logic that disregards extraneous retry responses | |
US7051163B2 (en) | Directory structure permitting efficient write-backs in a shared memory computer system | |
US20040068624A1 (en) | Computer system supporting both dirty-shared and non dirty-shared data processing entities | |
US6892290B2 (en) | Linked-list early race resolution mechanism | |
US20020129210A1 (en) | Multiprocessor system snoop scheduling mechanism for limited bandwidth snoopers that uses dynamic hardware/software controls | |
US8255635B2 (en) | Claiming coherency ownership of a partial cache line of data | |
JP2001043133A (ja) | マルチプロセッサ・システムにおいてライトスルー・ストア・オペレーションでキャッシュ・コヒーレンシを維持するための方法およびシステム | |
JP4948141B2 (ja) | バス制御装置 | |
TWI758317B (zh) | 用於提供資料存取行為原子集的裝置及方法 | |
JP2007080266A (ja) | 方法、データ処理システム、メモリ・コントローラ(i/o書込みオペレーションのパイプライン化および多重オペレーション範囲を可能にするデータ処理システムおよび方法) | |
US20020129209A1 (en) | Multiprocessor system snoop scheduling mechanism for limited bandwidth snoopers | |
Guher | Physical Design of Snoop-Based Cache Coherence on Multiprocessors | |
JP2009042992A (ja) | バス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091109 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |