JP4946623B2 - Digital radio receiver - Google Patents

Digital radio receiver Download PDF

Info

Publication number
JP4946623B2
JP4946623B2 JP2007133400A JP2007133400A JP4946623B2 JP 4946623 B2 JP4946623 B2 JP 4946623B2 JP 2007133400 A JP2007133400 A JP 2007133400A JP 2007133400 A JP2007133400 A JP 2007133400A JP 4946623 B2 JP4946623 B2 JP 4946623B2
Authority
JP
Japan
Prior art keywords
data
symbol
digital
correlation
processing means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007133400A
Other languages
Japanese (ja)
Other versions
JP2008289011A (en
Inventor
智祐 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Priority to JP2007133400A priority Critical patent/JP4946623B2/en
Publication of JP2008289011A publication Critical patent/JP2008289011A/en
Application granted granted Critical
Publication of JP4946623B2 publication Critical patent/JP4946623B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、デジタル変調方式で無線通信を行う無線通信端末（デジタル無線機）に関し、特に、受信機にサンプリング毎にＤＳＰに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できるデジタル無線機の受信部に関する。   The present invention relates to a wireless communication terminal (digital wireless device) that performs wireless communication using a digital modulation method. In particular, the receiver can have synchronization detection accuracy equivalent to a method of interrupting a DSP at every sampling. The present invention relates to a receiver of a digital radio that can realize both appropriate data processing and processing load reduction.

一般に、デジタル変調方式で無線通信を行う無線通信端末（デジタル無線機）において、シンボルレートに対してＮ倍（Ｎは整数）のレートでサンプリングを行う受信機がフレーム同期を取る（ＦＳＷを検出する）場合に、ＤＳＰを使用して受信したデータと待ち受けているデータの相関を求めるとき、サンプリング毎にＤＳＰへ割り込みを行って計算する方法と、シンボル毎にＤＳＰへ割り込みを行うことで、１回の割り込みでＮ個のサンプリングしたデータに対して計算する方法があった。   In general, in a wireless communication terminal (digital wireless device) that performs wireless communication using a digital modulation method, a receiver that performs sampling at a rate N times (N is an integer) with respect to a symbol rate obtains frame synchronization (detects FSW). In this case, when the correlation between the data received using the DSP and the waiting data is obtained, the calculation is performed by interrupting the DSP every sampling, and the DSP is interrupted once every symbol. There was a method to calculate for N sampled data with an interrupt of.

ここで、ＦＳＷのシンボル数を５個とすると、前者の方法では、図７に示すように、４シンボル分のサンプリングデータ＋１サンプリングデータをバッファリングし、各シンボルのＮ番目のサンプリングデータで１回の相関計算を行い、ＦＳＷが検出されなかった場合は、バッファの先頭の１サンプリングデータを破棄して、新たに１サンプリングデータをバッファに保存し、再び相関計算をする、という動作を繰り返し行っている。
また、後者の方法では、図８に示すように、５シンボル分のサンプリングデータをバッファリングし、各シンボルの１〜Ｎ番目のサンプリングデータでＮ回の相関計算を行い、ＦＳＷが検出されなかった場合は、バッファの先頭の１シンボル分のサンプリングデータを破棄して、新たに１シンボル分のサンプリングデータをバッファに保存し、再び相関計算をする、という動作を繰り返し行っている。図７、８は、従来のＤＳＰにおけるバッファリング処理の説明図である。 Here, assuming that the number of FSW symbols is 5, as shown in FIG. 7, the former method buffers 4 symbols of sampling data + 1 sampling data, and once with the Nth sampling data of each symbol. If the FSW is not detected and the FSW is not detected, the first sampling data in the buffer is discarded, one sampling data is newly saved in the buffer, and the correlation calculation is repeated. Yes.
In the latter method, as shown in FIG. 8, sampling data for 5 symbols is buffered, and correlation calculation is performed N times with the 1st to Nth sampling data of each symbol, and FSW is not detected. In this case, the operation of discarding sampling data for one symbol at the head of the buffer, newly saving sampling data for one symbol in the buffer, and performing correlation calculation again is repeated. 7 and 8 are explanatory diagrams of buffering processing in a conventional DSP.

従来より、シンボルをサンプリングして同期加算を行なう技術が提案されていたが、その課題は、シンボルカウンタを補正するものではなく、少ない演算量でビットクロックやフレーム同期タイミング信号を得るものであった（特許文献１）。
特開平９−１９１２９８号公報 Conventionally, techniques for sampling symbols and performing synchronous addition have been proposed, but the problem is not to correct the symbol counter, but to obtain a bit clock or frame synchronization timing signal with a small amount of computation. (Patent Document 1).
JP-A-9-191298

すなわち、サンプリング毎にＤＳＰに対して割り込みを行う方法は、サンプリング毎にＦＳＷの検出・未検出を判断することができるが、処理負荷が非常に重いという問題があった。
また、シンボル毎にＤＳＰに対して割り込みを行う方法では、サンプリング毎にＤＳＰに対して割り込みを行う方法と比べると処理負荷は軽いが、Ｎ個のサンプリングしたデータをバッファリングした後にデータの相関を求めるため、バッファリングする分だけＦＳＷの検出が遅れてしまうことがあり、シンボルカウンタを基準として、受信フレームのデコード処理を行うシステムの場合、ここで発生した遅延により、あらかじめ決められたデータフォーマットに沿って、正しくデコード処理を行うことができない問題があった。 That is, the method of interrupting the DSP for each sampling can determine whether FSW is detected or not detected for each sampling, but has a problem that the processing load is very heavy.
In addition, the method of interrupting the DSP for each symbol is lighter in processing load than the method of interrupting the DSP every sampling, but the correlation of the data after buffering N sampled data is performed. Therefore, the detection of FSW may be delayed by the amount of buffering, and in the case of a system that decodes a received frame using a symbol counter as a reference, the data format determined in advance is determined by the delay generated here. Therefore, there is a problem that the decoding process cannot be performed correctly.

本発明は、上記従来の問題点を鑑みてなされたものであり、その目的は、シンボル毎にＤＳＰに対して割り込みを行い、相関を求める方法でも、受信データのデコード処理を、遅延なく、あらかじめ決められたデータフォーマットに沿って、正しく行うことができるデジタル無線機の受信部を提供することである。
本発明の他の目的は、受信機にサンプリング毎にＤＳＰに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できるデジタル無線機の受信部を提供することである。 The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to perform a decoding process on received data in advance without delay even in a method of interrupting a DSP for each symbol and obtaining a correlation. It is to provide a receiving unit of a digital radio that can perform correctly according to a determined data format.
Another object of the present invention is to provide a digital radio capable of providing the receiver with the same synchronization detection accuracy as the method of interrupting the DSP for each sampling, and realizing both appropriate data processing and processing load reduction. Is to provide a receiver of the machine.

上述の目的を達成するために、請求項１記載の発明は、デジタル変調方式で無線通信を行うデジタル無線機において、シンボルレートに対してＮ倍（Ｎは整数）のレートでサンプリングを行う受信部であって、受信アナログ検波信号を入力してデジタル信号に変換するＡＤコンバータと、前記受信検波信号と待ち受けているデータの相関を求めてフレーム同期を取るために前記ＡＤコンバータに接続されたデジタル信号処理手段と、前記受信検波信号のデータをシンボル単位でカウントするために前記デジタル信号処理手段に接続されたシンボルカウンタと、を具備し、前記デジタル信号処理手段が、前記受信検波信号をバッファリングし、そのバッファリングしたデータと、前記待ち受けているデータにより相関計算を行って相関計算値を求め、その相関計算値が最大値となった場合に前記フレーム同期が取れたとすると共に、Ｎ個のサンプリングデータをバッファリングしてから相関を求めることで発生する前記フレーム同期検出の遅延を、前記シンボルカウンタを調整して補正することを特徴とする。   In order to achieve the above-mentioned object, the invention according to claim 1 is a digital wireless device that performs wireless communication using a digital modulation method, and that performs sampling at a rate N times (N is an integer) the symbol rate. An analog-to-digital converter that receives a received analog detection signal and converts it to a digital signal, and a digital signal connected to the AD converter to obtain a correlation between the received detection signal and standby data Processing means, and a symbol counter connected to the digital signal processing means for counting data of the received detection signal in symbol units, and the digital signal processing means buffers the received detection signal. The correlation calculation is performed by calculating the correlation between the buffered data and the waiting data. Therefore, when the correlation calculation value reaches the maximum value, the frame synchronization is obtained, and the delay of the frame synchronization detection generated by obtaining the correlation after buffering N pieces of sampling data, The symbol counter is adjusted and corrected.

また、請求項２記載の発明は、前記デジタル信号処理手段が、前記最大値が実際にあったポイントと、それを判断できるポイントとが同一シンボル内ではなかった場合に、前記シンボルカウンタを−１して調整することを特徴とする。
また、請求項３記載の発明は、前記デジタル信号処理手段は、前記相関計算値が所定の閾値を超え、かつその閾値を超えた値からＭ個連続で小さい相関計算値が続いた場合に前記最大値と判定することを特徴とする。
また、請求項４記載の発明は、前記シンボルカウンタが、前記デジタル信号処理手段内部のソフトウェアで実現されることを特徴とする。 According to a second aspect of the present invention, the digital signal processing means sets the symbol counter to -1 when the point where the maximum value is actually and the point where it can be determined are not within the same symbol. And adjusting.
According to a third aspect of the present invention, in the digital signal processing means, when the correlation calculation value exceeds a predetermined threshold value, and when M correlation calculation values continue from the value exceeding the threshold value, the correlation calculation value continues, The maximum value is determined.
The invention according to claim 4 is characterized in that the symbol counter is realized by software inside the digital signal processing means.

本発明によれば、シンボル毎にＤＳＰに対して割り込みを行い、相関を求める方法でも、受信データのデコード処理を、遅延なく、あらかじめ決められたデータフォーマットに沿って、正しく行うことができる。
また、本発明によれば、受信機にサンプリング毎にＤＳＰに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できる。 According to the present invention, it is possible to correctly perform a decoding process of received data according to a predetermined data format without delay even by a method of interrupting the DSP for each symbol and obtaining a correlation.
In addition, according to the present invention, the receiver can be provided with the same synchronization detection accuracy as the method of interrupting the DSP for each sampling, and both appropriate data processing and processing load reduction can be realized.

以下に添付の図を参照してこの発明の実施形態を詳細に説明する。
まず、本発明の要旨としては、デジタル変調方式で無線通信を行うデジタル無線機の受信部において、フレーム同期を取る（ＦＳＷを検出する）ために、ＤＳＰ（デジタル・シグナル・プロセッサ）を使用して受信したデータと待ち受けているデータの相関を求めるとき、シンボル毎にＤＳＰへ割り込みを行うことで、１回の割り込みでＮ個のサンプリングしたデータに対して計算する方法において、Ｎ個のサンプリングデータをバッファリングしてから相関を求めることで発生するＦＳＷ検出の遅延を、シンボルカウンタを調整することで補正するようにしたものである。尚、ＤＳＰはシンボルカウンタやＡＤコンバータ等を含むワンチップマイコンでも構わない。
以下に本発明の実施形態を説明する。ただし、この実施形態に記載される構成要素、組み合わせ、形状、配置などは、説明する上での一例に過ぎない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
First, as a gist of the present invention, a digital signal processor (DSP) is used for frame synchronization (FSW detection) in a receiver of a digital radio that performs radio communication using a digital modulation method. When calculating the correlation between the received data and the waiting data, by interrupting the DSP for each symbol, N sampled data is calculated in a method for calculating N sampled data with one interrupt. The FSW detection delay caused by obtaining the correlation after buffering is corrected by adjusting the symbol counter. The DSP may be a one-chip microcomputer including a symbol counter and an AD converter.
Embodiments of the present invention will be described below. However, the components, combinations, shapes, arrangements, and the like described in this embodiment are merely examples for explanation.

図１は、本発明によるデジタル無線機の受信部の一実施形態の概略構成ブロック図である。
図１に示すように、このデジタル無線機の受信部は、シンボルレートに対してＮ倍（Ｎは整数）のレートでサンプリングを行う受信部であって、図示を省略したＲＦ受信回路からの検波信号を入力するＡＤコンバータ１と、ＡＤコンバータ１に接続されたＤＳＰ（デジタルシグナルプロセッサ）２と、ＤＳＰ２に接続されたシンボルカウンタ３と、ＤＳＰ２に接続されたＣＯＤＥＣ（コーデック）４と、ＣＯＤＥＣ４に接続されたアンプ５と、アンプ５に接続されたスピーカー６とを有している。 FIG. 1 is a block diagram of a schematic configuration of an embodiment of a receiver of a digital radio according to the present invention.
As shown in FIG. 1, the receiving unit of this digital radio is a receiving unit that performs sampling at a rate N times (N is an integer) with respect to the symbol rate, and a detection from an RF receiving circuit (not shown). Connected to an AD converter 1 for inputting a signal, a DSP (digital signal processor) 2 connected to the AD converter 1, a symbol counter 3 connected to the DSP 2, a CODEC (codec) 4 connected to the DSP 2, and a CODEC 4 And a speaker 6 connected to the amplifier 5.

そして、図示を省略したＲＦ受信回路からの検波アナログ信号は、ＡＤコンバータ１によりデジタル信号の形式に変換され、ＡＤコンバータから供給されるデジタルデータがＤＳＰ２の内部でバッファリングされ、そのバッファリングされたデータと待ち受けているＦＳＷのデータとで相関計算が行われ、その相関計算値が最大値となった場合にＦＳＷが検出され、ＤＳＰ２より出力される。ここで、シンボルカウンタ３は、ＡＤコンバータ１からＤＳＰ２内部のバッファに供給されたデータを、シンボル単位でカウントするようになっており、何シンボルのデータをバッファに格納したかをカウントする。そして、シンボルカウンタ３は、ＤＳＰ２内部のソフトウェアで実現されるようになっている。
そして、ＤＳＰ２からの信号は、ＣＯＤＥＣ４で音声信号に変換され、アンプ５を経てスピーカー６に供給され音声として出力される。
なお、ＤＳＰ２とＡＤコンバータ１、並びにＣＯＤＥＣ４との間の信号のやりとりは、ＤＳＰ２で処理可能な形式で行われる。 The detected analog signal from the RF receiving circuit (not shown) is converted into a digital signal format by the AD converter 1, and the digital data supplied from the AD converter is buffered inside the DSP 2 and buffered. Correlation calculation is performed between the data and the data of the waiting FSW, and when the correlation calculation value reaches the maximum value, the FSW is detected and output from the DSP 2. Here, the symbol counter 3 counts the data supplied from the AD converter 1 to the buffer in the DSP 2 in units of symbols, and counts how many symbols of data are stored in the buffer. The symbol counter 3 is realized by software inside the DSP 2.
The signal from the DSP 2 is converted into an audio signal by the CODEC 4, supplied to the speaker 6 through the amplifier 5, and output as audio.
Signal exchange between the DSP 2 and the AD converter 1 and the CODEC 4 is performed in a format that can be processed by the DSP 2.

以下に、本発明のポイントであるＤＳＰ２の動作について詳細に説明する。
本発明のポイントであるＤＳＰ２の動作としては、ＡＤコンバータから供給されるデータをＤＳＰ内部にバッファリングし、そのバッファリングしたデータと待ち受けているＦＳＷのデータで相関計算を行い、その相関計算値が最大値となった場合にＦＳＷを検出し、その最大値を判断する方法が、ある閾値を超え、かつその閾値を超えた値からＭ個（Ｍは整数）連続で小さい値が続いた場合であり、その最大値が実際にあったポイントと、それが最大値であることを判断できたポイントが、同一シンボル内ではなかつた場合に、シンボルカウンタを−１してデータ処理タイミングを補正することである。以下にその手順を示す。なお、以下の動作は、ＤＳＰ２内部のソフトウェアで実現されるようになっている。 The operation of the DSP 2 that is the point of the present invention will be described in detail below.
The operation of the DSP 2 which is the point of the present invention is to buffer the data supplied from the AD converter inside the DSP, perform a correlation calculation with the buffered data and the waiting FSW data, and the correlation calculation value is When the maximum value is reached, the FSW is detected and the maximum value is determined when the threshold value is exceeded and M (M is an integer) continuously from the value exceeding the threshold value. Yes, if the point where the maximum value was actually and the point where it was determined that it was the maximum value is not within the same symbol, the symbol counter is decremented by −1 to correct the data processing timing. It is. The procedure is shown below. The following operation is realized by software inside the DSP 2.

図２は、図１で示したＤＳＰ２の動作のフローチャートである。
まず、ＤＳＰ２では、何シンボルのデータをバッファに格納したかをカウントするシンボルカウンタ３を備え、受信開始と同時にこれを起動させておくことにより、いつでも何シンボル目のデータをバッファに格納したのかを知ることができるようになっており、ここでは、シンボル値を−３、−１、＋１、＋３の４値、ＦＳＷのシンボル配列を−１、＋３、−３、＋１、一３の５シンボル、サンプリング周波数をシンボルレートの５倍（１シンボルあたり５回のサンプリングを行う）と仮定して説明する。
まず、図２のステップ１０１において、ＤＳＰ２では、図３に示すように、受信開始してから５シンボル分のサンプリングしたデータをバッファに格納する。このときシンボルカウンタは５を示している。 FIG. 2 is a flowchart of the operation of the DSP 2 shown in FIG.
First, the DSP 2 includes a symbol counter 3 that counts how many symbols of data are stored in the buffer. By starting the symbol counter 3 at the same time as the start of reception, it is possible to determine how many symbols of data are stored in the buffer at any time. Here, symbol values are four values of -3, -1, +1, +3, symbol arrays of FSW are -5 symbols of -1, +3, -3, +1, and 13, The description will be made assuming that the sampling frequency is five times the symbol rate (sampling is performed five times per symbol).
First, in step 101 of FIG. 2, the DSP 2 stores the sampled data for 5 symbols in the buffer after the start of reception, as shown in FIG. At this time, the symbol counter indicates 5.

次に、ステップ１０２において、まず、この５シンボルのデータで相関を求め、ＦＳＷが検出されなければバッファ内の先頭の（最初にバッファに格納した）１シンボル分サンプリングデータを破棄して、６つ目の１シンボル分サンプリングデータをバッファに格納し、同様に相関を求める。ここでの相関の求め方は、例えば図３のようにバッファに格納されている各シンボルの１番目のサンプリングデータと、ＦＳＷのシンボル値で積算をし、５つの値の和を求め、これを２〜５番目のサンプリングデータについても行うことで求められる。
この相関計算を数式で表すと図４に示すようになる。また、こうして求められた値をグラフに表すと図５に示すようになる。図３は、図１に示したＤＳＰ２における相関計算の一例を示す説明図であり、図４は、図３に示した例の相関計算の数式を示す説明図であり、図５は、図４に示した相関計算の数式による相関計算の値のグラフ図である。 Next, in step 102, first, correlation is obtained from the data of these five symbols. If no FSW is detected, sampling data for one symbol at the head (first stored in the buffer) in the buffer is discarded, The sampling data for one symbol of the eye is stored in the buffer, and the correlation is similarly obtained. For example, the correlation is obtained by integrating the first sampling data of each symbol stored in the buffer and the symbol value of the FSW as shown in FIG. This is also obtained by performing the second to fifth sampling data.
This correlation calculation is represented by a mathematical formula as shown in FIG. Further, the values thus obtained are represented in a graph as shown in FIG. 3 is an explanatory diagram showing an example of the correlation calculation in the DSP 2 shown in FIG. 1, FIG. 4 is an explanatory diagram showing the mathematical formula of the correlation calculation in the example shown in FIG. 3, and FIG. It is a graph figure of the value of correlation calculation by the mathematical formula of correlation calculation shown in FIG.

次に、ステップ１０３において、その相関計算値が閾値（図５参照）を超えたか否かが判定され、その相関計算値が閾値を超えた場合、ステップ１０４において、その閾値を超えた値から設定回数（この場合、２個）連続で小さい値が続いたか否かが判定される。
そして、その閾値を超えた値から設定回数（この場合、２個）連続で小さい値が続いた場合、このデータが最大値であり、ＦＳＷであると判断する。図５で示す例の場合、３番目のデータがそれにあたる。 Next, in step 103, it is determined whether or not the calculated correlation value exceeds a threshold value (see FIG. 5). If the calculated correlation value exceeds the threshold value, in step 104, the value that exceeds the threshold value is set. It is determined whether a small value has continued for a number of times (in this case, two).
If the set number of times (two in this case) continues from the value exceeding the threshold, the data is determined to be the maximum value and FSW. In the example shown in FIG. 5, the third data corresponds to this.

ここで、バッファの最後に格納しているシンボルが、受信開始からＫシンボル目だとすると、シンボルカウンタはＫを示しているため、Ｋシンボル目にＦＳＷの最終シンボルがあることが分かる。ただし、図６に示すように、４番目、５番目のシンボルが最大値であった場合、それを判定できるのは次のシンボルをバッファに格納し、相関計算を行ってからとなってしまう。すなわち、Ｋシンボル目（最大値が実際にあったポイント）にＦＳＷの最終シンボルがあるのに、シンボルカウンタはＫ＋１（それが最大値であることを判断できたポイント）を示すこととなり、１シンボル分のずれが生じてしまう。このように、実際に相関が取れるポイントと、それを判断できるポイントが同一シンボル内ではなかった場合は、１シンボル分のずれが生じてしまう。図６は、バッファリング処理における４番目、５番目のシンボルが最大値であった場合の説明図である。   Here, if the symbol stored at the end of the buffer is the Kth symbol from the start of reception, the symbol counter indicates K, and it can be seen that there is a final symbol of FSW at the Kth symbol. However, as shown in FIG. 6, when the fourth and fifth symbols have the maximum value, it can be determined after the next symbol is stored in the buffer and the correlation calculation is performed. That is, the symbol counter indicates K + 1 (the point at which it was possible to determine that it is the maximum value) even though there is the final symbol of the FSW at the Kth symbol (the point at which the maximum value was actually). Misalignment will occur. Thus, when the point where the correlation can be actually obtained and the point where the correlation can be determined are not within the same symbol, a deviation of one symbol occurs. FIG. 6 is an explanatory diagram when the fourth and fifth symbols have the maximum values in the buffering process.

そのため、ステップ１０５において、その最大値が実際にあったポイントと、それが最大値であることを判断できたポイントが、同一シンボル内であるか否かを判定し、その最大値が実際にあったポイントと、それが最大値であることを判断できたポイントが、同一シンボル内ではなかった場合は、ステップ１０６において、シンボルカウンタを−１することにより、シンボルカウンタを正しい位置に調整し、データ処理タイミングを補正する。
これにより、シンボル毎にＤＳＰに対して割り込みを行い、相関を求める方法でも、受信データのデコード処理を、遅延なく、あらかじめ決められたデータフォーマットに沿って、正しく行うことができる。
そして、受信機にサンプリング毎にＤＳＰに対して割り込みを行う方法と同等の同期検出精度を持たせることができ、適切なデータ処理と処理負荷軽減の両立が実現できる。 Therefore, in step 105, it is determined whether or not the point where the maximum value is actually and the point where it was determined that it is the maximum value is within the same symbol. If the point that was determined to be the maximum value is not within the same symbol, in step 106, the symbol counter is adjusted to the correct position by decrementing the symbol counter by 1, and the data Correct the processing timing.
As a result, even when the DSP is interrupted for each symbol and the correlation is obtained, the decoding process of the received data can be correctly performed according to the predetermined data format without delay.
Then, the receiver can be provided with the same synchronization detection accuracy as the method of interrupting the DSP for each sampling, and both appropriate data processing and processing load reduction can be realized.

なお、ここで、Ｋ＋１シンボル目のデータは、ＦＳＷ以後のデータとして、それに応じた適切な処理を行うことでこれを解決できる。
また、上記実施形態では、ＦＳＷの検出を、図３、図４に示したように、待ち受けているＦＳＷのデータと受信データの相関を求めて実現させていたが、例えば、両者のビット列でＡＮＤを取るなどして、単純に比較を行ってこれを実現させてもよいし、他の方法でも良い。
すなわち、本発明は、ＦＳＷを検出した位置と、それを判定した位置が同一シンボル内にない場合であれば、適用可能となる。 Here, the data of the (K + 1) th symbol can be solved by performing appropriate processing corresponding to the data after the FSW.
In the above embodiment, as shown in FIGS. 3 and 4, the detection of the FSW is realized by obtaining the correlation between the waiting FSW data and the received data. This may be achieved by simply performing a comparison, or another method may be used.
That is, the present invention can be applied if the position where the FSW is detected and the position where the FSW is determined are not in the same symbol.

また、上記実施形態では、最大値の判定を、閾値を超え、かつその閾値を超えた値から２個連続で小さい値が続いた場合としたが、いくつ小さい値が続いた場合とするかは設計者の自由である。しかし、少ないとノイズで同期してしまうことや、多いと同期が取りづらくなってしまう可能性があるので、シンボルあたりのサンプリング回数／２付近に設定するのが適当であり、できれば値を変えて実際に同期成功率を測定し、最も成功率が高かった値に設定することが望ましい。
また、１回ＦＳＷが検出できたら同期とすると、ノイズで偶然に相関が取れて同期してしまうことがあるので、例えば２フレーム連続でＦＳＷが検出できたら同期とするなど、複数フレーム連続でＦＳＷが検出できたら同期とすることにより、ノイズによる同期回数を減らすことができる。これについても回数を変えて実際に同期成功率を測定し、最も成功率が高かった回数に設定することが望ましい。 In the above embodiment, the maximum value is determined when the threshold value is exceeded and two consecutive small values continue from the value exceeding the threshold value. It is the freedom of the designer. However, if the number is small, synchronization may occur due to noise, and if the number is large, synchronization may be difficult. Therefore, it is appropriate to set the number of samplings per symbol to be around / 2, and if possible, change the value. It is desirable to actually measure the synchronization success rate and set it to the value with the highest success rate.
In addition, if synchronization is detected once the FSW is detected, there is a case where the correlation is accidentally caused by noise, and synchronization may occur. For example, if the FSW is detected continuously for two frames, the synchronization is performed. If synchronization is detected, the number of synchronizations due to noise can be reduced by performing synchronization. Also for this, it is desirable to actually measure the synchronization success rate by changing the number of times, and set it to the number with the highest success rate.

本発明によるデジタル無線機の受信部の一実施形態の概略構成ブロック図である。It is a schematic block diagram of an embodiment of a receiving unit of a digital radio according to the present invention. 図１に示したＤＳＰ２の動作のフローチャートである。It is a flowchart of operation | movement of DSP2 shown in FIG. 図１に示したＤＳＰ２における相関計算の一例を示す説明図である。It is explanatory drawing which shows an example of the correlation calculation in DSP2 shown in FIG. 図３に示した例の相関計算の数式を示す説明図である。It is explanatory drawing which shows the numerical formula of the correlation calculation of the example shown in FIG. 図４に示した相関計算の数式による相関計算の値のグラフ図である。FIG. 5 is a graph of correlation calculation values by the correlation calculation formula shown in FIG. 4. バッファリング処理における４番目、５番目のシンボルが最大値であった場合の説明図である。It is explanatory drawing when the 4th and 5th symbol in a buffering process is the maximum value. 従来のＤＳＰにおけるバッファリング処理の説明図である。It is explanatory drawing of the buffering process in the conventional DSP. 従来のＤＳＰにおけるバッファリング処理の説明図である。It is explanatory drawing of the buffering process in the conventional DSP.

符号の説明Explanation of symbols

１…ＡＤコンバータ、２…ＤＳＰ、３…シンボルカウンタ、４…ＣＯＤＥＣ、
５…アンプ、６…スピーカー 1 ... AD converter, 2 ... DSP, 3 ... symbol counter, 4 ... CODEC,
5 ... Amplifier, 6 ... Speaker

Claims (4)

デジタル変調方式で無線通信を行うデジタル無線機において、シンボルレートに対してＮ倍（Ｎは整数）のレートでサンプリングを行う受信部であって、
受信アナログ検波信号を入力してデジタル信号に変換するＡＤコンバータと、前記受信検波信号と待ち受けているデータの相関を求めてフレーム同期を取るために前記ＡＤコンバータに接続されたデジタル信号処理手段と、前記受信検波信号のデータをシンボル単位でカウントするために前記デジタル信号処理手段に接続されたシンボルカウンタと、を具備し、
前記デジタル信号処理手段が、前記受信検波信号をバッファリングし、そのバッファリングしたデータと、前記待ち受けているデータにより相関計算を行って相関計算値を求め、その相関計算値が最大値となった場合に前記フレーム同期が取れたとすると共に、Ｎ個のサンプリングデータをバッファリングしてから相関を求めることで発生する前記フレーム同期検出の遅延を、前記シンボルカウンタを調整して補正することを特徴とするデジタル無線機の受信部。 In a digital radio that performs radio communication using a digital modulation method, a receiver that performs sampling at a rate N times (N is an integer) the symbol rate,
An AD converter for inputting a received analog detection signal and converting it to a digital signal; and a digital signal processing means connected to the AD converter for obtaining a frame synchronization by obtaining a correlation between the received detection signal and the waiting data; A symbol counter connected to the digital signal processing means for counting the data of the received detection signal in units of symbols,
The digital signal processing means buffers the received detection signal, calculates a correlation calculation value based on the buffered data and the waiting data, obtains a correlation calculation value, and the correlation calculation value becomes the maximum value. The frame synchronization is detected, and the delay of the frame synchronization detection caused by obtaining the correlation after buffering N sampling data is corrected by adjusting the symbol counter. Digital radio receiver. 前記デジタル信号処理手段が、前記最大値が実際にあったポイントと、それを判断できるポイントとが同一シンボル内ではなかった場合に、前記シンボルカウンタを−１して調整することを特徴とする請求項１に記載のデジタル無線機の受信部。   The digital signal processing means adjusts the symbol counter by -1 when a point where the maximum value is actually present and a point where it can be determined are not within the same symbol. Item 4. The digital radio receiver according to Item 1. 前記デジタル信号処理手段は、前記相関計算値が所定の閾値を超え、かつその閾値を超えた値からＭ個連続で小さい相関計算値が続いた場合に前記最大値と判定することを特徴とする請求項１又は２に記載のデジタル無線機の受信部。   The digital signal processing means determines the maximum value when the correlation calculation value exceeds a predetermined threshold value and M consecutive correlation calculation values continue from the value exceeding the threshold value. The receiving part of the digital radio according to claim 1 or 2. 前記シンボルカウンタが、前記デジタル信号処理手段内部のソフトウェアで実現されることを特徴とする請求項１又は２に記載のデジタル無線機の受信部。   The receiver of the digital radio according to claim 1 or 2, wherein the symbol counter is realized by software inside the digital signal processing means.
JP2007133400A 2007-05-18 2007-05-18 Digital radio receiver Active JP4946623B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007133400A JP4946623B2 (en) 2007-05-18 2007-05-18 Digital radio receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007133400A JP4946623B2 (en) 2007-05-18 2007-05-18 Digital radio receiver

Publications (2)

Publication Number Publication Date
JP2008289011A JP2008289011A (en) 2008-11-27
JP4946623B2 true JP4946623B2 (en) 2012-06-06

Family

ID=40148290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007133400A Active JP4946623B2 (en) 2007-05-18 2007-05-18 Digital radio receiver

Country Status (1)

Country Link
JP (1) JP4946623B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104931780B (en) * 2015-05-20 2017-08-25 梧州学院 A kind of channel signal of electric harmonic 16 inputs synchronized sampling conversion and acquisition device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067720B2 (en) * 1997-11-07 2000-07-24 日本電信電話株式会社 Symbol timing detection circuit for OFDM demodulator
JP2002101010A (en) * 2000-09-22 2002-04-05 Sanyo Electric Co Ltd Synchronization maintaining device

Also Published As

Publication number Publication date
JP2008289011A (en) 2008-11-27

Similar Documents

Publication Publication Date Title
US8576964B2 (en) Radio receiver
US9817629B2 (en) Audio synchronization method for bluetooth speakers
EP1819138A1 (en) Apparatus and method for setting filter coefficient and recording medium having a program recorded thereon
JP2007235205A (en) Wireless receiver
US9083505B2 (en) Manchester code receiving circuit
US8089950B2 (en) Wireless communication equipment and wireless communication method
US20140226830A1 (en) Method for operating a hearing device and hearing device
JPWO2012144558A1 (en) Transmission circuit, reception circuit, interface circuit, information terminal, interface method and program
JP4946623B2 (en) Digital radio receiver
TWI264889B (en) Universal adaptive synchronization scheme for distributed audio-video capture on heterogeneous computing platforms
JP6015387B2 (en) Delay amount estimation apparatus and delay amount estimation method
JP3939276B2 (en) AGC circuit
EP2395775A1 (en) Hearing aid
JP5852311B2 (en) Audio frame timing correction method and radio
US8422593B2 (en) Parallel automatic frequency offset estimation method and apparatus
JP2007228040A (en) Pll device compatible with received packet missing
JP5515718B2 (en) Wireless communication apparatus and wireless communication method
JP2004165929A (en) Receiving device
EP2768246B1 (en) Method for operating a hearing device and hearing device
JP2006229312A (en) Sampling period adjuster
EP2768247A1 (en) Method for operating a hearing device and hearing device
JP2015115679A (en) Receiver, reception method, and program
KR102200399B1 (en) Coaxial communications type receiver
JP6084917B2 (en) Wireless pulse receiver
JP5256092B2 (en) Transmission path characteristic measuring apparatus and transmission path characteristic measuring system using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4946623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150