JP4934886B2

JP4934886B2 - Power circuit

Info

Publication number: JP4934886B2
Application number: JP2008113260A
Authority: JP
Inventors: 孝司高浜
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2008-04-24
Filing date: 2008-04-24
Publication date: 2012-05-23
Anticipated expiration: 2028-04-24
Also published as: JP2009268212A

Description

本発明は、第１電源部が第１電源電圧を第１被電源供給部に出力するタイミングを、第２電源部が第２電源電圧を第２被電源供給部に出力するタイミングよりも遅延させる電源回路に関する。 According to the present invention, the timing at which the first power supply unit outputs the first power supply voltage to the first power-supplied supply unit is delayed from the timing at which the second power supply unit outputs the second power supply voltage to the second power-supplied supply unit. It relates to a power supply circuit.

図３および図４は、ＡＶアンプ等のオーディオ機器に適用される電源回路１０１，１０２を示す概略回路図である。ＡＶアンプには、音声処理または映像処理等を実行するためのコア部５と、ＤＶＤプレーヤやディスプレイ装置等の外部機器との間で音声データ、映像データ及び／又は制御データ等を送受信するための入出力インターフェース部（Ｉ／Ｆ部）６とが設けられている。電源回路１０１は、商用交流電源電圧から生成された入力電圧（例えば５Ｖ入力電圧）から、コア部５を動作するための電源電圧ＶＤＤを生成するコア部用電源部２と、Ｉ／Ｆ部６を動作するための電源電圧ＶＤＤＩＯを生成するＩ／Ｆ部用電源部３とを備えている。電源電圧ＶＤＤは、コア部５の耐熱性及び耐圧性等を考慮し、比較的低い電圧（例えば、１．８Ｖ）に設定され、電源電圧ＶＤＤＩＯは、Ｉ／Ｆ部６を正常に動作させるために、ＶＤＤよりも高い電圧値（例えば、３．３Ｖ）に設定される。 3 and 4 are schematic circuit diagrams showing power supply circuits 101 and 102 applied to an audio device such as an AV amplifier. The AV amplifier transmits and receives audio data, video data and / or control data between the core unit 5 for executing audio processing or video processing and an external device such as a DVD player or a display device. An input / output interface unit (I / F unit) 6 is provided. The power supply circuit 101 includes a core power supply unit 2 that generates a power supply voltage VDD for operating the core unit 5 from an input voltage (for example, 5 V input voltage) generated from a commercial AC power supply voltage, and an I / F unit 6. And an I / F power supply section 3 for generating a power supply voltage VDDIO for operating the power supply. The power supply voltage VDD is set to a relatively low voltage (for example, 1.8 V) in consideration of the heat resistance and pressure resistance of the core unit 5, and the power supply voltage VDDIO operates the I / F unit 6 normally. And a voltage value higher than VDD (for example, 3.3 V).

電源回路１０１においては次のような問題がある。ＡＶアンプに商用交流電源が供給開始されたとき、電源電圧ＶＤＤＩＯが定常状態（３．３Ｖ）に達する前に、電源電圧ＶＤＤが定常状態（１．８Ｖ）に達すると、コア部５からＩ／Ｆ部６に対して電流が流れてしまい、コア部５及び／又はＩＦ部６の破損につながる。そのため、商用交流電源が供給開始された際に、Ｉ／Ｆ部用電源部３が電源電圧ＶＤＤＩＯを出力した後、所定時間経過後に、コア部用電源部２が電源電圧ＶＤＤを出力するように、タイミングを制御する必要がある。 The power supply circuit 101 has the following problems. When the commercial AC power supply is started to the AV amplifier, if the power supply voltage VDD reaches the steady state (1.8 V) before the power supply voltage VDDIO reaches the steady state (3.3 V), the I / O A current flows through the F portion 6, leading to damage to the core portion 5 and / or the IF portion 6. Therefore, when the commercial AC power supply is started, the core power supply unit 2 outputs the power supply voltage VDD after a predetermined time has elapsed after the I / F power supply unit 3 outputs the power supply voltage VDDIO. Need to control the timing.

このようなタイミング制御方法として、以下の２つの方法が提案されている。１つめは、図３において、コア部用電源ＩＣ７に設けられた制御端子ＣＥ１に、５Ｖ入力電圧を所定の時定数を有する時定数回路（抵抗Ｒ１，コンデンサＣ２）を介して供給する。同様に、Ｉ／Ｆ部用電源ＩＣ８に設けられた制御端子ＣＥ２に、５Ｖ入力電圧を所定の時定数を有する時定数回路（抵抗Ｒ４，コンデンサＣ６）を介して供給する。そして、各時定数回路の時定数をコア部用電源部２の方が大きくなるように調整することによって、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力するタイミングを、Ｉ／Ｆ部用電源ＩＣ８が電源電圧ＶＤＤＩＯを出力タイミングよりも遅くする。 As such a timing control method, the following two methods have been proposed. First, in FIG. 3, a 5V input voltage is supplied to a control terminal CE1 provided in the core power supply IC7 through a time constant circuit (resistor R1, capacitor C2) having a predetermined time constant. Similarly, a 5V input voltage is supplied to a control terminal CE2 provided in the I / F unit power supply IC8 via a time constant circuit (resistor R4, capacitor C6) having a predetermined time constant. Then, by adjusting the time constant of each time constant circuit so that the core unit power supply unit 2 becomes larger, the timing at which the core unit power supply IC 7 outputs the power supply voltage VDD is set to the I / F unit power supply IC8. Makes the power supply voltage VDDIO slower than the output timing.

しかし、コア部用電源部２の時定数を大きくするためにコンデンサＣ２の容量を大きくすると、コストが上がると共に、５Ｖ入力電圧が低下したときに、電源電圧ＶＤＤが低下するタイミングが遅くなり、その後ただちに５Ｖ入力電圧が増加したときに、電源電圧ＶＤＤが電源電圧ＶＤＤＩＯよりも大きくなり、電源電圧ＶＤＤが電源電圧ＶＤＤＩＯよりも先に出力されたのと同じ状況が生じてしまう。また、コア部用電源部２の時定数を大きくするために抵抗の抵抗値を大きくすると、５Ｖ入力電圧が小さくなってしまうので、５Ｖ入力電圧を上げる必要がある。 However, if the capacity of the capacitor C2 is increased in order to increase the time constant of the power supply section 2 for the core section, the cost increases, and when the 5V input voltage is decreased, the timing at which the power supply voltage VDD decreases is delayed. Immediately when the 5V input voltage increases, the power supply voltage VDD becomes larger than the power supply voltage VDDIO, and the same situation occurs as if the power supply voltage VDD was output before the power supply voltage VDDIO. Further, if the resistance value of the resistor is increased in order to increase the time constant of the power supply unit 2 for the core unit, the 5V input voltage is decreased. Therefore, it is necessary to increase the 5V input voltage.

２つめは、図４に示すように、コア部用電源ＩＣ７、及び、Ｉ／Ｆ部用電源ＩＣ８に設けられた制御端子ＣＥ１、ＣＥ２にマイコン２０４から制御電圧を供給することによって、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力するタイミングを、Ｉ／Ｆ部用電源ＩＣ８が電源電圧ＶＤＤＩＯを出力するタイミングよりも遅くする方法である。しかし、この方法によると、制御電圧を供給するためのポートをマイコン２０４に設ける必要があり、コストが上がる。さらに、マイコンと各制御端子との配線が断線すると、電源電圧ＶＤＤと電源電圧ＶＤＤＩＯとの出力タイミングを制御できなくなる。 Second, as shown in FIG. 4, by supplying a control voltage from the microcomputer 204 to the control terminals CE1 and CE2 provided in the core power supply IC7 and the I / F power supply IC8, In this method, the timing at which the power supply IC 7 outputs the power supply voltage VDD is delayed from the timing at which the power supply IC 8 for the I / F unit outputs the power supply voltage VDDIO. However, according to this method, it is necessary to provide a port for supplying a control voltage to the microcomputer 204, which increases the cost. Furthermore, if the wiring between the microcomputer and each control terminal is disconnected, the output timing of the power supply voltage VDD and the power supply voltage VDDIO cannot be controlled.

特開９−２８５００９号公報JP 9-285209 A

本発明は上記従来の課題を解決するためになされたものであり、その目的は、制御端子に直接接続されている時定数を大きくすることなく、マイコンによって制御することなく、第１電源部が第１電源電圧を第１被電源供給部に出力するタイミングを、第２電源部が第２電源電圧を第２被電源供給部に出力するタイミングよりも遅延させる電源回路を提供することである。 The present invention has been made in order to solve the above-described conventional problems. The purpose of the present invention is to increase the time constant directly connected to the control terminal without increasing the time constant, and without controlling by the microcomputer. To provide a power supply circuit that delays the timing at which the first power supply voltage is output to the first power-supplied supply unit with respect to the timing at which the second power supply unit outputs the second power supply voltage to the second power-supplied supply unit.

本発明の好ましい実施形態による電源回路は、第１入力電圧に基づいて、第１被電源供給部に供給する第１電源電圧を生成する第１電源部と、第２入力電圧に基づいて、第２被電源供給部に供給する第２電源電圧を生成する第２電源部と、前記第２電源部から出力される前記第２電源電圧が入力されることにより、前記第１電源部が前記第１電源電圧を前記第１被電源供給部に出力するタイミングを、前記第２電源部が前記第２電源電圧を前記第２被電源供給部に出力するタイミングよりも遅延させるタイミング制御部とを備え、前記第１電源部が、前記第１入力電圧が入力される制御端子を有し、前記制御端子に入力される前記第１入力電圧に応じて前記第１電源電圧を出力し、前記タイミング制御部が、前記第２電源部から前記第２電源電圧が前記タイミング制御部に入力開始されたとき前記制御端子に前記第１入力電圧が入力されることを禁止し、前記第２電源部から前記第２電源電圧が前記タイミング制御部に入力開始されてから所定時間経過後に、前記制御端子に前記第１入力電圧が入力されることを許可する。 A power supply circuit according to a preferred embodiment of the present invention includes a first power supply unit that generates a first power supply voltage to be supplied to a first power-supplied supply unit based on a first input voltage, and a first power supply unit that generates a first power supply voltage based on the second input voltage. The second power supply unit that generates the second power supply voltage to be supplied to the second power supply unit and the second power supply voltage output from the second power supply unit are input, so that the first power supply unit A timing control unit that delays the timing at which one power supply voltage is output to the first power source supply unit from the timing at which the second power source unit outputs the second power source voltage to the second power source supply unit. The first power supply unit has a control terminal to which the first input voltage is input, and outputs the first power supply voltage according to the first input voltage input to the control terminal, and the timing control From the second power source to the second power source When the pressure starts to be input to the timing control unit, the first input voltage is prohibited from being input to the control terminal, and the second power supply voltage is started to be input from the second power supply unit to the timing control unit. After the predetermined time has elapsed, the first input voltage is allowed to be input to the control terminal.

タイミング制御部が、第２電源電圧が出力されてから所定時間経過するまでは、第１入力電圧が制御端子に入力されることを禁止しているので、第１電源電圧が出力されることはない。そして、第２電源電圧が出力されてから所定時間経過後に、第１入力電圧が制御端子に入力されることを許可するので、所定時間経過後に第１電源電圧が出力される。従って、第１電源電圧が第２電源電圧よりも先に出力されることを防止することができる。しかも、従来のように、制御端子に直接接続されている抵抗やコンデンサの値を大きくする必要がない。さらに、制御端子にマイコンから制御電圧を供給する必要もない。なお、第１入力電圧及び第２入力電圧は、同じ電圧でも異なる電圧でもよい。 Since the timing control unit prohibits the first input voltage from being input to the control terminal until a predetermined time has elapsed after the second power supply voltage is output, the first power supply voltage is not output. Absent. Then, since the first input voltage is allowed to be input to the control terminal after a predetermined time has elapsed since the second power supply voltage was output, the first power supply voltage is output after the predetermined time has elapsed. Accordingly, it is possible to prevent the first power supply voltage from being output before the second power supply voltage. In addition, unlike the prior art, it is not necessary to increase the value of the resistor or capacitor directly connected to the control terminal. Furthermore, it is not necessary to supply a control voltage from the microcomputer to the control terminal. The first input voltage and the second input voltage may be the same voltage or different voltages.

好ましくは、前記タイミング制御部が、オン状態になることにより前記第１入力電圧が前記制御端子に入力されることを禁止し、オフ状態になることにより前記第１入力電圧が前記制御端子に入力されることを許可するスイッチ素子と、前記第２電源電圧によって充電され、前記第２電源電圧が前記タイミング制御部に入力開始されたときに前記スイッチ素子の制御電極に前記スイッチ素子をオン状態にする電圧を供給し、前記第２電源電圧が前記タイミング制御部に入力開始されてから所定時間経過後に、前記スイッチ素子の制御電極に前記スイッチ素子をオフ状態にする電圧を供給する時定数手段とを有する。 Preferably, the timing control unit prohibits the first input voltage from being input to the control terminal by being turned on, and the first input voltage is input to the control terminal by being turned off. A switching element that is allowed to be charged, and is charged by the second power supply voltage, and when the second power supply voltage starts to be input to the timing control unit, the switch element is turned on at a control electrode of the switch element. Time constant means for supplying a voltage for turning off the switch element to a control electrode of the switch element after a predetermined time has elapsed since the second power supply voltage was started to be input to the timing controller. Have

この場合、第２電源電圧がタイミング制御部に入力されたときに、時定数手段がスイッチ素子に供給する電圧が増加し、スイッチ素子がオン状態になることによって、制御端子に第１入力電圧が入力されることが禁止される。また、時定数手段が第２電源電圧によって充電されることにより、第２電源電圧がタイミング制御部に入力されてから所定時間経過後に、時定数手段がスイッチ素子に供給する電圧が低下し、スイッチ素子がオフ状態になることによって、制御端子に第１入力電圧が入力されることが許可される。 In this case, when the second power supply voltage is input to the timing control unit, the voltage supplied to the switch element by the time constant means increases, and the switch element is turned on so that the first input voltage is applied to the control terminal. Input is prohibited. Further, since the time constant means is charged by the second power supply voltage, the voltage supplied to the switch element by the time constant means decreases after a predetermined time elapses after the second power supply voltage is input to the timing control unit. When the element is turned off, the first input voltage is allowed to be input to the control terminal.

好ましくは、前記タイミング制御部がスイッチ素子とコンデンサとを有し、前記コンデンサの一端が前記第２電源部の出力端子に接続され、前記コンデンサの他端が前記スイッチ素子の制御電極に接続され、前記スイッチ素子の第１電極が前記制御端子に接続され、前記スイッチ素子の第２電極が接地電位に接続されている。 Preferably, the timing control unit includes a switch element and a capacitor, one end of the capacitor is connected to an output terminal of the second power supply unit, and the other end of the capacitor is connected to a control electrode of the switch element, A first electrode of the switch element is connected to the control terminal, and a second electrode of the switch element is connected to a ground potential.

好ましくは、前記第２電源電圧が前記タイミング制御部に入力開始されたとき、前記コンデンサの他端の電圧が前記スイッチ素子をオン状態に制御する電圧まで増加し、その後、所定時定数に応じて前記コンデンサの他端の電圧によって前記コンデンサが充電されることにより、前記コンデンサの他端の電圧が前記スイッチ素子をオフ状態に制御する電圧まで低下する。 Preferably, when the second power supply voltage starts to be input to the timing control unit, the voltage at the other end of the capacitor increases to a voltage for controlling the switch element to be in an ON state, and then, according to a predetermined time constant When the capacitor is charged by the voltage at the other end of the capacitor, the voltage at the other end of the capacitor is reduced to a voltage that controls the switch element to an OFF state.

好ましくは、前記第１入力電圧及び前記第２入力電圧が低下したとき、前記コンデンサの充電電圧が前記第２電源部側に放電されることによって、その後、前記第１入力電圧及び前記第２入力電圧が増加したときに、前記コンデンサの他端の電圧が前記スイッチ素子をオン状態に制御する電圧まで増加し、さらにその後、所定時定数に応じて前記コンデンサの他端の電圧によって前記コンデンサが充電されることにより、前記コンデンサの他端の電圧が前記スイッチ素子をオフ状態に制御する電圧まで低下する。 Preferably, when the first input voltage and the second input voltage are reduced, the charging voltage of the capacitor is discharged to the second power supply unit side, so that the first input voltage and the second input are thereafter When the voltage increases, the voltage at the other end of the capacitor increases to a voltage that controls the switch element to turn on, and then the capacitor is charged by the voltage at the other end of the capacitor according to a predetermined time constant. As a result, the voltage at the other end of the capacitor drops to a voltage that controls the switch element to an off state.

この場合、第１入力電圧及び第２入力電圧が低下した後、増加する場合であっても、第１電源電圧が第２電源電圧を上回ることがなく、第１電源電圧を出力するタイミングを、第２電源電を出力するタイミングよりも遅くすることができる。 In this case, even when the first input voltage and the second input voltage are increased after being decreased, the first power supply voltage does not exceed the second power supply voltage, and the timing of outputting the first power supply voltage is It can be made later than the timing of outputting the second power supply.

制御端子に接続されている時定数を大きくすることなく、マイコンによって制御することなく、第１電源部が第１電源電圧を第１被電源供給部に出力するタイミングを、第２電源部が第２電源電圧を第２被電源供給部に出力するタイミングよりも遅延させることができる。 Without increasing the time constant connected to the control terminal and without controlling by the microcomputer, the second power supply unit outputs the timing at which the first power supply unit outputs the first power supply voltage to the first power supply unit. The timing of outputting the two power supply voltages to the second power supply section can be delayed.

以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による電源回路１を示す概略回路図である。電源回路１は、例えばＡＶアンプ等のオーディオ機器に適用される。ＡＶアンプには、音声処理または映像処理等を実行するためのコア部５（第１被電源供給部）と、ＤＶＤプレーヤやディスプレイ装置等の外部機器との間で音声データ、映像データ及び／又は制御データ等を送受信するための入出力インターフェース部（Ｉ／Ｆ部）６（第２被電源供給部）とが設けられている。また、図示しないが、ＡＶアンプは、商用交流電源が供給され、商用交流電源電圧を整流平滑し、例えば５Ｖ入力電圧（図１では５Ｖと記載する）を供給する電源回路を備えている。なお、後述するＩ／Ｆ部用電源部３には、５Ｖ入力電圧ではなく、３．３Ｖ入力電圧が供給されてもよい。 Hereinafter, although preferable embodiment of this invention is described, this invention is not limited to these embodiment. FIG. 1 is a schematic circuit diagram showing a power supply circuit 1 according to a preferred embodiment of the present invention. The power supply circuit 1 is applied to an audio device such as an AV amplifier. The AV amplifier includes audio data, video data, and / or data between a core unit 5 (first power supply unit) for executing audio processing or video processing and an external device such as a DVD player or a display device. An input / output interface unit (I / F unit) 6 (second power source supply unit) for transmitting and receiving control data and the like is provided. Although not shown, the AV amplifier includes a power supply circuit that is supplied with commercial AC power, rectifies and smoothes the commercial AC power supply voltage, and supplies, for example, a 5 V input voltage (described as 5 V in FIG. 1). Note that an I / F unit power supply unit 3 to be described later may be supplied with a 3.3V input voltage instead of a 5V input voltage.

電源回路１は、５Ｖ入力電圧からコア部５を動作するための電源電圧ＶＤＤを生成するコア部用電源部２（第１電源部）と、５Ｖ入力電圧からＩ／Ｆ部６を動作するための電源電圧ＶＤＤＩＯを生成するＩ／Ｆ部用電源部３（第２電源部）と、コア部用電源部２が電源電圧ＶＤＤを出力するタイミングを、Ｉ／Ｆ部用電源部３が電源電圧ＶＤＤＩＯを出力するタイミングよりも遅くするタイミング制御回路４とを備えている。電源電圧ＶＤＤは、コア部５の耐熱性及び耐圧性等を考慮し、比較的低い電圧（例えば、１．８Ｖ）に設定され、電源電圧ＶＤＤＩＯは、Ｉ／Ｆ部６を正常に動作させるために、電源電圧ＶＤＤよりも高い電圧値（例えば、３．３Ｖ）に設定される。 The power supply circuit 1 operates the power supply unit 2 (first power supply unit) for generating the power supply voltage VDD for operating the core unit 5 from the 5V input voltage and the I / F unit 6 from the 5V input voltage. The I / F unit power supply unit 3 (second power supply unit) that generates the power supply voltage VDDIO and the core unit power supply unit 2 output the power supply voltage VDD. The I / F unit power supply unit 3 supplies the power supply voltage. And a timing control circuit 4 that delays the output timing of VDDIO. The power supply voltage VDD is set to a relatively low voltage (for example, 1.8 V) in consideration of the heat resistance and pressure resistance of the core unit 5, and the power supply voltage VDDIO operates the I / F unit 6 normally. In addition, the voltage value is set higher than the power supply voltage VDD (for example, 3.3 V).

コア部用電源部２は、コア部用電源回路（以下、コア部用電源ＩＣという。）７と、抵抗Ｒ１と、コンデンサＣ１〜Ｃ３とを有する。 The core unit power supply unit 2 includes a core unit power supply circuit (hereinafter, referred to as a core unit power supply IC) 7, a resistor R1, and capacitors C1 to C3.

コア部用電源ＩＣ７は、入力端子ＶＩＮ１と出力端子ＶＯＵＴ１とを有し、入力端子ＶＩＮ１に５Ｖ入力電圧が入力され、出力端子ＶＯＵＴ１から３．３Ｖの電源電圧ＶＤＤを出力する回路である。また、コア部用電源ＩＣ７は、制御端子ＣＥ１を有しており、制御端子ＣＥ１に入力される制御電圧（本例では、５Ｖ入力電圧）に基づいて、出力端子ＶＯＵＴ１から電源電圧ＶＤＤを出力する。例えば、特に限定されないが、コア部用電源ＩＣ７は、制御端子ＣＥ１に入力される制御電圧が所定の閾値未満の場合には電源電圧ＶＤＤを出力せずに、制御端子ＣＥ１に入力される制御電圧が所定の閾値以上の場合には電源電圧ＶＤＤを出力する。または、コア部用電源ＩＣ７は、制御端子ＣＥ１に入力される制御電圧に略比例して電源電圧ＶＤＤを出力してもよい。 The power supply IC7 for the core unit has an input terminal VIN1 and an output terminal VOUT1, and is a circuit that inputs a 5V input voltage to the input terminal VIN1 and outputs a power supply voltage VDD of 3.3V from the output terminal VOUT1. The core unit power supply IC 7 has a control terminal CE1, and outputs the power supply voltage VDD from the output terminal VOUT1 based on a control voltage (5V input voltage in this example) input to the control terminal CE1. . For example, although not particularly limited, the core power supply IC 7 does not output the power supply voltage VDD when the control voltage input to the control terminal CE1 is less than a predetermined threshold, and is input to the control terminal CE1. When is equal to or greater than a predetermined threshold, the power supply voltage VDD is output. Alternatively, the core unit power supply IC 7 may output the power supply voltage VDD substantially in proportion to the control voltage input to the control terminal CE1.

コア部用電源ＩＣ７の入力端子ＶＩＮ１は、５Ｖ入力電圧の電源ラインと、抵抗Ｒ１の一端と、コンデンサＣ１の一端とに接続されている。制御端子ＣＥ１は、抵抗Ｒ１の他端と、コンデンサＣ２の一端とに接続されている。コンデンサＣ１の他端と、コンデンサＣ２の他端とは接地電位に接続されている。出力端子ＶＯＵＴ１は、コア部５に接続され、かつ、コンデンサＣ３を介して接地電位に接続されている。 The input terminal VIN1 of the core portion power supply IC7 is connected to a power supply line of 5V input voltage, one end of the resistor R1, and one end of the capacitor C1. The control terminal CE1 is connected to the other end of the resistor R1 and one end of the capacitor C2. The other end of the capacitor C1 and the other end of the capacitor C2 are connected to the ground potential. The output terminal VOUT1 is connected to the core unit 5 and connected to the ground potential via the capacitor C3.

なお、後述するように、電源電圧ＶＤＤが出力されるタイミングを制御する時定数は主としてタイミング制御回路４のコンデンサＣ４，抵抗Ｒ２，Ｒ３によって決定されるので、制御端子ＣＥ１に直接接続されているコンデンサＣ２の容量や抵抗Ｒ１の抵抗値を小さくすることができる。従って、５Ｖ入力電圧が低下し、直後に増加したときに、電源電圧ＶＤＤの低下が時定数の影響により遅くなり、電源電圧ＶＤＤが電源電圧ＶＤＤＩＯよりも大きくなることを防止することができる。 As will be described later, the time constant for controlling the timing at which the power supply voltage VDD is output is mainly determined by the capacitor C4 and the resistors R2 and R3 of the timing control circuit 4, so that the capacitor directly connected to the control terminal CE1. The capacitance of C2 and the resistance value of resistor R1 can be reduced. Therefore, when the 5V input voltage decreases and increases immediately thereafter, the decrease in the power supply voltage VDD is delayed due to the influence of the time constant, and the power supply voltage VDD can be prevented from becoming larger than the power supply voltage VDDIO.

Ｉ／Ｆ部用電源部３は、Ｉ／Ｆ部用電源回路（以下、Ｉ／Ｆ部用電源ＩＣという。）８と、抵抗Ｒ４と、コンデンサＣ５〜Ｃ７とを有する。 The I / F unit power supply unit 3 includes an I / F unit power supply circuit (hereinafter referred to as an I / F unit power supply IC) 8, a resistor R4, and capacitors C5 to C7.

Ｉ／Ｆ部用電源ＩＣ８は、入力端子ＶＩＮ２と出力端子ＶＯＵＴ２とを有し、入力端子ＶＩＮ２に５Ｖ入力電圧が入力され、出力端子ＶＯＵＴ２から１．８Ｖの電源電圧ＶＤＤＩＯを出力する回路である。また、Ｉ／Ｆ部用電源ＩＣ８は、制御端子ＣＥ２を有しており、制御端子ＣＥ２に入力される制御電圧に基づいて、出力端子ＶＯＵＴ２から電源電圧ＶＤＤＩＯを出力する。例えば、特に限定されないが、Ｉ／Ｆ部用電源ＩＣ８は、制御端子ＣＥ２に入力される制御電圧が所定の閾値未満の場合には電源電圧ＶＤＤＩＯを出力せずに、制御端子ＣＥ２に入力される制御電圧が所定の閾値以上の場合には電源電圧ＶＤＤＩＯを出力する。または、Ｉ／Ｆ部用電源ＩＣ８は、制御端子ＣＥ２に入力される制御電圧に略比例して電源電圧ＶＤＤＩＯを出力してもよい。 The power supply IC 8 for the I / F unit is a circuit having an input terminal VIN2 and an output terminal VOUT2, a 5V input voltage is input to the input terminal VIN2, and a power supply voltage VDDIO of 1.8V is output from the output terminal VOUT2. The I / F unit power supply IC 8 has a control terminal CE2, and outputs the power supply voltage VDDIO from the output terminal VOUT2 based on the control voltage input to the control terminal CE2. For example, although not particularly limited, the power supply IC 8 for the I / F unit is input to the control terminal CE2 without outputting the power supply voltage VDDIO when the control voltage input to the control terminal CE2 is less than a predetermined threshold. When the control voltage is equal to or higher than a predetermined threshold, the power supply voltage VDDIO is output. Alternatively, the I / F unit power supply IC 8 may output the power supply voltage VDDIO in substantially proportion to the control voltage input to the control terminal CE2.

Ｉ／Ｆ部用電源ＩＣ８の入力端子ＶＩＮ２は、５Ｖ入力電圧の電源ラインと、抵抗Ｒ４の一端と、コンデンサＣ５の一端とに接続されている。制御端子ＣＥ２は、抵抗Ｒ４の他端と、コンデンサＣ６の一端とに接続されている。コンデンサＣ５の他端と、コンデンサＣ６の他端とは接地電位に接続されている。出力端子ＶＯＵＴ２は、Ｉ／Ｆ部６に接続され、かつ、コンデンサＣ７を介して接地電位に接続されている。 The input terminal VIN2 of the power supply IC8 for the I / F unit is connected to a power supply line of 5V input voltage, one end of the resistor R4, and one end of the capacitor C5. The control terminal CE2 is connected to the other end of the resistor R4 and one end of the capacitor C6. The other end of the capacitor C5 and the other end of the capacitor C6 are connected to the ground potential. The output terminal VOUT2 is connected to the I / F unit 6 and is connected to the ground potential via the capacitor C7.

タイミング制御回路４は、Ｉ／Ｆ部用電源ＩＣ８から出力される電源電圧ＶＤＤＩＯがタイミング制御回路４に入力されたときにコア部用電源ＩＣ７に電源電圧ＶＤＤを出力させず、電源電圧ＶＤＤＩＯがタイミング制御回路４に入力されてから所定時間経過後に、コア部用電源ＩＣ７から電源電圧ＶＤＤが出力されるように制御する。 The timing control circuit 4 does not output the power supply voltage VDD to the core power supply IC 7 when the power supply voltage VDDIO output from the I / F power supply IC 8 is input to the timing control circuit 4. Control is performed so that the power supply voltage VDD is output from the core unit power supply IC 7 after a predetermined time has elapsed since the input to the control circuit 4.

詳細には、タイミング制御回路４は、電源電圧ＶＤＤＩＯがタイミング制御回路４に入力されてから所定時間経過するまでは、コア部用電源ＩＣ７の制御端子ＣＥ１を接地電位に接続することによって、５Ｖ入力電圧が制御端子ＣＥ１に入力されることを禁止し、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力することを禁止する。一方、タイミング制御回路４は、電源電圧ＶＤＤＩＯが入力されてから所定時間経過した後、制御端子ＣＥ１の接地電位への接続を開放することによって、制御端子ＣＥ１に５Ｖ入力電圧が入力されることを許可し、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力することを許可する。 Specifically, the timing control circuit 4 connects the control terminal CE1 of the core unit power supply IC7 to the ground potential until a predetermined time elapses after the power supply voltage VDDIO is input to the timing control circuit 4, thereby providing a 5V input. The voltage is prohibited from being input to the control terminal CE1, and the core power supply IC7 is prohibited from outputting the power supply voltage VDD. On the other hand, the timing control circuit 4 detects that a 5V input voltage is input to the control terminal CE1 by releasing the connection of the control terminal CE1 to the ground potential after a predetermined time has elapsed since the power supply voltage VDDIO was input. The core power supply IC 7 is permitted to output the power supply voltage VDD.

タイミング制御回路４は、トランジスタＱ１と、抵抗Ｒ２、Ｒ３と、ダイオードＤ１と、コンデンサＣ４とを有する。トランジスタＱ１は、供給されるベース電圧（Ａ点電圧）に基づいてオン状態又はオフ状態になることによって、コア部用電源ＩＣ７の制御端子ＣＥ１を接地電位に接続させる（５Ｖ入力電圧が制御端子ＣＥ１に入力されることを禁止する）か、５Ｖ入力電圧が制御端子ＣＥ１に入力されることを許可するかを切り換える。 The timing control circuit 4 includes a transistor Q1, resistors R2 and R3, a diode D1, and a capacitor C4. The transistor Q1 is turned on or off based on the supplied base voltage (point A voltage), thereby connecting the control terminal CE1 of the core power supply IC7 to the ground potential (the 5V input voltage is controlled by the control terminal CE1). Or 5V input voltage is allowed to be input to the control terminal CE1.

コンデンサＣ４は、トランジスタＱ１のベース電圧を変化させ、トランジスタＱ１のオン状態及びオフ状態を制御する。電源電圧ＶＤＤＩＯが入力された直後にはＡ点電圧がＶＤＤＩＯまで上昇することによりトランジスタＱ１をオン状態に制御し、その後、Ａ点電圧（電源電圧ＶＤＤＩＯ）によってコンデンサＣ４が充電されることにより、Ａ点電圧が低下し、所定時間経過後にトランジスタＱ１がオフ状態になるように制御する。 The capacitor C4 changes the base voltage of the transistor Q1, and controls the on state and the off state of the transistor Q1. Immediately after the supply of the power supply voltage VDDIO, the A point voltage rises to VDDIO to control the transistor Q1 to be in an on state, and then the capacitor C4 is charged by the A point voltage (power supply voltage VDDIO), whereby A Control is performed so that the point voltage decreases and the transistor Q1 is turned off after a predetermined time has elapsed.

すなわち、トランジスタＱ１がオフ状態になるまでの上記所定時間は、コンデンサＣ４と抵抗Ｒ２、Ｒ３との時定数によって決定される。従って、コンデンサＣ４と抵抗Ｒ２、Ｒ３の各値を調整することによって、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力するタイミングを制御することができる。なお、時定数を決定するコンデンサＣ４及び抵抗Ｒ２，Ｒ３は制御端子ＣＥ１に直接接続されていないので、後述するように、５Ｖ入力電圧が低下したときにも、制御端子ＣＥ１に入力される５Ｖ入力電圧が大きい時定数によって低下しないことを防止できる。 That is, the predetermined time until the transistor Q1 is turned off is determined by the time constant of the capacitor C4 and the resistors R2 and R3. Therefore, by adjusting the values of the capacitor C4 and the resistors R2 and R3, it is possible to control the timing at which the core power supply IC7 outputs the power supply voltage VDD. Since the capacitor C4 and the resistors R2 and R3 that determine the time constant are not directly connected to the control terminal CE1, as described later, the 5V input that is input to the control terminal CE1 even when the 5V input voltage decreases. It is possible to prevent the voltage from being lowered by a large time constant.

トランジスタＱ１のコレクタは、コア部用電源ＩＣ７の制御端子ＣＥ１に接続され、エミッタは接地電位に接続され、ベースは抵抗Ｒ２，Ｒ３の各一端に接続されている。抵抗Ｒ２の他端は接地電位に接続され、抵抗Ｒ３の他端はダイオードＤ１のカソードとコンデンサＣ４の一端に接続され、ダイオードＤ１のアノードは接地電位に接続されている。コンデンサＣ４の他端は、Ｉ／Ｆ部用電源ＩＣ８の出力端子ＶＯＵＴ２に接続されている。 The collector of the transistor Q1 is connected to the control terminal CE1 of the core power supply IC7, the emitter is connected to the ground potential, and the base is connected to one end of each of the resistors R2 and R3. The other end of the resistor R2 is connected to the ground potential, the other end of the resistor R3 is connected to the cathode of the diode D1 and one end of the capacitor C4, and the anode of the diode D1 is connected to the ground potential. The other end of the capacitor C4 is connected to the output terminal VOUT2 of the I / F unit power supply IC8.

以上の構成を有する電源回路１についてその動作を説明する。図２は、電源回路１の各部の波形を示すタイミングチャートである。時刻ｔ１において、商用交流電源が供給開始されると、コア部用電源部２及びＩ／Ｆ部用電源部３に５Ｖ入力電圧が入力される。 The operation of the power supply circuit 1 having the above configuration will be described. FIG. 2 is a timing chart showing waveforms at various parts of the power supply circuit 1. When supply of commercial AC power is started at time t <b> 1, 5 V input voltage is input to the core power source 2 and the I / F power source 3.

Ｉ／Ｆ部用電源部３において、５Ｖ入力電圧が入力されることにより、抵抗Ｒ４とコンデンサＣ６とに基づく時定数に応じて、Ｉ／Ｆ部用電源ＩＣ８の制御端子ＣＥ２に入力される電圧が増加する。これに応じて、Ｉ／Ｆ部用電源ＩＣ８が出力する電源電圧ＶＤＤＩＯは増加し、時刻ｔ２において定常状態である３．３Ｖに達する。 The voltage input to the control terminal CE2 of the I / F unit power supply IC8 according to the time constant based on the resistor R4 and the capacitor C6 when the 5V input voltage is input to the power supply unit 3 for the I / F unit. Will increase. In response to this, the power supply voltage VDDIO output from the power supply IC 8 for the I / F unit increases and reaches 3.3V, which is a steady state, at time t2.

タイミング制御回路４において、Ｉ／Ｆ部用電源ＩＣ８から出力される電源電圧ＶＤＤＩＯがコンデンサＣ４に供給され、コンデンサＣ４の一端Ａの電圧が時刻ｔ１〜ｔ２に上昇する。Ａ点の電圧が上昇したことに伴い、トランジスタＱ１のベース−エミッタ間電圧が導通開始電圧以上になると、トランジスタＱ１がオン状態になる。その結果、タイミング制御回路４は、コア部用電源ＩＣ７の制御端子ＣＥ１を接地電位に接続させる。 In the timing control circuit 4, the power supply voltage VDDIO output from the I / F unit power supply IC8 is supplied to the capacitor C4, and the voltage at one end A of the capacitor C4 rises from time t1 to time t2. When the voltage at the point A increases and the base-emitter voltage of the transistor Q1 becomes equal to or higher than the conduction start voltage, the transistor Q1 is turned on. As a result, the timing control circuit 4 connects the control terminal CE1 of the core unit power supply IC 7 to the ground potential.

コア部用電源部２において、５Ｖ入力電圧が入力されるが、コア部用電源ＩＣ７の制御端子ＣＥ１とコンデンサＣ２との接続ノードが接地電位に接続されているので、コンデンサＣ２は５Ｖ入力電圧によって充電されず、制御端子ＣＥ１に供給される電圧は接地電位（０Ｖ）に維持される。その結果、コア部用電源ＩＣ７は、電源電圧ＶＤＤを出力しない（電源電圧ＶＤＤが０Ｖである）。 The core power supply unit 2 receives a 5V input voltage. Since the connection node between the control terminal CE1 and the capacitor C2 of the core power supply IC7 is connected to the ground potential, the capacitor C2 is driven by the 5V input voltage. The voltage supplied to the control terminal CE1 without being charged is maintained at the ground potential (0 V). As a result, the core unit power supply IC 7 does not output the power supply voltage VDD (the power supply voltage VDD is 0 V).

時刻ｔ２〜ｔ３において、Ａ点の電圧によって、抵抗Ｒ２、Ｒ３、コンデンサＣ４の各値によって決定される時定数に従って、コンデンサＣ４が充電される。従って、コンデンサＣ４の充電に伴い、Ａ点の電圧は上記時定数に従って時刻ｔ２〜ｔ３に徐々に低下する。Ａ点電圧が低下することにより、トランジスタＱ１のベース−エミッタ間電圧が導通開始電圧未満になると、トランジスタＱ１がオフ状態になる。その結果、タイミング制御回路４は、コア部用電源ＩＣ７の制御端子ＣＥ１を接地電位から開放させることにより、５Ｖ入力電圧がコア部用電源ＩＣ７の制御端子ＣＥ１に入力されることを許可する。 At time t2 to t3, the capacitor C4 is charged according to the time constant determined by the values of the resistors R2, R3 and the capacitor C4 by the voltage at the point A. Therefore, as the capacitor C4 is charged, the voltage at the point A gradually decreases from time t2 to time t3 according to the time constant. When the voltage at the point A decreases and the base-emitter voltage of the transistor Q1 becomes less than the conduction start voltage, the transistor Q1 is turned off. As a result, the timing control circuit 4 allows the 5V input voltage to be input to the control terminal CE1 of the core unit power supply IC7 by releasing the control terminal CE1 of the core unit power supply IC7 from the ground potential.

時刻ｔ３〜ｔ４において、コア部用電源部２に５Ｖ入力電圧が入力されることにより、抵抗Ｒ１とコンデンサＣ２とによって決定される時定数に応じて、コンデンサＣ２が充電されて、コア部用電源ＩＣ７の制御端子ＣＥ１に入力される電圧が増加する。これに応じて、コア部用電源ＩＣ７が出力端子ＶＯＵＴ１から電源電圧ＶＤＤを出力するようになり、時刻ｔ４において電源電圧ＶＤＤが定常状態１．８Ｖに達する。 At time t3 to t4, when the 5V input voltage is input to the core unit power supply unit 2, the capacitor C2 is charged according to the time constant determined by the resistor R1 and the capacitor C2, and the core unit power source is supplied. The voltage input to the control terminal CE1 of IC7 increases. In response to this, the power supply IC7 for the core section outputs the power supply voltage VDD from the output terminal VOUT1, and the power supply voltage VDD reaches the steady state 1.8V at time t4.

以上のように、Ｉ／Ｆ部用電源ＩＣ８が電源電圧ＶＤＤＩＯを出力した後、所定時間経過後に、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力するように、電源電圧ＶＤＤの出力タイミングを制御することができる。 As described above, after the I / F unit power supply IC 8 outputs the power supply voltage VDDIO, the output timing of the power supply voltage VDD is controlled so that the core unit power supply IC 7 outputs the power supply voltage VDD after a predetermined time has elapsed. be able to.

次に、商用交流電源の電圧値が低下し、その後直ちに、商用交流電源の電圧値が増加する場合の動作を説明する。このような場合においても、Ｉ／Ｆ部用電源ＩＣ８が電源電圧ＶＤＤＩＯを出力した後、所定時間経過後に、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力することができる。 Next, the operation in the case where the voltage value of the commercial AC power supply decreases and then immediately increases will be described. Even in such a case, the core unit power IC 7 can output the power supply voltage VDD after a predetermined time has elapsed after the I / F unit power IC 8 outputs the power supply voltage VDDIO.

商用交流電源電圧が低下すると、コア部用電源部２及びＩ／Ｆ用電源部３に入力される５Ｖ入力電圧が低下する。時刻ｔ５において、５Ｖ入力電圧が３．３Ｖ未満になると、Ｉ／Ｆ部用電源ＩＣ８が出力する電源電圧ＶＤＤＩＯが５Ｖ入力電圧と同じ電圧値で低下する（例えば、５Ｖ入力電圧が３Ｖのとき、電源電圧ＶＤＤＩＯも３Ｖ）。一方、コア部用電源部２においては５Ｖ入力電圧が１．８Ｖ未満になると、コア部用電源ＩＣ７が出力する電源電圧ＶＤＤは５Ｖ入力電圧と同じ電圧値で低下する（なお、図２では５Ｖ入力電圧が１．８Ｖ未満になる前に増加する場合を示しているので、時刻ｔ５〜ｔ６において電源電圧ＶＤＤは低下していない）。 When the commercial AC power supply voltage decreases, the 5V input voltage input to the core power supply unit 2 and the I / F power supply unit 3 decreases. At time t5, when the 5V input voltage becomes less than 3.3V, the power supply voltage VDDIO output from the I / F unit power supply IC8 drops at the same voltage value as the 5V input voltage (for example, when the 5V input voltage is 3V, The power supply voltage VDDIO is also 3V). On the other hand, in the core unit power supply unit 2, when the 5V input voltage becomes less than 1.8V, the power supply voltage VDD output from the core unit power supply IC 7 decreases at the same voltage value as the 5V input voltage (in FIG. 2, 5V Since the case where the input voltage increases before being less than 1.8 V is shown, the power supply voltage VDD does not decrease from time t5 to t6.

時刻ｔ６において、Ｉ／Ｆ部用電源ＩＣ８が出力する電源電圧ＶＤＤＩＯが低下したことにより、コンデンサＣ４の充電電圧がコンデンサＣ４からコンデンサＣ７（Ｉ／Ｆ部用電源ＩＣ８の出力端子ＶＯＵＴ２）側へと瞬間的に放電される。 At time t6, the power supply voltage VDDIO output from the I / F unit power supply IC8 is reduced, so that the charging voltage of the capacitor C4 is shifted from the capacitor C4 to the capacitor C7 (output terminal VOUT2 of the I / F unit power supply IC8). Discharged instantaneously.

続いて、商用交流電源電圧が増加すると、コア部用電源部２及びＩ／Ｆ用電源部３に入力される５Ｖ入力電圧が増加する。５Ｖ入力電圧が増加すると、Ｉ／Ｆ部用電源ＩＣ８が出力する電源電圧ＶＤＤＩＯが時刻ｔ６〜ｔ７にかけて増加し、時刻ｔ７で定常状態３．３Ｖに達する。電源電圧ＶＤＤＩＯが増加すると、タイミング制御回路４において、コンデンサＣ４のＡ点電圧もｔ６〜ｔ７にかけて増加する。 Subsequently, when the commercial AC power supply voltage increases, the 5V input voltage input to the core power supply unit 2 and the I / F power supply unit 3 increases. When the 5V input voltage increases, the power supply voltage VDDIO output from the I / F unit power supply IC8 increases from time t6 to t7, and reaches a steady state of 3.3V at time t7. When the power supply voltage VDDIO increases, in the timing control circuit 4, the voltage at the point A of the capacitor C4 also increases from t6 to t7.

時刻ｔ６から少し時間経過し、Ａ点電圧が増加開始すると、トランジスタＱ１のベース−エミッタ間電圧が導通開始電圧以上になり、トランジスタＱ１がオン状態になる。その結果、コア部用電源ＩＣ７の制御端子ＣＥ１が接地電位に接続された状態になり、制御端子ＣＥ１に入力される電圧が接地電位になる。これに伴い、コア部用電源ＩＣ７から電源電圧ＶＤＤが出力されないようになる。 When a little time has elapsed from time t6 and the point A voltage starts to increase, the base-emitter voltage of the transistor Q1 becomes equal to or higher than the conduction start voltage, and the transistor Q1 is turned on. As a result, the control terminal CE1 of the core power supply IC7 is connected to the ground potential, and the voltage input to the control terminal CE1 becomes the ground potential. Accordingly, the power supply voltage VDD is not output from the core power supply IC 7.

時刻ｔ７〜ｔ８において、Ａ点の電圧によって、抵抗Ｒ２、Ｒ３、コンデンサＣ４の各値によって決定される時定数に従って、コンデンサＣ４が充電される。従って、コンデンサＣ４の充電に伴い、Ａ点の電圧は上記時定数に従って時刻ｔ７〜ｔ８に徐々に低下する。Ａ点電圧が低下することにより、トランジスタＱ１のベース−エミッタ間電圧が導通開始電圧未満になると、トランジスタＱ１がオフ状態になる。その結果、タイミング制御回路４は、コア部用電源ＩＣ７の制御端子ＣＥ１を接地電位から開放させることにより、５Ｖ入力電圧がコア部用電源ＩＣ７の制御端子ＣＥ１に入力されることを許可する。 From time t7 to time t8, the capacitor C4 is charged according to the time constant determined by the values of the resistors R2, R3 and the capacitor C4 by the voltage at the point A. Accordingly, as the capacitor C4 is charged, the voltage at the point A gradually decreases from time t7 to t8 according to the time constant. When the voltage at the point A decreases and the base-emitter voltage of the transistor Q1 becomes less than the conduction start voltage, the transistor Q1 is turned off. As a result, the timing control circuit 4 allows the 5V input voltage to be input to the control terminal CE1 of the core unit power supply IC7 by releasing the control terminal CE1 of the core unit power supply IC7 from the ground potential.

時刻ｔ８〜ｔ９において、コア部用電源部２に５Ｖ入力電圧が入力されることにより、抵抗Ｒ１とコンデンサＣ２とによって決定される時定数に応じて、コンデンサＣ２が充電されて、コア部用電源ＩＣ７の制御端子ＣＥ１に入力される電圧が増加する。これに応じて、コア部用電源ＩＣ７が出力端子ＶＯＵＴ１から出力する電源電圧ＶＤＤが増加し、時刻ｔ９において定常状態１．８Ｖに達する。 From time t8 to t9, when a 5V input voltage is input to the core unit power supply unit 2, the capacitor C2 is charged according to a time constant determined by the resistor R1 and the capacitor C2, and the core unit power supply is supplied. The voltage input to the control terminal CE1 of IC7 increases. In response to this, the power supply voltage VDD output from the power supply IC7 for the core section from the output terminal VOUT1 increases, and reaches a steady state of 1.8 V at time t9.

以上のように、商用交流電源電圧が低下し、その後増加した場合にも、Ｉ／Ｆ部用電源ＩＣ８が電源電圧ＶＤＤＩＯを出力した後、所定時間経過後に、コア部用電源ＩＣ７が電源電圧ＶＤＤを出力するように、電源電圧ＶＤＤの出力タイミングを制御することができる。 As described above, even when the commercial AC power supply voltage decreases and then increases, the core unit power supply IC7 is connected to the power supply voltage VDD after a predetermined time has elapsed after the I / F unit power supply IC8 outputs the power supply voltage VDDIO. So that the output timing of the power supply voltage VDD can be controlled.

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、スイッチ素子の種類はトランジスタに限定されない。また、タイミング制御回路４の各素子の接続構成は上記の実施形態に限定されない。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment. For example, the type of switch element is not limited to a transistor. The connection configuration of each element of the timing control circuit 4 is not limited to the above embodiment.

本発明は、ＡＶアンプ等のオーディオ機器の電源回路として好適に採用され得る。 The present invention can be suitably employed as a power supply circuit for audio equipment such as an AV amplifier.

本発明の好ましい実施形態による電源回路１を示す回路図である。1 is a circuit diagram showing a power supply circuit 1 according to a preferred embodiment of the present invention. 電源回路１の動作を示すタイミングチャートである。3 is a timing chart showing the operation of the power supply circuit 1. 従来の電源回路１０１を示す回路図である。FIG. 6 is a circuit diagram showing a conventional power supply circuit 101. 従来の電源回路２０１を示す回路図である。FIG. 6 is a circuit diagram showing a conventional power supply circuit 201.

Explanation of symbols

１電源回路
２コア部用電源部
３Ｉ／Ｆ部用電源部
４タイミング制御回路
５コア部
６Ｉ／Ｆ部
７コア部用ＩＣ
８Ｉ／Ｆ部用ＩＣ
Ｑ１トランジスタ
Ｃ４コンデンサ DESCRIPTION OF SYMBOLS 1 Power supply circuit 2 Core part power supply part 3 I / F part power supply part 4 Timing control circuit 5 Core part 6 I / F part 7 Core part IC
8 I / F IC
Q1 transistor C4 capacitor

Claims

A first power supply unit that generates a first power supply voltage to be supplied to the first power-supplied supply unit based on the first input voltage;
A second power source that generates a second power source voltage to be supplied to the second power source supply unit based on the second input voltage;
When the second power supply voltage output from the second power supply unit is input, the timing at which the first power supply unit outputs the first power supply voltage to the first power supply unit is set to the second power supply. A timing control unit for delaying the second power supply voltage from the timing for outputting the second power supply voltage to the second power source supply unit,
The first power source unit is charged according to the first input voltage; a first resistor that determines a time constant when the first capacitor is charged together with the first capacitor; And a control terminal to which one end of one capacitor is connected and a charging voltage of the first capacitor is input, and the first power supply voltage is output according to the charging voltage of the first capacitor input to the control terminal. ,
The timing control unit includes a second capacitor, a second resistor that determines a time constant when the second capacitor is charged together with the second capacitor, and a switching element, and one end of the second capacitor is Connected to the output terminal of the second power supply unit, the other end of the second capacitor is connected to the control electrode of the switch element, and the first electrode of the switch element is connected to the control terminal and one end of the first capacitor. The second electrode of the switch element is connected to a ground potential;
When input of the second power supply voltage from the second power supply unit to the timing control unit is started, the voltage at the other end of the second capacitor is increased, and the switch element is turned on, whereby the control terminal and Connecting one end of the first capacitor to a ground potential, and as a result, prohibiting the charging voltage of the first capacitor from being input to the control terminal;
Thereafter, the second capacitor is charged by the voltage at the other end of the second capacitor according to the time constant of the second capacitor and the second resistor, and the voltage at the other end of the second capacitor is reduced, When the switching element is turned off, one end of the control terminal and the first capacitor is released from the ground potential, and the first capacitor is charged according to a time constant by the first capacitor and the first resistor, As a result, the charging voltage of the first capacitor is allowed to be input to the control terminal after a predetermined time has elapsed since the second power supply unit started to input the second power supply voltage to the timing control unit. Power supply circuit.

The timing controller further includes a diode having a cathode connected to the other end of the second capacitor and an anode connected to a ground potential;
When the first input voltage and the second input voltage are lowered, the charging voltage of the second capacitor is discharged to the second power supply unit side, and thereafter, the first input voltage and the second input voltage are discharged. when There was increased, the voltage at the other end of the second capacitor is increased, the switching element is turned on, then a voltage drop at the other end of said second capacitor, said switching element is turned off to become, the power supply circuit of claim 1.