JP4924224B2

JP4924224B2 - Photodetector built-in display device and electronic device

Info

Publication number: JP4924224B2
Application number: JP2007155980A
Authority: JP
Inventors: 司江口; 栄二神田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-06-13
Filing date: 2007-06-13
Publication date: 2012-04-25
Anticipated expiration: 2027-06-13
Also published as: JP2008311331A

Description

本発明は、光検出器内蔵表示装置及び電子機器に関するものである。 The present invention relates to a photodetector built-in display device and an electronic apparatus.

現在、携帯情報端末機などの電子機器の表示装置として、光検出器内蔵液晶表示装置（光検出器内蔵表示装置）が用いられている。このような光検出器内蔵液晶表示装置において、光電変換を行う光センサ素子などの密着型エリアセンサが設けられた光検出領域を設けることで画像読み取り機能を有する光検出器内蔵液晶表示装置が提案されている（例えば、特許文献１参照）。この光検出器内蔵液晶表示装置では、各画素領域や光検出領域を駆動するためのスイッチング素子であるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）素子と光センサ素子とがそれぞれポリシリコンを主体として構成されており、各ＴＦＴ素子及び光センサ素子を同一工程で形成している。 Currently, a liquid crystal display device with a built-in photodetector (a display device with a built-in photodetector) is used as a display device for electronic devices such as portable information terminals. In such a liquid crystal display device with a built-in light detector, a liquid crystal display device with a built-in light detector having an image reading function by providing a light detection region provided with a contact area sensor such as a light sensor element that performs photoelectric conversion is proposed. (For example, refer to Patent Document 1). In this photodetector built-in liquid crystal display device, a TFT (Thin Film Transistor) element, which is a switching element for driving each pixel region and the light detection region, and an optical sensor element are mainly composed of polysilicon. Each TFT element and the optical sensor element are formed in the same process.

特開２００６−２３８０５３号公報JP 2006-238053 A

しかしながら、上記従来の光検出器内蔵液晶表示装置においても、以下の課題が残されている。すなわち、従来の光検出器内蔵液晶表示装置では、光センサ素子がバックライト光を受光して検出精度が低下することを防止するための遮光膜を光センサ素子よりも外側に設けるため、製造工程を簡略化することが困難であった。又、光センサ素子をＴＦＴ素子と同様にポリシリコンを主体として形成しているため、光センサ素子の設計の自由度を向上させることが困難であった。 However, the following problems remain in the conventional liquid crystal display device with a built-in photodetector. That is, in the conventional liquid crystal display device with a built-in photodetector, a light shielding film is provided outside the photosensor element to prevent the photosensor element from receiving backlight light and reducing detection accuracy. It was difficult to simplify. Further, since the optical sensor element is formed mainly of polysilicon like the TFT element, it is difficult to improve the degree of freedom in designing the optical sensor element.

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

［適用例１］平面状に配置された複数の画素領域と、光を検出する光検出領域と、を有する光検出器内蔵表示装置であって、前記画素領域のそれぞれに設けられて前記画素領域の駆動をスイッチング制御する第１スイッチング素子と、前記第１スイッチング素子と同一層上に形成され、前記光検出領域に設けられた光センサ素子で光電変換された電流を増幅する第２スイッチング素子と、を含み、前記光センサ素子に接続されるセンサ用電極は、前記第２スイッチング素子に接続されるスイッチング用電極と同一層上に形成され、前記光センサ素子に接続される他のセンサ用電極は、前記第２スイッチング素子に設けられた他のスイッチング用電極と同一層上に形成されていることを特徴とする光検出器内蔵表示装置。 Application Example 1 A display device with a built-in photodetector having a plurality of pixel regions arranged in a plane and a light detection region for detecting light, the pixel region being provided in each of the pixel regions A first switching element that performs switching control of driving, and a second switching element that is formed on the same layer as the first switching element and that amplifies the current photoelectrically converted by the photosensor element provided in the photodetection region; The sensor electrode connected to the optical sensor element is formed on the same layer as the switching electrode connected to the second switching element, and is connected to the optical sensor element. Is formed on the same layer as the other switching electrodes provided in the second switching element.

これによれば、光センサ素子を第１及び第２スイッチング素子と異なる層に形成することで、光センサ素子の設計の自由度を向上させ、より高感度の光センサ素子を検出領域に形成することができる。
又、センサ用電極とスイッチング用電極と、及び他のスイッチング用電極と他のセンサ用電極と、を同一層上に形成することで、両者を同一工程で形成することができる。これにより、製造工程の簡略化及び光センサ素子の設計の自由度の向上が可能となる光検出器内蔵表示装置を提供する。 According to this, by forming the optical sensor element in a layer different from the first and second switching elements, the degree of freedom in designing the optical sensor element is improved, and a more sensitive optical sensor element is formed in the detection region. be able to.
Also, by forming the sensor electrode and the switching electrode, and the other switching electrode and the other sensor electrode on the same layer, both can be formed in the same process. This provides a display device with a built-in photodetector that can simplify the manufacturing process and improve the degree of freedom in designing the optical sensor element.

［適用例２］上記光検出器内蔵表示装置であって、前記スイッチング用電極は、ゲート電極であることを特徴とする光検出器内蔵表示装置。 Application Example 2 The display device with a built-in photodetector according to the above-mentioned display device with a built-in photodetector, wherein the switching electrode is a gate electrode.

これによれば、センサ用電極をゲート電極と連続して一体的に形成することで、両者を同一工程で形成することができる。 According to this, by forming the sensor electrode integrally with the gate electrode continuously, both can be formed in the same process.

［適用例３］上記光検出器内蔵表示装置であって、前記他のスイッチング用電極は、ソース・ドレイン電極であることを特徴とする光検出器内蔵表示装置。 Application Example 3 In the above-described display device with a built-in photodetector, the other switching electrode is a source / drain electrode.

これによれば、他のセンサ用電極をソース・ドレイン電極と連続して一体的に形成することで、両者を同一工程で形成することができる。 According to this, by forming the other sensor electrodes integrally with the source / drain electrodes, both can be formed in the same process.

［適用例４］上記光検出器内蔵表示装置であって、前記画素領域の縁部と重なる領域に形成され、前記画素領域を縁取っている遮光膜を含み、前記遮光膜は、前記光センサ素子の前記他のセンサ用電極の少なくとも一部と重なることを特徴とする光検出器内蔵表示装置。 Application Example 4 In the display device with a built-in photodetector, the display device includes a light-shielding film that is formed in an area overlapping with an edge of the pixel area and borders the pixel area, and the light-shielding film is the optical sensor. A display device with a built-in photodetector, which overlaps at least a part of the other sensor electrode of the element.

これによれば、他のセンサ用電極を遮光膜と重ねることで、サブ画素領域及び光検出領域の開口率を向上させることができる。又、光検出領域の光の検出効率を向上させることができる。 According to this, the aperture ratios of the sub-pixel region and the light detection region can be improved by overlapping other sensor electrodes with the light shielding film. Further, the light detection efficiency in the light detection region can be improved.

［適用例５］上記光検出器内蔵表示装置であって、前記光センサ素子の前記センサ用電極が、前記光センサ素子の下面を覆うと共に、光反射材料又は光吸収材料で構成されていることを特徴とする光検出器内蔵表示装置。 Application Example 5 In the display device with a built-in photodetector, the sensor electrode of the photosensor element covers the lower surface of the photosensor element and is made of a light reflecting material or a light absorbing material. A display device with a built-in photodetector.

これによれば、センサ用電極を光反射材料又は光吸収材料で構成すると共に光センサ素子の下面を覆うことで、センサ用電極が遮光膜として機能する。 According to this, the sensor electrode functions as a light shielding film by configuring the sensor electrode with a light reflecting material or a light absorbing material and covering the lower surface of the optical sensor element.

これによれば、光センサ素子が下面側から入射する光を検出することを防止し、光検出領域による光検出の精度が向上する。 This prevents the light sensor element from detecting light incident from the lower surface side, and improves the accuracy of light detection by the light detection region.

［適用例６］上記光検出器内蔵表示装置であって、前記第１及び第２スイッチング素子が、薄膜トランジスタであることを特徴とする光検出器内蔵表示装置。 Application Example 6 In the above-described display device with a built-in photodetector, the first and second switching elements are thin film transistors.

これによれば、第１及び第２スイッチング素子を薄膜トランジスタで構成することで、ダイオードを用いて構成することと比較して、駆動の高速化が図れる。 According to this, since the first and second switching elements are constituted by thin film transistors, the driving speed can be increased as compared with the case where the first and second switching elements are constituted by using diodes.

［適用例７］上記光検出器内蔵表示装置であって、前記第１及び第２スイッチング素子が、ポリシリコンを主体として構成されていることを特徴とする光検出器内蔵表示装置。 Application Example 7 In the display device with a built-in photodetector, the display device with a built-in photodetector is characterized in that the first and second switching elements are mainly composed of polysilicon.

これによれば、第１及び第２スイッチング素子と光センサ素子とをそれぞれ別途に設計できるので、ポリシリコンを主体として第１及び第２スイッチング素子を構成して駆動の高速化が図れる。 According to this, since the first and second switching elements and the optical sensor element can be separately designed, the first and second switching elements can be configured mainly with polysilicon to increase the driving speed.

［適用例８］上記光検出器内蔵表示装置であって、前記光センサ素子が、積層型ＰＩＮダイオードであることを特徴とする光検出器内蔵表示装置。 Application Example 8 The display device with a built-in photodetector, wherein the photosensor element is a multilayer PIN diode.

これによれば、光センサ素子を積層型ＰＩＮダイオードで構成することで、光の検出効率を向上させることができる。 According to this, the light detection efficiency can be improved by configuring the optical sensor element with a multilayer PIN diode.

［適用例９］上記光検出器内蔵表示装置であって、前記光センサ素子が、アモルファスシリコンを主体として構成されていることを特徴とする光検出器内蔵表示装置。 Application Example 9 The display device with a built-in photodetector, wherein the photosensor element is mainly composed of amorphous silicon.

これによれば、光センサ素子と第１及び第２スイッチング素子とをそれぞれ別途に設計できるので、アモルファスシリコンを主体として光センサ素子を構成して光の検出効率のさらなる高効率化が図れる。 According to this, since the optical sensor element and the first and second switching elements can be separately designed, the optical sensor element can be formed mainly of amorphous silicon to further increase the light detection efficiency.

［適用例１０］上記光検出器内蔵表示装置であって、前記第１及び第２スイッチング素子と前記光センサ素子との上に形成されて表面を平坦化する平坦化膜と、前記平坦化膜上に形成されて液晶分子の初期配向状態を規制する配向膜と、を含むことを特徴とする光検出器内蔵表示装置。 Application Example 10 In the above-described display device with a built-in photodetector, a flattening film formed on the first and second switching elements and the photosensor element to flatten the surface, and the flattening film A display device with a built-in photodetector, comprising: an alignment film that is formed thereon and regulates an initial alignment state of liquid crystal molecules.

これによれば、平坦化膜により表面を平坦面とすることで、配向膜の表面に施す配向処理を面内で均一に行うことができ、液晶分子の初期配向状態が乱れることを防止できる。すなわち、第１及び第２スイッチング素子と光センサ素子とを異なる層に形成することで第１及び第２スイッチング素子の上面と光センサ素子の上面との間で段差が生じても、平坦化膜によりこの段差を解消することができる。従って、配向ムラを抑制して、液晶分子の初期配向が均一化する。 According to this, by making the surface flat by the planarizing film, the alignment treatment applied to the surface of the alignment film can be uniformly performed in the surface, and the initial alignment state of the liquid crystal molecules can be prevented from being disturbed. That is, even if a step is generated between the upper surface of the first and second switching elements and the upper surface of the optical sensor element by forming the first and second switching elements and the optical sensor element in different layers, the planarization film This step can be eliminated. Therefore, the alignment unevenness is suppressed and the initial alignment of the liquid crystal molecules is made uniform.

［適用例１１］上記光検出器内蔵表示装置を備えることを特徴とする電子機器。 Application Example 11 An electronic apparatus comprising the above-described display device with a built-in photodetector.

これによれば、光センサ素子を第１及び第２スイッチング素子と異なる層に形成することで、光センサ素子の設計の自由度を向上させ、より高感度の光センサ素子を検出領域に形成することができる。
又、センサ用電極とスイッチング用電極と、及び他のスイッチング用電極と他のセンサ用電極と、を同一層上に形成することで、両者を同一工程で形成することができる。これにより、製造工程の簡略化及び光センサ素子の設計の自由度の向上が可能となる電子機器を提供する。 According to this, by forming the optical sensor element in a layer different from the first and second switching elements, the degree of freedom in designing the optical sensor element is improved, and a more sensitive optical sensor element is formed in the detection region. be able to.
Also, by forming the sensor electrode and the switching electrode, and the other switching electrode and the other sensor electrode on the same layer, both can be formed in the same process. This provides an electronic device that can simplify the manufacturing process and improve the degree of freedom in designing the optical sensor element.

実施形態について図面を参照して以下に説明する。
（第１の実施形態）
第１の実施形態について次に説明する。
本実施形態では、光検出器内蔵表示装置としての光検出器内蔵液晶表示装置について説明する。尚、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
図１は本実施形態に係る光検出器内蔵液晶表示装置を示す等価回路図、図２はサブ画素領域及び光検出領域を示す平面図、図３は図２のＡ−Ａ矢視断面図、図４は図２のＢ−Ｂ矢視断面図である。
〔光検出器内蔵液晶表示装置〕 Embodiments will be described below with reference to the drawings.
(First embodiment)
Next, the first embodiment will be described.
In the present embodiment, a photodetector built-in liquid crystal display device as a photodetector built-in display device will be described. In each drawing used in the following description, the scale is appropriately changed to make each member a recognizable size.
1 is an equivalent circuit diagram showing a photodetector built-in liquid crystal display device according to the present embodiment, FIG. 2 is a plan view showing a sub-pixel region and a light detection region, and FIG. 3 is a cross-sectional view taken along line AA in FIG. 4 is a cross-sectional view taken along line BB in FIG.
[Liquid crystal display with built-in photodetector]

本実施形態における光検出器内蔵液晶表示装置２は、カラー光検出器内蔵液晶表示装置であって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色光を出力する３個のサブ画素領域及び光検出領域で１個の画素を構成する光検出器内蔵液晶表示装置である。ここで、表示を構成する最小単位となる表示領域を「サブ画素領域（画素領域）」と称する。
まず、光検出器内蔵液晶表示装置２の概略構成について説明する。光検出器内蔵液晶表示装置２は、図１に示すように、画像表示領域を構成する複数のサブ画素領域及び光検出領域がマトリックス状に配置されている。
この複数のサブ画素領域には、それぞれ画素領域（表示用電極）１０と、画素領域１０をスイッチング制御するためのＴＦＴ素子（第１スイッチング素子）１２と、が設けられている。このＴＦＴ素子１２は、ソースが光検出器内蔵液晶表示装置２に設けられたデータ線駆動回路１４から延出するデータ線１６に接続され、ゲートが光検出器内蔵液晶表示装置２に設けられた走査線駆動回路１８から延在する走査線２０に接続され、ドレインが画素領域１０に接続されている。 The liquid crystal display device 2 with a built-in photodetector in this embodiment is a liquid crystal display device with a built-in color light detector, and includes three sub-lights that output light of each color of R (red), G (green), and B (blue). This is a photodetector built-in liquid crystal display device in which one pixel is constituted by a pixel region and a light detection region. Here, the display area which is the minimum unit constituting the display is referred to as a “sub-pixel area (pixel area)”.
First, a schematic configuration of the photodetector built-in liquid crystal display device 2 will be described. As shown in FIG. 1, the photodetector built-in liquid crystal display device 2 has a plurality of sub-pixel areas and light detection areas constituting an image display area arranged in a matrix.
Each of the plurality of sub-pixel regions is provided with a pixel region (display electrode) 10 and a TFT element (first switching element) 12 for switching control of the pixel region 10. The TFT element 12 has a source connected to the data line 16 extending from the data line driving circuit 14 provided in the photodetector built-in liquid crystal display device 2, and a gate provided in the photodetector built-in liquid crystal display device 2. Connected to the scanning line 20 extending from the scanning line driving circuit 18, the drain is connected to the pixel region 10.

又、複数の光検出領域には、光センサ素子２２と、光センサ素子２２をスイッチング制御するためのＴＦＴ素子２４と、光センサ素子２２で光電変換された電流を増幅するＴＦＴ素子（第２スイッチング素子）２６と、が設けられている。このＴＦＴ素子２４は、ソースが光検出器内蔵液晶表示装置２に設けられた光検出制御回路２８から延出するリセット線３０に接続され、ゲートが走査線駆動回路１８から延出する走査線２０に接続され、及びドレインが光センサ素子２２に接続されている。又、ＴＦＴ素子２６は、ソースがＴＦＴ素子２６にバイアス電圧を供給する電源線３２に接続され、ゲートが光センサ素子２２に接続され、ドレインが光検出器内蔵液晶表示装置２に設けられた光検出制御回路２８から延出するセンサ線３４に接続されている。 Further, in the plurality of light detection regions, a light sensor element 22, a TFT element 24 for switching control of the light sensor element 22, and a TFT element (second switching) for amplifying a current photoelectrically converted by the light sensor element 22 are provided. Element 26). The TFT element 24 has a source connected to a reset line 30 extending from the light detection control circuit 28 provided in the photodetector built-in liquid crystal display device 2, and a scanning line 20 having a gate extending from the scanning line driving circuit 18. And the drain is connected to the photosensor element 22. The TFT element 26 has a source connected to a power supply line 32 that supplies a bias voltage to the TFT element 26, a gate connected to the photosensor element 22, and a drain provided to the photodetector built-in liquid crystal display device 2. A sensor line 34 extending from the detection control circuit 28 is connected.

データ線駆動回路１４は、データ線１６を介して画像信号Ｓ１、Ｓ２、…、Ｓｎを各サブ画素領域に供給する構成となっている。ここで、データ線駆動回路１４は、画像信号Ｓ１〜Ｓｎをこの順で線順次で供給してもよく、互いに隣接する複数のデータ線１６同士に対してグループごとに供給してもよい。
走査線駆動回路１８は、走査線２０を介して走査信号Ｇ１、Ｇ２、…、Ｇｍを各サブ画素領域に供給する構成となっている。ここで、走査線駆動回路１８は、走査信号Ｇ１〜Ｇｍを所定のタイミングでパルス的に線順次で供給する。
光検出制御回路２８は、リセット線３０を介してリセット信号Ｒ１、…、Ｒｓを各光検出領域に供給し、センサ線３４を介して検出信号Ｄ１、…、Ｄｓを各光検出領域から受信する構成となっている。 The data line driving circuit 14 is configured to supply image signals S1, S2,..., Sn to the sub-pixel regions via the data lines 16. Here, the data line driving circuit 14 may supply the image signals S1 to Sn line by line in this order, or may supply each of the data lines 16 adjacent to each other for each group.
The scanning line driving circuit 18 is configured to supply scanning signals G1, G2,..., Gm to the sub-pixel regions via the scanning lines 20. Here, the scanning line driving circuit 18 supplies the scanning signals G1 to Gm in a pulse-sequential manner at a predetermined timing.
The light detection control circuit 28 supplies reset signals R1,..., Rs to the respective light detection regions via the reset line 30 and receives detection signals D1,..., Ds from the respective light detection regions via the sensor line 34. It has a configuration.

又、光検出器内蔵液晶表示装置２は、スイッチング素子であるＴＦＴ素子１２が走査信号Ｇ１〜Ｇｍの入力により一定期間だけオン状態とされることで、データ線１６から供給される画像信号Ｓ１〜Ｓｎが所定のタイミングで画素領域１０に書き込まれる構成となっている。そして、画素領域１０を介して液晶に書き込まれた所定レベルの画像信号Ｓ１〜Ｓｎは、画素領域１０と後述する共通電極９０との間で一定期間保持される。ここで、保持された画像信号Ｓ１〜Ｓｎがリークすることを防止するため、画素領域１０と共通電極９０との間に形成される液晶容量と並列接続されるように蓄積容量３６が付与されている。この蓄積容量３６は、ＴＦＴ素子１２のドレインと容量線３８との間に設けられている。
そして、光検出器内蔵液晶表示装置２は、ＴＦＴ素子２４が走査信号Ｇ１〜Ｇｍの入力により一定期間だけオン状態とされることで、リセット線３０から供給されるリセット信号Ｒ１〜Ｒｓが所定のタイミングでＴＦＴ素子２４に供給される構成となっている。更に、ＴＦＴ素子２６は、光センサ素子２２に入射した光量に応じた電流を増幅してセンサ線３４に検出信号Ｄ１〜Ｄｓとして出力する構成となっている。 Further, the photodetector built-in liquid crystal display device 2 has the image signals S1 to S1 supplied from the data line 16 when the TFT elements 12 as switching elements are turned on for a certain period by the input of the scanning signals G1 to Gm. Sn is written in the pixel region 10 at a predetermined timing. Then, image signals S1 to Sn of a predetermined level written in the liquid crystal through the pixel region 10 are held for a certain period between the pixel region 10 and a common electrode 90 described later. Here, in order to prevent the retained image signals S1 to Sn from leaking, a storage capacitor 36 is provided so as to be connected in parallel with a liquid crystal capacitor formed between the pixel region 10 and the common electrode 90. Yes. The storage capacitor 36 is provided between the drain of the TFT element 12 and the capacitor line 38.
In the liquid crystal display device 2 with a built-in photodetector, the reset signals R1 to Rs supplied from the reset line 30 are predetermined when the TFT element 24 is turned on for a certain period by the input of the scanning signals G1 to Gm. It is configured to be supplied to the TFT element 24 at timing. Furthermore, the TFT element 26 is configured to amplify a current corresponding to the amount of light incident on the optical sensor element 22 and output it as detection signals D1 to Ds to the sensor line 34.

次に、光検出器内蔵液晶表示装置２の詳細な構成について、図２〜図４を参照しながら説明する。尚、図２では、対向基板の図示を省略している。又、図２において、平面視でほぼ矩形状のサブ画素領域及び光検出領域の長軸方向に沿う方向をＸ軸方向、短軸方向に沿う方向をＹ軸方向とする。
光検出器内蔵液晶表示装置２は、図３及び図４に示すように、素子基板４０と、素子基板４０と対向配置された対向基板４２と、素子基板４０及び対向基板４２の間に挟持された液晶層４４と、素子基板４０の外面側（液晶層４４と反対側）に設けられた偏光板４６と、対向基板４２の外面側に設けられた偏光板４８と、を備えている。そして、光検出器内蔵液晶表示装置２は、素子基板４０の外面側から照明光が照射される構成となっている。
又、光検出器内蔵液晶表示装置２には、素子基板４０と対向基板４２とが対向する領域に縁端に沿ってシール材（図示略）が設けられており、このシール材、素子基板４０及び対向基板４２によって液晶層４４が封止されている。 Next, a detailed configuration of the photodetector built-in liquid crystal display device 2 will be described with reference to FIGS. In FIG. 2, the counter substrate is not shown. In FIG. 2, the direction along the major axis direction of the substantially rectangular sub-pixel region and the light detection region in plan view is defined as the X-axis direction, and the direction along the minor axis direction is defined as the Y-axis direction.
As shown in FIGS. 3 and 4, the photodetector built-in liquid crystal display device 2 is sandwiched between the element substrate 40, a counter substrate 42 arranged to face the element substrate 40, and the element substrate 40 and the counter substrate 42. A liquid crystal layer 44, a polarizing plate 46 provided on the outer surface side of the element substrate 40 (on the side opposite to the liquid crystal layer 44), and a polarizing plate 48 provided on the outer surface side of the counter substrate 42. The photodetector built-in liquid crystal display device 2 is configured to be irradiated with illumination light from the outer surface side of the element substrate 40.
The photodetector built-in liquid crystal display device 2 is provided with a sealing material (not shown) along the edge in a region where the element substrate 40 and the counter substrate 42 face each other. The liquid crystal layer 44 is sealed by the counter substrate 42.

素子基板４０は、例えばガラスや石英、プラスチックなどの透光性材料からなる基板本体５０と、基板本体５０の内側（液晶層４４側）の表面に順次積層された下地保護膜５２、ゲート絶縁膜５４、層間絶縁膜５６、平坦化膜５８、及び配向膜６０と、を備えている。
又、素子基板４０は、サブ画素領域において、図２及び図３に示すように、下地保護膜５２の内側の表面に配置された半導体層６２及び容量電極６４と、ゲート絶縁膜５４の内側の表面に配置された走査線２０及び容量線３８と、層間絶縁膜５６の内側の表面に配置されたデータ線１６及び接続電極６６と、平坦化膜５８の内側の表面に配置された画素領域１０と、を備えている。
そして、素子基板４０は、光検出領域において、図２及び図４に示すように、下地保護膜５２の内側の表面に配置された半導体層６８，７０と、ゲート絶縁膜５４の内側の表面に配置された走査線２０及び光センサ素子２２と、層間絶縁膜５６の内側の表面に配置されたリセット線３０、電源線３２（図２に示す）、センサ線３４、接続電極７４、及び上部電極（他のセンサ用電極）７６と、を備えている。 The element substrate 40 includes, for example, a substrate body 50 made of a light-transmitting material such as glass, quartz, and plastic, a base protective film 52 that is sequentially stacked on the inner surface (the liquid crystal layer 44 side) of the substrate body 50, and a gate insulating film. 54, an interlayer insulating film 56, a planarizing film 58, and an alignment film 60.
In the sub-pixel region, the element substrate 40 includes a semiconductor layer 62 and a capacitor electrode 64 disposed on the inner surface of the base protective film 52, and an inner side of the gate insulating film 54, as shown in FIGS. The scanning line 20 and the capacitor line 38 disposed on the surface, the data line 16 and the connection electrode 66 disposed on the inner surface of the interlayer insulating film 56, and the pixel region 10 disposed on the inner surface of the planarizing film 58. And.
The element substrate 40 is formed on the inner surface of the gate insulating film 54 and the semiconductor layers 68 and 70 disposed on the inner surface of the base protective film 52, as shown in FIGS. The scanning line 20 and the optical sensor element 22 arranged, the reset line 30 arranged on the inner surface of the interlayer insulating film 56, the power supply line 32 (shown in FIG. 2), the sensor line 34, the connection electrode 74, and the upper electrode (Another sensor electrode) 76.

下地保護膜５２は、図３及び図４に示すように、例えばＳｉＯ₂（酸化シリコン）などの透光性のシリコン酸化物で構成されており、基板本体５０の内側の表面を被覆している。
ゲート絶縁膜５４は、例えばＳｉＯ₂などの透光性材料で構成されており、下地保護膜５２上に形成された半導体層６２，６８，７０及び容量電極６４を覆うように設けられている。 As shown in FIGS. 3 and 4, the base protective film 52 is made of translucent silicon oxide such as SiO ₂ (silicon oxide) and covers the inner surface of the substrate body 50. .
The gate insulating film 54 is made of a translucent material such as SiO _2, and is provided so as to cover the semiconductor layers 62, 68, 70 and the capacitor electrode 64 formed on the base protective film 52.

層間絶縁膜５６は、例えばＳｉＮ（窒化シリコン）などの透光性材料で構成されており、ゲート絶縁膜５４及びゲート絶縁膜５４上に形成された走査線２０、容量線３８、及び光センサ素子２２を覆うように設けられている。
平坦化膜５８は、例えばアクリルなどの透光性を有する樹脂材料で構成されており、層間絶縁膜５６上に形成されたデータ線１６、リセット線３０、電源線３２、センサ線３４、接続電極６６，７４、及び上部電極７６を覆うように設けられ、層間絶縁膜５６の内側の表面に形成されている凹凸を平坦化している。
配向膜６０は、例えばポリイミドなどの樹脂材料で構成されており、平坦化膜５８上に形成された画素領域１０を覆うように設けられている。又、配向膜６０の表面には、例えば図３に示すサブ画素領域の短軸方向（Ｙ軸方向）を配向方向とする配向処理が施されている。 The interlayer insulating film 56 is made of a light-transmitting material such as SiN (silicon nitride), for example, and includes the gate insulating film 54, the scanning line 20 formed on the gate insulating film 54, the capacitor line 38, and the optical sensor element. 22 is provided so as to cover.
The planarizing film 58 is made of a light-transmitting resin material such as acrylic, and the data line 16, the reset line 30, the power supply line 32, the sensor line 34, and the connection electrode formed on the interlayer insulating film 56. 66 and 74 and the upper electrode 76 are provided so as to flatten the unevenness formed on the inner surface of the interlayer insulating film 56.
The alignment film 60 is made of, for example, a resin material such as polyimide, and is provided so as to cover the pixel region 10 formed on the planarizing film 58. The surface of the alignment film 60 is subjected to an alignment process in which the alignment direction is, for example, the minor axis direction (Y-axis direction) of the sub-pixel region shown in FIG.

半導体層６２は、図２及び図３に示すように、平面視でゲート絶縁膜５４を介してデータ線１６と重なる領域に部分的に形成され、ポリシリコンなどの半導体で構成されている。そして、半導体層６２は、平面視でゲート絶縁膜５４を介して走査線２０と重なる領域にチャネル領域６２ａが設けられている。
又、半導体層６２には、ＴＦＴ素子１２がＬＤＤ（Lightly Doped Drain）構造を採用していることから、ソース領域及びドレイン領域に不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度（ＬＤＤ）領域とがそれぞれ形成されている。すなわち、半導体層６２には、ソース領域に低濃度ソース領域６２ｂ及び高濃度ソース領域６２ｃが形成され、ドレイン領域に低濃度ドレイン領域６２ｄ及び高濃度ドレイン領域６２ｅが形成されている。そして、半導体層６２を主体として、ＴＦＴ素子１２が構成される。
これら低濃度ソース領域６２ｂ、高濃度ソース領域６２ｃ、低濃度ドレイン領域６２ｄ、及び高濃度ドレイン領域６２ｅは、ポリシリコンに不純物イオンを打ち込むことによって形成されている。尚、チャネル領域６２ａは、ポリシリコンに不純物イオンを打ち込まないことによって形成される。 As shown in FIGS. 2 and 3, the semiconductor layer 62 is partially formed in a region overlapping the data line 16 through the gate insulating film 54 in plan view, and is made of a semiconductor such as polysilicon. The semiconductor layer 62 is provided with a channel region 62a in a region overlapping with the scanning line 20 through the gate insulating film 54 in plan view.
Further, since the TFT element 12 adopts an LDD (Lightly Doped Drain) structure in the semiconductor layer 62, a high concentration region having a relatively high impurity concentration and a relatively low concentration in the source region and the drain region. (LDD) regions are respectively formed. That is, in the semiconductor layer 62, a low concentration source region 62b and a high concentration source region 62c are formed in the source region, and a low concentration drain region 62d and a high concentration drain region 62e are formed in the drain region. The TFT element 12 is configured with the semiconductor layer 62 as a main component.
These low concentration source region 62b, high concentration source region 62c, low concentration drain region 62d, and high concentration drain region 62e are formed by implanting impurity ions into polysilicon. The channel region 62a is formed by not implanting impurity ions into polysilicon.

容量電極６４は、平面視でゲート絶縁膜５４を介して容量線３８と重なる領域に部分的に形成され、半導体層６２と同様にポリシリコンなどの半導体で構成されている。そして、容量電極６４は、半導体層６２の高濃度ドレイン領域６２ｅと連続して形成されている。尚、容量電極６４は、ポリシリコンに不純物イオンを打ち込むことによって形成されている。 The capacitor electrode 64 is partially formed in a region overlapping the capacitor line 38 through the gate insulating film 54 in plan view, and is made of a semiconductor such as polysilicon like the semiconductor layer 62. The capacitor electrode 64 is formed continuously with the high concentration drain region 62 e of the semiconductor layer 62. The capacitor electrode 64 is formed by implanting impurity ions into polysilicon.

走査線２０は、平面視で矩形状のサブ画素領域の短軸方向（Ｙ軸方向）に沿って配置されている。又、走査線２０は、平面視でゲート絶縁膜５４を介して半導体層６２のチャネル領域６２ａと重なるように形成されており、この領域によりＴＦＴ素子１２のゲート電極が形成される。
容量線３８は、平面視でＹ軸方向に沿って配置されており、平面視でゲート絶縁膜５４を介して容量電極６４と重なる領域に他の領域よりも幅の広い幅広部３８ａが形成されている。この幅広部３８ａとゲート絶縁膜５４とを介して対向配置された容量電極６４とにより、蓄積容量３６が構成されている。 The scanning line 20 is arranged along the short axis direction (Y-axis direction) of the rectangular sub-pixel region in plan view. The scanning line 20 is formed so as to overlap with the channel region 62a of the semiconductor layer 62 through the gate insulating film 54 in plan view, and the gate electrode of the TFT element 12 is formed by this region.
The capacitor line 38 is arranged along the Y-axis direction in plan view, and a wide portion 38a having a width wider than other regions is formed in a region overlapping the capacitor electrode 64 through the gate insulating film 54 in plan view. ing. A storage capacitor 36 is constituted by the wide portion 38 a and the capacitor electrode 64 arranged to face each other with the gate insulating film 54 interposed therebetween.

データ線１６は、平面視でサブ画素領域の長軸方向（Ｘ軸方向）に沿って配置されており、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ１を介して半導体層６２の高濃度ソース領域６２ｃに接続されている。又、データ線１６は、例えばＣｒなどの光吸収性の導電材料で構成されている。
接続電極６６は、平面視でＸ軸方向に沿って配置されており、層間絶縁膜５６を貫通するコンタクトホールＨ２を介して半導体層６２の高濃度ドレイン領域６２ｅに接続されている。 The data line 16 is arranged along the major axis direction (X-axis direction) of the sub-pixel region in plan view, and the data line 16 is formed on the semiconductor layer 62 through a contact hole H1 that penetrates the gate insulating film 54 and the interlayer insulating film 56. It is connected to the high concentration source region 62c. The data line 16 is made of a light-absorbing conductive material such as Cr.
The connection electrode 66 is arranged along the X-axis direction in plan view, and is connected to the high-concentration drain region 62e of the semiconductor layer 62 through a contact hole H2 that penetrates the interlayer insulating film 56.

画素領域１０は、平面視でほぼ矩形状であって、例えばＩＴＯ（酸化インジウムスズ）などの透光性の導電材料で構成されている。又、画素領域１０は、平坦化膜５８を貫通するコンタクトホールＨ３を介して接続電極６６に接続されている。これにより、画素領域１０は、ＴＦＴ素子１２のドレインと接続されることとなる。 The pixel region 10 has a substantially rectangular shape in plan view, and is made of a light-transmitting conductive material such as ITO (indium tin oxide). The pixel region 10 is connected to the connection electrode 66 through a contact hole H3 that penetrates the planarizing film 58. Thereby, the pixel region 10 is connected to the drain of the TFT element 12.

半導体層６８は、図２及び図４に示すように、平面視でゲート絶縁膜５４を介してリセット線３０と重なる領域に部分的に形成され、半導体層６２と同様にポリシリコンなどの半導体で構成されている。そして、半導体層６８は、平面視でゲート絶縁膜５４を介して走査線２０と重なる領域に形成されたチャネル領域６８ａと、ソース領域に形成された低濃度ソース領域６８ｂ及び高濃度ソース領域６８ｃと、ドレイン領域に形成された低濃度ドレイン領域６８ｄ及び高濃度ドレイン領域６８ｅと、を有している。そして、半導体層６８を主体として、ＴＦＴ素子２４が構成される。
半導体層７０は、平面視でゲート絶縁膜５４を介してセンサ線３４と重なる領域に部分的に形成され、半導体層６２，６８と同様にポリシリコンなどの半導体で構成されている。そして、半導体層７０は、平面視でゲート絶縁膜５４を介して下部電極（センサ用電極）７８と重なる領域に形成されたチャネル領域７０ａと、ソース領域に形成された低濃度ソース領域（図示略）及び高濃度ソース領域７０ｃ（図２に示す）と、ドレイン領域に形成された低濃度ドレイン領域７０ｄ及び高濃度ドレイン領域７０ｅと、を有している。そして、半導体層７０を主体として、ＴＦＴ素子２６が構成される。 As shown in FIGS. 2 and 4, the semiconductor layer 68 is partially formed in a region overlapping the reset line 30 through the gate insulating film 54 in plan view, and is made of a semiconductor such as polysilicon like the semiconductor layer 62. It is configured. The semiconductor layer 68 includes a channel region 68a formed in a region overlapping the scanning line 20 via the gate insulating film 54 in plan view, a low concentration source region 68b and a high concentration source region 68c formed in the source region. And a low concentration drain region 68d and a high concentration drain region 68e formed in the drain region. The TFT element 24 is configured with the semiconductor layer 68 as a main component.
The semiconductor layer 70 is partially formed in a region overlapping with the sensor line 34 through the gate insulating film 54 in plan view, and is made of a semiconductor such as polysilicon like the semiconductor layers 62 and 68. The semiconductor layer 70 includes a channel region 70a formed in a region overlapping the lower electrode (sensor electrode) 78 through the gate insulating film 54 in plan view, and a low concentration source region (not shown) formed in the source region. ) And a high concentration source region 70c (shown in FIG. 2), and a low concentration drain region 70d and a high concentration drain region 70e formed in the drain region. The TFT element 26 is configured with the semiconductor layer 70 as a main component.

リセット線３０は、平面視で光検出領域の長軸方向（Ｘ軸方向）に沿って配置されており、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ４を介して半導体層６８の高濃度ソース領域６８ｃに接続されている。
電源線３２は、平面視で光検出領域の短軸方向（Ｙ軸方向）に沿って配置されている。又、電源線３２は、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ５（図２に示す）を介して半導体層７０の高濃度ソース領域７０ｃに接続されている。
センサ線３４は、平面視でＸ軸方向に沿って配置されており、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ６を介して半導体層７０の高濃度ドレイン領域７０ｅに接続されている。この領域によりＴＦＴ素子２６のドレイン電極（他のスイッチング用電極）７２（図４に示す）が形成される。
接続電極７４は、層間絶縁膜５６上に配置されており、層間絶縁膜５６を貫通するコンタクトホールＨ７を介して半導体層６８の高濃度ドレイン領域６８ｅに接続されている。 The reset line 30 is arranged along the long axis direction (X-axis direction) of the light detection region in plan view, and the reset line 30 is formed on the semiconductor layer 68 through a contact hole H4 that penetrates the gate insulating film 54 and the interlayer insulating film 56. It is connected to the high concentration source region 68c.
The power supply line 32 is disposed along the short axis direction (Y-axis direction) of the light detection region in plan view. The power supply line 32 is connected to the high-concentration source region 70c of the semiconductor layer 70 through a contact hole H5 (shown in FIG. 2) penetrating the gate insulating film 54 and the interlayer insulating film 56.
The sensor line 34 is disposed along the X-axis direction in plan view, and is connected to the high-concentration drain region 70e of the semiconductor layer 70 through a contact hole H6 that penetrates the gate insulating film 54 and the interlayer insulating film 56. Yes. With this region, a drain electrode (another switching electrode) 72 (shown in FIG. 4) of the TFT element 26 is formed.
The connection electrode 74 is disposed on the interlayer insulating film 56, and is connected to the high concentration drain region 68 e of the semiconductor layer 68 through a contact hole H 7 that penetrates the interlayer insulating film 56.

光センサ素子２２は、平面視でほぼ矩形状であって、基板本体５０側から順に下部電極７８、半導体層８０、及び上部電極７６を積層した積層型ＰＩＮダイオードを構成している。
下部電極７８は、平面視でほぼ矩形状であり、走査線２０と同一層上に形成されている。又、下部電極７８は、平面視でゲート絶縁膜５４を介して半導体層７０のチャネル領域７０ａと重なるように形成されており、この領域によりＴＦＴ素子２６のゲート電極（スイッチング用電極）８２（図４に示す）が形成される。下部電極７８の一部は、ＴＦＴ素子２６のチャネル領域７０ａとゲート絶縁膜５４とを介して対向配置されている。
又、下部電極７８と接続電極７４とは、層間絶縁膜５６を貫通するコンタクトホールＨ１０を介して接続されている。下部電極７８は、層間絶縁膜５６を貫通するコンタクトホールＨ１０を介して半導体層６８の高濃度ドレイン領域６８ｅに接続されている。
そして、下部電極７８は、データ線１６やリセット線３０、接続電極６６，７４と同様に、例えばＣｒなどの光吸収性の導電材料で構成されている。又、下部電極７８は、半導体層８０の下面を十分な面積で被覆している。このため、下部電極７８は、素子基板４０の外面側から照射された照明光が半導体層８０に照射されることを防止する遮光膜として機能する。尚、下部電極７８は、上述と同様に、Ｃｒなどの光吸収性の導電材料に限らず、例えばＡｌなどの光反射性の導電材料で構成してもよい。このようにしても、下部電極７８が遮光膜として機能する。 The optical sensor element 22 has a substantially rectangular shape in plan view, and constitutes a multilayer PIN diode in which a lower electrode 78, a semiconductor layer 80, and an upper electrode 76 are stacked in this order from the substrate body 50 side.
The lower electrode 78 has a substantially rectangular shape in plan view, and is formed on the same layer as the scanning line 20. The lower electrode 78 is formed so as to overlap the channel region 70a of the semiconductor layer 70 through the gate insulating film 54 in plan view, and this region causes the gate electrode (switching electrode) 82 (see FIG. 4) is formed. A part of the lower electrode 78 is disposed to face the channel region 70 a of the TFT element 26 and the gate insulating film 54.
The lower electrode 78 and the connection electrode 74 are connected via a contact hole H10 that penetrates the interlayer insulating film 56. The lower electrode 78 is connected to the high-concentration drain region 68e of the semiconductor layer 68 through a contact hole H10 that penetrates the interlayer insulating film 56.
The lower electrode 78 is made of a light-absorbing conductive material such as Cr, for example, like the data line 16, the reset line 30, and the connection electrodes 66 and 74. The lower electrode 78 covers the lower surface of the semiconductor layer 80 with a sufficient area. Therefore, the lower electrode 78 functions as a light shielding film that prevents the illumination light irradiated from the outer surface side of the element substrate 40 from being irradiated to the semiconductor layer 80. As described above, the lower electrode 78 is not limited to a light-absorbing conductive material such as Cr, and may be formed of a light-reflective conductive material such as Al. Even in this case, the lower electrode 78 functions as a light shielding film.

半導体層８０は、図４に示すように、アモルファスシリコンで構成されており、下部電極７８のから順にｐ型半導体層８０ａ、真性層８０ｂ、及びｎ型半導体層８０ｃを積層した構成となっている。そして、光センサ素子２２は、ｎ型半導体層８０ｃが受光面となっている。
上部電極７６は、平面視で光検出領域の長軸方向（Ｘ軸方向）に延在する帯状であり、データ線１６やリセット線３０、接続電極６６，７４と同様に、例えばＣｒなどの光吸収性の導電材料で構成されている。そして、上部電極７６は、半導体層８０の上面を必要最小限の面積で被覆している。このため、素子基板４０の外面側から照射された照明光が半導体層８０に十分に照射される。そして、上部電極７６は、層間絶縁膜５６を貫通するコンタクトホールＨ９を介してｎ型半導体層８０ｃに接続されている。又、上部電極７６は、Ｘ軸方向において隣接する他の光検出領域に設けられた光センサ素子２２の上部電極７６と導通している。 As shown in FIG. 4, the semiconductor layer 80 is made of amorphous silicon, and has a structure in which a p-type semiconductor layer 80a, an intrinsic layer 80b, and an n-type semiconductor layer 80c are stacked in this order from the lower electrode 78. . The optical sensor element 22 has an n-type semiconductor layer 80c as a light receiving surface.
The upper electrode 76 has a belt-like shape extending in the long axis direction (X-axis direction) of the light detection region in plan view, and is similar to the data line 16, the reset line 30, and the connection electrodes 66 and 74, for example, light such as Cr. It is made of an absorbent conductive material. The upper electrode 76 covers the upper surface of the semiconductor layer 80 with a necessary minimum area. For this reason, the semiconductor layer 80 is sufficiently irradiated with illumination light irradiated from the outer surface side of the element substrate 40. The upper electrode 76 is connected to the n-type semiconductor layer 80c through a contact hole H9 that penetrates the interlayer insulating film 56. The upper electrode 76 is electrically connected to the upper electrode 76 of the photosensor element 22 provided in another photodetection region adjacent in the X-axis direction.

一方、対向基板４２は、図３及び図４に示すように、例えばガラスや石英、プラスチックなどの透光性材料で構成された基板本体８４と、基板本体８４の内側（液晶層４４側）の表面に順次積層された遮光膜８６、カラーフィルタ層８８（図３に示す）、共通電極９０、及び配向膜９２と、を備えている。
遮光膜８６は、基板本体８４の表面のうち平面視で画素領域の縁部と重なる領域に形成されており、画素領域を縁取っている。
カラーフィルタ層８８は、各サブ画素領域に対応して配置されており、例えばアクリルなどで構成されて各サブ画素領域で表示する色に対応する色材を含有している。ここで、各光検出領域と対応する部分には、光検出領域における外光の検出強度を維持するためカラーフィルタ層８８が設けられていない。尚、光検出領域における外光の検出強度を十分に確保できれば、光検出領域と対応する部分にカラーフィルタ層８８を設けてもよい。 On the other hand, as shown in FIGS. 3 and 4, the counter substrate 42 includes a substrate body 84 made of a translucent material such as glass, quartz, and plastic, and an inner side of the substrate body 84 (on the liquid crystal layer 44 side). A light shielding film 86, a color filter layer 88 (shown in FIG. 3), a common electrode 90, and an alignment film 92 are sequentially stacked on the surface.
The light shielding film 86 is formed in a region of the surface of the substrate body 84 that overlaps the edge of the pixel region in plan view, and borders the pixel region.
The color filter layer 88 is arranged corresponding to each sub-pixel region, and is made of, for example, acrylic and contains a color material corresponding to the color displayed in each sub-pixel region. Here, the color filter layer 88 is not provided in a portion corresponding to each light detection region in order to maintain the detection intensity of external light in the light detection region. Note that the color filter layer 88 may be provided in a portion corresponding to the light detection region as long as the detection intensity of outside light in the light detection region can be sufficiently secured.

共通電極９０は、画素領域１０と同様に、例えばＩＴＯなどの透光性導電材料で構成されている。そして、共通電極９０は、遮光膜８６及び基板本体８４を覆うように設けられている。
配向膜９２は、配向膜６０と同様に、例えばポリイミドなどの樹脂材料で構成されており、共通電極９０を覆うように設けられている。又、配向膜９２の表面には、配向膜６０の配向方向と反平行となるように、図２に示すサブ画素領域の短軸方向（Ｙ軸方向）を配向方向とする配向処理が施されている。 Similar to the pixel region 10, the common electrode 90 is made of a light-transmitting conductive material such as ITO. The common electrode 90 is provided so as to cover the light shielding film 86 and the substrate body 84.
Similar to the alignment film 60, the alignment film 92 is made of a resin material such as polyimide, and is provided so as to cover the common electrode 90. The surface of the alignment film 92 is subjected to an alignment process in which the short axis direction (Y-axis direction) of the sub-pixel region shown in FIG. 2 is the alignment direction so as to be antiparallel to the alignment direction of the alignment film 60. ing.

液晶層４４は、正の誘電率異方性を有する液晶を用いたＴＮ（Twisted Nematic）モードで動作する構成となっている。
偏光板４６，４８は、その透過軸が互いにほぼ直交するように設けられている。ここで、偏光板４６，４８の一方又は双方の内側には、光学補償フィルム（図示略）を配置してもよい。光学補償フィルムを配置することで、光検出器内蔵液晶表示装置２を斜視した場合の液晶層４４の位相差を補償することができ、光漏れを減少させてコントラストを増加させることができる。光学補償フィルムとしては、負の一軸性媒体と正の一軸性媒体とを組み合わせたものや、各方向の屈折率がｎｘ＞ｎｚ＞ｎｙである二軸性媒体が用いられる。
〔光検出器内蔵液晶表示装置の製造方法〕 The liquid crystal layer 44 is configured to operate in a TN (Twisted Nematic) mode using a liquid crystal having positive dielectric anisotropy.
The polarizing plates 46 and 48 are provided so that their transmission axes are substantially orthogonal to each other. Here, an optical compensation film (not shown) may be disposed inside one or both of the polarizing plates 46 and 48. By disposing the optical compensation film, the phase difference of the liquid crystal layer 44 when the photodetector built-in liquid crystal display device 2 is viewed can be compensated, and light leakage can be reduced and the contrast can be increased. As the optical compensation film, a combination of a negative uniaxial medium and a positive uniaxial medium or a biaxial medium having a refractive index in each direction of nx>nz> ny is used.
[Method of manufacturing liquid crystal display device with built-in photodetector]

次に、以上のような構成の光検出器内蔵液晶表示装置２の製造方法について、図５〜図７を参照しながら説明する。ここで、図５〜図７は、光検出器内蔵液晶表示装置２の製造工程を示す工程図である。尚、本実施形態では、素子基板４０の製造工程に特徴があるため、この点を中心に説明する。 Next, a manufacturing method of the photodetector built-in liquid crystal display device 2 having the above configuration will be described with reference to FIGS. Here, FIG. 5 to FIG. 7 are process diagrams showing the manufacturing process of the photodetector built-in liquid crystal display device 2. In addition, in this embodiment, since the manufacturing process of the element substrate 40 has a characteristic, it demonstrates centering on this point.

まず、従来と同様の手法により、基板本体５０の上面に下地保護膜５２を形成し、この下地保護膜５２上に半導体層６２，６８，７０及び容量電極６４を形成する。そして、半導体層６２，６８，７０及び容量電極６４を被覆するゲート絶縁膜５４を形成し、このゲート絶縁膜５４上に走査線２０、容量線３８、及び下部電極７８を形成する（図５（Ａ））。下部電極７８は、平面視でゲート絶縁膜５４を介して半導体層７０のチャネル領域７０ａと重なるように形成されており、この領域によりＴＦＴ素子２６のゲート電極８２が形成される。
これにより、光センサ素子２２の下部電極７８、走査線２０、及び容量線３８が同一工程により形成される。又、これら走査線２０、容量線３８、及び下部電極７８を例えばＣｒなどの光吸収性の導電材料で形成することで、下部電極７８が遮光膜として機能する。 First, a base protective film 52 is formed on the upper surface of the substrate body 50 by the same method as in the prior art, and semiconductor layers 62, 68, 70 and a capacitor electrode 64 are formed on the base protective film 52. Then, the gate insulating film 54 covering the semiconductor layers 62, 68, 70 and the capacitor electrode 64 is formed, and the scanning line 20, the capacitor line 38, and the lower electrode 78 are formed on the gate insulating film 54 (FIG. 5 ( A)). The lower electrode 78 is formed so as to overlap with the channel region 70a of the semiconductor layer 70 through the gate insulating film 54 in plan view, and the gate electrode 82 of the TFT element 26 is formed by this region.
Thereby, the lower electrode 78, the scanning line 20, and the capacitance line 38 of the optical sensor element 22 are formed by the same process. Further, by forming the scanning line 20, the capacitor line 38, and the lower electrode 78 with a light-absorbing conductive material such as Cr, the lower electrode 78 functions as a light shielding film.

続いて、下部電極７８上にｐ型半導体層８０ａ、真性層８０ｂ、及びｎ型半導体層８０ｃからなる半導体層８０をアモルファスシリコンにより形成する（図５（Ｂ））。ここで、半導体層８０の下面がすべて下部電極７８で覆われているため、半導体層８０が下面から照射された光を受光することが回避される。 Subsequently, a semiconductor layer 80 including a p-type semiconductor layer 80a, an intrinsic layer 80b, and an n-type semiconductor layer 80c is formed on the lower electrode 78 using amorphous silicon (FIG. 5B). Here, since the lower surface of the semiconductor layer 80 is entirely covered with the lower electrode 78, the semiconductor layer 80 is prevented from receiving light irradiated from the lower surface.

次に、走査線２０、容量線３８、下部電極７８、及び半導体層８０を被覆する層間絶縁膜５６を形成する（図６（Ａ））。 Next, an interlayer insulating film 56 that covers the scanning line 20, the capacitor line 38, the lower electrode 78, and the semiconductor layer 80 is formed (FIG. 6A).

次に、層間絶縁膜５６上にデータ線１６、リセット線３０、電源線３２（図２に示す）、センサ線３４、接続電極６６，７４、及び上部電極７６を形成する。ここでは、例えばＣｒなどの光吸収性の導電材料で構成された導電膜を層間絶縁膜５６上に形成し、これを、フォトリソグラフィ技術などを用いてパターニングする。これにより、データ線１６、リセット線３０、電源線３２、センサ線３４、接続電極６６，７４、及び上部電極７６を形成する。このとき、ゲート絶縁膜５４及び層間絶縁膜５６を貫通するコンタクトホールＨ１、Ｈ２、Ｈ４、Ｈ５（図２に示す）、Ｈ６、Ｈ７と、層間絶縁膜５６を貫通するコンタクトホールＨ９、Ｈ１０と、を形成する（図６（Ｂ））。これにより、データ線１６と半導体層６２の高濃度ソース領域６２ｃとを接続し、リセット線３０と半導体層６８の高濃度ソース領域６８ｃとを接続し、電源線３２と半導体層７０の高濃度ソース領域７０ｃとを接続し、センサ線３４と半導体層７０の高濃度ドレイン領域７０ｅとを接続し、及び上部電極７６と半導体層８０のｎ型半導体層８０ｃを接続する。このようにして、光センサ素子２２の上部電極７６とデータ線１６、リセット線３０、電源線３２、センサ線３４、及び接続電極６６，７４とを同一工程により形成する。 Next, the data line 16, the reset line 30, the power supply line 32 (shown in FIG. 2), the sensor line 34, the connection electrodes 66 and 74, and the upper electrode 76 are formed on the interlayer insulating film 56. Here, for example, a conductive film made of a light-absorbing conductive material such as Cr is formed on the interlayer insulating film 56 and patterned using a photolithography technique or the like. Thereby, the data line 16, the reset line 30, the power supply line 32, the sensor line 34, the connection electrodes 66 and 74, and the upper electrode 76 are formed. At this time, contact holes H1, H2, H4, and H5 (shown in FIG. 2), H6, and H7 that pass through the gate insulating film 54 and the interlayer insulating film 56, and contact holes H9 and H10 that pass through the interlayer insulating film 56, (FIG. 6B). Thereby, the data line 16 and the high concentration source region 62c of the semiconductor layer 62 are connected, the reset line 30 and the high concentration source region 68c of the semiconductor layer 68 are connected, and the power source line 32 and the high concentration source of the semiconductor layer 70 are connected. The region 70 c is connected, the sensor line 34 and the high concentration drain region 70 e of the semiconductor layer 70 are connected, and the upper electrode 76 and the n-type semiconductor layer 80 c of the semiconductor layer 80 are connected. In this way, the upper electrode 76 of the optical sensor element 22, the data line 16, the reset line 30, the power supply line 32, the sensor line 34, and the connection electrodes 66 and 74 are formed by the same process.

次に、データ線１６、リセット線３０、センサ線３４、電源線３２、接続電極６６，７４、及び上部電極７６を被覆する平坦化膜５８を形成する。これにより、ゲート絶縁膜５４の表面に形成された半導体層８０などの厚さに起因する凹凸が平坦化される（図７（Ａ））。 Next, a planarizing film 58 that covers the data line 16, the reset line 30, the sensor line 34, the power supply line 32, the connection electrodes 66 and 74, and the upper electrode 76 is formed. Accordingly, unevenness due to the thickness of the semiconductor layer 80 and the like formed on the surface of the gate insulating film 54 is planarized (FIG. 7A).

続いて、平坦化膜５８及び層間絶縁膜５６を貫通するコンタクトホールＨ３を形成し、平坦化膜５８上に画素領域１０を形成する。ここでは、平坦化膜５８上に例えばＩＴＯなどの透光性の導電材料で構成された導電膜を形成し、これを、フォトリソグラフィ技術などを用いてパターニングする。これにより、画素領域１０と接続電極６６とを接続する（図７（Ｂ））。 Subsequently, a contact hole H 3 that penetrates the planarizing film 58 and the interlayer insulating film 56 is formed, and the pixel region 10 is formed on the planarizing film 58. Here, a conductive film made of a light-transmitting conductive material such as ITO is formed on the planarizing film 58 and patterned using a photolithography technique or the like. Thus, the pixel region 10 and the connection electrode 66 are connected (FIG. 7B).

そして、従来と同様の手法により、図３及び図４に示すように、配向膜６０を形成する。このとき、層間絶縁膜５６上に平坦化膜５８を形成しているので、配向膜６０の表面に施される配向処理に乱れが生じることが回避される。以上のようにして、素子基板４０を形成する。又、従来と同様の手法により、対向基板４２を形成する。
そして、素子基板４０と対向基板４２とを上述したシール材で貼り合わせ、液晶を注入してこれを封止することで、液晶層４４を形成する。更に、素子基板４０及び対向基板４２の外面に偏光板４６，４８を設ける。以上のようにして、図１〜図４に示すような光検出器内蔵液晶表示装置２を製造する。
〔光検出器内蔵液晶表示装置の動作〕 Then, as shown in FIGS. 3 and 4, an alignment film 60 is formed by a method similar to the conventional one. At this time, since the planarizing film 58 is formed on the interlayer insulating film 56, it is possible to avoid the occurrence of disorder in the alignment process performed on the surface of the alignment film 60. The element substrate 40 is formed as described above. Further, the counter substrate 42 is formed by a method similar to the conventional one.
Then, the element substrate 40 and the counter substrate 42 are bonded together with the sealing material described above, and liquid crystal is injected and sealed, thereby forming the liquid crystal layer 44. Further, polarizing plates 46 and 48 are provided on the outer surfaces of the element substrate 40 and the counter substrate 42. As described above, the photodetector built-in liquid crystal display device 2 as shown in FIGS. 1 to 4 is manufactured.
[Operation of LCD with built-in photodetector]

次に、以上のような構成の光検出器内蔵液晶表示装置２による画像読み取り動作について説明する。例えばペン（図示略）などの先端を光検出器内蔵液晶表示装置２の対向基板４２の外側から近づけると、光センサ素子２２に入射する光の強度が変化する。このため、光センサ素子２２から出力される検出信号Ｄ１〜Ｄｓの強度が変化する。そして、光検出制御回路２８は、検出信号Ｄ１〜Ｄｓの強度の変化から、ペンによって外光が遮光された光検出領域を特定する。以上のようにして、画像の読み取りを行う。
（第２の実施形態） Next, an image reading operation by the photodetector built-in liquid crystal display device 2 configured as described above will be described. For example, when the tip of a pen (not shown) or the like is brought closer to the outside of the counter substrate 42 of the photodetector built-in liquid crystal display device 2, the intensity of light incident on the photosensor element 22 changes. For this reason, the intensity | strength of the detection signals D1-Ds output from the optical sensor element 22 changes. Then, the light detection control circuit 28 specifies a light detection region where external light is blocked by the pen from the change in intensity of the detection signals D1 to Ds. The image is read as described above.
(Second Embodiment)

第２の実施形態について次に説明する。
図８は、本実施形態に係る光検出器内蔵液晶表示装置４の一部を示す概略図である。但し、第１の実施形態に係る光検出器内蔵液晶表示装置２と同一部分には同一符号を付し、適宜説明を省略する。本実施形態に係る光検出器内蔵液晶表示装置４は、遮光膜８６が光センサ素子２２の上部電極７６の少なくとも一部と重なっている。これによれば、上部電極７６を遮光膜８６と重ねることで、サブ画素領域及び光検出領域の開口率を向上させることができる。又、光検出領域の光の検出効率を向上させることができる。
〔電子機器〕 Next, the second embodiment will be described.
FIG. 8 is a schematic diagram showing a part of the photodetector built-in liquid crystal display device 4 according to the present embodiment. However, the same parts as those of the photodetector-equipped liquid crystal display device 2 according to the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate. In the photodetector built-in liquid crystal display device 4 according to the present embodiment, the light shielding film 86 overlaps at least a part of the upper electrode 76 of the photosensor element 22. According to this, by overlapping the upper electrode 76 with the light shielding film 86, the aperture ratio of the sub-pixel region and the light detection region can be improved. Further, the light detection efficiency in the light detection region can be improved.
〔Electronics〕

以上のような構成の光検出器内蔵液晶表示装置２，４は、例えば図９に示すようなモバイル型パーソナルコンピュータ（電子機器）１００の表示部１０２として用いられる。このモバイル型パーソナルコンピュータ１００は、表示部１０２と、キーボード１０４を有する本体部１０６と、を備えている。 The photodetector built-in liquid crystal display devices 2 and 4 configured as described above are used as the display unit 102 of a mobile personal computer (electronic device) 100 as shown in FIG. The mobile personal computer 100 includes a display unit 102 and a main body unit 106 having a keyboard 104.

以上のように、本実施形態における光検出器内蔵液晶表示装置２，４及び光検出器内蔵液晶表示装置２の製造方法並びにモバイル型パーソナルコンピュータ１００によれば、ＴＦＴ素子１２，２４に接続される電極である走査線２０と、光センサ素子２２の電極である下部電極７８と、をゲート絶縁膜５４上に形成し、更に、ＴＦＴ素子１２，２４，２６に接続される電極であるデータ線１６、リセット線３０、電源線３２、センサ線３４、及び接続電極６６，７４と、光センサ素子２２の電極である上部電極７６と、を層間絶縁膜５６上に形成することで、製造工程の簡略化が図れると共に、光センサ素子２２の設計の自由度が向上してより高感度な光センサ素子２２とすることができる。 As described above, according to the manufacturing method of the photodetector built-in liquid crystal display devices 2 and 4 and the photodetector built-in liquid crystal display device 2 and the mobile personal computer 100 according to the present embodiment, it is connected to the TFT elements 12 and 24. A scanning line 20 that is an electrode and a lower electrode 78 that is an electrode of the optical sensor element 22 are formed on the gate insulating film 54, and further, the data line 16 that is an electrode connected to the TFT elements 12, 24, and 26. By forming the reset line 30, the power line 32, the sensor line 34, the connection electrodes 66 and 74, and the upper electrode 76 that is the electrode of the optical sensor element 22 on the interlayer insulating film 56, the manufacturing process can be simplified. The degree of freedom in designing the optical sensor element 22 is improved, and the optical sensor element 22 can be made more sensitive.

ここで、データ線１６、接続電極６６，７４、リセット線３０、センサ線３４、電源線３２、上部電極７６、及び下部電極７８を例えばＣｒなどの光吸収性の導電材料で構成すると共に、下部電極７８が半導体層８０の下面の全面を被覆しているので、光センサ素子２２の下面に向かうバックライト光を遮光して光センサ素子２２で受光することを防止し、光検出領域による光検出精度が向上する。
又、ＴＦＴ素子１２，２４，２６がポリシリコンを主体としたトランジスタであるので、ＴＦＴ素子１２，２４，２６による駆動の高速化が図れる。
そして、光センサ素子２２がアモルファスシリコンを主体としたＰＩＮダイオードであるので、光センサ素子２２による光の検出効率を向上させ、光検出領域における光検出精度が向上する。
更に、層間絶縁膜５６上に平坦化膜５８を形成することで、ＴＦＴ素子１２，２４，２６と光センサ素子２２とを異なる層に形成しても、光センサ素子２２によって形成された凹凸を平坦化して配向膜６０を平坦面上に形成できる。これにより、液晶分子の初期配向状態が乱れることを防止できる。 Here, the data line 16, the connection electrodes 66 and 74, the reset line 30, the sensor line 34, the power supply line 32, the upper electrode 76, and the lower electrode 78 are made of a light-absorbing conductive material such as Cr and the lower part. Since the electrode 78 covers the entire lower surface of the semiconductor layer 80, backlight light directed to the lower surface of the optical sensor element 22 is blocked and prevented from being received by the optical sensor element 22, and light detection by the light detection region is performed. Accuracy is improved.
Further, since the TFT elements 12, 24, and 26 are transistors mainly made of polysilicon, the driving speed of the TFT elements 12, 24, and 26 can be increased.
Since the photosensor element 22 is a PIN diode mainly composed of amorphous silicon, the light detection efficiency of the photosensor element 22 is improved, and the photodetection accuracy in the photodetection region is improved.
Further, by forming the planarizing film 58 on the interlayer insulating film 56, the unevenness formed by the optical sensor element 22 can be reduced even if the TFT elements 12, 24, 26 and the optical sensor element 22 are formed in different layers. The alignment film 60 can be formed on a flat surface by flattening. This can prevent the initial alignment state of the liquid crystal molecules from being disturbed.

尚、上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において種々の変更を加えることが可能である。 In addition, it is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning.

例えば、Ｒ、Ｇ、Ｂの各色光を出力する１組のサブ画素領域に対して１個の光検出領域を設けているが、Ｒ、Ｇ、Ｂの各色光を出力する３個のサブ画素領域に対してそれぞれ光検出領域を設けてもよく、複数組のサブ画素領域に対して１個の光検出領域を設けてもよい。
そして、光検出器内蔵液晶表示装置は、Ｒ、Ｇ、Ｂの３色の色表示を行うカラー光検出器内蔵液晶表示装置としているが、Ｒ、Ｇ、Ｂのいずれか又は他の１色の色表示を行う単色の表示装置や、２色や４色以上の色表示を行う表示装置であってもよい。ここで、対向基板にカラーフィルタ層を設けずに、素子基板にカラーフィルタ層を設けてもよい。 For example, one photodetection area is provided for a set of subpixel areas that output R, G, and B color lights, but three subpixels that output R, G, and B color lights. A photodetection region may be provided for each region, and one photodetection region may be provided for a plurality of sets of subpixel regions.
The photodetector built-in liquid crystal display device is a color photodetector built-in liquid crystal display device that performs color display of three colors of R, G, and B, but one of R, G, and B or another one color is used. A single color display device that performs color display or a display device that performs color display of two colors or four colors or more may be used. Here, the color filter layer may be provided on the element substrate without providing the color filter layer on the counter substrate.

又、サブ画素領域及び光検出領域の駆動をスイッチング制御するＴＦＴ素子がそれぞれポリシリコンを主体として形成されているが、アモルファスシリコンを主体として形成されてもよい。
そして、サブ画素領域及び光検出領域の駆動をスイッチング制御するスイッチング素子としてＴＦＴ素子を用いているが、ＴＦＴ素子に限らず、ＴＦＤ（Thin Film Diode：薄膜ダイオード）素子など、他の駆動素子を用いてもよい。 In addition, although the TFT elements that control the switching of the driving of the sub-pixel region and the light detection region are each formed mainly of polysilicon, they may be formed mainly of amorphous silicon.
The TFT element is used as a switching element that controls the driving of the sub-pixel area and the light detection area, but is not limited to the TFT element, and other driving elements such as a TFD (Thin Film Diode) element are used. May be.

又、光検出領域に設けられた光センサ素子がアモルファスシリコンを主体として形成されているが、ポリシリコンを主体として形成されてもよい。
そして、光検出領域に設けられた光センサ素子が積層型ＰＩＮダイオードで構成されているが、積層型ＰＩＮダイオードに限らず、他の光センサ素子であってもよい。
更に、光センサ素子の下部電極が光吸収材料又は光反射材料で構成されているが、光センサ素子による光検出精度が維持できれば、他の材料で構成されてもよい。又、下部電極が光センサ素子の下面の全面を覆わなくてもよい。
又、光センサ素子の上部電極を画素領域と同一層上に同一工程で形成しているが、他の工程で形成してもよい。
そして、第２層間絶縁膜上に平坦化膜を形成しているが、配向膜の配向制御が均一に行われれば、平坦化膜を形成せずに第２層間絶縁膜上に配向膜を形成してもよい。 In addition, the photosensor element provided in the photodetection region is formed mainly of amorphous silicon, but may be formed mainly of polysilicon.
The optical sensor element provided in the light detection region is configured by a multilayer PIN diode. However, the optical sensor element is not limited to the multilayer PIN diode, and may be another optical sensor element.
Furthermore, although the lower electrode of the optical sensor element is made of a light absorbing material or a light reflecting material, it may be made of another material as long as the light detection accuracy by the optical sensor element can be maintained. The lower electrode may not cover the entire lower surface of the photosensor element.
Further, although the upper electrode of the photosensor element is formed on the same layer as the pixel region in the same process, it may be formed in another process.
Then, a planarizing film is formed on the second interlayer insulating film, but if the alignment control of the alignment film is uniformly performed, the alignment film is formed on the second interlayer insulating film without forming the planarizing film. May be.

又、光検出器内蔵液晶表示装置は、素子基板に画素領域を設けると共に対向基板に共通電極を設けた電極構造を有しているが、素子基板に画素領域及び共通電極を形成して液晶層に対して基板面方向の電界を発生させるＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe-Field Switching）方式などの、いわゆる横電界方式を用いた電極構造を採用してもよい。
又、液晶層として、ＴＮモードで動作する液晶を用いているが、ＴＮモードに限らず、負の誘電率異方性を有するＶＡＮ（Vertical Aligned Nematic）モードやＥＣＢ（Electrically Controlled Birefringence）モード、ＯＣＢ（Optical Compensated Bend）モードなど、他の液晶を用いてもよい。 The photodetector built-in liquid crystal display device has an electrode structure in which a pixel region is provided on an element substrate and a common electrode is provided on a counter substrate. However, a liquid crystal layer is formed by forming a pixel region and a common electrode on the element substrate. In contrast, an electrode structure using a so-called lateral electric field method such as an IPS (In-Plane Switching) method or an FFS (Fringe-Field Switching) method for generating an electric field in the substrate surface direction may be employed.
The liquid crystal layer uses a liquid crystal that operates in the TN mode. However, the liquid crystal layer is not limited to the TN mode, but a VAN (Vertical Aligned Nematic) mode, an ECB (Electrically Controlled Birefringence) mode, or OCB having negative dielectric anisotropy. Other liquid crystals such as (Optical Compensated Bend) mode may be used.

又、光検出器内蔵液晶表示装置を備える電子機器としては、モバイル型パーソナルコンピュータに限らず、携帯電話機やＰＤＡ（Personal Digital Assistant：携帯情報端末機）、パーソナルコンピュータ、ノート型パーソナルコンピュータ、ワークステーション、デジタルスチルカメラ、車載用モニタ、カーナビゲーション装置、ヘッドアップディスプレイ、デジタルビデオカメラ、テレビジョン受像機、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、ページャ、電子手帳、電卓、電子ブックやプロジェクタ、ワードプロセッサ、テレビ電話機、ＰＯＳ端末、タッチパネルを備える機器、照明装置など他の電子機器であってもよい。 In addition, the electronic device provided with the photodetector built-in liquid crystal display device is not limited to a mobile personal computer, but is a mobile phone, a PDA (Personal Digital Assistant), a personal computer, a notebook personal computer, a workstation, Digital still camera, in-vehicle monitor, car navigation system, head-up display, digital video camera, television receiver, viewfinder type or monitor direct-view type video tape recorder, pager, electronic notebook, calculator, electronic book or projector, word processor Other electronic devices such as a video phone, a POS terminal, a device including a touch panel, and a lighting device may be used.

第１の実施形態に係る光検出器内蔵液晶表示装置を示す等価回路図。FIG. 2 is an equivalent circuit diagram showing the photodetector built-in liquid crystal display device according to the first embodiment. サブ画素領域及び光検出領域を示す平面図。The top view which shows a sub pixel area | region and a photon detection area | region. 図２のＡ−Ａ矢視断面図。AA arrow sectional drawing of FIG. 図２のＢ−Ｂ矢視断面図。BB arrow sectional drawing of FIG. 光検出器内蔵液晶表示装置の製造工程を示す工程図。Process drawing which shows the manufacturing process of the liquid crystal display device with a built-in photodetector. 光検出器内蔵液晶表示装置の製造工程を示す工程図。Process drawing which shows the manufacturing process of the liquid crystal display device with a built-in photodetector. 光検出器内蔵液晶表示装置の製造工程を示す工程図。Process drawing which shows the manufacturing process of the liquid crystal display device with a built-in photodetector. 第２の実施形態に係る光検出器内蔵液晶表示装置の一部を示す概略図。Schematic which shows a part of liquid crystal display device with a built-in photodetector which concerns on 2nd Embodiment. 光検出器内蔵液晶表示装置を備えるパーソナルコンピュータを示す外観図。The external view which shows a personal computer provided with the liquid crystal display device with a built-in photodetector.

Explanation of symbols

２，４…光検出器内蔵液晶表示装置（光検出器内蔵表示装置）１０…画素領域（表示用電極）１２…ＴＦＴ素子（第１スイッチング素子）１４…データ線駆動回路１６…データ線１８…走査線駆動回路２０…走査線２２…光センサ素子２４…ＴＦＴ素子２６…ＴＦＴ素子（第２スイッチング素子）２８…光検出制御回路３０…リセット線３２…電源線３４…センサ線３６…蓄積容量３８…容量線４０…素子基板４２…対向基板４４…液晶層４６，４８…偏光板５０…基板本体５２…下地保護膜５４…ゲート絶縁膜５６…層間絶縁膜５８…平坦化膜６０…配向膜６２…半導体層６４…容量電極６６…接続電極６８，７０…半導体層７２…ドレイン電極（他のスイッチング用電極）７４…接続電極７６…上部電極（他のセンサ用電極）７８…下部電極（センサ用電極）８０…半導体層８２…ゲート電極（スイッチング用電極）８４…基板本体８６…遮光膜８８…カラーフィルタ層９０…共通電極９２…配向膜１００…モバイル型パーソナルコンピュータ（電子機器）１０２…表示部１０４…キーボード１０６…本体部。 DESCRIPTION OF SYMBOLS 2,4 ... Photodetector built-in liquid crystal display device (photodetector built-in display device) 10 ... Pixel region (display electrode) 12 ... TFT element (1st switching element) 14 ... Data line drive circuit 16 ... Data line 18 ... Scanning line drive circuit 20 ... Scanning line 22 ... Photo sensor element 24 ... TFT element 26 ... TFT element (second switching element) 28 ... Light detection control circuit 30 ... Reset line 32 ... Power supply line 34 ... Sensor line 36 ... Storage capacitor 38 ... Capacitance line 40 ... Element substrate 42 ... Counter substrate 44 ... Liquid crystal layer 46, 48 ... Polarizing plate 50 ... Substrate body 52 ... Base protective film 54 ... Gate insulating film 56 ... Interlayer insulating film 58 ... Flattening film 60 ... Alignment film 62 ... Semiconductor layer 64 ... Capacitance electrode 66 ... Connection electrode 68, 70 ... Semiconductor layer 72 ... Drain electrode (other switching electrode) 74 ... Connection electrode 7 6 ... Upper electrode (other sensor electrode) 78 ... Lower electrode (sensor electrode) 80 ... Semiconductor layer 82 ... Gate electrode (switching electrode) 84 ... Substrate body 86 ... Light shielding film 88 ... Color filter layer 90 ... Common electrode 92 ... Alignment film 100 ... Mobile personal computer (electronic device) 102 ... Display unit 104 ... Keyboard 106 ... Main unit.

Claims

A photodetector built-in display device having a plurality of display areas arranged in a plane and a light detection area for detecting light,
A first switching element that supplies an image signal to a display electrode provided in each of the display areas;
A second switching element that is formed on the same layer as the first switching element and amplifies the current photoelectrically converted by the photosensor element provided in the photodetection region;
A light shielding film formed in a region overlapping with an edge of the display electrode;
Including
The first sensor electrode of the photosensor element is formed on the same layer as the gate electrode of the second switching element,
The second sensor electrode of the photosensor element is formed on the same layer as the drain electrode of the second switching element ,
The display device with a built-in photodetector , wherein the light shielding film overlaps at least a part of the second sensor electrode .

The display device with a built-in photodetector according to claim 1,
The display device with a built-in photodetector, wherein the first sensor electrode of the photosensor element covers a lower surface of the photosensor element and is made of a light reflecting material or a light absorbing material.

The photodetector built-in display device according to claim 1 or 2 ,
The display device with a built-in photodetector, wherein the first and second switching elements are thin film transistors.

The display device with a built-in photodetector according to claim 3 ,
The display device with a built-in photodetector, wherein the first and second switching elements are mainly composed of polysilicon.

In the photodetector built-in display device according to any one of claims 1 to 4 ,
The display device with a built-in photodetector, wherein the photosensor element is a multilayer PIN diode.

In the photodetector built-in display device according to claim 5 ,
The display device with a built-in photodetector, wherein the photosensor element is mainly composed of amorphous silicon.

In the photodetector built-in display device according to any one of claims 1 to 6 ,
A planarization film formed on the first and second switching elements and the photosensor element to planarize a surface;
An alignment film that is formed on the planarization film and regulates an initial alignment state of liquid crystal molecules;
A display device with a built-in photodetector.

An electronic apparatus comprising the photodetector built-in display device according to any one of claims 1 to 7 .