JP4922566B2 - Manufacturing method of nanowire - Google Patents

Manufacturing method of nanowire Download PDF

Info

Publication number
JP4922566B2
JP4922566B2 JP2005105142A JP2005105142A JP4922566B2 JP 4922566 B2 JP4922566 B2 JP 4922566B2 JP 2005105142 A JP2005105142 A JP 2005105142A JP 2005105142 A JP2005105142 A JP 2005105142A JP 4922566 B2 JP4922566 B2 JP 4922566B2
Authority
JP
Japan
Prior art keywords
nanowire
substrate
manufacturing
temperature
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005105142A
Other languages
Japanese (ja)
Other versions
JP2006281379A (en
Inventor
新為 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo University of Science
Original Assignee
Tokyo University of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo University of Science filed Critical Tokyo University of Science
Priority to JP2005105142A priority Critical patent/JP4922566B2/en
Publication of JP2006281379A publication Critical patent/JP2006281379A/en
Application granted granted Critical
Publication of JP4922566B2 publication Critical patent/JP4922566B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ナノワイヤの製造方法に関するものである。
なお、本明細書において、ナノワイヤとは、太さが数ナノメータから数十ナノメータ程度で、アスペクト比(太さに対する長さの比)が10以上の線条状構造体をいう。
The present invention relates to a method for producing nanowires.
Note that in this specification, the nanowire refers to a linear structure having a thickness of several nanometers to several tens of nanometers and an aspect ratio (length ratio to thickness) of 10 or more.

ナノワイヤは、一次元構造であるために物理的特性が理論的に正確に説明し易い。従って、物性理論を検証したり、将来的には理論的にナノワイヤを設計したりすることができる可能性があり、非常に興味深いものである。   Since nanowires have a one-dimensional structure, their physical properties are easy to explain theoretically and accurately. Therefore, there is a possibility that the theory of physical properties can be verified and nanowires can be theoretically designed in the future, which is very interesting.

また、次世代超大規模集積回路のためには、ナノメータサイズの電子素子が必要とされるが、このためにもナノワイヤが必要とされる。さらに、ナノワイヤにより電子を一個ずつ流す単電子素子、量子コンピュータメモリ、神経回路の作成等への途も開ける。
このように、ナノワイヤは、理論的興味ばかりでなく、産業上で利用できる可能性を内在している。
In addition, for next-generation ultra-large scale integrated circuits, nanometer-sized electronic elements are required, and nanowires are also required for this purpose. In addition, it opens the way to the creation of single-electron devices, quantum computer memories, neural circuits, etc. that flow electrons one by one through nanowires.
Thus, nanowires have not only theoretical interest but also the potential for industrial use.

理論を実験と対比する研究用のためには、長さが比較的短い(例えば、長さが数十ナノメータ程度の)ナノワイヤで十分な場合もある。しかし、電子素子の製造等、産業的に使用する時には、十分に長い(例えば、数マイクロメータ程度の長さの)ナノワイヤが必要とされる。   For research purposes where the theory contrasts with experiments, nanowires that are relatively short (eg, on the order of tens of nanometers) may be sufficient. However, when used industrially, such as in the manufacture of electronic devices, nanowires that are sufficiently long (for example, a length of about several micrometers) are required.

標準的な半導体加工プロセスでは、線条状構造体は、例えば、薄膜形成、リソグラフィー、エッチング等の過程を組み合わせて形成される。このような標準的半導体加工プロセスを組み合わせて、太さがナノメータのオーダの線条状構造体を形成しようとすると、使用する光線の波長あるいは電子線のビーム径を短くする必要があり、それに伴い高度な技術が要求される。   In a standard semiconductor processing process, the linear structure is formed by combining processes such as thin film formation, lithography, and etching. Combining these standard semiconductor processing processes to form a linear structure with a thickness on the order of nanometers, it is necessary to shorten the wavelength of the light beam used or the beam diameter of the electron beam. Advanced technology is required.

現時点での標準的な半導体加工プロセスの技術水準では、太さがナノメータサイズのナノワイヤを作るのがやっとであり、太さがナノメータサイズで、かつ長さが数ミクロンのオーダのナノワイヤを確実に作成する方法は知られていない。   At the current standard of standard semiconductor processing processes, it is only possible to create nanowires with a thickness of nanometers, and it is possible to reliably create nanowires with a thickness of nanometers and a length of several microns. There is no known way to do it.

特許文献1には、種々の物質のナノワイヤを、自己組織化により製造する方法が開示されている。ここに開示された方法では、それらの物質を第1の溶媒に溶かし、その溶媒を、その物質を溶かさない第2の溶媒の表面に滴下することにより、ナノワイヤを自己組織化により形成している。   Patent Document 1 discloses a method of manufacturing nanowires of various substances by self-assembly. In the method disclosed herein, nanowires are formed by self-assembly by dissolving these substances in a first solvent and dropping the solvent onto the surface of a second solvent that does not dissolve the substances. .

また、非特許文献1には、Siの[001]面上に、ErSi2を自己組織化過程により形成できることが開示されている。 Non-Patent Document 1 discloses that ErSi 2 can be formed on the [001] surface of Si by a self-organization process.

さらに、非特許文献2の1221頁の2a−Pa−27には、「Si基板上に作成した自己組織化NdSi2ナノワイヤ」と題して、ナノワイヤを、スピンコーティング法により作成したこと、および、最長のものは25μmに達したことが報告されている。 Furthermore, 2a-Pa-27 on page 1221 of Non-Patent Document 2 is entitled “Self-organized NdSi 2 nanowires prepared on a Si substrate”. Is reported to have reached 25 μm.

また、同じく非特許文献2の1222頁の2a−Pa−28には、「Si基板上に作成した自己組織化NdSi2ナノワイヤの面方位依存性」と題して、ナノワイヤを、レーザアブレーション法により作成したこと、および、結晶成長の面方位依存性が報告されている。 Similarly, 2a-Pa-28 on page 1222 of Non-Patent Document 2 titled “Dependence of surface orientation of self-organized NdSi 2 nanowires formed on Si substrate”, nanowires were prepared by laser ablation method. And the dependence of crystal growth on the plane orientation has been reported.

さらに、非特許文献3には、Siの[001]面上に、エルビウムシリサイド(ErSi2)を成長させるとき、自己組織化によりナノワイヤが形成されることが開示されている。そして、固体表面にナノ構造が自己形成されるモデルが示されている。これを簡単に要約すると、次ぎのものである。 Further, Non-Patent Document 3 discloses that when erbium silicide (ErSi 2 ) is grown on the [001] surface of Si, nanowires are formed by self-organization. A model is shown in which nanostructures are self-formed on a solid surface. This can be briefly summarized as follows.

基板と薄膜の原子の化学結合力をDsm、薄膜の原子同士の化学結合力をDmmとする。このとき、Dsm>Dmmであれば、基板上に平面構造を持った層が一層ずつできあがる。Dmm<Dsmであれば、はじめ基板上に結晶核が形成され、最後にそれらが合体して薄膜化する。そしてDsm>>Dmmで、基板と薄膜の結晶格子定数にミスマッチが大きい場合、一層目は基板をできる限り覆う。1 層目のおかげで2層目以降は基板の影響を受けない。しかし、格子定数のミスマッチで生じたひずみは膜の厚さが増すと大きくなる。このひずみが原因で、ピラミッド構造ができたり、ひずみの異方性によりワイヤ状になったりする。 Let D sm be the chemical bond force between the substrate and the thin film atoms, and D mm be the chemical bond force between the thin film atoms. At this time, if D sm > D mm , a layer having a planar structure is formed one by one on the substrate. If D mm <D sm , crystal nuclei are first formed on the substrate, and finally they combine to form a thin film. If D sm >> D mm and there is a large mismatch between the crystal lattice constants of the substrate and the thin film, the first layer covers the substrate as much as possible. Thanks to the first layer, the second and subsequent layers are not affected by the substrate. However, the strain caused by lattice constant mismatch increases as the film thickness increases. Due to this strain, a pyramid structure is formed or a wire is formed due to strain anisotropy.

特開2003−71799号公報Japanese Patent Laid-Open No. 2003-71799 "Self-assembled growth of epitaxial erbium disilicide nanowire on silicon (001)" by Yong Chen et al [Applied Physics Letters Vol 76, Number 26, (26 June 2000) Page 4004-4006]"Self-assembled growth of epitaxial erbium disilicide nanowire on silicon (001)" by Yong Chen et al [Applied Physics Letters Vol 76, Number 26, (26 June 2000) Page 4004-4006] 第65回応用物理学会学術講演会(2004年度秋季)講演予稿集 (JSAP Catalog Number AP 041136-03)Proceedings of the 65th Annual Meeting of the Japan Society of Applied Physics (Fall 2004) (JSAP Catalog Number AP 041136-03) ウェブサイト『www.nanoelectronics.jp/kaitai/selfassemble/8.htm』Website “www.nanoelectronics.jp/kaitai/selfassemble/8.htm”

しかしながら、上記したような従来の開示技術によっては、太さが数ナノメータから数十ナノメータ程度で、長さが1マイクロメータ以上のナノワイヤを、効率的に、かつ、確実に製造できるものではなかった。   However, depending on the conventional disclosed technologies as described above, it has not been possible to efficiently and reliably manufacture nanowires having a thickness of several nanometers to several tens of nanometers and a length of 1 micrometer or more. .

本発明は、上述した背景技術に鑑み成されたものであって、太さが数ナノメータから数十ナノメータ程度で、長さが1マイクロメータ以上のナノワイヤを、自己組織化により効率的に、かつ、確実に製造する方法を提案することを課題とする。   The present invention has been made in view of the above-described background art. Nanowires having a thickness of about several nanometers to several tens of nanometers and a length of 1 micrometer or more are efficiently formed by self-assembly, and It is an object to propose a method for reliably manufacturing.

上記した課題は、請求項1に記載された本発明に係るナノワイヤの製造方法により解決された。
具体的には、表面が清浄な結晶面である基板を準備する基板準備過程と、その基板上で自己組織化によりナノワイヤを形成するナノワイヤ材料を準備するナノワイヤ材料準備過程と、上記ナノワイヤ材料を上記基板の表面に付着させる材料供給過程と、上記材料が付着された上記基板を真空中で所定温度に保つアニール過程とを含むナノワイヤの製造方法において、上記基板の上記ナノワイヤ材料が付着された表面の前に微小空間を形成する微小空間形成過程を設け、上記アニール過程を上記基板の上記ナノワイヤ材料が付着された表面の前に微小空間を形成した状態で行うことを特徴とする、ナノワイヤの製造方法によって解決された。
自己組織化によってナノワイヤを形成しうるナノワイヤの材料として、Er,Nd,Yb等の希土類元素、あるいは、Ni,Mn,Cr,Co等の3d遷移金属元素、またはそれらとSiの化合物または合金、または、GeまたはGeEr、あるいはそれらを含む化合物または合金がある。
The above-described problems have been solved by the nanowire manufacturing method according to the present invention described in claim 1.
Specifically, a substrate preparation process for preparing a substrate having a clean crystal surface, a nanowire material preparation process for preparing a nanowire material that forms nanowires by self-organization on the substrate, and the nanowire material described above In a nanowire manufacturing method including a material supply process for attaching to a surface of a substrate and an annealing process for maintaining the substrate to which the material is attached at a predetermined temperature in a vacuum, the surface of the surface of the substrate to which the nanowire material is attached is provided. A method for producing nanowires, characterized in that a microspace formation process for forming a microspace is provided in advance, and the annealing process is performed in a state where the microspace is formed in front of the surface of the substrate to which the nanowire material is attached. Solved by.
As a nanowire material capable of forming a nanowire by self-assembly, a rare earth element such as Er, Nd, Yb, a 3d transition metal element such as Ni, Mn, Cr, Co, or a compound or alloy of these and Si, or , Ge or GeEr, or a compound or alloy containing them.

ここで、上記本発明において、上記基板の表面が、Siの単結晶の[100]面、または[110]面、または[111]面であること、上記材料供給過程が、スピンコーティング法により、上記ナノワイヤを製造するための材料を溶かした溶液をスピンコータを用いて上記基板の表面に塗布する過程、あるいは、レーザアブレーション法により、上記ナノワイヤを製造するための材料をターゲットとしてレーザ照射を行い上記基板の表面に上記材料を付着させる過程からなることは、いずれも好ましい実施の形態である。   Here, in the present invention, the surface of the substrate is a [100] plane, a [110] plane, or a [111] plane of a single crystal of Si, and the material supplying process is performed by a spin coating method. A process in which a solution in which a material for manufacturing the nanowire is dissolved is applied to the surface of the substrate using a spin coater, or laser irradiation is performed with the material for manufacturing the nanowire as a target by the laser ablation method. It is a preferable embodiment to consist of the process of adhering the above material to the surface of the film.

また、上記微小空間形成過程が、穴が設けられたスペーサを上記基板の上記材料が付着された面の前に置き、さらにそのスペーサの穴を蓋部材で覆うことにより、上記基板の前面に微小空間を形成するスペーサ式微小空間形成過程、あるいは、浅い凹部が形成された被覆部材を、上記基板の上記材料が付着された面の前に上記凹部が位置するように載置することにより、上記基板の前面に微小空間を形成する凹部式微小空間形成過程からなることは、微小空間の形成が容易かつ確実であることから、好ましい実施の形態である。   Further, the micro space forming process is performed by placing a spacer provided with a hole in front of the surface of the substrate to which the material is attached, and further covering the hole of the spacer with a lid member to form a micro on the front surface of the substrate. A spacer type micro space forming process for forming a space, or a covering member formed with a shallow recess is placed so that the recess is positioned in front of the surface of the substrate to which the material is attached. Consisting of a concave microspace forming process for forming a microspace on the front surface of the substrate is a preferred embodiment because the microspace can be easily and reliably formed.

さらに、上記アニール過程で、上記基板の上記材料を付着させた面と反対側の面側から上記基板を加熱すること、また上記アニール過程で、上記基板の温度を、上記ナノワイヤを作るための材料の蒸発温度より高く、かつ、ナノワイヤの構成元素の蒸発温度より僅かに低い温度に保つことは、ナノワイヤを、自己組織化により効率的に、かつ、確実に製造する上で好ましい実施の形態である。   Further, in the annealing process, the substrate is heated from the side of the substrate opposite to the surface on which the material is adhered, and in the annealing process, the temperature of the substrate is changed to a material for forming the nanowire. Keeping the temperature higher than the evaporation temperature of the nanowire and slightly lower than the evaporation temperature of the constituent elements of the nanowire is a preferred embodiment for producing the nanowire efficiently and reliably by self-assembly. .

また、上記ナノワイヤの材料がErCl 3 の希土類塩化物であり、上記アニール過程における基板の加熱温度が1000〜1200℃であること、または、上記ナノワイヤの材料がErCl3等の希土類塩化物であり、上記アニール過程における基板の加熱温度が前記希土類塩化物の分解温度と、1000〜1200℃のワイヤ生成温度の2段階であること、いずれも好ましい実施の形態である。 Further, the nanowire material is a rare earth chloride such as ErCl 3 , and the heating temperature of the substrate in the annealing process is 1000 to 1200 ° C., or the nanowire material is a rare earth chloride such as ErCl 3 . , a decomposition temperature heating temperature of the substrate is of the rare earth chloride in the annealing process, it is a two-step wire generation temperature of 1000 to 1200 ° C., both of which are preferred embodiments.

上記した本発明によれば、太さが数ナノメータから数十ナノメータ程度で、長さが1マイクロメータ以上のナノワイヤを、自己組織化により効率的に、かつ、確実に製造することが可能となり、ナノメータサイズの電子素子を作成することが可能となる。   According to the present invention described above, a nanowire having a thickness of several nanometers to several tens of nanometers and a length of 1 micrometer or more can be efficiently and reliably manufactured by self-assembly, Nanometer-sized electronic devices can be created.

以下、上記した本発明に係るナノワイヤの製造方法の好適な実施の形態を、ErSi2のナノワイヤを作成する場合を例に挙げて詳細に説明するが、本発明は、何らこの実施の形態に限定されるものではない。 Hereinafter, a preferred embodiment of the above-described method for producing a nanowire according to the present invention will be described in detail by taking a case of producing an ErSi 2 nanowire as an example. However, the present invention is not limited to this embodiment. Is not to be done.

本実施の形態では、基板として、Siの単結晶を用いる。さらに清浄な結晶面として、[100]面、[110]面、[111]面を用いる。
Si単結晶の清浄なこれらの結晶面の作り方は、公知であり、慣用の技術となっているため、ここではその説明は省略する。
In this embodiment, a single crystal of Si is used as the substrate. Furthermore, [100] plane, [110] plane, and [111] plane are used as clean crystal planes.
Since the method for forming these clean crystal faces of the Si single crystal is known and is a common technique, its description is omitted here.

次に、ナノワイヤの材料を、上記基板の清浄な結晶面(以下、単に「表面」と言う場合がある。)に付着させる。このナノワイヤの材料は、後段のアニール過程における化学反応で、ナノワイヤとなる材料元素あるいは材料分子であり、本実施の形態では、ErCl3、またはErを含有するSiのターゲット材料を用いる。 Next, the nanowire material is attached to the clean crystal face (hereinafter sometimes simply referred to as “surface”) of the substrate. This nanowire material is a material element or material molecule that becomes a nanowire by a chemical reaction in the subsequent annealing process. In this embodiment, a Si target material containing ErCl 3 or Er is used.

ナノワイヤの材料を、上記基板の表面に付着させる第1の実施の形態としては、スピンコーティング法により、ナノワイヤを作るための材料(この例では、ErCl3)を、スピンコータを用いて上記結晶面の上に塗布する。
スピンコーティング法とは、回転する台の上に固定した基板の上に溶液を滴下し、遠心力により基板をその溶液で薄く被覆する方法である。
In a first embodiment in which a nanowire material is attached to the surface of the substrate, a material for making a nanowire (ErCl 3 in this example) is formed by spin coating using a spin coater. Apply on top.
The spin coating method is a method in which a solution is dropped on a substrate fixed on a rotating table, and the substrate is thinly coated with the solution by centrifugal force.

図1は、スピンコーティング法の概念図である。
ナノワイヤの材料1(この例では、ErCl3の粉末)を溶媒2(例えば、エチルアルコール等のアルコール)に溶かし、飽和溶液3を作成する。そして、上記基板4を基板支持台5上に固定し、この基板支持台5を回転させながら、用意したナノワイヤの材料の飽和溶液3を上記基板4の結晶面4aの上に滴下する。
FIG. 1 is a conceptual diagram of the spin coating method.
A nanowire material 1 (in this example, ErCl 3 powder) is dissolved in a solvent 2 (for example, an alcohol such as ethyl alcohol) to form a saturated solution 3. Then, the substrate 4 is fixed on the substrate support 5, and the prepared saturated solution 3 of nanowire material is dropped onto the crystal face 4 a of the substrate 4 while rotating the substrate support 5.

滴下した飽和溶液3は、遠心力により上記基板4の結晶面4aの上に薄く拡がる。これを乾燥させることにより、清浄な基板4の上にナノワイヤの材料1(ErCl3)を一様に付着させることができる。この際、滴下する飽和溶液3の希釈度を変えたり、滴下量を変えることにより、基板4の上の材料1の面密度を変えることができる。
なお、この過程は、大気雰囲気中で行うことができる。
The dropped saturated solution 3 spreads thinly on the crystal surface 4a of the substrate 4 by centrifugal force. By drying this, the nanowire material 1 (ErCl 3 ) can be uniformly deposited on the clean substrate 4. At this time, the surface density of the material 1 on the substrate 4 can be changed by changing the degree of dilution of the saturated solution 3 to be dropped or changing the amount of dripping.
This process can be performed in an air atmosphere.

ナノワイヤの材料を基板の表面に付着させる第2の実施の形態としては、ナノワイヤを作るための材料1(この例では、Erを含有するSiのターゲット)を、レーザアブレーション法を用いて上記結晶面の上に積層させる。
レーザアブレーション法とは、ターゲットに高エネルギーパルスレーザー光を照射し、ターゲットの材料を蒸発あるいはイオン化して蒸発させて、ターゲットに対向して配置されている基板の表面上に積層させる技術である。
As a second embodiment in which the nanowire material is attached to the surface of the substrate, the material 1 for making the nanowire (in this example, a Si target containing Er) is crystallized using the laser ablation method. Laminate on top.
The laser ablation method is a technique in which a target is irradiated with a high-energy pulsed laser beam, and the target material is evaporated or ionized to evaporate and laminated on the surface of a substrate disposed facing the target.

図2は、レーザアブレーション法の概念図である。
Siの単結晶からなる基板4を基板支持台5に固定し、この基板4と対向する位置にターゲット6を固定する。この実施の形態では、ターゲット6はSiとErの粉末の混合物をホットプレスしたペレットである。このターゲット6にYAGレーザ(図示せず)等で発生させた高エネルギーパルスレーザ光7を照射する。このレーザ光7のエネルギーにより、ターゲット6の中の物質が、図中において8で示したように蒸発あるいはイオン化して蒸発し、基板4の表面4a上に積層する。このようにして、清浄な基板4の上にナノワイヤの材料としてのErを含有するアモルファスSi層を付着させることができる。この際、上記ペレットの中のSiとErの量の比率を調節する、例えばErを0.2wt%〜30wt%と変えることにより、基板4の上のErとSiの量を調節することができる。
FIG. 2 is a conceptual diagram of the laser ablation method.
A substrate 4 made of Si single crystal is fixed to a substrate support 5 and a target 6 is fixed at a position facing the substrate 4. In this embodiment, the target 6 is a pellet obtained by hot pressing a mixture of Si and Er powder. The target 6 is irradiated with a high energy pulse laser beam 7 generated by a YAG laser (not shown) or the like. Due to the energy of the laser beam 7, the substance in the target 6 evaporates by being evaporated or ionized as indicated by 8 in the figure, and is laminated on the surface 4a of the substrate 4. In this way, an amorphous Si layer containing Er as a nanowire material can be deposited on the clean substrate 4. At this time, the amount of Er and Si on the substrate 4 can be adjusted by adjusting the ratio of the amount of Si and Er in the pellet, for example, by changing Er to 0.2 wt% to 30 wt%. .

清浄な基板4の上にナノワイヤの材料1を付着させる方法として、上記スピンコーティング法とレーザアブレーション法を紹介したが、本発明の技術的範囲は、これらの方法に限定されるものではなく、例えば、真空蒸着等の他の方法を用いて、ナノワイヤの材料1を基板4の表面4aに付着させることも可能である。   The spin coating method and the laser ablation method have been introduced as methods for depositing the nanowire material 1 on the clean substrate 4, but the technical scope of the present invention is not limited to these methods. It is also possible to attach the nanowire material 1 to the surface 4a of the substrate 4 using other methods such as vacuum deposition.

従来(例えば、上記非特許文献2に記載されたナノワイヤの製造方法)においては、続いて、上記のようにErCl3等の材料を付着させた基板4を、単純に真空中において加熱することにより、ナノワイヤを作成していた。
しかし、この方法では、非常に効率が悪いことが分った。その理由は、基板をアニールするために加熱すると、基板表面から真空中に蒸散したナノワイヤの材料となる物質が真空容器の壁面等に積層してしまい、基板の上に再び戻る量が少なくなること。また、自己組織化によるナノワイヤの形成は非常に微妙な物理化学的平衡により達成されるものであるが、真空空間の体積が大きいときは、物理化学的平衡が達成され難く、自己組織化の過程を安定に維持することが困難であるからと考えられる。
In the past (for example, the nanowire manufacturing method described in Non-Patent Document 2 above), the substrate 4 on which the material such as ErCl 3 is adhered is simply heated in vacuum as described above. Was creating nanowires.
However, this method has been found to be very inefficient. The reason for this is that when the substrate is heated to anneal, the material that forms the nanowires evaporated from the substrate surface into the vacuum is stacked on the wall surface of the vacuum vessel, and the amount returned to the substrate again is reduced. . In addition, nanowire formation by self-organization is achieved by a very delicate physicochemical equilibrium, but when the volume of the vacuum space is large, the physicochemical equilibrium is difficult to achieve and the process of self-organization This is thought to be because it is difficult to maintain a stable state.

そこで、本発明においては、この問題を、上記基板の上記材料が付着された面の前に微小な厚さの微小空間を形成することにより解決した。   Therefore, in the present invention, this problem is solved by forming a minute space with a minute thickness in front of the surface of the substrate to which the material is attached.

図3は、微小空間を作る第1の方法(スペーサ式微小空間形成)の概念図である。
図1のスピンコーティング法、または図2のレーザアブレーション法によりナノワイヤの材料1(この例では、ErCl3、またはErを含有するSiの薄膜)を付着させた基板4の上方に、小さな穴9aが穿設されたスペーサ9を重ね、さらにその穴9aを閉じるように蓋部材10を重ねる。これによって、図4に示すように、基板4のナノワイヤの材料1が付着された面4aの上に微小空間Sが形成される。
FIG. 3 is a conceptual diagram of a first method (spacer type microspace formation) for creating a microspace.
A small hole 9a is formed above the substrate 4 on which the nanowire material 1 (in this example, a thin film of Si containing ErCl 3 or Er) is attached by the spin coating method of FIG. 1 or the laser ablation method of FIG. The perforated spacers 9 are stacked, and the lid member 10 is stacked so as to close the holes 9a. As a result, as shown in FIG. 4, a minute space S is formed on the surface 4a of the substrate 4 to which the nanowire material 1 is attached.

この微小空間Sの厚さは、上記スペーサ9の厚さを変えることにより調節することができる。スペーサ9は、薄膜または薄板とすることにより、厚さは数マイクロメータから数ミリメータからまで容易に変えることができる。穴9aは、薄膜をカッターで切ったり、エッチングを使ったりして、公知の技術で作成することができる。蓋部材10は、上記スペーサ9の穴9a部分を覆うことができればよい。なお、上記基板4と上記スペーサ9の間、および上記スペーサ9と上記蓋部材10の間は接着させる必要はない。   The thickness of the minute space S can be adjusted by changing the thickness of the spacer 9. By forming the spacer 9 as a thin film or a thin plate, the thickness can be easily changed from several micrometers to several millimeters. The hole 9a can be formed by a known technique by cutting a thin film with a cutter or using etching. The lid member 10 only needs to cover the hole 9a portion of the spacer 9. It is not necessary to bond between the substrate 4 and the spacer 9 and between the spacer 9 and the lid member 10.

図5は、微小空間を作る第2の方法(凹部式微小空間形成)の概念図である。
この方法は、凹部11aが形成された被覆部材11を、上記基板4のナノワイヤの材料1を付着させた面4aに重ねる。これにより、図6に示すように、基板4のナノワイヤの材料1が付着された面4aの前側に微小空間Sが形成される。
FIG. 5 is a conceptual diagram of a second method for forming a minute space (recessed minute space formation).
In this method, the covering member 11 in which the concave portion 11a is formed is overlaid on the surface 4a of the substrate 4 to which the nanowire material 1 is attached. As a result, as shown in FIG. 6, a minute space S is formed on the front side of the surface 4 a to which the nanowire material 1 of the substrate 4 is attached.

この微小空間Sの厚さは、上記凹部11aの深さを変えることにより調節することができる。被覆部材11の凹部11aは、エッチング等の公知の技術により形成することができ、深さも容易に調節することができる。なお、上記基板4と上記被覆部材11の間は接着させる必要はない。   The thickness of the minute space S can be adjusted by changing the depth of the recess 11a. The recess 11a of the covering member 11 can be formed by a known technique such as etching, and the depth can be easily adjusted. The substrate 4 and the covering member 11 need not be bonded.

上記のように、微小空間Sを作る方法として、穴9aを有するスペーサ9と蓋部材10を用いる方法と、凹部11aを有する被覆部材11を用いる方法を紹介したが、本発明の技術的範囲は、これに限られるものではない。例えば、スペーサ9を無くし、基板4と蓋部材10を狭い間隔で保持するだけとし、上記微小空間Sを2次元に広がる狭い空間とすることも可能である。重要な点は、ナノワイヤの材料1が付着している部分に面する空間を小さくすることである。なお、微小空間Sの厚さの最も好ましい範囲は、5から600マイクロメータ程度である。   As described above, as a method of creating the minute space S, the method using the spacer 9 having the hole 9a and the lid member 10 and the method using the covering member 11 having the recess 11a have been introduced. However, the technical scope of the present invention is as follows. However, it is not limited to this. For example, it is possible to eliminate the spacer 9 and only hold the substrate 4 and the lid member 10 at a narrow interval, so that the minute space S is a narrow space that spreads in two dimensions. The important point is to reduce the space facing the part to which the nanowire material 1 is attached. The most preferable range of the thickness of the minute space S is about 5 to 600 micrometers.

この明細書では、基板4にナノワイヤの材料1を付着させ、該ナノワイヤの材料1に面する部分に微小空間Sを形成したものをサンプルと呼ぶ。従って、上記した図4および図6は、ナノワイヤの材料1に面する部分に微小空間Sを形成したサンプル12の概念的断面図となる。   In this specification, the nanowire material 1 is attached to the substrate 4 and the minute space S is formed in the portion facing the nanowire material 1 is called a sample. Therefore, FIG. 4 and FIG. 6 described above are conceptual cross-sectional views of the sample 12 in which the minute space S is formed in the portion facing the nanowire material 1.

図7は、アニールシステムの一つの実施の形態の概念図である。
この実施の形態では、真空チェンバー13の中にサンプル支持台14があり、該サンプル支持台14は、温度測定手段、制御部等を含む温度制御装置(図示せず)を備えている。そして、該サンプル支持台14にサンプル12を支持させ、真空チェンバー13の中を真空にする。この真空チェンバー13の真空度は、高真空である必要はなく、例えば、10-5torr程度で十分である。
FIG. 7 is a conceptual diagram of one embodiment of an annealing system.
In this embodiment, a sample support 14 is provided in the vacuum chamber 13, and the sample support 14 is provided with a temperature control device (not shown) including temperature measuring means, a control unit, and the like. The sample 12 is supported on the sample support 14 and the vacuum chamber 13 is evacuated. The degree of vacuum of the vacuum chamber 13 does not need to be a high vacuum, and for example, about 10 −5 torr is sufficient.

また、この実施の形態では、真空チェンバー13の上面に石英窓13aが設けられている。そして、真空チェンバー13の上部に赤外線ランプ15と集光用鏡16が設けられている。上記赤外線ランプ15から放射された光エネルギーは、上記集光用鏡16で反射され、上記石英窓13aを通って上記サンプル12の上に集光される。上記赤外線ランプ15はランプ制御器15aを備え、該ランプ制御器15aは上記サンプル支持台14の温度制御装置と連動して制御され、サンプルの位置における温度と温度勾配を制御する。   In this embodiment, a quartz window 13 a is provided on the upper surface of the vacuum chamber 13. An infrared lamp 15 and a condensing mirror 16 are provided on the upper portion of the vacuum chamber 13. The light energy radiated from the infrared lamp 15 is reflected by the condensing mirror 16 and condensed on the sample 12 through the quartz window 13a. The infrared lamp 15 includes a lamp controller 15a, which is controlled in conjunction with the temperature control device of the sample support 14 and controls the temperature and temperature gradient at the sample position.

上記サンプル12は、基板4のナノワイヤの材料1が付着している面4aと反対側の面4bが上記赤外線ランプ15側になるように、上記サンプル支持台14上に支持されている。これによって、赤外線ランプ15からの光エネルギーにより、上記基板4の方が上記蓋部材10あるいは上記被覆部材11より温度が高くなる状態でアニールされる。   The sample 12 is supported on the sample support 14 so that the surface 4b opposite to the surface 4a to which the nanowire material 1 of the substrate 4 is attached is on the infrared lamp 15 side. Thereby, the substrate 4 is annealed by the light energy from the infrared lamp 15 in a state where the temperature is higher than that of the lid member 10 or the covering member 11.

ナノワイヤの材料であるErは、酸素と容易に結合するため、酸素の存在はErSi2のナノワイヤ作成に障害となると考えられてきた。しかし、真空中では、SiO2 は約1000℃で分解する。これは、基板4を1000℃以上に加熱すると、基板4の表面が酸化されていたとしても、酸素が遊離し真空ポンプにより排出さてしまうことを意味する。従って、前記したスピンコーティングやレーザアブレーション、あるいは微小空間を作る過程は、真空中で行う必要はなく、大気雰囲気で行うことが可能である。一方、真空中では、ErSi2は約1200℃で蒸発する。これは、ErSi2のナノワイヤができていてもこの温度で蒸発してしまうことを意味する。
このような理由で、上記サンプル12は、真空中で1000〜1200℃の温度でアニールされる。好ましくは1050〜1150℃の範囲、さらに好ましくは約1100℃でアニールされる。なお、この明細書でアニールするとは、サンプルを所定の温度で保持することをいう。
Since Er, which is a nanowire material, easily binds to oxygen, the presence of oxygen has been considered to be an obstacle to the creation of ErSi 2 nanowires. However, in vacuum, SiO 2 decomposes at about 1000 ° C. This means that when the substrate 4 is heated to 1000 ° C. or more, even if the surface of the substrate 4 is oxidized, oxygen is liberated and discharged by the vacuum pump. Therefore, the above-described spin coating, laser ablation, or the process of creating a minute space need not be performed in a vacuum, but can be performed in an air atmosphere. On the other hand, ErSi 2 evaporates at about 1200 ° C. in a vacuum. This means that even if ErSi 2 nanowires are made, they evaporate at this temperature.
For this reason, the sample 12 is annealed at a temperature of 1000 to 1200 ° C. in a vacuum. The annealing is preferably performed in the range of 1050 to 1150 ° C., more preferably about 1100 ° C. In addition, annealing in this specification means holding a sample at a predetermined temperature.

このアニールは、図8に示したように、1段階で上記1000〜1200℃の温度にまで昇温し、その温度で一定時間保持するアニール過程としてもよいが、ナノワイヤの材料がErCl3等の希土類塩化物である場合には、図9に示したように、先ず希土類塩化物の分解温度、例えば約400℃(T1)まで昇温し、その温度を一定時間保持した後、上記1000〜1200℃(T2)の温度にまで昇温する2段階のアニール過程としてもよい。この場合、図中の(t1−t0),(t3−t2)は、100℃/sec以上の昇温速度とする。 As shown in FIG. 8, this annealing may be an annealing process in which the temperature is raised to 1000 to 1200 ° C. in one step and the temperature is maintained for a certain period of time, but the material of the nanowire is ErCl 3 or the like. In the case of a rare earth chloride, as shown in FIG. 9, the temperature is first raised to the decomposition temperature of the rare earth chloride, for example, about 400 ° C. (T 1 ), and the temperature is maintained for a certain period of time. A two-stage annealing process in which the temperature is raised to 1200 ° C. (T 2 ) may be employed. In this case, (t 1 -t 0 ) and (t 3 -t 2 ) in the figure are temperature rising rates of 100 ° C./sec or more.

上記アニール過程において、自己組織化によりErSi2のナノワイヤが形成される。自己組織化によるナノワイヤ形成の正確なメカニズムは未詳であるが、次のようなメカニズムにより形成されると考えられる。 In the annealing process, ErSi 2 nanowires are formed by self-assembly. Although the exact mechanism of nanowire formation by self-organization is unknown, it is thought that it is formed by the following mechanism.

図10は、自己組織化によるナノワイヤ形成のメカニズムを概念的に示したものである。ErCl3は、約400℃でErとCl2に分解する。図10(A)は、このように遊離したErがSi単結晶基板4の表面4a上に乱雑に分布している様子を模式的に示す。そして、上記基板4を1000〜1200℃の温度範囲で一定の値に保ってアニールすると、図10(B)に模式的に示すように、Erが表面4a上で移動し化学反応をする。そして図10(C)に示すような、ある種の秩序状態が、このような状態についての熱力学的自由エネルギーが乱雑状態の自由エネルギーより安定な場合、自己組織化により形成される。 FIG. 10 conceptually shows the mechanism of nanowire formation by self-assembly. ErCl 3 decomposes into Er and Cl 2 at about 400 ° C. FIG. 10A schematically shows a state in which Er thus liberated is randomly distributed on the surface 4 a of the Si single crystal substrate 4. When the substrate 4 is annealed while maintaining a constant value in the temperature range of 1000 to 1200 ° C., Er moves on the surface 4a and chemically reacts as schematically shown in FIG. 10B. Then, as shown in FIG. 10C, a certain ordered state is formed by self-organization when the thermodynamic free energy for such a state is more stable than the free energy in the disordered state.

本発明による方法の場合、基板4の表面4aに面して微小空間Sを形成しているため、そこに物理化学的平衡ができ、上記自己組織化の過程が安定に維持されると考えられる。微小空間でなく大きな空間であると、物理化学的平衡が攪乱され易く、自己組織化の過程が長く維持できない。この時、Erの一部はSi単結晶の表面から飛び出すこともある。しかし、微小な空間に散逸するので圧力平衡が達成され、材料が急激に蒸散してしまうことも防止できる。   In the case of the method according to the present invention, since the minute space S is formed facing the surface 4a of the substrate 4, physicochemical equilibrium can be established there, and the above self-organization process can be stably maintained. . If it is a large space rather than a minute space, the physicochemical equilibrium is easily disturbed, and the self-organization process cannot be maintained for a long time. At this time, a part of Er may jump out from the surface of the Si single crystal. However, since it dissipates into a minute space, pressure equilibrium is achieved, and it is possible to prevent the material from evaporating rapidly.

また、サンプル12は、基板4のナノワイヤの材料1が付着している面4aと反対側の面4b側から赤外線ランプ15で加熱されているので、微小空間Sを画定するスペーサ9、蓋部材10、あるいは被覆部材11の温度の方が基板4の温度より低く設定される。それによって、基板4から飛び出した粒子は、スペーサ9、蓋部材10および被覆部材11等にトラップされる傾向がある。すなわち、一部のものだけが基板4に戻ることができ、ナノワイヤ生成過程が緩慢に進行する。この結果、自己組織化過程が着実に進行できると考えられる。   Further, since the sample 12 is heated by the infrared lamp 15 from the surface 4b side opposite to the surface 4a to which the nanowire material 1 of the substrate 4 is attached, the spacer 9 and the lid member 10 that define the minute space S are heated. Alternatively, the temperature of the covering member 11 is set lower than the temperature of the substrate 4. Thereby, the particles that have jumped out of the substrate 4 tend to be trapped in the spacer 9, the lid member 10, the covering member 11, and the like. That is, only a part can return to the substrate 4, and the nanowire generation process proceeds slowly. As a result, it is considered that the self-organization process can proceed steadily.

図11は、本発明により得られた自己組織化されたErSi2のナノワイヤの低倍率の走査型電子顕微鏡(SEM)による観察像である。長さが数マイクロメータ以上になっていることが分る。図12は、同じく本発明により得られた自己組織化されたErSi2のナノワイヤの高倍率の走査型電子顕微鏡(SEM)による観察像である。幅が数ナノメータ程度であることが分る。 FIG. 11 is a low-magnification scanning electron microscope (SEM) image of self-assembled ErSi 2 nanowires obtained according to the present invention. It can be seen that the length is several micrometers or more. FIG. 12 is a high-magnification scanning electron microscope (SEM) observation image of self-assembled ErSi 2 nanowires obtained by the present invention. It can be seen that the width is about several nanometers.

図13(A)、(B)および(C)は、それぞれ本発明によりSi単結晶の[100]面、[110]面、および[111]面の上に形成されたErSi2のナノワイヤの原子間力顕微鏡(AFM)イメージの一例である。図14は、ErSi2のナノワイヤの束の原子間力顕微鏡(AFM)イメージの一例である。基板4の凹凸に沿わずに、自己組織的にナノワイヤの束が形成されていることが分る。 FIGS. 13A, 13B, and 13C show ErSi 2 nanowire atoms formed on the [100], [110], and [111] planes of a Si single crystal according to the present invention, respectively. It is an example of an atomic force microscope (AFM) image. FIG. 14 is an example of an atomic force microscope (AFM) image of a bundle of ErSi 2 nanowires. It can be seen that a bundle of nanowires is formed in a self-organized manner without following the irregularities of the substrate 4.

さらに、図15は、ErSi2の単位格子の概念図である。図から分るように、六方晶であり、隣接Erの間隔が0.379nmである。図16は、Si単結晶の[001]面の上に形成されるErSi2のナノワイヤの構造を概念的に示す。基板であるSi単結晶の[001]面の格子間隔は0.384nmである。このように格子間隔が僅かに異なることにより、自己組織化過程によりナノワイヤが形成されると考えられる。 FIG. 15 is a conceptual diagram of a unit cell of ErSi 2 . As can be seen from the figure, it is hexagonal and the spacing between adjacent Er is 0.379 nm. FIG. 16 conceptually shows the structure of the ErSi 2 nanowire formed on the [001] plane of the Si single crystal. The lattice spacing of the [001] plane of the Si single crystal as the substrate is 0.384 nm. Thus, it is thought that nanowires are formed by the self-assembly process due to the slightly different lattice spacing.

図17は、本発明によりSi単結晶の[110]面に形成されるErSi2のナノワイヤの長さ、幅、高さを加熱温度の関数として測定した例である。幅と高さはナノメータサイズで、加熱温度を変えても変化はなかった。しかし長さは950℃から1100℃において単調に増加し、それ以上では漸減している。 FIG. 17 shows an example in which the length, width, and height of ErSi 2 nanowires formed on the [110] plane of a Si single crystal according to the present invention are measured as a function of heating temperature. The width and height were nanometer size, and there was no change even when the heating temperature was changed. However, the length increases monotonically from 950 ° C. to 1100 ° C., and gradually decreases after that.

図18は、本発明によりSi単結晶の[110]面に形成されるErSi2のナノワイヤの長さ、幅、高さをEr濃度の関数として測定した例である。幅と高さはナノメータサイズで、Er濃度を変えても変化はなかった。しかし長さはEr濃度とともに単調に増加している。 FIG. 18 shows an example in which the length, width, and height of ErSi 2 nanowires formed on the [110] plane of a Si single crystal according to the present invention are measured as a function of Er concentration. The width and height were nanometer size, and there was no change even when the Er concentration was changed. However, the length increases monotonically with the Er concentration.

図19は、本発明によりSi単結晶の[110]面に形成されるErSi2のナノワイヤの長さ、幅、高さを加熱時間の関数として測定した例である。幅と高さはナノメータサイズで、加熱時間を変えても変化はなかった。しかし長さは加熱時間とともに単調に増加し、9分以上では漸減している。一度形成されたナノワイヤが再び蒸発しているためと考えられる。 FIG. 19 shows an example in which the length, width, and height of ErSi 2 nanowires formed on the [110] plane of a Si single crystal according to the present invention are measured as a function of heating time. The width and height were nanometer size, and there was no change even when the heating time was changed. However, the length increases monotonously with heating time, and gradually decreases after 9 minutes. This is probably because the nanowires once formed have evaporated again.

本発明によりSi単結晶の[100]面に形成されるErSi2のナノワイヤについても、長さ、幅、高さの加熱温度、Er濃度、加熱時間依存性について、上記と同様の依存性が観測された。 Regarding the ErSi 2 nanowires formed on the [100] surface of the Si single crystal according to the present invention, the same dependency as described above is observed for the heating temperature, Er concentration, and heating time dependency of the length, width, and height. It was done.

図20は、本発明により形成されたナノワイヤのEDS(エネルギー分散型X線分光分析)スペクトルである。図から分るように、SiとErに対応するピークが見られる。   FIG. 20 is an EDS (Energy Dispersive X-ray Spectroscopy) spectrum of a nanowire formed according to the present invention. As can be seen from the figure, peaks corresponding to Si and Er can be seen.

次に、ナノワイヤの比抵抗率の測定方法を説明する。比抵抗率は、原子間力顕微鏡を用いて測定することができる。
図21は、原子間力顕微鏡を用いて比抵抗率を測定する方法の概念図である。
ナノワイヤ17の一端には十分に大きい金の電極18が固定され、該金の電極18は接地されている。また、ナノワイヤ17には可動のプローブ19の一端が接触している(図にはプローブ19が二つ描かれているが、実際には単一のプローブを二つの位置で描いたものである)。上記プローブ19の他端は電流源Aに接続されている。電流源Aからの電流は、プローブ19、ナノワイヤ17、金の電極18を通って接地点に流れる。そして、プローブ19とナノワイヤ17からなる直列回路部分の電位差が電圧計Vにより測定される。この電圧計Vで測定された電圧はプローブの位置を変えることにより変化する。他方、接触抵抗などはプローブの位置に依存しないと考えられる。従って、この電圧計Vで測定された電圧を電流源の電流で微分することにより、比抵抗率を求めることができる。
Next, a method for measuring the resistivity of the nanowire will be described. The specific resistivity can be measured using an atomic force microscope.
FIG. 21 is a conceptual diagram of a method for measuring specific resistivity using an atomic force microscope.
A sufficiently large gold electrode 18 is fixed to one end of the nanowire 17, and the gold electrode 18 is grounded. One end of a movable probe 19 is in contact with the nanowire 17 (two probes 19 are drawn in the figure, but actually a single probe is drawn at two positions). . The other end of the probe 19 is connected to the current source A. The current from the current source A flows to the ground point through the probe 19, nanowire 17, and gold electrode 18. Then, the potential difference of the series circuit portion composed of the probe 19 and the nanowire 17 is measured by the voltmeter V. The voltage measured by the voltmeter V is changed by changing the position of the probe. On the other hand, contact resistance or the like is considered not to depend on the position of the probe. Therefore, the specific resistance can be obtained by differentiating the voltage measured by the voltmeter V with the current of the current source.

原子間力顕微鏡によりナノワイヤの断面積Sと長さLを求めておくと、比抵抗率ρは次の式で求めることができる。

ρ=(ΔV/ΔI)(S/L)
If the cross-sectional area S and length L of the nanowire are obtained by an atomic force microscope, the specific resistivity ρ can be obtained by the following equation.

ρ = (ΔV / ΔI) (S / L)

図22は、基板の上のナノワイヤと金電極を示す。この基板の上の参照点と、ナノワイヤの上の測定点について電流と電圧を測定した。図23は、図22の参照点と測定点における電流と電圧の測定値である(横軸は電圧、縦軸は電流)。図から、両者が一次直線の関係にあり、微分により比抵抗率が求まることが分る。   FIG. 22 shows nanowires and gold electrodes on the substrate. Current and voltage were measured at a reference point on the substrate and a measurement point on the nanowire. FIG. 23 shows measured values of current and voltage at the reference points and measurement points in FIG. 22 (the horizontal axis is voltage and the vertical axis is current). From the figure, it can be seen that both are in a linear relationship, and the specific resistivity can be obtained by differentiation.

図24は、ナノワイヤの上の複数の測定点と金電極を示す。この複数の測定点と金電極の間の距離、高さと幅を測定するとともに、電流と電圧を測定した。図25はその測定値を示す。横軸は測定点と金電極の間の距離、丸印は電気抵抗(左側の縦軸) 、四角印は対応する比抵抗率(右側の縦軸)である。微分により得た比抵抗率が、ほぼ一定となり、物性値としての比抵抗率が測定されていることが分る。   FIG. 24 shows multiple measurement points and gold electrodes on the nanowire. The distance, height and width between the plurality of measurement points and the gold electrode were measured, and the current and voltage were measured. FIG. 25 shows the measured values. The horizontal axis is the distance between the measurement point and the gold electrode, the circle is the electrical resistance (left vertical axis), and the square is the corresponding specific resistivity (right vertical axis). It can be seen that the specific resistivity obtained by the differentiation becomes substantially constant, and the specific resistivity as a physical property value is measured.

上記方法により測定した本発明により得られたErSi2のナノワイヤの比抵抗率は6.5×10-6Ωmであった。他方、バルク状態のErSi2の比抵抗率は1.3×10-7Ωmである。このようにナノワイヤ状態の方が比抵抗率が大きい理由は、ナノワイヤの方が電子が表面で散乱される確率が大きいからであると説明できる。 The specific resistivity of the ErSi 2 nanowire obtained by the present invention measured by the above method was 6.5 × 10 −6 Ωm. On the other hand, the specific resistivity of bulk ErSi 2 is 1.3 × 10 −7 Ωm. The reason why the specific resistivity is higher in the nanowire state in this way can be explained by the fact that the nanowire has a higher probability that electrons are scattered on the surface.

図26は、本発明に係るナノワイヤを導電要素とする電子素子の概念的上面図である。 ナノワイヤ20の両端に、例えば蒸着等の公知技術で電極を作成し、電極Sと電極Dを作る。なお、ErSi2のナノワイヤの場合、表面層は酸化されて絶縁層となっている。このナノワイヤを横切るように、例えばFIB(focused ion beam inplantation )の技術を用いて、電極G−Gを形成する。このように構成すると、電極G−Gを制御電極とする電子素子となる。電極G−Gの電圧を制御することにより、単一の電子を制御するSET(single electron transistor)を実現することも可能である。 FIG. 26 is a conceptual top view of an electronic device using nanowires as conductive elements according to the present invention. Electrodes are formed on both ends of the nanowire 20 by a known technique such as vapor deposition, and electrodes S and D are formed. In the case of ErSi 2 nanowires, the surface layer is oxidized to be an insulating layer. An electrode GG is formed so as to cross the nanowire by using, for example, a focused ion beam implantation (FIB) technique. If comprised in this way, it will become an electronic element which uses electrode GG as a control electrode. It is possible to realize a SET (single electron transistor) that controls a single electron by controlling the voltage of the electrode GG.

図27は、本発明に係る二本のナノワイヤを用いた電子素子の概念的上面図である。
作成方法は、図26の場合と同じで二本のナノワイヤ20,20の両端に電極Sと電極Dを形成し、それぞれのナノワイヤの表面絶縁層に接触する電極Rと電極Wを、FIBの技術等を用いて形成したものである。
FIG. 27 is a conceptual top view of an electronic device using two nanowires according to the present invention.
The production method is the same as in FIG. 26, and the electrodes S and D are formed on both ends of the two nanowires 20 and 20, and the electrode R and the electrode W that are in contact with the surface insulating layer of each nanowire are formed using the FIB technology. Etc. are used.

以上、本発明に係るナノワイヤの製造方法を、ErSi2を例に挙げて詳しく説明してきたが、本発明の適用対象はこれに限られない。Si単結晶を基板とするとき、Er、Nd、Yb等の希土類とSiの化合物または合金、Ni、Cr、Co、Mn等の3d遷移金属とSiの化合物または合金、あるいはGeとSiの合金等のナノワイヤの作成に適用することができる。特に、ナノワイヤの格子定数の一つが上記基板の格子定数の一つに近い場合に、好適に適用できる。 Above, the nanowires of the manufacturing method according to the present invention has been described in detail by way of ErSi 2 as an example, application of the present invention is not limited thereto. When Si single crystal is used as a substrate, a compound or alloy of rare earth such as Er, Nd, Yb or the like and Si, a 3d transition metal such as Ni, Cr, Co or Mn and a compound or alloy of Si, or an alloy of Ge and Si, etc. It can be applied to the creation of nanowires. In particular, the present invention can be suitably applied when one of the lattice constants of the nanowire is close to one of the lattice constants of the substrate.

図28は、本発明によるNdSi2のナノワイヤの生成過程を、時間を追って原子間力顕微鏡で観察した例である。この観察例から分かるように、本発明によれば、NdSi2のナノワイヤの作成も可能であることが分かる。 FIG. 28 is an example of the NdSi 2 nanowire generation process according to the present invention observed with an atomic force microscope over time. As can be seen from this observation example, it can be seen that according to the present invention, it is possible to produce nanowires of NdSi 2 .

スピンコーティング法の概念図である。It is a conceptual diagram of a spin coating method. レーザアブレーション法の概念図である。It is a conceptual diagram of the laser ablation method. 微小空間を作る第1の方法の概念図である。It is a conceptual diagram of the 1st method which makes minute space. 第1の方法により作成された微小空間を有するサンプルの概念的断面図である。It is a conceptual sectional view of a sample which has a minute space created by the 1st method. 微小空間を作る第2の方法の概念図である。It is a conceptual diagram of the 2nd method which makes minute space. 第2の方法により作成された微小空間を有するサンプルの概念的断面図である。It is a conceptual sectional view of a sample which has a minute space created by the 2nd method. アニールシステムの一つの実施の形態の概念図である。It is a conceptual diagram of one embodiment of an annealing system. アニール過程の一例を示した図である。It is the figure which showed an example of the annealing process. アニール過程の他例を示した図である。It is the figure which showed the other example of the annealing process. 自己組織化によるナノワイヤ形成のメカニズムの概念図であって、(A)はアニール前、(B)はアニール中、(C)はアニール後を示す。It is a conceptual diagram of the mechanism of nanowire formation by self-organization, (A) before annealing, (B) during annealing, (C) shows after annealing. 複数の自己組織化されたErSi2のナノワイヤの低倍率の走査型電子顕微鏡(SEM)による観察像である。It is an observation image by a low magnification scanning electron microscope (SEM) of a plurality of self-organized ErSi 2 nanowires. 対になって自己組織化されたErSi2のナノワイヤの高倍率の走査型電子顕微鏡(SEM)による観察像である。Is an observation image by self-assembled ErSi 2 nanowires high magnification scanning electron microscope (SEM) in pairs. Si単結晶の[100]面、[110]面および[111]面の上に形成されたErSi2のナノワイヤの原子間力顕微鏡(AFM)イメージの一例である。[100] surface of the Si single crystal, which is an example of a [110] face and [111] between the nanowires of the atomic force ErSi 2 formed on the surface microscope (AFM) images. ErSi2のナノワイヤの束の原子間力顕微鏡(AFM)イメージの一例である。 2 is an example of an atomic force microscope (AFM) image of a bundle of ErSi 2 nanowires. ErSi2の単位格子の概念図である。It is a conceptual diagram of a unit cell of ErSi 2. Si単結晶の[001]面の上に形成されるErSi2のナノワイヤの構造を概念的に示した図である。Si is a diagram conceptually showing the nanowire structure ErSi 2 formed on the [001] plane of a single crystal. Si単結晶の[110]面に形成されるErSi2のナノワイヤの長さ、幅、高さを加熱温度の関数として測定した例である。This is an example in which the length, width and height of ErSi 2 nanowires formed on the [110] plane of a Si single crystal were measured as a function of heating temperature. Si単結晶の[110]面に形成されるErSi2のナノワイヤの長さ、幅、高さをEr濃度の関数として測定した例であるThis is an example in which the length, width and height of ErSi 2 nanowires formed on the [110] plane of a Si single crystal are measured as a function of Er concentration. Si単結晶の[110]面に形成されるErSi2のナノワイヤの長さ、幅、高さを加熱時間の関数として測定した例である。This is an example in which the length, width and height of ErSi 2 nanowires formed on the [110] plane of a Si single crystal were measured as a function of heating time. ナノワイヤのEDS(エネルギー分散型X線分光分析)スペクトルである。It is an EDS (energy dispersive X-ray spectroscopy) spectrum of nanowires. 原子間力顕微鏡を用いて比抵抗率を測定する方法の概念図である。It is a conceptual diagram of the method of measuring a specific resistivity using an atomic force microscope. 電流と電圧の測定値である(横軸は電圧、縦軸は電流)。It is a measured value of current and voltage (the horizontal axis is voltage and the vertical axis is current). 電気抵抗を測定したナノワイヤの原子間力顕微鏡(AFM)イメージ(+1、・・・・+9は測定点)である。It is an atomic force microscope (AFM) image (+1,..., +9 is a measurement point) of a nanowire in which electric resistance is measured. 電気抵抗と比抵抗率の測定値である(横軸は距離、左縦軸は電気抵抗、右縦軸は比抵抗率)。It is a measured value of electrical resistance and specific resistivity (the horizontal axis is distance, the left vertical axis is electrical resistance, and the right vertical axis is specific resistivity). ナノワイヤを導電要素とする電子素子の概念的上面図である。It is a notional top view of the electronic device which uses a nanowire as an electroconductive element. 二本のナノワイヤを用いた電子素子の概念的上面図である。It is a notional top view of an electronic device using two nanowires. NdSi2のナノワイヤの生成過程を、時間を追って原子間力顕微鏡で観察した例である。This is an example in which the generation process of NdSi 2 nanowires was observed with an atomic force microscope over time.

符号の説明Explanation of symbols

1 ナノワイヤの材料
2 溶媒
3 飽和溶液
4 基板
4a 結晶面
4b 裏側面
5 基板支持台
6 ターゲット
7 高エネルギーパルスレーザ光
8 蒸発またはイオン化した物質
9 スペーサ
9a 穴
10 蓋部材
11 被覆部材
11a 凹部
12 サンプル
13 真空チェンバー
13a 石英窓
14 サンプル支持台
15 赤外線ランプ
15a ランプ制御器
16 集光用鏡
17 ナノワイヤ、
18 金電極、
19 可動のプローブ、
20 ナノワイヤ
S 微小空間
A 電流源
V 電圧計
DESCRIPTION OF SYMBOLS 1 Nanowire material 2 Solvent 3 Saturated solution 4 Substrate 4a Crystal surface 4b Back side surface 5 Substrate support stand 6 Target 7 High energy pulse laser beam 8 Evaporated or ionized substance 9 Spacer 9a Hole 10 Lid member 11 Cover member 11a Recess 12 Sample 13 Vacuum chamber 13a Quartz window 14 Sample support 15 Infrared lamp 15a Lamp controller 16 Condensing mirror 17 Nanowire,
18 gold electrode,
19 Movable probe,
20 Nanowire S Micro space A Current source V Voltmeter

Claims (12)

表面が清浄な結晶面である基板を準備する基板準備過程と、その基板上で自己組織化によりナノワイヤを形成するナノワイヤ材料を準備するナノワイヤ材料準備過程と、上記ナノワイヤ材料を上記基板の表面に付着させる材料供給過程と、上記材料が付着された上記基板を真空中で所定温度に保つアニール過程とを含むナノワイヤの製造方法において、上記基板の上記ナノワイヤ材料が付着された表面の前に微小空間を形成する微小空間形成過程を設け、上記アニール過程を上記基板の上記ナノワイヤ材料が付着された表面の前に微小空間を形成した状態で行うことを特徴とする、ナノワイヤの製造方法。 A substrate preparation process for preparing a substrate having a clean crystal surface, a nanowire material preparation process for preparing a nanowire material for forming a nanowire by self-organization on the substrate, and attaching the nanowire material to the surface of the substrate In a nanowire manufacturing method including a material supplying process for causing the substrate to which the material is attached and an annealing process for maintaining the substrate to which the material is attached at a predetermined temperature in a vacuum , a minute space is formed in front of the surface of the substrate to which the nanowire material is attached. A method for producing a nanowire, comprising: forming a minute space to be formed, and performing the annealing process in a state where a minute space is formed in front of the surface of the substrate to which the nanowire material is attached . 上記自己組織化によりナノワイヤを形成するナノワイヤ材料が、Er,Nd,Yb等の希土類元素、あるいは、Ni,Mn,Cr,Co等の3d遷移金属元素、またはそれらとSiの化合物または合金、または、GeまたはGeEr、あるいはそれらを含む化合物または合金であることを特徴とする、請求項1記載のナノワイヤの製造方法。 The nanowire material for forming the nanowire by self-assembly is a rare earth element such as Er, Nd, Yb, or a 3d transition metal element such as Ni, Mn, Cr, Co, or a compound or alloy of Si and Si, or The method for producing a nanowire according to claim 1, wherein the nanowire is Ge or GeEr, or a compound or alloy containing them . 上記基板の表面が、Siの単結晶の[100]面、または[110]面、または[111]面であることを特徴とする、請求項1に記載のナノワイヤの製造方法。 2. The method of manufacturing a nanowire according to claim 1, wherein the surface of the substrate is a [100] plane, a [110] plane, or a [111] plane of a single crystal of Si . 上記材料供給過程が、スピンコーティング法により、上記ナノワイヤを製造するための材料を溶かした溶液をスピンコータを用いて上記基板の表面に塗布する過程、あるいは、レーザアブレーション法により、上記ナノワイヤを製造するための材料をターゲットとしてレーザ照射を行い上記基板の表面に上記材料を付着させる過程からなることを特徴とする、請求項1に記載のナノワイヤの製造方法。 The material supply process is a process of applying a solution in which a material for manufacturing the nanowire is dissolved by a spin coating method to the surface of the substrate using a spin coater, or manufacturing the nanowire by a laser ablation method. 2. The method of manufacturing a nanowire according to claim 1, comprising the step of attaching the material to the surface of the substrate by irradiating a laser with the material as a target . 上記微小空間形成過程が、穴が設けられたスペーサを上記基板の上記材料が付着された面の前に置き、さらにそのスペーサの穴を蓋部材で覆うことにより、上記基板の前面に微小空間を形成するスペーサ式微小空間形成過程、あるいは、浅い凹部が形成された被覆部材を、上記基板の上記材料が付着された面の前に上記凹部が位置するように載置することにより、上記基板の前面に微小空間を形成する凹部式微小空間形成過程からなることを特徴とする、請求項1に記載のナノワイヤの製造方法。 In the process of forming the minute space, a spacer provided with a hole is placed in front of the surface of the substrate on which the material is adhered, and the hole of the spacer is covered with a lid member, thereby forming a minute space on the front surface of the substrate. A spacer-type minute space forming process to be formed or a covering member formed with a shallow recess is placed so that the recess is positioned in front of the surface of the substrate to which the material is attached. 2. The method of manufacturing a nanowire according to claim 1, comprising a recess-type microspace forming process for forming a microspace on the front surface . 上記アニール過程で、上記基板の上記材料を付着させた面と反対側の面側から上記基板を加熱することを特徴とする、請求項1に記載のナノワイヤの製造方法。 2. The method of manufacturing a nanowire according to claim 1, wherein in the annealing process, the substrate is heated from a surface side opposite to a surface of the substrate on which the material is adhered . 3. 上記アニール過程で、上記基板の温度を、上記ナノワイヤを作るための材料の蒸発温度より高く、かつ、上記ナノワイヤの構成元素の蒸発温度より僅かに低い温度に保つことを特徴とする、請求項1に記載のナノワイヤの製造方法。 The temperature of the substrate is maintained at a temperature that is higher than an evaporation temperature of a material for forming the nanowire and slightly lower than an evaporation temperature of a constituent element of the nanowire in the annealing process. The manufacturing method of nanowire as described in any one of. 上記ターゲットが、ErCl 3 、またはErを含有するSiであることを特徴とする、請求項記載のナノワイヤの製造方法。 5. The method for producing a nanowire according to claim 4 , wherein the target is ErCl 3 or Si containing Er . 上記ナノワイヤの材料が、ErCl 3 等の希土類塩化物であり、上記アニール過程における基板の加熱温度が、1000〜1200℃であることを特徴とする、請求項1に記載のナノワイヤの製造方法。 2. The method of manufacturing a nanowire according to claim 1 , wherein the material of the nanowire is a rare earth chloride such as ErCl 3 , and the heating temperature of the substrate in the annealing process is 1000 to 1200 ° C. 3. 上記ナノワイヤの材料が、ErCl 3 等の希土類塩化物であり、上記アニール過程における基板の加熱温度が、上記希土類塩化物の分解温度と、1000〜1200℃のワイヤ生成温度の2段階であることを特徴とする、請求項1に記載のナノワイヤの製造方法。 The material of the nanowire is a rare earth chloride such as ErCl 3 , and the heating temperature of the substrate in the annealing process is in two stages: a decomposition temperature of the rare earth chloride and a wire generation temperature of 1000 to 1200 ° C. The method for producing a nanowire according to claim 1, wherein the method is characterized in that: 請求項1の方法で形成されたナノワイヤを導電要素として使用することを特徴とする、ナノワイヤの利用方法。 A method of using nanowires, characterized in that the nanowires formed by the method of claim 1 are used as conductive elements. 請求項1方法で形成されたナノワイヤを第1の導電要素とし、上記ナノワイヤ表面の酸化層を電気絶縁体要素とし、さらにナノワイヤに近接して公知の方法により形成された導電要素を第2の導電要素とした電気素子であって、上記第2の導電要素をゲート要素とすることを特徴とする、電子素子A nanowire formed by the method is used as a first conductive element, an oxide layer on the surface of the nanowire is used as an electrical insulator element, and a conductive element formed by a known method in the vicinity of the nanowire is used as a second conductive element. An electronic element as an element, wherein the second conductive element is a gate element .
JP2005105142A 2005-03-31 2005-03-31 Manufacturing method of nanowire Expired - Fee Related JP4922566B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005105142A JP4922566B2 (en) 2005-03-31 2005-03-31 Manufacturing method of nanowire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105142A JP4922566B2 (en) 2005-03-31 2005-03-31 Manufacturing method of nanowire

Publications (2)

Publication Number Publication Date
JP2006281379A JP2006281379A (en) 2006-10-19
JP4922566B2 true JP4922566B2 (en) 2012-04-25

Family

ID=37403811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105142A Expired - Fee Related JP4922566B2 (en) 2005-03-31 2005-03-31 Manufacturing method of nanowire

Country Status (1)

Country Link
JP (1) JP4922566B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317477B2 (en) 2018-09-25 2023-07-31 愛三工業株式会社 Pump and its mounting method in vehicle

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015261B2 (en) * 1994-09-12 2000-03-06 科学技術振興事業団 Heat treatment method of sapphire single crystal substrate to improve surface characteristics
JPH11233751A (en) * 1998-02-18 1999-08-27 Jeol Ltd Quantum element and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317477B2 (en) 2018-09-25 2023-07-31 愛三工業株式会社 Pump and its mounting method in vehicle

Also Published As

Publication number Publication date
JP2006281379A (en) 2006-10-19

Similar Documents

Publication Publication Date Title
KR101132706B1 (en) Method for growing graphene layer
US8836941B2 (en) Method and apparatus to prepare a substrate for molecular detection
US7105118B2 (en) Methods of forming three-dimensional nanodot arrays in a matrix
Bardotti et al. Organizing nanoclusters on functionalized surfaces
WO2008010959A9 (en) Beam ablation lithography
EP1760792A1 (en) Nanodot memory and fabrication method thereof
WO2013028861A1 (en) Ion beam processing of sic for fabrication of graphene structures
Sisman et al. Influence of iron and nitrogen ion beam exposure on the gas sensing properties of CuO nanowires
JP2004506532A (en) Single molecule array on silicon substrate for quantum computer
JP4922566B2 (en) Manufacturing method of nanowire
Zhang et al. Physical mechanisms involved in the formation and operation of memory devices based on a monolayer of gold nanoparticle-polythiophene hybrid materials
US20060266442A1 (en) Methods of forming three-dimensional nanodot arrays in a matrix
Stiller et al. Electrical transport properties of polycrystalline and amorphous TiO2 single nanotubes
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
KR20090093081A (en) Manufacturing method of aligned nanowire and element application
RU2228900C1 (en) Method for producing carbon nanostructures
Singh et al. Field emission study from tantalum surfaces micro-structured with femtosecond pulsed laser irradiation
Spyropoulos-Antonakakis et al. Thermionic field emission in gold nitride Schottky nanodiodes
Bischoff et al. Nanostructures by mass-separated FIB
D’urso et al. Size distribution of silver nanoclusters induced by ion, electron, laser beams and thermal treatments of an organometallic precursor
RU2772926C1 (en) Method for manufacturing an element based on ferroelectric hafnium oxide for switchable opto- and microelectronics devices
JP2012045672A (en) Three-dimensional structure having laser-induced surface layer and method for manufacturing the structure
Kuksin et al. Chemical and laser structuring of carbon nanotubes arrays for use in biomedical devices
Wilt Atomically-thin Al2O3 dielectric films for metal-insulator-metal tunnel junctions
JP2005075654A (en) Single crystal tungsten oxide nanotube, single crystal tungsten oxide nanowire, and method for manufacturing them

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees