JP4909848B2

JP4909848B2 - Manufacturing method of semiconductor package

Info

Publication number: JP4909848B2
Application number: JP2007239528A
Authority: JP
Inventors: 英之和田
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2007-09-14
Filing date: 2007-09-14
Publication date: 2012-04-04
Anticipated expiration: 2027-09-14
Also published as: JP2009071150A

Description

本発明は半導体パッケージの製造方法に係り、より詳しくは、半導体パッケージに水やパーティクルが侵入し難く、かつ、結露が生じ難い半導体パッケージの製造方法に関する。 The present invention relates to a manufacturing how the semiconductor package, and more particularly, hardly water or particles in a semiconductor package to penetrate, and relates to the production how the hard condensation occurs semiconductor package.

昨今の携帯電話や携帯情報端末、デジタルカメラなどのモバイル電子機器は、その携帯性や軽量化が大きな市場ニーズとなっている。そのため、搭載される光学系半導体デバイスなどの各チップは更なる小型・薄型化が必須であり、安定した製造工程が求められる。
これらモバイル電子機器に搭載されているＣＣＤ、ＣＭＯＳなどに代表されるような光学系半導体デバイスをパッケージする際には、イメージエリア上にあるマイクロレンズを工程環境や使用環境から保護するために、光学系デバイス上に一定の空間をなすように、接着層を介して、保護部材としてのカバーガラスが設けられることがある。
しかしながら、このようなパッケージ構造にすると、接着層が樹脂の場合は、接着層の内側の領域と外側の領域とが完全にシールされているわけではないので、外側の僅かな水分等が樹脂からなる接着層を通して内側の空間内に入り込んでくる。そのため、この水分等が結露の原因となり、結果として画像不良となることがある。また、接着層の内側の領域を完全に不活性ガス雰囲気に置換することは困難であり、工程中に発生した僅かなガス成分が内側の領域にとどまり、結露等不良の原因となることもある。 In recent mobile electronic devices such as mobile phones, personal digital assistants, and digital cameras, portability and weight reduction have become a great market need. Therefore, each chip such as an optical semiconductor device to be mounted must be further reduced in size and thickness, and a stable manufacturing process is required.
When packaging optical semiconductor devices such as CCDs and CMOSs mounted on these mobile electronic devices, the optical lenses are protected to protect the microlenses on the image area from the process environment and the usage environment. A cover glass as a protective member may be provided through an adhesive layer so as to form a certain space on the system device.
However, with such a package structure, when the adhesive layer is a resin, the inner region and the outer region of the adhesive layer are not completely sealed, so that a slight amount of moisture on the outer side is not removed from the resin. It enters the inner space through the adhesive layer. For this reason, the moisture or the like may cause condensation, resulting in an image defect. In addition, it is difficult to completely replace the inner region of the adhesive layer with an inert gas atmosphere, and a slight gas component generated during the process remains in the inner region, which may cause defects such as condensation. .

そこで、パッケージ内に結露が生じることを解消するようにした以下の手段が開示されている。
特許文献１に開示されている半導体パッケージにおいては、半導体パッケージに通気路を設け半導体パッケージ外部との通気を確保するようにしている。更にこの通気孔の構造を複雑にすることで、液体やパーティクルが半導体パッケージ内に侵入することを防いでいる。 In view of this, the following means for eliminating the occurrence of condensation in the package is disclosed.
In the semiconductor package disclosed in Patent Document 1, a ventilation path is provided in the semiconductor package so as to ensure ventilation with the outside of the semiconductor package. Further, by complicating the structure of the air hole, liquid and particles are prevented from entering the semiconductor package.

しかしながら、通気孔経路が複雑なため、形成工程においてパターン形成不良が生じる虞があり、また使用する樹脂が限定されてしまう。特に、ウエハ状態からチップをダイシングして個別化する際に、水などの液体だけでなく、パーティクル等が浸入し、通気孔を塞いでしまう虞があった。更に通気孔の経路を確保するために相応の接着樹脂層が必要とされ、半導体チップのサイズが大きくなってしまう虞もあった。
特許第３８３０４９５号 However, since the vent hole path is complicated, there is a possibility that pattern formation failure may occur in the forming process, and the resin to be used is limited. In particular, when individual chips are diced from the wafer state, not only liquid such as water but also particles may enter and block the air holes. Further, a corresponding adhesive resin layer is required to secure the route of the vent hole, and there is a possibility that the size of the semiconductor chip becomes large.
Japanese Patent No. 3830495

本発明は、上記事情に鑑みてなされたもので、半導体パッケージの製造工程中において水やパーティクルが侵入し難く、かつ結露が生じ難い半導体パッケージを簡単に形成する製造方法を提供することを第一の目的とする。 The present invention has been made in view of the above circumstances, and it is a first object of the present invention to provide a manufacturing method for easily forming a semiconductor package in which water and particles are unlikely to enter during the manufacturing process of the semiconductor package and condensation is not easily generated. The purpose.

本発明の、請求項１に係る半導体パッケージの製造方法は、半導体基板の一面に、複数の機能素子を離間部を設けて形成する第一工程、前記機能素子を囲むように、前記離間部にスペーサーを突設して形成する第二工程、並びに、キャップ基板を前記半導体基板に対向して配置し、前記スペーサーを介して前記キャップ基板と前記半導体基板とを接着して、前記機能素子と前記キャップ基板の間に位置する複数の第一空間と各々の前記第一空間から離れる方向に延設される第二空間を形成する第三工程、とを少なくとも備える半導体パッケージの製造方法であって、前記半導体基板、前記スペーサー、および、前記キャップ基板からなる構造体を、前記スペーサーがある領域で、かつ、前記第二空間を横断しない位置で前記半導体基板と前記キャップ基板の重なり方向に分断する第四工程、前記分断面に各々の第二空間の端部が外部と連通するように開口部を形成する第五工程、とを順に備えることを特徴とする。 According to a first aspect of the present invention, there is provided a semiconductor package manufacturing method comprising: a first step of forming a plurality of functional elements on one surface of a semiconductor substrate by providing a separation section; and the separation section so as to surround the functional elements. A second step of forming by projecting a spacer; and a cap substrate is disposed opposite the semiconductor substrate, the cap substrate and the semiconductor substrate are bonded via the spacer, and the functional element and the A semiconductor package manufacturing method comprising at least a plurality of first spaces located between cap substrates and a third step of forming a second space extending in a direction away from each of the first spaces, The structure including the semiconductor substrate, the spacer, and the cap substrate is formed in a region where the spacer is present and at a position that does not cross the second space. Fourth step of cutting the overlapping direction of the cap substrate, a fifth step of each end of the second space in the partial cross-section to form an opening so as to communicate with the outside, characterized in that it successively comprises a city.

本発明の、請求項２に係る半導体パッケージの製造方法は、請求項１において、前記第二空間は、ドライプロセスによって連通させることを特徴とする According to a second aspect of the present invention, there is provided a semiconductor package manufacturing method according to the first aspect, wherein the second space is communicated by a dry process.

本発明における半導体パッケージの製造方法によれば、機能素子を配した半導体基板とキャップ基板とを接着する接着層に、半導体パッケージ内外を後の工程で連通するような非貫通の第二空間を設ける。次に、半導体パッケージを半導体基板とキャップ基板との重なり方向に分断した後にこの第二空間を連通させる。
ゆえに、本発明によれば、半導体パッケージの分断時に水やパーティクルが半導体パッケージ内部に侵入することを抑制することができ、また、この第二空間が通気路となるので、半導体パッケージ内部に生じる結露を抑制することができる半導体パッケージの製造方法が得られる。 According to the semiconductor package manufacturing method of the present invention, the non-penetrating second space is provided in the adhesive layer for bonding the semiconductor substrate on which the functional elements are arranged and the cap substrate so as to communicate the inside and outside of the semiconductor package in a later step. . Next, after the semiconductor package is divided in the overlapping direction of the semiconductor substrate and the cap substrate, the second space is communicated.
Therefore, according to the present invention, it is possible to prevent water and particles from entering the semiconductor package when the semiconductor package is divided, and the second space serves as a ventilation path. A semiconductor package manufacturing method capable of suppressing the above is obtained.

本発明における半導体パッケージは、半導体基板の一面に機能素子が配され、この機能素子を囲むようにスペーサーが突設されている。また、半導体基板に対向してキャップ基板が配置し、スペーサーを介して半導体基板と接着している。更に、機能素子とキャップ基板の間に第一空間が位置し、この第一空間と半導体パッケージの外部とを連通するように第二空間がスペーサーに設けられている。このような構成において、前記第一空間に面した前記第二空間の一方の開口径よりも、前記第二空間の他方の開口径の方を小さくした構造を備えている。
ゆえに、本発明によれば、水やパーティクル等が侵入し難い半導体パッケージが得られる。 In the semiconductor package according to the present invention, functional elements are arranged on one surface of a semiconductor substrate, and spacers are provided so as to surround the functional elements. In addition, a cap substrate is disposed so as to face the semiconductor substrate, and is bonded to the semiconductor substrate via a spacer. Furthermore, a first space is located between the functional element and the cap substrate, and a second space is provided in the spacer so as to communicate the first space with the outside of the semiconductor package. In such a configuration, a structure is provided in which the other opening diameter of the second space is smaller than the opening diameter of the second space facing the first space.
Therefore, according to the present invention, it is possible to obtain a semiconductor package in which water, particles, and the like hardly enter.

以下、本発明を、図面を参照して説明する。
本発明は、これら実施例によって限定されるものではない。 Hereinafter, the present invention will be described with reference to the drawings.
The present invention is not limited to these examples.

（第一実施形態）
本発明の第一実施形態に係る半導体パッケージについて、図１〜図３に基づき説明する。 (First embodiment)
A semiconductor package according to a first embodiment of the present invention will be described with reference to FIGS.

図１は、本発明に係る第一実施形態の半導体パッケージ１０の製造工程を示す縦断面図である。
まず、図１（ａ）において、半導体基板１１の一面に、離間部を設けて機能素子１２を形成する。機能素子１２を形成する方法としては、一般的な半導体プロセスが用いられる。 FIG. 1 is a longitudinal sectional view showing a manufacturing process of the semiconductor package 10 of the first embodiment according to the present invention.
First, in FIG. 1A, the functional element 12 is formed by providing a separation portion on one surface of the semiconductor substrate 11. As a method of forming the functional element 12, a general semiconductor process is used.

半導体基板１１に関しては、例えば、ガリウム砒素、ゲルマニウム、シリコン等から成るものが好ましく、このうち、シリコンがより好ましい。 The semiconductor substrate 11 is preferably made of, for example, gallium arsenide, germanium, silicon or the like, and of these, silicon is more preferable.

機能素子１２に関しては、特に制限はないが、ＣＣＤやＣＭＯＳ等のイメージセンサ、ＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍ）デバイスなどが用いることができる。ＭＥＭＳの一例としては、マイクロリレー、マイクロスイッチ、圧力センサ、加速度センサ、高周波フィルタ、マイクロミラー等が挙げられる。 Although there is no restriction | limiting in particular regarding the functional element 12, Image sensors, such as CCD and CMOS, a MEMS (Micro Electro Mechanical System) device, etc. can be used. Examples of MEMS include micro relays, micro switches, pressure sensors, acceleration sensors, high frequency filters, micro mirrors, and the like.

次に、図１（ｂ）に示すように、スペーサー１３を半導体基板１１に設置し、第二空間１４を、スペーサー１３が半導体基板１１と接着する反対側の面にパターン形成する。
スペーサー１３は機能素子１２を囲うように、半導体基板１１に設置するのが好ましい。具体的には、スペーサー１３をスピンコートにより形成した後、フォトリソグラフィにより第二空間１４をパターン形成する。また他の方法としては、スタンピング、ディスペンス法等の手法を用いて第二空間１４の形状を有するスペーサー１３をパターン形成することも可能であり、必要性に応じて適宜選択して用いればよい。 Next, as shown in FIG. 1B, the spacer 13 is placed on the semiconductor substrate 11, and the second space 14 is patterned on the opposite surface where the spacer 13 adheres to the semiconductor substrate 11.
The spacer 13 is preferably installed on the semiconductor substrate 11 so as to surround the functional element 12. Specifically, after the spacer 13 is formed by spin coating, the second space 14 is patterned by photolithography. As another method, the spacer 13 having the shape of the second space 14 can be patterned by using a stamping method, a dispensing method, or the like, and may be appropriately selected according to necessity.

図２は、図１（ｂ）の構造物を示す図である。図２は、（ａ）〜（ｄ）の４つの図面からなり、図２（ａ）は、図１（ｂ）と同一の縦断面図、図２（ｂ）は、半導体基板１１とスペーサー１３の重なり方向で、紙面上において上方から見た平面図、図２（ｃ）は、図２（ａ）におけるＬ１−Ｌ１断面図、図２（ｄ）は斜視図である。図２に示す通り、スペーサー１３は、機能素子１２を配した半導体基板１１上にあって、機能素子１２と重ならない領域に形成されている。これにより、スペーサー１３で囲まれてなる第一空間１５が、機能素子１２上に設けられている。また、スペーサー１３において、半導体基板１１と接する一面とは反対側の他面には、第一空間１５から離れる方向に延設された第二空間１４が１つ又は複数、形成されている。更に、第二空間１４は近傍に位置する第一空間１５同士を連通しないように形成されている。 FIG. 2 is a diagram illustrating the structure of FIG. 2 includes four drawings (a) to (d). FIG. 2 (a) is the same longitudinal sectional view as FIG. 1 (b), and FIG. 2 (b) is the semiconductor substrate 11 and the spacer 13. FIG. FIG. 2C is a cross-sectional view taken along line L1-L1 in FIG. 2A, and FIG. 2D is a perspective view. As shown in FIG. 2, the spacer 13 is formed in a region on the semiconductor substrate 11 on which the functional element 12 is arranged so as not to overlap the functional element 12. Thereby, the first space 15 surrounded by the spacer 13 is provided on the functional element 12. In the spacer 13, one or a plurality of second spaces 14 extending in a direction away from the first space 15 are formed on the other surface opposite to the one surface in contact with the semiconductor substrate 11. Furthermore, the second space 14 is formed so as not to communicate with the first spaces 15 located in the vicinity.

スペーサー１３を構成するのに適した材料としては、エポキシ樹脂、アクリル樹脂、エポキシ・アクリル樹脂などの樹脂が好ましく、エポキシアクリレート等の感光性樹脂や、感光性ガラスペーストなどの感光性樹脂を用いるのがより好ましい。 As a material suitable for constituting the spacer 13, a resin such as an epoxy resin, an acrylic resin, or an epoxy / acrylic resin is preferable, and a photosensitive resin such as an epoxy acrylate or a photosensitive resin such as a photosensitive glass paste is used. Is more preferable.

第二空間１４は、結露を生じさせる原因となるガス等が、半導体パッケージ内（スペーサーによって囲まれた内側領域である第一空間１５）に滞留することが無いように、ガス等の出入りに自由度を持たせる流路である。図示例では形成が容易でガス等の流れが生じ易いストレート状に構成されているが、使用状況等に応じ、適宜形状を変更するのが好ましい。また、この第二空間１４は、半導体パッケージ内に万遍なく効率良く流れが生じるように、たとえばパッケージ内に対向させて備えるように構成するのが好ましい。更に、この第二空間１４は同一平面上に配置するだけでなく、立体的に配置することも可能である。この場合、第二空間１４にクランクあるいは傾斜等をキャップ基板１６と半導体基板１１の積層方向に設けることで、更に水やパーティクル等の侵入を防ぐことが可能である。また、第二空間１４の形状は、図では四角形で示してあるが、特に限定されるわけではない。 The second space 14 is free to enter and exit the gas, etc. so that the gas causing the condensation does not stay in the semiconductor package (the first space 15 which is the inner region surrounded by the spacer). It is a channel that gives a degree. In the illustrated example, it is configured in a straight shape that is easy to form and is easy to generate a flow of gas or the like, but it is preferable to change the shape as appropriate according to the use situation or the like. In addition, it is preferable that the second space 14 is provided so as to be opposed to the inside of the package, for example, so that the flow can be generated uniformly and efficiently in the semiconductor package. Furthermore, the second space 14 can be arranged not only on the same plane but also three-dimensionally. In this case, by providing the second space 14 with a crank or an inclination in the stacking direction of the cap substrate 16 and the semiconductor substrate 11, it is possible to further prevent water and particles from entering. In addition, the shape of the second space 14 is shown by a square in the figure, but is not particularly limited.

次に、図１（ｃ）に示すように、キャップ基板１６を半導体基板１１に対向させて、スペーサー１３を介して半導体基板１１と接着させる。第二空間１４が形成されたスペーサー１３の面を介してキャップ基板１１と接着するので、スペーサー１３のキャップ基板１６と接着する側に第二空間１４を有する構造とすることができる。 Next, as shown in FIG. 1C, the cap substrate 16 is opposed to the semiconductor substrate 11 and bonded to the semiconductor substrate 11 through the spacer 13. Since it adheres to the cap substrate 11 through the surface of the spacer 13 in which the second space 14 is formed, a structure having the second space 14 on the side of the spacer 13 that adheres to the cap substrate 16 can be obtained.

キャップ基板１６に関しては、機能素子１２の上方に間隔を介して平行に配置され、第一空間１５をなすように配されている。このキャップ基板１６は、機能素子１２を保護する等の役割を有する。キャップ基板１６の材料としては、樹脂やガラス、金属等からなる板材を用いることができ、ＣＣＤやＣＭＯＳ等の光学系半導体デバイスに適用する場合には、光透過性を有するガラス等の材料を用いるのが好ましい。逆に、光を遮断する必要がある機能素子１２であれば、光を透過させない材質を用いることが望ましい。 The cap substrate 16 is disposed above the functional element 12 in parallel with a space therebetween and forms a first space 15. The cap substrate 16 has a role of protecting the functional element 12. As a material for the cap substrate 16, a plate material made of resin, glass, metal, or the like can be used. When applied to an optical semiconductor device such as a CCD or CMOS, a material such as glass having optical transparency is used. Is preferred. Conversely, if the functional element 12 needs to block light, it is desirable to use a material that does not transmit light.

また、キャップ基板１６を接着した後に、スペーサー１３に第二空間１４を形成することも可能である。この方法としては、小片化されてダイシングシートに並べられた状態にて、チップの樹脂層にレーザーをあて昇華させる。 It is also possible to form the second space 14 in the spacer 13 after the cap substrate 16 is bonded. As this method, the laser is applied to the resin layer of the chip and sublimated in the state of being divided into small pieces and arranged on a dicing sheet.

次に、図１（ｃ）で示す破線M１に沿って、図１（ｄ）に示すようにキャップ基板１６、スペーサー１３および半導体基板１１を積層方向に、かつ第二空間１４を横断しないように分断する。分断には、ダイシングソーを用いて行うのが好ましい。 Next, along the broken line M1 shown in FIG. 1C, as shown in FIG. 1D, the cap substrate 16, the spacer 13 and the semiconductor substrate 11 are stacked in the stacking direction and do not cross the second space. Divide. The dividing is preferably performed using a dicing saw.

次に、図１（ｅ）で示すように、第二空間１４を連通するようにスペーサー１３を削ることで、第一空間１５が半導体パッケージ１０外部と連通し、本実施形態の半導体パッケージ１０が得られる。スペーサー１３を削った分だけ半導体基板１１よりも内側にスペーサー１３が入り込んでいる。 Next, as shown in FIG. 1 (e), the spacer 13 is cut so as to communicate with the second space 14, whereby the first space 15 communicates with the outside of the semiconductor package 10, and the semiconductor package 10 of this embodiment is can get. The spacer 13 has entered the inner side of the semiconductor substrate 11 by the amount of the spacer 13 cut.

本発明の半導体パッケージ１０の製造方法によれば、半導体パッケージ１０を分断した後に第一空間１５を連通させるので、ダイシング時に水やパーティクルが半導体パッケージ１０内に侵入することを防げる。また、ダイシングによる第二空間１４の開口部のチッピングに囚われないので、従来の製造方法ではチッピングによって塞がってしまうような小さな開口部をもった第二空間１４を形成することが可能である。また、第二空間１４を連通させるために削るスペーサー１３の部位は、他の部位と比較し薄くなっているため、削るパターンを変えることで、第二空間１４を容易に任意のパターンで作製することができる。従来では、複数の第二空間をスペーサーに備えた場合、キャップ基板と半導体基板との接着性が低下し、ダイシングする際に半導体パッケージに不具合が生じる可能性があった。しかしながら、本発明においては、ダイシングする部位に第二空間１４がないので、安定してダイシングすることが可能であり、かつ複数の第二空間１４を設けることも可能となる。また、スペーサー１３と半導体基板１１との重なり方向において、第二空間１４の高さは特に限定されるものではなく、スペーサー１３が半導体基板１１と接着する面まで第二空間１４が拡張されてもよい。 According to the method for manufacturing the semiconductor package 10 of the present invention, the first space 15 is communicated after the semiconductor package 10 is divided, so that water and particles can be prevented from entering the semiconductor package 10 during dicing. Moreover, since it is not restricted by the chipping of the opening part of the 2nd space 14 by dicing, it is possible to form the 2nd space 14 with the small opening part which is obstruct | occluded by chipping in the conventional manufacturing method. Moreover, since the part of the spacer 13 to be shaved to communicate the second space 14 is thinner than other parts, the second space 14 can be easily formed in an arbitrary pattern by changing the shaving pattern. be able to. Conventionally, when a plurality of second spaces are provided in the spacer, the adhesiveness between the cap substrate and the semiconductor substrate is lowered, and there is a possibility that a defect occurs in the semiconductor package when dicing. However, in the present invention, since the second space 14 is not present at the site to be diced, it is possible to stably dic and a plurality of second spaces 14 can be provided. Further, the height of the second space 14 is not particularly limited in the overlapping direction of the spacer 13 and the semiconductor substrate 11, and even if the second space 14 is extended to the surface where the spacer 13 adheres to the semiconductor substrate 11. Good.

この第二空間１４の連通方法としては、O_２アッシングなどのドライプロセスを行い、半導体パッケージ１０外周部のスペーサー１３をエッチングしていくことで、第二空間１４を連通させるのが好ましい。また、スペーサー１３に用いられる樹脂によりCF４、C２F６およびC４F８等のCFガスやSF６ガスなどを用いたプラズマ処理や、これらのガスとの混合ガスでのプラズマ処理によって第二空間１４を連通させるなど、必要性に応じて適宜選択して行えばよい。更に、アルゴンやヘリウムなどの希ガスを混合して行うことも可能である。
また、このエッチング工程はダイシングシート上で行うため、全チップ一括処理が可能である。
本発明においては、ドライプロセスによりスペーサー１３をエッチングし、第二空間１４を連通させるので、作業工程中に水等が半導体パッケージ１０内部に浸入する虞が無くなる。更に、スペーサー１３に形成する第二空間１４と、スペーサー１３を削る量とを適宜調節することで多様な第二空間１４を簡単に形成することが可能となる。例えば、半導体パッケージ外周部から第一空間１５に向かって複数回分岐するような第二空間１４をスペーサー１３にパターニングし、このスペーサー１３を削る量を調節することで、半導体パッケージ１０外部に開口する第二空間の開口部の数を簡単に調節することが出来る。 As a communication method of the second space 14, it is preferable to communicate the second space 14 by performing a dry process such as O ₂ ashing and etching the spacer 13 on the outer periphery of the semiconductor package 10. Further, the second space 14 is communicated by plasma treatment using CF gas such as CF4, C2F6 and C4F8, SF6 gas, or the like by a resin used for the spacer 13, or plasma treatment with a mixed gas with these gases. What is necessary is just to select suitably according to necessity. Furthermore, it is also possible to carry out by mixing a rare gas such as argon or helium.
Further, since this etching process is performed on a dicing sheet, all the chips can be collectively processed.
In the present invention, since the spacer 13 is etched by the dry process and the second space 14 is communicated, there is no possibility that water or the like enters the semiconductor package 10 during the work process. Furthermore, various second spaces 14 can be easily formed by appropriately adjusting the second space 14 formed in the spacer 13 and the amount of the spacer 13 to be trimmed. For example, the second space 14 that is branched a plurality of times from the outer periphery of the semiconductor package toward the first space 15 is patterned into the spacer 13, and the amount of cutting the spacer 13 is adjusted to open the semiconductor package 10. The number of openings in the second space can be easily adjusted.

図３は、本発明の半導体パッケージの製造方法により得られる半導体パッケージ１０の模式図である。図３（ａ）は、半導体パッケージ１０の縦断面図、図３（ｂ）は、図３（ａ）におけるＬ２−Ｌ２断面図、図３（ｃ）は側面図、図３（ｄ）は斜視分解図をそれぞれ示している。この半導体パッケージ１０は、機能素子１２を一面に配した半導体基板１１とキャップ基板１６とがスペーサー１３を介して対向して接着されている。スペーサー１３は機能素子１２を配した半導体基板１１上にあって、機能素子１２と重ならない領域に配している。また、半導体基板１１、キャップ基板１６、及びスペーサー１３で囲まれてなる第一空間１５を有している。スペーサー１３のキャップ基板１６側には、第一空間１５と半導体パッケージ１０の外部とを連通する第二空間１４が設けられている。
第二空間１４によって第一空間１５内にガス等が滞留すること無く、例えば、イメージセンサ（ＣＣＤやＣＭＯＳ等）のマイクロレンズに結露が発生し、撮影が出来なくなってしまう不具合を解消することができると共に、デバイスが結露によって劣化してしまう虞も解消することが出来る。特に、第二空間１４はキャップ基板１６側に配していることから、キャップ基板１６の結露等をより積極的に抑制することができる。 FIG. 3 is a schematic view of a semiconductor package 10 obtained by the semiconductor package manufacturing method of the present invention. 3A is a longitudinal sectional view of the semiconductor package 10, FIG. 3B is a sectional view taken along line L2-L2 in FIG. 3A, FIG. 3C is a side view, and FIG. 3D is a perspective view. Each exploded view is shown. In this semiconductor package 10, a semiconductor substrate 11 having a functional element 12 disposed on one surface and a cap substrate 16 are bonded to each other with a spacer 13 therebetween. The spacer 13 is disposed on the semiconductor substrate 11 on which the functional element 12 is disposed, and in a region that does not overlap the functional element 12. The first space 15 is surrounded by the semiconductor substrate 11, the cap substrate 16, and the spacer 13. On the cap substrate 16 side of the spacer 13, a second space 14 that connects the first space 15 and the outside of the semiconductor package 10 is provided.
It is possible to solve the problem that, for example, condensation does not occur in the microlens of the image sensor (CCD, CMOS, etc.) and the photographing cannot be performed without gas or the like remaining in the first space 15 by the second space 14. In addition, it is possible to eliminate the possibility that the device will deteriorate due to condensation. In particular, since the second space 14 is disposed on the cap substrate 16 side, the condensation of the cap substrate 16 can be more positively suppressed.

（第二実施形態）
本発明の第二実施形態に係る半導体パッケージについて、図４〜図６に基づいて説明する。 (Second embodiment)
A semiconductor package according to a second embodiment of the present invention will be described with reference to FIGS.

図４は、本発明に係る第二実施形態の半導体パッケージ２０の製造工程を示す縦断面図である。
まず、図４（ａ）に示すように、キャップ基板２６を用意する。 FIG. 4 is a longitudinal sectional view showing a manufacturing process of the semiconductor package 20 of the second embodiment according to the present invention.
First, as shown in FIG. 4A, a cap substrate 26 is prepared.

次いで、図４（ｂ）に示すように、スペーサー２３をキャップ基板２６に設置し、第二空間２４を、スペーサー２３がキャップ基板２６と接着する反対側の面にパターン形成する。スペーサー２３、及び第二空間２４の形成方法は、第一実施形態と同様である。
また、キャップ基板２６を接着した後に、スペーサー２３にレーザーをあて昇華させることで、スペーサー２３がキャップ基板２６と接着している側に第二空間２４を形成することも可能である。こうすることで、スペーサー２３の半導体基板２１と接着する側の面と、スペーサー２３のキャップ基板２６と接着する側の面の両方に、第二空間２４を設けることが可能となる。 Next, as shown in FIG. 4B, the spacer 23 is placed on the cap substrate 26, and the second space 24 is patterned on the opposite surface where the spacer 23 adheres to the cap substrate 26. The formation method of the spacer 23 and the second space 24 is the same as that of the first embodiment.
It is also possible to form the second space 24 on the side where the spacer 23 is bonded to the cap substrate 26 by applying a laser to the spacer 23 and sublimating it after the cap substrate 26 is bonded. By doing so, it is possible to provide the second space 24 on both the surface of the spacer 23 that adheres to the semiconductor substrate 21 and the surface of the spacer 23 that adheres to the cap substrate 26.

図５は、図４（ｂ）の構造物を示す図である。図４は、（ａ）〜（ｄ）の４つの図面からなり、図５（ａ）は、図４（ｂ）と同一の縦断面図、図５（ｂ）は、キャップ基板２６とスペーサー２３の重なり方向で、紙面上において下方から見た平面図、図５（ｃ）は、図５（ａ）において第二空間２４が配する部位の横断面図、図５（ｄ）は斜視図である。図５に示す通り、スペーサー２３は、キャップ基板２６上にあって、キャップ基板２６と半導体基板２１とをスペーサー２３を介して接着した際、機能素子２２と重ならない領域に形成されている。これにより、スペーサー２３で囲まれてなる第一空間２５が、機能素子２２上に設けられる。また、スペーサー２３において、キャップ基板２６と接する一面とは反対側の他面には、第一空間２５から離れる方向に延設された第二空間２４が１つ又は複数、形成されている。更に、第二空間２４は近傍に位置する第一空間２５同士を連通しないように形成されている。 FIG. 5 is a diagram showing the structure of FIG. 4 includes four drawings (a) to (d). FIG. 5 (a) is the same longitudinal sectional view as FIG. 4 (b), and FIG. 5 (b) is the cap substrate 26 and the spacer 23. FIG. 5 (c) is a cross-sectional view of the portion disposed in the second space 24 in FIG. 5 (a), and FIG. 5 (d) is a perspective view. is there. As shown in FIG. 5, the spacer 23 is formed on the cap substrate 26 in a region that does not overlap the functional element 22 when the cap substrate 26 and the semiconductor substrate 21 are bonded together via the spacer 23. Thereby, the first space 25 surrounded by the spacer 23 is provided on the functional element 22. In the spacer 23, one or a plurality of second spaces 24 extending in a direction away from the first space 25 are formed on the other surface opposite to the one surface in contact with the cap substrate 26. Furthermore, the second space 24 is formed so as not to communicate with the first spaces 25 located in the vicinity.

図４（ｃ）に示すように、次に、機能素子２２を一面に配した半導体基板２１をキャップ基板２６に対向させて配置し、スペーサー２３を介して半導体基板２１と接着させる。 Next, as shown in FIG. 4C, the semiconductor substrate 21 with the functional elements 22 arranged on one surface is disposed to face the cap substrate 26 and bonded to the semiconductor substrate 21 through the spacers 23.

次に、図４（ｃ）で示す破線M２に沿って、図４（ｄ）に示すようにキャップ基板２４、スペーサー２３および半導体基板２１を積層方向に、かつ第二空間２４を横断しないように分断する。分断方法に関しては、第一実施形態と同様である。 Next, along the broken line M2 shown in FIG. 4C, as shown in FIG. 4D, the cap substrate 24, the spacer 23, and the semiconductor substrate 21 are arranged in the stacking direction and do not cross the second space 24. Divide. The dividing method is the same as in the first embodiment.

次に、図４（ｅ）で示すように、第二空間２４を連通するようにスペーサー２３を削ることで、第一空間２５が半導体パッケージ２０外部と連通し、本実施形態の半導体パッケージ２０が得られる。スペーサー２３を削った分だけ半導体基板２１よりも内側にスペーサー２３が入り込んでいる。
スペーサー２３を削る方法に関しては、例えばO_２アッシングなどのドライプロセスで行うのが好ましい。スペーサー２３を削った分だけ半導体基板２１よりも内側にスペーサー２５が入り込んでいる。 Next, as shown in FIG. 4E, the spacer 23 is cut so as to communicate with the second space 24, whereby the first space 25 communicates with the outside of the semiconductor package 20, and the semiconductor package 20 of the present embodiment is can get. The spacer 23 is inserted inside the semiconductor substrate 21 by the amount of the spacer 23 being cut.
Regarding the method of cutting the spacer 23, it is preferable to carry out by a dry process such as O ₂ ashing. The spacer 25 is inserted into the inner side of the semiconductor substrate 21 as much as the spacer 23 is cut.

本発明の半導体パッケージ２０の製造方法によれば、半導体パッケージ２０を分断した後に第一空間２５を連通させるので、ダイシング時に水やパーティクルが半導体パッケージ２０内に侵入することを防げる。また、ダイシングによる第二空間２４の開口部のチッピングに囚われないので、従来の製造方法ではチッピングによって塞がってしまうような小さな開口部をもった第二空間２４を形成することが可能である。また、第二空間２４を連通させるために削るスペーサー２３の部位は、他の部位と比較し薄くなっているため、削るパターンを変えることで、第二空間２４を容易に任意のパターンで作製することができる。従来では、複数の第二空間をスペーサーに備えた場合、キャップ基板と半導体基板との接着性が低下し、ダイシングする際に半導体パッケージに不具合が生じる可能性があった。しかしながら、本発明においては、ダイシングする部位に第二空間２４がないので、安定してダイシングすることが可能であり、かつ複数の第二空間２４を設けることも可能となる。また、第二空間２４の形成されたスペーサー２３の面にて半導体基板２１と接着するので、スペーサー２３の半導体基板２１と接着する側に第二空間２４を有する構造とすることができる。また、スペーサー２３とキャップ基板２６との重なり方向において、第二空間２４の高さは特に限定されるものではなく、スペーサー２３がキャップ基板２６と接着する面まで第二空間２４が拡張されてもよい。 According to the method for manufacturing the semiconductor package 20 of the present invention, the first space 25 is communicated after the semiconductor package 20 is divided, so that water and particles can be prevented from entering the semiconductor package 20 during dicing. Moreover, since it is not restricted by the chipping of the opening part of the 2nd space 24 by dicing, it is possible to form the 2nd space 24 with the small opening part which is obstruct | occluded by chipping in the conventional manufacturing method. In addition, since the portion of the spacer 23 to be cut for communicating the second space 24 is thinner than other portions, the second space 24 can be easily formed in an arbitrary pattern by changing the cutting pattern. be able to. Conventionally, when a plurality of second spaces are provided in the spacer, the adhesiveness between the cap substrate and the semiconductor substrate is lowered, and there is a possibility that a defect occurs in the semiconductor package when dicing. However, in the present invention, since the second space 24 is not present at the part to be diced, it is possible to perform dicing stably and a plurality of second spaces 24 can be provided. Moreover, since it adhere | attaches with the semiconductor substrate 21 in the surface of the spacer 23 in which the 2nd space 24 was formed, it can be set as the structure which has the 2nd space 24 in the side which adhere | attaches the semiconductor substrate 21 of the spacer 23. Further, the height of the second space 24 is not particularly limited in the overlapping direction of the spacer 23 and the cap substrate 26, and the second space 24 may be extended to the surface where the spacer 23 adheres to the cap substrate 26. Good.

図６は、本発明の半導体パッケージの製造方法により得られる第二実施形態の半導体パッケージ２０の模式図である。図６（ａ）は、半導体パッケージ２０の縦断面図、図６（ｂ）は、図６（ａ）におけるＬ４−Ｌ４断面図、図６（ｃ）は側面図、図６（ｄ）は斜視分解図をそれぞれ示している。この半導体パッケージ２０は、機能素子２２を一面に配した半導体基板２１とキャップ基板２６とがスペーサー２３を介して対向して接着されている。スペーサー２３は、半導体基板２１上にあって、機能素子２２と重ならないように配しており、半導体基板２１、キャップ基板２６、及びスペーサー２３で囲まれてなる第一空間２５を有している。このスペーサーの半導体基板２１側には、第一空間２５と半導体パッケージ２０の外部とを連通する第二空間２４が設けられている。
この第二空間２４によって第一空間２５内にガス等が滞留すること無く、例えば、イメージセンサ（ＣＣＤやＣＭＯＳ等）のマイクロレンズに結露が発生し、撮影が出来なくなってしまう不具合を解消することができると共に、デバイスが結露によって劣化してしまう虞も解消することが出来る。特に、図６（ａ）、（ｃ）、及び（ｄ）に示すように、第二空間２４は半導体基板２１側に配していることから、より積極的にイメージセンサのマイクロレンズの結露や、この結露によるデバイスの劣化を抑制することができ、また、機能素子２２の冷却等も行うことが可能となる。 FIG. 6 is a schematic view of the semiconductor package 20 of the second embodiment obtained by the method for manufacturing a semiconductor package of the present invention. 6A is a longitudinal sectional view of the semiconductor package 20, FIG. 6B is a sectional view taken along line L4-L4 in FIG. 6A, FIG. 6C is a side view, and FIG. 6D is a perspective view. Each exploded view is shown. In the semiconductor package 20, a semiconductor substrate 21 having a functional element 22 arranged on one surface and a cap substrate 26 are bonded to each other with a spacer 23 therebetween. The spacer 23 is disposed on the semiconductor substrate 21 so as not to overlap the functional element 22, and has a first space 25 surrounded by the semiconductor substrate 21, the cap substrate 26, and the spacer 23. . On the semiconductor substrate 21 side of the spacer, a second space 24 that communicates the first space 25 and the outside of the semiconductor package 20 is provided.
This second space 24 eliminates the problem that gas or the like does not stay in the first space 25 and, for example, condensation occurs on the microlens of the image sensor (CCD, CMOS, etc.), making it impossible to take a picture. In addition, it is possible to eliminate the possibility that the device will deteriorate due to condensation. In particular, as shown in FIGS. 6A, 6 </ b> C, and 6 </ b> D, since the second space 24 is arranged on the semiconductor substrate 21 side, the condensation of the microlenses of the image sensor is more positive. The deterioration of the device due to the condensation can be suppressed, and the functional element 22 can be cooled.

（第三実施形態）
本発明の第三実施形態に係る半導体パッケージについて、図７〜図１１に基づいて説明する。 (Third embodiment)
A semiconductor package according to a third embodiment of the present invention will be described with reference to FIGS.

図７〜図９は、本発明に係る第三実施形態の半導体パッケージ３０の製造工程を示す縦断面図である。
まず、図７（ａ）に示すように、キャップ基板３６を用意するのと並行して、図８（ａ）に示すように、半導体基板３１の一面に機能素子３２を形成する。機能素子３２の形成方法は、第一実施形態と同様である。 7-9 is a longitudinal cross-sectional view which shows the manufacturing process of the semiconductor package 30 of 3rd embodiment which concerns on this invention.
First, as shown in FIG. 7A, in parallel with the preparation of the cap substrate 36, the functional element 32 is formed on one surface of the semiconductor substrate 31 as shown in FIG. 8A. The method for forming the functional element 32 is the same as that in the first embodiment.

次に、図７（ｂ）に示すように、スペーサー３３ａをキャップ基板３６に設置し、スペーサー３３ａがキャップ基板３６と接着する反対側の面に、第二空間３４をパターン形成するのと並行して、図８（ｂ）に示すように、スペーサー３３ｂを半導体基板３１に設置し、スペーサー３３ｂが半導体基板３１と接着する反対側の面に、第二空間３４をパターン形成する。スペーサー３３（３３ａ、３３ｂ）、及び第二空間３４の形成方法に関しては、第一実施形態と同様である。また、キャップ基板３６にスペーサー３３ａを形成した後に、第二実施形態と同様な方法により、スペーサー３３ａがキャップ基板側３６と接着する側の面に第二空間３４を形成することも可能である。 Next, as shown in FIG. 7B, the spacer 33a is placed on the cap substrate 36, and the second space 34 is formed in a pattern on the opposite surface where the spacer 33a adheres to the cap substrate 36. Then, as shown in FIG. 8B, the spacer 33 b is installed on the semiconductor substrate 31, and the second space 34 is patterned on the opposite surface where the spacer 33 b adheres to the semiconductor substrate 31. The formation method of the spacer 33 (33a, 33b) and the second space 34 is the same as that of the first embodiment. In addition, after the spacer 33a is formed on the cap substrate 36, the second space 34 can be formed on the surface where the spacer 33a adheres to the cap substrate side 36 by the same method as in the second embodiment.

この、図７（ｂ）及び図８（ｂ）の工程で得られた構成物を、それぞれ図１０及び図１１に示す。
図１０は、図７（ｂ）の構造物を示す図である。図１０は、（ａ）〜（ｄ）の４つの図面からなり、図１０（ａ）は、図７（ｂ）と同一の縦断面図、図１０（ｂ）は、キャップ基板３６とスペーサー３３ａの重なり方向で、紙面上において下方から見た平面図、図１０（ｃ）は、図１０（ａ）において第二空間３４が配する部位の横断面図、図１０（ｄ）は斜視分解図である。図１０に示す通り、スペーサー３３ａは、キャップ基板３６上にあって、キャップ基板３６と半導体基板３１とをスペーサー３３を介して接着した際、機能素子３２と重ならない領域に形成されている。これにより、スペーサー３３で囲まれてなる第一空間３５が、機能素子３２上に設けられる。また、スペーサー３３において、キャップ基板３６と接する一面とは反対側の他面には、第一空間３５から離れる方向に延設された第二空間３４が１つ又は複数、形成されている。更に、第二空間３４は近傍に位置する第一空間３５同士を連通しないように形成されている。 The components obtained in the steps of FIGS. 7B and 8B are shown in FIGS. 10 and 11, respectively.
FIG. 10 is a diagram showing the structure of FIG. 10 includes four drawings (a) to (d). FIG. 10 (a) is the same longitudinal sectional view as FIG. 7 (b), and FIG. 10 (b) is the cap substrate 36 and the spacer 33a. FIG. 10 (c) is a cross-sectional view of a portion disposed in the second space 34 in FIG. 10 (a), and FIG. 10 (d) is a perspective exploded view. It is. As shown in FIG. 10, the spacer 33 a is on the cap substrate 36 and is formed in a region that does not overlap the functional element 32 when the cap substrate 36 and the semiconductor substrate 31 are bonded via the spacer 33. As a result, the first space 35 surrounded by the spacer 33 is provided on the functional element 32. In the spacer 33, one or more second spaces 34 extending in a direction away from the first space 35 are formed on the other surface opposite to the one surface in contact with the cap substrate 36. Further, the second space 34 is formed so as not to communicate with the first spaces 35 located in the vicinity.

図１１は、図８（ｂ）の構造物を示す図である。図１１は、（ａ）〜（ｄ）の４つの図面からなり、図１１（ａ）は、図８（ｂ）と同一の縦断面図、図１１（ｂ）は、半導体基板３１とスペーサー３３ｂの重なり方向で、紙面上において上方から見た平面図、図１１（ｃ）は、図１１（ａ）において第二空間３４が配する部位の横断面図、図１１（ｄ）は斜視図である。図１１に示す通り、スペーサー３３ｂは、機能素子３２を配した半導体基板３１上にあって、機能素子３２と重ならない領域に形成されている。これにより、スペーサー３３ｂで囲まれてなる第一空間３５が、機能素子３２上に設けられている。また、スペーサー３３ｂにおいて、半導体基板３１と接着する一面とは反対側の他面には、第一空間３５から離れる方向に延設された第二空間３４が１つ又は複数、形成されている。更に、第二空間３４は近傍に位置する第一空間３５同士を連通しないように形成されている。 FIG. 11 is a diagram showing the structure of FIG. 11 includes four drawings (a) to (d). FIG. 11 (a) is the same longitudinal sectional view as FIG. 8 (b), and FIG. 11 (b) is the semiconductor substrate 31 and the spacer 33b. FIG. 11C is a cross-sectional view of a portion disposed by the second space 34 in FIG. 11A, and FIG. 11D is a perspective view. is there. As shown in FIG. 11, the spacer 33 b is formed in a region on the semiconductor substrate 31 on which the functional element 32 is arranged and not overlapping the functional element 32. Thereby, the first space 35 surrounded by the spacer 33 b is provided on the functional element 32. In the spacer 33 b, one or more second spaces 34 extending in a direction away from the first space 35 are formed on the other surface opposite to the one surface bonded to the semiconductor substrate 31. Further, the second space 34 is formed so as not to communicate with the first spaces 35 located in the vicinity.

図９（ａ）に示すように、次に、図７（ｂ）で得られた、第二空間３４を有するスペーサー３３ａを一面に配したキャップ基板３６と、図８（ｂ）で得られた、第二空間３４を有するスペーサー３３ｂを一面に配した半導体基板３１とを対向させて配置し、図９（ｂ）に示すように、スペーサー３３（３３ａ、３３ｂ）を介して接着させる。 Next, as shown in FIG. 9A, the cap substrate 36 obtained by arranging the spacer 33a having the second space 34 over the entire surface, obtained in FIG. 7B, and obtained in FIG. 8B. Then, the spacer 33b having the second space 34 is arranged so as to face the semiconductor substrate 31 arranged on one surface, and is bonded via the spacers 33 (33a, 33b) as shown in FIG. 9B.

次に、図９（ｂ）で示す破線M１に沿って、図９（ｃ）に示すようにキャップ基板３４、スペーサー３３および半導体基板３１を、積層方向に、かつ第二空間３４を横断しないように分断する。分断方法に関しては、第一実施形態と同様である。 Next, along the broken line M1 shown in FIG. 9B, the cap substrate 34, the spacer 33, and the semiconductor substrate 31 are not crossed in the stacking direction and the second space 34 as shown in FIG. 9C. Divide into The dividing method is the same as in the first embodiment.

次に、図９（ｄ）で示すように、第二空間３４が連通するように、スペーサー３３を削ることで、第一空間３５が半導体パッケージ３０外部と連通し、本第三実施形態の半導体パッケージ３０が得られる。スペーサー３３を削る方法に関しては、例えばO_２アッシングなどのドライプロセスで行うのが好ましい。スペーサー３３を削った分だけ半導体基板３１よりも内側にスペーサー３５が入り込んでいる。 Next, as shown in FIG. 9D, the first space 35 communicates with the outside of the semiconductor package 30 by cutting the spacer 33 so that the second space 34 communicates, and the semiconductor of the third embodiment A package 30 is obtained. Regarding the method of cutting the spacer 33, it is preferable to carry out by a dry process such as O ₂ ashing. The spacer 35 is inserted into the inner side of the semiconductor substrate 31 by the amount of the removed spacer 33.

本発明の半導体パッケージ３０の製造方法によれば、半導体パッケージ３０を分断した後に第一空間３５を連通させるので、ダイシング時に水やパーティクルが半導体パッケージ３０内に侵入することを防げる。また、ダイシングによる第二空間３４の開口部のチッピングに囚われないので、従来の製造方法ではチッピングによって塞がってしまうような小さな開口部をもった第二空間３４を形成することが可能である。また、第二空間３４を連通させるために削るスペーサー３３の部位は、他の部位と比較し薄くなっているため、削るパターンを変えることで、第二空間３４を容易に任意のパターンで作製することができる。従来では、複数の第二空間をスペーサーに備えた場合、キャップ基板と半導体基板との接着性が低下し、ダイシングする際に半導体パッケージに不具合が生じる可能性があった。しかしながら、本発明においては、ダイシングする部位に第二空間３４がないので、安定してダイシングすることが可能であり、かつ複数の第二空間３４を設けることも可能となる。また、第二空間３４を設けたスペーサー３３（３３ａ、３３ｂ）同士を接着するので、第二空間３４は、スペーサー３３の半導体基板３１とキャップ基板３６との間に形成することができる。更に、スペーサー３３ａ、及びスペーサー３３ｂに形成する第二空間３４のパターニングを変えることで、より複雑な形状を持った第二空間３４を作製することができる。スペーサー３３ａとキャップ基板３６との重なり方向において、又はスペーサー３３ｂと半導体基板３１との重なり方向において、第二空間３４の高さは特に限定されるものではなく、スペーサー３３がキャップ基板３６あるいは半導体基板３１と接着する面まで第二空間３４が拡張されてもよい。 According to the method for manufacturing the semiconductor package 30 of the present invention, the first space 35 is communicated after the semiconductor package 30 is divided, so that water and particles can be prevented from entering the semiconductor package 30 during dicing. Moreover, since it is not restricted by the chipping of the opening part of the 2nd space 34 by dicing, it is possible to form the 2nd space 34 with the small opening part which is obstruct | occluded by chipping in the conventional manufacturing method. Moreover, since the part of the spacer 33 to be shaved to communicate the second space 34 is thinner than other parts, the second space 34 can be easily formed in an arbitrary pattern by changing the shaving pattern. be able to. Conventionally, when a plurality of second spaces are provided in the spacer, the adhesiveness between the cap substrate and the semiconductor substrate is lowered, and there is a possibility that a defect occurs in the semiconductor package when dicing. However, in the present invention, since the second space 34 is not present at the part to be diced, it is possible to perform dicing stably and a plurality of second spaces 34 can be provided. Further, since the spacers 33 (33a, 33b) provided with the second space 34 are bonded to each other, the second space 34 can be formed between the semiconductor substrate 31 and the cap substrate 36 of the spacer 33. Furthermore, the second space 34 having a more complicated shape can be produced by changing the patterning of the second space 34 formed in the spacer 33a and the spacer 33b. The height of the second space 34 is not particularly limited in the overlapping direction of the spacer 33a and the cap substrate 36 or in the overlapping direction of the spacer 33b and the semiconductor substrate 31, and the spacer 33 is not limited to the cap substrate 36 or the semiconductor substrate. The second space 34 may be expanded to a surface that adheres to the 31.

図１２は、本発明の半導体パッケージの製造方法により得られる第三実施形態の半導体パッケージ３０の模式図である。図１２（ａ）は、半導体パッケージ３０の縦断面図、図１２（ｂ）は、Ｌ５−Ｌ５断面図、図１２（ｃ）は側面図、図１２（ｄ）は斜視分解図をそれぞれ示している。この半導体パッケージ３０は、機能素子３２を一面に配した半導体基板３１とキャップ基板３６とがスペーサー３３を介して向き合って接着されている。スペーサー３３は機能素子３２を配した半導体基板３１上にあって、機能素子３２と重ならない領域に配しており、半導体基板３１、キャップ基板３６、及びスペーサー３３で囲まれてなる第一空間３５を有している。このスペーサーのキャップ基板３６と半導体基板３１との間には、第一空間３５と半導体パッケージ３０の外部とを連通する第二空間３４が設けられている。
この第二空間３４によって第一空間３５内にガス等が滞留すること無く、例えば、イメージセンサ（ＣＣＤやＣＭＯＳ等）のマイクロレンズに結露が発生し、撮影が出来なくなってしまう不具合を解消することができると共に、デバイスが結露によって劣化してしまう虞も解消することが出来る。特に、図９（ａ）、（ｃ）、及び（ｄ）に示すように、第二空間３４はキャップ基板３６と半導体基板３１との間に配していることから、イメージセンサのマイクロレンズの結露や、この結露によるデバイスの劣化を抑制すると共に、キャップ基板３６の結露等を効率よく抑制できる。 FIG. 12 is a schematic view of the semiconductor package 30 of the third embodiment obtained by the method for manufacturing a semiconductor package of the present invention. 12A is a longitudinal sectional view of the semiconductor package 30, FIG. 12B is a sectional view taken along L5-L5, FIG. 12C is a side view, and FIG. 12D is a perspective exploded view. Yes. In the semiconductor package 30, a semiconductor substrate 31 having a functional element 32 disposed on one surface and a cap substrate 36 are bonded to each other with a spacer 33 therebetween. The spacer 33 is disposed on a region of the semiconductor substrate 31 on which the functional element 32 is disposed and does not overlap the functional element 32, and the first space 35 surrounded by the semiconductor substrate 31, the cap substrate 36, and the spacer 33. have. Between the cap substrate 36 of the spacer and the semiconductor substrate 31, a second space 34 that communicates the first space 35 and the outside of the semiconductor package 30 is provided.
This second space 34 eliminates a problem that gas or the like does not stay in the first space 35 and, for example, condensation occurs on a microlens of an image sensor (CCD, CMOS, etc.), and photographing cannot be performed. In addition, it is possible to eliminate the possibility that the device will deteriorate due to condensation. In particular, as shown in FIGS. 9A, 9 </ b> C, and 9 </ b> D, the second space 34 is disposed between the cap substrate 36 and the semiconductor substrate 31. Condensation and device deterioration due to this condensation can be suppressed, and condensation on the cap substrate 36 can be efficiently suppressed.

（第四実施形態）
図１３は、本発明の第四実施形態を示す断面図である図１３（ａ）は縦断面図、図１３（ｂ）は図１３（ａ）におけるＬ６−Ｌ６断面図である。従来では図１３で示す半導体パッケージ６０のように第二空間６４を半導体パッケージ６０の四隅に設けると、チッピングにより第二空間６４および半導体パッケージ６０に損失が生じる虞があった。
しかしながら、本発明における半導体パッケージの製造方法によれば、ダイシング後に第二空間６４を連通させるので、図１３に示す半導体パッケージ６０が損失無く得ることが可能である。このように四隅に第二空間６４を設けた場合、この第二空間６４は第一空間６５に対して、非常に空気循環のよい通気路として作用する。そのため、結露の生じ難い半導体パッケージ６０の作製が可能である。 (Fourth embodiment)
13A and 13B are sectional views showing a fourth embodiment of the present invention. FIG. 13A is a longitudinal sectional view, and FIG. 13B is a sectional view taken along line L6-L6 in FIG. Conventionally, when the second spaces 64 are provided at the four corners of the semiconductor package 60 as in the semiconductor package 60 shown in FIG. 13, there is a risk that the second space 64 and the semiconductor package 60 are lost due to chipping.
However, according to the semiconductor package manufacturing method of the present invention, since the second space 64 is communicated after dicing, the semiconductor package 60 shown in FIG. 13 can be obtained without loss. When the second spaces 64 are thus provided at the four corners, the second space 64 acts as a ventilation path with a very good air circulation with respect to the first space 65. Therefore, it is possible to manufacture the semiconductor package 60 that is unlikely to cause condensation.

（第五実施形態）
また、本発明によれば、図１４（ａ）、及び(ｂ)に示すような第五実施形態に係る半導体パッケージ７０（７０ａ、７０ｂ）が得られる。これらの半導体パッケージ７０においては、第二空間７４ａ、及び７４ｂの開口径は、半導体パッケージ７０の外部に面している方が小さくなっている。従来の製造方法によれば、このように第二空間７４ａ、及び７４ｂの開口部を小さくした場合、ダイシングの際のチッピングにより塞がってしまう虞があった。このように半導体パッケージ外部の開口径を小さくしたことにより、半導体パッケージ７０外部から、パーティクルや水等が浸入し難いパッケージを得ることができる。 (Fifth embodiment)
Moreover, according to the present invention, the semiconductor package 70 (70a, 70b) according to the fifth embodiment as shown in FIGS. 14A and 14B is obtained. In these semiconductor packages 70, the opening diameters of the second spaces 74 a and 74 b are smaller when facing the outside of the semiconductor package 70. According to the conventional manufacturing method, when the openings of the second spaces 74a and 74b are made small in this way, there is a possibility that they are blocked by chipping during dicing. Thus, by reducing the opening diameter outside the semiconductor package, it is possible to obtain a package in which particles, water, and the like hardly enter from the outside of the semiconductor package 70.

以上、説明してきたように、本発明の半導体パッケージの製造方法を用いれば、第二空間を自由度高くスペーサーに形成することができる。そのため、スペーサーに形成する第二空間を、適用する半導体パッケージを考慮して、適宜調節して作製することができる。 As described above, the second space can be formed in the spacer with a high degree of freedom by using the semiconductor package manufacturing method of the present invention. Therefore, the second space formed in the spacer can be appropriately adjusted in consideration of the semiconductor package to be applied.

本発明の半導体パッケージの製造方法は、機能素子を保護するためにキャップ基板を備える半導体パッケージに適用でき、特に、製造工程中における半導体パッケージ内への水やパーティクルの侵入を効果的に抑制できることで、安定した半導体パッケージの製造方法を提供することができる。 The method for manufacturing a semiconductor package of the present invention can be applied to a semiconductor package having a cap substrate to protect a functional element, and in particular, can effectively suppress the intrusion of water and particles into the semiconductor package during the manufacturing process. A stable semiconductor package manufacturing method can be provided.

本発明の第一実施形態に係る半導体パッケージの断面工程図である。It is sectional process drawing of the semiconductor package which concerns on 1st embodiment of this invention. 本発明の第一実施形態に係る半導体パッケージの構成物の模式図である。It is a schematic diagram of the structure of the semiconductor package which concerns on 1st embodiment of this invention. 本発明の第一実施形態に係る半導体パッケージの模式図である。It is a mimetic diagram of a semiconductor package concerning a first embodiment of the present invention. 本発明の第二実施形態に係る半導体パッケージの断面工程図である。It is sectional process drawing of the semiconductor package which concerns on 2nd embodiment of this invention. 本発明の第二実施形態に係る半導体パッケージの構成物の模式図である。It is a schematic diagram of the structure of the semiconductor package which concerns on 2nd embodiment of this invention. 本発明の第二実施形態に係る半導体パッケージの模式図である。It is a schematic diagram of the semiconductor package which concerns on 2nd embodiment of this invention. 本発明の第三実施形態に係る半導体パッケージの第一断面工程図である。It is a first cross-sectional process drawing of a semiconductor package according to a third embodiment of the present invention. 本発明の第三実施形態に係る半導体パッケージの第一断面工程図である。It is a first cross-sectional process drawing of a semiconductor package according to a third embodiment of the present invention. 本発明の第三実施形態に係る半導体パッケージの第二断面工程図である。It is a 2nd cross-sectional process drawing of the semiconductor package which concerns on 3rd embodiment of this invention. 本発明の第三実施形態に係る半導体パッケージの構成物の第一模式図である。It is a 1st schematic diagram of the structure of the semiconductor package which concerns on 3rd embodiment of this invention. 本発明の第三実施形態に係る半導体パッケージの構成物の第二模式図である。It is a 2nd schematic diagram of the structure of the semiconductor package which concerns on 3rd embodiment of this invention. 本発明の第三実施形態に係る半導体パッケージの模式図である。It is a schematic diagram of the semiconductor package which concerns on 3rd embodiment of this invention. 本発明の第四実施形態に係る半導体パッケージの模式図である。It is a schematic diagram of the semiconductor package which concerns on 4th embodiment of this invention. 本発明の第五実施形態に係る半導体パッケージの模式図である。It is a schematic diagram of the semiconductor package which concerns on 5th embodiment of this invention.

Explanation of symbols

１１，２１，３１，６１半導体基板、１２，２２，３２，６２機能素子、１３，２３，３３（３３ａ，３３ｂ），６３，７３ａ，７３ｂスペーサー、１４，２４，３４，６４，７４ａ，７４ｂ第二空間、１５，２５，３５，６５，７５ａ，７５ｂ第一空間、１６，２６，３６，６６キャップ基板、１０，２０，３０，６０，７０ａ，７０ｂ半導体パッケージ、M ダイシング部位。 11, 21, 31, 61 Semiconductor substrate, 12, 22, 32, 62 Functional element, 13, 23, 33 (33a, 33b), 63, 73a, 73b Spacer, 14, 24, 34, 64, 74a, 74b Two spaces, 15, 25, 35, 65, 75a, 75b First space, 16, 26, 36, 66 Cap substrate, 10, 20, 30, 60, 70a, 70b Semiconductor package, M dicing site.

Claims

A first step of forming a plurality of functional elements on one surface of a semiconductor substrate by providing a separation portion; a second step of forming a spacer in the separation portion so as to surround the functional elements; and a cap substrate Is disposed opposite to the semiconductor substrate, the cap substrate and the semiconductor substrate are bonded via the spacer, and a plurality of first spaces positioned between the functional element and the cap substrate A third step of forming a second space extending in a direction away from the first space, and a semiconductor package manufacturing method comprising at least
A structure composed of the semiconductor substrate, the spacer, and the cap substrate is divided in the overlapping direction of the semiconductor substrate and the cap substrate in a region where the spacer is present and at a position that does not cross the second space. 4. A method of manufacturing a semiconductor package, comprising: four steps, a fifth step of forming an opening so that the end of each second space communicates with the outside in the divided cross section.

2. The method of manufacturing a semiconductor package according to claim 1, wherein the second space is penetrated by a dry process .