JP4903246B2 - Brightness correction circuit for image sensor - Google Patents

Brightness correction circuit for image sensor Download PDF

Info

Publication number
JP4903246B2
JP4903246B2 JP2009154146A JP2009154146A JP4903246B2 JP 4903246 B2 JP4903246 B2 JP 4903246B2 JP 2009154146 A JP2009154146 A JP 2009154146A JP 2009154146 A JP2009154146 A JP 2009154146A JP 4903246 B2 JP4903246 B2 JP 4903246B2
Authority
JP
Japan
Prior art keywords
correction
gradation
image
dark
highlight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009154146A
Other languages
Japanese (ja)
Other versions
JP2011010230A (en
Inventor
美智夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Teli Corp
Original Assignee
Toshiba Teli Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Teli Corp filed Critical Toshiba Teli Corp
Priority to JP2009154146A priority Critical patent/JP4903246B2/en
Publication of JP2011010230A publication Critical patent/JP2011010230A/en
Application granted granted Critical
Publication of JP4903246B2 publication Critical patent/JP4903246B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、輝度ムラのない高画質の撮影画像が要求されるマシンビジョンシステムに適用して好適な撮像素子の輝度補正回路に関する。   The present invention relates to a luminance correction circuit for an image sensor that is suitable for use in a machine vision system that requires a high-quality captured image without luminance unevenness.

固体撮像素子を用いた汎用の簡易型カメラにおいては、固体撮像素子の画素出力がそのままフレーム画像として扱われ、フレーム単位で、輝度補正、色補正等、所定の画像処理が施される。これに対して、高精細、高画質の撮影画像が要求されるマシンビジョンシステムにおいては、汎用の簡易型カメラには搭載されない、固体撮像素子の特性上のバラツキを考慮した輝度補正回路を必要とする。   In a general-purpose simplified camera using a solid-state image sensor, the pixel output of the solid-state image sensor is directly handled as a frame image, and predetermined image processing such as luminance correction and color correction is performed on a frame basis. In contrast, machine vision systems that require high-definition and high-quality captured images require a brightness correction circuit that takes into account variations in the characteristics of solid-state image sensors that are not installed in general-purpose simple cameras. To do.

CCDやCMOSなどを代表とする撮像素子の出力画像レベルは、その半導体の特性により1画素毎にオフセットレベルや感度が異なる。これがノイズとなって出力されてしまう。特に露光時間や温度変化などによりダーク信号やハイライト信号が変動してしまうため、ダーク、ハイライト条件を1つに固定して後段の信号処理を行うと、撮影する露光時間などによって1画素毎、あるいは撮影画像全面で明るさがばらついた出力画像となってしまう。これらの現象を撮像素子の後段で補正処理することでノイズ低減を図ることが課題とされる。例えばCMOSイメージセンサの場合、画素毎に固定したトランジスタが割り当てられるため、各トランジスタの特性の差(バラツキ)により固定パターン状のノイズをもつ。   The output image level of an image pickup device typified by a CCD, CMOS, or the like differs in offset level and sensitivity for each pixel depending on the characteristics of the semiconductor. This is output as noise. In particular, the dark signal and highlight signal fluctuate due to changes in exposure time and temperature. Therefore, if the signal processing in the subsequent stage is performed with the dark and highlight conditions fixed to one, the exposure time to be photographed and so on for each pixel. Or, the output image varies in brightness over the entire captured image. It is an object to reduce noise by correcting these phenomena in the subsequent stage of the image sensor. For example, in the case of a CMOS image sensor, a fixed transistor is assigned to each pixel. Therefore, a noise of a fixed pattern is caused by a difference (variation) in characteristics of each transistor.

この種、撮像素子の特性上のバラツキによる輝度補正手段として、従来では、第1の補正手段として、設定可能な複数の露光時間毎に、フレームサイズの黒補正用メモリを用意し、この各黒補正用メモリに、各露光時間に対応付けた補正値を格納して、実際の画像撮影時の露光時間に対応する補正値を黒補正用メモリから取得しダークレベルを補正する手段が存在した。   Conventionally, as a luminance correction means due to variations in characteristics of this type of image sensor, a black correction memory having a frame size is prepared for each of a plurality of settable exposure times as a first correction means. There has been means for storing correction values associated with each exposure time in the correction memory, obtaining correction values corresponding to the exposure time during actual image capturing from the black correction memory, and correcting the dark level.

また、第2の補正手段として、長時間露光の場合、高速応答処理を必要としないことから、代表的なダークフレーム画像と長時間露光の露光時間範囲(1秒間隔で1秒〜64秒)の各露光時間に対応する補正値とを格納しておき、これらのデータから実際の画像撮影時の露光時間に対応する補正値を算出して、長時間露光に対するダークレベルの補正手段が存在した。   Further, as the second correction means, in the case of long exposure, since a high-speed response process is not required, a typical dark frame image and an exposure time range of long exposure (1 second to 64 seconds at 1 second intervals). The correction value corresponding to each exposure time was stored, the correction value corresponding to the exposure time at the time of actual image capturing was calculated from these data, and dark level correction means for long-time exposure existed .

しかしながら、上記した第1の補正手段においては、設定可能な複数の露光時間毎に、フレームサイズの黒補正用メモリを用意しなければならないことから、補正用メモリ容量が膨大になりハードウェア構成が煩雑になるという問題があった。例えば、1200万画素の撮像素子を対象に1024階調の画像補正を行う場合、1画素当たり2バイトの輝度情報を保持する1200万画素分の補正用メモリを、設定可能な露光時間の単位数に相当する領域数分、設ける必要があり、メモリ機構を含めたハードウェア構成が著しく煩雑になる。また、上記した第2の補正手段においては、長時間露光には適用可能であっても高速露光(例えば1/20000秒)を含んだ多段露光に適用できないという問題があった。   However, in the first correction means described above, a black correction memory having a frame size must be prepared for each of a plurality of settable exposure times. Therefore, the memory capacity for correction becomes enormous and the hardware configuration is increased. There was a problem of becoming complicated. For example, when 1024 gradation image correction is performed on an image sensor with 12 million pixels, a correction memory for 12 million pixels that holds 2 bytes of luminance information per pixel can be set as the number of exposure time units that can be set. It is necessary to provide as many areas corresponding to the above, and the hardware configuration including the memory mechanism becomes extremely complicated. Further, the second correction means described above has a problem that it is not applicable to multi-stage exposure including high-speed exposure (for example, 1/20000 seconds) even though it can be applied to long-time exposure.

また、ダークレベルの補正手段として、従来では撮像素子の有効画面の周囲に配置された遮光領域の一部または全部の遮光レベルを用いて画面全体に一意に黒レベル補正を施す手段が存在した。しかしながら、この補正手段は、部分的に採取した領域の遮光レベルが画面全体に反映される構成であり、撮像素子の画素単位の黒レベルのバラツキ(輝度ムラ)に対して補正が行われないことから、輝度ムラのない高画質の撮影画像が要求されるマシンビジョンシステムに適用できない。   Further, as dark level correction means, conventionally, there has been means for performing black level correction uniquely on the entire screen using a part or all of the light shielding level of the light shielding area arranged around the effective screen of the image sensor. However, this correction means has a configuration in which the shading level of a partially sampled area is reflected on the entire screen, and correction is not performed for variations in black level (brightness unevenness) in pixel units of the image sensor. Therefore, it cannot be applied to a machine vision system that requires a high-quality photographed image without uneven brightness.

特開2001−094882号公報JP 2001-094882 A 特開2007−259135号公報JP 2007-259135 A

上述したように、輝度ムラのない高画質の撮影画像が要求されるマシンビジョンシステムにおいて、固体撮像素子の特性上のバラツキおよび処理の高速性を考慮した輝度補正回路を実現する場合、ハードウェアの大規模化並びとこれに伴うソフトウェアの煩雑化並びにコスト高を招くという問題があった。   As described above, in a machine vision system that requires high-quality captured images without uneven brightness, when implementing a brightness correction circuit that takes into account variations in characteristics of solid-state image sensors and high-speed processing, There is a problem in that the scale is increased, the software is complicated, and the cost is increased.

本発明は上記実情に鑑みなされたもので、輝度ムラのない高画質の撮影画像が要求されるマシンビジョンシステムに適用される撮像素子の輝度補正回路において、簡素なハードウェア構成にて高速処理による多値階調の輝度補正を可能にした撮像素子の輝度補正回路を提供することを目的とする。   The present invention has been made in view of the above circumstances, and in a brightness correction circuit of an image sensor applied to a machine vision system that requires a high-quality captured image without unevenness of brightness, high-speed processing is performed with a simple hardware configuration. An object of the present invention is to provide a luminance correction circuit for an image sensor that enables multi-level gradation luminance correction.

本発明は、フレーム単位の画像を対象とした輝度補正ではなく、撮像素子における画像単位の特性上のバラツキに伴うノイズ除去を目的にした輝度補正に係るもので、エリアイメージセンサを構成する撮像素子から出力される画像信号の基準となるダーク信号の直流電圧レベルを保持するクランプ回路と、前記クランプ回路の後段に設けられ、前記撮像素子から出力される1バイトを超える階調ビット数nで構成された1画素毎の画像信号に対して、予め設定した低階調側の階調範囲にレベル配分を偏らせた、前記画像信号の階調ビット数より少ない階調ビット数m(m<n)で構成され、かつ低階調側の補正係数が高階調側の補正係数より多く配分した非線形の階調補正係数を用い、前記画像信号の階調を1画素毎に補正するダークレベル補正回路と、前記ダークレベル補正回路の後段に設けられ、前記撮像素子から出力される1画素毎の画像信号に対して、予め設定した高階調側の階調範囲にレベル配分を偏らせた、前記階調ビット数の階調補正係数を用い、前記画像信号の階調を1画素毎に補正するハイライトレベル補正回路と、前記ハイライトレベル補正回路の後段に設けられ、前記撮像素子の欠陥画素を座標値で保持する欠陥画像座標保持手段によって座標指定された画素欠陥に対して、その輝度値を周囲画素の輝度値をもとに補間処理する画素欠陥補正処理部を具備したことを特徴とする撮像素子の輝度補正回路を特徴とする。 The present invention relates to luminance correction for the purpose of removing noise associated with variations in characteristics of image units in an image sensor, rather than luminance correction for an image in frame units, and an image sensor that constitutes an area image sensor A clamp circuit that holds a DC voltage level of a dark signal that is a reference of an image signal output from the image signal, and a gradation circuit that is provided at a subsequent stage of the clamp circuit and has a gradation bit number n exceeding 1 byte output from the image sensor for one image signal for each pixel that is, the biased levels allocated to the gradation range of low tone set in advance, the number of smaller gradation bits than the gradation number of bits n of the image signal m (m < consists of n), and using a non-linear gradation correction coefficient correction coefficients are allocated more than the correction coefficient of the high tone of the low gradation side, correcting the tone of the image signal for each pixel Dakurebe A correction circuit provided in a subsequent stage of the dark level correction circuit, the image signal for each pixel output from the imaging device, and biased levels allocated to the tone range of the high tone set in advance, using the gradation compensation coefficient of the gradation bit number m, and the highlight level correction circuit for correcting the gradation of the image signal for each pixel, disposed downstream of the highlight level correction circuit, said image sensor for the pixel defect designated coordinates by a defect image coordinate holding means for holding a defective pixel at the coordinate value, and includes a pixel defect correction processing unit for interpolating the luminance value based on the luminance values of the surrounding pixels, the It is characterized by a luminance correction circuit of the image sensor characterized by the above.

本発明によれば、輝度ムラのない高画質の撮影画像が要求されるマシンビジョンシステムに適用される撮像素子の輝度補正回路において、簡素なハードウェア構成にて高速処理による多値階調の輝度補正を可能にした撮像素子の輝度補正回路が提供できる。   According to the present invention, in a brightness correction circuit of an image sensor applied to a machine vision system that requires a high-quality captured image without brightness unevenness, the brightness of multi-value gradation by high-speed processing with a simple hardware configuration It is possible to provide a luminance correction circuit for an image sensor that enables correction.

本発明の実施形態に係る輝度補正回路の全体構成を示すブロック図。1 is a block diagram showing an overall configuration of a luminance correction circuit according to an embodiment of the present invention. 上記実施形態に係る輝度補正回路の具体的な回路構成を示すブロック図。FIG. 3 is a block diagram showing a specific circuit configuration of the luminance correction circuit according to the embodiment. 上記実施形態に係るダークレベル補正回路を説明するための撮像面遮光状態における画像出力ヒストグラムを示す図。The figure which shows the image output histogram in the imaging surface light-shielding state for demonstrating the dark level correction circuit which concerns on the said embodiment. 上記実施形態に係るハイライトレベル補正回路を説明するための撮像面均一光照射状態における画像出力ヒストグラムを示す図。The figure which shows the image output histogram in the imaging surface uniform light irradiation state for demonstrating the highlight level correction circuit which concerns on the said embodiment. 上記実施形態に係るダークレベル補正回路の作用を説明するための画像出力ヒストグラムを示す図。The figure which shows the image output histogram for demonstrating the effect | action of the dark level correction circuit which concerns on the said embodiment. 上記実施形態に係るハイライトレベル補正回路の作用を説明するための画像出力ヒストグラムを示す図。The figure which shows the image output histogram for demonstrating the effect | action of the highlight level correction circuit which concerns on the said embodiment. 上記実施形態に係るダークレベル補正回路の動作を説明するための説明図。Explanatory drawing for demonstrating operation | movement of the dark level correction circuit which concerns on the said embodiment. 上記実施形態に係るダークレベル補正回路の動作を説明するための説明図。Explanatory drawing for demonstrating operation | movement of the dark level correction circuit which concerns on the said embodiment. 上記実施形態に係るダークレベル補正回路の動作を説明するための説明図。Explanatory drawing for demonstrating operation | movement of the dark level correction circuit which concerns on the said embodiment. 上記実施形態に係るダークレベル補正回路の動作を説明するための説明図。Explanatory drawing for demonstrating operation | movement of the dark level correction circuit which concerns on the said embodiment. 上記実施形態に係るハイライトレベル補正回路の動作を説明するための説明図。Explanatory drawing for demonstrating operation | movement of the highlight level correction circuit which concerns on the said embodiment. 上記実施形態に係るハイライトレベル補正回路の動作を説明するための説明図。Explanatory drawing for demonstrating operation | movement of the highlight level correction circuit which concerns on the said embodiment. 上記実施形態に係るハイライトレベル補正回路の動作を説明するための説明図。Explanatory drawing for demonstrating operation | movement of the highlight level correction circuit which concerns on the said embodiment.

以下図面を参照して本発明の実施形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

本発明の実施形態に係る輝度補正回路の全体構成を図1に示し、同輝度補正回路の具体的な回路構成を図2に示している。尚、本発明の実施形態に係る撮像素子の輝度補正回路は、静止画像を扱う工業用カメラシステム、若しくは動画像を扱う、例えば監視用、生産ライン用等の工業用カメラシステムのいずれにおいても適用可能であるが、ここでは、撮像素子の輝度補正処理後における、フレーム画像を中心とした後段の画像処理、カラー画像についての補正処理、撮像カメラ機構の具体的な構成等については、その説明を省略する。また、この実施形態では、撮像面を有する光電変換部(イメージセンサ部)と、光電変換された信号をデジタル出力するA/D変換部を含むセンサ周辺回路とがシステムオンチップ化された撮像素子を例に示すが、光電変換部に対してA/D変換部を含む周辺回路を外付けした撮像素子構成であってもよい。   FIG. 1 shows an overall configuration of a luminance correction circuit according to an embodiment of the present invention, and FIG. 2 shows a specific circuit configuration of the luminance correction circuit. Note that the brightness correction circuit of the image sensor according to the embodiment of the present invention is applied to both an industrial camera system that handles still images or an industrial camera system that handles moving images, for example, for surveillance and for production lines. It is possible, but here, after the brightness correction processing of the image sensor, the subsequent image processing centered on the frame image, the correction processing for the color image, the specific configuration of the imaging camera mechanism, etc. will be described. Omitted. Further, in this embodiment, an image pickup device in which a photoelectric conversion unit (image sensor unit) having an image pickup surface and a sensor peripheral circuit including an A / D conversion unit that digitally outputs a photoelectrically converted signal are system-on-chip. However, an image pickup device configuration in which a peripheral circuit including an A / D conversion unit is externally attached to the photoelectric conversion unit may be used.

本発明は、図1に示すように、エリアイメージセンサを構成する撮像素子11から出力される画像信号の黒レベル(ダークレベル)の基準となるダーク信号の直流電圧レベルを保持するクランプ回路(V-CLAMP)12と、このクランプ回路12の後段に設けられ、撮像素子11から出力される1画素毎の画像信号に対して、予め設定した低階調側の階調範囲にレベル配分を偏らせた、当該画像信号の階調ビット数(n)より少ない階調ビット数(m)で構成された複数の屈折点をもつ非線形の階調補正係数を用い、階調を1画素毎に補正するダークレベル補正回路13と、このダークレベル補正回路13の後段に設けられ、撮像素子11から出力される1画素毎の画像信号に対して、予め設定した高階調側の階調範囲にレベル配分を偏らせた、当該画像信号の階調ビット数(n)より少ない階調ビット数(m)の階調補正係数を用い、階調を1画素毎に補正するハイライトレベル補正回路14と、このハイライトレベル補正回路14の後段に設けられ、撮像素子11の欠陥画素を座標値で保持して、撮像素子11から出力される1画素毎の画像信号に対して、前記欠陥画素に対応する画像信号の画素欠陥を補正する画素欠陥補正回路15とを具備した撮像素子の輝度補正回路を特徴とする。   As shown in FIG. 1, the present invention provides a clamp circuit (V that holds a DC voltage level of a dark signal that serves as a reference for a black level (dark level) of an image signal output from an image sensor 11 that constitutes an area image sensor. -CLAMP) 12 and the image signal for each pixel output from the image pickup device 11 provided at the subsequent stage of the clamp circuit 12, the level distribution is biased to a preset gradation range on the low gradation side Further, the gradation is corrected pixel by pixel using a non-linear gradation correction coefficient having a plurality of refraction points configured with a gradation bit number (m) smaller than the gradation bit number (n) of the image signal. The dark level correction circuit 13 and the dark level correction circuit 13 are provided at a subsequent stage, and the level distribution is performed on the gradation range on the high gradation side for the image signal for each pixel output from the image sensor 11. Biased A highlight level correction circuit 14 that corrects gradation for each pixel using a gradation correction coefficient having a gradation bit number (m) smaller than the gradation bit number (n) of the image signal, and this highlight level correction The pixel defect of the image signal corresponding to the defective pixel is provided in the subsequent stage of the circuit 14, holds the defective pixel of the image sensor 11 as a coordinate value, and the image signal for each pixel output from the image sensor 11 It features a luminance correction circuit for an image pickup device including a pixel defect correction circuit 15 that corrects the above.

この実施形態において、撮像素子11から出力される画像信号は、1バイト(8ビット)を超える例えばn=10ビット(1024階調)で構成され、ダークレベル補正回路13およびハイライトレベル補正回路14が扱う階調補正係数はそれぞれ1バイトを超えない例えばm=8ビット(256階調)で構成されている。ダークレベル補正回路13とハイライトレベル補正回路14は、それぞれ、製品出荷前の事前処理(または使用者がその環境に合わせて別途実施しても良い)において、8ビットの階調補正係数データの生成処理および階調補正係数データの保存処理を実施し、製品出荷後の通常の撮影処理において上記階調補正係数を用いた階調補正処理を実施する。   In this embodiment, the image signal output from the image sensor 11 is composed of, for example, n = 10 bits (1024 gradations) exceeding 1 byte (8 bits), and the dark level correction circuit 13 and the highlight level correction circuit 14. The gradation correction coefficient handled by 1 is composed of, for example, m = 8 bits (256 gradations) not exceeding 1 byte. The dark level correction circuit 13 and the highlight level correction circuit 14 each of the 8-bit gradation correction coefficient data in the pre-processing before product shipment (or may be performed separately according to the environment by the user). Generation processing and storage processing of gradation correction coefficient data are performed, and gradation correction processing using the gradation correction coefficient is performed in normal photographing processing after product shipment.

ダークレベル補正回路13は、製品出荷前の後述する事前処理において、撮像素子11から出力された10ビットの階調データの内容をもとに、予め設定した低階調側の階調範囲にレベル配分を偏らせた複数の屈折点をもつ非線形の8ビットの階調補正係数データを得る変換テーブル(ENC)と、この8ビットの階調補正係数データを1フレーム分記憶し、製品出荷後の通常の撮影動作時において、上記記憶した1フレーム分の各8ビットの階調補正係数データを、撮影画像の画素出力に同期して順次読出し出力するダーク補正係数記憶手段と、このダーク補正係数記憶手段から出力された8ビットの非線形の階調補正係数データを上記画像信号の階調ビット数に合わせた10ビットの線形の階調補正係数データに変換する変換テーブル(DEC)と、撮像素子11から出力された画像信号を上記変換テーブル(DEC)から出力された階調補正係数を用い減算(−)処理して階調補正するダーク画像信号補正演算部とを具備して構成される。   The dark level correction circuit 13 performs leveling in a gradation range on the low gradation side set in advance based on the content of 10-bit gradation data output from the image sensor 11 in pre-processing described later before product shipment. A conversion table (ENC) for obtaining non-linear 8-bit tone correction coefficient data having a plurality of refraction points whose distribution is biased and the 8-bit tone correction coefficient data for one frame are stored, A dark correction coefficient storage means for sequentially reading out and outputting the stored 8-bit gradation correction coefficient data for one frame in synchronization with the pixel output of the captured image during normal shooting operation, and the dark correction coefficient storage A conversion table for converting the 8-bit nonlinear gradation correction coefficient data output from the means into 10-bit linear gradation correction coefficient data in accordance with the number of gradation bits of the image signal ( EC) and a dark image signal correction calculation unit that performs gradation correction by subtracting (−) the image signal output from the image sensor 11 using the gradation correction coefficient output from the conversion table (DEC). Configured.

上記変換テーブル(ENC)は図2に示すダーク画像補正メモリ用正規化テーブル13aにより実現され、上記ダーク補正係数記憶手段は図2に示す補正データ格納用不揮発性メモリ13fとダーク画像補正データ用フレームメモリ13bとより実現され、上記変換テーブル(DEC)は図2に示すダーク画像補正用逆変換テーブル13cにより実現され、ダーク画像信号補正演算部は図2に示すダーク画像信号補正演算部13eにより実現される。   The conversion table (ENC) is realized by the dark image correction memory normalization table 13a shown in FIG. 2, and the dark correction coefficient storage means includes the correction data storage nonvolatile memory 13f and the dark image correction data frame shown in FIG. The conversion table (DEC) is realized by the dark image correction inverse conversion table 13c shown in FIG. 2, and the dark image signal correction calculation unit is realized by the dark image signal correction calculation unit 13e shown in FIG. Is done.

ハイライトレベル補正回路14は、製品出荷前の後述する事前処理(または使用者がその環境に合わせて別途実施しても良い)において、撮像素子11から出力された10ビットの階調データの内容をもとに、予め設定した高階調側の階調範囲にレベル配分を偏らせた8ビットの階調補正係数データを得る変換テーブル(ENC)と、この8ビットの階調補正係数データを1フレーム分記憶し、製品出荷後の通常の撮影動作時において、上記記憶した1フレーム分の各8ビットの階調補正係数データを、撮影画像の画素出力に同期して順次読出し出力するハイライト補正係数記憶手段と、このハイライト補正係数記憶手段から出力された8ビットの階調補正係数データを上記画像信号の階調ビット数に合わせた10ビットの階調補正係数データに変換する変換テーブル(DEC)と、撮像素子11から出力された画像信号を上記変換テーブル(DEC)から出力された階調補正係数を用い乗算(×)処理して階調補正するハイライト画像信号補正演算部とを具備して構成される。   The highlight level correction circuit 14 is the content of 10-bit gradation data output from the image sensor 11 in pre-processing described later before product shipment (or may be performed separately by the user according to the environment). Based on the above, a conversion table (ENC) for obtaining 8-bit gradation correction coefficient data in which the level distribution is biased to a gradation range on the high gradation side set in advance, and this 8-bit gradation correction coefficient data as 1 Highlight correction for storing frames, and reading and outputting the stored 8-bit gradation correction coefficient data for each frame sequentially in synchronization with the pixel output of the captured image during normal shooting operation after product shipment Coefficient storage means and 10-bit gradation correction coefficient data obtained by matching the 8-bit gradation correction coefficient data output from the highlight correction coefficient storage means with the number of gradation bits of the image signal. A highlight table that performs gradation correction by multiplying (×) the conversion table (DEC) to be converted into the image and the image signal output from the image sensor 11 using the gradation correction coefficient output from the conversion table (DEC). And a signal correction calculation unit.

上記変換テーブル(ENC)は図2に示すハイライト画像補正メモリ用正規化テーブル14aにより実現され、上記ハイライト補正係数記憶手段は図2に示す補正データ格納用不揮発性メモリ14fとハイライト画像補正データ用フレームメモリ14bとにより実現され、上記変換テーブル(DEC)は図2に示すハイライト画像補正用逆変換テーブル14cにより実現され、ハイライト画像信号補正演算部は図2に示すハイライト画像信号補正演算部14eにより実現される。   The conversion table (ENC) is realized by the highlight image correction memory normalization table 14a shown in FIG. 2, and the highlight correction coefficient storage means includes the correction data storage nonvolatile memory 14f and the highlight image correction shown in FIG. The conversion table (DEC) is realized by the highlight image correction inverse conversion table 14c shown in FIG. 2, and the highlight image signal correction calculation unit is the highlight image signal shown in FIG. This is realized by the correction calculation unit 14e.

画素欠陥補正回路15は、欠陥画素を座標値として保持する欠陥画素座標保持手段と、この欠陥画素座標保持手段により座標指定された画素欠陥に対して、その輝度値を周囲画素の輝度値をもとに補間処理する画素欠陥補正手段とを具備して構成される。欠陥画素座標保持手段は図2に示す欠陥画素座標格納用不揮発性メモリ15aおよび欠陥画素座標再生用メモリ15bにより実現され、画素欠陥補正手段は図2に示す画素欠陥補正処理部15cにより実現される。   The pixel defect correction circuit 15 includes a defective pixel coordinate holding unit that holds a defective pixel as a coordinate value, and a luminance value of a surrounding pixel with respect to a pixel defect that is coordinate-designated by the defective pixel coordinate holding unit. And a pixel defect correcting means for performing interpolation processing. The defective pixel coordinate holding means is realized by the defective pixel coordinate storing nonvolatile memory 15a and the defective pixel coordinate reproduction memory 15b shown in FIG. 2, and the pixel defect correcting means is realized by the pixel defect correction processing unit 15c shown in FIG. .

図1に示した撮像素子の輝度補正回路における要部の回路構成要素を図2に示している。図1に示す各構成要素は、図2に示すCPU20の制御の下に、同じく図2に示すカメラ同期信号生成回路21、露光時間制御回路22、メモリ制御回路23,24等を介して、それぞれ所定のタイミング制御により同期的に動作制御される。   FIG. 2 shows circuit components of the main part of the luminance correction circuit of the image sensor shown in FIG. Each component shown in FIG. 1 is controlled under the control of the CPU 20 shown in FIG. 2 via the camera synchronization signal generation circuit 21, the exposure time control circuit 22, the memory control circuits 23 and 24, and the like shown in FIG. The operation is controlled synchronously by predetermined timing control.

撮像素子11は、例えばCCDイメージセンサ(Charge Coupled Device Image Sensor)若しくはCMOSイメージセンサ(Complementary Metal Oxide Semiconductor Image Sensor)等のエリアイメージセンサにより構成されている。ここでは、光電変換部(イメージセンサ部)と、光電変換された信号をデジタル出力するA/D変換部を含むセンサ周辺回路とがシステムオンチップ化されたCMOSイメージセンサを例に撮像素子を示すが、光電変換部(イメージセンサ部)に対してA/D変換部を含む周辺回路を外付けした撮像素子構成であってもよい。   The image sensor 11 is configured by an area image sensor such as a CCD image sensor (Charge Coupled Device Image Sensor) or a CMOS image sensor (Complementary Metal Oxide Semiconductor Image Sensor). Here, an image sensor is shown by way of example of a CMOS image sensor in which a photoelectric conversion unit (image sensor unit) and a sensor peripheral circuit including an A / D conversion unit that digitally outputs a photoelectrically converted signal are system-on-chip. However, an image sensor configuration in which peripheral circuits including an A / D conversion unit are externally attached to the photoelectric conversion unit (image sensor unit) may be used.

この実施形態では、図2に示すように、レンズを介して結像する撮像面を有した光電変換部(イメージセンサ部)11aと、光電変換部11aの出力信号を増幅するアナログ信号前処理部11bと、アナログ信号前処理部11bの出力信号をアナログ/デジタル変換するA/D変換部11cと、光電変換部11aを駆動制御する水平・垂直駆動部11dと、センサ内の動作タイミングを制御するセンサ同期信号生成部11eとを具備して撮像素子11が構成されている。センサ同期信号生成部11eは、カメラ同期信号生成回路21の制御の下に、アナログ信号前処理部11b、A/D変換部11c、および水平・垂直駆動部11dをそれぞれ動作制御する。A/D変換部11cは、光電変換部11aから出力されたアナログ量の画像信号をアナログ信号前処理部11bを介して入力し、画素単位でデジタル値に変換した画像信号を出力する。ここでは、階調ビット数が10ビット(1024階調)の画像信号を出力する。 In this embodiment, as shown in FIG. 2, a photoelectric conversion unit (image sensor unit) 11a having an imaging surface that forms an image via a lens, and an analog signal preprocessing unit that amplifies an output signal of the photoelectric conversion unit 11a. 11b, an A / D converter 11c that performs analog / digital conversion on the output signal of the analog signal preprocessing unit 11b, a horizontal / vertical drive unit 11d that controls driving of the photoelectric conversion unit 11a, and an operation timing within the sensor. The image pickup device 11 is configured to include a sensor synchronization signal generation unit 11e. The sensor synchronization signal generation unit 11e controls the operation of the analog signal preprocessing unit 11b, the A / D conversion unit 11c, and the horizontal / vertical drive unit 11d under the control of the camera synchronization signal generation circuit 21. The A / D conversion unit 11c receives the analog amount of the image signal output from the photoelectric conversion unit 11a via the analog signal preprocessing unit 11b, and outputs an image signal converted into a digital value in units of pixels. Here, an image signal having a gradation bit number of 10 bits (1024 gradations) is output.

クランプ回路(V-CLAMP)12は、ダークレベル(黒レベル)を安定させて処理するための基準信号となるダーク信号の直流電圧レベルをデジタル値で保持するもので、光電変換部の撮像面を形成する有効画素領域周辺の一部に設けられた遮光画素の出力(入射光を遮断した光電変換素子の画素出力)をもとに、温度上昇などによるレベル変動分を補正して黒レベルの基準となるダーク信号を保持し後段の回路に出力する。   The clamp circuit (V-CLAMP) 12 holds the DC voltage level of the dark signal that is a reference signal for stabilizing and processing the dark level (black level) as a digital value. Based on the output of the light-shielding pixels provided around a part of the effective pixel area to be formed (pixel output of the photoelectric conversion element that blocks the incident light), the level fluctuation due to temperature rise etc. is corrected and the black level reference Holds the dark signal and outputs it to the subsequent circuit.

ダークレベル補正回路13は、クランプ回路12の後段にあって、ダーク画像補正メモリ用正規化テーブル13aと、ダーク画像補正データ用フレームメモリ13bと、ダーク画像補正用逆変換テーブル13cと、露光時間補正処理部13dと、ダーク画像信号補正演算部13eと、補正データ格納用不揮発性メモリ13fとを具備して構成されている。このダークレベル補正回路13の各構成要素は、CPU20の制御の下に、カメラ同期信号生成回路21、露光時間制御回路22、メモリ制御回路23等を介して動作制御される。なお、CPU20はカメラ全体の制御を司るもので、図示しない入力インターフェースを介して各種の設定情報、操作情報を入力し、カメラ内部の各回路を制御する。ここでは上記入力インターフェースを介して外部操作に伴う撮影開始のトリガ信号、外部操作により設定されたシャッター速度(例えば1/20000秒〜2秒)を示すデータ(露光時間データ)等が入力される。CPU20は、入力された露光時間データを露光時間制御回路22に送出する。露光時間制御回路22は設定可能なシャッター速度に対応する露光時間補正係数を固定値としてもち、入力された露光時間データに従うダークレベル、ハイライトレベルの露光時間補正係数データをそれぞれ対応する露光時間補正処理部13d,14dに送出する。露光時間制御回路22は、カメラ運用に従う(設定可能なシャッター速度に対応する)撮像素子の高速露光時間から低速露光時間の間における2点以上の時間条件で、ダークレベル(暗い輝度レベル)、ハイライトレベル(撮像素子が白黒タイプであれば白、原色または補色タイプであればその各色の明るい輝度レベル)それぞれの変動量を測定し、その変動量をもとに取得した、設定可能なシャッター速度毎の露光時間に相関のある露光時間補正係数を固定値として予め記憶している。   The dark level correction circuit 13 is subsequent to the clamp circuit 12, and includes a dark image correction memory normalization table 13a, a dark image correction data frame memory 13b, a dark image correction reverse conversion table 13c, and an exposure time correction. A processing unit 13d, a dark image signal correction calculation unit 13e, and a correction data storage nonvolatile memory 13f are provided. Each component of the dark level correction circuit 13 is controlled under the control of the CPU 20 through the camera synchronization signal generation circuit 21, the exposure time control circuit 22, the memory control circuit 23, and the like. The CPU 20 controls the entire camera, and inputs various setting information and operation information via an input interface (not shown) to control each circuit inside the camera. Here, a trigger signal for starting photographing accompanying an external operation, data (exposure time data) indicating a shutter speed (for example, 1/20000 second to 2 seconds) set by the external operation, and the like are input via the input interface. The CPU 20 sends the input exposure time data to the exposure time control circuit 22. The exposure time control circuit 22 has an exposure time correction coefficient corresponding to a settable shutter speed as a fixed value, and exposure time correction coefficient data corresponding to dark level and highlight level exposure time correction data according to the input exposure time data. The data is sent to the processing units 13d and 14d. The exposure time control circuit 22 has a dark level (dark luminance level), a high level under two or more time conditions between a high-speed exposure time and a low-speed exposure time of an image pickup device (corresponding to a settable shutter speed) according to camera operation. Measureable amount of light level (white if the image sensor is monochrome type, bright brightness level of each color if the primary or complementary color type), and settable shutter speed obtained based on the amount of variation An exposure time correction coefficient correlated to each exposure time is stored in advance as a fixed value.

ダーク画像補正メモリ用正規化テーブル13aは、製品出荷前の事前処理(または使用者がその環境に合わせて別途実施しても良い)において、撮像素子11の撮像面を遮光した状態で撮影したダーク画像の各画素(有効画素)の階調データ(10ビット;1024階調)が示す輝度値をもとに、撮像素子11の全有効画素について、各画素毎に、予め設定した低階調側の階調範囲にレベル配分を偏らせた8ビット(256階調)の複数の屈折点をもつ非線形の階調補正係数データを生成し出力する。このダーク画像補正メモリ用正規化テーブル13aから出力された1フレーム分の8ビット単位の階調補正係数データはメモリ制御回路23の書き込み制御の下に補正データ格納用不揮発性メモリ13fに格納される。なお、ダーク画像補正メモリ用正規化テーブル13aによる階調補正係数データの具体的な生成処理例については、図3および図5と、図7乃至図10を参照して後述する。   The dark image correction memory normalization table 13a is a dark image captured in a state where the image pickup surface of the image pickup element 11 is shielded in a pre-process before product shipment (or may be performed separately according to the environment by the user). Based on the luminance value indicated by the gradation data (10 bits; 1024 gradations) of each pixel (effective pixel) of the image, for each effective pixel of the image sensor 11, a preset low gradation side is set for each pixel. Non-linear gradation correction coefficient data having a plurality of refraction points of 8 bits (256 gradations) whose level distribution is biased to the gradation range is generated and output. The 8-bit gradation correction coefficient data output from the dark image correction memory normalization table 13a is stored in the correction data storage nonvolatile memory 13f under the write control of the memory control circuit 23. . A specific example of processing for generating gradation correction coefficient data by the dark image correction memory normalization table 13a will be described later with reference to FIGS. 3 and 5 and FIGS.

ダーク画像補正データ用フレームメモリ13bは、製品出荷後の通常の撮影処理における初期設定処理において、メモリ制御回路23の制御の下に、補正データ格納用不揮発性メモリ13fから読み出した1フレーム分の8ビット単位の階調補正係数データを書き込み、保持する。この補正データ格納用不揮発性メモリ13fからダーク画像補正データ用フレームメモリ13bへの階調補正係数データの書き込み処理は、高速露光(例えば1/20000秒)を可能にするためのもので、階調補正係数データの高速リードアクセスを可能にするため、補正データ格納用不揮発性メモリ13fに格納された1フレームの階調補正係数データを、撮影時の初期設定において、高速リードアクセスが可能なDRAMまたはSRAM等を用いた、例えばDRAM構成のダーク画像補正データ用フレームメモリ13bに保持している。ダーク画像補正データ用フレームメモリ13bは、通常の撮影処理において、メモリ制御回路23の制御の下に、撮影動作に同期して、補正対象画素に対応する8ビットの階調補正係数データを読み出し、ダーク画像補正用逆変換テーブル13cに送出する。   The dark image correction data frame memory 13b is 8 frames for one frame read from the correction data storing nonvolatile memory 13f under the control of the memory control circuit 23 in the initial setting process in the normal photographing process after product shipment. Write and hold gradation correction coefficient data in bit units. The process of writing the gradation correction coefficient data from the correction data storing nonvolatile memory 13f to the dark image correction data frame memory 13b is for enabling high-speed exposure (for example, 1/20000 seconds). In order to enable high-speed read access of correction coefficient data, the DRAM or the DRAM capable of high-speed read access in one frame of gradation correction coefficient data stored in the correction data storage nonvolatile memory 13f in the initial setting at the time of shooting The image data is held in a dark image correction data frame memory 13b using an SRAM or the like, for example, having a DRAM configuration. The dark image correction data frame memory 13b reads out 8-bit gradation correction coefficient data corresponding to the correction target pixel in synchronization with the shooting operation under the control of the memory control circuit 23 in a normal shooting process. It is sent to the dark image correction reverse conversion table 13c.

ダーク画像補正用逆変換テーブル13cは、ダーク画像補正データ用フレームメモリ13bから入力した8ビット(256階調)の階調補正係数データを撮像素子11から出力された画像データの階調ビット数に合わせた10ビット(1024階調)の階調補正係数データに変換し、露光時間補正処理部13dに送出する。   The dark image correction inverse conversion table 13c converts the 8-bit (256 gradations) gradation correction coefficient data input from the dark image correction data frame memory 13b into the gradation bit number of the image data output from the image sensor 11. The combined 10-bit (1024 gradation) gradation correction coefficient data is converted and sent to the exposure time correction processing unit 13d.

露光時間補正処理部13dは、ダーク画像補正用逆変換テーブル13cから階調補正係数データを入力し、露光時間制御回路22から露光時間補正データを入力して、階調補正係数データが示す値に露光時間補正データが示す値を演算し、露光時間補正後の階調補正係数データをダーク画像信号補正演算部13eに送出する。   The exposure time correction processing unit 13d receives the gradation correction coefficient data from the dark image correction inverse conversion table 13c and the exposure time correction data from the exposure time control circuit 22 to obtain the value indicated by the gradation correction coefficient data. The value indicated by the exposure time correction data is calculated, and the gradation correction coefficient data after the exposure time correction is sent to the dark image signal correction calculation unit 13e.

ダーク画像信号補正演算部13eは、撮像素子11から出力された画像信号をクランプ回路12を介して入力し、補正対象画素の階調(輝度値)に対して、露光時間補正処理部13dを介して入力した階調補正係数データが示す値を加減算処理し、補正対象画素の階調を補正する。このダーク画像信号補正演算部13eで補正処理した画像信号は、ダークレベル補正回路13の後段に設けられたハイライトレベル補正回路14に送出される。   The dark image signal correction calculation unit 13e inputs the image signal output from the image sensor 11 via the clamp circuit 12, and applies the gradation (luminance value) of the correction target pixel via the exposure time correction processing unit 13d. Then, the value indicated by the gradation correction coefficient data input is added / subtracted to correct the gradation of the correction target pixel. The image signal corrected by the dark image signal correction calculation unit 13e is sent to a highlight level correction circuit 14 provided at the subsequent stage of the dark level correction circuit 13.

ハイライトレベル補正回路14はダークレベル補正回路13の後段にあって、ハイライト画像補正メモリ用正規化テーブル14aと、ハイライト画像補正データ用フレームメモリ14bと、ハイライト画像補正用逆変換テーブル14cと、露光時間補正処理部14dと、ハイライト画像信号補正演算部14eと、補正データ格納用不揮発性メモリ14fとを具備して構成されている。このハイライトレベル補正回路14の各構成要素は、CPU20の制御の下に、カメラ同期信号生成回路21、露光時間制御回路22、メモリ制御回路24等を介して動作制御される。 The highlight level correction circuit 14 is subsequent to the dark level correction circuit 13, and includes a highlight image correction memory normalization table 14a, a highlight image correction data frame memory 14b, and a highlight image correction reverse conversion table 14c. An exposure time correction processing unit 14d, a highlight image signal correction calculation unit 14e, and a correction data storing nonvolatile memory 14f. Each component of the highlight level correction circuit 14 is controlled under the control of the CPU 20 through the camera synchronization signal generation circuit 21, the exposure time control circuit 22, the memory control circuit 24, and the like.

ハイライト画像補正メモリ用正規化テーブル14aは、製品出荷前の事前処理(または使用者がその環境に合わせて別途実施しても良い)において、撮像素子11の撮像面に、輝度値が飽和レベルに達する以前の予め設定したハイライトレベルの均一光を照射した状態で撮影したハイライト画像の各画素(有効画素)の階調データ(10ビット;1024階調)が示す輝度値をもとに、撮像素子11の全有効画素について、各画素毎に、予め設定した高階調側の階調範囲にレベル配分を偏らせた8ビット(256階調)の階調補正係数データを生成し出力する。このハイライト画像補正メモリ用正規化テーブル14aから出力された1フレーム分の8ビット単位の階調補正係数データはメモリ制御回路24の書き込み制御の下に補正データ格納用不揮発性メモリ14fに格納される。なお、ハイライト画像補正メモリ用正規化テーブル14aによる階調補正係数データを生成処理については、図4および図6と、図11乃至図13を参照して後述する。   The normalization table 14a for the highlight image correction memory has a luminance value that is saturated on the imaging surface of the image sensor 11 in pre-processing before product shipment (or may be performed separately according to the environment by the user). On the basis of the luminance value indicated by the gradation data (10 bits; 1024 gradations) of each pixel (effective pixel) of the highlight image taken in the state of irradiating uniform light of a preset highlight level before reaching Then, for all effective pixels of the image sensor 11, for each pixel, 8-bit (256 gradations) gradation correction coefficient data in which the level distribution is biased to a preset gradation range on the high gradation side is generated and output. . The 8-bit gradation correction coefficient data output from the highlight image correction memory normalization table 14a is stored in the correction data storage nonvolatile memory 14f under the write control of the memory control circuit 24. The Note that the tone correction coefficient data generation processing by the highlight image correction memory normalization table 14a will be described later with reference to FIGS. 4 and 6 and FIGS.

ハイライト画像補正データ用フレームメモリ14bは、製品出荷後の通常の撮影処理における初期設定処理において、メモリ制御回路24の制御の下に、補正データ格納用不揮発性メモリ14fから読み出した1フレーム分の8ビット単位の階調補正係数データを書き込み、保持する。この補正データ格納用不揮発性メモリ14fからハイライト画像補正データ用フレームメモリ14bへの階調補正係数データの書き込み処理は、高速露光(例えば1/20000秒)を可能にするためのもので、階調補正係数データの高速リードアクセスを可能にするため、補正データ格納用不揮発性メモリ14fに格納された1フレームの階調補正係数データを、撮影時の初期設定において、高速リードアクセスが可能な、例えばDRAM構成のハイライト画像補正データ用フレームメモリ14bに保持している。ハイライト画像補正データ用フレームメモリ14bは、通常の撮影処理において、メモリ制御回路24の制御の下に、撮影動作に同期して、補正対象画素に対応する8ビットの階調補正係数データを読み出し、ハイライト画像補正用逆変換テーブル14cに送出する。   The highlight image correction data frame memory 14b corresponds to one frame read from the correction data storing nonvolatile memory 14f under the control of the memory control circuit 24 in the initial setting process in the normal photographing process after the product is shipped. Write and hold gradation correction coefficient data in units of 8 bits. The gradation correction coefficient data writing process from the correction data storing nonvolatile memory 14f to the highlight image correction data frame memory 14b is for enabling high-speed exposure (for example, 1/20000 seconds). In order to enable high-speed read access of tone correction coefficient data, high-speed read access is possible for one frame of gradation correction coefficient data stored in the correction data storage nonvolatile memory 14f in the initial setting at the time of shooting. For example, it is held in the frame memory 14b for highlight image correction data having a DRAM configuration. The highlight image correction data frame memory 14b reads out 8-bit gradation correction coefficient data corresponding to the correction target pixel in synchronization with a shooting operation under the control of the memory control circuit 24 in a normal shooting process. The highlight image correction inverse conversion table 14c is sent out.

ハイライト画像補正用逆変換テーブル14cは、ハイライト画像補正データ用フレームメモリ14bから入力した8ビット(256階調)の階調補正係数データを撮像素子11から出力された画像データの階調ビット数に合わせた10ビット(1024階調)の階調補正係数データに変換し、露光時間補正処理部14dに送出する。   The inverse conversion table 14c for highlight image correction uses the 8-bit (256 gradations) gradation correction coefficient data input from the highlight image correction data frame memory 14b and the gradation bits of the image data output from the image sensor 11. The data is converted into 10-bit (1024 gradation) gradation correction coefficient data corresponding to the number and sent to the exposure time correction processing unit 14d.

露光時間補正処理部14dは、ハイライト画像補正用逆変換テーブル14cから階調補正係数データを入力し、露光時間制御回路22から露光時間補正データを入力して、階調補正係数データが示す値に露光時間補正データが示す値を演算し、露光時間補正後の階調補正係数データをハイライト画像信号補正演算部14eに送出する。   The exposure time correction processing unit 14d receives the gradation correction coefficient data from the highlight image correction inverse conversion table 14c, the exposure time correction data from the exposure time control circuit 22, and the value indicated by the gradation correction coefficient data. Then, the value indicated by the exposure time correction data is calculated, and the gradation correction coefficient data after the exposure time correction is sent to the highlight image signal correction calculation unit 14e.

ハイライト画像信号補正演算部14eは、ダークレベル補正回路13を介して入力した画像信号の補正対象画素の階調(輝度値)に対して、露光時間補正処理部14dを介して入力した階調補正係数データが示す値を加減算処理し、補正対象画素の階調を補正する。このハイライト画像信号補正演算部14eで補正処理した画像信号は、ハイライトレベル補正回路14の後段に設けられた画素欠陥補正回路15に送出される。   The highlight image signal correction calculation unit 14e receives the gradation input via the exposure time correction processing unit 14d with respect to the gradation (luminance value) of the correction target pixel of the image signal input via the dark level correction circuit 13. The value indicated by the correction coefficient data is added and subtracted to correct the gradation of the correction target pixel. The image signal corrected by the highlight image signal correction calculation unit 14e is sent to the pixel defect correction circuit 15 provided at the subsequent stage of the highlight level correction circuit 14.

画素欠陥補正回路15は、欠陥画素座標格納用不揮発性メモリ15aと、欠陥画素座標再生用メモリ15bと、画素欠陥補正処理部15cとを具備して構成されている。   The pixel defect correction circuit 15 includes a defective pixel coordinate storage nonvolatile memory 15a, a defective pixel coordinate reproduction memory 15b, and a pixel defect correction processing unit 15c.

欠陥画素座標格納用不揮発性メモリ15aは、製品出荷前の事前処理(または使用者がその環境に合わせて別途実施しても良い)におけるCPU20の画素欠陥処理において欠陥画素と判定した画素の座標値(光電変換部11aの画素位置)を格納する。この欠陥画素の判定は、例えばダーク(黒)レベルの欠陥画素を検出する場合、黒画面を複数回撮影し、巡回積分して黒の平均をとり、ランダムノイズ分を除去した後、これを黒基準として、各画素を予め設定した画素欠陥レベル(例えば512階調;10ビット)で2値化し、画素欠陥レベルを超えた画素を欠陥画素として、当該欠陥画素の座標値を欠陥画素座標格納用不揮発性メモリ15aに格納する手段、または、この画素欠陥処理に加え、上記したダーク画像の階調補正係数データ取得時において、輝度値が一定の許容範囲から外れた画素を欠陥画素として、当該欠陥画素の座標値を欠陥画素座標格納用不揮発性メモリ15aに格納する手段、または、上記したダーク画像の撮像素子出力から、設定したダークレベルの許容範囲を逸脱した階調(輝度値)をもつ画素を検出し、上記したハイライト画像の画素出力から、設定したハイライトレベルの許容範囲を逸脱した階調の画素を検出して、この各検出画素を欠陥画素として当該画素の座標値を欠陥画素座標格納用不揮発性メモリ15aに格納する手段等のいずれであってもよい。   The non-volatile memory 15a for storing defective pixel coordinates is a coordinate value of a pixel determined as a defective pixel in pixel defect processing of the CPU 20 in pre-processing before product shipment (or may be performed separately according to the environment by the user). (Pixel position of the photoelectric conversion unit 11a) is stored. For example, when detecting a defective pixel of dark (black) level, the defective pixel is determined by photographing a black screen a plurality of times, performing cyclic integration to obtain an average of black, removing a random noise component, and then detecting the black pixel. As a reference, each pixel is binarized at a preset pixel defect level (for example, 512 gradations; 10 bits), a pixel that exceeds the pixel defect level is defined as a defective pixel, and the coordinate value of the defective pixel is stored for defective pixel coordinates. Means for storing in the nonvolatile memory 15a, or in addition to this pixel defect processing, when obtaining the above-mentioned dark image gradation correction coefficient data, a pixel whose luminance value is out of a certain allowable range is regarded as a defective pixel. The allowable range of the set dark level is deviated from the means for storing the coordinate value of the pixel in the non-volatile memory 15a for storing the defective pixel coordinate or the image sensor output of the dark image. Pixels with the specified gradation (luminance value) are detected, and pixels with gradations that deviate from the set highlight level tolerance are detected from the pixel output of the highlight image described above, and each detected pixel is defective. As a pixel, any means such as a means for storing the coordinate value of the pixel in the nonvolatile memory 15a for storing defective pixel coordinates may be used.

この欠陥画素座標格納用不揮発性メモリ15aに格納された画素の座標値は、製品出荷後の撮影処理開始に際して、CPU20の制御の下に、高速アクセスが可能な、例えばDRAMまたはSRAM等により構成される欠陥画素座標再生用メモリ15bに保持される。この欠陥画素座標格納用不揮発性メモリ15aから欠陥画素座標再生用メモリ15bへの座標データの書き込み処理は、上記した高速アクセスを可能にするためのものである。   The coordinate values of the pixels stored in the defective pixel coordinate storage nonvolatile memory 15a are configured by, for example, DRAM or SRAM, which can be accessed at high speed under the control of the CPU 20 at the start of imaging processing after product shipment. And stored in the defective pixel coordinate reproduction memory 15b. The writing process of the coordinate data from the defective pixel coordinate storing nonvolatile memory 15a to the defective pixel coordinate reproducing memory 15b is for enabling the above-described high-speed access.

画素欠陥補正処理部15cはこの欠陥画素座標再生用メモリ15bに保持した画素欠陥データ(画素の座標データ)をもとに、欠陥画素に対して、周囲画素の階調をもとに階調補正を行う。この周囲画素に基づく階調補正は既存の処理技術である。なお、画素欠陥補正回路15の後段に示した後処理回路16は、フレーム単位で各種の画像処理を行う機能回路であり、ここでは本発明に直接関係しないため、説明を省略する。   Based on the pixel defect data (pixel coordinate data) stored in the defective pixel coordinate reproduction memory 15b, the pixel defect correction processing unit 15c performs gradation correction on the defective pixel based on the gradation of surrounding pixels. I do. This gradation correction based on surrounding pixels is an existing processing technique. Note that the post-processing circuit 16 shown in the subsequent stage of the pixel defect correction circuit 15 is a functional circuit that performs various types of image processing on a frame-by-frame basis and is not directly related to the present invention.

製品出荷前の事前処理(または使用者がその環境に合わせて別途実施しても良い)において、CPU20は、外部からの指示入力に従い、カメラ同期信号生成回路21、およびメモリ制御回路23,24、25を介して、撮像素子11と、ダーク画像補正メモリ用正規化テーブル13a、ハイライト画像補正メモリ用正規化テーブル14a、補正データ格納用不揮発性メモリ13f、14f、および欠陥画素座標格納用不揮発性メモリ15aを動作制御し、上記各不揮発性メモリ13f、14fに、それぞれ1フレーム分の8ビットの階調補正係数データを格納し、欠陥画素座標格納用不揮発性メモリ15aに欠陥画素の座標値を格納する。   In pre-processing prior to product shipment (or separately performed by the user according to the environment), the CPU 20 follows a command input from the outside, and the camera synchronization signal generation circuit 21 and memory control circuits 23 and 24, 25, the image sensor 11, the dark image correction memory normalization table 13a, the highlight image correction memory normalization table 14a, the correction data storage nonvolatile memories 13f and 14f, and the defective pixel coordinate storage nonvolatile memory. The memory 15a is controlled in operation, 8-bit gradation correction coefficient data for one frame is stored in each of the nonvolatile memories 13f and 14f, and the coordinate value of the defective pixel is stored in the nonvolatile memory 15a for storing defective pixel coordinates. Store.

この製品出荷前の事前処理(または使用者がその環境に合わせて別途実施しても良い)では、先ず、光電変換部11aの撮像面を遮光した状態で画像を撮影して、この撮影画像に基づくダークレベルの階調補正係数データの生成、格納処理を実施し、続いて、光電変換部11aの撮像面に、輝度値が飽和レベルに達する以前の50乃至70パーセント程度の予め設定した輝度値の均一光を照射した状態で画像を撮影して、この撮影画像に基づくハイライトレベルの階調補正係数データの生成、格納処理を実施する。さらにその後、欠陥画素の抽出および当該画素の座標値の格納処理を実施する。   In the pre-processing before the product shipment (or the user may separately perform according to the environment), first, an image is captured in a state where the imaging surface of the photoelectric conversion unit 11a is shielded, and this captured image is displayed. The dark level tone correction coefficient data is generated and stored, and then, on the imaging surface of the photoelectric conversion unit 11a, a preset brightness value of about 50 to 70% before the brightness value reaches the saturation level. An image is captured in a state where the uniform light is irradiated, and gradation level correction coefficient data at a highlight level based on the captured image is generated and stored. Thereafter, extraction of defective pixels and storage processing of the coordinate values of the pixels are performed.

ダーク画像補正メモリ用正規化テーブル13aは、光電変換部11aの撮像面を遮光した状態で撮影したダーク画像の各画素(有効画素)の階調データ(10ビット;1024階調)が示す輝度値をもとに、光電変換部11aの全有効画素について、各画素毎に、予め設定した低階調側の階調範囲にレベル配分を偏らせた8ビット(256階調)の複数の屈折点をもつ非線形の階調補正係数データを生成し、この階調補正係数データを補正データ格納用不揮発性メモリ13fに格納する。   The dark image correction memory normalization table 13a is a luminance value indicated by gradation data (10 bits; 1024 gradations) of each pixel (effective pixel) of a dark image captured in a state where the imaging surface of the photoelectric conversion unit 11a is shielded from light. Based on the above, for all effective pixels of the photoelectric conversion unit 11a, a plurality of 8-bit (256 gradations) refraction points in which the level distribution is biased to a preset gradation range on the low gradation side for each pixel. Is generated, and the gradation correction coefficient data is stored in the correction data storing nonvolatile memory 13f.

ハイライト画像補正メモリ用正規化テーブル14aは、光電変換部11aの撮像面を予め設定した均一光で照射した状態で撮影したハイライト画像の各画素(有効画素)の階調データ(10ビット;1024階調)が示す輝度値をもとに、光電変換部11aの全有効画素について、各画素毎に、予め設定した高階調側の階調範囲にレベル配分を偏らせた8ビット(256階調)の階調補正係数データを生成し出力し、この階調補正係数データを補正データ格納用不揮発性メモリ14fに格納する。   The normalization table 14a for the highlight image correction memory has gradation data (10 bits; 10 bits) of each pixel (effective pixel) of the highlight image captured in a state where the imaging surface of the photoelectric conversion unit 11a is irradiated with preset uniform light. Based on the luminance value indicated by (1024 gradations), for all effective pixels of the photoelectric conversion unit 11a, 8 bits (256th floor) in which the level distribution is biased to a predetermined gradation range on the high gradation side for each pixel. Tone correction coefficient data is generated and output, and the gradation correction coefficient data is stored in the correction data storing nonvolatile memory 14f.

CPU20は、画素欠陥処理を実施し、欠陥画素と判定した画素の座標値(光電変換部11aの画素位置)を欠陥画素座標格納用不揮発性メモリ15aに格納する。   The CPU 20 performs pixel defect processing, and stores the coordinate value (pixel position of the photoelectric conversion unit 11a) of the pixel determined to be a defective pixel in the defective pixel coordinate storage nonvolatile memory 15a.

ここで、本発明の実施形態に係るダークレベル補正回路13およびハイライトレベル補正回路14の具体的な処理動作の一例を図2乃至図13を参照して説明する。   Here, an example of specific processing operations of the dark level correction circuit 13 and the highlight level correction circuit 14 according to the embodiment of the present invention will be described with reference to FIGS.

本発明の実施形態に係る撮像素子の輝度補正回路は、撮像素子11から出力される画像信号の基準となるダーク信号の直流電圧レベルを保持(クランプ)するクランプ回路12と、1画素毎にダークレベル、ハイライトレベルを補正するダークレベル補正回路13およびハイライトレベル補正回路14と、露光時間制御回路22から出力されたシャッター速度に応じた露光時間補正係数データにより画素毎に階調を補正する露光時間補正処理部13d,14dと、ダークレベル補正、ハイライトレベル補正で処理できない画素(画素欠陥)を補正する画素欠陥補正回路15とを有する。   The brightness correction circuit of the image sensor according to the embodiment of the present invention includes a clamp circuit 12 that holds (clamps) a DC voltage level of a dark signal that serves as a reference of an image signal output from the image sensor 11, and dark for each pixel. The gray level is corrected for each pixel by the dark level correction circuit 13 and the highlight level correction circuit 14 for correcting the level and the highlight level, and the exposure time correction coefficient data corresponding to the shutter speed output from the exposure time control circuit 22. Exposure time correction processing units 13d and 14d, and a pixel defect correction circuit 15 that corrects pixels (pixel defects) that cannot be processed by dark level correction and highlight level correction.

撮像素子11(の光電変換部11a)を、遮光した状態で撮影した場合のダークレベルのヒストグラムをみると、各画素の直流電圧成分のばらつきにより、出力信号レベルに開きを持ってしまう。図3は、上記撮影により撮像素子11から出力されたアナログ信号を10ビットA/D変換した場合のデジタル値をヒストグラムにした例を示したものである。なお、黒成分がゼロ以下にならないように任意のオフセット値を持たせてクランプしている。この例では約40階調をクランプレベルとしている(図3において、縦軸は画素数、横軸は階調)。   Looking at the dark level histogram when the image sensor 11 (photoelectric conversion unit 11a) is photographed in a light-shielded state, the output signal level is widened due to variations in the DC voltage component of each pixel. FIG. 3 shows an example in which a digital value in the case of 10-bit A / D conversion of an analog signal output from the image sensor 11 by the above photographing is used as a histogram. In addition, it clamps by giving arbitrary offset values so that a black component may not become zero or less. In this example, about 40 gradations are used as the clamp level (in FIG. 3, the vertical axis indicates the number of pixels and the horizontal axis indicates the gradation).

同様に、撮像素子11に、飽和しない均一な光(ハイライトレベル、ここでは744階調相当)を入光し、撮影した場合のヒストグラムを図4に示している。(図4において、縦軸は画素数、横軸は階調)
これらに関係するノイズは、面状に撮像するエリアセンサでは格子状の輝度ムラが、また線状に撮像するラインセンサとエリアセンサでは画素毎の輝度ムラが静的なノイズとなって現れている。これらのヒストグラムの開いた幅が狭ければ、これらの輝度ムラによるノイズは少なく、幅が広ければノイズが多いと言える。
Similarly, FIG. 4 shows a histogram when the imaging element 11 is irradiated with uniform light that is not saturated (highlight level, here, equivalent to 744 gradations) and photographed. (In FIG. 4, the vertical axis is the number of pixels, and the horizontal axis is the gradation)
Noise related to these appears as static noise in a grid-like luminance unevenness in an area sensor that captures images in a plane, and in a line sensor and an area sensor that captures images in a linear shape. . If the open width of these histograms is narrow, it can be said that there is little noise due to these uneven brightness, and if the width is wide, there is much noise.

上記図3に示したダークレベルのヒストグラムに対して本発明の実施形態による階調補正処理を施した場合のダークレベルのヒストグラムを図5に示している。この図5に示すように、約40階調を中心に開きが少なくなり、ダークレベルの輝度ムラによるノイズが改善されたことが分かる(図5において、縦軸は画素数、横軸は階調)。   FIG. 5 shows a dark level histogram when the gradation correction processing according to the embodiment of the present invention is applied to the dark level histogram shown in FIG. As shown in FIG. 5, the number of openings is reduced with about 40 gradations, and it can be seen that noise due to dark level luminance unevenness is improved (in FIG. 5, the vertical axis is the number of pixels, and the horizontal axis is the gradation. ).

上記図4に示したハイライトレベルのヒストグラムに対して本発明の実施形態による階調補正処理を施した場合のハイライトレベルのヒストグラムを図6に示している。この図6に示すように、約744階調を中心に開きが少なくなり、ハイライトレベルの輝度ムラによるノイズが改善されたことが分かる(図6において、縦軸は画素数、横軸は階調)。   FIG. 6 shows a highlight level histogram when the gradation correction processing according to the embodiment of the present invention is applied to the highlight level histogram shown in FIG. As shown in FIG. 6, the number of openings is reduced around 744 gradations, and it can be seen that noise due to uneven brightness at the highlight level is improved (in FIG. 6, the vertical axis is the number of pixels, and the horizontal axis is the floor. Key).

本発明の実施形態に係る輝度補正処理は、1)画像信号クランプ処理、2)ダークレベル補正処理と露光時間補正処理、3)ハイライトレベル補正処理と露光時間補正処理、4)画素欠陥補正処理の順に実施される。   The luminance correction processing according to the embodiment of the present invention includes 1) image signal clamping processing, 2) dark level correction processing and exposure time correction processing, 3) highlight level correction processing and exposure time correction processing, and 4) pixel defect correction processing. It is carried out in the order.

[画像信号クランプ処理]
撮像素子11から出力される画像信号に対して、クランプ回路12により、ダークレベルの基準となる直流電圧レベルをデジタル値で保持することにより、後段の信号処理の安定化を促す。このダークレベルは0階調以下であってはならず、カメラの使用条件下で必ず0階調以上でなければならない。さもなければ正しい補正処理がなされなくなってしまう。撮像素子11から光学的に常時完全に遮光された画素があれば、その画素のレベルを、そうでなければ通常の画素を遮光した状態で基準レベルを採取し、クランプ処理を行う。
[Image signal clamp processing]
For the image signal output from the image sensor 11, the clamp circuit 12 holds the DC voltage level as a dark level reference as a digital value, thereby facilitating stabilization of signal processing in the subsequent stage. This dark level must not be less than 0 gradations, and must always be 0 gradations or more under the use conditions of the camera. Otherwise, correct correction processing will not be performed. If there is a pixel that is optically completely shielded from the image sensor 11 at all times, the level of that pixel is taken, otherwise the reference level is taken with the normal pixel shielded, and a clamping process is performed.

[ダークレベル補正処理と露光時間補正処理]
ダークレベル補正処理は、事前の補正値生成処理と通常の撮像処理に分かれる。
1.補正値生成処理
補正値生成処理は次の手順で行われる。
1)ダーク画像撮像
ダーク画像の撮像は、撮像素子11を完全に遮光した状態で撮像することである。この実施形態による例では10ビット(1024階調)でA/D変換された信号を扱う。この撮像ではダークレベルが約40階調を平均値としたレベルになるようにA/D変換器11cの基準電圧を調整する。
[Dark level correction processing and exposure time correction processing]
The dark level correction process is divided into a prior correction value generation process and a normal imaging process.
1. Correction value generation processing
The correction value generation process is performed according to the following procedure.
1) Dark image capture
The dark image is captured in a state where the image sensor 11 is completely shielded from light. In the example according to this embodiment, a signal subjected to A / D conversion with 10 bits (1024 gradations) is handled. In this imaging, the reference voltage of the A / D converter 11c is adjusted so that the dark level becomes a level with an average value of about 40 gradations.

2)正規化テーブル変換
撮像素子11を使用したカメラでは、信号処理全般の効率化などのためデジタル信号処理を中心に行っている。撮像素子11の受光部となる光電変換部11aからのアナログ信号はA/D変換器11cによりデジタル信号に変換されてから後段の画像信号処理部を経て出力される。出力画像信号の画質を向上させるためには、このA/D変換の階調数を大きく取る必要がある。本発明の実施形態における説明では10ビットA/D変換により1024階調のデジタル信号として取り上げているが、12ビット(4096階調)、14ビット(16384階調)、16ビット(65536階調)といったデジタル信号により画像処理を行うことも多い。しかしながら、回路構成上、例えば9ビットから15ビットの信号を扱う場合、これらをバイト(8ビット)を単位とした16ビットのデータ(2バイトのデータ)として扱わなければならないことから、バス構成並びにメモリ構成を含め回路構成並びに処理が煩雑になる。
2) Normalization table conversion
In a camera using the image sensor 11, digital signal processing is mainly performed in order to improve efficiency of signal processing in general. An analog signal from the photoelectric conversion unit 11a serving as the light receiving unit of the image sensor 11 is converted into a digital signal by the A / D converter 11c, and then output through the subsequent image signal processing unit. In order to improve the image quality of the output image signal, it is necessary to increase the number of gradations of this A / D conversion. In the description of the embodiment of the present invention, a digital signal with 1024 gradations is taken up by 10-bit A / D conversion, but 12 bits (4096 gradations), 14 bits (16384 gradations), and 16 bits (65536 gradations). In many cases, image processing is performed using a digital signal. However, for example, when a 9 to 15 bit signal is handled in the circuit configuration, these must be handled as 16 bit data (2 byte data) in units of bytes (8 bits). The circuit configuration and processing including the memory configuration become complicated.

ダーク画像補正メモリ用正規化テーブル13aによる正規化テーブル変換では、回路の効率化のため、補正値が8ビット(1バイト)となるように効率的にテーブル変換を行い、補正データ格納用不揮発性メモリ13fに格納するための(画像補正データ用フレームメモリ13bにセットするための)データ生成を行う。   In the normalization table conversion by the dark image correction memory normalization table 13a, in order to improve the efficiency of the circuit, the table conversion is efficiently performed so that the correction value becomes 8 bits (1 byte), and the nonvolatile data for storing correction data is stored. Data generation for storing in the memory 13f (for setting in the image correction data frame memory 13b) is performed.

通常、10ビット(1024階調)の信号であれば、図7に示すように、補正データを10ビットのまま扱えば簡単な処理で実現可能である(図中の一点鎖線で示す「10ビット直線補正値」参照)。しかし、10ビット信号をそのまま補正データ格納用不揮発性メモリ13fに格納しようとすると、補正データ格納用不揮発性メモリ13fおよびダーク画像補正データ用フレームメモリ13bがそれぞれ1画素を2バイト(16ビット)の信号として扱わなければならず、非効率となってしまう。そこで、何とか8ビットになるような工夫が必要となる。ここで、図7示すように、簡単に10ビットから8ビットに変換するためには、10ビット側の信号を4分の1すれば実現する(図中の実線で示す「8ビット直線補正値」参照)。しかし、信号補正前のダークレベルのヒストグラム(図3参照)からも分かるように、画素の殆どが128階調以下に集まっており、256階調より上の階調をもつ画素は極端に少なく殆ど存在しない。しかも、図7に示す補正値を4分の1とすることにより、補正後の値にも補正ムラが出てしまう(図7において、縦軸は画素数、横軸は階調)。   Normally, a 10-bit (1024 gradation) signal can be realized by simple processing if the correction data is handled as 10 bits as shown in FIG. 7 (“10-bit shown by a one-dot chain line in the figure”). Refer to “Linear correction value”). However, if an attempt is made to store the 10-bit signal as it is in the correction data storage nonvolatile memory 13f, the correction data storage nonvolatile memory 13f and the dark image correction data frame memory 13b each have one pixel of 2 bytes (16 bits). It must be handled as a signal, which is inefficient. Therefore, it is necessary to devise somehow to have 8 bits. Here, as shown in FIG. 7, in order to easily convert from 10 bits to 8 bits, the signal on the 10-bit side is realized by 1/4 (“8-bit linear correction value indicated by a solid line in the figure). "reference). However, as can be seen from the dark level histogram before signal correction (see FIG. 3), most of the pixels are gathered to 128 gradations or less, and there are extremely few pixels having gradations higher than 256 gradations. not exist. In addition, when the correction value shown in FIG. 7 is set to ¼, correction unevenness also appears in the corrected value (in FIG. 7, the vertical axis indicates the number of pixels and the horizontal axis indicates the gradation).

また、単純に256階調までの補正を可能として、それ以上の階調補正を無視した場合、256階調以上のレベルを持つ画素は補正されない。   Further, when it is possible to simply correct up to 256 gradations and ignore further gradation correction, pixels having a level of 256 gradations or more are not corrected.

そこで、本発明の実施形態では、図7に示すような直線的な補正係数をとるのではなく、図8に実線の8ビット補正値で示すように、補正係数を低階調側に多く配分し、高階調側の係数配分を少なくするテーブルで変換することで、最適な8ビット補正係数を得る。このテーブルをダーク画像補正メモリ用正規化テーブル13aで実現している(図8に破線で示すヒストグラムにおいて、縦軸は画素数、横軸は階調、同図に一点鎖線、二点鎖線、実線で示す補正係数(10ビット直線補正値、8ビット直線補正値、8ビット補正値)において、縦軸は正規化テーブル出力データ、横軸は正規化テーブル入力階調データ)。   Therefore, in the embodiment of the present invention, instead of taking a linear correction coefficient as shown in FIG. 7, as shown by a solid line 8-bit correction value in FIG. Then, an optimal 8-bit correction coefficient is obtained by conversion using a table that reduces the coefficient distribution on the high gradation side. This table is realized by the dark image correction memory normalization table 13a (in the histogram shown by a broken line in FIG. 8, the vertical axis indicates the number of pixels, the horizontal axis indicates the gradation, and in the same figure, the one-dot chain line, the two-dot chain line, and the solid line) (10-bit straight line correction value, 8-bit straight line correction value, 8-bit correction value), the vertical axis is normalized table output data, and the horizontal axis is normalized table input gradation data).

この例に示す正規化テーブルは、入力128階調までは1分の1(テーブル値で128レベルまで)、入力256階調までは2分の1(テーブル値で192レベルまで)、入力512階調までは4分の1(テーブル値で256レベル)と変換している。   The normalization table shown in this example is one half up to 128 input gradations (up to 128 levels in table values), half up to 256 input gradations (up to 192 levels in table values), and 512 floors of input. The key is converted to one-fourth (the table value is 256 levels).

512階調以上つまり全階調の50%以上のダークレベルをもつ画素は、補正量が大きくなってしまい、画質劣化を引き起こしかねないため、このような画素は欠陥画素として、前述した画素欠陥補正処理の対象画素とする。   A pixel having a dark level of 512 gradations or more, that is, a dark level of 50% or more of all gradations has a large correction amount, which may cause image quality degradation. A pixel to be processed.

この正規化テーブルの例では屈折点を3点有しているが、屈折点をもたない曲線的なカーブであってもよい。ただし、ヒストグラム(図3参照)の高い階調部分の係数が1対1になるように考慮すべきである。   Although the example of this normalization table has three refraction points, it may be a curvilinear curve having no refraction points. However, it should be considered that the coefficient of the high gradation portion of the histogram (see FIG. 3) is 1: 1.

3)ダーク画像補正データ用フレームメモリ書込み
この正規化テーブルを構成するダーク画像補正メモリ用正規化テーブル13aを経由して上記した8ビットの補正係数データを1フレーム分、補正データ格納用不揮発性メモリ13fに格納する。この補正データ格納用不揮発性メモリ13fに格納した1フレーム分の補正係数データは、通常使用における撮影時の初期設定処理においてダーク画像補正データ用フレームメモリ13bに書き込まれる。
3) Writing to frame memory for dark image correction data
The 8-bit correction coefficient data for one frame is stored in the correction data storage nonvolatile memory 13f via the dark image correction memory normalization table 13a constituting the normalization table. The correction coefficient data for one frame stored in the correction data storing nonvolatile memory 13f is written into the dark image correction data frame memory 13b in the initial setting process at the time of shooting in normal use.

2.通常撮像処理
通常の撮像時における初期設定処理は次の手順で行われる。
1)ダーク画像補正データ用フレームメモリ読出し
ダーク画像補正データ用フレームメモリ13bの読出しのタイミングは、撮像素子から出力される撮像同期信号と一致したタイミングである必要がある。ただし、正規化テーブル逆変換を行うための遅延時間を考慮し、ダーク画像補正演算処理で一致する座標となる読出しを行う。
2. Normal imaging processing
The initial setting process during normal imaging is performed according to the following procedure.
1) Reading frame memory for dark image correction data
The readout timing of the dark image correction data frame memory 13b needs to coincide with the imaging synchronization signal output from the imaging device. However, in consideration of the delay time for performing the normalization table inverse transformation, the dark image correction calculation process reads out the coordinates that match.

2)正規化テーブル逆変換
正規化テーブル変換時の逆変換を行い、ダーク画像補正演算処理用の演算値を得る。
2) Normalization table inverse transformation
Inverse conversion at the time of normalization table conversion is performed to obtain a calculation value for dark image correction calculation processing.

正規化テーブル変換は、図8に実線(8ビット補正値)で示したように、128階調までは1分の1(テーブル値で128レベルまで)、256階調までは2分の1(テーブル値で192レベルまで)、512階調までは4分の1(テーブル値で256レベル)と変換したことから、逆変換においては、ダーク画像補正データ用フレームメモリ13bから読み出された8ビットデータを、図9に示すように、128階調までは1倍、192階調までは2倍、256階調までは4倍することで実現する。つまり、128階調までは1階調毎の補正が可能であり、さらに256階調までは2階調毎の補正、そして512階調までは4階調毎の補正ができる値を生成している。   In the normalization table conversion, as shown by a solid line (8-bit correction value) in FIG. 8, the gradation is reduced to 1/2 (up to 128 levels in the table value) up to 128 gradations and 1/2 (up to 256 gradations). (Up to 192 levels with table values) Since up to 512 gradations were converted to one-fourth (256 values with table values), in inverse conversion, 8 bits read from the frame memory 13b for dark image correction data As shown in FIG. 9, the data is realized by multiplying up to 128 gradations by 1 times, up to 192 gradations by 2 times, and up to 256 gradations by 4 times. That is, a value that can be corrected for each gradation up to 128 gradations, further corrected every 2 gradations up to 256 gradations, and corrected every 4 gradations up to 512 gradations is generated. Yes.

それ以上のダークレベルを持つ画素は欠陥画素として前述した画素欠陥補正処理の対象画素とする。   A pixel having a dark level higher than that is set as a target pixel of the pixel defect correction process described above as a defective pixel.

図9は、ダーク画像補正データ用フレームメモリ13bから読み出された8ビットのデータを逆変換するテーブル変換値の例を示す。上述のように512階調を超える値は画素欠陥補正処理を行うことから、この変換テーブルも512階調までを補正する値としている(図9において、縦軸は正規化テーブル出力階調データ、横軸は変換テーブル入力データ)。   FIG. 9 shows an example of table conversion values for inversely converting 8-bit data read from the dark image correction data frame memory 13b. As described above, since the pixel defect correction process is performed for a value exceeding 512 gradations, this conversion table is also a value for correcting up to 512 gradations (in FIG. 9, the vertical axis represents normalized table output gradation data, The horizontal axis is conversion table input data).

3)露光時間補正処理
ダークレベルは、一般的に撮像素子の露光時間や露光待機時間、周囲温度などによっても変化する。ここでは露光時間の変化に伴い変動するダークレベルを補正する処理を行う。
3) Exposure time correction processing
The dark level generally changes depending on the exposure time, exposure standby time, ambient temperature, and the like of the image sensor. Here, processing for correcting a dark level that varies with a change in exposure time is performed.

露光時間とダークレベルの関係は、図10に示すように、露光時間が長くなるに従い撮像素子の暗電流の影響などによりダークレベルも上昇する。従って、露光時間を係数として補正することで、露光時間の可変によるダークレベル変動を抑えることができる(図10において、縦軸は階調、横軸は露光時間μsec)。   Regarding the relationship between the exposure time and the dark level, as shown in FIG. 10, as the exposure time becomes longer, the dark level also increases due to the influence of the dark current of the image sensor. Therefore, by correcting the exposure time as a coefficient, it is possible to suppress the dark level fluctuation due to the change of the exposure time (in FIG. 10, the vertical axis is gradation and the horizontal axis is exposure time μsec).

このダークレベル変動は露光時間によりオフセット分として変動しているものであり、補正値としては、ダーク画像補正用逆変換テーブル13cから得られたデータ(10ビット)に露光時間補正分を加減算することで、ダーク画像補正データを得る。   This dark level fluctuation varies as an offset depending on the exposure time. As a correction value, the exposure time correction is added to or subtracted from the data (10 bits) obtained from the dark image correction inverse conversion table 13c. Thus, dark image correction data is obtained.

4)ダーク画像補正処理
クランプ回路12から出力された撮像出力信号と上記したダーク画像補正データを減算処理することでダークレベルが補正された画像を得ることができる。
4) Dark Image Correction Processing An image with a dark level corrected can be obtained by subtracting the imaging output signal output from the clamp circuit 12 and the dark image correction data described above.

このようにして、ダークレベル補正回路13でダークレベルを補正した画像信号は、次段のハイライトレベル補正回路14に入力される。   The image signal whose dark level has been corrected by the dark level correction circuit 13 in this way is input to the highlight level correction circuit 14 at the next stage.

[ハイライトレベル補正処理と露光時間補正処理]
ハイライトレベル補正処理は、事前の補正値生成処理と通常の撮像処理に分かれる。
[補正値生成処理]
補正値生成処理は次の手順で行われる。
1)ハイライト画像撮像
ハイライト画像の撮像は、まずダークレベル補正処理を施した(上述した)状態とし、次に撮像素子11の全ての有効画素に対して、光電変換部11aの各画素出力が飽和しない均一な一定の光量を照射し、その光照射状態で画像(ハイライト画像)を撮影する。この例では10ビット信号のときの撮影において、図11に示すように、ハイライトレベルが744階調を平均値とするレベルになるように照射光量を調整した状態で撮影を行う。
[Highlight level correction processing and exposure time correction processing]
The highlight level correction process is divided into a prior correction value generation process and a normal imaging process.
[Correction value generation processing]
The correction value generation process is performed according to the following procedure.
1) Highlight image capture
The highlight image is captured in a state where dark level correction processing has been performed (described above) first, and then for each effective pixel of the image sensor 11, the output of each pixel of the photoelectric conversion unit 11a is uniform and constant. The image (highlight image) is taken in the light irradiation state. In this example, in photographing with a 10-bit signal, as shown in FIG. 11, photographing is performed with the irradiation light amount adjusted so that the highlight level becomes a level having an average value of 744 gradations.

2)正規化テーブル変換
ハイライト画像補正メモリ用正規化テーブル14aによるハイライトレベル補正処理では、基準となる輝度階調(ここでは744階調)に対して正負である一定の階調を超える画素を画素欠陥として扱うこととし、それ以内の変動階調に対して有効に補正するためのテーブルを生成する。ここでは、図11に示すように、有効な階調変動分を基準レベルの744階調に対して−30%(520階調)から+30%(967階調)の輝度変動を持つ画素が充分に補正出来るように考慮する(図11において、縦軸、横軸は階調)。
2) Normalization table conversion In the highlight level correction processing by the normalization table 14a for the highlight image correction memory, pixels that exceed a certain gradation that is positive or negative with respect to the reference luminance gradation (here, 744 gradation). Is treated as a pixel defect, and a table for effectively correcting fluctuation gradations within that range is generated. Here, as shown in FIG. 11, pixels having a luminance variation of −30% (520 gradations) to + 30% (967 gradations) of the effective gradation variation with respect to the reference level of 744 gradations are sufficient. (In FIG. 11, the vertical and horizontal axes are gradations).

[通常撮像処理]
通常撮像処理は次の手順で行われる。
ハイライト部分の補正を行うためには乗算器を使用した補正が有効である。
[Normal imaging processing]
The normal imaging process is performed according to the following procedure.
In order to correct the highlight portion, correction using a multiplier is effective.

ハイライト画像補正メモリ用正規化テーブル14aによるハイライトレベル補正では、補正対象階調を基準階調に近付けるようにゲイン補正をする。例えば、図12に示すように、基準レベルが744階調であるときに補正対象画素の輝度レベルが520階調の場合、乗算にて約1.43倍することで約744階調を得ることができる。同じく967階調の場合は、約0.77倍すると約744階調となる。従って、ハイライトレベル補正用乗算器は最低でも0.77倍から1.43倍の演算ができる必要がある(図12において、縦軸、横軸は階調)。   In highlight level correction by the normalization table 14a for highlight image correction memory, gain correction is performed so that the gradation to be corrected approaches the reference gradation. For example, as shown in FIG. 12, when the luminance level of the correction target pixel is 520 gradations when the reference level is 744 gradations, approximately 744 gradations are obtained by multiplying by about 1.43 by multiplication. Can do. Similarly, in the case of 967 gradations, approximately 0.77 gradation results in approximately 744 gradations. Therefore, the highlight level correcting multiplier needs to be able to perform an operation of 0.77 to 1.43 times at least (in FIG. 12, the vertical axis and the horizontal axis are gradations).

また、上述したダークレベル補正と同様に、補正用フレームメモリの無駄を省くため、補正係数が8ビットになるようなテーブルデータを生成する。   Similarly to the dark level correction described above, table data having a correction coefficient of 8 bits is generated in order to eliminate waste of the correction frame memory.

この乗算器に必要な最小倍率は、744階調/967階調=0.77倍であるが、余裕度を考慮して、744階調/1023階調=0.73倍が可能な演算ができるようにする。演算係数を8ビットとすると、0.73×256=186となり、これがゲイン最小係数となる。同じく最大倍率については、1.44×256=369が最大係数となる。しかし、この数値は8ビットでは扱えないため、これらの係数からオフセット分を差し引くことで8ビット係数で収まるようにする(図13に示す正規化テーブル(ENC)および逆変換テーブル(DEC)とオフセット分に相当する基底値参照)。この場合、最小係数である186を係数テーブルの0となるように考えると、最大係数369−最小係数186=183となるため、8ビットの値の係数で表現できる256テーブル以下になる。この際の、ハイライト基準レベル(基準(ハイライト))と、オフセット分(基底値)と、正規化テーブル(ENC)と、逆変換テーブル(DEC)との関係を、10ビット直線階調補正係数(10bit)と対比させて図13に示している。なお、正規化テーブル(ENC)はハイライト画像補正メモリ用正規化テーブル14aにより実現され、逆変換テーブル(DEC)はハイライト画像補正用逆変換テーブル13cにより実現される。   The minimum magnification required for this multiplier is 744 gradations / 967 gradations = 0.77 times, but in consideration of the margin, 744 gradations / 1023 gradations = 0.73 times can be calculated. It can be so. If the calculation coefficient is 8 bits, 0.73 × 256 = 186, which is the minimum gain coefficient. Similarly, for the maximum magnification, 1.44 × 256 = 369 is the maximum coefficient. However, since this numerical value cannot be handled with 8 bits, the offset is subtracted from these coefficients so that they can be accommodated with 8 bits coefficients (normalization table (ENC) and inverse conversion table (DEC) and offset shown in FIG. 13). See base value corresponding to minutes). In this case, if the minimum coefficient 186 is considered to be 0 in the coefficient table, the maximum coefficient 369-minimum coefficient 186 = 183, so that the number of 256 tables or less that can be expressed by a coefficient of 8-bit value is obtained. At this time, the relationship between the highlight reference level (reference (highlight)), the offset (base value), the normalization table (ENC), and the inverse conversion table (DEC) is corrected by 10-bit linear gradation correction. This is shown in FIG. 13 in comparison with the coefficient (10 bits). The normalization table (ENC) is realized by the highlight image correction memory normalization table 14a, and the reverse conversion table (DEC) is realized by the highlight image correction reverse conversion table 13c.

上記したように、1バイトを超えるビット数で構成された画素毎の画像信号に対し、1バイトを超えないビット数で構成されたダークレベルおよびハイライトレベルの階調補正係数を保持して、この階調補正係数を用い撮像素子11から出力された画像信号を画素毎にダークレベル、ハイライトレベルの順で階調補正する撮像素子の輝度補正回路を設けたことにより、簡素なハードウェア構成にて高速処理による多値階調の輝度補正を可能にし、これによって輝度ムラのない高精細な高画質の撮影画像を取得することができる。   As described above, with respect to an image signal for each pixel configured with the number of bits exceeding 1 byte, the dark level and highlight level gradation correction coefficients configured with the number of bits not exceeding 1 byte are retained, A simple hardware configuration is provided by providing a luminance correction circuit for the image sensor that corrects the gradation of the image signal output from the image sensor 11 using this gradation correction coefficient in the order of dark level and highlight level for each pixel. Can enable luminance correction of multi-value gradation by high-speed processing, thereby obtaining a high-definition high-quality captured image without luminance unevenness.

11…撮像素子、11a…光電変換部(イメージセンサ部)、11b…アナログ信号前処理部、11c…A/D変換部、11d…水平・垂直駆動部、11e…センサ同期信号生成部、12…クランプ回路(V-CLAMP)、13…ダークレベル補正回路、13a…ダーク画像補正メモリ用正規化テーブル、13b…ダーク画像補正データ用フレームメモリ、13c…ダーク画像補正用逆変換テーブル、13d…露光時間補正処理部、13e…ダーク画像信号補正演算部、13f…補正データ格納用不揮発性メモリ、14…ハイライトレベル補正回路、14a…ハイライト画像補正メモリ用正規化テーブル、14b…ハイライト画像補正データ用フレームメモリ、14c…ハイライト画像補正用逆変換テーブル、14d…露光時間補正処理部、14e…ハイライト画像信号補正演算部、14f…補正データ格納用不揮発性メモリ、15…画素欠陥補正回路、15a…欠陥画素座標格納用不揮発性メモリ、15b…欠陥画素座標再生用メモリ、15c…画素欠陥補正処理部、16…後処理回路、20…CPU、21…カメラ同期信号生成回路、22…露光時間制御回路、23,24,25…メモリ制御回路。   DESCRIPTION OF SYMBOLS 11 ... Image pick-up element, 11a ... Photoelectric conversion part (image sensor part), 11b ... Analog signal pre-processing part, 11c ... A / D conversion part, 11d ... Horizontal / vertical drive part, 11e ... Sensor synchronous signal generation part, 12 ... Clamp circuit (V-CLAMP), 13 ... Dark level correction circuit, 13a ... Dark image correction memory normalization table, 13b ... Dark image correction data frame memory, 13c ... Dark image correction reverse conversion table, 13d ... Exposure time Correction processing unit, 13e ... dark image signal correction calculation unit, 13f ... nonvolatile memory for storing correction data, 14 ... highlight level correction circuit, 14a ... normalization table for highlight image correction memory, 14b ... highlight image correction data Frame memory, 14c... Inverse conversion table for highlight image correction, 14d... Exposure time correction processing unit, 14e. Highlight image signal correction calculation unit, 14f: correction data storage nonvolatile memory, 15: pixel defect correction circuit, 15a: defective pixel coordinate storage nonvolatile memory, 15b: defective pixel coordinate reproduction memory, 15c: pixel defect correction Processing unit, 16 ... post-processing circuit, 20 ... CPU, 21 ... camera synchronization signal generation circuit, 22 ... exposure time control circuit, 23, 24, 25 ... memory control circuit.

Claims (9)

エリアイメージセンサを構成する撮像素子から出力される画像信号の基準となるダーク信号の直流電圧レベルを保持するクランプ回路と、
前記クランプ回路の後段に設けられ、前記撮像素子から出力される1バイトを超える階調ビット数nで構成された1画素毎の画像信号に対して、予め設定した低階調側の階調範囲にレベル配分を偏らせた、前記画像信号の階調ビット数より少ない階調ビット数m(m<n)で構成され、かつ低階調側の補正係数が高階調側の補正係数より多く配分した非線形の階調補正係数を用い、前記画像信号の階調を1画素毎に補正するダークレベル補正回路と、
前記ダークレベル補正回路の後段に設けられ、前記撮像素子から出力される1画素毎の画像信号に対して、予め設定した高階調側の階調範囲にレベル配分を偏らせた、前記階調ビット数の階調補正係数を用い、前記画像信号の階調を1画素毎に補正するハイライトレベル補正回路と、
前記ハイライトレベル補正回路の後段に設けられ、前記撮像素子の欠陥画素を座標値で保持する欠陥画像座標保持手段によって座標指定された画素欠陥に対して、その輝度値を周囲画素の輝度値をもとに補間処理する画素欠陥補正処理部
を具備したことを特徴とする撮像素子の輝度補正回路。
A clamp circuit that holds a DC voltage level of a dark signal that is a reference of an image signal output from an image sensor that constitutes an area image sensor;
A gradation range on the low gradation side set in advance for an image signal for each pixel, which is provided at the subsequent stage of the clamp circuit and is configured by the number of gradation bits n exceeding 1 byte output from the image sensor. to the biased level distribution, it is composed of the smaller number of gradation bits than the gradation number of bits n of the image signal m (m <n), and the correction coefficient of low gradation side more than the correction coefficient of the high tone A dark level correction circuit that corrects the gradation of the image signal for each pixel using the distributed nonlinear gradation correction coefficient;
The gradation bit provided at the subsequent stage of the dark level correction circuit, wherein the level distribution is biased to a predetermined gradation range on the high gradation side with respect to the image signal for each pixel output from the image sensor A highlight level correction circuit for correcting the gradation of the image signal for each pixel using a gradation correction coefficient of several m ;
Provided in the subsequent stage of the highlight level correction circuit, for the pixel defect coordinate-designated by the defect image coordinate holding means for holding the defective pixel of the image sensor as a coordinate value, the luminance value is set to the luminance value of the surrounding pixels. and pixel defect correction processing unit for interpolating processing based,
A luminance correction circuit for an image sensor, comprising:
前記ダークレベル補正回路は、
前記撮像素子の全有効画素について、各画素毎に、前記階調ビット数mで構成され、かつ低階調側の補正係数が高階調側の補正係数より多く配分した非線形の階調補正係数を格納し、撮影動作に同期して前記全有効画素の階調補正係数を出力するダーク画像補正データ用フレームメモリと、
前記ダーク画像補正データ用フレームメモリから出力された階調ビット数mの階調補正係数を前記階調ビット数に変換するダーク画像補正用変換テーブルと、
前記撮像素子から出力された画像信号を前記ダーク画像補正用変換テーブルから出力された前記階調補正係数を用い減算処理により階調補正するダーク画像信号補正演算部と、
を具備したことを特徴とする請求項1記載の撮像素子の輝度補正回路。
The dark level correction circuit includes:
For all the effective pixels of the image sensor, a non-linear gradation correction coefficient that is configured with the number of gradation bits m for each pixel and in which the correction coefficient on the low gradation side is distributed more than the correction coefficient on the high gradation side. A frame memory for dark image correction data that stores and outputs gradation correction coefficients of all the effective pixels in synchronization with the photographing operation ;
And dark image correction conversion table for converting the gradation correction coefficient for the number of gradation bits m outputted from the dark image correction data frame memory to the number of gradation bits n,
A dark image signal correction calculation unit that performs gradation correction by subtraction processing using the gradation correction coefficient output from the dark image correction conversion table for the image signal output from the imaging element;
The brightness correction circuit for an image sensor according to claim 1 , comprising:
前記ダークレベル補正回路は、
前記撮像素子から出力される画像信号をもとに前記階調ビット数で構成され、かつ低階調側の補正係数が高階調側の補正係数より多く配分した非線形の階調補正係数を生成するダーク画像補正メモリ用正規化テーブルと、
前記ダーク画像補正メモリ用正規化テーブルで生成した階調補正係数が格納され、撮影時の初期設定処理に前記ダーク画像補正データ用フレームメモリへ前記階調補正係数が出力されるダーク画像補正用不揮発性メモリと、
をさらに有することを特徴とする請求項に記載の撮像素子の輝度補正回路。
The dark level correction circuit includes:
Generating said composed gradation bits m, and non-linear gradation correction coefficient correction coefficient low gradation side is allocated more than the correction coefficient of the high tone based on the image signal output from the imaging device A dark image correction memory normalization table ,
The gradation correction coefficient generated by the dark image correction memory normalization table is stored, and the gradation correction coefficient is output to the dark image correction data frame memory for initial setting processing at the time of shooting. Sex memory,
The luminance correction circuit for an image sensor according to claim 2 , further comprising:
前記ダークレベル補正回路は、
前記撮像素子の遮光時の露光時間に対するダークレベル変動量に従う露光時間補正係数を出力する露光時間制御回路をさらに具備し、
前記ダーク画像信号補正演算部は、前記露光時間制御回路から出力された露光時間補正係数を含んで階調補正を行うことを特徴とする請求項に記載の撮像素子の輝度補正回路。
The dark level correction circuit includes:
An exposure time control circuit for outputting an exposure time correction coefficient according to a dark level variation with respect to an exposure time when the image sensor is shielded;
The brightness correction circuit for an image sensor according to claim 2 , wherein the dark image signal correction calculation unit performs gradation correction including an exposure time correction coefficient output from the exposure time control circuit.
前記ハイライトレベル補正回路は、
前記撮像素子の全有効画素について、各画素毎に、予め設定した高階調側の階調範囲にレベル配分を偏らせた前記階調ビット数mの階調補正係数を格納し、撮影動作に同期して前記全有効画素の階調補正係数を出力するハイライト画像補正データ用フレームメモリと、
前記ハイライト画像補正データ用フレームメモリから出力された階調ビット数mの階調補正係数を前記階調ビット数に変換するハイライト画像補正用変換テーブルと、
前記撮像素子から出力された画像信号を前記ハイライト画像補正用変換テーブルから出力された前記階調補正係数を用い乗算処理により階調補正するハイライト画像信号補正演算部と、
を具備したことを特徴とする請求項1記載の撮像素子の輝度補正回路。
The highlight level correction circuit includes:
For all the effective pixels of the image sensor, the gradation correction coefficient of the gradation bit number m in which the level distribution is biased in the gradation range on the high gradation side set for each pixel is stored and synchronized with the photographing operation. A frame memory for highlight image correction data for outputting gradation correction coefficients of all effective pixels ;
A highlight image correction conversion table for converting the gradation correction coefficient of the gradation bit number m output from the highlight image correction data frame memory into the gradation bit number n ;
A highlight image signal correction calculator for tone correction by multiplication processing using the gradation compensation coefficient output an image signal output from the imaging element from the conversion table for the highlight image correction,
The brightness correction circuit for an image sensor according to claim 1 , comprising:
前記ハイライトレベル補正回路は、
前記撮像素子から出力される画像信号をもとに前記階調ビット数mで構成された予め設定した基準階調を中心とした階調補正範囲の低階調側と高階調側とで演算倍率を異ならせた階調補正係数を生成するハイライト画像補正メモリ用正規化テーブルと、
前記ハイライト画像補正メモリ用正規化テーブルで生成した前記階調補正係数が格納され、撮影時の初期設定処理に前記ハイライト画像補正データ用フレームメモリへ前記階調補正係数が出力されるハイライト画像補正用不揮発性メモリと、
をさらに有することを特徴とする請求項に記載の撮像素子の輝度補正回路。
The highlight level correction circuit includes:
Calculation magnification on the low gradation side and high gradation side of the gradation correction range centered on a preset reference gradation composed of the gradation bit number m based on the image signal output from the image sensor A normalization table for highlight image correction memory that generates gradation correction coefficients with different values ,
The highlight correction coefficient generated in the highlight image correction memory normalization table is stored, and the gradation correction coefficient is output to the highlight image correction data frame memory for initial setting processing at the time of shooting. Non-volatile memory for image correction;
The luminance correction circuit for an image sensor according to claim 5 , further comprising:
前記ダーク画像補正用不揮発性メモリに格納された階調補正係数は、前記撮像素子の撮像面を遮光した状態で撮影したダークレベルのヒストグラムに基づいて生成されたことを特徴とする請求項に記載の撮像素子の輝度補正回路。 The dark image correction nonvolatile memory gradation correction factors stored in the to claim 3, characterized in that it is generated based on the dark level of the histogram taken while shielding the imaging surface of the imaging element A brightness correction circuit of the image pickup device described. 前記ハイライト画像補正用不揮発性メモリに格納された階調補正係数は、前記撮像素子の撮像面に、予め設定した飽和しない均一な光を入光し、撮影したハイライトレベルのヒストグラムに基づいて生成されたことを特徴とする請求項に記載の撮像素子の輝度補正回路。 The gradation correction coefficient stored in the non-volatile memory for highlight image correction is based on a highlight level histogram that is obtained by entering predetermined non-saturated uniform light on the imaging surface of the image sensor. The brightness correction circuit for an image sensor according to claim 6 , wherein the brightness correction circuit is generated. 前記ハイライトレベル補正回路は、The highlight level correction circuit includes:
前記撮像素子の遮光時の露光時間に対するハイライトレベル変動量に従う露光時間補正係数を出力する露光時間制御回路をさらに具備し、An exposure time control circuit that outputs an exposure time correction coefficient according to a highlight level variation with respect to an exposure time when the image sensor is shielded;
前記ハイライト画像信号補正演算部は、前記露光時間制御回路から出力された露光時間補正係数を含んで階調補正を行うことを特徴とする請求項5に記載の撮像素子の輝度補正回路。6. The luminance correction circuit for an image sensor according to claim 5, wherein the highlight image signal correction calculation unit performs gradation correction including an exposure time correction coefficient output from the exposure time control circuit.
JP2009154146A 2009-06-29 2009-06-29 Brightness correction circuit for image sensor Expired - Fee Related JP4903246B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009154146A JP4903246B2 (en) 2009-06-29 2009-06-29 Brightness correction circuit for image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009154146A JP4903246B2 (en) 2009-06-29 2009-06-29 Brightness correction circuit for image sensor

Publications (2)

Publication Number Publication Date
JP2011010230A JP2011010230A (en) 2011-01-13
JP4903246B2 true JP4903246B2 (en) 2012-03-28

Family

ID=43566335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009154146A Expired - Fee Related JP4903246B2 (en) 2009-06-29 2009-06-29 Brightness correction circuit for image sensor

Country Status (1)

Country Link
JP (1) JP4903246B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112710685B (en) * 2019-10-27 2022-06-14 合肥美亚光电技术股份有限公司 X-ray sensor gray scale correction method and device and X-ray foreign matter detector
CN114359055B (en) * 2022-03-21 2022-05-31 湖南大学 Image splicing method and related device for multi-camera shooting screen body

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358996A (en) * 2000-06-12 2001-12-26 Fuji Photo Film Co Ltd Solid-state image pickup device and its drive method
JP3963008B2 (en) * 2001-12-20 2007-08-22 本田技研工業株式会社 Image sensor output correction device

Also Published As

Publication number Publication date
JP2011010230A (en) 2011-01-13

Similar Documents

Publication Publication Date Title
US6940550B2 (en) Digital camera and a method for correcting dust images in the camera
US8379118B2 (en) Imaging apparatus and imaging method
JP4742652B2 (en) Imaging device
US7995133B2 (en) Method, apparatus for correcting image signal from image sensor, and imaging system with apparatus
JP2008141595A (en) Imaging apparatus and imaging method
JP2012134685A (en) Imaging device
US20050093991A1 (en) Black level correction circuit and black level correction method for video camera using solid state image pickup device
JP5268454B2 (en) Imaging device
JP5222068B2 (en) Imaging device
JP2007028026A (en) Imaging apparatus
JP5207926B2 (en) Imaging apparatus and control method thereof
JP4903246B2 (en) Brightness correction circuit for image sensor
US6956978B2 (en) Multi-pass dark frame subtraction
JP6896788B2 (en) Imaging equipment, imaging methods, computer programs and storage media
JP2008288723A (en) Imaging apparatus, imaging method, program, and integrated circuit
JP4007802B2 (en) Imaging device
JP2006157242A (en) Clamping unit and method for image signal
JP7134786B2 (en) Imaging device and control method
JP6704611B2 (en) Imaging device and imaging method
KR101555056B1 (en) 3 Apparatus and method for 3D digital noise reduction of camera
JP2010056817A (en) Imaging apparatus
JP4322258B2 (en) Noise processing apparatus and imaging apparatus
JP2007096607A (en) Image processing apparatus
JP6765953B2 (en) Imaging device and its control method
JP5404217B2 (en) Imaging apparatus and control method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120104

R150 Certificate of patent or registration of utility model

Ref document number: 4903246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees