JP4892946B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP4892946B2
JP4892946B2 JP2005354791A JP2005354791A JP4892946B2 JP 4892946 B2 JP4892946 B2 JP 4892946B2 JP 2005354791 A JP2005354791 A JP 2005354791A JP 2005354791 A JP2005354791 A JP 2005354791A JP 4892946 B2 JP4892946 B2 JP 4892946B2
Authority
JP
Japan
Prior art keywords
protection
wiring
protection element
electro
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005354791A
Other languages
Japanese (ja)
Other versions
JP2007156312A (en
Inventor
英樹 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005354791A priority Critical patent/JP4892946B2/en
Publication of JP2007156312A publication Critical patent/JP2007156312A/en
Application granted granted Critical
Publication of JP4892946B2 publication Critical patent/JP4892946B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、各種情報の表示に用いて好適な電気光学装置等に関する。   The present invention relates to an electro-optical device suitable for use in displaying various information.

従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。   Conventionally, various electro-optical devices such as a liquid crystal device, an organic electroluminescence display device, a plasma display device, and a field emission display device are known.

そのような電気光学装置の一例としてのTFT素子などのスイッチング素子を有するアクティブマトリクス方式の液晶装置では、その組立て時に生じる静電気やノイズに起因して表示領域内に設けられたTFT素子などが静電破壊するのを防止するために、アレイ基板側の所定位置に入力保護回路を設けることが多い。   In an active matrix liquid crystal device having a switching element such as a TFT element as an example of such an electro-optical device, a TFT element or the like provided in a display region is electrostatically generated due to static electricity or noise generated during assembly. In order to prevent destruction, an input protection circuit is often provided at a predetermined position on the array substrate side.

例えば、かかる目的を実現するため、表示領域の外周に導電線を配置し、該導電線と走査電極との間にソース領域とゲートを短絡させたMOS型トランジスタと、ゲートとドレイン領域を短絡させたMOS型トランジスタとが直列に接続されてなる入力保護回路を有する液晶表示装置が知られている(例えば、特許文献1を参照)。   For example, in order to realize such an object, a MOS type transistor in which a conductive line is arranged on the outer periphery of the display region and the source region and the gate are short-circuited between the conductive line and the scan electrode, and the gate and drain region are short-circuited A liquid crystal display device having an input protection circuit in which a MOS transistor is connected in series is known (see, for example, Patent Document 1).

また、その他にも、かかる目的を実現するため、走査線駆動回路及びデータ線駆動回路に外部からの信号を入力するために用いられる外部回路接続端子部に静電気破壊防止回路として接地されたデュアルゲート型TFTを電気的に接続してなる電気光学装置が知られている(例えば、特許文献2を参照)。   In addition, in order to realize such an object, a dual gate grounded as an electrostatic breakdown preventing circuit at an external circuit connection terminal used for inputting an external signal to the scanning line driving circuit and the data line driving circuit. There is known an electro-optical device in which type TFTs are electrically connected (see, for example, Patent Document 2).

また、静電気によって発生する異常電位からアクティブマトリクス駆動回路を保護する入力保護回路を備えるアクティブマトリクス液晶表示パネルが知られている(例えば、特許文献3を参照)。   Further, an active matrix liquid crystal display panel including an input protection circuit that protects the active matrix driving circuit from an abnormal potential generated by static electricity is known (see, for example, Patent Document 3).

なお、カラー型の液晶装置として、原色系のR、G、Bの3色のサブ画素に加え、補色系のシアン(C)の色のサブ画素を備えることで広範な色を表示することが可能な画像表示装置が例えば特許文献4に記載されている。   As a color liquid crystal device, a wide range of colors can be displayed by providing a complementary color cyan (C) subpixel in addition to the primary color R, G, and B subpixels. A possible image display device is described in Patent Document 4, for example.

特開平7−92448号公報Japanese Patent Laid-Open No. 7-92448 特開2001−166334号公報JP 2001-166334 A 特開平5−307191号公報JP-A-5-307191 特開2001−306023号公報JP 2001-306003 A

本発明は、以上の点に鑑みてなされたものであり、静電気保護回路を構成する保護素子等の静電気不良を低減することが可能な電気光学装置及び電子機器を提供することを課題とする。   SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device and an electronic apparatus that can reduce static electricity defects such as a protection element constituting an electrostatic protection circuit.

本発明の1つの観点では、電気光学装置は、半導体装置から供給された信号をスイッチング素子を介して電気的に接続された画素電極に供給する複数の配線と、静電気から電気光学装置用の構成要素を保護する静電気保護回路と、を備え、前記静電気保護回路は、前記複数の配線の終端部の各々に電気的に一端が接続された複数の第1の保護素子と、前記複数の第1の保護素子の他端の各々を電気的に並列に接続して、前記複数の配線が延在する方向と交差した方向に延在する共通配線と、前記共通配線に電気的に接続され、前記複数の第1の保護素子のうち最も外側に設けられた第1の保護素子を越えて前記交差した方向に延在したのちに折り曲げられた配線と、前記折り曲げられた配線に一端が接続された第2の保護素子と、前記第2の保護素子の他端に電気的に接続された定電位の配線と、を有する。 In one aspect of the present invention, an electro-optical device includes a plurality of wirings that supply a signal supplied from a semiconductor device to a pixel electrode electrically connected via a switching element, and a configuration for the electro-optical device from static electricity. An electrostatic protection circuit for protecting an element, wherein the electrostatic protection circuit includes a plurality of first protection elements having one ends electrically connected to end portions of the plurality of wirings, and the plurality of first protection elements. Each of the other ends of the protective elements is electrically connected in parallel, the common wiring extending in a direction intersecting the direction in which the plurality of wirings extend, and the common wiring is electrically connected, One end of the plurality of first protective elements is connected to the folded wiring after extending in the intersecting direction beyond the first protective element provided on the outermost side, and one end is connected to the folded wiring. A second protection element and the second protection element Having a wiring constant potential which is electrically connected to the other end of the protection device.

上記の電気光学装置は、ドライバICなどの半導体装置から供給された信号(画像信号やゲート信号など)を、例えばTFD素子やTFT素子などのスイッチング素子を介して電気的に接続された画素電極に供給する複数の配線と、静電気から電気光学装置用の構成要素を保護する静電気保護回路と、を備えて構成される。   In the above electro-optical device, a signal (image signal, gate signal, etc.) supplied from a semiconductor device such as a driver IC is applied to a pixel electrode electrically connected via a switching element such as a TFD element or a TFT element. A plurality of wirings to be supplied and an electrostatic protection circuit that protects the components for the electro-optical device from static electricity are configured.

好適な例では、スイッチング素子としてTFT素子を適用した場合には、複数の配線は、例えば画像信号が出力されるソース線、或いはゲート信号が出力されるゲート線とすることができる。これにより、画素電極に対応する位置を電気光学パネルの表示領域とすることができる。   In a preferred example, when a TFT element is applied as the switching element, the plurality of wirings can be, for example, a source line from which an image signal is output or a gate line from which a gate signal is output. Thereby, the position corresponding to the pixel electrode can be used as the display area of the electro-optical panel.

そして、静電気保護回路は、複数の配線の各々に電気的に接続された複数の第1の保護素子と、複数の第1の保護素子の各々を電気的に並列に接続してなる共通配線と、共通配線に電気的に接続された第2の保護素子と、第2の保護素子に電気的に接続された定電位の配線(例えば、接地(アース)用の配線)と、を有する。好適な例では、前記定電位の配線は、静電気をシールドする効果を高めるため電気光学パネルの表示領域を取り囲むように配置されているのが好ましい。このため、共通配線に電気的に並列に接続されてなる複数の第1の保護素子は、当該共通配線を介して第2の保護素子及び定電位の配線に直列に接続されている。このように、第2の保護素子は複数の第1の保護素子を電気的に束ねる位置に配置されているため、この静電気保護回路は、第2の保護素子と複数の第1の保護素子との2段構成によって静電気を除去する。また、このような構成により、第1の保護素子の各々を直接的に定電位の配線に電気的に接続した場合と比べ、複数の第1の保護素子の各々で生じるリーク電流の大きさを小さくすることができ、電気光学装置の消費電力が大きくなるのを抑制できる。   The electrostatic protection circuit includes a plurality of first protection elements electrically connected to each of the plurality of wirings, and a common wiring formed by electrically connecting each of the plurality of first protection elements in parallel. And a second protective element electrically connected to the common wiring, and a constant potential wiring (for example, grounding wiring) electrically connected to the second protective element. In a preferred example, the constant potential wiring is preferably arranged so as to surround the display area of the electro-optical panel in order to enhance the effect of shielding static electricity. For this reason, the plurality of first protection elements electrically connected in parallel to the common wiring are connected in series to the second protection element and the constant potential wiring through the common wiring. As described above, since the second protection element is arranged at a position where the plurality of first protection elements are electrically bundled, the electrostatic protection circuit includes the second protection element, the plurality of first protection elements, and the like. Static electricity is removed by the two-stage configuration. In addition, with such a configuration, the magnitude of leakage current generated in each of the plurality of first protection elements can be reduced as compared with the case where each of the first protection elements is directly electrically connected to the constant potential wiring. It is possible to reduce the power consumption of the electro-optical device.

好適な例では、第1の保護素子及び第2の保護素子は、TFT素子とすることができる。 かかる構成により、この電気光学装置の製造過程において、例えば、外部から定電位の配線に静電気が飛び込んで、定電位の配線にある一定以上の電荷が蓄積されて放電が起こり、その放電された電流が第2の保護素子側に流れた場合には、第2の保護素子のスイッチがON状態となり、かかる電流は共通配線を経由して、さらに、複数の第1の保護素子側へ流れる。これにより、各第1の保護素子のスイッチがON状態となり、かかる電流は、上記の経路と逆の経路を辿り、最終的に定電位の配線へ流れ接地(アース)される。一方、表示領域となる画素電極側で静電気が生じた場合には、かかる静電気に対応する電流は複数の配線を通じて複数の第1の保護素子側に流れる。これにより、各第1の保護素子のスイッチがON状態となり、かかる電流は共通配線を経由して、さらに第2の保護素子側へ流れる。これにより、第2の保護素子のスイッチはON状態となり、かかる電流は最終的に定電位の配線へ流れ接地(アース)される。こうした静電気保護回路の作用により、静電気から電気光学装置用の構成要素、例えば表示領域側に設けられるスイッチング素子などの破損を防止することができる。   In a preferred example, the first protection element and the second protection element can be TFT elements. With this configuration, in the manufacturing process of the electro-optical device, for example, static electricity jumps into the constant potential wiring from the outside, and a certain amount of charge is accumulated in the constant potential wiring, causing a discharge, and the discharged current Flows to the second protection element side, the switch of the second protection element is turned on, and this current further flows to the plurality of first protection element sides via the common wiring. As a result, the switches of the first protection elements are turned on, and the current follows a path opposite to the above path, and finally flows to a constant potential wiring and is grounded (grounded). On the other hand, when static electricity is generated on the pixel electrode side serving as the display region, current corresponding to the static electricity flows to the plurality of first protection element sides through the plurality of wirings. Thereby, the switch of each 1st protection element will be in an ON state, and this electric current will flow into the 2nd protection element side further via a common wiring. As a result, the switch of the second protection element is turned on, and the current finally flows to the constant potential wiring and is grounded (grounded). By such an action of the electrostatic protection circuit, it is possible to prevent damage to components for the electro-optical device, for example, a switching element provided on the display region side, from static electricity.

ここで、比較例として、上記の共通配線と第2の保護素子とを結ぶ配線が直線状の形状に形成され、複数の第1の保護素子と第2の保護素子とが直線的な位置関係で電気的に接続されている比較例を想定すると、比較例では、経験則上、次のような問題が生じる。即ち、比較例では、第2の保護素子と複数の第1の保護素子との相対的な位置関係及び電気的な接続が直線的であるので、比較例の製造過程において、外部から定電位の配線に静電気が飛び込んで定電位の配線にある一定以上の電荷が蓄積されると、複数の第1の保護素子を電気的に束ねる第2の保護素子がアンテナとしての役割を果たし、第2の保護素子周辺で静電気不良が生じてしまうという問題がある。この点につきもう少し説明を加えると、このとき、定電位の配線に蓄積された電荷が放電して、その放電された電流が第2の保護素子側に流れ、耐電圧以上の電位が第2の保護素子に印加された場合には、第2の保護素子の絶縁膜が絶縁破壊を起こして、かかる第2の保護素子が破損してしまう。また、静電気は経験則上に直進する性質を有するので、このとき、静電気に対応する電流は、さらに共通配線を横断して第2の保護素子付近に位置する一つ又は複数の第1の保護素子側へと流れる。このため、耐電圧以上の電位が当該一つ又は複数の第1の保護素子に印加された場合には、当該一つ又は複数の第1の保護素子の絶縁膜も静電破壊を起こして、かかる保護素子も破損してしまうことがある。これにより、静電気保護回路としての役割を果たさなくなる。そのため、かかる電流が表示領域に設けられたスイッチング素子側へと流れた場合には、さらに当該スイッチング素子までもが破損してしまうこともある。よって、比較例の構成では、第1及び第2の保護素子などの静電気不良を低減することが困難であるといった問題がある。 Here, as a comparative example, the wiring connecting the common wiring and the second protection element is formed in a linear shape, and the plurality of first protection elements and the second protection elements are in a linear positional relationship. Assuming a comparative example that is electrically connected to each other, in the comparative example, the following problems occur from a rule of thumb. That is, in the comparative example, since the relative positional relationship and electrical connection between the second protection element and the plurality of first protection elements are linear, a constant potential is externally applied in the manufacturing process of the comparative example. When static electricity enters the wiring and a certain amount or more of charge is accumulated in the constant potential wiring, the second protection element that electrically bundles the plurality of first protection elements plays a role as an antenna. There is a problem that static electricity failure occurs around the protective element. To further explain this point, at this time, the electric charge accumulated in the constant potential wiring is discharged, the discharged current flows to the second protection element side, and the electric potential higher than the withstand voltage becomes the second electric potential. When applied to the protective element, the insulating film of the second protective element causes dielectric breakdown, and the second protective element is damaged. In addition, since static electricity has a property of going straight on an empirical rule, at this time, the current corresponding to the static electricity further crosses the common wiring and is located near the second protection element. It flows to the element side. For this reason, when a potential higher than the withstand voltage is applied to the one or more first protection elements, the insulating film of the one or more first protection elements also causes electrostatic breakdown, Such protective elements may also be damaged. As a result, it does not serve as an electrostatic protection circuit. For this reason, when such a current flows to the switching element provided in the display region, the switching element may be further damaged. Therefore, the configuration of the comparative example has a problem that it is difficult to reduce static electricity defects such as the first and second protection elements.

この点、この電気光学装置は、前記複数の第1の保護素子の他端の各々を電気的に並列に接続して、前記複数の配線が延在する方向と交差した方向に延在する共通配線と、前記共通配線に電気的に接続され、前記複数の第1の保護素子のうち最も外側に設けられた第1の保護素子を越えて前記交差した方向に延在したのちに折り曲げられた配線とを有し、複数の第1の保護素子と第2の保護素子とを非直線的に、つまり直線的でない位置関係で電気的に接続してなる。これにより、第2の保護素子が静電気を引き寄せるアンテナとして機能するのを抑制でき、かかる静電気は複数の第1の保護素子側へ進行し難くなる。その結果、複数の第1の保護素子及び第2の保護素子の静電気不良が生じるのを低減することができる。また、これにより、表示領域内に設けられたスイッチング素子等が静電気によって破損するのを防止できる。 In this respect, the electro-optical device is a common that extends in a direction intersecting with a direction in which the plurality of wirings extend by electrically connecting the other ends of the plurality of first protection elements in parallel. A wiring and electrically connected to the common wiring and bent after extending in the intersecting direction beyond the first protective element provided on the outermost side among the plurality of first protective elements. The plurality of first protection elements and the second protection elements are electrically connected non-linearly, that is, in a non-linear positional relationship. Thereby, it can suppress that a 2nd protection element functions as an antenna which attracts static electricity, and this static electricity becomes difficult to advance to the several 1st protection element side. As a result, it is possible to reduce the occurrence of static electricity defects in the plurality of first protection elements and the second protection elements. This can also prevent the switching elements provided in the display area from being damaged by static electricity.

好適な例では、前記共通配線は、直線状の形状を有する本線と、前記本線から各々分岐して前記複数の第1の保護素子の他端の各々に接続する複数の分岐線とを有し、前記分岐線の各々は、対応する第1の保護素子の各々を介して、対応する前記配線の各々と電気的に接続されているのが好ましい。また、前記共通配線に電気的に接続され、前記複数の第1の保護素子のうち最も外側に設けられた第1の保護素子を越えて前記交差した方向に延在した部分の一端側は前記本線の一端側に繋がっているのが好ましい。これにより、第1の保護素子の各々を直接的に定電位の配線に電気的に接続した場合と比べ、複数の第1の保護素子の各々で生じるリーク電流の大きさを小さくすることができ、電気光学装置の消費電力が大きくなるのを抑制できる。 In a preferred example, the common wiring includes a main line having a linear shape, and a plurality of branch lines each branching from the main line and connected to each of the other ends of the plurality of first protection elements. It is preferable that each of the branch lines is electrically connected to each of the corresponding wirings through each of the corresponding first protection elements. In addition, one end side of the portion that is electrically connected to the common wiring and extends in the intersecting direction beyond the first protective element provided on the outermost side among the plurality of first protective elements is It is preferably connected to one end side of the main line. Thereby, the magnitude of the leakage current generated in each of the plurality of first protection elements can be reduced as compared with the case where each of the first protection elements is directly electrically connected to the constant potential wiring. The power consumption of the electro-optical device can be suppressed from increasing.

上記の電気光学装置の一つの態様では、前記共通配線に電気的に接続され、前記複数の第1の保護素子のうち最も外側に設けられた第1の保護素子を越えて前記交差した方向に延在した部分は、第2の保護素子と複数の配線との間で蛇行するように設けられているので、かかる静電気は1つ又は複数の第1の保護素子側に直進するようなことはない。よって、第2の保護素子が静電気を引き寄せるアンテナとして機能するのを抑制でき、複数の第1の保護素子及び第2の保護素子の静電気不良が生じるのを低減することができる。 In one aspect of the electro-optical device, the electro-optical device is electrically connected to the common wiring and extends in the intersecting direction beyond the first protective element provided on the outermost side among the plurality of first protective elements. Since the extended portion is provided so as to meander between the second protection element and the plurality of wirings, such static electricity does not go straight to the one or more first protection element side. Absent. Therefore, it can suppress that a 2nd protection element functions as an antenna which attracts static electricity, and can reduce that the static electricity defect of a some 1st protection element and a 2nd protection element arises.

上記の電気光学装置の他の態様では、前記複数の第1の保護素子及び前記第2の保護素子の各々は、ゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース電極及びドレイン電極とを含んで構成される一対の保護素子を有し、前記第1の保護素子の各々の前記一対の前記保護素子において、一方の前記保護素子と他方の前記保護素子は、対応する前記分岐線と、対応する前記配線との間において並列に接続され、前記一方の前記保護素子において、前記ソース電極及び前記ゲート電極は、対応する前記配線に接続されていると共に、前記ドレイン電極は、対応する前記分岐線に接続され、前記他方の前記保護素子において、前記ソース電極及び前記ゲート電極は、対応する前記分岐線に接続されていると共に、前記ドレイン電極は、対応する前記配線に接続され、前記第2の保護素子の前記一対の前記保護素子において、一方の前記保護素子と他方の前記保護素子は、前記共通配線と前記定電位の配線との間において並列に接続され、当該一方の前記保護素子において、前記ソース電極及び前記ゲート電極は、前記共通配線に接続されていると共に、前記ドレイン電極は前記定電位の配線に接続され、当該他方の前記保護素子において、前記ソース電極及び前記ゲート電極は、前記定電位の配線に接続されていると共に、前記ドレイン電極は、前記共通配線に接続されている。   In another aspect of the electro-optical device, each of the plurality of first protection elements and the second protection elements includes a gate electrode, an insulating film formed on the gate electrode, and the insulating film A pair of protection elements each including a semiconductor layer formed on the semiconductor layer and a source electrode and a drain electrode formed on the semiconductor layer, and the pair of protections of each of the first protection elements. In the element, one of the protection elements and the other protection element are connected in parallel between the corresponding branch line and the corresponding wiring, and in the one protection element, the source electrode and the gate The electrode is connected to the corresponding wiring, the drain electrode is connected to the corresponding branch line, and in the other protection element, the source electrode and the gate electrode are: The drain electrode is connected to the corresponding wiring, and in the pair of protection elements of the second protection element, one of the protection elements and the other of the protection elements are connected to the corresponding branch line. The element is connected in parallel between the common wiring and the constant potential wiring. In the one protection element, the source electrode and the gate electrode are connected to the common wiring, and the drain The electrode is connected to the constant potential wiring. In the other protective element, the source electrode and the gate electrode are connected to the constant potential wiring, and the drain electrode is connected to the common wiring. Has been.

この態様では、複数の第1の保護素子及び第2の保護素子の各々は、ゲート電極と、そのゲート電極上に形成された絶縁膜と、その絶縁膜上に形成されたアモルファスシリコン層(α−Si層)などの半導体層と、その半導体層上に形成されたソース電極及びドレイン電極とを含んで構成される一対の保護素子を有して構成される。   In this aspect, each of the plurality of first protection elements and second protection elements includes a gate electrode, an insulating film formed on the gate electrode, and an amorphous silicon layer (α -Si layer) and a pair of protective elements including a source electrode and a drain electrode formed on the semiconductor layer.

そして、第1の保護素子の各々の一対の保護素子において、一方の保護素子と他方の保護素子は、対応する分岐線と、対応する配線との間において並列に接続されている。また、一方の保護素子において、ソース電極及びゲート電極は、対応する配線に接続されていると共に、ドレイン電極は、対応する前記分岐線に接続され、他方の保護素子において、ソース電極及びゲート電極は、対応する分岐線に接続されていると共に、ドレイン電極は、対応する配線に接続されている。   In each pair of protection elements of the first protection element, one protection element and the other protection element are connected in parallel between the corresponding branch line and the corresponding wiring. In one protection element, the source electrode and the gate electrode are connected to the corresponding wiring, and the drain electrode is connected to the corresponding branch line. In the other protection element, the source electrode and the gate electrode are The drain electrode is connected to the corresponding wiring while being connected to the corresponding branch line.

また、第2の保護素子の一対の保護素子において、一方の保護素子と他方の保護素子は、共通配線と、定電位の配線との間において並列に接続されている。また、一方の保護素子において、ソース電極及びゲート電極は、共通配線に接続されていると共に、ドレイン電極は定電位の配線に接続され、他方の保護素子において、ソース電極及びゲート電極は、定電位の配線に接続されていると共に、ドレイン電極は、共通配線に接続されている。   In the pair of protection elements of the second protection element, one protection element and the other protection element are connected in parallel between the common wiring and the constant potential wiring. In one protection element, the source electrode and the gate electrode are connected to the common wiring, the drain electrode is connected to the constant potential wiring, and in the other protection element, the source electrode and the gate electrode are connected to the constant potential. The drain electrode is connected to the common wiring.

このため、この電気光学装置の製造過程において、例えば、外部から定電位の配線に静電気が飛び込んで、定電位の配線にある一定以上の電荷が蓄積されて第2の保護素子との間で放電が起こった場合には、その放電された電流は第2の保護素子の一対の保護素子のうち、他方の保護素子のソース電極及びゲート電極に流れる。これにより、かかるソース電極とゲート電極とが同電位となり、かかる電流は他方の保護素子の絶縁膜及び半導体層を介してドレイン電極側に流れ、さらに、かかる電流は共通配線の本線及び分岐線を経由して、各第1の保護素子の一対の保護素子のうち、他方の保護素子のソース電極及びゲート電極に流れる。これにより、かかるソース電極とゲート電極とが同電位となり、かかる電流は、各第1の保護素子の一対の保護素子のうち、一方の保護素子のソース電極及びドレイン電極に流れる。これにより、かかるソース電極とドレイン電極とが同電位となり、かかる電流は一方の保護素子の絶縁膜及び半導体層を介してドレイン電極に流れ、さらに、共通配線の分岐線及び本線を経由して、第2の保護素子の一対の保護素子のうち、一方の保護素子のソース電極及びゲート電極に流れる。これにより、かかるソース電極とゲート電極とが同電位となり、かかる電流は、当該一方の保護素子の絶縁膜及び半導体層を介してドレイン電極に流れ、最終的に、定電位の配線に流れ接地(アース)される。   For this reason, in the manufacturing process of the electro-optical device, for example, static electricity jumps into the constant potential wiring from the outside, and a certain amount of charge is accumulated in the constant potential wiring and is discharged between the second protection elements. When this occurs, the discharged current flows to the source electrode and the gate electrode of the other protection element of the pair of protection elements of the second protection element. As a result, the source electrode and the gate electrode have the same potential, such current flows to the drain electrode side through the insulating film and the semiconductor layer of the other protective element, and the current flows through the main line and the branch line of the common wiring. It flows through the source electrode and the gate electrode of the other protection element of the pair of protection elements of each first protection element. As a result, the source electrode and the gate electrode have the same potential, and the current flows through the source electrode and the drain electrode of one of the protection elements of the first protection element. Thereby, the source electrode and the drain electrode have the same potential, and such current flows to the drain electrode through the insulating film and the semiconductor layer of one protective element, and further, via the branch line and the main line of the common wiring, It flows to the source electrode and the gate electrode of one of the pair of protection elements of the second protection element. Accordingly, the source electrode and the gate electrode have the same potential, and the current flows to the drain electrode through the insulating film and the semiconductor layer of the one protective element, and finally flows to the constant potential wiring and is grounded ( Grounded).

一方、表示領域となる画素電極側で静電気が生じた場合には、かかる静電気に対応する電流は各配線に流れ、さらに、かかる電流は、複数の第1の保護素子の一対の保護素子のうち、一方の保護素子のソース電極及びドレイン電極に流れる。これにより、かかるソース電極とゲート電極とが同電位となり、かかる電流は一方の保護素子の絶縁膜及び半導体層を介してドレイン電極に流れ、さらに、かかる電流は、対応する共通配線の分岐線及び本線を経由して、第2の保護素子の一対の保護素子のうち、一方の保護素子のソース電極及びゲート電極に流れる。これにより、かかるソース電極とゲート電極とが同電位となり、かかる電流は、当該一方の保護素子の絶縁膜及び半導体層を介してドレイン電極に流れ、最終的に、定電位の配線に流れ接地(アース)される。こうした静電気保護回路の作用により、静電気から電気光学装置用の構成要素、例えば表示領域側に設けられるスイッチング素子などの破損を防止することができる。   On the other hand, when static electricity is generated on the pixel electrode side serving as the display region, a current corresponding to the static electricity flows through each wiring, and the current is out of a pair of protective elements of the plurality of first protective elements. And flows to the source electrode and the drain electrode of one of the protective elements. As a result, the source electrode and the gate electrode have the same potential, the current flows to the drain electrode through the insulating film and the semiconductor layer of one protective element, and the current further flows into the corresponding common wiring branch line and It flows through the main line to the source electrode and the gate electrode of one of the pair of protective elements of the second protective element. Accordingly, the source electrode and the gate electrode have the same potential, and the current flows to the drain electrode through the insulating film and the semiconductor layer of the one protective element, and finally flows to the constant potential wiring and is grounded ( Grounded). By such an action of the electrostatic protection circuit, it is possible to prevent damage to components for the electro-optical device, for example, a switching element provided on the display region side, from static electricity.

好適な例では、前記複数の第1の保護素子及び前記第2の保護素子の一対の保護素子の各々は、前記スイッチング素子と同一の構成を有するのが好ましい。これにより、この電気光学装置の製造過程において、複数の第1の保護素子、及び第2の保護素子を、スイッチング素子と同一の工程で作製することができ、工程が増加するのを防止できる。   In a preferred example, each of the pair of protection elements of the plurality of first protection elements and the second protection element preferably has the same configuration as the switching element. Accordingly, in the manufacturing process of the electro-optical device, the plurality of first protection elements and the second protection element can be manufactured in the same process as the switching element, and an increase in the number of processes can be prevented.

本発明の他の観点では、上記の電気光学装置を表示部として備える電子機器を構成することができる。   In another aspect of the present invention, an electronic apparatus including the electro-optical device as a display unit can be configured.

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。   The best mode for carrying out the present invention will be described below with reference to the drawings. In the following various embodiments, the present invention is applied to a liquid crystal device as an example of an electro-optical device.

各種実施形態は、本発明を、1画素が4色の色相の着色領域を有する透過型の液晶装置に適用したものである。ここで、4色の色相の着色領域は、赤(R)、緑(G)、青(B)、シアン(C)の各色相の着色領域を有する。   In various embodiments, the present invention is applied to a transmissive liquid crystal device in which one pixel has a colored region of four colors. Here, the colored areas of the four hues have colored areas of the hues of red (R), green (G), blue (B), and cyan (C).

[第1実施形態]
(液晶装置の構成)
まず、図1及び図2を参照して、本発明の第1実施形態に係る液晶装置100の構成等について説明する。
[First embodiment]
(Configuration of liquid crystal device)
First, the configuration and the like of the liquid crystal device 100 according to the first embodiment of the present invention will be described with reference to FIGS.

図1は、第1実施形態に係る液晶装置100の概略構成を模式的に示す平面図である。図1では、紙面手前側(観察側)にカラーフィルタ基板92が、また、紙面奥側に素子基板91が夫々配置されている。なお、図1では、素子基板91の張り出し領域36側の一辺91aから反対側の一辺91cへ向かう方向をY方向とし、一辺91dから一辺91bへ向かう方向をX方向とする。また、図1において、4色の各着色層6に対応する領域は1つのサブ画素領域SGを示していると共に、それら4つのサブ画素領域SGにより構成される1行4列の画素配列は、1つの画素領域AGを示している。なお、以下では、1つのサブ画素領域SG内に存在する1つの表示領域を「サブ画素」と称し、また、1つの画素領域AG内に対応する表示領域を「1画素」と称する。   FIG. 1 is a plan view schematically showing a schematic configuration of the liquid crystal device 100 according to the first embodiment. In FIG. 1, a color filter substrate 92 is disposed on the front side (observation side) of the paper, and an element substrate 91 is disposed on the back side of the paper. In FIG. 1, the direction from one side 91a of the element substrate 91 on the projecting region 36 side to the one side 91c on the opposite side is defined as Y direction, and the direction from one side 91d to one side 91b is defined as X direction. Further, in FIG. 1, the region corresponding to each of the four colored layers 6 represents one subpixel region SG, and the pixel arrangement of one row and four columns constituted by these four subpixel regions SG is One pixel area AG is shown. Hereinafter, one display region existing in one sub-pixel region SG is referred to as “sub-pixel”, and a display region corresponding to one pixel region AG is referred to as “one pixel”.

液晶装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール材5を介して貼り合わされ、そのシール材5の内側に、例えば、TN(Twisted Nematic)型の液晶が封入されて液晶層4が形成されてなる。   In the liquid crystal device 100, an element substrate 91 and a color filter substrate 92 disposed to face the element substrate 91 are bonded to each other via a frame-shaped sealing material 5, and the inner side of the sealing material 5, for example, TN A (Twisted Nematic) type liquid crystal is sealed to form a liquid crystal layer 4.

液晶装置100は、4色の色相の着色領域に対応する複数の着色層6を用いて構成されるカラー表示用の液晶装置であると共に、スイッチング素子としてα−Si型のTFT素子を用いたアクティブマトリクス駆動方式の液晶装置である。また、液晶装置100は、透過型表示を行う透過型の液晶装置である。   The liquid crystal device 100 is a liquid crystal device for color display constituted by using a plurality of colored layers 6 corresponding to colored areas of four colors, and an active device using an α-Si type TFT element as a switching element. This is a matrix drive type liquid crystal device. The liquid crystal device 100 is a transmissive liquid crystal device that performs transmissive display.

まず、素子基板91の平面構成について説明する。素子基板91の内面上には、主として、定電位の配線95(以下、「接地用配線95」と称する)と、共通配線を構成するL字状の形状を有する折れ曲がり配線96及び接続用配線90と、複数の第1の保護素子22と、第2の保護素子23と、を含む複数の静電気保護回路98a及び98bと、配線を構成する複数のソース線32及び複数のゲート線33と、複数の補助容量線34と、複数のα−Si型TFT素子21と、複数の画素電極10と、半導体装置の一例としてのXドライバIC41及びYドライバIC42と、外部接続用配線35及びFPC(Flexible Printed Circuit)40とが形成若しくは実装されている。   First, the planar configuration of the element substrate 91 will be described. On the inner surface of the element substrate 91, a constant-potential wiring 95 (hereinafter referred to as “grounding wiring 95”), a bent wiring 96 having an L-shape that forms a common wiring, and a connection wiring 90 are mainly used. A plurality of electrostatic protection circuits 98a and 98b including a plurality of first protection elements 22 and a second protection element 23, a plurality of source lines 32 and a plurality of gate lines 33 constituting a wiring, and a plurality of Storage capacitor line 34, a plurality of α-Si TFT elements 21, a plurality of pixel electrodes 10, an X driver IC 41 and a Y driver IC 42 as an example of a semiconductor device, an external connection wiring 35 and an FPC (Flexible Printed). Circuit) 40 is formed or mounted.

図1に示すように、素子基板91は、カラーフィルタ基板92の一辺側から外側へ張り出してなる張り出し領域36を有しており、その張り出し領域36上には、XドライバIC41及びYドライバIC42が夫々実装されている。XドライバIC41及びYドライバIC42の各入力側の端子(図示略)は、複数の外部接続用配線35の一端側と電気的に接続されていると共に、複数の外部接続用配線35の他端側はFPC40と電気的に接続されている。FPC40の一端側は、図示しない電子機器と接続されている。   As shown in FIG. 1, the element substrate 91 has an extended region 36 that extends outward from one side of the color filter substrate 92, and an X driver IC 41 and a Y driver IC 42 are placed on the extended region 36. Each is implemented. Terminals (not shown) on the input sides of the X driver IC 41 and the Y driver IC 42 are electrically connected to one end side of the plurality of external connection wires 35 and the other end side of the plurality of external connection wires 35. Is electrically connected to the FPC 40. One end side of the FPC 40 is connected to an electronic device (not shown).

各ソース線32は、Y方向に延在するように且つX方向に適宜の間隔をおいて形成されており、各ソース線32の一端側は、XドライバIC41の出力側の端子(図示略)に電気的に接続されている。   Each source line 32 is formed to extend in the Y direction and at an appropriate interval in the X direction, and one end side of each source line 32 is an output side terminal (not shown) of the X driver IC 41. Is electrically connected.

各ゲート線33は、Y方向に延在するように形成された第1配線33aと、その第1配線33aの終端部からX方向に且つ後述する有効表示領域V内に延在するように形成された第2配線33bとを備えている。各ゲート線33の第2配線33bは、各ソース線32と交差する方向、即ちX方向に延在するように且つY方向に適宜の間隔をおいて形成されており、各ゲート線33の第1配線33aの一端側は、YドライバIC42の出力側の端子(図示略)に電気的に接続されている。   Each gate line 33 is formed so as to extend in the X direction and within an effective display area V described later from a first wiring 33a formed so as to extend in the Y direction, and the terminal portion of the first wiring 33a. Second wiring 33b. The second wiring 33 b of each gate line 33 is formed to extend in the direction intersecting each source line 32, that is, in the X direction and at an appropriate interval in the Y direction. One end of one wiring 33a is electrically connected to a terminal (not shown) on the output side of the Y driver IC.

各補助容量線34は、ゲート線33の第2配線33bと同方向に延在するように設けられ、且つ、Y方向に相隣接する、ゲート線33の第2配線33bの間に設けられている。   Each auxiliary capacitance line 34 is provided so as to extend in the same direction as the second wiring 33b of the gate line 33, and is provided between the second wirings 33b of the gate line 33 adjacent to each other in the Y direction. Yes.

各α−Si型TFT素子21は、各ソース線32と各ゲート線33の第2配線33bの交差位置付近に対応して設けられている。そして、各α−Si型TFT素子21は、各ソース線32、各ゲート線33及び各画素電極10等に電気的に接続されている。各画素電極10は、各サブ画素領域SG内に設けられている。   Each α-Si type TFT element 21 is provided corresponding to the vicinity of the intersection position of each source line 32 and each gate line 33 of the second wiring 33b. Each α-Si TFT element 21 is electrically connected to each source line 32, each gate line 33, each pixel electrode 10, and the like. Each pixel electrode 10 is provided in each sub-pixel region SG.

静電気保護回路98aは、素子基板91上における張り出し領域36と逆側の位置に設けられている一方、静電気保護回路98bは、素子基板91上の一辺91e側の額縁領域38に設けられているが、これらの詳細な構成は後述する。   The electrostatic protection circuit 98a is provided at a position opposite to the overhanging region 36 on the element substrate 91, while the electrostatic protection circuit 98b is provided in the frame region 38 on the one side 91e side on the element substrate 91. These detailed configurations will be described later.

1つの画素領域AGがX方向及びY方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、有効表示領域Vの外側の領域は表示に寄与しない額縁領域38となっている。   A region in which a plurality of one pixel region AG is arranged in a matrix in the X direction and the Y direction is an effective display region V (a region surrounded by a two-dot chain line). In the effective display area V, images such as letters, numbers, and figures are displayed. The area outside the effective display area V is a frame area 38 that does not contribute to display.

次に、カラーフィルタ基板92の平面構成について説明する。カラーフィルタ基板92は、遮光層(一般に「ブラックマトリクス」と呼ばれ、以下では、単に「BM」と略記する)、4色の色相の着色領域に対応する複数の着色層6、及び共通電極8などを備える。   Next, the planar configuration of the color filter substrate 92 will be described. The color filter substrate 92 is a light-shielding layer (generally called “black matrix”, hereinafter simply abbreviated as “BM”), a plurality of colored layers 6 corresponding to colored areas of four colors, and a common electrode 8. Etc.

4色の色相の着色領域に対応する複数の着色層は、赤(R)の色相の着色領域を有する着色層6Rと、緑(G)の色相の着色領域を有する着色層6Gと、青(B)の色相の着色領域を有する着色層6Bと、シアン(C)の色相の着色領域を有する着色層6Cと、を備えている。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。BMは、後述する各補助容量部70、各ゲート線33の第2配線3b、各ソース線32、各α−Si型TFT素子21及び補助容量部70(図3及び図4を参照)に対応する位置などに形成されている。共通電極8は、画素電極と同様にITOなどの透明導電材料からなり、シール材5の内側の領域に略一面に亘って形成されている。共通電極8は、シール材5の隅の領域E1において配線15の一端側と電気的に接続されていると共に、当該配線15の他端側は、ドライバIC40のCOMに対応する出力端子(接地用端子)と電気的に接続されている。このため、共通電極8と接地用配線95とは電気的に同電位となっている。   The plurality of colored layers corresponding to the colored regions of the four hues include a colored layer 6R having a colored region of red (R) hue, a colored layer 6G having a colored region of green (G) hue, and blue ( A colored layer 6B having a colored region having a hue of B) and a colored layer 6C having a colored region having a cyan (C) hue are provided. In the following description, when referring to a colored layer regardless of color, it is simply referred to as “colored layer 6”, and when referring to a colored layer by distinguishing colors, it is referred to as “colored layer 6R” or the like. The BM corresponds to each auxiliary capacitance section 70, the second wiring 3b of each gate line 33, each source line 32, each α-Si type TFT element 21, and the auxiliary capacitance section 70 (see FIGS. 3 and 4). It is formed at the position to be. Similar to the pixel electrode, the common electrode 8 is made of a transparent conductive material such as ITO, and is formed over a substantially entire surface in the region inside the sealing material 5. The common electrode 8 is electrically connected to one end side of the wiring 15 in the corner area E1 of the sealing material 5, and the other end side of the wiring 15 is connected to an output terminal (for grounding) corresponding to the COM of the driver IC 40. Terminal). Therefore, the common electrode 8 and the ground wiring 95 are electrically at the same potential.

以上の構成を有する液晶装置100は、図2に示すような等価回路を有し、その駆動時に次のようにして動作を行う。   The liquid crystal device 100 having the above configuration has an equivalent circuit as shown in FIG. 2 and operates as follows when driven.

まず、画像信号を供給するソース線32はα−Si型TFT素子21のソース電極32x(図3及び図4を参照)に繋がっており、画素電極10は、α−Si型TFT素子21のドレイン電極37(図3及び図4を参照)に接続されている。そして、α−Si型TFT素子21のゲート電極33x(図3及び図4を参照)にはゲート線33が繋がっており、スイッチング素子であるα−Si型TFT素子21を一定期間だけそのスイッチを閉じることにより、ソース線32から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。この画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、或いは、相隣接する複数のゲート線32同士に対して、グループ毎に供給するようにしても良い。また、ゲート信号G1、G2、…、Gmは、ゲート線33に所定のタイミングでパルス的に、この順に線順次で印加される。   First, the source line 32 for supplying an image signal is connected to the source electrode 32x (see FIGS. 3 and 4) of the α-Si TFT element 21, and the pixel electrode 10 is connected to the drain of the α-Si TFT element 21. It is connected to the electrode 37 (see FIGS. 3 and 4). The gate line 33 is connected to the gate electrode 33x (see FIGS. 3 and 4) of the α-Si TFT element 21, and the α-Si TFT element 21 which is a switching element is switched for a certain period. By closing, the image signals S1, S2,..., Sn supplied from the source line 32 are written at a predetermined timing. The image signals S1, S2,..., Sn may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent gate lines 32. The gate signals G1, G2,..., Gm are applied to the gate line 33 in a pulse-sequential manner in this order in a pulse manner at a predetermined timing.

画素電極10を介して液晶層4に書き込まれた所定レベルの画像信号S1、S2、…、Snは、カラーフィルタ基板92に設けられた共通電極8(図4を参照)との間で一定期間保持される。そして、保持された画像信号がリークするのを防ぐために、画素電極10と共通電極8との間に形成される液晶容量Clcと並列に、前述の補助容量線34等にて構成される補助容量部70(図3及び図4を参照)の補助容量Csを付加する。このようにして、例えば画素電極10の電圧は、補助容量部70の補助容量Csによりソース電圧が印加された時間よりも3桁も長い時間だけ保持され、保持特性はさらに改善され、コントラスト比を向上させることができる。以上のようにして、この液晶装置100では、液晶層4の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層4内の液晶分子の配向状態が制御されることとなる。これにより、有効表示領域V内において所望の画像を表示することができる。   A predetermined level of image signals S1, S2,..., Sn written to the liquid crystal layer 4 through the pixel electrode 10 is supplied to the common electrode 8 (see FIG. 4) provided on the color filter substrate 92 for a certain period. Retained. Then, in order to prevent the held image signal from leaking, the auxiliary capacitance formed by the auxiliary capacitance line 34 or the like in parallel with the liquid crystal capacitance Clc formed between the pixel electrode 10 and the common electrode 8. The storage capacitor Cs of the unit 70 (see FIGS. 3 and 4) is added. In this way, for example, the voltage of the pixel electrode 10 is held for a time that is three orders of magnitude longer than the time when the source voltage is applied by the auxiliary capacitor Cs of the auxiliary capacitor unit 70, the holding characteristics are further improved, and the contrast ratio is increased. Can be improved. As described above, in the liquid crystal device 100, the display state of the liquid crystal layer 4 is switched to the non-display state or the intermediate display state, and the alignment state of the liquid crystal molecules in the liquid crystal layer 4 is controlled. Thereby, a desired image can be displayed in the effective display area V.

(画素構成)
次に、図3及び図4を参照して、第1実施形態に係る画素構成について説明する。
(Pixel configuration)
Next, a pixel configuration according to the first embodiment will be described with reference to FIGS. 3 and 4.

図3は、カラーフィルタ基板92を透視した状態で、当該カラーフィルタ基板92側から素子基板91側を平面視したときの1画素分に対応する液晶装置100の部分平面図である。図4は、図2における切断線X1−X2に沿った部分断面図であり、具体的には液晶装置100における1画素内の一部分を通る位置で切断した部分断面図である。   FIG. 3 is a partial plan view of the liquid crystal device 100 corresponding to one pixel when the color filter substrate 92 is seen through and the element substrate 91 side is viewed in plan from the color filter substrate 92 side. FIG. 4 is a partial cross-sectional view taken along the cutting line X1-X2 in FIG. 2, specifically, a partial cross-sectional view cut at a position passing through a part of one pixel in the liquid crystal device 100.

まず、素子基板91における画素構成について説明する。   First, a pixel configuration in the element substrate 91 will be described.

下側基板1の内面上には、複数のゲート線33の第2配線33b及び補助容量線34が夫々X方向に延在するように設けられている。複数のゲート線33の第2配線33b及び補助容量線34は、遮光性を有する導電材料、例えばアルミニウム、モリブデン、クロム或いはこれらの合金等の導電材料にて形成されているのが好ましい。第1実施形態では、複数のゲート線33は、上記の導電材料による多層構造をなしている。これは、素子基板91の製造過程において生じる温度変化によって、ゲート線33を含む各種の配線の剥離等が起こらないようにするために多層構造としているものである。各第2配線33bは、Y方向に適宜の間隔をおいて設けられている一方、補助容量線34は、その相隣接する第2配線33bの間に且つ当該各第2配線33bのうち一方の第2配線33b側の近傍位置に設けられている。各第2配線33bは、サブ画素毎にゲート電極33xを有し、後述する他の要素と共にα−Si型TFT素子21を構成する。補助容量線34は、サブ画素毎に、その一部を幅広とすることにより形成された補助容量電極34xを有する。   On the inner surface of the lower substrate 1, second wirings 33b and auxiliary capacitance lines 34 of the plurality of gate lines 33 are provided so as to extend in the X direction. The second wirings 33b and the auxiliary capacitance lines 34 of the plurality of gate lines 33 are preferably formed of a light-shielding conductive material, for example, a conductive material such as aluminum, molybdenum, chromium, or an alloy thereof. In the first embodiment, the plurality of gate lines 33 have a multilayer structure made of the conductive material. This is a multi-layer structure in order to prevent various wirings including the gate line 33 from being peeled off due to temperature changes that occur in the manufacturing process of the element substrate 91. Each second wiring 33b is provided at an appropriate interval in the Y direction, while the auxiliary capacitance line 34 is between the adjacent second wirings 33b and one of the second wirings 33b. It is provided in the vicinity of the second wiring 33b side. Each second wiring 33b has a gate electrode 33x for each sub-pixel, and constitutes the α-Si TFT element 21 together with other elements to be described later. The auxiliary capacitance line 34 has an auxiliary capacitance electrode 34x formed by widening a part of each auxiliary pixel.

下側基板1、複数の接地用配線95、各第2配線33b及び各補助容量電極34x等の内面上には、窒化シリコンなどの透明樹脂材料よりなるゲート絶縁膜50が設けられている。ゲート絶縁膜50の内面上であって、各ゲート電極33xに対応する位置には、α−Si型TFT素子21を構成する、α−Si層36が島状に設けられている。ゲート絶縁膜50の内面上であって、各サブ画素領域SGの間にはソース線32がY方向に延在するように設けられている。   A gate insulating film 50 made of a transparent resin material such as silicon nitride is provided on the inner surface of the lower substrate 1, the plurality of grounding wires 95, the second wires 33 b, the auxiliary capacitance electrodes 34 x and the like. On the inner surface of the gate insulating film 50, an α-Si layer 36 constituting the α-Si TFT element 21 is provided in an island shape at a position corresponding to each gate electrode 33x. On the inner surface of the gate insulating film 50, the source line 32 is provided between the sub-pixel regions SG so as to extend in the Y direction.

各ソース線32は、アルミニウム等の導電材料にて形成され、第1部分32a、第2部分32b及びソース電極32xを有する。各ソース線32において、各第1部分32aは、X方向に相隣接する画素電極10の間に設けられていると共に、各第2部分32bは、X方向に相隣接する補助容量部70の間に設けられている。各第2部分32bの線幅(X方向の長さ)は、各第1部分32aの線幅(X方向の長さ)より相対的に小さくなるように形成されている。このように、第2部分32bの線幅を第1部分32aの線幅より小さくしている理由は、第2部分32bと補助容量電極34xとの間において表示品質に悪影響を与える寄生容量が生じるのを防止するためである。また、各ソース電極32xは、第1部分32aの一端側から各α−Si層36側に分岐してなる。各ソース電極32xは、各α−Si層36と部分的に重なっており、その両者は電気的に接続されている。補助容量部70に位置するゲート絶縁膜50、及び各α−Si層36等の内面上には、例えばソース線32と同一の材料により形成されたドレイン電極37が設けられている。このため、ドレイン電極37の一端側は、各α−Si層36と電気的に接続されている。こうして、各ゲート線33の第2配線33bと各ソース線32との交差位置には、α−Si型TFT素子21が形成されている。そして、α−Si層36とゲート電極33xとの間には、ゲート絶縁膜50を誘電体とする素子容量Ctftが形成されている。一方、各補助容量電極34xとドレイン電極37との間には、ゲート絶縁膜50を誘電体とする補助容量Csが形成されている。なお、本明細書中では、補助容量Csが形成されている領域を「補助容量部70」と称する。   Each source line 32 is formed of a conductive material such as aluminum and includes a first portion 32a, a second portion 32b, and a source electrode 32x. In each source line 32, each first portion 32a is provided between the pixel electrodes 10 adjacent to each other in the X direction, and each second portion 32b is between the auxiliary capacitance units 70 adjacent to each other in the X direction. Is provided. The line width (length in the X direction) of each second portion 32b is formed to be relatively smaller than the line width (length in the X direction) of each first portion 32a. As described above, the reason why the line width of the second portion 32b is smaller than the line width of the first portion 32a is that a parasitic capacitance that adversely affects display quality occurs between the second portion 32b and the auxiliary capacitance electrode 34x. This is to prevent this. Each source electrode 32x is branched from one end side of the first portion 32a to each α-Si layer 36 side. Each source electrode 32x partially overlaps each α-Si layer 36, and both are electrically connected. A drain electrode 37 formed of the same material as the source line 32 is provided on the gate insulating film 50 located in the auxiliary capacitance unit 70 and the inner surfaces of each α-Si layer 36 and the like. Therefore, one end side of the drain electrode 37 is electrically connected to each α-Si layer 36. Thus, the α-Si TFT element 21 is formed at the intersection of the second wiring 33 b of each gate line 33 and each source line 32. An element capacitance Ctft having the gate insulating film 50 as a dielectric is formed between the α-Si layer 36 and the gate electrode 33x. On the other hand, an auxiliary capacitor Cs having the gate insulating film 50 as a dielectric is formed between each auxiliary capacitor electrode 34x and the drain electrode 37. In the present specification, a region where the auxiliary capacitor Cs is formed is referred to as an “auxiliary capacitor unit 70”.

ゲート絶縁膜50、各α−Si型TFT素子21、及び各補助容量電極34xの内面上には、例えば無機絶縁材料よりなる保護絶縁膜51が設けられている。保護絶縁膜51は、各補助容量電極34xに対応する位置にコンタクトホール51aを有する。このため、各補助容量部70に対応するドレイン電極37の内面上には保護絶縁膜51が設けられていない。保護絶縁膜51の内面上には、例えば有機絶縁材料よりなる層間絶縁膜52が設けられている。層間絶縁膜52は、補助容量部70に対応する位置にコンタクトホール52aを有する。   On the inner surfaces of the gate insulating film 50, each α-Si type TFT element 21, and each auxiliary capacitance electrode 34x, a protective insulating film 51 made of, for example, an inorganic insulating material is provided. The protective insulating film 51 has a contact hole 51a at a position corresponding to each auxiliary capacitance electrode 34x. For this reason, the protective insulating film 51 is not provided on the inner surface of the drain electrode 37 corresponding to each auxiliary capacitance part 70. On the inner surface of the protective insulating film 51, an interlayer insulating film 52 made of, for example, an organic insulating material is provided. The interlayer insulating film 52 has a contact hole 52 a at a position corresponding to the auxiliary capacitance unit 70.

層間絶縁膜52及び各補助容量部70に対応するドレイン電極37の内面上であって、各サブ画素領域SGに対応する位置には、例えばITO(Indium-Tin Oxide)などの透明導電材料よりなる画素電極10が設けられている。このため、各画素電極10は、コンタクトホール51a及び52aを夫々通じて、各補助容量部70に位置するドレイン電極37と電気的に接続されている。また、層間絶縁膜52及び画素電極10等の内面上には、所定の方向にラビング処理が施された配向膜19が設けられている。また、下側基板1の外面上には、偏光板11が設けられている。偏光板11の外面上には、照明装置としてのバックライト15が配置されている。   On the inner surface of the drain electrode 37 corresponding to the interlayer insulating film 52 and each auxiliary capacitance portion 70, the position corresponding to each sub-pixel region SG is made of a transparent conductive material such as ITO (Indium-Tin Oxide), for example. A pixel electrode 10 is provided. Therefore, each pixel electrode 10 is electrically connected to the drain electrode 37 located in each auxiliary capacitance unit 70 through the contact holes 51a and 52a. An alignment film 19 that has been rubbed in a predetermined direction is provided on the inner surfaces of the interlayer insulating film 52 and the pixel electrode 10. A polarizing plate 11 is provided on the outer surface of the lower substrate 1. On the outer surface of the polarizing plate 11, a backlight 15 as an illumination device is disposed.

次に、上記の素子基板91の画素構成に対応するカラーフィルタ基板92の構成について説明する。   Next, the configuration of the color filter substrate 92 corresponding to the pixel configuration of the element substrate 91 will be described.

上側基板2の内面上であって、各補助容量部70、各ゲート線33の第2配線33b、各α−Si型TFT素子21、各ソース線32及び各補助容量部70の各々と重なる位置には遮光性を有するBMが設けられている。BM及び上側基板2の内面上には、サブ画素領域SG毎に、着色層6R、着色層6G、着色層6B及び着色層6Cが設けられている。ここで、1画素に着目した場合、各着色層6の配列順序は、X方向に向かって、着色層6R、着色層6G、着色層6B、着色層6Cに設定されている。各着色層6の内面上には、画素電極10と同一の材料よりなる共通電極8が設けられている。共通電極8の内面上には、所定の方向にラビング処理が施された配向膜18が設けられている。また、上側基板2の外面上には、偏光板12が配置されている。   A position on the inner surface of the upper substrate 2 that overlaps each auxiliary capacitor 70, the second wiring 33 b of each gate line 33, each α-Si TFT element 21, each source line 32, and each auxiliary capacitor 70. Is provided with a light-shielding BM. On the inner surface of the BM and the upper substrate 2, a colored layer 6R, a colored layer 6G, a colored layer 6B, and a colored layer 6C are provided for each sub-pixel region SG. Here, when focusing on one pixel, the arrangement order of the colored layers 6 is set to the colored layer 6R, the colored layer 6G, the colored layer 6B, and the colored layer 6C in the X direction. A common electrode 8 made of the same material as the pixel electrode 10 is provided on the inner surface of each colored layer 6. On the inner surface of the common electrode 8, an alignment film 18 that has been rubbed in a predetermined direction is provided. A polarizing plate 12 is disposed on the outer surface of the upper substrate 2.

上記した画素構成を有する、素子基板91とカラーフィルタ基板92とはシール材5(図1を参照)を介して対向しており、その両基板の間にはTN型の液晶が封入されて液晶層4が形成されている。また、この液晶装置100では、素子基板91に設けられた配向膜19と、カラーフィルタ基板92に設けられた配向膜18との間であって、且つ、各α−Si型TFT素子21と各補助容量部70との間に設けられたスペーサ39によって液晶層4の厚さが一定の厚さに規定されている。   The element substrate 91 and the color filter substrate 92 having the pixel configuration described above are opposed to each other via a sealant 5 (see FIG. 1), and a TN liquid crystal is sealed between the two substrates. Layer 4 is formed. Further, in the liquid crystal device 100, between the alignment film 19 provided on the element substrate 91 and the alignment film 18 provided on the color filter substrate 92, each α-Si TFT element 21 and each The thickness of the liquid crystal layer 4 is regulated to a constant thickness by the spacer 39 provided between the storage capacitor portion 70 and the auxiliary capacitor portion 70.

以上の構成を有する液晶装置100において透過型表示がなされる場合、バックライト15から出射した照明光は、図4に示す経路Tに沿って進行し、画素電極10及びR、G、B、Cの各着色層6等を通過して観察者に至る。この場合、その照明光は、その各着色層6を通過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。特に、この液晶装置100は、原色系のR、G、Bの3色に加え、補色系のCの1色を用いて構成されているので、人間の視感度が高いGの色の光の輝度の低下が抑制され、また、国際照明委員会(CIE)のxy色度図において、R、G、Bの3色にて構成される液晶装置と比較して、色再現範囲(色度域)が大きくなっており、高演色表示を実現することが可能となっている。   When the transmissive display is performed in the liquid crystal device 100 having the above configuration, the illumination light emitted from the backlight 15 travels along the path T shown in FIG. 4 and the pixel electrode 10 and R, G, B, C. Passing through each colored layer 6 and the like, it reaches an observer. In this case, the illumination light exhibits a predetermined hue and brightness by passing through the colored layers 6. Thus, a desired color display image is visually recognized by the observer. In particular, the liquid crystal device 100 is configured by using one color of complementary color C in addition to three colors of primary colors R, G, and B. The reduction in luminance is suppressed, and in the XY chromaticity diagram of the International Commission on Illumination (CIE), the color reproduction range (chromaticity range) is compared with a liquid crystal device composed of three colors of R, G, and B. ) Is large, and high color rendering display can be realized.

(静電気保護回路の構成)
次に、図1、図5及び図6を参照して、本発明の第1実施形態に係る静電気保護回路の構成について説明する。
(Configuration of electrostatic protection circuit)
Next, the configuration of the electrostatic protection circuit according to the first embodiment of the present invention will be described with reference to FIG. 1, FIG. 5, and FIG.

図5は、図1における破線領域E2に対応する部分拡大平面図であり、特に、素子基板91に設けられた静電気保護回路98aの一部を拡大して示す。図6は、図5に示す静電気保護回路98aを構成する一部の等価回路を示す。   FIG. 5 is a partially enlarged plan view corresponding to the broken line area E2 in FIG. 1, and particularly shows a part of the electrostatic protection circuit 98a provided on the element substrate 91 in an enlarged manner. FIG. 6 shows a part of an equivalent circuit constituting the electrostatic protection circuit 98a shown in FIG.

素子基板の製造過程では、外部から飛び込む静電気、或いは素子基板の内部で発生する静電気によって、電気光学パネルの有効表示領域V内に設けられるスイッチング素子等が破損してしまうことがある。このため、通常、素子基板には静電気保護回路が設けられている。   In the manufacturing process of the element substrate, the switching element or the like provided in the effective display area V of the electro-optical panel may be damaged by static electricity jumping from the outside or static electricity generated inside the element substrate. For this reason, an electrostatic protection circuit is usually provided on the element substrate.

この点、第1実施形態でも、図1に示すように、素子基板91に静電気不良対策用の静電気保護回路98a及び98bを設けるようにしている。   In this regard, also in the first embodiment, as shown in FIG. 1, the element substrate 91 is provided with electrostatic protection circuits 98a and 98b for countermeasures against static electricity defects.

静電気保護回路98aは、素子基板91の一辺91b側の額縁領域38に設けられている一方、静電気保護回路98bは、素子基板91の一辺91e側の額縁領域38に設けられている。なお、本発明では、素子基板91における静電気保護回路98a及び98bの設定位置は上記の位置に限定されるものではない。ここで、静電気保護回路98a及び98bは、それぞれ、定電位の配線たる接地用配線95と、共通配線を構成する折れ曲がり配線96及び接続用配線90と、複数の第1の保護素子22及び第2の保護素子23と、を含んで構成される。   The electrostatic protection circuit 98a is provided in the frame region 38 on the one side 91b side of the element substrate 91, while the electrostatic protection circuit 98b is provided in the frame region 38 on the one side 91e side of the element substrate 91. In the present invention, the setting positions of the electrostatic protection circuits 98a and 98b in the element substrate 91 are not limited to the above positions. Here, the electrostatic protection circuits 98a and 98b include a grounding wiring 95 that is a constant potential wiring, a bent wiring 96 and a connecting wiring 90 that constitute a common wiring, a plurality of first protection elements 22 and a second wiring, respectively. And the protective element 23.

まず、静電気保護回路98aの構成について説明する。   First, the configuration of the electrostatic protection circuit 98a will be described.

接地用配線95は、ゲート線33と同一の工程で且つ同一の金属材料により形成されている。接地用配線95は、静電気をシールドする効果を高めるため電気光学パネルの有効表示領域Vを取り囲むように配置されている。即ち、接地用配線95は、下側基板1の外周部上に沿ってリング形状をなすように引き回され、当該接地用配線95の一端及び他端は、それぞれ、XドライバIC41及びYドライバIC42のCOMに対応する各出力端子(接地用端子)と電気的に接続されている。つまり、接地用配線95は接地(アース)されている。   The ground wiring 95 is formed in the same process and the same metal material as the gate line 33. The ground wiring 95 is arranged so as to surround the effective display area V of the electro-optical panel in order to enhance the effect of shielding static electricity. That is, the ground wiring 95 is routed in a ring shape along the outer peripheral portion of the lower substrate 1, and one end and the other end of the ground wiring 95 are respectively the X driver IC 41 and the Y driver IC 42. Are electrically connected to each output terminal (grounding terminal) corresponding to COM. That is, the ground wiring 95 is grounded.

接続用配線90は、ソース線32又はゲート線33と同一の金属材料により形成されている。接続用配線90は、素子基板91の一辺91b側の額縁領域38に対応する下側基板1上に設けられ、X方向に延在する直線状の本線90aと、本線90aから有効表示領域V側に且つ対応する各ソース線32側に分岐する複数の分岐線90bと、を有する。   The connection wiring 90 is formed of the same metal material as the source line 32 or the gate line 33. The connection wiring 90 is provided on the lower substrate 1 corresponding to the frame region 38 on the one side 91b side of the element substrate 91, and has a linear main line 90a extending in the X direction, and an effective display region V side from the main line 90a. And a plurality of branch lines 90b branching to the corresponding source line 32 side.

折れ曲がり配線96(図5の破線領域E3の部分に相当)は、L字状の形状を有し、1つの折れ曲がり部分96aを含み、複数の第1の保護素子22と第2の保護素子23とを非直線的に電気的に接続、つまり直線的でない位置関係で電気的に接続する機能を有する。本例では、製造工程の削減を考慮して、接続用配線90と折れ曲がり配線96とは一体的に形成されている。そのため、折れ曲がり配線96の一端側は本線90aの一端側と繋がっている。   The bent wiring 96 (corresponding to the portion of the broken line region E3 in FIG. 5) has an L-shape, includes one bent portion 96a, and includes a plurality of first protection elements 22 and second protection elements 23. Are electrically connected non-linearly, that is, electrically connected in a non-linear positional relationship. In this example, the connection wiring 90 and the bent wiring 96 are integrally formed in consideration of reduction of the manufacturing process. Therefore, one end side of the bent wiring 96 is connected to one end side of the main line 90a.

各第1の保護素子22は、一対の保護素子22a及び22bを有して構成され、各保護素子22a及び22bは、上記したα−Si型TFT素子21と略同様の構成を有する。 即ち、各保護素子22a及び22bは、図6に示すように、ゲート電極22v、絶縁膜22w、α−Si層22x、ソース電極22y及びドレイン電極22zを有する。ゲート電極22vは、ゲート線33と同一の層に形成されている。ゲート電極22v上には絶縁膜22wが設けられていると共に、絶縁膜22w上にはα−Si層22xが設けられている。ソース電極22y及びドレイン電極22zは、絶縁膜22w及びα−Si層22xの上に設けられており、その両者は、α−Si層22xと電気的に接続されている。以上の構成から分かるように、各第1の保護素子22は、素子基板91の製造過程において、α−Si型TFT素子21と同一の工程により作製され、製造工程の削減が図られている。   Each first protection element 22 includes a pair of protection elements 22a and 22b, and each protection element 22a and 22b has substantially the same configuration as that of the α-Si TFT element 21 described above. That is, each protection element 22a and 22b includes a gate electrode 22v, an insulating film 22w, an α-Si layer 22x, a source electrode 22y, and a drain electrode 22z, as shown in FIG. The gate electrode 22v is formed in the same layer as the gate line 33. An insulating film 22w is provided on the gate electrode 22v, and an α-Si layer 22x is provided on the insulating film 22w. The source electrode 22y and the drain electrode 22z are provided on the insulating film 22w and the α-Si layer 22x, and both of them are electrically connected to the α-Si layer 22x. As can be seen from the above configuration, each first protection element 22 is manufactured in the same process as the α-Si TFT element 21 in the manufacturing process of the element substrate 91, thereby reducing the manufacturing process.

各保護素子22a及び22bは、対応する各ソース線32と、対応する分岐線90bとの間に設けられている。そして、各保護素子22aのソース電極22y及びドレイン電極22zと、各保護素子22bのソース電極22y及びドレイン電極22zとの相対的な位置関係は逆になっており、各保護素子22aのソース電極22y及びゲート電極22v、並びに、各保護素子22bのドレイン電極22wは、対応する各ソース線32に電気的に接続されている一方、各保護素子22aのドレイン電極22w、並びに、各保護素子22bのソース電極22y及びゲート電極22vは、対応する各分岐線90bに電気的に接続されている。このため、各保護素子22aと、各保護素子22bとは、各ソース線32及び各分岐線90bに並列に接続されてなる。   Each protection element 22a and 22b is provided between the corresponding source line 32 and the corresponding branch line 90b. The relative positional relationship between the source electrode 22y and drain electrode 22z of each protection element 22a and the source electrode 22y and drain electrode 22z of each protection element 22b is reversed, and the source electrode 22y of each protection element 22a. The gate electrode 22v and the drain electrode 22w of each protection element 22b are electrically connected to the corresponding source line 32, while the drain electrode 22w of each protection element 22a and the source of each protection element 22b The electrode 22y and the gate electrode 22v are electrically connected to the corresponding branch lines 90b. For this reason, each protection element 22a and each protection element 22b are connected in parallel to each source line 32 and each branch line 90b.

第2の保護素子23は、上記した各第1の保護素子22と同一の構成を有する。即ち、第2の保護素子23は、一対の保護素子23a及び23bを有して構成され、各保護素子23a及び23bは、図6に示すように、ゲート電極23v、絶縁膜23w、α−Si層23x、ソース電極23y及びドレイン電極23zを有する。ゲート電極23vは、ゲート線33と同一の層に形成されている。ゲート電極23v上には絶縁膜23wが設けられていると共に、絶縁膜23w上にはα−Si層23xが設けられている。ソース電極23y及びドレイン電極23zは、絶縁膜23x及びα−Si層23xの上に設けられており、その両者は、α−Si層23xと電気的に接続されている。以上の構成から分かるように、第2の保護素子23は、素子基板91の製造過程において、α−Si型TFT素子21と同一の工程により作製され、製造工程の削減が図られている。   The second protection element 23 has the same configuration as each of the first protection elements 22 described above. That is, the second protection element 23 includes a pair of protection elements 23a and 23b, and each protection element 23a and 23b includes a gate electrode 23v, an insulating film 23w, α-Si as shown in FIG. A layer 23x, a source electrode 23y, and a drain electrode 23z are included. The gate electrode 23v is formed in the same layer as the gate line 33. An insulating film 23w is provided on the gate electrode 23v, and an α-Si layer 23x is provided on the insulating film 23w. The source electrode 23y and the drain electrode 23z are provided on the insulating film 23x and the α-Si layer 23x, and both of them are electrically connected to the α-Si layer 23x. As can be seen from the above configuration, the second protection element 23 is manufactured in the same process as the α-Si TFT element 21 in the manufacturing process of the element substrate 91, thereby reducing the manufacturing process.

各保護素子23a及び23bは、折れ曲がり配線96と接地用配線95との間に設けられている。そして、保護素子23aのソース電極23y及びドレイン電極23zと、保護素子23bのソース電極22y及びドレイン電極22zとの相対的な位置関係は逆になっており、保護素子23aのソース電極23y及びゲート電極23v、並びに、保護素子23bのドレイン電極23zは、折れ曲がり配線96に電気的に接続されている一方、保護素子23aのドレイン電極23z、並びに、保護素子23bのソース電極23y及びゲート電極23vは、接地用配線95に電気的に接続されている。このため、第2の保護素子23は、折れ曲がり配線96及び接地用配線95に並列に接続されてなる。   Each of the protection elements 23 a and 23 b is provided between the bent wiring 96 and the ground wiring 95. The relative positional relationship between the source electrode 23y and the drain electrode 23z of the protection element 23a and the source electrode 22y and the drain electrode 22z of the protection element 23b is reversed, and the source electrode 23y and the gate electrode of the protection element 23a are reversed. 23v and the drain electrode 23z of the protection element 23b are electrically connected to the bent wiring 96, while the drain electrode 23z of the protection element 23a, and the source electrode 23y and the gate electrode 23v of the protection element 23b are grounded. The wiring 95 is electrically connected. Therefore, the second protection element 23 is connected in parallel to the bent wiring 96 and the ground wiring 95.

以上に述べた静電気保護回路98aでは、接続用配線90に電気的に並列に接続されてなる複数の第1の保護素子22は、折れ曲がり配線96を介して第2の保護素子23及び接地用配線95に直列に接続されている。このように、第2の保護素子23は複数の第1の保護素子22を電気的に束ねる位置に配置されているため、この静電気保護回路98aは、第2の保護素子23と複数の第1の保護素子22との2段構成によって静電気を除去する。また、このような構成により、第1の保護素子22の各々を直接的に接地用配線95に電気的に接続した場合と比べ、複数の第1の保護素子22の各々で生じるリーク電流の大きさを小さくすることができ、液晶装置100の消費電力が大きくなるのを抑制できる。   In the electrostatic protection circuit 98a described above, the plurality of first protection elements 22 electrically connected in parallel to the connection wiring 90 include the second protection element 23 and the ground wiring via the bent wiring 96. 95 is connected in series. As described above, since the second protection element 23 is disposed at a position where the plurality of first protection elements 22 are electrically bundled, the electrostatic protection circuit 98a includes the second protection element 23 and the plurality of first protection elements 23. Static electricity is removed by a two-stage configuration with the protective element 22. Also, with such a configuration, the leakage current generated in each of the plurality of first protection elements 22 is larger than in the case where each of the first protection elements 22 is directly electrically connected to the ground wiring 95. Therefore, the increase in power consumption of the liquid crystal device 100 can be suppressed.

次に、図6の破線領域E4に着目して、素子基板91の製造過程において静電気が生じた場合の静電気保護回路98aの基本的な動作について説明する。   Next, the basic operation of the electrostatic protection circuit 98a when static electricity is generated in the process of manufacturing the element substrate 91 will be described by focusing on the broken line area E4 in FIG.

素子基板91の製造過程において、有効表示領域V側において静電気が発生した場合には、かかる静電気は破線L1の経路を辿り、最終的に接地用配線95へ流れ接地される。具体的には、有効表示領域V側で発生した静電気に対応する電流は、まず、ソース線32を通じて第1の保護素子22の要素である保護素子22aのソース電極22y及びゲート電極22v側に流れる。このため、ソース電極22yとゲート電極22vとは同電位となり、保護素子22aのスイッチがON状態となる。これにより、かかる電流は、絶縁膜22w、α−Si層22x、ドレイン電極22z、分岐線90b、本線90a、折れ曲がり配線96を通じて、第1の保護素子23の要素である保護素子23aのソース電極23y及びゲート電極23v側に流れる。このため、ソース電極23yとゲート電極23vとは同電位となり、保護素子23aのスイッチはON状態となる。これにより、かかる電流は、絶縁膜23w、α−Si層23x及びドレイン電極23zを通じて、接地用配線95へ流れ接地される。よって、有効表示領域V内のα−Si型TFT素子21等の破損を防止することができる。   In the process of manufacturing the element substrate 91, when static electricity is generated on the effective display region V side, the static electricity follows the path indicated by the broken line L1 and finally flows to the ground wiring 95 and is grounded. Specifically, a current corresponding to static electricity generated on the effective display region V side first flows through the source line 32 to the source electrode 22y and gate electrode 22v side of the protection element 22a which is an element of the first protection element 22. . Therefore, the source electrode 22y and the gate electrode 22v are at the same potential, and the switch of the protection element 22a is turned on. As a result, the current flows through the insulating film 22w, the α-Si layer 22x, the drain electrode 22z, the branch line 90b, the main line 90a, the bent wiring 96, and the source electrode 23y of the protection element 23a that is an element of the first protection element 23. And flows toward the gate electrode 23v. For this reason, the source electrode 23y and the gate electrode 23v are at the same potential, and the switch of the protection element 23a is turned on. As a result, the current flows through the insulating film 23w, the α-Si layer 23x, and the drain electrode 23z to the ground wiring 95 and is grounded. Therefore, it is possible to prevent the α-Si TFT element 21 and the like in the effective display area V from being damaged.

一方、外部から接地用配線95側に静電気が飛び込んだ場合は、実線L2の経路を辿り、さらに破線L1の経路に迂回するようにして、最終的に接地用配線95へ流れ接地される。具体的には、外部から接地用配線95に静電気が飛び込んで、接地用配線95にある一定以上の電荷が蓄積されて放電が起こり、その放電された電流が第2の保護素子23側に流れた場合には、第2の保護素子23の要素である保護素子23bのソース電極23y及びゲート電極23vに流れる。このため、ソース電極23yと、ゲート電極23vとが同電位となり、保護素子23bのスイッチがON状態となる。これにより、かかる電流は、絶縁膜23w、α−Si層23x、ドレイン電極23z、折れ曲がり配線96、本線90a、分岐線90bを通じて、第1の保護素子22の要素である保護素子22bのソース電極22y及びゲート電極22v側に流れる。このため、ソース電極22yとゲート電極22vとが同電位となり、保護素子22bのスイッチがON状態となる。これにより、かかる電流は、第2の保護素子22の要素である保護素子22aのソース電極22y及びゲート電極22v側に流れる。このため、ソース電極22yと、ゲート電極22vとが同電位となり、保護素子22aのスイッチがON状態となる。これにより、かかる電流は、絶縁膜22w、α−Si層22x、ドレイン電極22z、分岐線90b、本線90a、折れ曲がり配線96を通じて、第2の保護素子23の要素である保護素子23aのソース電極23y及びゲート電極23v側に流れる。このため、ソース電極23yと、ゲート電極23vとが同電位となり、保護素子23aがON状態となる。これにより、絶縁膜23w、α−Si層23x及びドレイン電極23zを通じて、最終的に接地用配線95へ流れ接地される。よって、有効表示領域V内のα−Si型TFT素子21等の破損を防止することができる。   On the other hand, when static electricity jumps from the outside to the grounding wiring 95 side, it follows the path indicated by the solid line L2 and further detours to the path indicated by the broken line L1, and finally flows to the grounding wiring 95 and is grounded. Specifically, static electricity jumps into the grounding wiring 95 from the outside, electric charges of a certain level or more are accumulated in the grounding wiring 95 to cause discharge, and the discharged current flows to the second protection element 23 side. In this case, the current flows to the source electrode 23y and the gate electrode 23v of the protection element 23b which is an element of the second protection element 23. For this reason, the source electrode 23y and the gate electrode 23v are at the same potential, and the switch of the protection element 23b is turned on. As a result, such current flows through the insulating film 23w, the α-Si layer 23x, the drain electrode 23z, the bent wiring 96, the main line 90a, and the branch line 90b, and the source electrode 22y of the protection element 22b that is an element of the first protection element 22. And flows toward the gate electrode 22v. For this reason, the source electrode 22y and the gate electrode 22v are at the same potential, and the switch of the protection element 22b is turned on. As a result, the current flows to the source electrode 22y and gate electrode 22v side of the protection element 22a that is an element of the second protection element 22. For this reason, the source electrode 22y and the gate electrode 22v have the same potential, and the switch of the protection element 22a is turned on. As a result, the current flows through the insulating film 22w, the α-Si layer 22x, the drain electrode 22z, the branch line 90b, the main line 90a, the bent wiring 96, and the source electrode 23y of the protection element 23a that is an element of the second protection element 23. And flows toward the gate electrode 23v. For this reason, the source electrode 23y and the gate electrode 23v are at the same potential, and the protection element 23a is turned on. As a result, it finally flows to the ground wiring 95 through the insulating film 23w, the α-Si layer 23x, and the drain electrode 23z, and is grounded. Therefore, it is possible to prevent the α-Si TFT element 21 and the like in the effective display area V from being damaged.

次に、静電気保護回路98bの構成について説明する。なお、静電気保護回路98bは静電気保護回路98aと略同様の構成を有するので、以下では、静電気保護回路98aと相違する点について説明し、静電気保護回路98aと同一の要素についての説明は簡略化又は省略する。   Next, the configuration of the electrostatic protection circuit 98b will be described. Since the electrostatic protection circuit 98b has substantially the same configuration as the electrostatic protection circuit 98a, the following description will be made on differences from the electrostatic protection circuit 98a, and description of the same elements as the electrostatic protection circuit 98a will be simplified or Omitted.

静電気保護回路98bの接続用配線90は、図1に示すように、素子基板91の一辺91e側の額縁領域38に対応する下側基板1上に設けられ、Y方向に延在する直線状の本線90aと、本線90aから有効表示領域V側に且つ対応する各ゲート線の第2配線33b側に分岐する複数の分岐線90bと、を有する。また、静電気保護回路98bの折れ曲がり配線96の一端側は、本線90の一端側に接続されていると共に、その折れ曲がり配線96の他端側は、第2の保護素子23に接続されている。   As shown in FIG. 1, the connection wiring 90 of the electrostatic protection circuit 98b is provided on the lower substrate 1 corresponding to the frame region 38 on the one side 91e side of the element substrate 91, and is a straight line extending in the Y direction. The main line 90a and a plurality of branch lines 90b branching from the main line 90a to the effective display region V side and to the second wiring 33b side of each corresponding gate line. One end side of the bent wiring 96 of the electrostatic protection circuit 98 b is connected to one end side of the main line 90, and the other end side of the bent wiring 96 is connected to the second protection element 23.

また、静電気保護回路98bにおいて、各第1の保護素子22は、本線90aと各ゲート線33の第2配線33bとの間に設けられ、対応する分岐線90b及び第2配線33bに電気的に接続されている。このため、各第1の保護素子22において、保護素子22aと保護素子22bとは、各第2配線33b及び各接続用配線90に並列に接続されてなる。また、静電気保護回路98bにおいて、第2の保護素子23は、接地用配線95と折れ曲がり配線96との間に設けられ、その両者に電気的に接続されている。このため、第2の保護素子23において、保護素子23aと保護素子23bとは、各ゲート線33の第2配線33b及び各接続用配線90に並列に接続されてなる。こうして、第1実施形態に係る静電気保護回路98bが構成されている。かかる構成を有する静電気保護回路98bの基本的な動作は、上述した静電気保護回路98aと同様であり、その説明は省く。   In the electrostatic protection circuit 98b, each first protection element 22 is provided between the main line 90a and the second wiring 33b of each gate line 33, and is electrically connected to the corresponding branch line 90b and second wiring 33b. It is connected. For this reason, in each first protection element 22, the protection element 22 a and the protection element 22 b are connected in parallel to each second wiring 33 b and each connection wiring 90. In the electrostatic protection circuit 98b, the second protection element 23 is provided between the ground wiring 95 and the bent wiring 96, and is electrically connected to both. Therefore, in the second protection element 23, the protection element 23 a and the protection element 23 b are connected in parallel to the second wiring 33 b of each gate line 33 and each connection wiring 90. Thus, the electrostatic protection circuit 98b according to the first embodiment is configured. The basic operation of the electrostatic protection circuit 98b having such a configuration is the same as that of the above-described electrostatic protection circuit 98a, and a description thereof will be omitted.

次に、図5及び図6を参照して、比較例と比較した、本発明の第1実施形態に係る静電気保護回路98の特有の作用効果について説明する。   Next, with reference to FIG. 5 and FIG. 6, a description will be given of specific operational effects of the electrostatic protection circuit 98 according to the first embodiment of the present invention compared with the comparative example.

まず、比較例の構成及びその作用効果について説明する。   First, the structure of a comparative example and its effect are demonstrated.

比較例では、図5に示すように、静電気保護回路98aにおいて、第2の保護素子23が破線領域E5の位置に設けられている。そして、第1実施形態の折れ曲がり配線96に対応する配線が直線状の配線97(以下、「直線状配線97」と称す)に形成され、複数の第1の保護素子22と第2の保護素子23とが直線状配線97により直線的な位置関係で電気的に接続されている。このような構成を有する比較例では、経験則上、次のような問題が生じる。即ち、比較例では、第2の保護素子23と複数の第1の保護素子22との相対的な位置関係及び電気的な接続が直線的であるので、比較例の製造過程において、外部から接地用配線95に静電気が飛び込んで当該接地用配線95にある一定以上の電荷が蓄積されると、複数の第1の保護素子22を電気的に束ねる位置に配置された第2の保護素子23がアンテナとしての役割を果たし、接地用配線95に蓄積された電荷が放電して、その放電された電流が第2の保護素子23側に流れる。このとき、耐電圧以上の電位が第2の保護素子23に印加された場合には、第2の保護素子23の絶縁膜23wが絶縁破壊を起こして、かかる第2の保護素子23が破損してしまうことがある。また、静電気は直進する性質を有するので、かかる静電気に対応する電流は、本線90aを横断して分岐線90bに流れ、さらに第2の保護素子23付近に位置する一つ又は複数の第1の保護素子22側へと流れる。このため、耐電圧以上の電位が当該一つ又は複数の第1の保護素子22に印加された場合には、当該一つ又は複数の第1の保護素子22の絶縁膜22wも静電破壊を起こして、かかる保護素子22も破損してしまうことがある。これにより、静電気保護回路98aとしての役割を果たさなくなる。そのため、かかる電流が有効表示領域Vに設けられたα−Si型TFT素子21側へと流れた場合には、さらに当該α−Si型TFT素子21までもが破損してしまうこともある。よって、比較例の構成では、第1の保護素子22及び第2の保護素子23などの静電気不良を低減することが困難であるといった問題がある。   In the comparative example, as shown in FIG. 5, in the electrostatic protection circuit 98a, the second protection element 23 is provided at the position of the broken line region E5. A wiring corresponding to the bent wiring 96 of the first embodiment is formed in a straight wiring 97 (hereinafter referred to as “straight wiring 97”), and a plurality of first protection elements 22 and second protection elements are formed. 23 are electrically connected by a linear wiring 97 in a linear positional relationship. In the comparative example having such a configuration, the following problems occur from a rule of thumb. That is, in the comparative example, since the relative positional relationship and electrical connection between the second protection element 23 and the plurality of first protection elements 22 are linear, grounding from the outside in the manufacturing process of the comparative example. When static electricity jumps into the wiring 95 and a certain amount of charge is accumulated in the grounding wiring 95, the second protection element 23 arranged at a position where the plurality of first protection elements 22 are electrically bundled is formed. The charge accumulated in the ground wiring 95 is discharged, and the discharged current flows to the second protection element 23 side. At this time, when a potential higher than the withstand voltage is applied to the second protective element 23, the insulating film 23w of the second protective element 23 causes dielectric breakdown, and the second protective element 23 is damaged. May end up. Further, since static electricity has a property of going straight, a current corresponding to the static electricity flows through the main line 90a to the branch line 90b, and further, one or a plurality of first elements located near the second protection element 23. It flows to the protection element 22 side. For this reason, when a potential higher than the withstand voltage is applied to the one or more first protection elements 22, the insulating film 22w of the one or more first protection elements 22 also causes electrostatic breakdown. As a result, the protective element 22 may be damaged. As a result, the electrostatic protection circuit 98a can no longer be played. Therefore, when such a current flows to the α-Si TFT element 21 provided in the effective display region V, the α-Si TFT element 21 may be further damaged. Therefore, the configuration of the comparative example has a problem that it is difficult to reduce static electricity defects such as the first protection element 22 and the second protection element 23.

この点、この液晶装置100では、共通配線を構成する折れ曲がり配線96及び接続用配線90は、第1の保護素子22が配置されてなる領域に一旦外れる方向に延びる部分を有する。好適な例では、共通配線の一旦外れる方向に延びる部分は、折れ曲がり配線96とすることができる。また、折れ曲がり配線96は、1つの折れ曲がり部分96aを含み、複数の第1の保護素子22と第2の保護素子23とを非直線的に電気的に接続、つまり直線的でない位置関係で電気的に接続してなるのが好ましい。かかる構造によれば、接地用配線95と第2の保護素子23を直線的に結ぶ方向の延長線L3上付近に複数の第1の保護素子22が存在しなくなる。また、この構造により、第2の保護素子23が静電気を引き寄せるアンテナとして機能するのを抑制でき、かかる静電気は複数の第1の保護素子22側へ進行し難くなる。もし、この液晶装置100の製造過程において、外部から接地用配線95側に静電気が飛び込み、接地用配線95にある一定以上の電荷が蓄積されて第2の保護素子23との間で放電が起こった場合でも、かかる静電気は、接地用配線95と第2の保護素子23とを結ぶ延長線L3における、図5の矢印Y1方向に直進するため、かかる静電気に対応する電流が、複数の第1の保護素子22側へ回り込み難くなる。その結果、複数の第1の保護素子22及び第2の保護素子23の静電気不良が生じるのを低減することができる。また、これにより、有効表示領域V内に設けられたα−Si型TFT素子21等が静電気によって破損するのを防止できる。   In this regard, in the liquid crystal device 100, the bent wiring 96 and the connection wiring 90 that constitute the common wiring have a portion that extends in a direction that is temporarily removed from the region where the first protection element 22 is disposed. In a preferred example, the portion of the common wiring extending in the direction of once detachment can be a bent wiring 96. Further, the bent wiring 96 includes one bent portion 96a, and the plurality of first protection elements 22 and the second protection elements 23 are electrically connected non-linearly, that is, electrically in a non-linear positional relationship. It is preferable to be connected to. According to such a structure, the plurality of first protection elements 22 do not exist in the vicinity of the extension line L3 in the direction in which the ground wiring 95 and the second protection element 23 are linearly connected. In addition, this structure can suppress the function of the second protection element 23 as an antenna that attracts static electricity, and the static electricity is less likely to travel toward the plurality of first protection elements 22. In the manufacturing process of the liquid crystal device 100, static electricity jumps from the outside to the grounding wiring 95 side, and a certain amount of charge is accumulated in the grounding wiring 95, and a discharge occurs between the second protection element 23. Even in such a case, the static electricity goes straight in the direction of the arrow Y1 in FIG. 5 in the extension line L3 connecting the grounding wiring 95 and the second protection element 23. Therefore, the current corresponding to the static electricity has a plurality of first currents. It becomes difficult to go around to the protective element 22 side. As a result, it is possible to reduce the occurrence of static electricity defects in the plurality of first protection elements 22 and the second protection elements 23. This also prevents the α-Si TFT element 21 and the like provided in the effective display area V from being damaged by static electricity.

[第2実施形態]
次に、図7を参照して、本発明の第2実施形態に係る静電気保護回路の構成について説明する。図7は、図5に対応する、第2実施形態に係る静電気保護回路99の部分平面図である。なお、以下では、第1実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。
[Second Embodiment]
Next, the configuration of the electrostatic protection circuit according to the second embodiment of the present invention will be described with reference to FIG. FIG. 7 is a partial plan view of the electrostatic protection circuit 99 according to the second embodiment, corresponding to FIG. In the following, the same elements as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted or simplified.

第2実施形態では、上記した比較例と略同様の位置に第2の保護素子23が設けられている点で比較例と共通する。しかし、第2実施形態と比較例とでは次の点で構成上相違する。即ち、比較例では、第2の保護素子23と複数の第1の保護素子22とは直線状配線97等を介して接続されていたのに対し、第2実施形態では、第2の保護素子23と複数の第1の保護素子22とは3つの折れ曲がり部分96aを有する折れ曲がり配線96(破線領域E6の部分に相当)等を介して電気的に接続されている点で、その両者は構成上相違する。また、第2実施形態において、共通配線の一旦外れる方向に延びる部分は、折れ曲がり配線96とすることができる。第2実施形態では、その折れ曲がり配線96は、別の表現をすると、第2の保護素子23と接続用配線90との間を蛇行するように形成されているともいえる。   The second embodiment is common to the comparative example in that the second protection element 23 is provided at substantially the same position as the comparative example described above. However, the second embodiment and the comparative example are structurally different in the following points. That is, in the comparative example, the second protection element 23 and the plurality of first protection elements 22 are connected via the linear wiring 97 or the like, whereas in the second embodiment, the second protection element 23 and the plurality of first protection elements 22 are electrically connected via a bent wiring 96 having three bent portions 96a (corresponding to the portion of the broken line region E6) and the like. Is different. Further, in the second embodiment, the portion of the common wiring that extends in the direction once removed can be a bent wiring 96. In the second embodiment, it can be said that the bent wiring 96 is formed to meander between the second protection element 23 and the connection wiring 90 in another expression.

ここで、第2実施形態の製造過程おいて、接地用配線95から第2の保護素子23側に静電気が放電したと仮定した場合、かかる静電気は、その性質上、図7においてY1方向に直進する。しかしながら、第2の保護素子23に対応する位置において、共通配線を構成する折れ曲がり配線96及び接続用配線90は、第1の保護素子22が配置されてなる領域に一旦外れる方向に延びる部分を有し、その共通配線の一旦外れる方向に延びる部分としての折れ曲がり配線96と、本線95aとは非直線的に電気的に接続されているので、つまり直線的な位置関係で電気的に接続されていない(言い換えれば、非直線的な位置関係で電気的に接続されている)ので、かかる静電気は矢印Y1方向に沿って直進し、本線95a及び分岐線90bを経由して1つ又は複数の第1の保護素子22側に直進するようなことはない。よって、第2の保護素子23が静電気を引き寄せるアンテナとして機能するのを抑制でき、上記の第1実施形態と同様の作用効果を奏する。   Here, in the manufacturing process of the second embodiment, assuming that static electricity is discharged from the ground wiring 95 to the second protection element 23 side, such static electricity goes straight in the Y1 direction in FIG. To do. However, at a position corresponding to the second protection element 23, the bent wiring 96 and the connection wiring 90 that constitute the common wiring have a portion that extends in a direction in which the first protection element 22 is temporarily detached from the region where the first protection element 22 is disposed. In addition, the bent wiring 96 as a portion extending in the direction in which the common wiring is once removed and the main line 95a are electrically connected non-linearly, that is, not electrically connected in a linear positional relationship. (In other words, they are electrically connected in a non-linear positional relationship), so that the static electricity goes straight along the direction of the arrow Y1, and one or more first lines are connected via the main line 95a and the branch line 90b. There is no such thing as going straight to the protective element 22 side. Therefore, it can suppress that the 2nd protection element 23 functions as an antenna which attracts static electricity, and there exists an effect similar to said 1st Embodiment.

[他の実施形態]
上記の説明では、4色の色相の着色領域として、R、G、B、Cの4色の色相の着色領域の一例を挙げて説明したが、本発明の適用はこれには限定されず、他の4色の色相の着色領域により1画素を構成することもできる。
[Other Embodiments]
In the above description, as an example of the colored region of the four colors of hue, an example of the colored region of the four colors of R, G, B, and C has been described. However, the application of the present invention is not limited to this, One pixel can also be constituted by colored regions of other four colors.

この場合、4色の色相の着色領域は、波長に応じて色相が変化する可視光領域(380〜780nm)のうち、青系の色相の着色領域(「第1着色領域」とも呼ぶ。)、赤系の色相の着色領域(「第2着色領域」とも呼ぶ。)と、青から黄までの色相の中で選択された2種の色相の着色領域(「第3着色領域」、「第4着色領域」とも呼ぶ。)からなる。ここで「系」との語を用いているが、例えば青系であれば純粋の青の色相に限定されるものでなく、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙を含む。また、これら着色領域は単一の着色層で構成されても良いし、複数の異なる色相の着色層を重ねて構成されても良い。また、これら着色領域は色相で述べているが、当該色相は、彩度、明度を適宜変更し、色を設定し得るものである。   In this case, the colored region of the four hues is a blue colored region (also referred to as “first colored region”) in the visible light region (380 to 780 nm) in which the hue changes according to the wavelength. A colored region having a red hue (also referred to as a “second colored region”) and two colored regions selected from hues from blue to yellow (“third colored region”, “fourth colored region”). Also called “colored region”. Here, the term “system” is used. For example, if it is a blue system, the color is not limited to a pure blue hue, and includes a blue-violet color, a blue-green color, and the like. If it is a red hue, it is not limited to red but includes orange. These colored regions may be composed of a single colored layer, or may be composed of a plurality of colored layers having different hues. In addition, although these colored regions are described in terms of hue, the hue can be set by changing the saturation and lightness as appropriate.

具体的な色相の範囲は、
・青系の色相の着色領域は、青紫から青緑であり、より好ましくは藍から青である。
・赤系の色相の着色領域は、橙から赤である。
・青から黄までの色相で選択される一方の着色領域は、青から緑であり、より好ましくは青緑から緑である。
・青から黄までの色相で選択される他方の着色領域は、緑から橙であり、より好ましくは緑から黄である。もしくは緑から黄緑である。
The specific hue range is
-The colored region of the blue hue is from violet to blue-green, more preferably from indigo to blue.
-The colored region of red hue is from orange to red.
-One coloring area | region selected by the hue from blue to yellow is blue to green, More preferably, it is blue green to green.
-The other coloring area | region selected by the hue from blue to yellow is green to orange, More preferably, it is green to yellow. Or it is green to yellowish green.

ここで、各着色領域は、同じ色相を用いることはない。例えば、青から黄までの色相で選択される2つの着色領域で緑系の色相を用いる場合は、他方は一方の緑に対して青系もしくは黄緑系の色相を用いる。   Here, the same hue is not used for each colored region. For example, when a green hue is used in two colored regions selected from hues of blue to yellow, the other uses a blue or yellowish green hue for one green.

これにより、従来のRGBの着色領域よりも広範囲の色再現性を実現することができる。   Thereby, a wider range of color reproducibility than the conventional RGB colored region can be realized.

他の具体的な例として、着色領域を透過する波長で表現すると以下のようになる。
・青系の着色領域は、該着色領域を透過した光の波長のピークが415〜500nmにある着色領域、好ましくは、435〜485nmにある着色領域である。
・赤系の着色領域は、該着色領域を透過した光の波長のピークが600nm以上にある着色領域で、好ましくは、605nm以上にある着色領域である。
・青から黄までの色相で選択される一方の着色領域は、該着色領域を透過した光の波長のピークが485〜535nmにある着色領域で、好ましくは、495〜520nmにある着色領域である。
・青から黄までの色相で選択される他方の着色領域は、該着色領域を透過した光の波長のピークが500〜590nmにある着色領域、好ましくは510〜585nmにある着色領域、もしくは530〜565nmにある着色領域である。
As another specific example, it is expressed as follows when expressed in terms of the wavelength that passes through the colored region.
The blue colored region is a colored region having a peak of the wavelength of light transmitted through the colored region at 415 to 500 nm, preferably a colored region at 435 to 485 nm.
The red colored region is a colored region having a wavelength peak of light transmitted through the colored region of 600 nm or more, and preferably a colored region of 605 nm or more.
One colored region selected with a hue from blue to yellow is a colored region having a wavelength peak of light of 485 to 535 nm, preferably 495 to 520 nm. .
The other colored region selected with a hue from blue to yellow is a colored region having a wavelength peak of light of 500 to 590 nm transmitted through the colored region, preferably a colored region having a wavelength of 510 to 585 nm, or 530 to This is a colored region at 565 nm.

この波長は、透過表示の場合は、照明装置としてのバックライト15からの照明光がカラーフィルタ(着色層)を通して得られた数値である。反射表示の場合は、外光を反射して得られた数値である。
他の具体的な例として、x、y色度図で表現すると以下のようになる。
・青系の着色領域は、x≦0.151、y≦0.200にある着色領域であり、好ましくは、0.134≦x≦0.151、0.034≦y≦0.200にある着色領域である。
・赤系の着色領域は、0.520≦x、y≦0.360にある着色領域であり、好ましくは、0.550≦x≦0.690、0.210≦y≦0.360にある着色領域である。
・青から黄までの色相で選択される一方の着色領域は、x≦0.200、0.210≦yにある着色領域であり、好ましくは、0.080≦x≦0.200、0.210≦y≦0.759にある着色領域である。
・青から黄までの色相で選択される他方の着色領域は、0.257≦x、0.450≦yにある着色領域であり、好ましくは、0.257≦x≦0.520、0.450≦y≦0.720にある着色領域である。
In the case of transmissive display, this wavelength is a numerical value obtained by illuminating light from the backlight 15 as an illuminating device through a color filter (colored layer). In the case of reflective display, the value is obtained by reflecting external light.
As another specific example, it is expressed as follows in an x, y chromaticity diagram.
The blue colored region is a colored region where x ≦ 0.151 and y ≦ 0.200, preferably a colored region where 0.134 ≦ x ≦ 0.151 and 0.034 ≦ y ≦ 0.200.
The red colored region is a colored region satisfying 0.520 ≦ x and y ≦ 0.360, and preferably a colored region satisfying 0.550 ≦ x ≦ 0.690 and 0.210 ≦ y ≦ 0.360.
-One of the colored areas selected in hues from blue to yellow is a colored area where x ≦ 0.200 and 0.210 ≦ y, preferably a colored area where 0.080 ≦ x ≦ 0.200 and 0.210 ≦ y ≦ 0.759 is there.
-The other colored region selected with a hue from blue to yellow is a colored region in the range of 0.257 ≦ x, 0.450 ≦ y, preferably a colored region in the range of 0.257 ≦ x ≦ 0.520, 0.450 ≦ y ≦ 0.720 is there.

このx、y色度図は、透過表示の場合は、照明装置としてのバックライト15からの照明光がカラーフィルタ(着色層)を通して得られた数値である。反射表示の場合は、外光を反射して得られた数値である。   In the case of transmissive display, the x, y chromaticity diagram is a numerical value obtained by illuminating light from the backlight 15 as an illuminating device through a color filter (colored layer). In the case of reflective display, the value is obtained by reflecting external light.

これら4色の着色領域は、1つのサブ画素領域SGに透過領域と反射領域を備えた場合、透過領域及び反射領域も上述した範囲で適用することができるものである。   These four colored regions can be applied in the above-described range when the transmission region and the reflection region are provided in one sub-pixel region SG.

なお、バックライト15にはRGBの光源としてLED(Light Emitting Diode)、蛍光管、有機EL(organic electroluminescence)などを用いても良い。または白色光源を用いても良い。なお、白色光源は青の発光体とYAG蛍光体により生成される白色光源でもよい。   In addition, you may use LED (Light Emitting Diode), a fluorescent tube, organic electroluminescence (EL) etc. for the backlight 15 as a RGB light source. Alternatively, a white light source may be used. The white light source may be a white light source generated by a blue light emitter and a YAG phosphor.

但し、RGB光源としては、以下のものが好ましい。
・Bは発光する光の波長のピークが435nm〜485nmにあるもの
・Gは発光する光の波長のピークが520nm〜545nmにあるもの
・Rは発光する光の波長のピークが610nm〜650nmにあるもの
そして、RGB光源の波長によって、上記した着色層を適切に選定すればより広範囲の色再現性を得ることができる。また、波長が例えば、450nmと565nmにピークがくるような、複数のピークを持つ光源を用いても良い。
However, the following are preferable as the RGB light source.
-B has a peak wavelength of emitted light at 435 nm to 485 nm-G has a peak wavelength of emitted light at 520 nm to 545 nm-R has a peak wavelength of emitted light at 610 nm to 650 nm Further, a wider range of color reproducibility can be obtained if the above-described colored layer is appropriately selected according to the wavelength of the RGB light source. Moreover, you may use the light source which has a some peak so that a wavelength may come to a peak at 450 nm and 565 nm, for example.

上記の4色の色相の着色領域の構成の例としては、具体的には以下のものが挙げられる。
・色相が、赤、青、緑、シアン(青緑)の着色領域。これは、上記の各実施形態の構成例である。
・色相が、赤、青、緑、黄の着色領域
・色相が、赤、青、深緑、黄の着色領域
・色相が、赤、青、エメラルド、黄の着色領域
・色相が、赤、青、深緑、黄緑の着色領域
・色相が、赤、青緑、深緑、黄緑の着色領域
[変形例]
本発明では、上記の構成に限らず、静電気保護回路98における、共通配線の一旦外れる方向に延びる部分としての折れ曲がり配線96は、少なくとも1つの折れ曲がり部分96aを有して構成されていればよい。
Specific examples of the configuration of the colored region of the above four hues include the following.
-Colored areas with hues of red, blue, green, and cyan (blue green). This is a configuration example of each of the above embodiments.
・ Colored areas of red, blue, green, and yellow ・ Colored areas of red, blue, dark green, and yellow ・ Colored areas of red, blue, emerald, and yellow ・ Hue is red, blue, Colored areas of dark green and yellowish green / colored areas of red, bluegreen, dark green and yellowish green [Modification]
In the present invention, the bent wiring 96 as a portion extending in the direction in which the common wiring is once removed in the electrostatic protection circuit 98 is not limited to the above-described configuration, and may be configured to have at least one bent portion 96a.

また、上記の各実施形態では、画素領域AG単位毎に、R、G、C、Bの配列順序で着色層6をストライプ状に配置するように構成したが、本発明では、R、G、C、Bの4色の着色層6の配列順序について特に限定はなく、例えば、図8(a)に示すように、B、G、R、Cの配列順序で着色層6をストライプ状に配置するように構成しても構わない。また、これに代えて、本発明では、図8(b)に示すように、画素領域AG単位毎に、R、G、C、Bの各々に対応する各着色層6を田型若しくはモザイク型となるように配置しても構わない。   Further, in each of the above embodiments, the colored layers 6 are arranged in stripes in the arrangement order of R, G, C, and B for each pixel region AG unit. However, in the present invention, R, G, There is no particular limitation on the arrangement order of the four colored layers 6 of C and B. For example, as shown in FIG. 8A, the colored layers 6 are arranged in stripes in the arrangement order of B, G, R, and C. You may comprise so that it may do. In place of this, in the present invention, as shown in FIG. 8B, each colored layer 6 corresponding to each of R, G, C, and B is formed in a rice field or a mosaic type for each pixel region AG unit. You may arrange | position so that it may become.

また、上記の各実施形態では、4色の着色層を用いて液晶装置を構成したが、これに限らず、本発明では、3色の着色層を用いて液晶装置を構成するようにしても構わない。   In each of the above embodiments, the liquid crystal device is configured using four colored layers. However, the present invention is not limited to this, and in the present invention, the liquid crystal device may be configured using three colored layers. I do not care.

また、上記の各実施形態では、透過型の液晶装置に本発明を適用したが、これに限らず、本発明は、半透過反射型又は反射型の液晶装置にも適用可能である。   In each of the above embodiments, the present invention is applied to a transmissive liquid crystal device. However, the present invention is not limited to this, and the present invention can also be applied to a transflective or reflective liquid crystal device.

また、本発明は、上記した三端子型素子の一例としてのα−Si型TFT素子21を用いた液晶装置100の他にも、二端子素子の一例としてのTFD(Thin Film Diode)素子を用いた液晶装置にも適用可能である。   The present invention uses a TFD (Thin Film Diode) element as an example of a two-terminal element in addition to the liquid crystal device 100 using the α-Si TFT element 21 as an example of the above-described three-terminal element. It can also be applied to conventional liquid crystal devices.

その他、本発明は、上記の各実施形態及び変形例の構成に限定されず、その趣旨を逸脱しない範囲において種々の変形をすることが可能である。   In addition, the present invention is not limited to the configurations of the above-described embodiments and modifications, and various modifications can be made without departing from the spirit of the present invention.

[電子機器]
次に、上述した本発明の第1実施形態に係る液晶装置100並びに第2実施形態及び各種変形例に係る液晶装置等を適用可能な電子機器の具体例について図9を参照して説明する。
[Electronics]
Next, specific examples of electronic devices to which the above-described liquid crystal device 100 according to the first embodiment of the present invention and the liquid crystal devices according to the second embodiment and various modifications can be applied will be described with reference to FIG.

まず、本発明の液晶装置100等を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図9(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶装置100等を適用した表示部713とを備えている。   First, an example in which the liquid crystal device 100 of the present invention is applied to a display unit of a portable personal computer (so-called notebook computer) will be described. FIG. 9A is a perspective view showing the configuration of this personal computer. As shown in the figure, a personal computer 710 includes a main body 712 having a keyboard 711 and a display 713 to which the liquid crystal device 100 according to the present invention is applied.

続いて、本発明に係る液晶装置100等を、携帯電話機の表示部に適用した例について説明する。図9(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶装置100等を適用した表示部724を備える。   Next, an example in which the liquid crystal device 100 according to the present invention is applied to a display unit of a mobile phone will be described. FIG. 9B is a perspective view showing the configuration of this mobile phone. As shown in the figure, the mobile phone 720 includes a plurality of operation buttons 721, a reception port 722, a transmission port 723, and a display unit 724 to which the liquid crystal device 100 according to the present invention is applied.

なお、本発明に係る液晶装置100等を適用可能な電子機器としては、図9(a)に示したパーソナルコンピュータや図9(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。   Note that, as an electronic device to which the liquid crystal device 100 according to the present invention can be applied, in addition to the personal computer shown in FIG. 9A and the mobile phone shown in FIG. Type / monitor direct-view type video tape recorder, car navigation device, pager, electronic notebook, calculator, word processor, workstation, videophone, POS terminal, digital still camera, etc.

また、本発明は、液晶装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。   In addition, the present invention is not limited to a liquid crystal device, but an electroluminescence device, an organic electroluminescence device, a plasma display device, an electrophoretic display device, a device using an electron-emitting device (Field Emission Display, Surface-Conduction Electron-Emitter Display, etc. The present invention can be similarly applied to various electro-optical devices such as).

本発明の第1実施形態に係る液晶装置の構成を模式的に示す平面図。1 is a plan view schematically showing the configuration of a liquid crystal device according to a first embodiment of the present invention. 第1実施形態に係る液晶装置の等価回路図。FIG. 3 is an equivalent circuit diagram of the liquid crystal device according to the first embodiment. 第1実施形態の画素構成を示す平面図。FIG. 2 is a plan view showing a pixel configuration of the first embodiment. 図3における切断線X1−X2に沿った部分断面図。FIG. 4 is a partial cross-sectional view taken along a cutting line X1-X2 in FIG. 第1実施形態に係る静電気保護回路の一部を拡大して示す部分平面図。The partial top view which expands and shows a part of electrostatic protection circuit which concerns on 1st Embodiment. 図5に対応する静電気保護回路の一部に対応する等価回路図。FIG. 6 is an equivalent circuit diagram corresponding to a part of the electrostatic protection circuit corresponding to FIG. 5. 第2実施形態に係る静電気保護回路の一部を拡大して示す部分平面図。The partial top view which expands and shows a part of electrostatic protection circuit which concerns on 2nd Embodiment. 変形例に係る各種画素構成を示す平面図。The top view which shows the various pixel structure which concerns on a modification. 本発明の液晶装置を適用した電子機器の例。6 illustrates an example of an electronic device to which the liquid crystal device of the invention is applied.

符号の説明Explanation of symbols

21 α−Si型TFT素子、 22 第1の保護素子、 23 第2の保護素子、 38 額縁領域、 V 有効表示領域、 90 接続用配線、 91 素子基板、 92 カラーフィルタ基板、 95 接地用配線、 96 折れ曲がり配線、 96a 折れ曲がり部分、 98a、98b、99 静電気保護回路、 100 液晶装置   21 α-Si type TFT element, 22 first protection element, 23 second protection element, 38 frame area, V effective display area, 90 connection wiring, 91 element substrate, 92 color filter substrate, 95 grounding wiring, 96 bent wiring, 96a bent portion, 98a, 98b, 99 electrostatic protection circuit, 100 liquid crystal device

Claims (8)

半導体装置から供給された信号をスイッチング素子を介して電気的に接続された画素電極に供給する複数の配線と、静電気から電気光学装置用の構成要素を保護する静電気保護回路と、を備え、
前記静電気保護回路は、
前記複数の配線の終端部の各々に電気的に一端が接続された複数の第1の保護素子と、
前記複数の第1の保護素子の他端の各々を電気的に並列に接続して、前記複数の配線が延在する方向と交差した方向に延在する共通配線と、
前記共通配線に電気的に接続され、前記複数の第1の保護素子のうち最も外側に設けられた第1の保護素子を越えて前記交差した方向に延在したのちに折り曲げられた配線と、
前記折り曲げられた配線に一端が接続された第2の保護素子と、
前記第2の保護素子の他端に電気的に接続された定電位の配線と、
を有することを特徴とする電気光学装置。
A plurality of wirings for supplying a signal supplied from a semiconductor device to a pixel electrode electrically connected via a switching element, and an electrostatic protection circuit for protecting components for the electro-optical device from static electricity,
The electrostatic protection circuit is
A plurality of first protection elements having one end electrically connected to each of terminal portions of the plurality of wirings;
Each of the other ends of the plurality of first protection elements is electrically connected in parallel, and a common wiring extending in a direction intersecting with a direction in which the plurality of wirings extend;
A wiring that is electrically connected to the common wiring, extends beyond the first protection element provided on the outermost side among the plurality of first protection elements, and then extends in the intersecting direction; ,
A second protection element having one end connected to the bent wiring;
A constant-potential wiring electrically connected to the other end of the second protection element;
An electro-optical device comprising:
前記共通配線に電気的に接続され、前記複数の第1の保護素子のうち最も外側に設けられた第1の保護素子を越えて前記交差した方向に延在した部分は、前記第2の保護素子と前記複数の配線との間で蛇行するように設けられていることを特徴とする請求項1に記載の電気光学装置。   A portion that is electrically connected to the common wiring and extends in the intersecting direction beyond the first protection element provided on the outermost side among the plurality of first protection elements is the second protection element. The electro-optical device according to claim 1, wherein the electro-optical device is provided so as to meander between an element and the plurality of wirings. 前記共通配線は、直線状の形状を有する本線と、前記本線から各々分岐して前記複数の第1の保護素子の他端の各々に接続する複数の分岐線とを有し、
前記分岐線の各々は、対応する第1の保護素子の各々を介して、対応する前記配線の各々と電気的に接続されていることを特徴とする請求項1又は2に記載の電気光学装置。
The common wiring includes a main line having a linear shape, and a plurality of branch lines each branching from the main line and connected to each of the other ends of the plurality of first protection elements,
The electro-optical device according to claim 1, wherein each of the branch lines is electrically connected to each of the corresponding wirings via each of the corresponding first protection elements. .
前記共通配線に電気的に接続され、前記複数の第1の保護素子のうち最も外側に設けられた第1の保護素子を越えて前記交差した方向に延在した部分の一端側は前記本線の一端側に繋がっていることを特徴とする請求項3に記載の電気光学装置。   One end side of a portion that is electrically connected to the common wiring and extends in the intersecting direction beyond the outermost first protective element among the plurality of first protective elements is the main line. The electro-optical device according to claim 3, wherein the electro-optical device is connected to one end side. 前記複数の第1の保護素子及び前記第2の保護素子の各々は、ゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース電極及びドレイン電極とを含んで構成される一対の保護素子を有し、
前記第1の保護素子の各々の前記一対の前記保護素子において、一方の前記保護素子と他方の前記保護素子は、対応する前記分岐線と、対応する前記配線との間において並列に接続され、前記一方の前記保護素子において、前記ソース電極及び前記ゲート電極は、対応する前記配線に接続されていると共に、前記ドレイン電極は、対応する前記分岐線に接続され、前記他方の前記保護素子において、前記ソース電極及び前記ゲート電極は、対応する前記分岐線に接続されていると共に、前記ドレイン電極は、対応する前記配線に接続され、
前記第2の保護素子の前記一対の前記保護素子において、一方の前記保護素子と他方の前記保護素子は、前記共通配線と前記定電位の配線との間において並列に接続され、当該一方の前記保護素子において、前記ソース電極及び前記ゲート電極は、前記共通配線に接続されていると共に、前記ドレイン電極は前記定電位の配線に接続され、当該他方の前記保護素子において、前記ソース電極及び前記ゲート電極は、前記定電位の配線に接続されていると共に、前記ドレイン電極は、前記共通配線に接続されていることを特徴とする請求項3又は4に記載の電気光学装置。
Each of the plurality of first protection elements and the second protection elements includes a gate electrode, an insulating film formed on the gate electrode, a semiconductor layer formed on the insulating film, and the semiconductor layer Having a pair of protective elements including a source electrode and a drain electrode formed thereon,
In the pair of protection elements of each of the first protection elements, one of the protection elements and the other protection element are connected in parallel between the corresponding branch line and the corresponding wiring, In the one protection element, the source electrode and the gate electrode are connected to the corresponding wiring, and the drain electrode is connected to the corresponding branch line, and in the other protection element, The source electrode and the gate electrode are connected to the corresponding branch line, and the drain electrode is connected to the corresponding wiring.
In the pair of protection elements of the second protection element, one protection element and the other protection element are connected in parallel between the common wiring and the constant potential wiring, and the one of the protection elements In the protection element, the source electrode and the gate electrode are connected to the common wiring, and the drain electrode is connected to the constant potential wiring. In the other protection element, the source electrode and the gate 5. The electro-optical device according to claim 3, wherein the electrode is connected to the constant potential wiring, and the drain electrode is connected to the common wiring.
前記複数の第1の保護素子及び前記第2の保護素子の前記一対の前記保護素子の各々は、前記スイッチング素子と同一の構成を有することを特徴とする請求項5に記載の電気光学装置。   6. The electro-optical device according to claim 5, wherein each of the pair of protection elements of the plurality of first protection elements and the second protection element has the same configuration as the switching element. 前記定電位の配線は電気光学パネルの表示領域を取り囲むように配置されていることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the constant potential wiring is arranged so as to surround a display area of the electro-optical panel. 請求項1乃至7のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1 as a display unit.
JP2005354791A 2005-12-08 2005-12-08 Electro-optical device and electronic apparatus Active JP4892946B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005354791A JP4892946B2 (en) 2005-12-08 2005-12-08 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005354791A JP4892946B2 (en) 2005-12-08 2005-12-08 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007156312A JP2007156312A (en) 2007-06-21
JP4892946B2 true JP4892946B2 (en) 2012-03-07

Family

ID=38240735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005354791A Active JP4892946B2 (en) 2005-12-08 2005-12-08 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4892946B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590403B2 (en) * 2011-01-27 2014-09-17 日本精機株式会社 Liquid crystal display
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030178B2 (en) * 1997-06-25 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 Active matrix display device
JPH11174970A (en) * 1997-12-16 1999-07-02 Hitachi Ltd Thin-film device
JP4951841B2 (en) * 2004-03-25 2012-06-13 セイコーエプソン株式会社 LCD panel

Also Published As

Publication number Publication date
JP2007156312A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4717672B2 (en) Liquid crystal device and electronic device
US8134672B2 (en) Liquid crystal device and electronic apparatus
JP4572854B2 (en) Liquid crystal device and electronic device
JP4396614B2 (en) Liquid crystal device and electronic device
KR100556309B1 (en) Electrooptic apparatus and manufacturing method of the same, and electron equipment
KR100467383B1 (en) Installation substrate for semiconductor chip, electric optical device, liquid crystal device, electro-luminescence device and electronic device
US8717344B2 (en) Display device and driving method therefor
US20040150771A1 (en) Liquid crystal display device
JP2005309003A (en) Electrooptical device and electronic equipment
KR100467546B1 (en) Electrooptic apparatus and manufacturing method of the same, and electron equipment
US7701533B2 (en) Electro-optical device and electronic apparatus
JP2007094089A (en) Electrooptical device and electronic equipment
US20070109453A1 (en) Electro-optical apparatus and electronic apparatus
CN113050821A (en) Touch display device and display panel
JP2011100011A (en) Display device
JP2007094025A (en) Electrooptic device and electronic equipment
US7456916B2 (en) Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions
JP4892946B2 (en) Electro-optical device and electronic apparatus
JP2007086506A (en) Electrooptical device and electronic equipment
WO2020144997A1 (en) Display device
JP4867807B2 (en) Electro-optical device and electronic apparatus
JP2007094029A (en) Electrooptical apparatus and electronic device
JP2007121326A (en) Electrooptical device and electronic appliance
JP2007140240A (en) Electrooptical device and electronic equipment
CN116367609A (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

R150 Certificate of patent or registration of utility model

Ref document number: 4892946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250