JP4887083B2 - Video signal processing circuit - Google Patents

Video signal processing circuit Download PDF

Info

Publication number
JP4887083B2
JP4887083B2 JP2006171449A JP2006171449A JP4887083B2 JP 4887083 B2 JP4887083 B2 JP 4887083B2 JP 2006171449 A JP2006171449 A JP 2006171449A JP 2006171449 A JP2006171449 A JP 2006171449A JP 4887083 B2 JP4887083 B2 JP 4887083B2
Authority
JP
Japan
Prior art keywords
coefficient
video signal
input
unit
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006171449A
Other languages
Japanese (ja)
Other versions
JP2008005127A (en
Inventor
雄輔 小山
浩司 大塚
里幸 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006171449A priority Critical patent/JP4887083B2/en
Publication of JP2008005127A publication Critical patent/JP2008005127A/en
Application granted granted Critical
Publication of JP4887083B2 publication Critical patent/JP4887083B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、デジタル信号による映像入出力装置に搭載される映像信号処理回路に関し、特に赤、緑、青の三原色信号から成る映像信号の入力に対して、マトリックス演算により映像の画質を調整して、あらたな映像信号として出力するように構成された映像信号処理回路に関する。   The present invention relates to a video signal processing circuit mounted on a video input / output device using a digital signal, and in particular, by adjusting the image quality of a video by matrix operation for an input of a video signal composed of three primary color signals of red, green and blue. The present invention relates to a video signal processing circuit configured to output as a new video signal.

例えば液晶ディスプレイやビデオカメラのようなデジタル信号による映像入出力装置により映像コンテンツを鑑賞する場合、入力された映像信号に対して信号処理を行い、画質を改善したいという要求がある。このような要求を実現するための技術として、入力信号R、G、Bに対しマトリックス演算を行い、その結果を出力信号とするという手法が知られている。   For example, when viewing video content using a digital signal video input / output device such as a liquid crystal display or a video camera, there is a demand to improve the image quality by performing signal processing on the input video signal. As a technique for realizing such a requirement, a technique is known in which matrix calculation is performed on input signals R, G, and B, and the result is used as an output signal.

このマトリックス演算は入力信号の各色成分をR、G、Bとし、出力信号の各色成分を、それぞれR’、G’、B’とすると、両者の関係は、下記(1)式のように表すことができ、係数a〜iの値により、さまざまな画質調整を行うことができる。   In this matrix calculation, assuming that the color components of the input signal are R, G, and B, and the color components of the output signal are R ′, G ′, and B ′, respectively, the relationship between them is expressed as the following equation (1). Various image quality adjustments can be made according to the values of the coefficients a to i.

Figure 0004887083
Figure 0004887083

例えば、(1)式の係数行列について、非対角項b,c,d,f,g,hをαとし、対角項a,e,iを1−2αとしてマトリックス演算を行った場合に、上記(1)式の演算は、式(2)による演算と等しくなり、色相は変化せずに、彩度と明度とを向上させる効果が得られることが知られている。(非特許文献1を参照)   For example, for the coefficient matrix of equation (1), when the matrix operation is performed with the non-diagonal terms b, c, d, f, g, h as α and the diagonal terms a, e, i as 1-2α. It is known that the calculation of the above expression (1) is equal to the calculation according to the expression (2), and the effect of improving the saturation and brightness is obtained without changing the hue. (See Non-Patent Document 1)

Figure 0004887083
Figure 0004887083

尚、ここで言う色相、彩度、明度とは、HSV表色系のH,S,Vの値である。R、G、BからH、S、Vの値を求める式は、下記(3)式のようになる。(3)式中のCr,Cg,Cbの定義は(4)式のとおりである。   The hue, saturation, and lightness referred to here are the values of H, S, and V in the HSV color system. The equation for obtaining the values of H, S, and V from R, G, and B is as the following equation (3). The definitions of Cr, Cg, and Cb in the formula (3) are as in the formula (4).

Figure 0004887083
Figure 0004887083

Figure 0004887083
Figure 0004887083

以下に、非特許文献1の手法による色相,彩度,明度の変化について説明する。尚、以下の説明では、入力R,G,Bの値がR≧G≧Bという大小関係にあると仮定して説明を行っているが、R,G,Bの関係は一例であり交換可能である。   Hereinafter, changes in hue, saturation, and brightness by the method of Non-Patent Document 1 will be described. In the following description, it is assumed that the values of the inputs R, G, B are in a magnitude relationship of R ≧ G ≧ B, but the relationship of R, G, B is an example and can be exchanged. It is.

まず、出力R´,G´,B´の大小関係については前記(2)式の定義により、(5)式の関係が導き出される。   First, regarding the magnitude relationship between the outputs R ′, G ′, and B ′, the relationship of the equation (5) is derived from the definition of the equation (2).

Figure 0004887083
Figure 0004887083

α>0の場合、(5)式の右辺は常に0以上となるため、R≧G≧Bならば、R’≧G’≧B’の関係が成り立つことがわかる。したがって、入力信号の色相Hと、出力信号の色相H’については、常に等しくなる。(下記式(6)を参照)   When α> 0, the right side of equation (5) is always greater than or equal to 0. Therefore, if R ≧ G ≧ B, the relationship R ′ ≧ G ′ ≧ B ′ is established. Therefore, the hue H of the input signal is always equal to the hue H ′ of the output signal. (See formula (6) below)

Figure 0004887083
Figure 0004887083

また、入力信号の彩度Sと、出力信号の彩度S’と、については、S’≧Sとなる。(下記式(7),(8)を参照)   Further, the saturation S of the input signal and the saturation S ′ of the output signal satisfy S ′ ≧ S. (See formulas (7) and (8) below)

Figure 0004887083
Figure 0004887083

Figure 0004887083
Figure 0004887083

また、入力信号の明度Vと、出力信号の明度V’については、V’≧Vとなる(式(9)を参照)。   Further, the lightness V of the input signal and the lightness V ′ of the output signal satisfy V ′ ≧ V (see Expression (9)).

Figure 0004887083
Figure 0004887083

以上の結果から、係数α≧0を用いて、上記(2)式のマトリックス演算を行うと、色相は変化せずに、彩度と明度が向上するということが確認できる。   From the above results, it can be confirmed that when the matrix calculation of the above equation (2) is performed using the coefficient α ≧ 0, the hue and the lightness are improved without changing the hue.

しかし、実際の映像処理回路では、表現できる値が無限ではなく、ある範囲内(例えば8ビット/色の場合は0〜255)に限定されているため、その範囲をオーバーフローした場合は、値が丸められることになる。   However, in an actual video processing circuit, a value that can be expressed is not infinite and is limited to a certain range (for example, 0 to 255 in the case of 8 bits / color). Will be rounded.

したがって、非特許文献1の手法の場合、入力信号の値が一定以上大きい場合は全て同じ結果が出力され、映像の階調が失われてしまうという問題がある(図2を参照)。この問題を解決するための手法として、特許文献1および特許文献2のような手法が提案されている。   Therefore, in the case of the method of Non-Patent Document 1, when the value of the input signal is larger than a certain value, the same result is output and the gradation of the video is lost (see FIG. 2). As methods for solving this problem, methods such as Patent Document 1 and Patent Document 2 have been proposed.

特許文献1に記載の技術は、3原色の出力信号のうちいずれかの値がオーバーフローするときに、オーバーフローした出力信号と設定された基準値とに基づいて圧縮率を算出し、すべての出力信号について上記圧縮率で変換したものを最終的な出力信号とするものである。   The technique described in Patent Literature 1 calculates a compression rate based on an overflowed output signal and a set reference value when any of the three primary color output signals overflows, and outputs all the output signals. Is converted at the above compression rate to be a final output signal.

特許文献2に記載の技術は、2種の色差信号のいずれか一方に基づく単純減少関数により演算の係数を求め、その係数を用いて彩度強調を行うものである。   The technique described in Patent Literature 2 obtains a coefficient of calculation by a simple reduction function based on one of two kinds of color difference signals, and performs saturation enhancement using the coefficient.

洪博哲著「お話・カラー画像処理」CQ出版社、1999年4月15日、p.47〜52Sung Hong, “Story / Color Image Processing”, CQ Publisher, April 15, 1999, p. 47-52 特開2001−346222号公報JP 2001-346222 A 特開2005−150907号公報JP 2005-150907 A

しかしながら、上記特許文献1の実施例においては、画質の調整を行う第一の工程と、前記第一の工程の出力が、所定の範囲内に収まるよう値を圧縮する第二の工程から成っており、複雑な手順とそれを実現するための大規模な回路が必要となる。   However, the embodiment of Patent Document 1 includes a first step for adjusting image quality and a second step for compressing values so that the output of the first step is within a predetermined range. Therefore, a complicated procedure and a large-scale circuit for realizing it are required.

また、上記特許文献2の技術においては、係数を単純減少とすることで出力のオーバーフローを抑制しているが、出力がオーバーフローしない入力に対しても係数を減少させてしまうため、十分な調整効果が得られないという課題がある。   Further, in the technique of Patent Document 2 described above, output overflow is suppressed by simply reducing the coefficient. However, since the coefficient is reduced even for an input in which the output does not overflow, sufficient adjustment effect is achieved. There is a problem that cannot be obtained.

例えば、図3は特許文献2の技術による入出力特性のグラフであるが、オーバーフローが起こらない85以下のUV入力に対しても、出力が大幅に小さく抑えられてしまっていることが確認できる。   For example, FIG. 3 is a graph of the input / output characteristics according to the technique of Patent Document 2, and it can be confirmed that the output is greatly reduced even for a UV input of 85 or less where overflow does not occur.

本発明は、そのような状況に鑑みてなされたもので、赤、緑、青の三原色信号から成る映像信号の入力に対して、マトリックス演算により画質を調整して出力するように構成された映像信号処理回路であって、前記演算後の出力が所定の範囲を超えず、かつ、良好な調整効果が得られるよう、前記演算に用いる係数の値が自動的に調節される映像信号処理回路を実現することを目的とする。   The present invention has been made in view of such a situation, and an image configured to adjust and output image quality by matrix calculation with respect to an input of a video signal composed of three primary color signals of red, green, and blue. A video signal processing circuit, wherein the output after the calculation does not exceed a predetermined range, and the value of the coefficient used for the calculation is automatically adjusted so that a good adjustment effect is obtained. It aims to be realized.

前記課題を解決するために、本発明による映像信号処理回路は、赤、緑、青の三原色信号から成る映像信号の入力に対して、マトリックス演算を行うためのマトリックス演算回路と、前記マトリックス演算回路の演算内容を設定するための係数とを備え、前記マトリックス演算回路により映像の画質を調整して、あらたな映像信号の出力とするように構成された映像信号処理回路であって、前記映像信号の出力値が所定の範囲を超えないように前記係数が自動的に調整されるよう構成されていることを特徴としている。   In order to solve the above problems, a video signal processing circuit according to the present invention includes a matrix arithmetic circuit for performing a matrix operation on an input of a video signal composed of three primary color signals of red, green and blue, and the matrix arithmetic circuit. A video signal processing circuit configured to adjust the image quality of the video by the matrix arithmetic circuit and to output a new video signal, wherein the video signal processing circuit comprises: The coefficient is automatically adjusted so that the output value does not exceed a predetermined range.

前記係数の自動調整は、係数算出部と、前記係数算出部において前記映像信号の入力に応じて適切な係数を求めるための制御手段とを備えることによるものであってもよい。   The automatic adjustment of the coefficient may be performed by including a coefficient calculation unit and a control unit for obtaining an appropriate coefficient in accordance with the input of the video signal in the coefficient calculation unit.

前記係数算出部は、1つ以上の制御パラメータ入力をさらに備え、前記制御パラメータにより、係数を求めるための制御手段を細かく調整できるように構成されていてもよい。
前記係数を求めるための制御手段は、前記入力された映像信号を構成するそれぞれの色信号のうち、最大のものの値を得る手段を備え、係数を前記色信号の最大値に比例して減少させるように制御することによるものであってもよい。
The coefficient calculation unit may further include one or more control parameter inputs, and may be configured to finely adjust a control unit for obtaining a coefficient according to the control parameter.
The control means for obtaining the coefficient includes means for obtaining a maximum value among the color signals constituting the input video signal, and reduces the coefficient in proportion to the maximum value of the color signal. It may be based on such control.

前記係数を求めるための制御手段は、色信号の最大値と最小値の差分を得る手段とをさらに備え、係数を前記差分に比例して減少するように制御することであることによるものであってもよい。   The control means for obtaining the coefficient is further provided with means for obtaining a difference between the maximum value and the minimum value of the color signal, and controlling the coefficient so as to decrease in proportion to the difference. May be.

前記係数算出部は前記係数を求めるための制御手段の種類に対応して複数設けられていてもよく、その場合、前記複数の係数算出部からそれぞれ算出された複数の係数のうち、最適な一つを選択する係数選択部を備え、前記係数選択部において、最適な係数を定めるための制御手段を、さらに備えることを特徴とする。   A plurality of the coefficient calculation units may be provided corresponding to the types of control means for obtaining the coefficients, and in that case, an optimal one of the plurality of coefficients respectively calculated from the plurality of coefficient calculation units. A coefficient selecting unit for selecting one of the coefficients, and further comprising control means for determining an optimum coefficient in the coefficient selecting unit.

前記係数選択部において、最適な係数を定めるための制御手段は、前記複数の係数のうち最小のものを用いることによるものであってもよい。   In the coefficient selection unit, the control means for determining the optimum coefficient may be based on using a minimum one of the plurality of coefficients.

前記係数選択部において、最適な係数を定めるための制御手段は、前記複数の係数と重み付け変数との積が最小になったものを用いることによるものであってもよい。   In the coefficient selection unit, the control means for determining the optimum coefficient may be based on using a product in which the product of the plurality of coefficients and the weighting variable is minimized.

前記係数選択部において、最適な係数を定めるための制御手段は、前回の処理で採用した係数を保持する手段と、前記前回の処理で使用した係数と前記係数算出部から算出された係数の差を検出する手段とをさらに備え、前記係数の差が最も小さいものを用いることによるものであってもよい。   In the coefficient selection unit, the control means for determining the optimum coefficient includes means for holding the coefficient adopted in the previous process, and the difference between the coefficient used in the previous process and the coefficient calculated from the coefficient calculation part. And a unit that detects the difference between the coefficients.

前記係数選択部において、最適な係数を定めるための制御手段は、前記係数の差と重み付け変数との積が最小になったものを用いることによるものであってもよい。   In the coefficient selection unit, the control means for determining the optimum coefficient may be based on using a product in which the product of the difference between the coefficients and the weighting variable is minimized.

前記係数選択部において、最適な係数を定めるための制御手段は、前記色信号の最大値といずれの係数選択部の出力を採用するかを対応付けたルックアップテーブルを参照することによるものであってもよい。   In the coefficient selection unit, the control means for determining the optimum coefficient is by referring to a look-up table that associates the maximum value of the color signal and the output of which coefficient selection unit is adopted. May be.

本発明によれば、マトリックス演算による画質調整の出力オーバーフローを低減し、かつ、良好な調整効果を得ることが可能となる。   According to the present invention, it is possible to reduce an output overflow of image quality adjustment by matrix calculation and obtain a good adjustment effect.

発明者は、映像信号(RGB)の入力に対して、マトリックス演算により彩度を向上させて出力させる構成の映像信号処理回路において、出力のオーバーフローを抑制するように、演算に用いる係数の値を自動的に調整することを考えた。以下に、どのように調整するかを含めて説明を行う。   In the video signal processing circuit configured to improve the saturation by matrix calculation for the input of the video signal (RGB), the inventor sets the coefficient value used for the calculation so as to suppress output overflow. I thought about adjusting automatically. Below, it explains including how to adjust.

尚、本明細書において、マトリックス演算とは、式()に示すマトリックス演算のことを指す。 In the present specification, the matrix calculation refers to a matrix calculation represented by Expression ( 2 ).

以下、添付図面を参照しながら本発明の好適な映像信号処理回路の実施の形態について詳細に説明する。尚、以下の記述とすべての図面とを通じて同じ符号は同様の要素を示す。   Embodiments of a preferred video signal processing circuit of the present invention will be described below in detail with reference to the accompanying drawings. Note that the same reference numerals denote the same elements throughout the following description and all the drawings.

[第1実施形態]
図4は、本発明の第1の実施の形態による映像信号処理回路の一構成例を示す機能ブロック図である。図4において、映像信号処理回路10は、3原色の映像信号R,G,Bを入力とし、3原色の映像信号R’,G’,B’を出力とする。映像信号処理回路10は、R,G,B信号のうち最大のものを検出する最大値検出器31と、係数算出部301と、上記式(1)のマトリックス演算を行うマトリックス演算回路20と、を含む。
[First Embodiment]
FIG. 4 is a functional block diagram showing a configuration example of the video signal processing circuit according to the first embodiment of the present invention. In FIG. 4, the video signal processing circuit 10 inputs video signals R, G, and B of three primary colors and outputs video signals R ′, G ′, and B ′ of three primary colors. The video signal processing circuit 10 includes a maximum value detector 31 that detects the largest one of the R, G, and B signals, a coefficient calculation unit 301, a matrix operation circuit 20 that performs the matrix operation of the above equation (1), including.

係数算出部301は、係数αをR、G、Bの最大値に比例して減少させるという制御手段に基づいて演算を行う機能を備えている。以下、前記制御手段を第1の係数算出手段と呼ぶ。   The coefficient calculation unit 301 has a function of performing calculation based on a control unit that decreases the coefficient α in proportion to the maximum values of R, G, and B. Hereinafter, the control means is referred to as first coefficient calculation means.

図1は、本実施の形態による映像信号処理回路に含まれるマトリックス演算回路20の詳細な構成例を示す機能ブロック図である。図1において、マトリックス演算回路20は、色差信号を算出する減算器21と、前記色差信号に係数αを乗算する乗算器22と、前記係数αを乗算された色差信号と入力信号を加算する加算器23と、を含む。   FIG. 1 is a functional block diagram showing a detailed configuration example of the matrix arithmetic circuit 20 included in the video signal processing circuit according to the present embodiment. In FIG. 1, a matrix calculation circuit 20 includes a subtractor 21 that calculates a color difference signal, a multiplier 22 that multiplies the color difference signal by a coefficient α, and an addition that adds the color difference signal multiplied by the coefficient α and an input signal. Container 23.

まず、マトリックス演算回路20の動作について説明する。マトリックス演算回路20に入力されたR信号は減算器21に入力され、色差信号(R−G),(R−B)が出力される。上記色差信号は、乗算器22に入力され、それぞれ係数αが乗算される。この係数が乗算された色差信号は、加算器23に入力され、元の入力信号Rと加算され、R’として出力される。入力G,Bにも同様の処理がなされる。以上の動作により、上記(2)式と同様の演算結果を得ることが可能になる。   First, the operation of the matrix operation circuit 20 will be described. The R signal input to the matrix operation circuit 20 is input to the subtractor 21 and the color difference signals (RG) and (RB) are output. The color difference signals are input to a multiplier 22 and multiplied by a coefficient α. The color difference signal multiplied by this coefficient is input to the adder 23, added to the original input signal R, and output as R '. The same processing is performed on the inputs G and B. With the above operation, it is possible to obtain a calculation result similar to the above equation (2).

次いで、図4の映像信号処理回路の動作について説明する。尚、以下の説明においては、R,G,Bの表現可能な下限を0、同じく上限を1とし、上限と下限との間の任意の実数値を取ることができるものとして計算を行っているが、実際の回路においては、適切な精度で近似した離散値で処理することにより処理を簡単にすることができる。以降の入出力特性グラフにおいては信号値を8ビットの整数で近似し、下限を0、上限を255として処理した場合の結果を示す。   Next, the operation of the video signal processing circuit in FIG. 4 will be described. In the following description, calculation is performed on the assumption that the lower limit that can be expressed for R, G, and B is 0, the upper limit is also 1, and an arbitrary real value between the upper limit and the lower limit can be taken. However, in an actual circuit, processing can be simplified by processing with discrete values approximated with appropriate accuracy. In the subsequent input / output characteristic graphs, signal values are approximated by 8-bit integers, and the results are shown when the lower limit is set to 0 and the upper limit is set to 255.

図4において、最大値検出器31に入力信号R,G,Bが入力され、その最大値MAXが出力される。第1の係数算出手段を備えた係数算出部301では、最大値MAXに対して以下の(10)式に基づいた計算を行い、係数αを出力する。   In FIG. 4, input signals R, G, B are input to the maximum value detector 31, and the maximum value MAX is output. The coefficient calculation unit 301 having the first coefficient calculation means performs a calculation based on the following equation (10) for the maximum value MAX, and outputs a coefficient α.

Figure 0004887083
Figure 0004887083

マトリックス演算回路20は、係数算出部301によって算出された係数αを使用して前述したマトリックス演算を行い、R’,G’,B’を出力する。
このR’,G’,B’の値については、上記(5)式より、R≧G≧Bならば、R’≧G’≧B’の関係が成り立つことがわかっているから、最大値であるR’が1を超えなければG’、B’も1を超えることはない。(10)式において、係数αは、Rが増大するにつれて減少し、R=1の時にα=0となり、R’=Rとなることから、R’は1を超えることはない(図5を参照)。すなわち、図5をはじめとする入出力特性グラフでは、実数計算上の0〜1を8ビット整数の0〜255で近似した場合の結果を示しており、計算上での「1を超えない」との記載は、グラフ上では「255を超えない」に対応する。
The matrix calculation circuit 20 performs the above-described matrix calculation using the coefficient α calculated by the coefficient calculation unit 301, and outputs R ′, G ′, and B ′.
Regarding the values of R ′, G ′, and B ′, it is known from the above formula (5) that if R ≧ G ≧ B, the relationship of R ′ ≧ G ′ ≧ B ′ is established. G ′ and B ′ do not exceed 1 unless R ′ is greater than 1. In the equation (10), the coefficient α decreases as R increases, and when R = 1, α = 0 and R ′ = R. Therefore, R ′ does not exceed 1 (see FIG. 5). reference). That is, the input / output characteristic graph including FIG. 5 shows the result when approximating 0 to 1 in the real number calculation with 0 to 255 of the 8-bit integer, and the calculation does not exceed “1”. The description corresponds to “does not exceed 255” on the graph.

以上の動作により、本実施の形態による映像信号処理回路においては、マトリックス演算出力のオーバーフローを抑制しつつ、彩度を増幅した映像出力を得ることが可能になる。   With the above operation, in the video signal processing circuit according to the present embodiment, it is possible to obtain a video output with amplified saturation while suppressing an overflow of matrix operation output.

[第2実施形態]
図6は、本発明の第2の実施の形態による映像信号処理回路の一構成例を示す機能ブロック図である。図6において、映像信号処理回路10は、上記第1の実施の形態における係数算出部301に、使用者が0より大きい任意の値を設定できる制御パラメータP11の入力部を備えている。また、第1の係数算出手段は、式(10)から、以下の式(11)で表される演算に置き換わる。
[Second Embodiment]
FIG. 6 is a functional block diagram showing a configuration example of the video signal processing circuit according to the second embodiment of the present invention. In FIG. 6, the video signal processing circuit 10 includes an input unit for a control parameter P <b> 11 that allows the user to set an arbitrary value greater than 0 in the coefficient calculation unit 301 in the first embodiment. Further, the first coefficient calculating means replaces the calculation represented by the following formula (11) from the formula (10).

Figure 0004887083
Figure 0004887083

上記(11)式において、係数αは、制御パラメータP11が大きいほど大きくなるが、いずれの場合もMAX=1の時にα=0に収束するため、図7に示すように、R’G’B’の飽和を抑制することができる。本実施の形態によれば、以上の動作に基づいて、出力をオーバーフローさせない範囲で、彩度強調の程度を任意に設定することが可能になる。   In the above equation (11), the coefficient α increases as the control parameter P11 increases. In any case, however, since it converges to α = 0 when MAX = 1, as shown in FIG. 7, R′G′B 'Saturation can be suppressed. According to the present embodiment, it is possible to arbitrarily set the degree of saturation enhancement within a range in which the output does not overflow based on the above operation.

[第3実施形態]
図8は、本発明の第3の実施の形態の映像信号処理回路の一構成例を示す機能ブロック図である。図8において、映像信号処理回路10は、上記第2の実施の形態の係数算出部301を第1の係数算出部とし、その出力をα1とする。さらに、第2の係数算出部として、使用者が0より大きい任意の値を設定できる制御パラメータP21の入力部を備えた第2の係数算出部302を備え、その出力がα2である。また、α1とα2とを入力し、一方の値を出力する係数選択部40を備えている。
[Third Embodiment]
FIG. 8 is a functional block diagram showing a configuration example of the video signal processing circuit according to the third embodiment of the present invention. In FIG. 8, the video signal processing circuit 10 uses the coefficient calculation unit 301 of the second embodiment as a first coefficient calculation unit, and the output thereof is α1. Further, the second coefficient calculation unit includes a second coefficient calculation unit 302 including an input unit for a control parameter P21 that allows the user to set an arbitrary value larger than 0, and an output thereof is α2. In addition, a coefficient selection unit 40 that inputs α1 and α2 and outputs one value is provided.

第2の係数算出部302は、R、G、Bの値に関わらず、一定の値を出力するように制御する制御手段を備える。以下、この制御手段を第2の係数算出部と呼ぶ。この第2の係数算出部302が出力する値は制御パラメータP21によって変更することも可能であり、その計算式は(12)で表される。   The second coefficient calculation unit 302 includes control means for controlling to output a constant value regardless of the values of R, G, and B. Hereinafter, this control means is referred to as a second coefficient calculation unit. The value output by the second coefficient calculation unit 302 can be changed by the control parameter P21, and the calculation formula is represented by (12).

Figure 0004887083
Figure 0004887083

係数選択部40は、最小値検出器41を内部に備えており、α1とα2とのうち小さい方の値を出力する。P11およびP21がP11>P21の条件下で任意の値に設定されている場合、MAXの値が小さい範囲、すなわち明度の低い領域においては、α1(図9の破線)が大きいため、α2(図9の点線)の方が小さくなり、一定の係数で強調が行われる。一方、MAXの値がある程度以上大きい範囲、すなわち明度の高い領域においては、α1が小さくなるため、MAXの値に比例して係数が小さくなる。以上の動作により、本実施の形態においては、明度の低い領域では一定の割合の強調を行い、出力が上限を越える可能性がある明度の高い領域では係数を小さく抑制し、出力のオーバーフローを抑制することが可能になる。   The coefficient selection unit 40 includes a minimum value detector 41 inside, and outputs the smaller value of α1 and α2. When P11 and P21 are set to arbitrary values under the condition of P11> P21, α1 (broken line in FIG. 9) is large in the range where the value of MAX is small, that is, in the low brightness region, so α2 (FIG. (9 dotted line) becomes smaller and emphasis is performed with a constant coefficient. On the other hand, in a range where the value of MAX is larger than a certain level, that is, in a region with high brightness, α1 is small, so the coefficient is small in proportion to the value of MAX. With the above operation, in this embodiment, a certain percentage of emphasis is performed in the low lightness region, and the coefficient is suppressed small in the high lightness region where the output may exceed the upper limit, thereby suppressing output overflow. It becomes possible to do.

[第4実施形態]
図10は、本発明の第4の実施の形態による映像信号処理回路の一構成例を示す機能ブロック図である。図10において、映像信号処理回路10は、上記第3の実施の形態による回路に加え、最小値検出器32と、減算器33と、を備えている。最小値検出器32は、R,G,Bの信号を入力とし、それらのうちの最小値MINを出力する。減算器33は、最大値検出器31の出力MAXとMINとの差を算出し、第1の係数算出部301の入力に対して出力する。第1の係数算出部301が備える第1の係数算出部における演算は、式(11)から、以下の式(13)で表される演算に置き換わる。
[Fourth Embodiment]
FIG. 10 is a functional block diagram showing a configuration example of a video signal processing circuit according to the fourth embodiment of the present invention. In FIG. 10, the video signal processing circuit 10 includes a minimum value detector 32 and a subtractor 33 in addition to the circuit according to the third embodiment. The minimum value detector 32 receives R, G and B signals and outputs a minimum value MIN among them. The subtractor 33 calculates the difference between the outputs MAX and MIN of the maximum value detector 31 and outputs the difference with respect to the input of the first coefficient calculation unit 301. The calculation in the first coefficient calculation unit included in the first coefficient calculation unit 301 is replaced with the calculation represented by the following expression (13) from the expression (11).

Figure 0004887083
Figure 0004887083

式(13)において、α1は、MAXとMINの差が小さいほど大きくなるため、本実施の形態によれば、明度が高い範囲の強調度を抑えつつ、彩度が小さい範囲により強い強調を行うことが可能になる。   In equation (13), α1 increases as the difference between MAX and MIN decreases, and according to the present embodiment, the enhancement in the range with low saturation is performed while suppressing the enhancement in the range with high brightness. It becomes possible.

[第5実施形態]
図11は、本発明の第5の実施の形態による映像信号処理回路の一構成例を示す機能ブロック図である。図11において、映像信号処理回路10は、上記第4の実施の形態に、さらに第3の係数算出部として、使用者が0より大きい任意の値を設定できる制御パラメータP31、および、任意の値を設定できるP32の入力部を備えた係数算出部303を備え、その出力をα3とする。係数選択部40は、α1,α2,α3を入力し、そのうち最小の値を出力する。
[Fifth Embodiment]
FIG. 11 is a functional block diagram showing a configuration example of a video signal processing circuit according to the fifth embodiment of the present invention. In FIG. 11, the video signal processing circuit 10 further includes, as the third coefficient calculation unit in the fourth embodiment, a control parameter P31 that allows the user to set an arbitrary value greater than 0, and an arbitrary value. Is provided with a coefficient calculation unit 303 having a P32 input unit, and its output is α3. The coefficient selection unit 40 receives α1, α2, and α3, and outputs the minimum value among them.

第3の係数算出部303は、係数α3をR、G、Bの最大値に比例して増加させるという制御を行う制御手段を備える。以下、この制御手段を第3の係数算出手段と呼ぶ。
第3の係数算出手段を備えた第3の係数算出部303では、最大値MAXに対して以下の(14)式に基づいた計算を行い、係数α3を出力する。
The third coefficient calculation unit 303 includes control means for performing control to increase the coefficient α3 in proportion to the maximum values of R, G, and B. Hereinafter, this control means is referred to as third coefficient calculation means.
The third coefficient calculation unit 303 provided with the third coefficient calculation means performs a calculation based on the following equation (14) for the maximum value MAX, and outputs a coefficient α3.

Figure 0004887083
Figure 0004887083

上記の条件下で、任意の値に設定されている場合、明度の低い領域においては、α3(図12の一点鎖線)が最も小さくなり、係数は小さく抑えられる。明度が中間程度の領域では、α2(図12の破線)が最も小さくなり、一定の係数で強調が行われる。明度の高い領域においては、α1(図12の点線)が最も小さくなるため、MAXの値に比例して係数が小さくなる。   When the value is set to an arbitrary value under the above-described conditions, α3 (the one-dot chain line in FIG. 12) is the smallest and the coefficient is kept small in the low lightness region. In the region where the brightness is intermediate, α2 (broken line in FIG. 12) becomes the smallest, and emphasis is performed with a constant coefficient. In the high lightness region, α1 (dotted line in FIG. 12) is the smallest, so the coefficient is small in proportion to the value of MAX.

以上の動作により、本実施の形態によれば、明度の低い領域はあまり変化せず、明度の高い領域は、より明度が高くなるため、映像全体のコントラストを向上させることができる。   With the above operation, according to the present embodiment, the low brightness area does not change much, and the high brightness area has higher brightness, so that the contrast of the entire video can be improved.

[第6実施形態]
図13は、本発明の第6の実施の形態による映像信号処理回路の一構成例を示す機能ブロック図である。図13において、映像信号処理回路10は、上記第2の係数算出手段を備える係数算出部をn個備え(nは任意の自然数)、制御パラメータP21、P22の入力と、加算器34、とを備える。また、係数選択部40は、入力信号の最大値MAXと、使用するαの値と、を対応付けた例えばルックアップテーブル42を備えている。
[Sixth Embodiment]
FIG. 13 is a functional block diagram showing a configuration example of a video signal processing circuit according to the sixth embodiment of the present invention. In FIG. 13, the video signal processing circuit 10 includes n coefficient calculation units (where n is an arbitrary natural number) including the second coefficient calculation unit, inputs the control parameters P21 and P22, and an adder 34. Prepare. In addition, the coefficient selection unit 40 includes, for example, a lookup table 42 that associates the maximum value MAX of the input signal with the value of α to be used.

複数備えられた係数算出部302は、それぞれ以下の式(15)に基づいて演算を行い、α1〜αnを、ルックアップテーブル42に保存する。   A plurality of provided coefficient calculation units 302 perform calculations based on the following formula (15), respectively, and store α1 to αn in the lookup table 42.

Figure 0004887083
Figure 0004887083

係数選択部40は、MAXの値に基づいて、ルックアップテーブル42を参照し、α1〜αnのうち1つを選択し、その値を選択する。ルックアップテーブル42は、MAXが大きくなるにつれ、α2、α2、…αnを順次用いるように設定されている。   The coefficient selection unit 40 refers to the lookup table 42 based on the MAX value, selects one of α1 to αn, and selects the value. The look-up table 42 is set so that α2, α2,... Αn are sequentially used as MAX increases.

上記の構成により、本実施の形態では、明度の低い領域では係数αが小さく、出力が上限を越える可能性がある明度の高い領域では係数αが小さくなるため、出力のオーバーフローを抑制できる(図14を参照)。   With the above configuration, in the present embodiment, the coefficient α is small in the low lightness region, and the coefficient α is small in the high lightness region where the output may exceed the upper limit. 14).

以上の動作により、特に複雑な演算回路を使用することなく、単純な回路部品の組み合わせのみで、出力のオーバーフローを抑制することが可能になる。   With the above operation, output overflow can be suppressed only by a simple combination of circuit components without using a particularly complicated arithmetic circuit.

[第7実施形態]
図15は本発明の第7の実施の形態による映像信号処理回路の一構成例を示す機能ブロック図である。
[Seventh Embodiment]
FIG. 15 is a functional block diagram showing a configuration example of the video signal processing circuit according to the seventh embodiment of the present invention.

図15において、映像信号処理回路10は、第5の実施の形態の最小値検出器41に代わり、比較器44を備え、さらに係数記憶部43を新たに備えた構成となっている。係数記憶部43は、前回の処理に使用した係数をαpreとして記憶する機能を備え、比較器44は、α1,α2,α3とαpreとの差をそれぞれ算出し、この差分の絶対値が最も小さい係数の値をαとして出力する機能を備える。   In FIG. 15, the video signal processing circuit 10 includes a comparator 44 instead of the minimum value detector 41 of the fifth embodiment, and further includes a coefficient storage unit 43. The coefficient storage unit 43 has a function of storing the coefficient used in the previous process as αpre, and the comparator 44 calculates the difference between α1, α2, α3, and αpre, and the absolute value of the difference is the smallest. A function of outputting the coefficient value as α is provided.

映像信号処理回路10は、隣接する画素を順次処理して出力するよう構成されているため、上記の構成により、画素間で使用する係数の値が急激に変化することがなくなる。したがって、より自然な階調の画像が得られる。   Since the video signal processing circuit 10 is configured to sequentially process and output adjacent pixels, the configuration described above prevents a coefficient value used between pixels from changing abruptly. Therefore, an image with a more natural gradation can be obtained.

尚、上述した実施の形態においては、係数算出手段と係数選択手段との特定の組み合わせについて説明したが、係数算出手段と係数選択手段との組み合わせはこれらに限定されず、任意の組み合わせであってもよい。   In the above-described embodiment, the specific combination of the coefficient calculation unit and the coefficient selection unit has been described. However, the combination of the coefficient calculation unit and the coefficient selection unit is not limited to these, and may be any combination. Also good.

また、係数算出部の数についても、特定の数の場合についてのみ説明したが、任意の数の係数算出部を設けてもよいことは言うまでもない。   Also, the number of coefficient calculation units has been described only for a specific number, but it goes without saying that an arbitrary number of coefficient calculation units may be provided.

[第8実施形態]
以下、本発明の映像信号処理回路を利用した、携帯電話端末に関する実施形態について説明する。
[Eighth Embodiment]
Hereinafter, embodiments relating to a mobile phone terminal using the video signal processing circuit of the present invention will be described.

まず、図16を参照しながら携帯電話端末のTV電話機能について説明する。図16は、TV電話機能を有する携帯電話端末を含むシステムの概要を示す模式的な図である。図16において、使用者Aの携帯電話端末50Aは、携帯電話端末Aに設けられている撮像装置59により撮影した映像データを無線信号に変調し、携帯電話端末Aのアンテナ51から最寄りの基地局71Aへと送信する。この映像データは、基地局71Aから、電話回線網70と使用者Bの最寄りの基地局71Bとを経て、携帯電話端末50Aの通信相手である使用者Bの携帯電話端末50Bに送信される。使用者Bの携帯電話端末50Bは、受信した映像データを帯電話端末50Bの表示装置(LCD)56に表示することができる。上記の通信を携帯電話端末A、B同士で相互に、かつ、リアルタイムで行うことにより、TV電話機能を実現している。   First, the TV phone function of the mobile phone terminal will be described with reference to FIG. FIG. 16 is a schematic diagram showing an outline of a system including a mobile phone terminal having a TV phone function. In FIG. 16, the mobile phone terminal 50 </ b> A of the user A modulates the video data captured by the imaging device 59 provided in the mobile phone terminal A into a radio signal, and the nearest base station from the antenna 51 of the mobile phone terminal A To 71A. This video data is transmitted from the base station 71A to the mobile phone terminal 50B of the user B who is the communication partner of the mobile phone terminal 50A via the telephone line network 70 and the base station 71B nearest to the user B. The mobile phone terminal 50B of the user B can display the received video data on the display device (LCD) 56 of the mobile phone terminal 50B. The above-described communication is performed between the mobile phone terminals A and B in real time with each other, thereby realizing a TV phone function.

次に、図17を参照しながら、本実施の形態による携帯電話端末の構成について説明する。図17は本実施の形態による携帯電話端末の一構成例を示す機能ブロック図である。   Next, the configuration of the mobile phone terminal according to the present embodiment will be described with reference to FIG. FIG. 17 is a functional block diagram showing a configuration example of the mobile phone terminal according to the present embodiment.

図17において、携帯電話端末50は、映像信号処理回路10と、アンテナ51と、無線制御部52と、受信データ処理部53と、映像信号生成部54と、表示制御部55と、表示装置56と、入力装置57と、制御部58と、撮像装置59と、撮像制御部60と、送信データ処理部61と、を備えている。表示装置56の例としては、液晶ディスプレイなどがある。入力装置57の例としては、操作キー列などがある。   In FIG. 17, the mobile phone terminal 50 includes a video signal processing circuit 10, an antenna 51, a wireless control unit 52, a received data processing unit 53, a video signal generation unit 54, a display control unit 55, and a display device 56. An input device 57, a control unit 58, an imaging device 59, an imaging control unit 60, and a transmission data processing unit 61. An example of the display device 56 is a liquid crystal display. An example of the input device 57 is an operation key string.

制御部58はマイクロプロセッサを主として構成されたものであり、上述した他の各部に接続され、図示しないメモリに格納されているプログラムによって、これらの動作を制御する機能および各部間のデータのやりとりを可能にする機能等を持つ。尚、撮像装置59の例としては、CCDカメラやCMOSカメラなどがある。   The control unit 58 is mainly composed of a microprocessor, and is connected to the other units described above, and functions to control these operations and exchange of data between the units by a program stored in a memory (not shown). It has functions that make it possible. Examples of the imaging device 59 include a CCD camera and a CMOS camera.

まず、送信処理の概要について説明する。撮像制御部60は、撮像装置59を制御し、映像信号を取得する。送信データ処理部61は、映像信号に圧縮等の処理を行い、送信データを生成し、無線制御部52へと送出する。無線制御部52は、送信データを変調し、アンテナ51を介して送信電波を送出する。   First, an outline of the transmission process will be described. The imaging control unit 60 controls the imaging device 59 and acquires a video signal. The transmission data processing unit 61 performs processing such as compression on the video signal, generates transmission data, and sends it to the wireless control unit 52. The radio control unit 52 modulates transmission data and sends out transmission radio waves via the antenna 51.

次に、受信の処理について説明する。無線制御部52は、アンテナ51により受信される受信電波を復調し、受信データとしてデータ処理部53へ送出する。データ処理部53は、受信データから映像データを抽出し、抽出した映像データを映像信号生成部54へと送出する。映像信号生成部54は、映像データを復号し、RGBの映像信号として映像信号処理回路10へ送出する。   Next, the reception process will be described. The radio control unit 52 demodulates the received radio wave received by the antenna 51 and sends it to the data processing unit 53 as received data. The data processing unit 53 extracts video data from the received data and sends the extracted video data to the video signal generation unit 54. The video signal generation unit 54 decodes the video data and sends it to the video signal processing circuit 10 as an RGB video signal.

映像信号処理回路10は、RGBの入力信号と制御部58からのパラメータ入力を元に、上述の各実施形態のいずれかの手段により、映像の彩度を調整し、出力信号を表示制御部56へ送出する。   The video signal processing circuit 10 adjusts the saturation of the video and outputs the output signal to the display control unit 56 based on the RGB input signal and the parameter input from the control unit 58 by any of the above-described embodiments. To send.

尚、上記のパラメータ入力は、入力装置57の操作によって使用者が好みの値に調整できるよう構成されていてもよい。   The parameter input may be configured so that the user can adjust the value to a desired value by operating the input device 57.

表示制御部56は、入力された映像信号を元に表示装置56を駆動し、映像を表示する。   The display control unit 56 drives the display device 56 based on the input video signal and displays the video.

上記の構成により、TV電話通信において、より鮮やかな映像を得ることが可能になる。また、映像信号処理回路10は、処理に際して映像を一時的に蓄積する外部メモリ等を必要としないため、部品の大きさやコストの増加を最小限に抑えることができる。また、映像信号を蓄積せず、入力信号を即座に処理して出力することから、処理によって表示の遅延が生じないため、リアルタイム性が必要とされるTV電話の映像信号処理に適している。   With the above configuration, it is possible to obtain a more vivid image in the TV phone communication. Further, since the video signal processing circuit 10 does not require an external memory or the like for temporarily storing video during processing, an increase in the size and cost of components can be minimized. Further, since the video signal is not accumulated and the input signal is immediately processed and output, the display is not delayed by the processing, which is suitable for the video signal processing of a TV phone that requires real-time characteristics.

尚、上述の実施形態においては、TV電話の映像について説明したが、その他にも、テレビ、電子メール、Web、カメラ撮影等、あらゆる映像コンテンツを同様の処理によりより鮮やかな映像を得ることが可能である。   In the above-described embodiment, the video of the TV phone has been described, but in addition to this, it is possible to obtain a more vivid video by performing the same processing on any video content such as TV, e-mail, Web, camera shooting, etc. It is.

さらに、端末の種類についても、上記のような携帯電話端末に限らず、液晶テレビジョン、PDA、パーソナルコンピュータ等の映像表示機器の映像表示技術としても同様に利用することが可能である。   Further, the type of terminal is not limited to the mobile phone terminal as described above, but can be similarly used as a video display technique of a video display device such as a liquid crystal television, a PDA, or a personal computer.

本発明は、映像信号処理回路に利用可能である。さらに、映像信号処理回路を利用した、LCD表示装置、これを利用した液晶テレビジョン、パーソナルコンピュータ、携帯電話機などにも利用可能である。   The present invention is applicable to a video signal processing circuit. Further, it can be used for an LCD display device using a video signal processing circuit, a liquid crystal television using the same, a personal computer, a mobile phone, and the like.

本発明に含まれるマトリックス演算回路の構成を示すブロック図である。It is a block diagram which shows the structure of the matrix arithmetic circuit included in this invention. 非特許文献1による彩度強調の入出力特性を示すグラフである。10 is a graph showing input / output characteristics for saturation enhancement according to Non-Patent Document 1. 特許文献2による彩度強調の入出力特性を示すグラフである。10 is a graph showing input / output characteristics for saturation enhancement according to Patent Document 2. 本発明の第1実施形態の映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit of 1st Embodiment of this invention. 本発明の第1実施形態による彩度強調の入出力特性を示すグラフである。It is a graph which shows the input / output characteristic of the saturation emphasis by 1st Embodiment of this invention. 本発明の第2実施形態の映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit of 2nd Embodiment of this invention. 本発明の第2実施形態による彩度強調の入出力特性を示すグラフである。It is a graph which shows the input / output characteristic of the saturation emphasis by 2nd Embodiment of this invention. 本発明の第3実施形態の映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit of 3rd Embodiment of this invention. 本発明の第3実施形態による彩度強調の入出力特性を示すグラフである。It is a graph which shows the input / output characteristic of the saturation emphasis by 3rd Embodiment of this invention. 本発明の第4実施形態の映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit of 4th Embodiment of this invention. 本発明の第5実施形態の映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit of 5th Embodiment of this invention. 本発明の第5実施形態による彩度強調の入出力特性を示すグラフである。It is a graph which shows the input / output characteristic of the saturation emphasis by 5th Embodiment of this invention. 本発明の第6実施形態の映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit of 6th Embodiment of this invention. 本発明の第6実施形態による彩度強調の入出力特性を示すグラフである。It is a graph which shows the input / output characteristic of the saturation emphasis by 6th Embodiment of this invention. 本発明の第7実施形態の映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit of 7th Embodiment of this invention. 携帯電話のTV電話機能の概要を示す模式的な図である。It is a schematic diagram which shows the outline | summary of the video telephone function of a mobile telephone. 本発明の第8の実施の形態による携帯電話端末の構成例を示すブロック図である。It is a block diagram which shows the structural example of the mobile telephone terminal by the 8th Embodiment of this invention.

符号の説明Explanation of symbols

10 映像信号処理回路
20 マトリックス演算回路
21 減算器
22 乗算器
23 加算器
301 第1の係数算出部
302 第2の係数算出部
303 第3の係数算出部
30X 第Xの係数算出部(Xは任意の自然数)
31 最大値検出器
32 最小値検出器
33 減算器
34 加算器
35 減算器
40 係数選択部
41 最小値検出器
42 ルックアップテーブル
43 係数記憶部
44 比較器
50 携帯電話端末
51 アンテナ
52 無線制御部
53 受信データ処理部
54 映像信号生成部
55 表示制御部
56 表示装置
57 入力装置
58 制御部
59 撮像装置
60 撮像制御部
61 送信データ処理部
70 電話回線網
71 基地局
R,G,B 3原色の入力信号
R’,G’,B’ 3原色の出力信号
MAX 入力信号の最大値
MIN 入力信号の最小値
α マトリックス演算の係数
α1 第1の係数算出部によって算出された係数
α2 第2の係数算出部によって算出された係数
α3 第3の係数算出部によって算出された係数
αX 第Xの係数算出部によって算出された係数(Xは任意の自然数)
αpre 前回の処理で使用されたマトリックス演算の係数
P11 第1の係数算出部に与える第1の制御パラメータ
P12 第1の係数算出部に与える第2の制御パラメータ
P1k 第1の係数算出部に与える第2の制御パラメータ(kは任意の自然数)
P21 第2の係数算出部に与える第1の制御パラメータ
P22 第2の係数算出部に与える第2の制御パラメータ
P2m 第1の係数算出部に与える第2の制御パラメータ(mは任意の自然数)
P31 第3の係数算出部に与える第1の制御パラメータ
P32 第3の係数算出部に与える第2の制御パラメータ
PX1 第Xの係数算出部に与える第1の制御パラメータ(Xは任意の自然数)
PX2 第Xの係数算出部に与える第2の制御パラメータ(Xは任意の自然数)
PXn 第Xの係数算出部に与える第nの制御パラメータ(X,nは任意の自然数)
DESCRIPTION OF SYMBOLS 10 Video signal processing circuit 20 Matrix arithmetic circuit 21 Subtractor 22 Multiplier 23 Adder 301 1st coefficient calculation part 302 2nd coefficient calculation part 303 3rd coefficient calculation part 30X X coefficient calculation part (X is arbitrary Natural number)
31 Maximum value detector 32 Minimum value detector 33 Subtractor 34 Adder 35 Subtractor 40 Coefficient selection unit 41 Minimum value detector 42 Look-up table 43 Coefficient storage unit 44 Comparator 50 Mobile phone terminal 51 Antenna 52 Radio control unit 53 Reception data processing unit 54 Video signal generation unit 55 Display control unit 56 Display device 57 Input device 58 Control unit 59 Imaging device 60 Imaging control unit 61 Transmission data processing unit 70 Telephone network 71 Base station R, G, B Input of three primary colors Signal R ′, G ′, B ′ Output signal of three primary colors MAX Maximum value of input signal MIN Minimum value of input signal α Coefficient α1 of matrix calculation Coefficient α2 calculated by first coefficient calculation unit Second coefficient calculation unit The coefficient α3 calculated by the coefficient αX calculated by the third coefficient calculation unit The coefficient calculated by the Xth coefficient calculation unit (X is an arbitrary natural number)
αpre Coefficient P11 used in the previous processing P11 First control parameter P12 given to the first coefficient calculation unit Second control parameter P1k given to the first coefficient calculation unit Second control parameter P1k given to the first coefficient calculation unit 2 control parameters (k is an arbitrary natural number)
P21 First control parameter given to the second coefficient calculation unit P22 Second control parameter given to the second coefficient calculation unit P2m Second control parameter given to the first coefficient calculation unit (m is an arbitrary natural number)
P31 First control parameter to be given to the third coefficient calculation unit P32 Second control parameter to be given to the third coefficient calculation unit PX1 First control parameter to be given to the Xth coefficient calculation unit (X is an arbitrary natural number)
PX2 Second control parameter given to the Xth coefficient calculation unit (X is an arbitrary natural number)
PXn The nth control parameter (X and n are arbitrary natural numbers) given to the Xth coefficient calculation unit

Claims (9)

R、G、Bの三原色信号から成る映像信号の入力を調整してR’、G’、B’から成る信号を出力する映像信号処理回路であって、
前記入力された映像信号の1画素を構成する3原色の信号のうち、最大の信号値MAXを検出する最大値検出部と、
下記式17の制御パラメータP11(但し0<P11≦1)の入力を受ける入力部と、
下記式16の演算を行う演算部と、
下記式16の係数αを下記式17で求める第1の係数算出部と、
を備えることを特徴とする映像信号処理回路。
Figure 0004887083
Figure 0004887083
A video signal processing circuit that adjusts input of a video signal composed of R, G, and B primary color signals and outputs a signal composed of R ′, G ′, and B ′,
A maximum value detection unit for detecting a maximum signal value MAX among the signals of the three primary colors constituting one pixel of the input video signal;
An input unit that receives an input of a control parameter P11 (where 0 <P11 ≦ 1) of the following equation 17 ,
A calculation unit for performing the calculation of the following equation 16;
A first coefficient calculation unit for obtaining the coefficient α of the following expression 16 by the following expression 17;
A video signal processing circuit comprising:
Figure 0004887083
Figure 0004887083
前記入力された映像信号の1画素を構成する3原色のうち最小の信号値MINを検出する最小値検出部を備え、
前記入力部は、下記式18の制御パラメータP12の入力を受け、
前記第1の係数算出部が、前記係数αを下記式18で求めることを特徴とする請求項1に記載の映像信号処理回路。
Figure 0004887083
A minimum value detecting unit for detecting a minimum signal value MIN among the three primary colors constituting one pixel of the input video signal;
The input unit receives an input of a control parameter P12 of the following formula 18,
2. The video signal processing circuit according to claim 1, wherein the first coefficient calculation unit obtains the coefficient α by the following Expression 18.
Figure 0004887083
下記式19を用いて係数α2を求める第2の係数算出部と、
前記第1の係数算出部が算出した前記係数αと前記係数α2のうちいずれか1つを、前記演算部が用いる係数αとして選択する係数選択部と、
を備え、
前記入力部は、下記式19の制御パラメータP21の入力を受け
前記係数選択部は、前記係数のうち最小のものを前記式16の係数αとして選択する
ことを特徴とする請求項1または2に記載の映像信号処理回路。
Figure 0004887083
A second coefficient calculation unit that calculates the coefficient α2 using the following equation 19,
A coefficient selection unit that selects any one of the coefficient α and the coefficient α2 calculated by the first coefficient calculation unit as a coefficient α used by the calculation unit;
With
The input unit receives an input of a control parameter P21 of the following equation 19 ,
3. The video signal processing circuit according to claim 1 , wherein the coefficient selection unit selects a minimum one of the coefficients as the coefficient α of the expression 16 .
Figure 0004887083
下記式20を用いて係数α3を求める第3の係数算出部を備え、
前記入力部は、下記式20の制御パラメータP31およびP32の入力を受け、
前記係数選択部は、前記第1の係数算出部が算出した前記係数α、前記係数α2、および前記係数α3のうちいずれか最小のものを、前記演算部が用いる係数αとして選択する
ことを特徴とする請求項3に記載の映像信号処理回路。
Figure 0004887083
A third coefficient calculation unit that calculates the coefficient α3 using the following equation 20,
The input unit receives input of control parameters P31 and P32 of the following equation 20,
The coefficient selection unit selects the smallest one of the coefficient α, the coefficient α2, and the coefficient α3 calculated by the first coefficient calculation unit as the coefficient α used by the calculation unit. The video signal processing circuit according to claim 3.
Figure 0004887083
下記式19を用いて係数α2を求める第2の係数算出部と、
前記第1の係数算出部が算出した前記係数αと前記係数α2のうちいずれか1つを、前記演算部が用いる係数αとして選択する係数選択部と、
前回の処理で採用した係数を保持する記憶部と、
前記記憶部に保持された係数と各前記係数との差分を検出する手段と、
を備え、
前記入力部は、下記式19の制御パラメータP21の入力を受け
前記係数選択部は、前記差分が最も小さい係数を、前記演算部が用いる前記係数αとして選択する
ことを特徴とする請求項1または2に記載の映像信号処理回路。
Figure 0004887083
A second coefficient calculation unit that calculates the coefficient α2 using the following equation 19,
A coefficient selection unit that selects any one of the coefficient α and the coefficient α2 calculated by the first coefficient calculation unit as a coefficient α used by the calculation unit;
A storage unit that holds the coefficients adopted in the previous process;
Means for detecting a difference between the coefficient held in the storage unit and each coefficient;
With
The input unit receives an input of a control parameter P21 of the following equation 19 ,
The video signal processing circuit according to claim 1 , wherein the coefficient selection unit selects a coefficient having the smallest difference as the coefficient α used by the calculation unit .
Figure 0004887083
下記式20を用いて係数α3を求める第3の係数算出部を備え、
前記入力部は、下記式20の制御パラメータP31およびP32の入力を受け、
前記係数選択部は、前記第1の係数算出部が算出した前記係数α、前記係数α2、および前記係数α3のうち前記差分が最も小さい係数を、前記演算部が用いる係数αとして選択する
ことを特徴とする請求項に記載の映像信号処理回路。
Figure 0004887083
A third coefficient calculation unit that calculates the coefficient α3 using the following equation 20,
The input unit receives input of control parameters P31 and P32 of the following equation 20,
The coefficient selection unit selects the coefficient having the smallest difference among the coefficient α, the coefficient α2, and the coefficient α3 calculated by the first coefficient calculation unit as the coefficient α used by the calculation unit. 6. The video signal processing circuit according to claim 5 , wherein
Figure 0004887083
赤、緑、青の三原色信号から成る映像信号の入力に対して、マトリックス演算により画質を調整して出力する映像信号処理回路であって、
前記映像信号を入力とし、前記マトリックス演算の出力のオーバーフローを抑制するように前記演算に用いる係数を求めるための複数の係数算出部と、
該複数の係数算出部からそれぞれ算出された複数の係数のうち、階調の再現に最適な係数を選択する係数選択部と、
前記最適な係数を定めるための手段と、
前回の処理で採用した係数を保持する記憶部と、
前記前回の処理で採用された係数と前記係数算出部により算出された係数との差分を検出する手段とを備え、
前記階調の再現に最適な係数を定めるための手段が、前記係数の差分が最も小さい係数を用いるものであることを特徴とする映像信号処理回路。
A video signal processing circuit that adjusts image quality by matrix operation and outputs a video signal composed of three primary color signals of red, green, and blue,
A plurality of coefficient calculation units for obtaining coefficients used in the calculation so as to suppress an overflow of the output of the matrix calculation, with the video signal as an input;
A coefficient selection unit that selects an optimum coefficient for reproduction of gradation among the plurality of coefficients respectively calculated from the plurality of coefficient calculation units;
Means for determining the optimum coefficient;
A storage unit that holds the coefficients adopted in the previous process;
Means for detecting a difference between the coefficient employed in the previous process and the coefficient calculated by the coefficient calculation unit;
A video signal processing circuit characterized in that the means for determining an optimum coefficient for reproduction of gradation uses a coefficient having the smallest difference between the coefficients.
請求項1からまでのいずれか1項に記載の映像信号処理回路を備えた映像表示機器。 Video display apparatus having a video signal processing circuit according to any one of claims 1 to 7. 撮像装置、表示装置と、請求項1からまでのいずれか1項に記載の映像信号処理回路と、を備え、前記撮像装置により撮像された映像信号を前記映像信号処理回路により処理し、前記表示装置に表示させることを特徴とする映像表示機器。 An imaging device, a display device, and a video signal processing circuit according to any one of claims 1 to 7 , wherein a video signal captured by the imaging device is processed by the video signal processing circuit, An image display device characterized by being displayed on a display device.
JP2006171449A 2006-06-21 2006-06-21 Video signal processing circuit Active JP4887083B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006171449A JP4887083B2 (en) 2006-06-21 2006-06-21 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006171449A JP4887083B2 (en) 2006-06-21 2006-06-21 Video signal processing circuit

Publications (2)

Publication Number Publication Date
JP2008005127A JP2008005127A (en) 2008-01-10
JP4887083B2 true JP4887083B2 (en) 2012-02-29

Family

ID=39009173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171449A Active JP4887083B2 (en) 2006-06-21 2006-06-21 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JP4887083B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60220660A (en) * 1984-04-18 1985-11-05 Nippon Telegr & Teleph Corp <Ntt> Color correcting method
JP2774879B2 (en) * 1991-06-18 1998-07-09 シャープ株式会社 Color correction circuit
DE60135932D1 (en) * 2001-10-11 2008-11-06 Mitsubishi Electric Corp COLOR IMPLEMENTATION SYSTEM AND COLOR IMPLEMENTATION PROCESS
JP4004849B2 (en) * 2002-05-09 2007-11-07 富士フイルム株式会社 Color correction circuit and imaging device
JP3698118B2 (en) * 2002-06-05 2005-09-21 三菱電機株式会社 Color conversion apparatus and color conversion method

Also Published As

Publication number Publication date
JP2008005127A (en) 2008-01-10

Similar Documents

Publication Publication Date Title
US8368814B2 (en) Visual processing device, display device, and integrated circuit for adjusting the contrast of an image
US8379040B2 (en) Picture processing method and mobile communication terminal
US8941757B2 (en) Apparatus and method for adjusting white balance
JP4475268B2 (en) Image display device, image display method, image display program, recording medium storing image display program, and electronic apparatus
WO2007122966A1 (en) Visual processing device, visual processing method, program, display device, and integrated circuit
WO2015064264A1 (en) Image processing device, image capture device, parameter generating method, image processing method, and program
JP2007094742A (en) Image signal processor and image signal processing program
TWI497320B (en) Automatic tone mapping method and image processing device
JPWO2007043460A1 (en) Visual processing device, display device, visual processing method, program, and integrated circuit
US20100188523A1 (en) Visual processing apparatus, visual processing method, program, recording medium, display device, and integrated circuit
KR20120091578A (en) Method and apparatus for changing of brightness of an image
JP2008125112A (en) Visual processing apparatus, display apparatus, visual processing method, program and integrated circuit
JPWO2013187133A1 (en) Image processing apparatus and image processing method
JP5102351B2 (en) Video signal processing circuit, display device, portable terminal, and program
CN101729913A (en) Method and system for adjusting image saturation
JP5003488B2 (en) Video communication system, terminal, and image conversion apparatus
WO2018165023A1 (en) Method of decaying chrominance in images
EP2180715A2 (en) Image processing apparatus, image processing method, and program
JP4887083B2 (en) Video signal processing circuit
KR20000011291A (en) Method of video coding and decoding
US20120257828A1 (en) Image processing circuit, semiconductor device, image processing device, and electronic appliance
CN116368513A (en) HDR tone mapping based on authoring intention metadata and ambient light
JP2006033212A (en) Video signal processing apparatus and television apparatus
JP2012010227A (en) Image processing apparatus, and image processing method
JP2004259177A (en) Image processing device and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4887083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350